CN1855310A - 非易失性存储装置 - Google Patents

Abstract

提供一种非易失性存储装置，即便在进行开机重置过程中数据处理部件失去控制时，该设备也不会被死锁。该非易失性存储装置包括第一半导体设备和由该第一半导体设备控制的第二半导体设备，该第一半导体设备含有能够执行指令的数据处理部件和外部接口部件。当检测到该非易失性存储装置外部提供的工作供给电压已经达到或超过了指定的电压时，该外部接口部件对该非易失性存储装置外部提供的初始化命令做出应答，并使该数据处理部件启动重置异常处理。在该重置异常处理已经完成后，该外部接口部件不对该初始化命令做出应答。当在重置异常处理中达到一个指定的状态时，该外部接口部件重新对该初始化命令做出应答，并使该数据处理部件启动该重置异常处理。该指定状态是这样一种状态：在重置异常处理中，该数据处理部件已变得或预期要变得失去控制。

Description

非易失性存储装置

相关申请的交叉引用

本申请主张申请日为2005年3月28日的日本专利申请No.2005-091034的优先权，该申请的内容被合并到本申请作为参考。

技术领域

本发明涉及一种存储卡和一种非易失性存储装置，例如一种多功能卡，该卡是一种在其中内置IC卡微型计算机的存储卡。本发明涉及可有效用于像工作在低电压下的存储卡这样的非易失性存储卡的技术，例如，使用1.8V作为工作供给电压，或可有效用于双电压的存储卡的技术，该使用双电压的存储卡与例如1.8V和3.3V的工作供给电压兼容。

背景技术

一种非易失性存储卡，可去除地插入到主设备的卡插槽中，当将该卡插入到卡插槽中时，通过主系统的工作电源供电。该非易失性存储卡具有卡控制器和闪存。该卡控制器具有例如微型计算机作为数据处理部件来执行指令。当打开该卡控制器时，通过开机重置将该微型计算机重置。例如当打开的工作电源达到或超过最小工作电压时，该微型计算机的重置终端被设置在一个低电平上，结果是启动了该微型计算机的内部初始化。当该主系统给出初始化命令时，微计算机的重置终端被设置到一个高电位上，结果是，该微型计算机启动重置异常处理。作为重置异常处理的一个部分，该微型计算机访问闪存并读取诸如存储卡ID的信息。该闪存与卡控制器的制造方法不同。这是由于当重写存储在其中的信息时，该闪存要求高电压。因此，它们也在工作的最低电压(最低工作电压)上也有所不同。一般来说，该卡控制器的最低工作电压上比闪存的低。因此，有这样一些例子，当该供给电压达到该卡控制器的最低工作电压且该微型计算机启动开机重置处理时，还没有达到该闪存的最低工作电压。在此情形下，该微型计算机从该闪存读取身份信息可能导致一个读取错误或数据错误。

在专利文献1中披露的技术包括一种对下列过程的安排：预先在闪存上写入唯一的数据；当在开机重置中正确读取该唯一数据时，执行正常处理；当没有正确读取该唯一数据时，该微型计算机进入睡眠状态；接着，在微型计算机处于睡眠状态时，当重新接收到一个初始化命令时，该微型计算机内部被初始化，并重新执行重置异常处理。

在专利文献2中描述了一种技术，该技术使用一种监督计时器来检测微型计算机中运行的失去控制的程序，并引发执行重置处理。

[专利文献1]日本未审查专利公开No.2003-85508。

[专利文献2]日本未审查专利公开No.Sho 60(1985)-27038

发明内容

专利文献2中所披露的方法旨在当在微型计算机中正常操作条件下执行的程序失去控制时，检测并从该失控状态下恢复。在专利文献1中披露的方法基于此种假设，即微型计算机工作在正常工作电压下。因此，当没有为微型计算机提供正常的工作电压时，结果是设置低电平重置信号，导致命令该微型计算机执行重置异常处理，该微型计算机本身就失去了控制。在此情形下，该微型计算机甚至不能处于睡眠状态。此外，在卡控制器中还提供了标志来指示状态，在该状态下，对初始化命令做出反应，已经命令该微型计算机执行开机重置处理。这是为了防止如果在存储卡正常工作时输入初始化命令而执行不期望的重置异常处理。然而，在这种安排下，除非该标志被重置，否则即便对由主设备发出的初始化命令做出反应也不可能。当该微型计算机失去控制时，无论主设备向存储卡发出多少次初始化命令，存储卡也无法对持续处于繁忙状态的主设备返回一个应答。在此状态下，在重新工作之前，该存储卡需要被重新插入至卡插槽中。

上述状态尤其出现在使用低工作供给电压时。看这样一个例子：例如，正常工作供给电压标称是3.3V。闪存的最低工作电压是2.5V，微型计算机的最低工作电压是2.0V，因此这两个最低工作电压之间的差异比较大。假设在此例中，存储卡的最低工作电压是2.5V。即便考虑到电压探测电路的精度(2.50±0.10V)已经受到该制造方法因素的影响，当执行重置异常处理时，工作供给电压几乎没有可能低于微型计算机的最低工作电压。如果该工作供给电压标称为1.8V，则闪存存储器的最低工作电压是1.6V，微型计算机的最低工作电压是1.5V，则这两个最低工作电压之间的差异非常小。在此情形下，存储卡的最低工作电压通常是1.5V。如果在这种情况下该电压探测电路的精度(1.50±0.10V)已经受到制造方法中的因素的影响而发生大的变化，则可命令该微型计算机执行重置异常处理，而工作供给电压低于微型计算机的最低工作电压。

在使用1.8V的低电压电源和与3.3V和1.8V工作供给电压都兼容的双电压存储卡时，也存在上述可能性。

本发明的一个目的是提供一种非易失性存储装置和一种半导体设备，即使它们的数据处理部分在开机重置处理中失去控制，它们也不会被死锁。

通过本说明书和附图的描述，上述以及其他的目标和本发明的新颖特性将会显而易见。

本申请中披露的发明的代表性例子简要描述如下：

[1]基于本发明的一种非易失性存储装置，包括第一半导体设备(3)以及由该第一半导体设备控制的第二半导体设备(4)，其中，该半导体设备(3)包含能够执行指令的数据处理部件(8)和外部接口部件(7)。当检测到非易失性存储装置外部提供的工作供给电压已经达到或超过指定的电压时，外部接口部件对在该非易失性存储装置之外提供的初始化命令做出应答，并让数据处理部件启动重置异常处理。当该重置异常处理已经完成后，该外部接口部件不对初始化命令做出应答。当重置异常处理达到指定状态时，该外部接口部件重新对该初始化命令做出应答，并让数据处理部件启动该重置异常处理。该指定状态是这样一种状态，即，在该状态下，当执行重置异常处理时，该数据处理部件已经变得或预期要变得失去控制。

基于上述做出的安排，即使当对初始化命令做出应答启动重置异常处理时数据处理部件失去控制，外部接口部件能够重新对该初始化命令做出应答，启动该重置异常处理。即便在开机重置处理时失去控制，该数据处理部件也没有死锁。即便在该重置异常处理正常结束后发出该初始化命令，也会避免对该非易失性存储装置不期望的重置。

在本发明的一个实施例中，该外部接口部件具有计时器电路(21)。该计时器电路在该重置异常处理启动之际开始同步计时，并对超过完成该重置异常处理所需时间的超时周期的流逝进行检测，当计时器电路检测到一个超时周期的流逝时，该外部接口部件重新对该初始化命令做出应答，并导致启动该重置异常处理。利用这种安排，当数据处理部件失去控制时，计时器电路超时，因此该外部接口部件能重新对该初始化命令做出应答，启动重置异常处理。当重置异常处理完成时停止计时器电路的操作，能够防止在完成重置异常处理后发出初始化命令而对该初始化命令做出不期望的应答。

在本发明的另外一个实施例中，该非易失性存储设备有指定电路(24)，该电路包括为计时器电路指定超时周期的编程后的信息。该指定电路可能包括例如保险编程电路或铝主控薄片。该计时器电路可能包括计数器电路，该计数器电路包括若干串连的触发器电路。

在本发明的另一个实施例中，该数据处理部件具有数据处理器(10)、ROM(32)以及判断电路(31)。该ROM保存了重置异常处理的程序。该判断电路能够至少在完成重置异常处理所需要的时间内对从ROM中指定地址读出的信息和预期值之间的不一致进行检测。当检测到不一致时，外部接口部件对初始化命令重新做出反应并引发启动该重置异常处理。基于做出的这种安排，当数据处理部件的工作供给电压没有达到命令该数据处理部件执行该重置异常处理的最小保证工作电压时，对该ROM的读取访问产生数据错误，导致该不一致能够被检测。因此，该外部接口部件能够重新对该初始化命令做出应答从而启动该重置异常处理。为该ROM指定的地址可能是例如该重置异常处理程序的开始地址。

在本例的另一个实施例中，可以同时使用该计时器电路的到时控制和对从ROM中读取数据的判断控制。

在本发明的另一个实施例中，该外部接口部件进一步还包括第一标志和第二标志。当在该非易失性存储装置外部提供的工作电压达到或超过指定的电压后第一次收到从该非易失性存储装置外部提供的该初始化命令时，该第一个标志从第一状态变换到第二状态。当在该重置异常处理过程中达到该指定状态时，该第二标志从第一状态变换到第二状态。当该重置异常处理随后完成时，第二标志从第二状态变换到第一状态。当第一标志和第二标志都处于第一状态时，或第一标志和第二标志都处于第二状态时，外部接口部件对初始化命令做出应答并让数据处理部件启动重置异常处理。当第一标志处于第二状态，而第二标志处于第一状态时，即便给出该初始化命令，外部接口部件也不允许该数据处理部件启动重置异常处理。

在本发明的另一个实施例中，第二半导体设备是闪存，而第一半导体设备是存储卡控制器，该控制器执行对闪存的访问控制和外部接口控制。此外，该非易失性存储设备还包括连接到存储卡控制器上的IC卡微型计算机。

[2]从另一个观点来看，该非易失性存储装置包括第一半导体设备和由该第一半导体设备控制的第二半导体设备。当检测到外部提供的一个工作供给电压是否已经达到或超过了指定电压时，第一半导体设备对外部提供的初始化命令做出应答，并启动重置异常处理。在该重置异常处理完成后，该第一半导体设备不对初始化命令做出应答。在该重置异常处理启动后流逝了一段指定的时间长度时，第一半导体设备重新对该初始化命令做出应答，并启动该重置异常处理。

从另一个观点来看，该非易失性存储设备还包括第一半导体设备和由该第一半导体设备控制的第二半导体设备。当检测到外部提供的工作供给电压是否已经达到或超过了指定电压时，第一半导体设备对外部提供的初始化命令做出应答并启动重置异常处理。在该重置异常处理完成之后，第一半导体设备不对该初始化命令做出应答。当该重置异常处理完成之前在对存储该重置异常处理程序的存储器执行读取操作中检测到读取访问错误时，该第一半导体设备重新对该初始化命令做出应答并启动该重置异常处理。

在本发明的一个实施例中，该第二半导体设备是闪存，而该第一半导体设备是存储卡控制器，该存储卡控制器执行对该闪存的访问控制和外部接口控制。

从另一个观点来看，该非易失性存储装置包括含有数据处理部件的第一半导体设备和由该第一半导体设备控制的第二半导体设备。当检测到外部提供的工作供给电压已经达到或超过了指定电压时，第一半导体设备对外部提供的初始化命令做出应答并通过数据处理部件启动重置异常处理。在该重置异常处理完成之后，该第一半导体设备不对该初始化命令做出应答。在该重置异常处理中达到数据处理部件已经变得或预期要变得失去控制的状态时，该第一半导体设备重新对该初始化命令做出应答，并通过数据处理部件启动重置异常处理。

[3]基于本发明的一种半导体设备包括能够执行指令的数据处理部件和外部接口部件。该半导体设备在一个半导体基片上形成。当检测到外部提供的工作供给电压已经达到或超过指定电压时，该半导体设备对外部提供的初始化命令做出应答并通过数据处理部件启动重置异常处理。在该重置异常处理完成后，该半导体设备不对该初始化命令做出应答。在该重置异常处理启动后已经流逝了指定的时间长度时，该半导体设备重新对该初始化命令做出应答，并通过该数据处理部件启动该重置异常处理。

基于本发明的另一种半导体设备包括能执行指令的数据处理部件和外部接口部件。该半导体设备在半导体基片上形成。当检测到外部提供的工作供给电压已经达到或超过了一个指定电压时，该半导体设备对外部提供的初始化命令做出应答并通过该数据处理部件启动重置异常处理。在该重置异常处理完成之后，该半导体设备不对该初始化命令做出应答。在重置异常处理中达到数据处理部件已经变得或预期要变得失去控制的状态时，该半导体设备重新对该初始化命令做出应答，并通过该数据处理部件启动该重置异常处理。

在本专利申请中披露的本发明的一些代表性例子的效果简述如下：

即使其数据处理部件在开机重置期间失去控制，也能防止例如存储卡的非易失性存储装置或例如存储卡控制器的半导体设备的死锁。

附图说明

图1表示使用计时器电路来防止开机重置时发生死锁的作为存储卡的第一个例子的配置的方框图。

图2的说明图表示了使用1.8V标称供给电压的存储卡的工作电压的范围。

图3的流程图表示在存储卡中执行开机重置处理的控制流程。

图4的结构图表示了使用判断电路31而不是计时器电路来防止死锁的作为存储卡的第二个例子的配置。

图5的结构图表示同时使用图1中所示的计时器电路和图4中所示的判断电路来防止死锁的作为存储卡第三个例子的配置。

图6的结构图表示将图1中所示的配置用于双电压存储卡的作为存储卡第四个例子的配置。

图7的说明图表示了使用3.3V标称供给电压的存储卡的工作电压范围。

图8的说明图表示双电压存储卡的工作电压范围，该电压范围包括了图2中所示的范围和图7中所示的范围。

图9的说明图表示作为使用高电压电源的双电压存储卡的工作范围的微处理器工作电压范围，其中该范围比图8所示的范围更局限。

图10的方框图表示的是还包括IC卡微型计算机的存储卡的第五个例子。

具体实施方式：

图1表示了一个存储卡的例子。图1所示的存储卡(MCRD)是例如多媒体卡，亦即符合多媒体卡规范的非易失性存储卡(“多媒体卡”是Infineon Technologies AG的注册商标。后面将其称为“MMC”)。存储卡1作为文件存储器，对主设备(HOST)2发出的符合MMC规范的存储卡命令做出应答。

该主设备2是例如移动电话、个人数字助理(PDA)、个人计算机、音频播放(录制)设备、照相机、摄像机、自动出纳机、街角终端或结算终端。

该存储卡1包括内部存储卡控制器(MCCNT)3和内部闪存(FLASH)4，它们中的每一个都在存储卡基片上形成的离散半导体集成电路芯片中构成。存储卡1上的若干外部连接终端暴露在该存储卡基片上。该闪存4是一个存储器芯片，使用半导体存储器作为存储介质。通过使用闪存命令可以从该闪存4读取数据或向其写入数据。此处不会对该闪存4的配置进行细节描述，但是它包括，例如很多用浮动栅作为电荷存储区域的非易失性存储单元，和用硅氮制成的绝缘电荷存储区域的非易失性存储单元。当把电子选择性注入到它的电荷存储区域时，非易失性存储单元的阀值电压就增加了，当把电子从电荷存储区域释放出来时，该阀值电压就减少了。增加阀值电压称为例如写入，而减少该阀值电压称为例如擦除。写入和擦除需要高电压。该闪存4例如包含充电泵类型升压电路。它使用该升压电路来提高供给电压，从而产生执行写入或擦除所需要的高电压。

尽管在图中没有显示，该MMC有七个外部终端，包括电源终端、时钟输入终端、命令输入/输出终端、数据输入/输出终端、接地端子，以及芯片选择终端。MMC规范为MMC1指定了两种工作模式，亦即MMC模式和SPI模式。该外部终端在两种工作模式之间的使用不同。

该存储卡控制器3有与主设备2通过接口连接的外部接口部件7、数据处理部件8、缓冲存储器部件9和连接到闪存4上的闪存接口电路(FIF)15，它们都连接到总线6上。

该数据处理部件8有微处理器(MPU)10、ROM11、RAM12和处理器接口(MIF)13。该MPU10有指令控制部件和指令执行部件，该指令控制部件控制指令执行顺序并对指令进行解码，而该指令执行部件通过访问操作数和执行指令相应的操作来执行解码后的指令。该ROM11保存了将要由MPU10执行的指令。该RAM12用来作为MPU10的一个工作区域。该MIF13将总线6连接到MPU10上。当访问该闪存4时，该MPU10通过FIF15向闪存4发出访问命令。

该缓冲存储器部件9有缓冲接口电路(BIF)16和缓冲存储器(BMRY)17。该MPU10在BMRY17中临时存储从主设备2转出的写入数据。当向闪存4发出写入命令时，该MPU10向闪存4提供存储在BMRY17中的写入数据。当向主设备2提供存储在闪存4中的数据时，该MPU10将从闪存4中读出的数据暂时存储在该BMRY17中。该MPU10接着将存储在BMRY17中的数据传输到主设备2。

该外部接口部件7有主设备接口电路(HIF)14、主设备接口控制电路(CONT)18、时钟脉冲发生电路(CPG)19、电压检测电路(VDTC)20、计时器电路(TMR)21和编程电路(PGM)24。当该CONT28接收到由主设备2发出的存储卡命令时，它向主设备2返回一个确认。该CONT28解释所收到的存储卡命令，并将根据该命令内容确定的中断发送给MPU10。该MPU10依据该中断执行处理。该CPG19生成存储器卡控制器3的内部时钟信号CLK。

如图2所示，该存储卡1的标称工作供给电压是1.8V。该存储卡控制器3和该闪存4的工作电压的范围分别标示为参考号40(1.5V到2.5V)和41(1.6V到2.2V)，对它们没有特殊的限制。为什么工作电压范围40和41不同的一个原因是，用来制造该存储卡控制器3和该闪存4的半导体制造方法不同。该存储卡1的推荐的工作电压范围被标示为参考号42(1.65V到1.95V)，该工作电压范围没有具体的限制。参考号43表示边际工作电压范围(0.5V或更多)。电压检测电路20检测从外部提供给存储卡1的供给电压Vdd是不是1.5V或更多，亦即，Vdd是否高于该电压范围40的最低电压(VLmcc)。完成这个检测的电压检测精度是±0.10V。基于该电压检测精度，当该供给电压Vdd在范围IRG之内时，该存储卡控制器3工作正常。当该供给电压Vdd在范围NRM之内时，则无法保证该存储卡控制器3工作正常。在MPU10中，范围IRG之内发生一个错误是很显然的。这是由于该MPU10与时钟信号同步高速运行。电压检测电路之外的其他电路的运行取决于各个电路的静止状态，因此，为了可行的目的，即使该供给电压在范围IRG之内，也不能认为这些电路会导致错误。该存储卡控制器3的制造方法的差异被认为对该电压检测精度的影响要比对逻辑电路部分的影响更大。这是由于该电压检测电路20使用了模拟电路配置来检测该最低电压(VLmcc)。为什么用该电压检测电路来检测该最低电压(MLmcc)的理由如下。由于采用了一种后面将要描述的防治在开机重置异常处理中死锁的配置，所以即便发生了一个检测错误，也可以重新执行该开机重置异常处理。为了让这种安排的更容易发挥功能，让存储卡运行的处理要尽可能早的开始。下面，将描述如何防止死锁。

对该主设备2发出的命令做出响应，该主设备接口控制电路18向MPU10给出相应的中断信号(包括异常处理请求信号)。重置信号φrst是由主设备接口控制电路18输出的中断信号。当打开该工作电源且重置信号φrst走低时，该MPU10的内部进行硬件初始化。当该重置信号φrst继续走低，所述的重置被取消，且该MPU10执行该开机重置异常处理。

该定时器21由计数器电路构成，该电路由若干串连的触发器组成。它检测一个超时周期的流逝，该周期比执行该开机重置异常处理所需要的时间长。当发布从主设备接口控制电路18输出计时器控制信号φtmr时，该计时器电路21启动计时操作。当计时达到对应于超时周期的流逝时，该计时器电路21向主设备接口控制电路18输出超时信号φtout。如果在计时操作期间取消该计时器控制信号φtmr，该计时器电路21停止计时并随即初始化。该编程电路24是一个电路，其中对确定该计时器电路的超时周期的信息进行编程。它由例如铝主控片或保险编程电路构成。该计时器电路21被这样安排，使得能够依据在该编程电路24内的编程信息，改变触发器电路数量，这些触发器以串联方式连接到输出节点上，以输出该超时信号φtout。上述以串联方式连接的触发器电路的数量越大，则该超时周期就越长。当使用铝主控片的情况下，可以通过改变依赖于制造方法的光掩膜来确定该超时周期，或者在使用保险编程电路的情况下，通过确定该保险编程的状态来确定超时周期，该保险编程依赖于作为设备测试结果获取的特性数据。如果不需要严格地确定该超时周期，则不需要该编程电路24。

当将该存储卡1插入到主设备2中时，开始向存储卡1提供该供给电压Vdd。当该电压检测电路20检测到该供给电压Vdd已经达到或超过该最低电压VLmcc时，它向该主设备接口控制电路18发布检测信号φdtc。

当已经发布该检测信号φdtc，该主设备接口控制电路18发布时钟控制信号φck，导致CPG 19输出时钟信号CLK。该时钟信号CLK提供给MPU10以及其他时钟同步电路。该主设备接口控制电路18具有初始化命令接收标志(第一标志)ICMDR和初始化失败标志(第二标志)IFAIL。当在已经发布该检测信号φdtc后第一次从该主设备2接收到该初始化命令时，该初始化命令接收标志ICMDR从重置状态被变换到设置状态。当发布该超时信号φtout时，该初始化失败标志IFALL从重置状态变换到设置状态。当该重置异常处理完成时，它从该设置状态返回到该重置状态。例如，在MPU10接收到初始化命令之后向主设备2返回应答的同时，可以执行将初始化失败标志IFALL返回到重置状态的处理。当从主设备接收到初始化命令φcmd时，主设备接口控制电路18参考初始化命令接收标志ICMDR和初始化失败标志IFALL。此时，如果该初始化命令接收标志ICMDR和该初始化失败标志IFALL都在重置状态或者都在设置状态，则作为对该初始化命令做出的应答，主设备接口控制电路18命令MPU10执行重置异常处理。如果该初始化命令接收标志ICMDR在设置状态而该初始化失败标志在重置状态，则即使给出MPU10，主设备接口控制电路18也不允许该MPU10开始该重置异常处理。

当该检测信号φdtc被发布时，主设备接口控制电路18将该重置信号φrst设置为低，从而命令该MPU10初始化它自己。主设备接口控制电路18参照ICMDR标志和IFALL标志来检测，自发布该检测信号φdtc后，何时从主设备2第一次接收该初始化命令φcmd。在至少一个要求用来初始化该MPU10的硬件的延迟时间流逝后，它随后将该重置信号φrst设置为高，从而命令该MPU10来执行该重置异常处理。与此同时，它发布计时器控制信号φtmr。当该重置异常处理完成时，MPU10取消计时器控制信号φtmr并重置标志IFALL。接着，该MPU10，在确认该闪存4能够被正常访问后，从该闪存4读取ID信息，并基于从该闪存4读取的ID信息进行初始化。接着该MPU10向该主设备2返回初始化命令的应答，并返回到该主例程。这使得该存储卡1能够对随后从该主设备2接收到的命令做出应答，执行存储操作。另一方面，在发布该超时信号φtout后，标志IFALL被重置。当发生这种情形时，很显然，该重置异常处理没有被正常中止。随后，没有初始化命令的应答被返回到该主设备2。该主设备2接着重新向该MPU10给出初始化命令φcmd。在此情形下，在该标志IFALL已经被重置后，主设备接口控制电路18将该重置信号设置为低，从而命令该MPU10进行初始化。在至少经过初始化该MPU10硬件所需的延迟时间后，主设备接口控制电路18能够让该MPU10重新执行该重置异常处理，发布该重置信号φrst和计时器控制信号φtmr。这个过程可以被重复，直到该供给电压Vdd达到要求的电压值，因此能够防止一种状态的发生，在该状态下，在开机重置处理中该MPU10被死锁，从而导致存储卡变得无法操作。

图3表示在该存储卡1上执行开机重置的控制流程。当插入到主设备2上的卡插槽的存储卡1接通电源时，电压检测电路检测该供给电压Vdd是否已经超过了电压VLmcc(S1)。当它判定该供给电压已经超过了电压VLmcc时，等待发布该初始化命令(S2)。当该初始化命令已经被发布时，则使该MPU10执行重置异常处理(S3)，且该计时器电路21被激活(S4)。该计时器电路21开始计时(S5)。如被中断，则该计时器停止操作(S6，S7)。当一个超时周期流逝后，该处理返回到等待发布初始化命令的状态(S2)。当已经完成该重置异常处理时，该MPU10取消该计时器控制信号φtmr(S8)。该MPU10随即对该闪存4的指定地址执行读取访问，并确定是否预期的检测数据和该读取数据一致(S10)。当数据一致时，从该闪存4读取ID信息，执行访问在闪存中的文件所必需的初始化(S11)，并最终向主设备2返回对该初始化命令的应答。结果是，存储卡1进入等待来自主设备2命令的状态(S12)。在对命令做出应答后，该存储卡1变得可操作(S13)。如果在S10步骤中进行的数据检测结果不好，则该MPU10执行睡眠指令来停止该处理(S14)。当请求中断或异常处理时，处于睡眠状态的该MPU10被激活。在此安排下，当该主设备2重新发布初始化命令，且由接口控制电路18命令执行该重置异常处理时，MPU10恢复运行。

图4表示了存储卡的第二个例子。图4中所示的存储卡与图1中所示的存储卡的不同在于，为了防止上述的死锁，使用了一种判断电路(DECS)31代替计时器电路21。同样，使用了可能是闪存或EPROM的电可重写可编程ROM(PROM)32代替掩模ROM11。PROM32，类似ROM11，保存了进行重置异常处理的程序。该判断电路31至少在完成该重置异常处理所需时间内能够检测，从该ROM的指定地址读出的信息同预期的数值是否相符。如果发现它们彼此不符，则该判断电路31发布检测信号φerr。该PROM指定的地址可能是例如该重置异常处理程序的引导地址。在已发布该检测信号φerr后，主设备接口控制部件18通过在发布超时信号φtout时执行同样的控制操作，重新对该初始化命令做出应答，从而导致启动该重置异常处理。尽管这里没有进行细节描述，当该检测信号φerr已经发布后，用发布该超时信号φtout时相同的方法控制对标志IFAIL的重置。同样，在此安排下，如果当命令执行重置异常处理时MPU10的供给电压没有达到它的最小工作保证电压，则对该PROM32的读取访问产生一个数据错误，导致检测到上述的读出信息和对应的预期数值之间的不一致。在此情形下，主设备接口控制部件18能够对该初始化命令重新做出应答，从而导致启动重置异常处理，因此可以预防该MPU10的死锁。在其他方面，图4中所示的配置和图1中所示的配置相同，因此对它的细节描述在此略去。

图5表示了存储卡的第三个例子。图5中所示的存储卡同时含有图1中所示的计时器电路21和图4中所示的判断电路31，用来防止该死锁。在此配置下，在已经发布该检测信号φerr时，计时器电路21也停止工作，并且被初始化。此种配置下的开机错误检测的精度比在图1和图4中所示的配置下更高。

图6表示了存储卡的第四个例子。图6中所示的配置和图1中用于双电压存储卡的配置相当。这个配置包括没有包含在图1所示配置中的第二电压检测电路30。

双电压存储卡1和两个工作电压兼容，亦即图2中所示的标称1.8V(低电压电源)，和图7种所示的标称3.3V(高电压电源)。

基于该存储卡和标称3.3V的供给电压兼容的假设，图7中的参考号40A表示存储卡控制器3的工作电压范围(2.0V到3.9V)，而图7中的参考号41A表示闪存4的工作电压范围(2.5V到3.9V)。为什么该工作电压范围40A和41A不同的一个原因在于用来制造该存储卡控制器3和闪存4的半导体制造方法不同。存储卡1的推荐的工作电压范围表示为参考号42A(2.7V到3.6V)，它不受任何特定条件的限制，其中存储卡1的供给电压是标称3.3V。参考号43A表示边际工作电压范围(1.0或更多)。在此安排下，电压检测电路20检测从存储卡1外部提供给存储卡1的供给电压Vdd是否是2.5V或更多，亦即，Vdd是否高于电压范围41A的最低电压(VLfsh)。这个检测完成的精度是±0.10V。当在此电压检测精度下检测到的该供给电压Vdd是2.5V或更大时，该Vdd已经在该存储卡1的工作电压范围内。只要该MPU10仅仅在该Vdd已经达到或超过2.5V后才执行重置异常处理，就不用担心该MPU10会由于一个非常低的供给电压而失去控制。

双电压存储卡1的真实的配置可能是这样一个配置，当使用高电压电源时，使用调压器降低该供给电压，从而使得该卡控制器工作在与使用低电压电源时相同的电压范围内，或者它可能是这样一个配置，其中该卡控制器的承受电压足够高，从而能使该卡控制器无论使用该低电压或高电压电源时都能工作。在前一种情况下，当直接接通供给电压Vdd时，需要例如供给电压Vdd的输入电路和电压检测电路20和30的电路部分进行工作，以承受高电压。无论使用该低电压和高电压电源中的哪一个，闪存4都要求电压提升操作来获取用于写入和擦写操作的高电压，从而将外部提供的供给电压Vdd提供给该闪存。因此，为该闪存提供了与双电压电源兼容的功能。它能够，例如检测该供给电压是低电压还是高电压，并根据要求改变该电压提升率。电压检测电路30检测供给电压Vdd是否已经超过了电压VLfsh。当已经超过了电压VLfsh时，该电压检测电路30发布检测信号φdtc2并将其提供给外部接口控制电路18。当发布检测信号φdtc2时，该外部接口控制电路18提供了FIF15的电平转换功能，从而能够允许闪存4使用高电压电源工作。

该双电压存储卡1的供给电压Vdd的范围显示在图8和图9中。图8中供给电压Vdd的范围包括了图2和图7中的范围结合。也就是，该MPU10的工作供给电压范围完全涵盖了图2中的电压范围40和图7中的电压范围40A。图9显示了在电路配置中使用高电压电源时从2.6V到3.9V的工作电压范围，其中该存储卡控制器3使用内部电源工作，该电源通过使用调压器来降低该高电压电源的电压来提供。在此安排下，当考虑到该调压器的性能时，会存在一个电压范围部分，在此范围调压器的降压工作可能会不稳定。上述工作电压范围是排除这种电压范围的结果。如果该调压器能够在全部电压范围内稳定工作，则该工作电压范围可能和图8中的供给电压范围相同。在图8和图9中，IRG2表示了一个电压范围，其中至少在闪存3运行中产生了错误。

在双电压存储卡1上执行的开机重置处理和前述的相同。当使用了图6中的配置时，开机重置处理可以与图1中所示配置中执行的相同。对于双电压存储卡1，至于开机重置处理，图4和图5中所示的配置出可以使用。

图10表示了存储卡的第五个例子。图10中所示的该配置基本上和图1中所示的配置相同，但是它包括了通过特殊接口电路(ICIF)33连接到总线6上的IC卡微型计算机5。该IC卡微型计算机5的外部终端和该IC卡微型计算机5的电信号协议以及命令同ISO/IEC7816标准相符。该IC卡微型计算机5的外部终端包括电源终端20、时钟输入终端21、重置终端、输入/输出终端23以及接地终端。该ICIF33将所提供的IC卡命令以及存储卡命令从主设备2向IC卡微型计算机5提供，从而控制它的操作。尽管图中没有展示，IC卡微型计算机5包括用于执行算术处理的CPU(微型计算机)、用于存储数据(包括程序)的ROM、RAM和EEPROM(电可擦写可编程ROM)、包括用于执行加密/解密处理的加密设备的代码协处理器以及用于向/从外部设备发送/接受数据的串行接口。该IC卡微型计算机最好是由ISO/IEC 15408评估和认证机构认证的产品，ISO/IEC 15408是一个国际安全评估标准。一般来说，具备安全处理功能和用于电子结算设施系统的IC卡需要由ISO/IEC 15408的评估和认证机构进行评估和认证。为了在电子结算业务系统中使用具备安全处理功能的存储卡1，要求存储卡1由ISO/IEC 15408评估和认证机构评估和认证。当该IC卡微型计算机5已经被这个评估和认证机构认证后，该微型计算机5能够通过结合该IC卡微型计算机5和利用该IC卡微型计算机5执行安全处理的配置获得安全处理功能。因此，该存储卡1能轻松地满足基于该ISO/IEC 15408的安全评估标准，并且额外地向MMC提供安全处理功能所需的开发时间可以被缩短。然而，这并没有排除使用这样一类IC卡微型计算机5，该类IC卡微型计算机5由没有获得ISO/IEC 15408评估和认证机构认证的产品组成。可以使用具有将要利用IC卡微型计算机5提供的业务所要求的安全强度的IC卡微型计算机5。例如，使用基于预付卡的电子结算业务。可以使用没有经过ISO/IEC 15408评估和认证的IC卡来结算预付金额以内的金额。

如同对MPU10一样，为了对IC卡微型计算机5进行初始化，可以向它提供该重置信号φrst。然而，该IC卡微型计算机被设计为可以通过IC卡命令而被重置。

已经通过优选实施例对本发明进行了具体描述。然而，本发明不限于上述的实施例。在不离开发明的精神和范围下，可以进行各种变化和修改。

例如，对来自主设备的初始化命令重新做出应答的条件，和启动重置异常处理的条件，并不局限于由计时器电路21检测到的超时以及由判断电路31检测到的数据不一致。例如，在该重置异常处理中，发生这样一种状态也可以用来作为这种条件之一，即，该数据处理部件变得或预期即将变得失去控制。

用来作为存储卡的存储器不限于闪存。它可以是例如EEPROM或掩膜ROM。本发明申请不限于存储卡控制器和存储器的结合体。也可以用于例如包含控制器和由该控制器控制的设备的非易失性存储设备，该控制器有能够执行指令的数据处理部件和外部接口部件。本发明也能够用于半导体设备，诸如包括能够执行指令的数据处理部件和外部接口部件的控制器。

Claims (15)

1.一种非易失性存储装置，包括：

包含数据处理部件和外部接口部件的第一半导体设备，所述数据处理部件能够执行指令，以及

由所述第一半导体设备控制的第二半导体设备，

其中，当检测到从外部提供的工作供给电压已经达到或超过指定的电压时，所述外部接口部件对从所述非易失性存储装置之外提供的初始化命令做出应答，并使所述数据处理部件启动重置异常处理，

其中，在所述重置异常处理完成之后，所述外部接口部件不对所述初始化命令做出应答，并且

其中，当在所述重置异常处理期间达到指定状态时，所述外部接口部件重新对初始化命令做出应答，并使所述数据处理部件启动所述重置异常处理。

2.根据权利要求1所述的非易失性存储装置，其中，所述指定状态是这样一种状态，即该状态下，在所述重置异常处理期间，所述数据处理部件已经变得或预期要变得失去控制。

3.根据权利要求1所述的非易失性存储装置，其中，所述外部接口部件具有计时器电路，

其中，所述计时器电路与该重置异常处理的启动同步地开始计时，且所述计时器电路对超过完成所述重置异常处理所需时间的超时周期的流逝进行检测，并且

其中，当所述计时器电路检测到所述超时周期的流逝后，所述外部接口部件重新对初始化命令做出应答，并且导致启动所述重置异常处理。

4.根据权利要求3所述的非易失性存储装置，进一步还包括指定的电路，所述指定的电路包括用于指定所述计时器电路的超时周期的编程后的信息。

5.根据权利要求1所述的非易失性存储装置，

其中，所述数据处理部件包括数据处理器、ROM和判断电路，

其中，所述ROM保存所述重置异常处理的程序，

其中，所述判断电路能够至少在完成所述重置异常处理所需的时间内，检测从ROM的指定地址读出的信息和预期值之间的不一致，并且

其中，当检测到所述不一致时，所述外部接口部件对初始化命令重新做出应答，并导致启动所述重置异常处理。

6.根据权利要求1所述的非易失性存储装置，

其中，所述外部接口部件具有计时器电路，

其中，所述计时器电路与该重置异常处理的启动同步地开始计时，并且对超过完成所述重置异常处理所需时间的超时周期的流逝进行检测，

其中，所述该数据处理部件包括数据处理器、ROM、和判断电路，

其中，所述ROM保存所述重置异常处理的程序，

其中，所述判断电路至少能在完成所述重置异常处理所需的时间内，检测从所述ROM的指定地址读出的信息和预期值之间的不一致，并且

其中，当所述计时器电路检测到所述超时周期的流逝时，或者所述判断电路检测到所述不一致时，所述外部接口部件对初始化命令重新做出应答，并导致启动所述重置异常处理。

7.根据权利要求1所述的非易失性存储装置，进一步包括；

第一标志，当在所述非易失性存储装置外部提供的工作供给电压达到或超过指定的电压之后第一次接收到从所述非易失性存储装置外部提供的初始化命令时，所述第一个标志从第一状态变换到第二状态，和

第二标志，当在所述重置异常处理期间达到所述指定状态时，所述第二标志从第一状态变换到第二状态，当所述重置异常处理随后完成时，所述第二标志从所述第二状态变换到所述第一状态，

其中，当所述第一标志和所述第二标志都处于所述第一状态时，或所述第一标志和所述第二标志都处于所述第二状态时，所述外部接口部件对所述初始化命令做出应答并让所述数据处理部件启动所述重置异常处理，并且

其中，当所述第一标志处于所述第二状态，而所述第二标志处于所述第一状态时，即使给出所述初始化命令，所述外部接口部件也不允许所述数据处理部件启动所述重置异常处理。

8.根据权利要求1所述的非易失性存储装置，

其中，所述第二半导体设备是闪存，并且

其中，所述第一半导体设备是存储卡控制器，所述存储卡控制器执行对所述闪存的访问控制和外部接口控制。

9.根据权利要求8所述的非易失性存储装置，具有连接到所述存储卡控制器的IC卡微型计算机。

10.一种非易失性存储装置，包括第一半导体设备和由所述第一半导体设备控制的第二半导体设备，

其中，当检测到外部提供的工作供给电压已经达到或超过了指定的电压时，所述第一半导体设备对从外部提供的初始化命令做出应答，并启动重置异常处理，

其中，当所述重置异常处理已经完成之后，所述第一半导体设备不对所述初始化命令做出应答，并且

其中，当在所述重置异常处理启动后流逝了一段指定的时间时，所述第一半导体设备重新对所述初始化命令做出应答，并启动所述重置异常处理。

11.一种非易失性存储装置，包括第一半导体设备和由所述第一半导体设备控制的第二半导体设备，

其中，当检测到外部提供的工作供给电压已经达到或超过了指定的电压时，所述第一半导体设备对从外部提供的初始化命令做出应答，并启动重置异常处理，

其中，当所述重置异常处理完成之后，所述第一半导体设备不对所述初始化命令做出应答，并且

其中，当在所述重置异常处理完成之前在对存储所述重置异常处理程序的存储器执行读取操作中检测到读取访问错误时，所述第一半导体设备重新对所述初始化命令做出应答并启动所述重置异常处理。

12.根据权利要求10或11所述的非易失性存储装置，

其中，所述第二半导体设备是闪存，并且

其中，所述第一半导体设备是存储卡控制器，所述存储卡控制器执行对所述闪存的访问控制和外部接口控制。

13.一种非易失性存储装置，包括含有数据处理部件的第一半导体设备和由所述第一半导体设备控制的第二半导体设备，

其中，当检测到外部提供的工作供给电压不低于指定的电压时，所述第一半导体设备对从外部提供的初始化命令做出应答，并通过所述数据处理部件启动重置异常处理，

其中，在所述重置异常处理完成之后，所述第一半导体设备不对所述初始化命令做出应答，并且

其中，当在所述重置异常处理中达到所述数据处理部件已经变得或预期要变得失去控制的状态时，所述第一半导体设备重新对所述初始化命令做出应答，并通过所述数据处理部件启动所述重置异常处理。

14.一种半导体设备，包括能够执行指令的数据处理部件和外部接口部件，所述半导体设备在半导体基片上形成，

其中，当检测到外部提供的工作供给电压已经达到或超过了指定的电压时，所述半导体设备对从外部提供的初始化命令做出应答，并通过所述数据处理部件启动重置异常处理，

其中，在所述重置异常处理完成之后，所述半导体设备不对所述初始化命令做出应答，且

其中，在所述重置异常处理启动后已经流逝了指定的时间而所述重置异常处理还没有完成时，所述半导体设备重新该初始化命令做出应答，并通过所述数据处理部件启动重置异常处理。

15.一种半导体设备，包括能够执行指令的数据处理部件和外部接口部件，所述半导体设备在半导体基片上形成，

其中，当检测到外部提供的工作供给电压已经达到或超过了指定的电压时，所述半导体设备对从外部提供的初始化命令做出应答，并通过所述数据处理部件启动重置异常处理，

其中，在所述重置异常处理完成之后，所述半导体设备不对所述初始化命令做出应答，并且

其中，当在重置异常处理中达到所述数据处理部件已经变得或预期要变得失去控制的状态时，所述半导体设备重新对该初始化命令做出应答，并通过所述数据处理部件启动所述重置异常处理，

Images