KR101620349B1 - 부팅가능한 휘발성 메모리 장치와 그를 구비한 메모리 모듈 및 프로세싱 시스템, 및 그를 이용한 프로세싱 시스템 부팅 방법 - Google Patents

부팅가능한 휘발성 메모리 장치와 그를 구비한 메모리 모듈 및 프로세싱 시스템, 및 그를 이용한 프로세싱 시스템 부팅 방법 Download PDF

Info

Publication number
KR101620349B1
KR101620349B1 KR1020090134913A KR20090134913A KR101620349B1 KR 101620349 B1 KR101620349 B1 KR 101620349B1 KR 1020090134913 A KR1020090134913 A KR 1020090134913A KR 20090134913 A KR20090134913 A KR 20090134913A KR 101620349 B1 KR101620349 B1 KR 101620349B1
Authority
KR
South Korea
Prior art keywords
volatile memory
code
area
boot
host processor
Prior art date
Application number
KR1020090134913A
Other languages
English (en)
Other versions
KR20110078171A (ko
Inventor
손한구
진영택
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090134913A priority Critical patent/KR101620349B1/ko
Priority to US12/956,165 priority patent/US8745363B2/en
Publication of KR20110078171A publication Critical patent/KR20110078171A/ko
Application granted granted Critical
Publication of KR101620349B1 publication Critical patent/KR101620349B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/24—Loading of the microprogram
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Stored Programmes (AREA)

Abstract

부팅가능한 휘발성 메모리 장치와 그를 구비한 메모리 모듈 및 프로세싱 시스템, 및 그를 이용한 프로세싱 시스템 부팅 방법이 개시된다.
그 부팅가능한 휘발성 메모리 장치는 호스트 프로세서에 의해 데이터가 기입되고 독출되는 휘발성 메모리 영역; 호스트 프로세서에 의한 부팅절차가 수행되기 전에 부트스트랩 코드가 먼저 저장되는 부트 코드 영역; 호스트 프로세서가 상기 부트코드 영역에서 부트스트랩 코드를 독출하여 부팅을 수행할 때 칩선택신호로 사용되는 제1칩선택단자(/CS0); 및 호스트 프로세서가 상기 휘발성 메모리 영역에 데이터를 기입하고 독출할 때 사용할 때 칩선택신호로 사용되는 제2칩선택단자(/CS1)를 구비하는 것을 특징으로 한다.
본 발명에 따르면, 프로세서가 부팅을 하기 위해 먼저 비휘발성 메모리를 액세스하지 않고 바로 휘발성 메모리를 액세스 함으로써, 부팅에 소요되는 시간을 줄일 수 있으며, 부팅을 위한 별도의 비휘발성 메모리가 필요하지 않음으로 시스템의 비용과 크기도 줄일 수 있다.
휘발성 메모리, 부팅, 칩선택단자

Description

부팅가능한 휘발성 메모리 장치와 그를 구비한 메모리 모듈 및 프로세싱 시스템, 및 그를 이용한 프로세싱 시스템 부팅 방법{Bootable volatile memory appratus, memory module having it, and processing system, and method for booting processing system using it}
본 발명은 메모리 장치에 관한 것으로, 특히 부팅가능한 휘발성 메모리 장치, 그를 구비한 메모리 모듈 및 프로세싱 시스템과, 그를 이용한 프로세싱 시스템 부팅 방법에 관한 것이다.
일반적으로 프로세싱 시스템에서의 부팅(booting)은 프로세서가 비휘발성 메모리, 예를 들어 플래쉬(flash) 메모리 또는 ROM 등에 저장되어 있는 부트스트랩(bootstrap) 코드를 독출하여 부팅을 수행한다. 프로세서는 상기 부트스트랩 코드를 실행하여 휘발성 메모리를 초기화한 후, 부트 코드(boot code)를 휘발성 메모리에 복사한 후, 프로세서가 복사된 부트 코드를 실행하여 부팅절차를 수행한다. 따라서 휘발성 메모리는 일반적인 데이터를 읽고 쓰는데 사용될 뿐 부팅 스트랩 코드와 같은 부팅 정보가 없으며, 부팅을 위해서는 프로세서가 휘발성 메모리를 액세스하기 전에 부트스트랩 코드가 저장되어 있는 비휘발성 메모리를 먼저 액세스 하 여 부팅을 시작하게 된다. 비휘발성메모리는 휘발성메모리에 비해 액세스 시간이 길다.
본 발명이 이루고자 하는 기술적 과제는 프로세싱 시스템에서 프로세서가 부트스트랩코드를 액세스할 때 휘발성 메모리를 액세스 하여 부팅할 수 있게 하는, 부팅가능한 휘발성 메모리 장치 및 그 모듈을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 부팅가능한 휘발성 메모리 장치를 구비한 프로세싱 시스템을 제공하는 것이다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 상기 부팅가능한 휘발성 메모리 장치를 이용하여 프로세싱 시스템을 부팅하는 방법을 제공하는 것이다.
상기 기술적 과제를 해결하기 위하여, 본 발명의 일면에 따른 부팅가능한 휘발성 메모리장치는, 호스트 프로세서에 의해 데이터가 기입되고 독출되는 휘발성 메모리 영역; 호스트 프로세서에 의한 부팅절차가 수행되기 전에 부트스트랩 코드가 먼저 저장되는 부트 코드 영역; 호스트 프로세서가 상기 부트코드 영역에서 부트스트랩 코드를 독출하여 부팅을 수행할 때 칩선택신호로 사용되는 제1칩선택단자(/CS0); 및 호스트 프로세서가 상기 휘발성 메모리 영역에 데이터를 기입하고 독출할 때 사용할 때 칩선택신호로 사용되는 제2칩선택단자(/CS1)를 구비하는 것을 특징으로 한다.
본 발명의 실시예들에 따라, 부팅가능한 휘발성 메모리 장치는, DRAM 과 플래쉬 메모리에 공통으로 사용되는 인터페이스 및 프로토콜을 갖는 것이 바람직하 다.
상기 기술적 과제를 해결하기 위하여, 본 발명의 일면에 따른 부팅가능한 휘발성 메모리 모듈은, 부트스트랩 코드를 저장하는 부트코드영역을 구비하는 휘발성 메모리; 및 호스트 프로세서에 의한 부팅절차가 이루어지기 전에 부트스트랩 코드가 저장되어 있는 저장장치로부터 부트스트랩 코드를 독출하여 휘발성 메모리의 부트코드 영역에 상기 부트스트랩 코드를 저장하는 제어부를 포함하고, 휘발성 메모리는 호스트 프로세서에 의해 데이터가 기입되고 독출되는 휘발성 메모리 영역; 호스트 프로세서에 의한 부팅절차가 수행되기 전에 부트스트랩 코드가 먼저 저장되는 부트 코드 영역; 호스트 프로세서가 부트코드 영역에서 부트스트랩 코드를 읽어 부팅을 수행할 때 칩선택신호로 사용되는 제1칩선택단자(/CS0); 및 상기 호스트 프로세서가 휘발성 메모리 영역에 데이터를 기입하고 독출할 때 사용할 때 칩선택신호로 사용되는 제2칩선택단자(/CS1)를 구비하는 것을 특징으로 한다.
본 발명의 실시예들에 따라, 그 부팅가능한 메모리 모듈은, 부트스트랩 코드를 저장하고 있는 플래쉬 메모리를 더 포함하는 것을 특징으로 한다.
상기 다른 기술적 과제를 해결하기 위하여, 본 발명의 일면에 따른 부팅가능한 휘발성 메모리를 구비한 프로세싱 시스템은, 부트스트랩 코드를 저장하는 부트코드영역을 구비하는 휘발성 메모리; 휘발성 메모리에 저장되어 있는 부트 스트랩코드를 독출하여 부팅절차를 수행하는 호스트 프로세서; 및 프로세서에 의한 부팅절차가 이루어지기 전에 부트스트랩 코드가 저장되어 있는 저장장치로부터 부트스트랩 코드를 독출하여 부트코드 영역에 상기 부트스트랩 코드를 저장하는 제어부를 포함하고, 상기 휘발성 메모리는 호스트 프로세서에 의해 데이터가 기입되고 독출되는 휘발성 메모리 영역; 호스트 프로세서에 의한 부팅절차가 수행되기 전에 부트스트랩 코드가 먼저 저장되는 부트 코드 영역; 호스트 프로세서가 부트코드 영역에서 부트스트랩 코드를 읽어 부팅을 수행할 때 칩선택신호로 사용되는 제1칩선택단자(/CS0); 및 호스트 프로세서가 상기 휘발성 메모리 영역에 데이터를 기입하고 독출할 때 칩선택신호로 사용되는 제2칩선택단자(/CS1)를 구비하는 것을 특징으로 한다.
본 발명의 실시예들에 따라, 상기 부트코드 저장영역의 부트스트랩 코드는 웨이크 업(wake up)이나 소프트웨어 파워 오프 복구(S/W POC) 시에 호스트 프로세서에 의해 바로 엑세스되는 것을 특징으로 한다.
본 발명의 실시예들에 따라, 휘발성 메모리의 부트코드 영역은 복수의 프로세서에 의해 액세스 될 수 있는 공유영역 중 일부인 것을 특징으로 한다.
본 발명의 실시예들에 따라, 제어부는 호스트 프로세서의 리셋신호 또는 파워관리칩(PMIC)을 이용하여 먼저 부트스트랩 코드가 저장되어 있는 저장장치로부터 부트스트랩 코드를 독출하여 상기 휘발성 메모리의 부트코드 영역에 부트스트랩 코드를 저장한 후 호스트 프로세서에 의한 부팅절차가 이루어지도록 제어하는 것을 특징으로 한다.
상기 또 다른 기술적 과제를 해결하기 위하여, 본 발명의 일면에 따른 부팅가능한 메모리를 구비한 프로세싱 시스템의 부팅방법은, 부트스트랩 코드를 저장하는 제1영역 및 데이터가 기입되고 독출되는 제2영역을 포함하고, 제1영역을 액세스 할 때 사용되는 제1칩선택단자 및 제2영역을 액세스할 때 사용되는 제2칩선택단자를 구비하는 휘발성 메모리 및 상기 휘발성 메모리를 독출하고 기입하는 호스트 프로세서를 포함하는 프로세싱 시스템의 부팅 방법에 있어서, 제어부가 부트스트랩 코드가 저장되어 있는 저장장치로부터 상기 부트스트랩 코드를 독출하여 휘발성 메모리의 부트코드 영역에 부트스트랩 코드를 저장하는 단계; 및 호스트 프로세서가 제1칩선택단자를 이용하여 휘발성 메모리의 제1영역의 부트스트랩 코드들 독출하여 부팅절차를 수행하는 단계를 포함하는 것을 특징으로 한다.
상술한 본 발명에 따른 부팅가능한 휘발성 메모리 장치, 그를 구비한 메모리 모듈 및 프로세싱 시스템과, 그를 이용한 프로세싱 시스템 부팅 방법에 의하면, 프로세서가 부팅을 하기 위해 먼저 비휘발성 메모리를 액세스하지 않고 바로 휘발성 메모리를 액세스 함으로써, 부팅에 소요되는 시간을 줄일 수 있으며, 부팅을 위한 별도의 비휘발성 메모리가 필요하지 않음으로 시스템의 비용과 크기도 줄일 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명에 의한 부팅가능한 휘발성 메모리 장치 및 그를 구비한 메모리 모듈 및 프로세싱 시스템에 대한 일실시예를 블록도로 도시한 것이다.
상기 본 발명에 의한 프로세싱 시스템은 휘발성 메모리(volatile memory, 120), 호스트 프로세서(host processor, 100), 제어부(controller, 140)를 포함하여 이루어지고, 비휘발성 메모리(non volatile memory, 160)를 더 포함할 수 있다.
상기 휘발성 메모리(120)는 프로세싱 시스템에 전원이 들어오거나 상기 프로세싱 시스템을 재시작할 때 부팅작업이 시작되기 전에 부팅을 위한 부트스트랩 코드(bootstrap code)가 저장된다. 이를 위해 휘발성 메모리(120)는 상기 부트스트랩 코드를 저장하는 부트코드영역을 포함하고 있으며, 통상 DRAM을 사용한다. 도 2는 본 발명에 의한 부팅가능한 휘발성 메모리의 보다 상세한 구성을 도시한 것으로서, 휘발성 메모리(120)는 휘발성메모리 영역(220) 및 부트코드 영역(210)을 포함하며, 두 개의 칩 선택단자 즉, 제1칩선택단자(/CS0) 및 제2칩선택단자(/CS1)을 구비한다.
상기 휘발성메모리 영역(220)는 통상적인 휘발성 메모리의 데이터 저장 영역으로서, 호스트 프로세서(100)에 의해 데이터가 기입되고 독출되며, DRAM 메모리로 동작한다. 상기 부트코드영역(210)은 호스트 프로세서(100)에 의한 부팅절차가 수행되기 전에 부트스트랩 코드가 먼저 저장되는 메모리 영역이다.
상기 제1칩선택단자(/CS0)는 호스트 프로세서(100)가 부팅을 수행하기 위해, 부트코드 영역(210)에서 부트스트랩 코드를 읽을 때 칩선택신호로 사용된다. 상기 제2칩선택단자(/CS1)는 호스트 프로세서(100)가 휘발성 메모리 영역(220)에 데이터를 기입하고 독출할 때 칩선택신호로 사용된다.
상기 휘발성메모리(120)는 호스트 프로세서(100)가 제1칩선택신호(/CS0)를 사용할 때는 비휘발성 메모리 예를 들어 플래쉬 메모리로 인식하여 액세스되고, 호스트 프로세서(100)가 제2칩선택신호(/CS1)를 사용할 때는 통상적인 휘발성 메모리 예를 들어 DRAM으로 인식하여 액세스된다. 따라서 휘발성메모리(120)와 호스트 프로세서(100) 간의 인터페이스를 위해서는 공통 인터페이스/프로토콜(common interface/protocol)이 있으면 바람직하며, 이를 위해 LPDDR2(Low Power DDR2) 표준 프로토콜을 사용하는 것이 바람직하다. 상기 LPDDR2는 국제반도체 표준협회의 기구(JEDEC)의 표준에 참여하고 있는 회사들에 의해 정의된 모바일 및 임베디드 디자인을 위한 차세대 저전력 메모리 기술로서, 종래보다 더 높은 속도와 더 낮은 전압동작, 더 큰 용량과 더 적은 핀수를 제공하며, 비휘발성 메모리와 DRAM가 동일한 버스를 공유하게 한다. 그리고 모바일 인터넷 디바이스, 넷북, 고성능 스마트폰 등의 모바일 에플리케이션에 주로 사용된다.
그리고 프로세싱 시스템에서 디바이스를 제어하고 관리하는 칩셋(chipset, 미도시)은 휘발성메모리(120)를 상기 두 개의 칩선택신호(/CS0, /CS1)를 이용하여 부트코드가 저장되어 있는 부트 디바이스(boot device)와 통상적인 DRAM 디바이스로 관리(management)할 수 있다. 또한 실시예에 따라서는 칩선택신호들(/CS0, /CS1)은 호스트 프로세서(100)가 하나의 휘발성 메모리를 어드레싱할 때 MSB(Most Significant Bit)로도 활용될 수 있다.
상기 호스트 프로세서(100)는 휘발성 메모리(120)에 저장되어 있는 부트 스트랩코드를 독출하여 부팅절차를 수행한다. 호스트 프로세서(100)는 전원이 들어오면 부팅을 시작하는 프로세싱 시스템의 CPU가 될 수 있으며, 예를 들어 휴대단말기의 CPU, 디지털 카메라의 CPU, 컴퓨터의 CPU 등 디지털 기기의 CPU가 될 수 있다.
상기 제어부(140)는 호스트 프로세서(100)에 의한 부팅절차가 이루어지기 전에 상기 부트스트랩 코드가 저장되어 있는 저장장치로부터 상기 부트스트랩 코드를 독출하여 상기 휘발성 메모리(120)의 부트코드 영역(210)에 상기 부트스트랩 코드를 복사(copy)하여 저장한다. 제어부(140)는 일실시예로서, 다수의 NAND 플래쉬 메모리를 구비하는 시스템에서 상기 NAND 플래쉬 메모리를 제어하는 ASIC 이 될 수 있다. 상기 ASIC에 상술한 제어부(40)의 기능을 부가하여 사용할 수 있다.
부트코드 영역(210)에 복사되어 저장되어 있는 부트스트랩 코드는 웨이크 업(wake up)이나 소프트웨어 파워 오프 복구(S/W POC) 시에 호스트 프로세서(100)에 의해 바로 액세스(access)되는 것이 바람직하다.
비휘발성 메모리(160)는 상기 부트스트랩 코드를 저장하고 있으며, 바람직하게는 플래쉬 메모리가 사용된다.
휘발성 메모리(120)가 서로 다른 포트를 통해 복수의 프로세서에 의해 액세스(access)될 때, 부트코드 영역(210)은 상기 복수의 프로세서가 액세스 할 수 있는 공유영역 중 일부를 사용할 수 있다.
그리고 본 발명에 의한 부팅가능한 휘발성 메모리 모듈은 상기 휘발성 메모리(120) 및 제어부(140)를 포함하며, 비휘발성 메모리(160)를 더 구비할 수 있다.
도 3은 도 1의 구체적인 실시예를 블록도로 도시한 것으로서, 호스트 프로세서(100)는 호스트 CPU(310)에 해당하고, 휘발성메모리(120)는 참조번호 320에 해당하고, 제어부(140)는 ASIC(330)에 상응하고, 비휘발성 메모리(160)는 MLC(Multi Level Cell) NAND 플래쉬(340)에 상응하며 부트스트랩 코드를 저장하고 있다. 참조번호 30은 부팅가능한 휘발성 메모리 모듈로서, 상기 휘발성메모리(320) 및 ASIC(330)를 포함하고, MLC NAND 플래쉬 메모리(340)를 더 포함할 수 있다.
도 3을 참조하면, 핸드폰이나 디지털 카메라 등 디지털 기기는 휘발성메모리(320) 및 비휘발성 메모리로서 비교적 큰 용량의 플래쉬 메모리(340)를 구비할 수 있다. 이 때, 상기 휘발성 메모리(320)는 특정 프로세서 만 액세스할 수 있는 전용 메모리 영역과 다수의 프로세서가 액세스할 수 있는 공유 메모리 영역로 나누어 사용될 수 있다. 그리고 ASIC(330)은 상기 MLC NAND 플래쉬 메모리를 제어하는 기능을 하며, 본 발명에서는 호스트 CPU(310)에 의한 부팅절차가 이루어지기 전에 상기 부트스트랩 코드가 저장되어 있는 MLC NAND 플래쉬 메모리(340)로부터 상기 부트스트랩 코드를 독출하여 휘발성 메모리(320)의 부트코드 영역에 부트스트랩 코드를 복사(copy)하여 저장한다.
도 4는 본 발명에 의한 부팅가능한 휘발성 메모리를 이용한 프로세싱 시스템의 부팅 방법에 대한 일실시예를 흐름도로 도시한 것이다.
먼저, 제어부(140)가 부트스트랩 코드가 저장되어 있는 비휘발성 메모리(160)로부터 상기 부트스트랩 코드를 독출하여 휘발성 메모리의 부트코드 영역(210)에 복사하여 저장한다.(S400단계) 호스트 프로세서(100)가 부팅하기 전에 제어부(140)가 먼저 부트스트랩 코드를 부트코드영역(210)에 복사하는 것을 보장하기 위한 예로서 제어부(140)가 호스트 프로세서(100)의 /RESET 단자를 사용하여 부트스트랩 코드가 복사된 후에 파워온 리셋(Poer On Reset)이 되게 하거나, PMIC(Power Management IC)를 사용하여 호스트 프로세서로의 전원 공급을 제한하고 있다가 부트스트랩 코드가 복사된 후에 정상적으로 전원을 공급되도록 할 수 있다. 이러한 방법들은 보다 다양하게 구현될 수 있으며, 본 발명은 상기 예들에 한정되지는 않는다.
상기 상기 호스트 프로세서(100)가 상기 제1칩선택단자(/CS0)를 이용하여 상기 휘발성 메모리의 부트 코드영역(210)에 저장되어 있는 부트스트랩 코드들 독출하여(S420단계), 부팅절차를 수행한다.(S440단계) 상기 부팅절차는 다양하게 구현할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
도 1은 본 발명에 의한 부팅가능한 휘발성 메모리 장치 및 그를 구비한 메모리 모듈 및 프로세싱 시스템에 대한 일실시예를 블록도로 도시한 것이다.
도 2는 본 발명에 의한 부팅가능한 휘발성 메모리의 보다 상세한 구성을 도시한 것이다.
도 3은 도 1의 구체적인 실시예를 블록도로 도시한 것이다.
도 4는 본 발명에 의한 부팅가능한 휘발성 메모리를 이용한 프로세싱 시스템의 부팅 방법에 대한 일실시예를 흐름도로 도시한 것이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 호스트 프로세서 120: 휘발성메모리
140: 제어부 160 : 비휘발성 메모리
30 : 부팅가능한 휘발성 메모리 모듈
310 : 호스트 CPU 320 : 휘발성 메모리
330 : ASIC 340 : MLC NAND 플래쉬 메모리

Claims (10)

  1. 호스트 프로세서에 의해 데이터가 기입되고 독출되는 휘발성 메모리 영역;
    상기 호스트 프로세서에 의한 부팅절차가 시작되기 전에 부트스트랩 코드가 저장되는 부트 코드 영역;
    상기 호스트 프로세서가 상기 부팅절차를 시작하기 위해 상기 부트코드 영역에 엑세스하고, 상기 부트코드 영역에서 부트스트랩 코드를 독출하여 상기 부팅절차를 시작할 때 칩선택신호로 사용되는 제1칩선택단자; 및
    상기 호스트 프로세서가 상기 휘발성 메모리 영역에 데이터를 기입하고 독출할 때 사용할 때 칩선택신호로 사용되는 제2칩선택단자를 구비하는 것을 특징으로 하는 부팅가능한 휘발성 메모리 장치.
  2. 제1항에 있어서,
    상기 부트코드 영역의 부트스트랩 코드는 웨이크 업(wake up)이나 소프트웨어 파워 오프 복구 시에 호스트 프로세서에 의해 바로 액세스되는 것을 특징으로 하는 부팅가능한 휘발성 메모리 장치.
  3. 제1항에 있어서, 상기 휘발성 메모리는
    DRAM 과 플래쉬 메모리에 공통으로 사용되는 인터페이스 및 프로토콜을 갖는 것을 특징으로 하는 부팅가능한 휘발성 메모리 장치.
  4. 부트스트랩 코드를 저장하는 부트코드영역을 구비하는 휘발성 메모리; 및
    호스트 프로세서에 의한 부팅절차가 시작되기 전에 부트스트랩 코드가 저장되어 있는 저장장치로부터 상기 부트스트랩 코드를 독출하여 상기 휘발성 메모리의 부트코드 영역에 상기 부트스트랩 코드를 저장하는 제어부를 포함하고,
    상기 휘발성 메모리는
    호스트 프로세서에 의해 데이터가 기입되고 독출되는 휘발성 메모리 영역;
    상기 호스트 프로세서에 의한 부팅절차가 시작되기 전에 부트스트랩 코드가 저장되는 부트 코드 영역;
    상기 호스트 프로세서가 상기 부팅절차를 시작하기 위해 상기 부트코드 영역에 엑세스하고, 상기 부트코드 영역에서 부트스트랩 코드를 읽어 상기 부팅절차를 시작할 때 칩선택신호로 사용되는 제1칩선택단자; 및
    상기 호스트 프로세서가 상기 휘발성 메모리 영역에 데이터를 기입하고 독출할 때 사용할 때 칩선택신호로 사용되는 제2칩선택단자를 구비하는 것을 특징으로 하는 부팅가능한 휘발성 메모리 모듈.
  5. 제4항에 있어서,
    상기 부트스트랩 코드를 저장하고 있는 플래쉬 메모리를 더 포함하는 것을 특징으로 하는 부팅가능한 휘발성 메모리 모듈.
  6. 부트스트랩 코드를 저장하는 부트코드영역을 구비하는 휘발성 메모리;
    상기 휘발성 메모리에 저장되어 있는 부트 스트랩코드를 독출하여 부팅절차를 수행하는 호스트 프로세서; 및
    상기 프로세서에 의한 부팅절차가 이루어지기 전에 상기 부트스트랩 코드가 저장되어 있는 저장장치로부터 상기 부트스트랩 코드를 독출하여 상기 부트코드 영역에 상기 부트스트랩 코드를 저장하는 제어부를 포함하고,
    상기 휘발성 메모리는
    상기 호스트 프로세서에 의해 데이터가 기입되고 독출되는 휘발성 메모리 영역;
    상기 호스트 프로세서에 의한 부팅절차가 수행되기 전에 부트스트랩 코드가 저장되는 부트 코드 영역;
    상기 호스트 프로세서가 상기 부트코드 영역에서 부트스트랩 코드를 읽어 부팅을 수행할 때 칩선택신호로 사용되는 제1칩선택단자; 및
    상기 호스트 프로세서가 상기 휘발성 메모리 영역에 데이터를 기입하고 독출할 때 칩선택신호로 사용되는 제2칩선택단자를 구비하는 것을 특징으로 하는 부팅가능한 휘발성 메모리를 구비한 프로세싱 시스템.
  7. 제6항에 있어서,
    상기 부트스트랩 코드를 저장하고 있는 플래쉬 메모리를 더 포함하는 것을 특징으로 하는 부팅가능한 휘발성 메모리를 구비한 프로세싱 시스템.
  8. 제6항에 있어서, 상기 제어부는
    호스트 프로세서의 리셋신호 또는 파워관리칩을 이용하여 부트스트랩 코드가 저장되어 있는 저장장치로부터 상기 부트스트랩 코드를 독출하여 상기 휘발성 메모리의 부트코드 영역에 상기 부트스트랩 코드를 저장한 후 상기 호스트 프로세서에 의한 부팅절차가 이루어지도록 제어하는 것을 특징으로 하는 부팅가능한 휘발성 메모리를 구비한 프로세싱 시스템.
  9. 제6항에 있어서, 상기 휘발성 메모리는
    DRAM 과 플래쉬 메모리에 공통으로 사용되는 인터페이스 및 프로토콜을 갖는 것을 특징으로 하는 부팅가능한 휘발성 메모리를 구비한 프로세싱 시스템.
  10. 부트스트랩 코드를 저장하는 제1영역 및 데이터가 기입되고 독출되는 제2영역을 포함하고, 상기 제1영역을 액세스할 때 사용되는 제1칩선택단자 및 제2영역을 액세스할 때 사용되는 제2칩선택단자를 구비하는 휘발성 메모리 및 상기 휘발성 메모리를 독출하고 기입하는 호스트 프로세서를 포함하는 프로세싱 시스템의 부팅 방법에 있어서,
    제어부가 상기 호스트 프로세서에 의한 부팅절차를 시작하기 전에 부트스트랩 코드가 저장되어 있는 저장장치로부터 상기 부트스트랩 코드를 독출하여 상기 휘발성 메모리의 부트코드 영역에 상기 부트스트랩 코드를 저장하는 단계; 및
    상기 호스트 프로세서가 상기 제1칩선택단자를 이용하여 상기 휘발성 메모리의 제1영역의 부트스트랩 코드들 독출하여 상기 부팅절차를 시작하는 단계를 포함하는 것을 특징으로 하는 부팅가능한 휘발성메모리를 이용한 프로세싱 시스템 부팅방법.
KR1020090134913A 2009-12-30 2009-12-30 부팅가능한 휘발성 메모리 장치와 그를 구비한 메모리 모듈 및 프로세싱 시스템, 및 그를 이용한 프로세싱 시스템 부팅 방법 KR101620349B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090134913A KR101620349B1 (ko) 2009-12-30 2009-12-30 부팅가능한 휘발성 메모리 장치와 그를 구비한 메모리 모듈 및 프로세싱 시스템, 및 그를 이용한 프로세싱 시스템 부팅 방법
US12/956,165 US8745363B2 (en) 2009-12-30 2010-11-30 Bootable volatile memory device, memory module and processing system comprising bootable volatile memory device, and method of booting processing system using bootable volatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090134913A KR101620349B1 (ko) 2009-12-30 2009-12-30 부팅가능한 휘발성 메모리 장치와 그를 구비한 메모리 모듈 및 프로세싱 시스템, 및 그를 이용한 프로세싱 시스템 부팅 방법

Publications (2)

Publication Number Publication Date
KR20110078171A KR20110078171A (ko) 2011-07-07
KR101620349B1 true KR101620349B1 (ko) 2016-05-23

Family

ID=44188902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090134913A KR101620349B1 (ko) 2009-12-30 2009-12-30 부팅가능한 휘발성 메모리 장치와 그를 구비한 메모리 모듈 및 프로세싱 시스템, 및 그를 이용한 프로세싱 시스템 부팅 방법

Country Status (2)

Country Link
US (1) US8745363B2 (ko)
KR (1) KR101620349B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9477484B2 (en) * 2013-07-23 2016-10-25 Samsung Electronics Co., Ltd. System and method for boot acceleration of a data processing system wherein a nonvolatile memory is pre-configured before boot time
KR102379202B1 (ko) * 2015-09-30 2022-03-28 삼성전자주식회사 전자 장치 및 그 부팅 방법
JP6723863B2 (ja) * 2016-08-01 2020-07-15 オリンパス株式会社 組み込みシステム、撮影機器及びリフレッシュ方法
US11003369B1 (en) 2019-01-14 2021-05-11 Pure Storage, Inc. Performing a tune-up procedure on a storage device during a boot process

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070016763A1 (en) * 2005-07-12 2007-01-18 Seiko Epson Corporation Data processing apparatus and control method for a data processing apparatus
US20070098022A1 (en) * 2004-06-24 2007-05-03 Fujitsu Limited Multi-processor apparatus and control method therefor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6625685B1 (en) * 2000-09-20 2003-09-23 Broadcom Corporation Memory controller with programmable configuration
US6807630B2 (en) * 2000-12-15 2004-10-19 International Business Machines Corporation Method for fast reinitialization wherein a saved system image of an operating system is transferred into a primary memory from a secondary memory
US20030142561A1 (en) * 2001-12-14 2003-07-31 I/O Integrity, Inc. Apparatus and caching method for optimizing server startup performance
US8745520B2 (en) * 2004-05-05 2014-06-03 Adobe Systems Incorporated User interface including a preview
KR100822468B1 (ko) 2006-09-11 2008-04-16 엠텍비젼 주식회사 공유 메모리를 구비한 장치 및 코드 데이터 전송 방법
KR20080103183A (ko) 2007-05-23 2008-11-27 삼성전자주식회사 부트 램을 반도체 메모리 장치 내에 구비한 멀티 프로세서시스템 및 그를 이용한 프로세서 부팅 방법
KR20080111745A (ko) 2007-06-19 2008-12-24 엠텍비젼 주식회사 다중 포트 메모리를 이용한 다중 프로세서의 부팅 방법,다중 포트 메모리 및 다중 포트 메모리를 가지는 다중프로세서 시스템
US9606807B2 (en) * 2009-06-04 2017-03-28 Micron Technology, Inc. Direct communication with a processor internal to a memory device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070098022A1 (en) * 2004-06-24 2007-05-03 Fujitsu Limited Multi-processor apparatus and control method therefor
US20070016763A1 (en) * 2005-07-12 2007-01-18 Seiko Epson Corporation Data processing apparatus and control method for a data processing apparatus

Also Published As

Publication number Publication date
US8745363B2 (en) 2014-06-03
US20110161647A1 (en) 2011-06-30
KR20110078171A (ko) 2011-07-07

Similar Documents

Publication Publication Date Title
US8370611B2 (en) Memory card, memory system including the same, and operating method thereof
KR101311116B1 (ko) 비-휘발성 메모리를 구비한 시스템에 대한 전력 예산의 동적 할당
KR100974561B1 (ko) 비선형 메모리로부터의 부팅
CN110187826B (zh) 键-值存储设备及其操作方法
US20080256352A1 (en) Methods and systems of booting of an intelligent non-volatile memory microcontroller from various sources
US20070088940A1 (en) Initialization of flash storage via an embedded controller
KR100914265B1 (ko) 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템 및그것의 읽기 방법
JP2009205411A (ja) メモリコントローラおよびメモリシステム
KR20080112792A (ko) 플래시 메모리 장치를 포함하는 메모리 시스템
CN105389122B (zh) 数据储存器件的操作方法
US20040193864A1 (en) System and method for actively booting a computer system
US10990292B2 (en) Flash memory controller, control method of flash memory controller and associated electronic device
US20160231803A1 (en) Memory device and information processing device
US20170123881A1 (en) Test method of volatile memory device embedded in electronic device
KR101620349B1 (ko) 부팅가능한 휘발성 메모리 장치와 그를 구비한 메모리 모듈 및 프로세싱 시스템, 및 그를 이용한 프로세싱 시스템 부팅 방법
TWI507883B (zh) 記憶卡存取裝置、其控制方法與記憶卡存取系統
US20220374216A1 (en) Method of manufacturing information processing apparatus and mobile computer
CN110727470B (zh) 一种混合式非失性存储装置
KR20200089939A (ko) 메모리 시스템 및 그 동작 방법
US11449321B2 (en) Controller and method for installing and executing bridge firmware data
US10698786B2 (en) Memory system using SRAM with flag information to identify unmapped addresses
CN110297595B (zh) 主机存储器缓冲区配置方法、储存装置与控制电路单元
KR20170051124A (ko) 전자 장치에 내장된 휘발성 메모리 장치의 테스트 방법
JP2005107938A (ja) コンピュータの起動システム及びデータ記憶装置
JP2006127407A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 4