KR20170051124A - 전자 장치에 내장된 휘발성 메모리 장치의 테스트 방법 - Google Patents

전자 장치에 내장된 휘발성 메모리 장치의 테스트 방법 Download PDF

Info

Publication number
KR20170051124A
KR20170051124A KR1020160015679A KR20160015679A KR20170051124A KR 20170051124 A KR20170051124 A KR 20170051124A KR 1020160015679 A KR1020160015679 A KR 1020160015679A KR 20160015679 A KR20160015679 A KR 20160015679A KR 20170051124 A KR20170051124 A KR 20170051124A
Authority
KR
South Korea
Prior art keywords
volatile memory
memory device
electronic device
free area
error free
Prior art date
Application number
KR1020160015679A
Other languages
English (en)
Inventor
서성용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US15/290,381 priority Critical patent/US20170123881A1/en
Publication of KR20170051124A publication Critical patent/KR20170051124A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

전자 장치에 내장된 휘발성 메모리 장치의 테스트 방법에 대하여 개시된다. 휘발성 메모리 장치의 테스트 방법은, 메모리 영역에 대하여 제1 테스트를 수행하고, 제1 테스트의 결과에 기초하여 메모리 영역에 제1 에러 프리 영역이 확보되었는지 판단한다. 제1 에러 프리 영역이 확보되었을 때 메모리 영역에 대하여 제2 테스트를 수행하고, 제2 테스트의 결과에 기초하여 제1 에러 프리 영역과는 다른 제2 에러 프리 영역이 확보되었는지 판단한다. 제2 에러 프리 영역이 확보되었을 때 제1 및 제2 에러 프리 영역들을 이용하여 전자 장치의 부팅 동작을 수행한다.

Description

전자 장치에 내장된 휘발성 메모리 장치의 테스트 방법{Test method of volatile memory device embedded electronic device}
본 발명은 반도체 장치에 관한 것으로서, 더욱 상세하게는 전자 장치에 내장된 휘발성 메모리 장치의 불량 셀 영역을 사용하지 않도록 하기 위하여 휘발성 메모리 장치를 테스트하는 방법에 관한 것이다.
컴퓨터 정보 기술들은, PDA(Personnal Digital Assistant), 스마트 폰들, 디지털 카메라들, MP3 플레이어들, 그리고 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들의 형태로 널리 사용된다. 휴대용 전자 장치들은 보다 작고 고용량의 저장 장치들을 요구하고 이들을 내장하는 추세이다. 전자 장치들은 내장된 저장 장치의 메모리 셀들이 모두 양품(good cells)일 것이라 신뢰하고, 메모리 셀들에 데이터를 저장한다.
전자 장치 내 저장 장치는 제조 설계 또는 공정 상의 문제로 인하여, 또는 노화(physical deterioration)로 인하여, 불량 메모리 셀들을 포함할 수 있다. 불량 메모리 셀들이 포함된 메모리 영역에 전자 장치의 바이오스(BIOS) 또는 부트로더(Bootloader) 코드가 저장되면, 전자 장치는 작동하지 않을 수 있다. 이에 따라, 전자 장치에 내장된 저장 장치의 불량 셀 영역을 사용하지 않도록 하기 위하여, 저장 장치에 대한 테스트가 요구된다.
본 발명의 목적은 전자 장치에 내장된 휘발성 메모리 장치의 테스트 방법 및 전자 장치의 동작 방법을 제공하는 것이다.
본 발명의 실시예들에 따른 휘발성 메모리 장치와 비휘발성 메모리 장치가 내재된 저장 장치를 포함하는 전자 장치의 동작 방법은, 저장 장치와 연결되는 호스트에 의해 휘발성 메모리 장치와 연결되는 메모리 콘트롤러를 초기화하는 단계, 호스트에 의해 메모리 콘트롤러를 이용하여 휘발성 메모리 장치를 테스트하여 휘발성 메모리 장치 내 제1 에러 프리 영역과 제1 에러 프리 영역과는 다른 제2 에러 프리 영역을 확보하는 단계, 호스트에 의해 휘발성 메모리 장치의 테스트 결과에 기초하여 휘발성 메모리 장치의 불량 셀 영역에 대한 어드레스 맵을 생성하는 단계, 그리고 호스트에 의해 비휘발성 메모리 장치에 저장된 전자 장치의 오퍼레이팅 시스템(OS)을 어드레스 맵에 기초하여 휘발성 메모리 장치에 로딩하여 OS를 실행하는 단계를 포함한다.
본 발명의 실시예들에 따라, 제1 에러 프리 영역에는 전자 장치의 부트 프로그램과 부트 프로그램의 구동에 따른 데이터가 저장될 수 있다.
본 발명의 실시예들에 따라, 제2 에러 프리 영역에는 비휘발성 메모리 장치를 구동하기 위한 장치 드라이버가 저장될 수 있다.
본 발명의 실시예들에 따라, 제2 에러 프리 영역에는 비휘발성 메모리 장치에 저장된 휘발성 메모리 장치의 불량 셀 정보가 저장될 수 있다.
본 발명의 실시예들에 따라, 제2 에러 프리 영역에는 휘발성 메모리 장치가 장착된 메모리 모듈의 SPD에서 제공되는 휘발성 메모리 장치의 불량 셀 정보가 저장될 수 있다.
본 발명의 실시예들에 따라, 어드레스 맵은 휘발성 메모리 장치의 테스트 결과와 함께 비휘발성 메모리 장치에 저장된 휘발성 메모리 장치의 불량 셀 정보에 기초하여 생성될 수 있다.
본 발명의 실시예들에 따라, 전자 장치의 동작 방법은 어드레스 맵의 주소를 호스트의 레지스터에 저장하는 단계를 더 포함할 수 있다.
본 발명의 실시예들에 따라, 전자 장치의 동작 방법은 어드레스 맵을 휘발성 메모리 장치에 저장하는 단계를 더 포함할 수 있다.
본 발명의 실시예들에 따라, 저장 장치는 휘발성 메모리 장치와 비휘발성 메모리 장치가 하나의 패키지로 구현되는 멀티 칩 패키지로 제공될 수 있다.
본 발명의 실시예들에 따라, 전자 장치의 동작 방법은 전자 장치로 전원 공급에 따른 부팅 또는 시스템 에러에 따른 재부팅되는 상황에서 수행될 수 있다.
본 발명의 실시예들에 따른 전자 장치에 임베디드되는 휘발성 메모리 장치의 테스트 방법은, 휘발성 메모리 장치의 메모리 영역에 대하여 제1 테스트를 수행하는 단계, 제1 테스트의 결과에 기초하여 메모리 영역에 제1 에러 프리 영역이 확보되었는지 판단하는 단계, 제1 에러 프리 영역이 확보되었을 때 휘발성 메모리 장치의 메모리 영역에 대하여 제2 테스트를 수행하는 단계, 제2 테스트의 결과에 기초하여 제1 에러 프리 영역과는 다른 제2 에러 프리 영역이 확보되었는지 판단하는 단계, 그리고 제2 에러 프리 영역이 확보되었을 때 제1 및 제2 에러 프리 영역들을 이용하여 전자 장치의 부팅 동작을 수행하는 단계를 포함한다.
본 발명의 실시예들에 따라, 제1 에러 프리 영역이 확보되지 않았을 때 전자 장치의 부팅 동작이 종료될 수 있다.
본 발명의 실시예들에 따라, 제2 에러 프리 영역이 확보되지 않았을 때 전자 장치의 부팅 동작이 종료될 수 있다.
본 발명의 실시예들에 따르면, 전자 장치에 내장된 휘발성 메모리 장치를 테스트하여 전자 장치의 부팅에 이용되는 소프트웨어들을 저장하는 제1 및 제2 에러 프리 영역들을 확보함으로써, 부팅시 전자 장치의 안정적인 동작을 보장할 수 있다.
도 1은 본 발명의 실시예들에 따른 에러 프리 영역들을 확보하는 휘발성 메모리 장치를 포함하는 전자 장치를 보여주는 도면이다.
도 2는 도 1의 전자 장치를 구체적으로 설명하는 블락 다이어그램이다.
도 3은 도 2의 전자 장치의 부팅 방법을 설명하는 플로우챠트이다.
도 4는 도 2의 메모리부의 휘발성 메모리 장치의 테스트 방법을 설명하는 플로우챠트이다.
도 5는 도 4의 휘발성 메모리 장치 내 에러 프리 영역을 검출하는 방법을 설명하는 플로우챠트이다.
도 6은 도 5의 에러 프리 영역 검출 방법을 통해 확보된 에러 프리 영역들을 보여주는 도면이다.
도 7은 본 발명의 실시예들에 따른 에러 프리 영역들을 확보하는 휘발성 메모리 장치를 포함하는 eMMC 시스템을 설명하는 블락 다이어그램이다.
도 8은 본 발명의 실시예들에 따른 에러 프리 영역들을 확보하는 휘발성 메모리 장치를 포함하는 UFS 시스템을 설명하는 도면이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나 축소하여 도시한 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 실시예들에 따른 에러 프리 영역들을 확보하는 휘발성 메모리 장치를 포함하는 전자 장치를 보여주는 도면이다.
도 1을 참조하면, 전자 장치(100)는 호스트(110)와 저장 장치(120)를 포함한다. 전자 장치(100)는 PC(Personal Computer), 랩탑 컴퓨터(laptop computer), 이동 전화기(mobile phone), 스마트폰(smartphone), 태블릿 PC(tablet PC), PDA(Personnal Digital Assistant), EDA(Enterprise Digital Assistant), 디지털 카메라(digital camera), PMP(Portable Multimedia Player), PND(Portable Navigation Device), MP3 플레이어들, 또는 e-북(e-book) 등으로 구현될 수 있다.
호스트(110)와 저장 장치(120)는 UFS(Universal Flash Storage), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer Small Interface), SAS(Serial Attached SCSI), eMMC(embedded Multi Media Card) 등과 같은 표준 인터페이스를 통해 연결될 수 있다.
호스트(110)는 전자 장치(100)의 전반적인 동작을 제어한다. 호스트(110)는 전자 장치(100)에서 실행되는 다양한 응용 프로그램들인 어플리케이션(application)과 호스트(110)에 연결되어 사용되는 주변 장치들, 예컨대, 저장 장치(120)를 구동하는 장치 드라이버(device driver)를 포함할 수 있다. 어플리케이션과 장치 드라이버는 소프트웨어(software) 또는 펌웨어(firmware) 등으로 구현될 수 있다.
호스트(110)는 저장 장치(120)의 메모리부(140)에 메모리부(140)의 불량 셀들에 대한 어드레스 맵을 저장하고, 어드레스 맵의 주소를 레지스터(112)에 저장할 수 있다. 어드레스 맵은 전자 장치(100)의 부팅시 메모리부(140)의 테스트 결과에 따른 불량 셀 정보와 저장 장치(120)의 스토리지부(130)에 저장된 메모리부(140)의 불량 셀 정보(132)에 기초하여 생성될 수 있다.
저장 장치(120)는 SSD(Solid State Driver), 메모리 카드(flash memory card), 멀티미디어 카드(multimedia card: MMC), USB 플래쉬 드라이버(USB flash driver), 스마트미디어(smartmedia), 컴팩트 플래쉬, 메모리 스틱(memory stick), SD 카드(secure digital card), 유니버셜 플래쉬 저장 장치(Universal flash storage: UFS) 등 일 수 있다.
저장 장치(120)는 비휘발성 메모리 장치로 구성되는 스토리지부(130)와 휘발성 메모리 장치로 구성되는 메모리부(140)를 포함할 수 있다. 저장 장치(120)는 스토리지부(130)와 메모리부(140)가 하나의 패키지로 구현되는 멀티 칩 패키지(Multi Chip Package: MCP)로 제공될 수 있다. 실시예에 따라, 저장 장치(120) 내 스토리지부(130)와 메모리부(140) 각각은 별개의 칩으로 제공될 수 있다.
스토리지부(130)는 호스트(110)의 요청에 따라 쓰기 동작을 수행하거나 읽기 동작을 수행할 수 있다. 스토리지부(130)는 메모리부(140)의 불량 셀 정보(132)를 저장할 수 있다. 스토리지부(130)에 저장되는 메모리부(140)의 불량 셀 정보(132)는 메모리부(140)의 제조 단계의 테스트시 검출된 결함 셀(defect cell) 및 불량 셀(bad cell)의 어드레스일 수 있다.
스토리지부(130)에는 낸드 플래쉬 메모리(NAND Flash Memory), 수직형 낸드 플래쉬 메모리(Vertical NAND: VNAND, 3D), 노아 플래시 메모리(NOR Flash Memory), PRAM(Phase-Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetroresistive Random Access Memory), FRAM(Ferroelectric Random Access Memory), STT-RAM(Spin Transfer Torque Random Access Memory) 또는 이와 유사한 비휘발성 메모리 장치 등이 포함될 수 있다.
메모리부(140)는 호스트(110)의 요청에 따라 쓰기 동작을 수행하거나 읽기 동작을 수행하는 휘발성 메모리 장치로 구성될 수 있다. 메모리부(140)는 전자 장치(100)의 부팅시 휘발성 메모리 장치의 메모리 영역 내 에러 프리 영역(142)을 확보하기 위한 테스트 동작이 수행될 수 있다.
메모리부(140)는 DRAM, SDRAM (Synchronous DRAM), DDR SDRAM (Double Data Rate SDRAM), LPDDR SDRAM (Low Power Double Data Rate SDRAM), GDDR SDRAM (Graphics Double Data Rate SDRAM), DDR2 SDRAM, DDR3 SDRAM, DDR4 SDRAM 등과 같은 동적 랜덤 억세스 메모리 또는 SRAM 일 수 있다.
메모리부(140)의 에러 프리 영역(142)에는 전자 장치(100)의 BIOS의 부트 프로그램(boot program)과 부트 프로그램의 구동에 따른 데이터, 스토리지부(130)를 구동하기 위한 스토리지 장치 드라이버, 메모리부(140)의 불량 셀 정보(132)가 저장될 수 있다.
도 2는 도 1의 전자 장치를 구체적으로 설명하는 블락 다이어그램이다.
도 2를 참조하면, 호스트(110)는 중앙 처리 장치(Central Processing Unit: CPU, 210), 버퍼 램(212), 바이오스(BIOS(Basic Input Output System)) 저장부(214), 스토리지 컨트롤러(216), 그리고 메모리 컨트롤러(218)를 포함할 수 있다.
CPU(210)는 전자 장치(100)의 전반적인 동작을 제어할 수 있다. 버퍼 램(212)은 호스트(110)의 메인 메모리 또는 캐시 메모리로 사용되거나, 저장 장치(120)로 제공될 데이터를 임시로 저장하기 위한 메모리로 사용될 수 있다. 또한, 버퍼 램(212)은 어플리케이션이나 장치 드라이버 등과 같은 소프트웨어를 구동하기 위한 구동 메모리로 사용될 수 있다.
바이오스 저장부(214)는 전자 장치(100)의 BIOS 프로그램을 저장하는 롬(ROM)과 같은 불휘발성 메모리 장치로 구현될 수 있다. 스토리지 컨트롤러(216)는 스토리지부(130)의 쓰기, 읽기, 소거 등과 같은 전반적인 동작을 제어할 수 있다.
메모리 컨트롤러(218)는 메모리부(140)의 쓰기, 읽기 등과 같은 전반적인 동작을 제어할 수 있다. 메모리 콘트롤러(218)는 전자 장치(100)의 부팅시 메모리부(140)의 에러 프리 영역(142)을 확보하기 위한 테스트 동작을 제어할 수 있다.
저장 장치(120)의 스토리지부(130)는 호스트 인터페이스 컨트롤러(232), 비휘발성 메모리 컨트롤러(234), 비휘발성 메모리 장치(236), 그리고 메모리 인터페이스 컨트롤러(238)를 포함할 수 있다.
호스트 인터페이스 컨트롤러(232)는 스토리지 컨트롤러(216)와 스토리지부(130) 사이의 데이터 통신을 제어할 수 있다. 비휘발성 메모리 컨트롤러(234)는 호스트 인터페이스 컨트롤러(232)를 통하여 수신되는 호스트(110)의 명령에 따라 비휘발성 메모리 장치(236)의 쓰기, 읽기, 소거 등의 동작을 제어할 수 있다.
비휘발성 메모리 장치(236)에는 플래쉬 메모리, MRAM, PRAM, RRAM, FRAM, STT-MRAM 등이 포함될 수 있다. 비휘발성 메모리 장치(236)는 휘발성 메모리 장치(242)의 불량 셀 정보(132)를 저장할 수 있다. 불량 셀 정보(132)는 휘발성 메모리 장치(242)의 제조 단계의 테스트시 발생된 결함 셀(defect cell) 및 불량 셀(bad cell)의 어드레스일 수 있다.
메모리 인터페이스 컨트롤러(238)는 메모리 컨트롤러(218)와 스토리지부(130) 사이의 데이터 통신을 제어할 수 있다. 스토리지부(130)에 저장된 휘발성 메모리 장치(242)의 불량 셀 정보(132)는 메모리 인터페이스 컨트롤러(238)를 통하여 메모리 콘트롤러(218)로 제공되고, 메모리 콘트롤러(218)는 불량 셀 정보(132)를 CPU(210)와 휘발성 메모리 장치(242)로 제공할 수 있다. 메모리 컨트롤러(218)은 CPU(210)의 레지스터(112)에 저장된 어드레스 맵 주소와 연계하여 불량 셀 정보(132)를 휘발성 메모리 장치(242)에 저장할 수 있다.
실시예에 따라, 메모리부(140)가 메모리 모듈로 구현되는 경우, 휘발성 메모리 장치(242)의 불량 셀 정보(132)는 메모리 모듈에 장착된 SPD(Serial Presense Detect, 244)에서 제공될 수 있다.
메모리부(140)의 휘발성 메모리 장치(242)에는 DRAM, SRAM 등이 포함될 수 있다. 휘발성 메모리 장치(242)는 전자 장치(100)의 부팅시 메모리 영역 내 제1 및 제2 에러 프리 영역들(142a, 142b)을 확보하기 위한 테스트 동작이 수행될 수 있다. 제1 에러 프리 영역(142a)에는 전자 장치(100)의 BIOS의 부트 프로그램(boot program)과 부트 프로그램의 구동에 따른 데이터가 저장될 수 있다. 제2 에러 프리 영역(142b)에는 스토리지부(130)를 구동하기 위한 스토리지 장치 드라이버, 그리고 메모리부(140)의 불량 셀 정보(132)가 저장될 수 있다.
본 발명에 따른 전자 장치(100)는 저장 장치(120)에 내장된 휘발성 메모리 장치(242)를 테스트하여 전자 장치(100)의 부팅에 이용되는 소프트웨어들을 저장하는 제1 및 제2 에러 프리 영역들(142a, 142b)을 확보할 수 있다. 이에 따라, 부팅시 전자 장치(100)의 안정적인 동작이 보장될 수 있다.
도 3 내지 도 6은 본 발명의 실시예들에 따른 전자 장치의 동작을 설명하는 도면들이다. 도 3은 전자 장치의 부팅 방법을 설명하는 플로우챠트이고, 도 4는 메모리부의 휘발성 메모리 장치의 테스트 방법을 설명하는 플로우챠트이고, 도 5는 휘발성 메모리 장치 내 에러 프리 영역을 검출하는 방법을 설명하는 플로우챠트이고, 도 6은 도 5의 에러 프리 영역 검출 방법을 통해 확보된 에러 프리 영역들을 보여주는 도면이다.
도 2와 연계하여 도 3을 참조하면, 전자 장치(100)의 부팅시 메모리부(140)의 휘발성 메모리 장치(242)가 테스트되어 메모리 영역 내 에러 프리 영역들(142a, 142b)이 확보될 수 있다.
S310 단계에서, 전자 장치(100)는 사용자에 의한 전원 공급(Power-on)에 의해서 부팅을 시작할 수 있다. 또는, 이전의 동작 중 발생한 시스템 에러에 의해서 자동적으로 재부팅되는 상황일 수도 있다. 전자 장치(100)에 전원이 공급되면, CPU(210)는 바이오스 저장부(214)의 BIOS를 실행할 수 있다.
S320 단계에서, BIOS를 이용하여 메모리 콘트롤러(218)를 초기화시킬 수 있다. BIOS에는 메모리 콘트롤러(218)의 초기화 설정이 포함될 수 있다. 메모리 콘트롤러(218)가 초기화되면, CPU(210)는 메모리부(140)를 억세스할 수 있다.
S330 단계에서, CPU(210)는 메모리 컨트롤러(218)를 통하여 메모리부(140)의 휘발성 메모리 장치(242)를 테스트할 수 있다. 휘발성 메모리 장치(242)에 대한 테스트는, 도 4에 도시된 바와 같이, 제1 및 제2 에러 프리 영역들(142a, 142b)을 확보하는 단계들(S410, S420)을 포함할 수 있다.
도 4를 참조하면, S410 단계에서, 메모리부(140) 내 휘발성 메모리 장치(242)에 대한 제1 테스트를 수행하여 제1 에러 프리 영역(142a)이 확보된 것으로 판단되면, 절차는 S420 단계로 이동한다. 반면에, 제1 에러 프리 영역(142a)이 확보되지 않은 것으로 판단되면, 절차는 전자 장치(100)의 부팅 동작을 종료한다.
S420 단계에서, 메모리부(140)의 휘발성 메모리 장치(242)에 대한 제2 테스트를 수행하여 제2 에러 프리 영역(142b)이 확보된 것으로 판단되면, 절차는 도 3의 S340 단계로 이동한다. 반면에, 제2 에러 프리 영역(142b)이 확보되지 않은 것으로 판단되면, 절차는 전자 장치(100)의 부팅 동작을 종료한다.
제1 및 제2 에러 프리 영역들을 확보하는 단계들(S410, S420) 각각은 도 5의 메모리 테스트 방법을 채용함으로써 수행될 수 있다.
도 5를 참조하면, S510 단계에서, 테스트 패턴, 예를 들면 체커-보드(checker-board) 10101010101패턴이 휘발성 메모리 장치(242)의 메모리 영역의 일부 또는 전부에 기록될 수 있다. 테스트 패턴은 CPU(210)에 의해 다양하게 제공될 수 있다. 실시예에 따라, 테스트 패턴은 전자 장치(100) 외부의 매체(external medium)에서 제공될 수 있다.
S520 단계에서, 메모리 영역의 메모리 셀 데이터가 독출될 수 있다.
S530 단계에서, 독출된 메모리 셀 데이터는 기입된 테스트 패턴에 상응하는 기대 데이터와 비교될 수 있다. 비교 결과, 다르지 않다고 판단되면, 절차는 S540 단계로 이동한다.
S540 단계에서, 제1 에러 프리 영역(142a)으로 할당 가능한 소정의 영역 내 모든 메모리 셀에 대한 독출이 수행되었는지 여부가 판단될 수 있다. 모든 메모리 셀에 대하여 독출되지 않은 것으로 판단되면, 절차는 S520 단계로 이동하여 다른 메모리 셀에 대한 독출을 수행할 수 있다. 실시예에 따라, 독출되는 메모리 어드레스를 1 증가시켜 다른 메모리 셀에 대한 독출을 수행할 수 있다.
다시 S530 단계로 돌아가서, S520 단계에서 독출된 메모리 셀 데이터가 기대 데이터와 다른 경우, 절차는 S550 단계로 이동한다.
S550 단계에서, 메모리부(140)의 휘발성 메모리 장치(242)는 메모리 셀 불량을 CPU(210)에게 알릴 수 있다. CPU(210)는 메모리 셀 불량에 관한 어드레스 정보를 메모리 테스트 결과로서 수신할 수 있다. 이 후, CPU(210)는 제1 에러 프리 영역(142a)으로 할당 가능한 소정의 영역 내 모든 메모리 셀에 대한 독출이 수행되었는지 여부를 판단하고(S540), 모든 메모리 셀에 대하여 독출되지 않은 것으로 판단되면, S520 단계로 이동하여 다른 메모리 셀에 대한 독출을 수행할 수 있다.
S540 단계에서, 제1 에러 프리 영역(142a)으로 할당 가능한 소정의 영역 내 모든 메모리 셀에 대하여 독출된 것으로 판단되면, 절차는 S560 단계로 이동한다.
S560 단계에서, CPU(210)는 테스트된 소정의 영역 내 메모리 셀 불량이 없는 양품 메모리 셀 영역(good cell region)을 제1 에러 프리 영역(142a)으로 할당할 수 있다. 이에 따라, 메모리부(140)의 휘발성 메모리 장치(242)는 제1 에러 프리 영역(142a)을 확보할 수 있다. 제1 에러 프리 영역(142a)에는 BIOS의 부트 프로그램(boot program)과 부트 프로그램의 구동에 따른 데이터가 저장될 수 있다.
상술한 제1 에러 프리 영역(142a)을 확보하는 단계(S410)는, 제2 에러 프리 영역(142b)을 확보하는 단계(S420)에도 동일하게 적용될 수 있다. 제2 에러 프리 영역(142b)은 제1 에러 프리 영역(142a) 보다 큰 영역으로 설정될 수 있다. 제2 에러 프리 영역(142b)에는 스토리지부(130)의 비휘발성 메모리 장치(236)에 저장된 스토리지 장치 드라이버와 메모리부(140)의 휘발성 메모리 장치(242)의 불량 셀 정보(BCI)가 저장될 수 있다. 실시예에 따라, 제2 에러 프리 영역(142b)은 제1 에러 프리 영역(142a)과 같은 크기로 설정될 수 있다.
도 4에서, 제1 에러 프리 영역(142a)을 확보하는 단계(S410)을 제1 테스트(TEST1)라고 칭하고, 제2 에러 프리 영역(142b)을 확보하는 단계(S420)를 제2 테스트(TEST2)라고 칭하자. 도 4의 휘발성 메모리 장치(242)에 대한 테스트 방법(S330)에 의해, 도 6과 같은 테스트 결과를 얻을 수 있다.
다시 도 3으로 돌아가서, S330 단계에서 메모리부(140)의 휘발성 메모리 장치(242)에 대한 테스트 결과가 얻어지면, 절차는 S340 단계로 이동한다.
S340 단계에서, CPU(210)는 메모리부(140)로부터 휘발성 메모리 장치(242)에 대한 테스트 결과를 수신할 수 있다. 즉, CPU(210)는 휘발성 메모리 장치(242)에 대한 테스트 결과에 따른 불량 셀 정보를 수신할 수 있다. 또한, CPU(210)는 스토리지부(130)의 비휘발성 메모리 장치(236)에 저장된 휘발성 메모리 장치(242)의 불량 셀 정보(132)를 수신할 수 있다. 비휘발성 메모리 장치(236)에 저장된 불량 셀 정보(132)는 호스트 인터페이스 컨트롤러(232)를 통하여 CPU(210)로 제공될 수 있다. 실시예에 따라, 휘발성 메모리 장치(242)의 불량 셀 정보(132)는 메모리부(140)의 SPD(244)에 저장되고, SPD(244)에 저장된 불량 셀 정보가 CPU(210)로 제공될 수 있다.
S350 단계에서, CPU(210)는 테스트 결과에 따른 불량 셀 정보와 비휘발성 메모리 장치(236)에 저장된 불량 셀 정보(132)에 기초하여 메모리부(140)의 휘발성 메모리 장치(242)의 메모리 영역 내 불량 셀 영역에 대한 어드레스 맵의 주소를 생성할 수 있다.
S360 단계에서, CPU(210)는 S350 단계에서 생성된 어드레스 맵을 메모리부(140)의 휘발성 메모리 장치(242)에 저장하고, 어드레스 맵의 주소를 CPU(210) 내부의 레지스터(112)에 저장할 수 있다. 실시예에 따라, 메모리부(140)의 휘발성 메모리 장치(242)는 스토리지부(130)의 메모리 인터페이스 컨트롤러(238)와 메모리 컨트롤러(218)를 통하여 비휘발성 메모리 장치(236)에 저장된 불량 셀 정보(132)를 수신하고 저장할 수 있다.
상술한 바와 같이, 전자 장치(100)에 내장된 휘발성 메모리 장치(242)를 테스트하여 전자 장치의 부팅에 이용되는 소프트웨어들을 저장하는 제1 및 제2 에러 프리 영역들(142a, 142b)을 확보함에 따라, 부팅시 전자 장치(100)의 안정적인 동작이 보장될 것이다.
도 7은 본 발명의 실시예들에 따른 에러 프리 영역들을 확보하는 휘발성 메모리 장치를 포함하는 임베디드 멀티미디어 카드(embedded Multi Media Card: eMMC) 시스템을 설명하는 블락 다이어그램이다.
도 7을 참조하면, eMMC 시스템(700)은 eMMC 호스트(710)와 eMMC 장치(720)를 포함한다. eMMC 호스트(710)와 eMMC 장치(720)는 eMMC 인터페이스를 통해 연결될 수 있다.
eMMC 호스트(710)는 마이크로 프로세서 또는 어플리케이션 프로세서를 의미할 수 있고, 마이크로 프로세서 또는 어플리케이션 프로세서는 전자 장치에 내장 또는 구현될 수 있다. 전자 장치는 PC(Personal Computer), 랩탑 컴퓨터(laptop computer), 이동 전화기(mobile phone), 스마트폰(smartphone), 태블릿 PC(tablet PC), PDA(Personnal Digital Assistant), EDA(Enterprise Digital Assistant), 디지털 카메라(digital camera), PMP(Portable Multimedia Player), PND(Portable Navigation Device), MP3 플레이어들, 또는 e-북(e-book) 등으로 구현될 수 있다.
eMMC 호스트(710)는 eMMC 장치(720)의 데이터 처리 동작, 예컨대, 데이터 리드 동작과 데이터 라이트 동작 등을 제어할 수 있다. eMMC 호스트(710)는 호스트 컨트롤러(712)와 호스트 입출력 블락(714)을 포함할 수 있다. 데이터 리드 동작 동안, 호스트 컨트롤러(712)는 eMMC 장치(720)의 플래쉬 메모리(727)로부터 독출된 데이터를 호스트 입출력 블락(714)을 통하여 수신할 수 있다. 데이터 라이트 동작 동안, 호스트 컨트롤러(712)는 eMMC 장치(720)의 플래쉬 메모리(727)에 라이트될 데이터를 호스트 입출력 블락(714)으로 전송할 수 있다.
eMMC 호스트(710)는 eMMC 호스트(710)와 eMMC 장치(720)에서 사용될 클럭 신호를 생성하고, 생성된 클럭 신호를 eMMC 장치(720)로 제공할 수 있다. 또한, eMMC 호스트(710)는 호스트 컨트롤러(712)에서 사용될 입출력 동작 전압들을 생성하여 호스트 컨트롤러(712)로 제공하고, eMMC 장치(720)의 플래쉬 메모리(727)에서 사용될 코어 동작 전압들을 생성하여 eMMC 장치(720)로 제공할 수 있다.
eMMC 장치(720)는 eMMC 입출력 블락(721), 제어 로직 블락(722), 버퍼 메모리(724), 플래쉬 인터페이스(725), 그리고 플래쉬 메모리(727)를 포함하는 멀티 칩 패키지로 구현될 수 있다. CPU(723)를 포함하는 제어 로직 블락(722)과 버퍼 메모리(724), 그리고 플래쉬 인터페이스(725)는 eMMC 호스트(710)와 플래쉬 메모리(727) 사이에 데이터 통신을 제어하는 eMMC 컨트롤러(726)로 동작할 수 있다. 플래쉬 메모리(727)은 버퍼 메모리(724)의 불량 셀 정보(732)를 저장할 수 있다.
데이터 라이트 동작 동안, CPU(723)의 제어에 따라 eMMC 입출력 블락(721)을 통하여 수신된 데이터는 버퍼 메모리(724)에 임시적으로 저장될 수 있다. 플래쉬 인터페이스(725)는 CPU(723)의 제어에 따라 버퍼 메모리(724)에 저장된 데이터를 리드하고, 리드된 데이터를 플래쉬 메모리(727)에 라이트할 수 있다.
데이터 리드 동작 동안, 플래쉬 인터페이스(725)는 CPU(723)의 제어에 따라 플래쉬 메모리(727)로부터 출력된 데이터를 버퍼 메모리(724)에 저장할 수 있다. CPU(723)의 제어에 따라 버퍼 메모리(724)에 저장된 데이터는 eMMC 입출력 블락(721)을 통하여 호스트 입출력 블락(714)로 전송할 수 있다.
eMMC 시스템(700)은 버퍼 메모리(724)를 테스트하여 eMMC 시스템(700)의 부팅에 이용되는 소프트웨어들을 저장하는 에러 프리 영역(742)을 확보할 수 있다. 이에 따라, eMMC 시스템(700)은 부팅시 안정적인 동작을 보장할 수 있다.
도 8은 본 발명의 실시예들에 따른 에러 프리 영역들을 확보하는 휘발성 메모리 장치를 포함하는 UFS(Universal Flash Storage) 시스템을 설명하는 도면이다.
도 8을 참조하면, UFS 시스템(800)은 UFS 호스트(810)와 UFS 장치(820)를 포함한다. UFS 호스트(810)와 UFS 장치(820)는 UFS 인터페이스를 통해 연결될 수 있다. UFS 시스템(800)은 플래쉬 메모리를 기반으로 하고, 스마트 폰과 같은 모바일 장치에 주로 사용될 수 있다.
UFS 호스트(810)는 어플리케이션(812), 장치 드라이버(814), 호스트 컨트롤러(816), 그리고 호스트 인터페이스(818)를 포함할 수 있다. 어플리케이션(812)은 UFS 호스트(810)에서 실행되는 다양한 응용 프로그램들이다. 장치 드라이버(814)는 UFS 호스트(810)에 연결되어 사용되는 주변 장치들을 구동하기 위한 것으로, UFS 장치(820)를 구동할 수 있다. 어플리케이션(812)과 장치 드라이버(814)는 소프트웨어 또는 펌웨어 등을 통해 구현될 수 있다.
호스트 컨트롤러(816)는 어플리케이션(812)과 장치 드라이버(814)의 요청에 따라 UFS 장치(820)로 제공될 프로토콜 또는 명령으로 생성하고, 생성된 명령을 호스트 인터페이스(818)를 통해 UFS 장치(820)로 제공할 수 있다. 호스트 컨트롤러(816)는 장치 드라이버(814)로부터 쓰기 요청을 받으면 호스트 인터페이스(818)를 통해 UFS 장치(820)로 쓰기 명령과 데이터를 제공하고, 읽기 요청을 받으면 호스트 인터페이스(818)를 통해 UFS 장치(820)로 읽기 명령을 제공하고 UFS 장치(820)로부터 데이터를 입력받는다.
UFS 장치(820)는 장치 인터페이스(821)를 통하여 UFS 호스트(810)와 연결될 수 있다. 호스트 인터페이스(818)와 장치 인터페이스(821)는 데이터나 신호를 주고 받기 위한 데이터 라인과 전원을 제공하기 위한 전원 라인을 통하여 연결될 수 있다.
UFS 장치(820)는 장치 컨트롤러(822), 버퍼 메모리(824), 그리고 플래쉬 메모리(826)를 포함할 수 있다. 장치 컨트롤러(822)는 플래쉬 메모리(826)의 쓰기, 읽기, 소거 등과 같은 전반적인 동작을 제어할 수 있다. 장치 컨트롤러(822)는 어드레스와 데이터 버스를 통하여 버퍼 메모리(824) 또는 플래쉬 메모리(826)와 데이터를 주고 받을 수 있다. 플래쉬 메모리(826)는 버퍼 메모리(824)의 불량 셀 정보(832)를 저장할 수 있다. 장치 컨트롤러(822)는 중앙 처리 장치(CPU), 장치 DMA(Direct Memory Access), 플래쉬 DMA, 명령 관리자, 버퍼 관리자, 플래쉬 변환 계층(Flash Translation Layer: FTL), 플래쉬 관리자 등을 포함할 수 있다.
UFS 장치(820)는 UFS 호스트(810)로부터 수신된 명령을 장치 인터페이스(821)를 통하여 장치 DMA와 명령 관리자로 제공하고, 명령 관리자는 버퍼 관리자를 통해 데이터를 입력 받을 수 있도록 버퍼 메모리(824)를 할당하고 데이터 전송 준비가 완료되면 UFS 호스트(810)로 응답 신호를 보낼 수 있다.
UFS 호스트(810)는 응답 신호에 대응하여 데이터를 UFS 장치(820)로 전송할 수 있다. UFS 장치(820)는 전송된 데이터를 장치 DMA와 버퍼 관리자를 통해 버퍼 메모리(824)에 저장할 수 있다. 버퍼 메모리(824)에 저장된 데이터는 플래쉬 DMA를 통해 플래쉬 관리자로 제공되고, 플래쉬 관리자는 플래쉬 변환 계층(FTL)의 어드레스 맵핑 정보를 참조하여 플래쉬 메모리(826)의 선택된 주소에 데이터를 저장할 수 있다.
UFS 장치(820)는 UFS 호스트(810)의 명령에 필요한 데이터 전송과 프로그램이 완료되면, 장치 인터페이스(821)를 통해 UFS 호스트(810)로 응답 신호를 보내고 명령 완료를 알릴 수 있다. UFS 호스트(810)는 응답 신호를 전달받은 명령에 대한 완료 여부를 장치 드라이버(814)와 어플리케이션(812)에 알려주고, 해당 명령을 종료할 수 있다.
UFS 시스템(800)은 버퍼 메모리(824)를 테스트하여 UFS 시스템(800)의 부팅에 이용되는 소프트웨어들을 저장하는 에러 프리 영역(842)을 확보할 수 있다. 이에 따라, UFS 시스템(800)은 부팅시 안정적인 동작을 보장할 수 있다.
이상에서 설명한 본 발명의 실시예는 장치 및 방법을 통해서만 구현이 되는 것은 아니며, 본 발명의 실시예의 구성에 대응하는 기능을 실현하는 프로그램 또는 그 프로그램이 기록된 기록 매체를 통해 구현될 수도 있다. 이러한 구현은 앞서 설명한 실시예의 기재로부터 본 발명이 속하는 기술분야의 당업자라면 쉽게 구현할 수 있을 것이다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (10)

  1. 휘발성 메모리 장치와 비휘발성 메모리 장치가 내재된 저장 장치를 포함하는 전자 장치의 동작 방법에 있어서,
    상기 저장 장치와 연결되는 호스트에 의해, 상기 휘발성 메모리 장치와 연결되는 메모리 콘트롤러를 초기화하는 단계;
    상기 호스트에 의해, 상기 메모리 콘트롤러를 이용하여 상기 휘발성 메모리 장치를 테스트하여, 상기 휘발성 메모리 장치 내 제1 에러 프리 영역과 상기 제1 에러 프리 영역과는 다른 제2 에러 프리 영역을 확보하는 단계;
    상기 호스트에 의해, 상기 휘발성 메모리 장치의 테스트 결과에 기초하여, 상기 휘발성 메모리 장치의 불량 셀 영역에 대한 어드레스 맵을 생성하는 단계; 및
    상기 호스트에 의해, 상기 비휘발성 메모리 장치에 저장된 상기 전자 장치의 오퍼레이팅 시스템(OS)을 상기 어드레스 맵에 기초하여 상기 휘발성 메모리 장치에 로딩하여 상기 OS를 실행하는 단계를 포함하는 전자 장치의 동작 방법.
  2. 제1항에 있어서,
    상기 제1 에러 프리 영역에는 상기 전자 장치의 부트 프로그램과 상기 부트 프로그램의 구동에 따른 데이터가 저장되는 것을 특징으로 하는 전자 장치의 동작 방법.
  3. 제1항에 있어서,
    상기 제2 에러 프리 영역에는 상기 비휘발성 메모리 장치를 구동하기 위한 장치 드라이버와, 상기 비휘발성 메모리 장치에 저장된 상기 휘발성 메모리 장치의 불량 셀 정보가 저장되는 것을 특징으로 하는 전자 장치의 동작 방법.
  4. 제1항에 있어서,
    상기 어드레스 맵은 상기 휘발성 메모리 장치의 테스트 결과와 함께 상기 비휘발성 메모리 장치에 저장된 상기 휘발성 메모리 장치의 불량 셀 정보에 기초하여 생성되는 것을 특징으로 하는 전자 장치의 동작 방법.
  5. 제1항에 있어서, 상기 전자 장치의 동작 방법은
    상기 어드레스 맵의 주소를 상기 호스트의 레지스터에 저장하고, 상기 어드레스 맵을 상기 휘발성 메모리 장치에 저장하는 단계를 더 포함하는 것을 특징으로 하는 전자 장치의 동작 방법.
  6. 제1항에 있어서,
    상기 저장 장치는 상기 휘발성 메모리 장치와 상기 비휘발성 메모리 장치가 하나의 패키지로 구현되는 멀티 칩 패키지로 제공되는 것을 특징으로 하는 전자 장치의 동작 방법.
  7. 제1항에 있어서,
    상기 전자 장치의 동작 방법은 상기 전자 장치로 전원 공급에 따른 부팅 또는 시스템 에러에 따른 재부팅되는 상황에서 수행되는 것을 특징으로 하는 전자 장치의 동작 방법.
  8. 전자 장치에 임베디드되는 휘발성 메모리 장치의 테스트 방법에 있어서,
    상기 휘발성 메모리 장치의 메모리 영역에 대하여 제1 테스트를 수행하는 단계;
    상기 제1 테스트의 결과에 기초하여, 상기 메모리 영역에 제1 에러 프리 영역이 확보되었는지 판단하는 단계;
    상기 제1 에러 프리 영역이 확보되었을 때 상기 휘발성 메모리 장치의 메모리 영역에 대하여 제2 테스트를 수행하는 단계;
    상기 제2 테스트의 결과에 기초하여, 상기 제1 에러 프리 영역과는 다른 제2 에러 프리 영역이 확보되었는지 판단하는 단계; 및
    상기 제2 에러 프리 영역이 확보되었을 때 상기 제1 및 제2 에러 프리 영역들을 이용하여 상기 전자 장치의 부팅 동작을 수행하는 단계를 포함하고,
    상기 제1 에러 프리 영역에는 상기 전자 장치의 부트 프로그램과 상기 부트 프로그램의 구동에 따른 데이터가 저장되고, 상기 제2 에러 프리 영역에는 상기 전자 장치에 연결되는 비휘발성 메모리 장치를 구동하기 위한 장치 드라이버와 상기 비휘발성 메모리 장치에 저장된 상기 휘발성 메모리 장치의 불량 셀 정보가 저장되도록 설정되는 휘발성 메모리 장치의 테스트 방법.
  9. 제8항에 있어서,
    상기 제1 에러 프리 영역이 확보되지 않았을 때 상기 전자 장치의 부팅 동작이 종료되는 것을 특징으로 하는 휘발성 메모리 장치의 테스트 방법.
  10. 제8항에 있어서,
    상기 제2 에러 프리 영역이 확보되지 않았을 때 상기 전자 장치의 부팅 동작이 종료되는 것을 특징으로 하는 휘발성 메모리 장치의 테스트 방법.
KR1020160015679A 2015-10-30 2016-02-11 전자 장치에 내장된 휘발성 메모리 장치의 테스트 방법 KR20170051124A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/290,381 US20170123881A1 (en) 2015-10-30 2016-10-11 Test method of volatile memory device embedded in electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20150152535 2015-10-30
KR1020150152535 2015-10-30

Publications (1)

Publication Number Publication Date
KR20170051124A true KR20170051124A (ko) 2017-05-11

Family

ID=58741877

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160015679A KR20170051124A (ko) 2015-10-30 2016-02-11 전자 장치에 내장된 휘발성 메모리 장치의 테스트 방법

Country Status (1)

Country Link
KR (1) KR20170051124A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113407453A (zh) * 2021-06-29 2021-09-17 芯天下技术股份有限公司 数据保护位的验证方法、装置、电子设备及存储介质

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113407453A (zh) * 2021-06-29 2021-09-17 芯天下技术股份有限公司 数据保护位的验证方法、装置、电子设备及存储介质

Similar Documents

Publication Publication Date Title
CN110471866B (zh) 存储器系统和存储器系统的操作方法
CN107168886B (zh) 数据存储装置及其操作方法
US20180314643A1 (en) Data storage device and operating method thereof
KR101395778B1 (ko) 메모리 카드 및 그것을 포함하는 메모리 시스템 그리고그것의 동작 방법
KR102225313B1 (ko) 데이터 저장 장치의 동작 방법
US20170123881A1 (en) Test method of volatile memory device embedded in electronic device
US9785584B2 (en) Data storage device and method thereof
KR20160074025A (ko) 데이터 저장 장치의 동작 방법
US20200310956A1 (en) Data storage device and operating method thereof
US11157201B2 (en) Memory system and operating method thereof
CN113741798A (zh) 数据存储装置及其操作方法
KR20200089939A (ko) 메모리 시스템 및 그 동작 방법
US9837166B2 (en) Data storage device and operating method thereof
KR102475688B1 (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
KR102469098B1 (ko) 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 이를 포함하는 데이터 저장 장치
US20150169235A1 (en) Data storage device and operating method thereof
US10073637B2 (en) Data storage device based on a descriptor and operating method thereof
US11609710B2 (en) Host, data storage device, data processing system and data processing method
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
KR20170051124A (ko) 전자 장치에 내장된 휘발성 메모리 장치의 테스트 방법
KR102106588B1 (ko) 반도체 메모리 장치 및 그것을 포함하는 데이터 저장 장치
US10698786B2 (en) Memory system using SRAM with flag information to identify unmapped addresses
US10353611B2 (en) Data storage device and operating method thereof
US10726938B2 (en) Data storage device and operating method thereof
US11314461B2 (en) Data storage device and operating method of checking success of garbage collection operation