WO2009107400A1 - ホスト装置用インタフェース装置、スレーブ装置用インタフェース装置、ホスト装置、スレーブ装置、通信システム、及びインタフェース電圧切り替え方法 - Google Patents

ホスト装置用インタフェース装置、スレーブ装置用インタフェース装置、ホスト装置、スレーブ装置、通信システム、及びインタフェース電圧切り替え方法 Download PDF

Info

Publication number
WO2009107400A1
WO2009107400A1 PCT/JP2009/000908 JP2009000908W WO2009107400A1 WO 2009107400 A1 WO2009107400 A1 WO 2009107400A1 JP 2009000908 W JP2009000908 W JP 2009000908W WO 2009107400 A1 WO2009107400 A1 WO 2009107400A1
Authority
WO
WIPO (PCT)
Prior art keywords
interface voltage
switching
input
host device
interface
Prior art date
Application number
PCT/JP2009/000908
Other languages
English (en)
French (fr)
Inventor
外山昌之
吉田貴治
坂井敬介
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to EP09713710.3A priority Critical patent/EP2249227B1/en
Priority to US12/810,521 priority patent/US8067861B2/en
Priority to CN2009801017789A priority patent/CN101910972B/zh
Priority to JP2010500579A priority patent/JP5186548B2/ja
Publication of WO2009107400A1 publication Critical patent/WO2009107400A1/ja
Priority to US13/272,534 priority patent/US8212429B2/en
Priority to US13/272,563 priority patent/US8207638B2/en

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof

Definitions

  • the present invention relates to an interface circuit (device) capable of switching an interface voltage stably and efficiently during operation of a host device and a slave device in a communication system capable of selecting an operation voltage from a plurality of interface voltages.
  • the present invention relates to a host device, a slave device, a communication system, and an interface voltage switching method provided with the interface circuit (device).
  • slave devices such as a card-shaped SD card and a memory stick, which have a large-capacity nonvolatile memory element such as a flash memory and can process data at high speed, have spread in the market. It is used in personal computers, PDAs (Personal Digital Assistants), mobile phones, digital cameras, audio players, car navigation systems, and the like, which are host devices that can use slave devices.
  • PDAs Personal Digital Assistants
  • mobile phones digital cameras, audio players, car navigation systems, and the like, which are host devices that can use slave devices.
  • a wireless LAN function for example, a wireless LAN function, a network connection function such as wireless communication based on the Bluetooth (registered trademark) standard, a position measurement function using GPS (Global Positioning System), terrestrial digital television broadcasting Slave devices equipped with input / output functions such as the one-segment broadcasting reception function also appeared, and the host device can connect these slave devices and use the functions installed in the slave devices.
  • a network connection function such as wireless communication based on the Bluetooth (registered trademark) standard
  • GPS Global Positioning System
  • terrestrial digital television broadcasting Slave devices equipped with input / output functions such as the one-segment broadcasting reception function
  • the interface voltage between the host device and the slave device is premised on the same level as the voltage supplied from the host device to the slave device, and the interface voltage can be changed without changing the operating voltage of the slave device.
  • the interface voltage can be changed without changing the operating voltage of the slave device.
  • a first invention is an interface device for a host device for switching an interface voltage used in communication between a slave device and a host device, which is used in a host device that transmits and receives data and instructions by connecting to a slave device. And a clock output unit, a terminal group, and an interface voltage switching unit.
  • the clock output unit outputs a clock signal for transmitting and receiving data and instructions.
  • the terminal group has one or a plurality of input / output terminal portions, and transmits and receives data and instructions using either the first interface voltage or the second interface voltage.
  • the interface voltage switching unit selects and switches the interface voltage used for communication between the host device and the slave device, either the first interface voltage or the second interface voltage.
  • the interface voltage switching unit includes a control unit, a clock control unit, and an input / output terminal control unit.
  • the clock control unit is controlled by the control unit and fixes the signal level output from the clock output unit to the first signal level when switching the interface voltage used for communication between the host device and the slave device. When the switching of the interface voltage is completed, a clock signal based on the interface voltage after the switching is output from the clock output unit.
  • the input / output terminal control unit is controlled by the control unit, and when switching the interface voltage used for communication between the host device and the slave device, the input / output terminal unit When the signal level of the input signal to the input / output terminal unit is monitored and the signal level indicating the completion of switching of the interface voltage of the slave device is detected, the detection result is Notify the control unit.
  • the control unit detects the completion of switching of the interface voltage of the slave device from the input / output terminal control unit after the clock control unit is in a state of outputting a clock signal based on the switched interface voltage. When receiving a notification indicating that it has been performed, it is determined that the switching of the interface voltage of the slave device has been completed.
  • the host device and the slave device using the host device interface device can stabilize the signal level of the bus (the communication path between the host device and the slave device connected by the terminal group) in a simple manner. Therefore, the interface voltage switching control can be performed safely as compared with the prior art.
  • an operation voltage can be selected from a plurality of interface voltages
  • at least two or more existing interface standards during operation of the host device and slave device can be stably and efficiently performed with the same number of buses. The interface voltage can be switched.
  • the “interface device” is a concept including an interface circuit.
  • the second invention is the first invention, wherein the first signal level is a low level.
  • 3rd invention is 1st or 2nd invention, Comprising: When a control part switches the interface voltage used for communication between a host apparatus and a slave apparatus, all the input-output terminal parts are in an input state
  • the fourth invention is any one of the first to third inventions, wherein the control unit determines that the switching is completed when the input signal to the input / output terminal unit becomes a high level in the interface voltage after switching the interface voltage. .
  • a fifth invention is an interface device for a host device for switching an interface voltage used in communication between a slave device and a host device, which is used in a host device connected to a slave device to transmit and receive data and instructions. And a clock output unit, a terminal group, and an interface voltage switching unit.
  • the clock output unit outputs a clock signal for transmitting and receiving data and instructions.
  • the terminal group has one or a plurality of input / output terminal portions, and transmits and receives data and instructions using either the first interface voltage or the second interface voltage.
  • the interface voltage switching unit selects and switches the interface voltage used for communication between the host device and the slave device, either the first interface voltage or the second interface voltage.
  • the interface voltage switching unit includes a control unit, a clock control unit, and an input / output terminal control unit.
  • the clock control unit is controlled by the control unit, and when the interface voltage used for communication between the host device and the slave device is switched, the signal level output from the clock output unit is set as the output by the first signal level, and the host device When the switching of the interface voltage is completed, a clock signal based on the interface voltage after the switching is output from the clock output unit.
  • the input / output terminal control unit is controlled by the control unit, and when switching the interface voltage used for communication between the host device and the slave device, one or a plurality of input / output terminal units are set to the output state by the first signal level.
  • the input / output terminal section is switched from the first signal level output to the input state, the signal level of the input signal to the input / output terminal section is monitored, and the input signal to the input / output terminal section is monitored.
  • the detection result is notified to the control unit.
  • the control unit then completes switching of the interface voltage of the slave device from the input / output terminal control unit after the clock control unit is in a state of outputting a clock signal based on the switched interface voltage.
  • the notification indicating that the detection has been made is received, it is determined that the switching of the interface voltage of the slave device has been completed.
  • the host device and the slave device using the host device interface device can stabilize the signal level of the bus (the communication path between the host device and the slave device connected by the terminal group) in a simple manner. Therefore, the interface voltage switching control can be performed safely as compared with the prior art.
  • an operation voltage can be selected from a plurality of interface voltages
  • at least two or more existing interface standards during operation of the host device and slave device can be stably and efficiently performed with the same number of buses.
  • the interface voltage can be switched.
  • the output state is as follows.
  • An interface voltage switching part makes the input-output terminal which transmits / receives data at the time of interface voltage switching the output state by a 1st signal level.
  • the eighth invention is any one of the fifth to seventh inventions, wherein the first signal level is a low level.
  • the ninth invention is the eighth invention, wherein the interface voltage switching unit determines that the switching is completed when the input signal to the input / output terminal becomes a high level in the interface voltage after the interface voltage switching.
  • a tenth aspect of the invention is an interface device for a slave device that is used in a slave device that is connected to a host device and transmits / receives data and instructions, and that switches an interface voltage used in communication between the slave device and the host device.
  • a clock input unit, a terminal group, and an interface voltage switching unit are provided.
  • the clock input unit inputs a clock signal for transmitting and receiving data and instructions.
  • the terminal group has one or a plurality of input / output terminal portions, and transmits and receives data and instructions using either the first interface voltage or the second interface voltage.
  • the interface voltage switching unit selects and switches the interface voltage used for communication between the host device and the slave device, either the first interface voltage or the second interface voltage.
  • the interface voltage switching unit includes a control unit and an input / output terminal control unit. The input / output terminal control unit is controlled by the control unit, and when switching the interface voltage used for communication between the host device and the slave device, one or a plurality of input / output terminal units are set to the output state by the first signal level. When the interface voltage switching of the slave device is completed, the input / output terminal unit is switched from the output state based on the first signal level to the input state.
  • the eleventh invention is the tenth invention, wherein the input / output terminal controller switches all the input / output terminal sections when switching the interface voltage used for communication between the host device and the slave device.
  • the output state is set to one signal level.
  • the twelfth invention is the tenth or eleventh invention, wherein the interface voltage switching unit outputs the input / output terminal unit in accordance with the first signal level in synchronization with the clock signal input to the clock input unit. By switching from to the input state, it is determined that the interface voltage switching of the host device has been completed.
  • a thirteenth aspect of the present invention is any one of the tenth to twelfth aspects of the present invention, wherein the interface voltage switching unit has an input / output terminal in accordance with a first signal level in synchronization with a clock signal input to the clock input unit After switching from the output state to the input state, a signal indicating completion of switching is input to the input to the input / output terminal unit, thereby determining that the interface voltage switching of the host device has been completed.
  • the fourteenth invention is the tenth or eleventh invention, wherein when the interface voltage switching is completed, the interface voltage switching unit sets the input / output terminal unit in synchronization with the clock signal input to the clock input unit, Switching from the output state according to the first signal level to the input state.
  • a fifteenth aspect of the invention is any one of the tenth to eleventh and fourteenth aspects, wherein the interface voltage switching unit is an input / output terminal unit that is in an output state according to the first signal level when the switching of the interface voltage is completed Are switched to the input state, and the remaining input / output terminals in the output state at the first signal level are switched to the input state in synchronization with the clock signal input from the host device to the clock input unit.
  • the sixteenth invention is any one of the tenth to fifteenth inventions, wherein the input / output terminal control section can output a signal from the input / output terminal section in an open drain manner.
  • a seventeenth aspect of the invention is any one of the tenth to sixteenth aspects, wherein the interface voltage switching unit is included in the terminal group after a predetermined time when the switching of the interface voltage is not completed due to some abnormality,
  • the command transmission / reception terminal unit which is a terminal unit for transmitting and receiving data and commands, is switched from the output state based on the first signal level to the input state.
  • An eighteenth aspect of the invention is any one of the tenth to seventeenth aspects of the invention, wherein the first signal level is a low level.
  • the interface voltage switching unit determines that the interface voltage switching has been completed when the input signal to the input / output terminal unit becomes a high level.
  • a twentieth aspect of the invention is a host device that includes the host device interface device according to any one of the first to ninth aspects of the invention, and is connected to a slave device via the host device interface device to transmit and receive data and instructions. is there.
  • a twenty-first aspect of the invention is the twentieth aspect of the invention, in which the host device switches the interface voltage before performing the process of switching the interface voltage used in communication between the slave device and the host device. A command for inquiring about the time required for the is issued to the slave device.
  • the twenty-second invention is the twentieth or twenty-first invention, wherein the host device switches the interface voltage correctly after completing the process of switching the interface voltage used in the communication between the slave device and the host device. A command for confirming this is issued to the slave device.
  • a twenty-third invention is a slave device including the slave device interface device according to any one of the tenth to nineteenth inventions, and is connected to a host device via the slave device interface device to transmit data and instructions. Send and receive.
  • the slave device can include information on the maximum value of the time required for switching the interface voltage in the response to the command from the host device.
  • the twenty-fifth invention is the twenty-third or twenty-fourth invention, wherein the slave device can include status information indicating that the switching of the interface voltage is correctly completed in a response to the command from the host device.
  • a twenty-sixth invention is a communication system including a host device according to any of the twentieth to twenty-second inventions and a slave device according to any of the twenty-third to twenty-fifth inventions.
  • a twenty-seventh aspect is an interface voltage switching method for switching an interface voltage used in communication between a host device and a slave device, and includes the following steps.
  • the host device issues a command for instructing the slave device to switch the interface voltage.
  • the host device stops the clock output by fixing the signal level of the clock signal output to the slave device to the first signal level.
  • the host device sets an input state of one or a plurality of input / output terminal units included in the host device.
  • the slave device sets one or more input / output terminals included in the slave device to an output state based on the first signal level.
  • the input / output terminal of the slave device is switched from the output state based on the first signal level to the input state.
  • the step is a step of restarting the clock output that has been stopped when the host device completes the interface voltage switching of the host device. (7) After restarting clock output, the host device detects that a signal indicating completion of switching of the interface voltage of the slave device is input to the input / output terminal of the host device, and detects the interface voltage of the slave device. Determining that the switching has been completed.
  • the host device and the slave device can switch the interface voltage while maintaining the signal level of the bus (the communication path between the host device and the slave device connected by the terminal group) in a simple manner. Therefore, the interface voltage switching control can be executed safely as compared with the prior art.
  • the same number of buses can be used if at least two or more existing interface standards are used during operation of the host device and the slave device.
  • the interface voltage can be switched stably and efficiently.
  • This method is not limited to the case where the above steps (1) to (7) are executed in the order described above, and may be executed in an order different from the order described above.
  • a twenty-eighth aspect of the present invention is a host device that communicates via a first bus that is a bus for communication of clock signals, a second bus for communication of commands and the like, and a third bus for communication of data and the like.
  • the host device stops supplying the clock signal to the slave device, After the slave device stops supplying the clock signal by the host device, it starts the interface voltage switching process, The host device detects whether the switching sequence of the interface voltage is started by checking the signal level of one of the second bus and the third bus, If the host device does not detect a low level at one of the signal levels of the second bus or the third bus, the host device 1 stops the interface voltage switching sequence and executes a power cycle. (5) The slave device stabilizes the voltage after switching the interface voltage output from the regulator included in the slave device within a predetermined time T1, The host device maintains the signal level of the clock signal at a low level for at least a predetermined time T1.
  • the host device 1 After a lapse of a predetermined time T1 from the processing time in step (4), when the voltage output from the regulator included in the host device is stabilized, the host device 1 resumes the supply of the clock at the second interface voltage V2. Let The slave device checks whether the signal level of the clock signal is a signal level based on the second interface voltage V2. (7) After detecting the clock signal, the slave device 2 sets the signal level of the second bus to the high level at the second interface voltage V2 for at least one clock period of the clock signal, and then the second bus. Step to release. (8) A step in which the slave device checks whether or not the host device sets the second bus to the second interface voltage V2 via the pull-up resistor R1 connected to the second bus of the host device. .
  • the slave device sets the third bus to the high level for at least one clock cycle, and then releases the third bus.
  • the signal level of the third bus is set to a high level within a predetermined time T2 after the clock supply is resumed,
  • the host device checks whether the signal level of the third bus is high after a predetermined time T2 has elapsed from the clock supply start time t3.
  • the host device and the slave device can switch the interface voltage while maintaining the signal level of the bus (the communication path between the host device and the slave device connected by the terminal group) in a simple manner. Therefore, the interface voltage switching control can be executed safely as compared with the prior art.
  • the same number of buses can be used if at least two or more existing interface standards are used during operation of the host device and the slave device.
  • the interface voltage can be switched stably and efficiently.
  • This method is not limited to the case where the above steps (1) to (9) are executed in the order described above, and may be executed in an order different from the order described above.
  • a twenty-ninth invention is an interface voltage switching method for switching an interface voltage used in communication between a host device and a slave device, and includes the following steps. (1) The host device issues a command for instructing the slave device to switch the interface voltage. (2) A step in which the slave device returns a response to the command instructing switching of the interface voltage to the host device. (3) The host device stops the clock output by fixing the signal level of the clock signal output to the slave device to the first signal level. (4) The host device sets one or more input / output terminal units included in the host device to an output state based on the first signal level. (5) The slave device sets one or more input / output terminal units included in the slave device to an output state based on the first signal level.
  • the host device and the slave device can switch the interface voltage while maintaining the signal level of the bus (the communication path between the host device and the slave device connected by the terminal group) in a simple manner. Therefore, the interface voltage switching control can be executed safely as compared with the prior art.
  • the same number of buses can be used if at least two or more existing interface standards are used during operation of the host device and the slave device.
  • the interface voltage can be switched stably and efficiently.
  • This method is not limited to the case where the above steps (1) to (9) are executed in the order described above, and may be executed in an order different from the order described above.
  • the thirtieth invention is the twenty-seventh or twenty-ninth invention, wherein the first signal level is a low level.
  • a program that causes a computer to execute part or all of the interface switching method according to any of the twenty-seventh to thirtieth inventions may be realized.
  • the invention's effect According to the interface circuit (interface device (interface device for host device, interface device for slave device)), host device, slave device, communication system, and interface voltage switching method provided with the interface circuit (interface device) according to the present invention.
  • the host device and the slave device can stably switch the interface voltage while maintaining the signal level of the bus stably by a simple method.
  • the operating voltage can be selected from the interface voltage
  • the existing interface standard has at least two signal lines, it is stable and efficient with the same number of buses even during operation of the host device and slave device. Inter Esu voltage it is possible to switch.
  • 3 is a flowchart illustrating an interface voltage switching procedure in the communication system according to the first embodiment of the present invention.
  • 3 is a timing chart illustrating interface voltage switching processing in the communication system according to the first embodiment of the present invention.
  • 5 is a timing chart of an example (one example) interface voltage switching process of the communication system of the present embodiment.
  • 6 is a flowchart illustrating an interface voltage switching procedure in the communication system according to the second embodiment of the present invention. 6 is a timing chart for explaining an interface voltage switching process in the communication system according to the second embodiment of the present invention.
  • 10 is a flowchart illustrating an interface voltage switching procedure in a communication system according to a third embodiment of the present invention.
  • FIG. 1 is a diagram showing a configuration of a communication system according to the first embodiment of the present invention.
  • the communication system according to the present embodiment includes a host device 1 and a slave device 2.
  • the host device 1 and the slave device 2 are connected by buses 30 to 32.
  • the buses 31 and 32 are connected to an output voltage of a regulator described later by pull-up resistors R1 and R2.
  • the bus 30 is used for clock transmission, the bus 31 is used for command transmission / reception, and the bus 32 is used for data transmission / reception.
  • the command is an instruction of register read / write processing, instruction of memory area read / write processing, instruction of processing for acquiring the status of the slave device 2, or the like from the host device 1 to the slave device 2.
  • command / data transmission / reception of the buses 31 and 32 is performed in synchronization with the clock sent by the bus 30. However, this is not the case when the buses 31 and 32 are used for exchanging asynchronous signals such as interrupts. .
  • the host device 1 and the slave device 2 operate at a first interface voltage described later when the power is turned on.
  • ⁇ 1.1: Configuration of host device> First, the configuration of the host device 1 will be described. As shown in FIG. 1, the host device 1 includes an interface voltage switching unit 10, a terminal group 11, a regulator 12, and a voltage source 13. Other components not essential to the present invention are not shown.
  • the interface voltage switching unit 10 includes a controller 100, an input / output terminal control unit 101, a clock control unit 102, a detection circuit, and a stabilization wait circuit.
  • the controller 100 issues an interface voltage switching command to the slave device 2 and performs a series of controls for the interface voltage switching processing of the host device 1.
  • the input / output terminal control unit 101 performs input / output control of signals via the input / output terminal units 111 and 112 included in the terminal group 11 described later.
  • the clock control unit 102 performs signal output control via a clock output terminal 110 included in a terminal group 11 described later.
  • the detection unit 103 and the stabilization waiting unit 104 detect that the voltage value of the output voltage of the regulator 12 is stable when the interface voltage is switched.
  • the detection unit 103 and the stabilization wait unit 104 may be configured by hardware by a detection circuit and a stabilization wait circuit, respectively, or may be realized by hardware and software.
  • the terminal group 11 includes a clock output terminal unit 110, a command transmission / reception terminal unit 111, and a data transmission / reception terminal unit 112.
  • the clock output terminal unit 110 includes an output buffer and is connected to the bus 30.
  • the command transmission / reception terminal unit 111 and the data transmission / reception terminal unit 112 include bidirectional input / output buffers and are connected to the buses 31 and 32, respectively.
  • the regulator 12 outputs an interface voltage for operating the buffer in the terminal group 11.
  • the voltage output from the regulator 12 is a first interface voltage (for example, 3.3 [V]) or a second interface voltage (for example, 1.8 [V]).
  • the voltage output from the regulator 12 is switched to the first interface voltage or the second interface voltage according to an instruction from the controller 100.
  • the voltage source 13 supplies a voltage for operating the host device 1 and the slave device 2.
  • the slave device 2 includes an interface voltage switching unit 20, a terminal group 21, a regulator 22, and an oscillation circuit 23. Other components not essential to the present invention are not shown.
  • the interface switching unit 20 includes a controller 200, an input / output terminal control unit 201, a detection unit 203, and a stability waiting unit 204.
  • the controller 200 performs a series of controls for the interface voltage switching process of the slave device 2 based on the interface voltage switching command issued by the host device 1.
  • the input / output terminal control unit 201 performs input / output control of signals via the input / output terminal units 211 and 212 and the clock input terminal unit 210 included in the terminal group 21 described later.
  • the detection unit 203 and the stabilization waiting unit 204 detect that the voltage value of the output voltage of the regulator 22 is stable when the interface voltage is switched. Note that the detection unit 203 and the stabilization wait unit 204 may be configured by hardware by a detection circuit and a stabilization wait circuit, respectively, or may be realized by hardware and software.
  • the terminal group 21 includes a clock input terminal unit 210, a command transmission / reception terminal unit 211, and a data transmission / reception terminal unit 212.
  • the clock input terminal unit 210 includes an input buffer and is connected to the bus 30.
  • the command transmission / reception terminal unit 211 and the data transmission / reception terminal unit 212 include bidirectional input / output buffers and are connected to the buses 31 and 32, respectively.
  • the regulator 22 outputs an interface voltage for operating the buffer in the terminal group 21.
  • the voltage output from the regulator 22 is the first interface voltage (for example, 3.3 V) or the second interface voltage (for example, 1.8 V).
  • the voltage output from the regulator 22 is switched to the first interface voltage or the second interface voltage according to an instruction from the controller 200.
  • the voltage range of the first interface voltage (for example, 2.7 to 3.6 [V]) output from the regulators 12 and 22 and the voltage range of the second interface voltage (for example, 1.65 to 1.. 95 [V]) is common to the host device 1 and the slave device 2.
  • the interface voltage switching unit 20 is synchronized with a clock (clock signal) input from the host device 1 via the bus 30 and / or a clock (clock signal) supplied from the oscillation circuit 23 in the slave device 2.
  • a clock clock signal
  • a clock clock signal
  • a clock clock signal
  • a clock clock signal
  • the controller 200 of the slave device 2 receives the I / F voltage switching command from the host device 1 (SS201), the controller 200 determines whether or not the received command can be handled (SS202). Send to.
  • the response includes information indicating whether or not the slave device 2 has correctly accepted the command.
  • the status includes information indicating the interface voltage that can be switched by the slave device 2 and the current interface voltage.
  • the controller 100 of the host device 1 determines whether or not the slave device 2 can switch the interface voltage from the contents of the received response and status signal (SH202), and if it determines that the switching is “impossible”, the process is performed. The process ends (SH214).
  • the controller 100 instructs the clock control unit 102 to stop the clock (stops the transmission of the clock signal from the host device 1 to the slave device 2), and the bus 31 , 32 are released (SH203).
  • the controller 100 of the host device 1 causes the clock output terminal unit 110 to output “low level” to the bus 30 (SH204).
  • “low level” means a signal level representing “0” of “1” and “0” of the digital signal, and is represented as “L” in FIG.
  • “high level” means a signal level representing “1” of a digital signal, and is represented as “H” in FIG.
  • the controller 100 of the host device 1 performs control to switch the output voltage of the regulator 12 (SH205), monitors the outputs of the detection unit (detection circuit) 103 and the stabilization wait unit (stability wait circuit) 104, and outputs the output voltage. Wait for the switching to be completed (SH206). When the switching is completed, the host device 1 waits until a predetermined waiting time elapses (SH207).
  • the “predetermined waiting time” may be a predetermined fixed time, a switching time included in the status as shown in FIG. 9, or a long time of both. May be better.
  • the controller 200 of the slave device 2 determines whether it is possible to switch to the interface voltage indicated by the I / F voltage switching command received from the host device 1 (SS203). When the determination result is “non-switchable”, the controller 200 of the slave device 2 ends the I / F voltage switching process (SS211). When the determination result is “switchable”, the controller 200 instructs the input / output terminal control unit 201 to output “low level” to the buses 31 and 32 from the input / output terminal units 211 and 212 (SS204).
  • the controller 200 performs control to switch the output voltage of the regulator 22 (SS205), monitors the outputs of the detection unit (detection circuit) 203 and the stabilization wait unit (stabilization wait circuit) 204, and the switching of the output voltage is completed. (SS206).
  • the controller 100 of the host apparatus 1 instructs the clock control unit 102 to stop “low level” output from the clock output terminal 110 (SH208), and then outputs a clock (for example, interface voltage switching).
  • a clock for example, interface voltage switching
  • the subsequent interface voltage for example, the output of the clock signal by 1.8 [V]
  • SH209 the transmission of the clock signal to the slave device 2 is restarted
  • a clock for example, a clock signal based on an interface voltage (for example, 1.8 [V]) after switching the interface voltage
  • a clock is input to the clock input terminal unit 210 of the slave device 2
  • the controller 200 of the slave device 2 instructs the input / output terminal control unit 201 to read from the input / output terminal portions 211 and 212.
  • “high level” for example, “high level” of the interface voltage (for example, 1.8 [V]) after switching the interface voltage
  • the controller 200 of the slave device 2 opens the buses 31 and 32 to enter the input state (SS208), and notifies the host device 1 of the completion of the interface voltage switching. At this time, the slave device 2 can recognize that the interface voltage switching of the host device 1 has been completed.
  • the buses 31 and 32 are connected to the regulator output (interface voltage) via the pull-up resistors R1 and R2, if the slave device 2 opens the buses 31 and 32 and enters the input state, the host device 1, the signal levels of the buses 31 and 32 change from “low level” to “high level”.
  • the controller 100 of the host apparatus 1 monitors whether the signal level of the buses 31 and 32 remains “low level” (SH210), and determines whether the monitoring time exceeds a predetermined timeout time. Confirm (SH211). When the time-out time elapses with the signal levels of the buses 31 and 32 being “low level”, the host device 1 determines that an error has occurred and performs abnormality processing (SH215). On the other hand, when the buses 31 and 32 transition to the “high level” before the timeout time elapses, the controller 100 determines that the interface voltage switching of the slave device 2 has been completed.
  • the interface voltage switching between the host device 1 and the slave device 2 is completed. Further, the host device 1 may issue a command for knowing whether or not the switching has been normally confirmed. In this case, the controller 100 performs a switching confirmation command issuing process (SH212).
  • SH212 switching confirmation command issuing process
  • the controller 200 of the slave device 2 receives the switching confirmation command from the host device 1 (SS209)
  • the controller 200 confirms that the switching operation is completed in the slave device 2 (SS210) and sends a response to the host device 1.
  • the status are returned to complete the process (SS211).
  • the status includes information including the selected interface voltage as shown in FIG. 9, but such information may be included in the response instead of the status.
  • the controller 100 of the host device 1 confirms whether or not the switching of the slave device 2 has been normally completed from the contents of the response and status received from the slave device 2 (SH213). When the controller 100 of the host device 1 confirms that the switching of the slave device 2 is normally completed, the interface voltage switching process is completed. On the other hand, if it is not possible to confirm that the switching of the slave device 2 has been completed normally and any abnormality or error is detected, the controller 100 of the host device 1 performs an abnormality process (SH215). In the abnormal process, the host device 1 turns on the power of the slave device 2 again (power cycle), and operates the terminal group 11 of the host device 1 and the terminal group 21 of the slave device 2 with the first interface voltage. Communicate. FIG.
  • FIG. 3 shows signal waveforms of the buses 30, 31 and 32 when the interface voltages of the host device 1 and the slave device 2 are switched in the communication system according to the first embodiment of the present invention in the procedure described in the flowchart of FIG. It is a timing chart explaining these.
  • CMD indicates an interface voltage switching command issued from the host device 1 to the slave device 2.
  • RES indicates a response that the slave device 2 returns to the host device 1.
  • Status indicates a status returned from the slave device 2 to the host device 1.
  • H indicates a state in which “high level” (H level) is output by the host device 1 or the slave device 2.
  • L indicates a state in which “low level” (L level) is output by the host device 1 or the slave device 2.
  • Example 1 An example (an example) of the communication system according to the present embodiment described above will be described with reference to FIG. 3A.
  • the first interface voltage is set to “V1” (for example, 3.3 [V])
  • the second interface voltage is set to “V2”.
  • the interface voltage is switched from “V1” to “V2” ( ⁇ V1).
  • Process (1) The host device 1 issues a command CMD and starts a voltage switching sequence (voltage switching process).
  • the clock stop time is not specified.
  • the host device 1 checks the signal level of either the bus 31 (bus for transmitting / receiving the command CMD in FIG. 3A) or the bus 32 (bus for transmitting / receiving the data DAT in FIG. 3A), thereby It is possible to detect whether or not the voltage switching sequence (processing) starts. It should be noted that which signal should be checked depends on the capability of the host device 1. If the “low level” is not detected by the host device 1, the host device 1 stops the interface voltage switching sequence and executes the power cycle. Process (5): The switched voltage (second interface voltage V2 (eg, 1.8 [V])) output from the regulator 22 of the slave device 2 is a predetermined time T1 (eg, 5 [ms]) (in FIG. 3A). It must be stable within a period of time between t2 and t3).
  • T1 eg, 5 [ms]
  • the host device 1 keeps the clock at “low level” for at least the predetermined time T1 (for example, 5 [ms]). This means that the predetermined time T1 (for example, 5 [ms]) is the maximum value for the slave device 2 and the minimum value for the host device 1.
  • Process (6) When the predetermined time T1 (for example, 5 [ms]) elapses from the process (4) (time t2 in FIG. 3A), when the regulator 12 (voltage output from the regulator 12) is stabilized, the host device 1 The clock supply is started (restarted) at the interface voltage V2 (for example, 1.8 [V]). The slave device 2 can check whether the voltage of the clock is the second interface voltage V2 (for example, 1.8 [V]).
  • Process (7) By detecting the clock, the slave device 2 detects the clock at a second interface voltage V2 (for example, 1.8 [V]) for at least one clock period, and the bus 31 (bus for transmitting / receiving the command CMD in FIG. 3A). Is set to “high level” to release the bus (stop driving) (to put it in a high impedance state). For example, in the bus 31, “high level” output and bus release are performed in synchronization with a clock transmitted by the bus 30.
  • Process (8) The slave device 2 connects the bus 31 (the bus for transmitting and receiving the command CMD in FIG. 3A) to the second interface voltage V2 (for example, 1.8 [ V]) can be checked.
  • V2 for example, 1.8 [V]
  • Bus 31 and 32 are connected to the regulator output (interface voltage) via pull-up resistors R1 and R2. Therefore, when slave device 2 opens buses 31 and 32 and enters the input state, host device 1 The signal levels of the buses 31 and 32 are changed from “low level” to “high level”.) Process (9): When the interface voltage switching (V1 (for example, 3.3 [V]) to V2 (for example, 1.8 [V] switching processing)) is completed successfully, the slave device has the bus 32 (for at least one clock cycle). In FIG. 3A, the bus for transmitting and receiving the data DAT is set to “high level”, and the bus is released (driving is stopped) (high impedance state is set).
  • V1 for example, 3.3 [V]
  • V2 for example, 1.8 [V] switching processing
  • the “high level” output and the bus release are performed in synchronization with the clock transmitted by the bus 30.
  • the bus 32 (the bus for transmitting and receiving the data DAT in FIG. 3A) supplies the clock. Is set to “high level” within a predetermined time T2 (for example, a maximum of 1 [ms]) (corresponding to the time between t3 and t5 in FIG. 3A) after the start (restart) of the.
  • the host device 1 After a predetermined time T2 (for example, after 1 [ms]) from the start of clock supply (corresponding to time t3 in FIG. 3), the host device 1 has a bus 32 (a bus for transmitting and receiving data DAT in FIG. 3A) “Check if it is "high level”. This means that the predetermined time T2 (for example, a maximum of 1 [ms]) is the maximum value for the slave device 2 and the minimum value for the host device 1.
  • the interface voltage switching sequence is completed, the host device 1 and the slave device 2 start communication with the interface voltage after switching. In FIG.
  • the host device 1 and the slave device 2 can switch the interface voltage while keeping the bus potential stable. it can.
  • the first embodiment is merely an example, and the present invention is not limited to this.
  • the input / output terminal 112 of the host device 1 and the input / output terminal 212 of the input / output 2 of the slave device 2 can output in an open drain type.
  • Other components are the same as those described in FIG. ⁇ 2.1: Interface voltage switching operation>
  • the slave device 2 operates in accordance with a command issued by the host device 1. Therefore, when switching the interface voltage, first, the controller 100 of the host device 1 performs a process of issuing an I / F voltage switching command to the slave device 2 (SH401).
  • the controller 200 of the slave device 2 receives the I / F voltage switching command from the host device 1 (SS401), the controller 200 determines whether or not the received command can be handled (SS402), and displays the response and status as the host device 1. Send to.
  • the information included in the response and status is the same as the response and status returned by the slave device 2 described in the first embodiment.
  • the controller 100 of the host device 1 determines whether or not the slave device 2 can switch the interface voltage from the contents of the received response and status signal (SH402), and if it determines that the switching is “impossible”, the process is performed. The process ends (SH415).
  • the controller 100 instructs the clock control unit 102 to stop the clock (stops the transmission of the clock signal from the host device 1 to the slave device 2), and the bus 31 , 32 are released (SH403).
  • the controller 100 of the host device 1 causes the clock output terminal unit 110 to output “low level” to the bus 30 and causes the input / output terminal unit 112 to output “low level” to the bus 32 (SH404). Thereafter, the controller 100 of the host device 1 performs control to switch the output voltage of the regulator 12 (SH405), monitors the outputs of the detection unit (detection circuit) 103 and the stabilization wait unit (stability wait circuit) 104, and outputs the output voltage. Wait until the switching is completed (SH406). When the switching is completed, the controller 100 of the host device 1 opens the bus 32 to enter the input state (SH407).
  • the controller 200 of the slave device 2 determines whether or not switching is possible using the interface voltage indicated by the I / F voltage switching command received from the host device 1 (SS403).
  • the controller 200 of the slave device 2 ends the I / F voltage switching process (SH410).
  • the controller 200 instructs the input / output terminal control unit 201 to output “low level” to the buses 31 and 32 from the input / output terminal units 211 and 212 (SS404).
  • the controller 200 of the slave device 2 performs control to switch the output voltage of the regulator 22 (SS405), monitors the outputs of the detection unit (detection circuit) 203 and the stabilization wait unit (stability wait circuit) 204, and outputs the output voltage.
  • the controller 200 instructs the input / output terminal control unit 201 to open the bus 32 and enter the input state (SS407). That is, the signal level of the bus 32 becomes “low level” when the voltage switching of the host device 1 or the slave device 2 is not completed, and when the voltage switching between the host device 1 and the slave device 2 is completed, the pull-up resistor It becomes “high level” determined by the output voltage of the regulator 12 connected via R2.
  • the input / output terminals 112 and 212 are capable of an open drain type output, and both the host device 1 and the slave device 2 can simultaneously drive the bus to “low level”.
  • the controller 100 of the host device 1 When the controller 100 of the host device 1 opens the bus 32 and enters the input state, the controller 100 monitors whether the bus 32 remains at “low level” (SH408) and whether the monitoring time exceeds a predetermined timeout time. Is confirmed (SH409). When the timeout period elapses while the bus 32 remains at “low level”, the host device 1 determines that an error has occurred and performs an abnormality process (SH415). If the bus 32 becomes high level before the timeout time elapses, the controller 100 determines that the interface voltage switching of the slave device 2 has been completed, and instructs the clock control unit 102 to output “low level” at the clock output terminal 110. (SH410), the clock output is resumed (the transmission of the clock signal to the slave device 2 is resumed) (SH411).
  • the controller 200 of the slave device 2 instructs the input / output terminal control unit 201 to set “high level” from the input / output terminal unit 211 to the bus 31 in synchronization with the clock. After that, the bus 31 is opened to enter the input state (SS409), the interface device switching completion is notified to the host device 1 and the processing is completed (SS410).
  • the slave device 2 recognizes that the interface voltage switching of the host device 1 is completed when the bus 31 is released.
  • the bus 31 is connected to the regulator output (interface voltage) via the pull-up resistor R1
  • the controller 100 of the host device 1 monitors whether or not the bus 31 remains at “low level” (SH412), and checks whether the monitoring time exceeds a predetermined timeout time (SH413). . This is a process for detecting a case where some abnormality occurs and the slave device 2 cannot open the bus 31 to enter the input state.
  • the host device 1 determines that an error has occurred and performs an abnormal process (SH415).
  • the bus 31 changes to “high level” before the timeout time elapses the host device 1 determines that the interface voltage switching of the slave device 2 has been completed, and completes the processing (SH414).
  • the host device 1 turns on the power of the slave device 2 again (power cycle), and operates the terminal group 11 of the host device 1 and the terminal group 21 of the slave device 2 with the first interface voltage. Communicate.
  • FIG. 5 is a timing for explaining the signal waveforms of the buses 30, 31, and 32 when switching the interface voltages of the host device 1 and the slave device 2 in the communication system according to the present embodiment in the procedure described in the flowchart of FIG. 4. It is a chart.
  • “CMD”, “RES”, “Status”, “H”, “L”, and “Z” have the same meaning as in FIG.
  • the host device 1 completes the interface voltage switching before the slave device 2, and the bus 32 remains “low level” after the host device 1 interface voltage switching is completed (SH 407).
  • the change in the signal level of the bus 32 is the same as in FIG. 5 and the interface voltage switching of both the host device 1 and the slave device 2 is performed. Is completed, the signal level of the bus 32 changes from “L” to “Z”.
  • the host device 1 and the slave device 2 can switch the interface voltage while keeping the bus potential stable, and the host device 1 and the slave device 2 can mutually switch. It is possible to know the completion of switching in a simple way. In addition, since both the host device 1 and the slave device can immediately know the completion of processing by monitoring the signal level of the bus 32, switching can be performed in a short time.
  • a processing procedure for switching the interface voltage between the host device 1 and the slave device 2 of the communication system according to the third embodiment of the present invention will be described with reference to the flowchart of FIG.
  • the components of the host device 1 and the slave device 2 are the same as those described in FIG.
  • the slave device 2 operates in accordance with a command issued by the host device 1. Therefore, when switching the interface voltage, first, the controller 100 of the host device 1 performs a process of issuing an I / F voltage switching command (SH601). When the controller 200 of the slave device 2 receives the I / F voltage switching command from the host device 1 (SS601), the controller 200 determines whether or not the received command can be handled (SS602), and sends the response and status to the host device 1. Send to. Information included in the response and status is the same as in the first embodiment. The controller 100 of the host device 1 determines whether or not the slave device 2 can switch the interface voltage from the contents of the received response and status signal (SH602), and ends the processing when determining that the switching is “impossible” (SH602). SH614).
  • the controller 100 of the host device 1 instructs the clock control unit 102 to stop the clock (stops the transmission of the clock signal from the host device 1 to the slave device 2). ),
  • the bus 32 is opened (SH603).
  • the controller 100 of the host apparatus 1 causes the clock output terminal unit 110 and the input / output terminal unit 111 to output “low level” to the bus 30 and the bus 31 (SH604).
  • the controller 100 of the host device 1 performs control to switch the output voltage of the regulator 12 (SH605), monitors the outputs of the detection unit (detection circuit) 103 and the stabilization wait unit (stability wait circuit) 104, and outputs the output voltage. Wait for the switching to be completed (SH606).
  • the host device 1 waits until a predetermined waiting time elapses (SH607).
  • the “predetermined waiting time” may be a predetermined fixed time, a switching time included in the status as shown in FIG. 9, or a long time of both. May be better.
  • the controller 200 of the slave device 2 determines whether or not switching is possible using the interface voltage indicated by the I / F voltage switching command received from the host device 1 (SS603).
  • the controller 200 of the slave device 2 ends the I / F voltage switching process (SS610).
  • the controller 200 instructs the input / output terminal control unit 201 to open the bus 31 to enter the input state, and outputs “low level” to the bus 32 (SS604).
  • the controller 200 of the slave device 2 performs control to switch the output voltage of the regulator 22 (SS605), monitors the outputs of the detection unit (detection circuit) 203 and the stabilization wait unit (stability wait circuit) 204, and outputs the output voltage. Wait until the switching is completed (SS606). When a predetermined waiting time elapses, the controller 100 of the host device 1 instructs the clock control unit 102 to stop the “low level” output of the clock output terminal unit 110 (S6208), and then restarts the clock output (SH609). ).
  • the controller 200 of the slave device 2 instructs the input / output terminal control unit 201 to output the bus 32 from the input / output terminal unit 212 when voltage switching is completed. Is output (SS607), the bus 32 is opened to enter an input state (SS608), and the host device 1 is notified of the completion of the interface voltage switching.
  • the controller 100 of the host apparatus 1 monitors whether the bus 32 remains at “low level” (SH610), and checks whether the monitoring time exceeds a predetermined timeout time (SH611). . When the timeout period elapses while the bus 32 remains at “low level”, the host device 1 determines that an error has occurred and performs an abnormal process (SH615).
  • the controller 100 of the host device 1 determines that the interface voltage switching of the slave device 2 is completed, and instructs the input / output terminal control unit 101 to “High level” is output to the bus 31 (SH612), and the bus 31 is opened (SH613).
  • the slave device 2 recognizes that the bus 31 has become “high level” (SS609), and recognizes that the interface voltage switching of the host device 1 has been completed. At this time, the interface voltage switching between the host device 1 and the slave device 2 is completed. Further, although not shown in FIG. 6, the host device 1 may issue a command for knowing whether the switching has been normally confirmed.
  • the operations of the host device 1 and the slave device 2 in this case are the same as the operations of the first embodiment described with reference to FIG.
  • FIG. 7 is a timing for explaining the signal waveforms of the buses 30, 31, and 32 when switching the interface voltages of the host device 1 and the slave device 2 in the communication system according to the present embodiment in the procedure described in the flowchart of FIG. 6. It is a chart. In FIG. 7, “CMD”, “RES”, “Status”, “H”, “L”, and “Z” have the same meaning as in FIG. 3.
  • the host device 1 and the slave device 2 can switch the interface voltage while keeping the bus potential stable, and the host device 1 and the slave device 2 can mutually switch. It is possible to know the completion of switching in a simple way.
  • the processes SS205 to SS206 for switching the interface voltage of the slave device 2 may not be terminated due to some error.
  • FIG. 8 is a flowchart for explaining processing in which the slave device 2 notifies the host device 1 of the occurrence of an error and processing of the host device 1 when an error occurs in the slave device 2 in such a case. In FIG. 8, only the difference from the flowchart of FIG. 2 is shown, and the part not described is the same as FIG.
  • the controller 200 of the slave device 2 checks whether there is an error while switching the interface voltage (SS801). If there is no error, the switching process is continued (SS206). If an error is detected, the controller 200 instructs the input / output terminal control unit 201 to stop the “low level” output of the bus 31, release the bus 31 (SS 802), and end the processing (SS 211). On the other hand, when the host device 1 waits for a completion notification from the slave device 2 (SH210), it monitors the state of the buses 31 and 32, the bus 31 is “high level”, and the bus 32 is “low level”. If the error has occurred, it is determined that an error has occurred, and abnormality processing is performed (SH215). By adopting the above processing in the communication system, the slave device 2 can notify the host device 1 of the occurrence of an error by a simple method (processing). Can be restored.
  • the regulator 12 of the host device 1 outputs the first interface voltage or the second interface voltage based on the supply voltage of the voltage source 13, but the scope of application of the present invention is limited to this.
  • the output voltage may be selected from voltages from a plurality of voltage sources and a plurality of generated voltages.
  • the regulator 22 of the slave device 2 outputs the first interface voltage or the second interface voltage based on the voltage supplied from the voltage source 13 of the host device 1, but the scope of application of the present invention is limited to this.
  • an output voltage can be selected from voltages from a plurality of voltage sources and a plurality of generated voltages.
  • the host device 1 has an interface voltage range in which the slave device 2 can operate. And a processing unit for instructing which voltage to set when issuing an interface voltage switching command from the host device 1.
  • the bus configuration of the host device 1 and the slave device 2 is not limited to the configuration of the block diagram of FIG. 1.
  • a clock bus 30 and input / output
  • the terminal units 110 and 111 and the clock control unit 102 are not necessary.
  • the command 31 is transmitted and received by the bus 31 and the data including the status is transmitted and received by the bus 32.
  • the present invention is not limited to this, and the selection of the bus to be used is arbitrary. It is.
  • the slave device 2 in response to a command issued by the host device 1, the slave device 2 does not always have to return a response and a status. For example, all necessary information can be returned as a response, or a response is returned. It is not necessary.
  • the slave device 2 including the interface circuit (interface device) seals a removable device such as a memory card or an IO card, a controller LSI, a memory, and other functional blocks in a single package.
  • a removable device such as a memory card or an IO card, a controller LSI, a memory, and other functional blocks in a single package.
  • it may be an LSI device that is used by soldering to a substrate.
  • the host device 1 and the slave device 2 are not necessarily included in separate devices (for example, “host device 1” is installed in a personal computer, and “slave device 2” is an SD card. It is not necessary, for example, when both are included in one device (for example, when the host device 1 and the slave device 2 are included in one personal computer or mobile phone). May be.
  • each block may be individually made into one chip by a semiconductor device such as an LSI, or one block may be included so as to include a part or all of the blocks. It may be chipped.
  • LSI LSI
  • IC system LSI
  • super LSI ultra LSI depending on the degree of integration
  • the method of circuit integration is not limited to LSI, and implementation with a dedicated circuit or a general-purpose processor is also possible.
  • An FPGA Field Programmable Gate Array
  • a reconfigurable processor that can reconfigure the connection and setting of circuit cells inside the LSI may be used.
  • integrated circuit technology comes out to replace LSI's as a result of the advancement of semiconductor technology or a derivative other technology, it is naturally also possible to carry out function block integration using this technology. Biotechnology can be applied as a possibility.
  • each process of the said embodiment may be implement
  • a host device interface circuit for transmitting and receiving data and instructions by connecting to a slave device comprising a clock output for transmitting and receiving the data and instructions, and a terminal group consisting of one or more input / output terminals, Data and command transmission / reception via the terminal group can be performed using either the first interface voltage or the second interface voltage, Interface voltage switching means for selecting and switching between the first interface voltage and the second interface voltage;
  • the interface voltage switching means is Clock control means for fixing the clock output to a low level when switching the interface voltage of the host device and the slave device, and restarting the clock output with the interface voltage after switching when the switching of the interface voltage of the host device is completed;
  • the interface voltage switching means detects that a signal indicating completion of switching is input to the input to the input / output terminal after restarting the clock output, and determines that switching of the interface voltage of the slave device is completed. Characterized by the Interface circuit. (Appendix 2) The interface voltage switching means is characterized in that all input / output terminals are in an input state at the time of interface voltage switching. The interface circuit according to attachment 1. (Appendix 3) The interface voltage switching means determines that switching is completed when an input signal to the input / output terminal becomes a high level, The interface circuit according to appendix 1 or 2.
  • An interface circuit of a host device that transmits and receives data and instructions by connecting to a slave device, A clock output for transmitting and receiving the data and instructions;
  • a terminal group consisting of one or more input / output terminals, Data and command transmission / reception via the terminal group can be performed using either the first interface voltage or the second interface voltage, Interface voltage switching means for selecting and switching between the first interface voltage and the second interface voltage;
  • the interface voltage switching means sets the clock output to a low level when switching the interface voltage between the host device and the slave device, and resumes the clock output with the interface voltage after switching when the switching of the interface voltage of the host device is completed.
  • the one or more input / output terminals are set to a low level output state, and when the interface voltage switching of the host device is completed, the input / output terminals are switched from the low level output.
  • the interface voltage switching means detects that a signal indicating completion of switching is input to the input to the input / output terminal after restarting the clock output, and determines that switching of the interface voltage of the slave device is completed. Characterized by the Interface circuit.
  • the interface voltage switching means is characterized in that all input / output terminals are in a low level output state at the time of interface voltage switching, The interface circuit according to appendix 4.
  • the interface voltage switching means sets an input / output terminal that performs data transmission / reception when switching the interface voltage to a low level output state, The interface circuit according to appendix 4.
  • the interface voltage switching means determines that switching is completed when an input signal to the input / output terminal becomes a high level, The interface circuit according to any one of appendices 4 to 6.
  • An interface circuit of a slave device that connects to a host device and transmits / receives data and instructions, A clock input for transmitting and receiving the data and instructions;
  • a terminal group consisting of one or more input / output terminals, Data and command transmission / reception via the terminal group can be performed using either the first interface voltage or the second interface voltage, Interface voltage switching means for selecting and switching between the first interface voltage and the second interface voltage;
  • the interface voltage switching means sets the one or more input / output terminals to a low level output state when switching the interface voltage between the host device and the slave device, When the interface voltage switching of the slave device is completed, the input / output terminal control means for switching the input / output terminal from a low level output to an input state, Interface circuit.
  • the input / output terminal control means outputs all input / output terminals low, The interface circuit according to appendix 8.
  • the interface voltage switching means determines that the interface voltage switching of the host device is completed when the input / output terminal is switched from the low level output to the input state in synchronization with the clock input.
  • the interface circuit according to appendix 8. (Appendix 11) The interface voltage switching means switches the input / output terminal from the low level output to the input state in synchronization with the clock input, and then when the signal indicating completion of switching is input to the input to the input / output terminal, the interface voltage of the host device It is determined that the switching is completed, The interface circuit according to appendix 8.
  • the interface voltage switching means switches the command transmission / reception terminal from a low level output to an input state after a certain time if the switching of the interface voltage is not completed due to some abnormality,
  • the interface voltage switching means determines that switching is completed when an input signal to the input / output terminal becomes a high level,
  • the interface circuit according to any one of appendices 1 to 3 is provided, It is characterized by connecting to a slave device via the interface circuit and transmitting / receiving data and instructions, Host device.
  • (Appendix 26) A host device according to any one of appendices 17 to 19, and The slave device according to any one of appendices 23 to 25;
  • a communication system comprising: (Appendix 27) A host device according to any one of appendices 20 to 22, and The slave device according to any one of appendices 23 to 25;
  • a communication system comprising: (Appendix 28) A method for switching an interface voltage between a host device and a slave device in the communication system according to attachment 26, Issuing a command instructing the slave device to switch the interface voltage by the host device; Returning a response to a command instructing the slave device to switch the interface voltage;
  • the host device fixing the clock output to a low level;
  • the host device has one or more input / output terminals in an input state;
  • the slave device sets one or more input / output terminals to a low level output state;
  • When the slave device completes switching of the interface voltage of the slave device the input / output terminal is switched from a low level output to
  • the host device including the interface circuit (device), the slave device, the communication system, and the interface voltage switching method according to the present invention
  • the host device and the slave device can be connected in a simple manner. Therefore, the interface voltage can be switched while keeping the signal level stable, which is useful for a communication system capable of switching the interface voltage with a small number of signal lines.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

 複数のインタフェース電圧から動作電圧を選択することができる通信システムにおいて、通信システムの動作中に、安定してインタフェース電圧の切り替え処理を行う。ホスト装置(1)およびスレーブ装置(2)は、インタフェース電圧の切り替えを行う場合に、バスの信号レベルを安定的に保って切り替えを行うように構成される。これにより少ない信号線数でインタフェース電圧を切り替えることが可能な通信システムとすることができる。

Description

ホスト装置用インタフェース装置、スレーブ装置用インタフェース装置、ホスト装置、スレーブ装置、通信システム、及びインタフェース電圧切り替え方法
 本発明は、複数のインタフェース電圧から動作電圧を選択することができる通信システムにおいて、ホスト装置およびスレーブ装置の動作中に安定かつ効率的にインタフェース電圧を切り替えることを可能とするインタフェース回路(装置)、該インタフェース回路(装置)を備えたホスト装置、スレーブ装置、通信システム、及びインタフェース電圧切り替え方法に関する。
 近年、フラッシュメモリ等の大容量の不揮発性記憶素子を備え、高速でのデータ処理が可能な、例えばカード形状のSDカード、メモリースティックといったスレーブ装置が市場に普及しており、このようなスレーブ装置は、スレーブ装置を使用可能なホスト装置である、パーソナルコンピュータ、PDA(Personal Digital Assistants)、携帯電話、デジタルカメラ、オーディオプレーヤ及びカーナビゲーションシステム等において、利用されている。
 また、最近、メモリ機能に加えて、例えば、無線LAN機能、Bluetooth(登録商標)規格に基づく無線通信等のネットワーク接続機能、GPS(Global Positioning System)を用いた位置計測機能、地上デジタルテレビジョン放送のワンセグ放送受信機能等の入出力機能を搭載したスレーブ装置も登場し、ホスト装置は、これらのスレーブ装置を接続して、スレーブ装置に搭載された機能を利用できる。
 このようなホスト装置およびスレーブ装置を使用した通信システムでは、年々処理するデータ量が増加しており、ホスト装置とスレーブ装置との間のインタフェースの速度の向上に対して、市場からの強い要望がある。一方、市場で普及している既存のインタフェースを継続し活用できるようインタフェースのコンパチビリティを保つことも市場からの非常に強い要望である。
 既存のインタフェース回路(インタフェース装置)を活用し、インタフェースの処理速度を向上させる為には、インタフェース電圧(インタフェース装置に用いられる電圧)を低減させることが有効である。
 従来の複数のインタフェース電圧から動作電圧を選択することができるホスト装置、およびスレーブ装置においては、ホスト装置とスレーブ装置との間でインタフェース電圧の種類を示す「判別キー」が設けられ、ホスト装置がスレーブ装置のインタフェース電圧を検知した上で、ホスト装置が、スレーブ装置に対して供給する電圧を切り替えることにより、インタフェース電圧を決定するという技術が使われている(例えば、特許文献1参照)。
特開2002‐169631
(発明が解決しようとする課題)
 しかしながら、上記従来技術においては、インタフェース電圧を判別する為の専用端子がインタフェース電圧毎に必要であり、既にインタフェースの本数が決定している既存のインタフェース規格へ適用することが困難であるという問題があった。
 また、スレーブ装置からの判別キーを検知することによりホスト装置がインタフェース電圧を決定するため、動作中(例えば、ホスト装置とスレーブ装置との間でデータ送受信が可能な状態)にインタフェース電圧を切り替える場合においては、スレーブ装置のインタフェース電圧の切り替えが正常に完了したかどうかを判断する術がなく、通信システムの信頼性の確保が困難であるという課題があった。
 さらに、従来の技術において、ホスト装置とスレーブ装置間のインタフェース電圧は、ホスト装置からスレーブ装置に供給される電圧と同レベルであることが前提であり、スレーブ装置の動作電圧を変えることなく、インタフェース回路だけの電圧を動作中に安定して切り替えるということが困難であるという課題があった。
 本発明は、以上の問題点を解決し、ホスト装置とスレーブ装置との間のインタフェース電圧のみの切り替え制御を、既存のインタフェース規格と同本数で、かつ、従来技術に比較して確実に実行することが可能なインタフェース回路(インタフェース装置)、該インタフェース回路(インタフェース装置)を備えたホスト装置、スレーブ装置、通信システム、及びインタフェース電圧切り替え方法を提供することを目的とする。
(課題を解決するための手段)
 第1の発明は、スレーブ装置と接続してデータや命令の送受信を行うホスト装置に用いられ、スレーブ装置とホスト装置と間の通信において使用されるインタフェース電圧を切り替えるためのホスト装置用インタフェース装置であって、クロック出力部と、端子群と、インタフェース電圧切り替え部と、を備える。
 クロック出力部は、データや命令の送受信を行うためのクロック信号を出力する。端子群は、1または複数の入出力端子部を有し、第1のインタフェース電圧と第2のインタフェース電圧のいずれかを用いてデータや命令の送受信を行う。インタフェース電圧切り替え部は、ホスト装置とスレーブ装置との間の通信に使用されるインタフェース電圧を、第1のインタフェース電圧と第2のインタフェース電圧のいずれかを選択し切り替える。
 インタフェース電圧切り替え部は、コントロール部と、クロック制御部と、入出力端子制御部と、を有する。
 クロック制御部は、コントロール部により制御され、ホスト装置とスレーブ装置との間の通信に使用されるインタフェース電圧を切り替える場合、クロック出力部が出力する信号レベルを第1信号レベルに固定し、ホスト装置のインタフェース電圧の切り替えが完了すると、切り替え後のインタフェース電圧によるクロック信号を、クロック出力部から出力する。
 入出力端子制御部は、コントロール部により制御され、ホスト装置とスレーブ装置との間の通信に使用されるインタフェース電圧を切り替える場合、1または複数の入出力端子部を入力状態とし、入出力端子部への入力信号の信号レベルを監視し、入出力端子部への入力信号の信号レベルが、スレーブ装置のインタフェース電圧の切り替え完了を示す信号レベルになったことを検出したとき、その検出結果を、コントロール部に通知する。
 そして、コントロール部は、クロック制御部が、切り替え後のインタフェース電圧によるクロック信号を出力している状態になった後であり、かつ、入出力端子制御部からスレーブ装置のインタフェース電圧の切り替え完了を検出したことを示す通知を受けた場合、スレーブ装置のインタフェース電圧の切り替えが完了したと判定する。
 これにより、このホスト装置用インタフェース装置を用いたホスト装置とスレーブ装置は、簡単な方法で、バス(端子群により接続されるホスト装置とスレーブ装置との間の通信経路)の信号レベルを安定的に保ってインタフェース電圧を切替えることができるため、インタフェース電圧の切り替え制御を従来技術と比較して安全に実行できる。そして、複数のインタフェース電圧から動作電圧を選択することができるシステムにおいて、ホスト装置およびスレーブ装置の動作中に少なくとも2本以上の既存のインタフェース規格であれば、同じバス本数で、安定かつ効率的にインタフェース電圧を切り替えることが可能となる。
 なお、「インタフェース装置」とは、インタフェース回路を含む概念である。
 第2の発明は、第1の発明であって、第1信号レベルは、ローレベルである。
 第3の発明は、第1または第2の発明であって、コントロール部は、ホスト装置とスレーブ装置との間の通信に使用されるインタフェース電圧を切り替える場合、全ての入出力端子部を入力状態とする。
 第4の発明は、第1から第3のいずれかの発明であって、コントロール部は、入出力端子部への入力信号がインタフェース電圧切り替え後のインタフェース電圧においてハイレベルになると切り替え完了と判定する。
 第5の発明は、スレーブ装置と接続してデータや命令の送受信を行うホスト装置に用いられ、スレーブ装置とホスト装置と間の通信において使用されるインタフェース電圧を切り替えるためのホスト装置用インタフェース装置であって、クロック出力部と、端子群と、インタフェース電圧切り替え部と、を備える。
 クロック出力部は、データや命令の送受信を行うためのクロック信号を出力する。端子群は、1または複数の入出力端子部を有し、第1のインタフェース電圧と第2のインタフェース電圧のいずれかを用いてデータや命令の送受信を行う。インタフェース電圧切り替え部は、ホスト装置とスレーブ装置との間の通信に使用されるインタフェース電圧を、第1のインタフェース電圧と第2のインタフェース電圧のいずれかを選択し切り替える。
 インタフェース電圧切り替え部は、コントロール部と、クロック制御部と、入出力端子制御部と、を有する。
 クロック制御部はコントロール部により制御され、ホスト装置とスレーブ装置との間の通信に使用されるインタフェース電圧を切り替える場合、クロック出力部が出力する信号レベルを第1信号レベルによる出力とし、ホスト装置のインタフェース電圧の切り替えが完了すると、切り替え後のインタフェース電圧によるクロック信号を、クロック出力部から出力する。
 入出力端子制御部は、コントロール部により制御され、ホスト装置とスレーブ装置との間の通信に使用されるインタフェース電圧を切り替える場合、1または複数の入出力端子部を第1信号レベルによる出力状態とし、ホスト装置のインタフェース電圧切り替えが完了すると、入出力端子部を第1信号レベル出力から入力状態へ切り替え、入出力端子部への入力信号の信号レベルを監視し、入出力端子部への入力信号の信号レベルがスレーブ装置のインタフェース電圧の切り替え完了を示す信号レベルになったことを検出したとき、その検出結果を、コントロール部に通知する。
 そして、コントロール部は、クロック制御部が、切り替え後のインタフェース電圧によるクロック信号を出力している状態になった後であり、かつ、入出力端子制御部から、スレーブ装置のインタフェース電圧の切り替え完了を検出したことを示す通知を受けた場合、スレーブ装置のインタフェース電圧の切り替えが完了したと判定する。
 これにより、このホスト装置用インタフェース装置を用いたホスト装置とスレーブ装置は、簡単な方法で、バス(端子群により接続されるホスト装置とスレーブ装置との間の通信経路)の信号レベルを安定的に保ってインタフェース電圧を切替えることができるため、インタフェース電圧の切り替え制御を従来技術と比較して安全に実行できる。そして、複数のインタフェース電圧から動作電圧を選択することができるシステムにおいて、ホスト装置およびスレーブ装置の動作中に少なくとも2本以上の既存のインタフェース規格であれば、同じバス本数で、安定かつ効率的にインタフェース電圧を切り替えることが可能となる。
 なお、「インタフェース装置」とは、インタフェース回路を含む概念である。
 第6の発明は、第5の発明であって、コントロール部は、ホスト装置とスレーブ装置との間の通信に使用されるインタフェース電圧を切り替える場合、全ての入出力端子部を、第1信号レベルによる出力状態とする。
 第7の発明は、第5または第6の発明であって、インタフェース電圧切り替え部は、インタフェース電圧切り替え時にデータ送受信を行う入出力端子を、第1信号レベルによる出力状態とする。
 第8の発明は、第5から第7のいずれかの発明であって、第1信号レベルは、ローレベルである。
 第9の発明は、第8の発明であって、インタフェース電圧切り替え部は、入出力端子への入力信号がインタフェース電圧切り替え後のインタフェース電圧においてハイレベルになると切り替え完了と判定する。
 第10の発明は、ホスト装置と接続してデータや命令の送受信を行うスレーブ装置に用いられ、スレーブ装置とホスト装置と間の通信において使用されるインタフェース電圧を切り替えるためのスレーブ装置用インタフェース装置であって、クロック入力部と、端子群と、インタフェース電圧切り替え部と、を備える。
 クロック入力部は、データや命令の送受信を行うためのクロック信号を入力する。端子群は、1または複数の入出力端子部を有し、第1のインタフェース電圧と第2のインタフェース電圧のいずれかを用いてデータや命令の送受信を行う。インタフェース電圧切り替え部は、ホスト装置とスレーブ装置との間の通信に使用されるインタフェース電圧を、第1のインタフェース電圧と第2のインタフェース電圧のいずれかを選択し切り替える。
 インタフェース電圧切り替え部は、コントロール部と、入出力端子制御部と、を有する。
 入出力端子制御部は、コントロール部により制御され、ホスト装置とスレーブ装置との間の通信に使用されるインタフェース電圧を切り替える場合、1または複数の入出力端子部を第1信号レベルによる出力状態とし、スレーブ装置のインタフェース電圧切り替えが完了すると、入出力端子部を第1信号レベルによる出力状態から入力状態へ切り替える。
 第11の発明は、第10の発明であって、入出力端子制御部は、ホスト装置とスレーブ装置との間の通信に使用されるインタフェース電圧を切り替える場合、すべての入出力端子部を、第1信号レベルによる出力状態にする。
 第12の発明は、第10または第11の発明であって、インタフェース電圧切り替え部は、入出力端子部を、クロック入力部に入力されるクロック信号に同期して、第1信号レベルによる出力状態から入力状態に切り替えることにより、ホスト装置のインタフェース電圧切り替えが完了したと判定する。
 第13の発明は、第10から第12のいずれかの発明であって、インタフェース電圧切り替え部は、入出力端子を、クロック入力部に入力されるクロック信号に同期して、第1信号レベルによる出力状態から入力状態に切り替えた後、入出力端子部への入力に切り替え完了を示す信号が入力されることにより、ホスト装置のインタフェース電圧切り替えが完了したと判定する。
 第14の発明は、第10または第11の発明であって、インタフェース電圧切り替え部は、インタフェース電圧切り替えが完了すると、クロック入力部に入力されるクロック信号に同期して、入出力端子部を、第1信号レベルによる出力状態から入力状態へ切り替える。
 第15の発明は、第10から第11及び第14のいずれかの発明であって、インタフェース電圧切り替え部は、インタフェース電圧の切り替えが完了すると、第1信号レベルによる出力状態である入出力端子部のうちの一部を入力状態に切り替え、ホスト装置からクロック入力部に入力されるクロック信号に同期して、第1信号レベルによる出力状態となっている残りの入出力端子を入力状態に切り替える。
 第16の発明は、第10から第15のいずれかの発明であって、入出力端子制御部は、オープンドレイン方式で入出力端子部から信号を出力することができる。
 第17の発明は、第10から第16のいずれかの発明であって、インタフェース電圧切り替え部は、何らかの異常によってインタフェース電圧の切り替えが完了しなかった場合、一定時間後に、端子群に含まれ、データや命令の送受信を行う端子部である命令送受信端子部を、第1信号レベルによる出力状態から入力状態へ切り替える。
 第18の発明は、第10から第17のいずれかの発明であって、第1信号レベルは、ローレベルである。
 第19の発明は、第18の発明であって、インタフェース電圧切り替え部は、入出力端子部への入力信号がハイレベルになると、インタフェース電圧切り替えが完了したと判定する。
 第20の発明は、第1から第9のいずれかの発明であるホスト装置用インタフェース装置を備えホスト装置用インタフェース装置を介して、スレーブ装置と接続してデータや命令の送受信を行うホスト装置である。
 第21の発明は、第20の発明の発明であって、このホスト装置は、スレーブ装置とホスト装置と間の通信において使用されるインタフェース電圧を切り替える処理を行う前に、スレーブ装置がインタフェース電圧切り替えにかかる時間を問い合わせるための命令を、スレーブ装置に対して発行する。
 第22の発明は、第20または第21の発明であって、このホスト装置は、スレーブ装置とホスト装置と間の通信において使用されるインタフェース電圧を切り替える処理が完了した後に、正しくインタフェース電圧が切り替わったことを確認するための命令を、スレーブ装置に対して発行する。
 第23の発明は、第10から第19のいずれかの発明であるスレーブ装置用インタフェース装置を備えるスレーブ装置であって、スレーブ装置用インタフェース装置を介して、ホスト装置と接続してデータや命令の送受信を行う。
 第24の発明は、第23の発明であって、このスレーブ装置は、ホスト装置からの命令に対する応答に、インタフェース電圧の切り替えにかかる時間の最大値に関する情報を含ませることができる。
 第25の発明は、第23または第24の発明であって、このスレーブ装置は、ホスト装置からの命令に対する応答に、インタフェース電圧の切り替えが正しく完了したことを示すステータス情報を含ませることができる。
 第26の発明は、第20から第22のいずれかの発明であるホスト装置と、第23から第25のいずれかの発明であるスレーブ装置と、を備える通信システムである。
 第27の発明は、ホスト装置とスレーブ装置と間の通信において使用されるインタフェース電圧を切り替えるインタフェース電圧の切り替え方法であって、以下のステップを備える。
(1)ホスト装置が、スレーブ装置へインタフェース電圧切り替えを指示する命令を発行するステップ。
(2)スレーブ装置が、インタフェース電圧切り替えを指示する命令への応答を、ホスト装置に返すステップ。
(3)ホスト装置が、スレーブ装置に出力するクロック信号の信号レベルを、第1信号レベルに固定することでクロック出力を停止させるステップ。
(4)ホスト装置が、ホスト装置に含まれる、1または複数の入出力端子部を、入力状態とするステップ。
(5)スレーブ装置が、スレーブ装置に含まれる、1以上の入出力端子を、第1信号レベルによる出力状態とするステップ。
(6)スレーブ装置が、スレーブ装置のインタフェース電圧切り替えが完了すると、スレーブ装置の入出力端子を、第1信号レベルによる出力状態から入力状態へ切り替える。
ステップは、ホスト装置が、ホスト装置のインタフェース電圧切り替えが完了すると、停止させていたクロック出力を再開させるステップ。
(7)ホスト装置が、クロック出力再開後に、ホスト装置の入出力端子のへの入力に、スレーブ装置のインタフェース電圧の切り替え完了を示す信号が入力されたことを検知して、スレーブ装置のインタフェース電圧の切り替えが完了したと判定するステップ。
 この方法により、ホスト装置とスレーブ装置は、簡単な方法で、バス(端子群により接続されるホスト装置とスレーブ装置との間の通信経路)の信号レベルを安定的に保ってインタフェース電圧を切替えることができるため、インタフェース電圧の切り替え制御を従来技術と比較して安全に実行できる。そして、複数のインタフェース電圧から動作電圧を選択することができるシステムにおいて、この方法を用いることで、ホスト装置およびスレーブ装置の動作中に少なくとも2本以上の既存のインタフェース規格であれば、同じバス本数で、安定かつ効率的にインタフェース電圧を切り替えることが可能となる。
 なお、この方法は、上記ステップ(1)~(7)を、上記記載順に実行する場合に限定されず、上記記載順と異なる順番で実行されるものであってもよい。
 第28の発明は、クロック信号の通信用のバスである第1バスと、コマンド等の通信用の第2バスと、データ等の通信用の第3バスとを介して、通信するホスト装置とスレーブ装置との間の通信において使用されるインタフェース電圧を第1のインタフェース電圧V1から第2のインタフェース電圧V2に切り替えるインタフェース電圧の切り替え方法であって、以下のステップを備える。
(1)ホスト装置が、スレーブ装置に対して、コマンドCMDを発行して、インタフェース電圧切り替えシーケンスを開始させるステップ。
(2)スレーブ装置が、ホスト装置に対して、コマンドCMDに対するレスポンスを返すステップ。
(3)スレーブ装置が、ホスト装置へのレスポンス送信直後に、第2バスおよび第3バスの信号レベルをローレベルにするステップ。
(4)ホスト装置が、クロック信号のスレーブ装置への供給を停止し、
スレーブ装置が、ホスト装置によるクロック信号の供給の停止後、インタフェース電圧の切り替え処理を開始し、
ホスト装置が、第2バスまたは第3バスのいずれか一つの信号レベルをチェックすることにより、インタフェース電圧の切り替えシーケンスが開始されるか否かを検出し、
ホスト装置により、第2バスまたは第3バスのいずれか一つの信号レベルにおいて、ローレベルが検出されなければ、ホスト装置1が、インタフェース電圧の切り替えシーケンスを中止し、パワーサイクルを実行するステップ。
(5)スレーブ装置が、スレーブ装置に含まれるレギュレータから出力されるインタフェース電圧切り替え後の電圧を所定の時間T1以内に安定させ、
ホスト装置が、少なくとも所定の時間T1の間、クロック信号の信号レベルをローレベルに保つステップ。
(6)ステップ(4)の処理時刻から所定の時間T1経過後、ホスト装置に含まれるレギュレータから出力される電圧が安定すると、ホスト装置1が、第2のインタフェース電圧V2でクロックの供給を再開させ、
スレーブ装置が、クロック信号の信号レベルが第2のインタフェース電圧V2に基づく信号レベルであるかどうかをチェックするステップ。
(7)スレーブ装置2は、クロック信号を検出することにより、少なくともクロック信号の1クロック期間、第2のインタフェース電圧V2で、第2のバスの信号レベルをハイレベルにした後、第2のバスを解放するステップ。
(8)スレーブ装置が、ホスト装置の第2のバスに接続されるプルアップ抵抗R1を介して、ホスト装置が、第2のバスを、第2のインタフェース電圧V2にするかどうかをチェックするステップ。
(9)インタフェース電圧の切り替えが無事完了すると、スレーブ装置が、少なくとも1クロック周期分、第3のバスをハイレベルにした後、第3のバスを解放し、
第3のバスの信号レベルが、クロックの供給が再開されてから所定の時間T2内に、ハイレベルにされ、
ホスト装置が、クロック供給開始時刻t3から所定の時間T2経過後、第3のバスの信号レベルがハイレベルであるかどうかをチェックするステップ。
 この方法により、ホスト装置とスレーブ装置は、簡単な方法で、バス(端子群により接続されるホスト装置とスレーブ装置との間の通信経路)の信号レベルを安定的に保ってインタフェース電圧を切替えることができるため、インタフェース電圧の切り替え制御を従来技術と比較して安全に実行できる。そして、複数のインタフェース電圧から動作電圧を選択することができるシステムにおいて、この方法を用いることで、ホスト装置およびスレーブ装置の動作中に少なくとも2本以上の既存のインタフェース規格であれば、同じバス本数で、安定かつ効率的にインタフェース電圧を切り替えることが可能となる。
 なお、この方法は、上記ステップ(1)~(9)を、上記記載順に実行する場合に限定されず、上記記載順と異なる順番で実行されるものであってもよい。
 第29の発明は、ホスト装置とスレーブ装置と間の通信において使用されるインタフェース電圧を切り替えるインタフェース電圧の切り替え方法であって、以下のステップを備える。
(1)ホスト装置が、スレーブ装置へインタフェース電圧切り替えを指示する命令を発行するステップ。
(2)スレーブ装置が、インタフェース電圧切り替えを指示する命令への応答を、ホスト装置に返すステップ。
(3)ホスト装置が、スレーブ装置に出力するクロック信号の信号レベルを、第1信号レベルに固定することでクロック出力を停止させるステップ。
(4)ホスト装置が、ホスト装置に含まれる、1または複数の入出力端子部を、第1信号レベルによる出力状態とするステップ。
(5)スレーブ装置が、スレーブ装置に含まれる、1または複数の入出力端子部を、第1信号レベルによる出力状態とするステップ。
(6)スレーブ装置が、スレーブ装置のインタフェース電圧切り替えが完了すると、スレーブ装置の入出力端子を、第1信号レベルによる出力状態から入力状態へ切り替えるステップ。
(7)ホスト装置が、ホスト装置のインタフェース電圧切り替えが完了すると、停止させていたクロック出力を再開させるステップ。
(8)ホスト装置が、ホスト装置のインタフェース電圧切り替えが完了すると、入出力端子を第1信号レベルによる出力状態から入力状態へ切り替えるステップ。
(9)ホスト装置が、クロック出力を再開後、ホスト装置の入出力端子への入力に、スレーブ装置のインタフェース電圧の切り替え完了を示す信号が入力されたことを検知してスレーブ装置のインタフェース電圧の切り替えが完了したと判定するステップ。
 この方法により、ホスト装置とスレーブ装置は、簡単な方法で、バス(端子群により接続されるホスト装置とスレーブ装置との間の通信経路)の信号レベルを安定的に保ってインタフェース電圧を切替えることができるため、インタフェース電圧の切り替え制御を従来技術と比較して安全に実行できる。そして、複数のインタフェース電圧から動作電圧を選択することができるシステムにおいて、この方法を用いることで、ホスト装置およびスレーブ装置の動作中に少なくとも2本以上の既存のインタフェース規格であれば、同じバス本数で、安定かつ効率的にインタフェース電圧を切り替えることが可能となる。
 なお、この方法は、上記ステップ(1)~(9)を、上記記載順に実行する場合に限定されず、上記記載順と異なる順番で実行されるものであってもよい。
 第30の発明は、第27または第29の発明であって、第1信号レベルは、ローレベルである。
 なお、第27から第30のいずれかの発明であるインタフェース切り替え方法の一部または全部をコンピュータに実行させるプログラムを実現するようにしてもよい。
(発明の効果)
 本発明にかかるインタフェース回路(インタフェース装置(ホスト装置用インタフェース装置、スレーブ装置用インタフェース装置))、該インタフェース回路(インタフェース装置)を備えたホスト装置、スレーブ装置、通信システム、及びインタフェース電圧切り替え方法によれば、ホスト装置とスレーブ装置は簡単な方法でバスの信号レベルを安定的に保ってインタフェース電圧を切替えることができるため、インタフェース電圧の切り替え制御を従来技術と比較して安全に実行でき、複数のインタフェース電圧から動作電圧を選択することができるシステムにおいて、既存のインタフェース規格が少なくとも2本以上の信号線を持っていれば、ホスト装置およびスレーブ装置の動作中でも、同じバス本数で、安定かつ効率的にインタフェース電圧を切り替えることが可能となる。
本発明の実施形態に係る通信システムの構成を示すブロック図である。 本発明の第1実施形態の通信システムにおけるインタフェース電圧切り  替え手順を説明するフローチャートである。 本発明の第1実施形態の通信システムにおけるインタフェース電圧切り  替え処理を説明するタイミングチャートである。 本実施形態の通信システムの実施例(一例)インタフェース電圧切り  替え処理のタイミングチャートである。 本発明の第2実施形態の通信システムにおけるインタフェース電圧切り  替え手順を説明するフローチャートである。 本発明の第2実施形態の通信システムにおけるインタフェース電圧切り  替え処理を説明するタイミングチャートである。 本発明の第3実施形態の通信システムにおけるインタフェース電圧切り  替え手順を説明するフローチャートである。 本発明の第3実施形態の通信システムにおけるインタフェース電圧切り  替え処理を説明するタイミングチャートである。 本発明の実施の形態の通信システムにおいてインタフェース電圧切り替    え中のエラー処理を説明するフローチャートである。 本発明の実施の形態の通信システムにおいてスレーブ装置が返すステー    タスを説明する図である。
符号の説明
 1 ホスト装置
 10 インタフェース電圧切り替え部
 100 コントローラ
 101 入出力端子制御部
 102 クロック制御部
 11 端子群
 110 クロック出力端子
 111 命令送受信用端子
 112 データ送受信用端子
 12 レギュレータ
 13 電圧源
 2 スレーブ装置
 20 インタフェース電圧切り替え部
 200 コントローラ
 201 入出力端子制御部
 21 端子群
 210 クロック入力端子
 211 命令送受信用端子
 212データ送受信用端子
 22 レギュレータ
 30 クロック送信用バス
 31 命令送受信用バス
 32 データ送受信用バス
 以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
 [第1実施形態]
 図1は、本発明の第1実施形態に係る通信システムの構成を示す図である。
 図1に示すように、本実施形態に係る通信システムは、ホスト装置1とスレーブ装置2とを備える。ホスト装置1とスレーブ装置2とは、バス30~32で接続される。
 バス31、32は、プルアップ抵抗R1およびR2により後述するレギュレータの出力電圧に接続されている。
 バス30はクロック送信用に、バス31は命令送受信用に、バス32はデータ送受信用に、それぞれ、用いられる。
 ここで、命令は、ホスト装置1がスレーブ装置2に対して、レジスタの読み出し・書き込み処理の指示、メモリ領域の読み出し・書き込み処理の指示、あるいは、スレーブ装置2の状態を取得する処理の指示等を行うためのものである。
 バス31および32の命令・データ送受信は、原則として、バス30で送られるクロックに同期して行われるが、バス31および32が割り込みなどの非同期信号のやりとりに使われる場合は、この限りではない。なお、ホスト装置1およびスレーブ装置2は、電源投入時には、後述する第1のインタフェース電圧で動作を行う。
 <1.1:ホスト装置の構成>
 まず、ホスト装置1の構成について、説明する。
 図1に示すように、ホスト装置1は、インタフェース電圧切り替え部10と、端子群11と、レギュレータ12と、電圧源13とを含んで構成される。その他本発明に必須でない構成要素については図示していない。
 インタフェース電圧切り替え部10は、コントローラ100と、入出力端子制御部101と、クロック制御部102と、検知回路と、安定待ち回路と、を含む。
 コントローラ100は、スレーブ装置2へインタフェース電圧切り替え命令を発行すると共に、ホスト装置1のインタフェース電圧切り替え処理についての一連の制御を行う。
 入出力端子制御部101は、後述する端子群11に含まれる入出力端子部111、112を介した信号の入出力制御を行う。
 クロック制御部102は、後述する端子群11に含まれるクロック出力端子110を介した信号の出力制御を行う。
 検知部103および安定待ち部104は、インタフェース電圧を切替えた時にレギュレータ12の出力電圧の電圧値が安定したことを検出する。なお、検知部103および安定待ち部104は、それぞれ、検知回路および安定待ち回路によりハードウェアにより構成されるものであってもよいし、ハードウェアおよびソフトウェアにより実現されるものであってもよい。
 端子群11は、クロック出力端子部110と、命令送受信用端子部111と、データ送受信用端子部112と、を含む。
 クロック出力端子部110は、出力バッファを含み、バス30と接続される。
 命令送受信用端子部111およびデータ送受信用端子部112は、双方向の入出力バッファを含み、それぞれ、バス31、32と接続される。
 レギュレータ12は、端子群11内のバッファが動作するためのインタフェース電圧を出力する。レギュレータ12から出力される電圧は、第1のインタフェース電圧(例えば、3.3[V])または第2のインタフェース電圧(例えば、1.8[V])である。レギュレータ12から出力される電圧は、コントローラ100の指示により、第1のインタフェース電圧、又は、第2のインタフェース電圧に切替えられる。
 電圧源13は、ホスト装置1およびスレーブ装置2が動作するための電圧を供給する。
 <1.2:スレーブ装置の構成>
 次に、スレーブ装置2の構成について説明する。
 図1に示すように、スレーブ装置2は、インタフェース電圧切り替え部20と、端子群21と、レギュレータ22と、発振回路23と、を含んで構成される。その他本発明に必須でない構成要素については図示していない。
 インタフェース切り替え部20は、コントローラ200と、入出力端子制御部201と、検知部203と、安定待ち部204と、を含む。
 コントローラ200は、ホスト装置1が発行するインタフェース電圧切り替え命令に基づいて、スレーブ装置2のインタフェース電圧切り替え処理についての一連の制御を行う。
 入出力端子制御部201は、後述する端子群21に含まれる入出力端子部211、212、およびクロック入力端子部210を介した信号の入出力制御を行う。
 検知部203および安定待ち部204は、インタフェース電圧を切替えた時にレギュレータ22の出力電圧の電圧値が安定したことを検出する。なお、検知部203および安定待ち部204は、それぞれ、検知回路および安定待ち回路によりハードウェアにより構成されるものであってもよいし、ハードウェアおよびソフトウェアにより実現されるものであってもよい。
 端子群21は、クロック入力端子部210、命令送受信用端子部211およびデータ送受信用端子部212を含む。
 クロック入力端子部210は、入力バッファを含み、バス30と接続される。
 命令送受信用端子部211およびデータ送受信用端子部212は、双方向の入出力バッファを含み、それぞれ、バス31、32と接続される。
 レギュレータ22は、端子群21内のバッファが動作するためのインタフェース電圧を出力する。レギュレータ22から出力される電圧は、第1のインタフェース電圧(例えば3.3V)又は第2のインタフェース電圧(例えば1.8V)である。レギュレータ22から出力される電圧は、コントローラ200の指示により、第1のインタフェース電圧、又は、第2のインタフェース電圧に切替えられる。
 なお、レギュレータ12および22の出力する第1のインタフェース電圧の電圧範囲(例えば、2.7~3.6[V])と、第2のインタフェース電圧の電圧範囲(例えば、1.65~1.95[V])とは、ホスト装置1とスレーブ装置2とで共通である。
 また、インタフェース電圧切り替え部20は、バス30を介してホスト装置1から入力されるクロック(クロック信号)および/またはスレーブ装置2内部の発振回路23から供給されるクロック(クロック信号)に同期して動作する。
 <1.3:インタフェース電圧切り替えの動作>
 次に、図2のフローチャートを用いて本発明の第1実施形態に係る通信システムのホスト装置1とスレーブ装置2とが、インタフェース電圧を切り替える処理手順を説明する。
 図2に示すように、本実施形態に係る通信システムでは、ホスト装置1が発行する命令に従って、スレーブ装置2が動作する。従って、インタフェース電圧を切り替える場合、まず、ホスト装置1のコントローラ100が、スレーブ装置2に対して、I/F電圧切り替え命令を発行する処理を行う(SH201)。
 スレーブ装置2のコントローラ200は、ホスト装置1からのI/F電圧切り替え命令を受信すると(SS201)、受信した命令に対応可能か否かを判定し(SS202)、レスポンスとステータスを、ホスト装置1へ送信する。
 レスポンスには、スレーブ装置2が正しく命令を受け付けたか否かを示す情報が含まれる。
 ステータスには、図9に示すように、スレーブ装置2が切り替え可能なインタフェース電圧と現在のインタフェース電圧とを示す情報が含まれる。
 ホスト装置1のコントローラ100は、受信したレスポンスおよびステータス信号の内容から、スレーブ装置2がインタフェース電圧を切り替え可能か否かの判定を行い(SH202)、切り替えが「不可」であると判断すると処理を終了する(SH214)。一方、切り替えが「可能」であると判断すると、コントローラ100は、クロック制御部102に指示してクロックを停止し(ホスト装置1からスレーブ装置2へのクロック信号の送信を停止し)、バス31、32を開放する(SH203)。
 その後、ホスト装置1のコントローラ100は、クロック出力端子部110から、バス30に「ローレベル」を出力させる(SH204)。ここで、「ローレベル」とは、デジタル信号の“1”、“0”のうち“0”を表す信号レベルを意味しており、図2の中では“L”として表している。一方、「ハイレベル」とは、デジタル信号の“1”を表す信号レベルを意味し、図2の中では、“H”として表している。以降、この表記を用いることとする。
 その後、ホスト装置1のコントローラ100は、レギュレータ12の出力電圧を切り替える制御を行い(SH205)、検知部(検知回路)103および安定待ち部(安定待ち回路)104の出力をモニタして出力電圧の切り替えが完了するのを待つ(SH206)。ホスト装置1は、切り替えが完了すると、所定の待ち時間が経過するまで待つ(SH207)。
 ここで、「所定の待ち時間」とは、予め規定された固定の時間であっても、図9に示すようなステータスに含まれる切り替え時間であってもよく、あるいは、その両方のうちの長いほうであってもよい。
 一方、スレーブ装置2のコントローラ200は、ホスト装置1から受信したI/F電圧切り替え命令の指示するインタフェース電圧に切り替え可能か否かを判定する(SS203)。判定結果が「切り替え不可」である場合、スレーブ装置2のコントローラ200は、I/F電圧切り替え処理を終了する(SS211)。判定結果が「切り替え可能」である場合、コントローラ200は、入出力端子制御部201に指示して入出力端子部211、212から、バス31および32に「ローレベル」を出力する(SS204)。
 その後、コントローラ200は、レギュレータ22の出力電圧を切り替える制御を行い(SS205)、検知部(検知回路)203および安定待ち部(安定待ち回路)204の出力をモニタして出力電圧の切り替えが完了するのを待つ(SS206)。
 ホスト装置1のコントローラ100は、所定の待ち時間が経過すると、クロック制御部102に指示してクロック出力端子110の「ローレベル」出力を停止した後(SH208)、クロック出力(例えば、インタフェース電圧切り替え後のインタフェース電圧(例えば、1.8[V])によるクロック信号の出力)を再開する(クロック信号のスレーブ装置2への送信を再開する)(SH209)。
 スレーブ装置2のクロック入力端子部210にクロック(例えば、インタフェース電圧切り替え後のインタフェース電圧(例えば、1.8[V])によるクロック信号)が入力されると(クロック入力端子部210にクロックが入力されていることを確認し)、スレーブ装置2のコントローラ200は、スレーブ装置2内で電圧切り替えが完了している場合は、入出力端子制御部201に指示して入出力端子部211および212から、バス31および32へ「ハイレベル」(例えば、インタフェース電圧切り替え後のインタフェース電圧(例えば、1.8[V])の「ハイレベル」)を出力する(SS207)。
 その後、スレーブ装置2のコントローラ200は、バス31および32を開放して入力状態とし(SS208)、ホスト装置1へインタフェース電圧切り替え完了を通知する。
 この時点で、スレーブ装置2は、ホスト装置1のインタフェース電圧切り替えが完了したことを認識できる。
 ここで、バス31および32は、プルアップ抵抗R1およびR2を介してレギュレータ出力(インタフェース電圧)へ接続されているので、スレーブ装置2がバス31および32を開放して入力状態とすると、ホスト装置1において、バス31および32の信号レベルが「ローレベル」から「ハイレベル」に遷移することになる。
 ホスト装置1のコントローラ100は、クロック出力再開後、バス31、32の信号レベルが「ローレベル」のままかどうかをモニタするとともに(SH210)、モニタする時間が所定のタイムアウト時間を超えたかどうかを確認する(SH211)。バス31、32の信号レベルが「ローレベル」のままタイムアウト時間が経過すると、ホスト装置1は、エラーが発生したと判定し、異常処理を行う(SH215)。一方、タイムアウト時間経過前に、バス31、32が「ハイレベル」に遷移すると、コントローラ100は、スレーブ装置2のインタフェース電圧切り替えが完了したと判断する。
 この時点で、ホスト装置1およびスレーブ装置2のインタフェース電圧切り替えが共に完了したことになる。
 さらに、ホスト装置1は、切り替えが正常に確認したか否かを知るための命令を発行してもよい。この場合、コントローラ100が切り替え確認命令発行処理を行う(SH212)。スレーブ装置2のコントローラ200は、ホスト装置1から切り替え確認命令を受信すると(SS209)、スレーブ装置2において切り替え動作が完了していることを確認して(SS210)、ホスト装置1に対して、レスポンスとステータスを返し、処理を完了する(SS211)。ここで、ステータスには、図9に示すように選択されたインタフェース電圧を含む情報が含まれるが、このような情報は、ステータスではなくレスポンスに含まれるようにしてもよい。
 ホスト装置1のコントローラ100は、スレーブ装置2から受信したレスポンスおよびステータスの内容から、スレーブ装置2の切り替えが正常終了したかどうかを確認する(SH213)。ホスト装置1のコントローラ100は、スレーブ装置2の切り替えが正常終了していることを確認した場合、インタフェース電圧切り替え処理を完了する。一方、スレーブ装置2の切り替えが正常終了していることを確認することができず、何らかの異常やエラーを検出した場合には、ホスト装置1のコントローラ100は、異常処理を行う(SH215)。なお、異常処理では、ホスト装置1は、スレーブ装置2の電源を再投入し(パワーサイクル)、第1のインタフェース電圧でホスト装置1の端子群11およびスレーブ装置2の端子群21を動作させて通信を行う。
 図3は、本発明の第1実施形態に係る通信システムにおいて、図2のフローチャートで説明した手順で、ホスト装置1、スレーブ装置2のインタフェース電圧を切り替える際のバス30、31および32の信号波形を説明するタイミングチャートである。
 図3において、「CMD」、「RES」、「Status」、「H」、「L」、および、「Z」は、以下のことを表している。
 「CMD」は、ホスト装置1がスレーブ装置2に対して発行するインタフェース電圧切り替え命令を示している。
 「RES」は、スレーブ装置2がホスト装置1に返すレスポンスを示している。
 「Status」は、スレーブ装置2がホスト装置1に返すステータスを示している。
 「H」は、ホスト装置1またはスレーブ装置2によって、「ハイレベル」(Hレベル)が出力されている状態を示している。
 「L」は、ホスト装置1またはスレーブ装置2によって、「ローレベル」(Lレベル)が出力されている状態を示している。
 「Z」は、ホスト装置1、スレーブ装置2とも信号を出力しておらず、バスがプルアップ抵抗を介してインタフェース電圧に固定されている状態を示している。
 このようにして、本実施形態の通信システムでは、ホスト装置1とスレーブ装置2とがバスの電位を安定的に保ちながらインタフェース電圧を切り替えることができる。
 ≪実施例1≫
 上記において説明した本実施形態の通信システムの実施例(一例)について、図3Aを用いて説明する。
 本実施例(以下では、「実施例1」という。)では、通信システムにおいて、第1のインタフェース電圧を「V1」(例えば、3.3[V])とし、第2のインタフェース電圧を「V2」(例えば、1.8[V])とし、インタフェース電圧を「V1」から「V2」(<V1)に切り替える場合について説明する。
 なお、説明便宜のために、図3A中に、(1)~(9)の番号を付し、当該番号に対応づけて、以下、実施例1における通信システムの動作(処理(1)~処理(9))について、説明する。
処理(1):
 ホスト装置1は、コマンドCMDを発行して、電圧切り替えシーケンス(電圧切り替え処理)を開始する。
処理(2):
 スレーブ装置2は、ホスト装置1に対して、レスポンスを返す。
処理(3):
 スレーブ装置2は、ホスト装置1へのレスポンス送信直後に、バス31(図3AにおいてコマンドCMDを送信するためのバス)およびバス32(図3AにおいてデータDATを送信するためのバス)を「ローレベル」にする。
処理(4):
 ホスト装置は、クロック(バス30により送信しているクロック)の(スレーブ装置2への)供給を停止する。スレーブ装置2は、ホスト装置1がクロックの供給を停止した後、電圧の切り替え処理を開始する。ここで、クロックの停止時間は特定されないものとする。
 ホスト装置1は、バス31(図3AにおいてコマンドCMDを送受信するためのバス)またはバス32(図3AにおいてデータDATを送受信するためのバス)のいずれか一つの信号レベルをチェックすることにより、インタフェース電圧の切り替えシーケンス(処理)が開始するかどうかを検出することができる。
 なお、どの信号がチェックされるべきかは、ホスト装置1の能力次第である。
 ホスト装置1により、「ローレベル」が検出されなければ、ホスト装置1は、インタフェース電圧の切り替えシーケンスを中止し、パワーサイクルを実行する。
処理(5):
 スレーブ装置2のレギュレータ22から出力される切り替え後の電圧(第2のインタフェース電圧V2(例えば、1.8[V]))は、所定の時間T1(例えば、5[ms])(図3Aのt2~t3間の時間に相当)以内に安定していなければならないものとする。
 ホスト装置1は、少なくとも上記所定の時間T1(例えば、5[ms])の間、クロックを「ローレベル」に保つ。これは、上記所定の時間T1(例えば、5[ms])が、スレーブ装置2にとっては最大値であり、ホスト装置1にとっては最小値であることを意味する。
処理(6):
 処理(4)(図3A中の時刻t2)から上記所定の時間T1(例えば、5[ms])経過後、レギュレータ12(から出力される電圧)が安定すると、ホスト装置1は、第2のインタフェース電圧V2(例えば、1.8[V])でクロックの供給を開始する(再開する)。
 スレーブ装置2は、クロックの電圧が第2のインタフェース電圧V2(例えば、1.8[V])であるかどうかをチェックすることができる。
処理(7):
 スレーブ装置2は、クロックを検出することにより、少なくとも1クロック期間、第2のインタフェース電圧V2(例えば、1.8[V])で、バス31(図3AにおいてコマンドCMDを送受信するためのバス)を「ハイレベル」にし、バスを解放する(駆動を停止する)(ハイ・インピーダンスの状態にする)。例えば、バス31において、「ハイレベル」の出力およびバスの解放はバス30により送信されるクロックに同期して行われる。
処理(8):
 スレーブ装置2は、ホスト装置1のプルアップ抵抗R1を介して、ホスト装置1がバス31(図3AにおいてコマンドCMDを送受信するためのバス)を第2のインタフェース電圧V2(例えば、1.8[V])にするかどうかをチェックすることができる。
(バス31および32は、プルアップ抵抗R1およびR2を介してレギュレータ出力(インタフェース電圧)へ接続されているので、スレーブ装置2がバス31および32を開放して入力状態とすると、ホスト装置1において、バス31および32の信号レベルが「ローレベル」から「ハイレベル」に遷移することになる。)
処理(9):
 インタフェース電圧の切り替え(V1(例えば、3.3[V])からV2(例えば、1.8[V]の切り替え処理))が無事完了すると、スレーブ装置は、少なくとも1クロック周期分、バス32(図3AにおいてデータDATを送受信するためのバス)を「ハイレベル」にし、バスを解放する(駆動を停止する)(ハイ・インピーダンスの状態にする)。例えば、バス32において、「ハイレベル」の出力およびバスの解放はバス30により送信されるクロックに同期して行われる
 バス32(図3AにおいてデータDATを送受信するためのバス)は、クロックの供給が開始(再開)されてから所定の時間T2(例えば、最大1[ms])(図3Aのt3~t5間の時間に相当)内に、「ハイレベル」にされる。
 ホスト装置1は、クロック供給開始(図3の時刻t3に相当)から所定の時間T2後(例えば、1[ms]後)、バス32(図3AにおいてデータDATを送受信するためのバス)が「ハイレベル」であるかどうかをチェックする。これは、上記所定の時間T2(例えば、最大1[ms])が、スレーブ装置2にとって最大値であり、ホスト装置1にとっては最小値であることを意味する。
 インタフェース電圧の切り替えシーケンスが完了すると、ホスト装置1とスレーブ装置2とは、切り替え後のインタフェース電圧により通信を開始する。
 なお、図3Aにおいて、時刻t4と時刻t5との間の時間は、例えば、最大1[ms]とすればよいが、時刻t4と時刻t5が同時刻(t4=t5)であってもよい。
 以上のように、本実施形態の通信システムでは、第1実施例により示した場合にもいても、ホスト装置1とスレーブ装置2とがバスの電位を安定的に保ちながらインタフェース電圧を切り替えることができる。
 なお、第1実施例は、一例であり、これに限定されないことは言うまでもない。
 [第2実施形態]
 次に、本発明の第2実施形態に係る通信システムのホスト装置1とスレーブ装置2とがインタフェース電圧を切り替える処理手順について、図4のフローチャートを用いて説明する。
 本実施形態に係る通信システムにおいて、ホスト装置1の入出力端子112およびスレーブ装置2の入出力2の入出力端子212は、オープンドレイン型での出力が可能である。その他の構成要素は図1で説明したものと同じである。
 <2.1:インタフェース電圧切り替えの動作>
 図4に示すように、本実施形態に係る通信システムでは、ホスト装置1が発行する命令に従って、スレーブ装置2が動作する。従って、インタフェース電圧を切り替える場合、まず、ホスト装置1のコントローラ100が、スレーブ装置2に対して、I/F電圧切り替え命令を発行する処理を行う(SH401)。
 スレーブ装置2のコントローラ200は、ホスト装置1からのI/F電圧切り替え命令を受信すると(SS401)、受信した命令に対応可能か否かを判定し(SS402)、レスポンスとステータスを、ホスト装置1へ送信する。レスポンスおよびステータスに含まれる情報は、第1実施形態で説明したスレーブ装置2が返すレスポンスおよびステータスと同じである。
 ホスト装置1のコントローラ100は、受信したレスポンスおよびステータス信号の内容から、スレーブ装置2がインタフェース電圧を切り替え可能か否かの判定を行い(SH402)、切り替えが「不可」であると判断すると処理を終了する(SH415)。一方、切り替えが「可能」であると判断すると、コントローラ100は、クロック制御部102に指示してクロックを停止し(ホスト装置1からスレーブ装置2へのクロック信号の送信を停止し)、バス31、32を開放する(SH403)。
 その後、ホスト装置1のコントローラ100は、クロック出力端子部110から、バス30に「ローレベル」を出力させ、入出力端子部112からバス32に「ローレベル」を出力させる(SH404)。
 その後、ホスト装置1のコントローラ100は、レギュレータ12の出力電圧を切り替える制御を行い(SH405)、検知部(検知回路)103および安定待ち部(安定待ち回路)104の出力をモニタして出力電圧の切り替えが完了するのを待つ(SH406)。切り替えが完了すると、ホスト装置1のコントローラ100は、バス32を開放して入力状態とする(SH407)。
 一方、スレーブ装置2のコントローラ200は、ホスト装置1から受信したI/F電圧切り替え命令の指示するインタフェース電圧で切り替え可能か否かを判定する(SS403)。判定結果が「切り替え不可」である場合、スレーブ装置2のコントローラ200は、I/F電圧切り替え処理を終了する(SH410)。判定結果が「切り替え可能」である場合、コントローラ200は、入出力端子制御部201に指示して入出力端子部211、212から、バス31および32に「ローレベル」を出力する(SS404)。
 その後、スレーブ装置2のコントローラ200は、レギュレータ22の出力電圧を切り替える制御を行い(SS405)、検知部(検知回路)203および安定待ち部(安定待ち回路)204の出力をモニタして出力電圧の切り替えが完了するのを待ち(SS406)、切り替えが完了すると、コントローラ200は、入出力端子制御部201に指示してバス32を開放して入力状態とする(SS407)。
 すなわち、バス32の信号レベルは、ホスト装置1またはスレーブ装置2の電圧切り替えが完了していない場合は、「ローレベル」となり、ホスト装置1およびスレーブ装置2の電圧切り替えが完了すると、プルアップ抵抗R2を介して接続されるレギュレータ12の出力電圧で決まる「ハイレベル」となる。入出力端子112および212は、オープンドレイン型の出力が可能であり、ホスト装置1とスレーブ装置2の両方が同時にバスを「ローレベル」にドライブすることが可能である。
 ホスト装置1のコントローラ100は、バス32を開放して入力状態とすると、バス32が「ローレベル」のままかどうかをモニタするとともに(SH408)、モニタする時間が所定のタイムアウト時間を超えたかどうかを確認する(SH409)。バス32が「ローレベル」のままタイムアウト時間を経過すると、ホスト装置1は、エラーが発生したと判定し、異常処理を行う(SH415)。タイムアウト時間経過前に、バス32がハイレベルになると、コントローラ100は、スレーブ装置2のインタフェース電圧切り替えが完了したと判定し、クロック制御部102に指示してクロック出力端子110の「ローレベル」出力を停止した後(SH410)、クロック出力を再開する(クロック信号のスレーブ装置2への送信を再開する)(SH411)。
 クロック入力端子部210にクロックが入力されると、スレーブ装置2のコントローラ200は、入出力端子制御部201に指示してクロックに同期して入出力端子部211からバス31へ「ハイレベル」を出力し(SS408)、その後、バス31を開放して入力状態にして(SS409)、ホスト装置1へインタフェース電圧切り替え完了を通知し処理を完了する(SS410)。
 スレーブ装置2は、バス31を解放した時点でホスト装置1のインタフェース電圧切り替えが完了したことを認識する。
 ここで、バス31は、プルアップ抵抗R1を介してレギュレータ出力(インタフェース電圧)へ接続されているので、スレーブ装置2がバス31を開放して入力状態とすると、ホスト装置1において、バス31の信号レベルが「ローレベル」から「ハイレベル」に遷移することになる。
 ホスト装置1のコントローラ100は、クロック出力再開後、バス31が「ローレベル」のままかどうかをモニタするとともに(SH412)、モニタする時間が所定のタイムアウト時間を超えたかどうかを確認する(SH413)。これは、何らかの異常が発生してスレーブ装置2がバス31を開放して入力状態とできなくなった場合を検出するための処理である。バス31が「ローレベル」のままタイムアウト時間が経過すると、ホスト装置1は、エラーが発生したと判定し、異常処理を行う(SH415)。ホスト装置1は、タイムアウト時間経過前に、バス31が「ハイレベル」に遷移すると、コントローラ100は、スレーブ装置2のインタフェース電圧切り替えが完了したと判断し、処理を完了する(SH414)。なお、異常処理では、ホスト装置1は、スレーブ装置2の電源を再投入し(パワーサイクル)、第1のインタフェース電圧でホスト装置1の端子群11およびスレーブ装置2の端子群21を動作させて通信を行う。
 また、図示していないが、図2で説明したようにホスト装置1は、スレーブ装置2に対して、切り替え確認命令を発行して、スレーブ装置2のインタフェース電圧切り替えが正常に終了したことを確認するようにしてもよい。
 図5は、本実施形態に係る通信システムにおいて、図4のフローチャートで説明した手順で、ホスト装置1、スレーブ装置2のインタフェース電圧を切り替える際のバス30、31および32の信号波形を説明するタイミングチャートである。図5において、「CMD」「RES」「Status」「H」「L」「Z」は、図3と同じ意味である。
 図5では、ホスト装置1が、スレーブ装置2より先にインタフェース電圧切り替えを完了する場合であり、バス32は、ホスト装置1のインタフェース電圧切り替え完了(SH407)後も「ローレベル」のままである。一方、スレーブ装置2が、ホスト装置1より先にインタフェース電圧切り替えを完了した場合でも、バス32の信号レベルの変化は、図5と同様になり、ホスト装置1とスレーブ装置2両方のインタフェース電圧切り替えが完了したときに、バス32の信号レベルが「L」から「Z」へ変化する。
 このようにして、本実施形態に係る通信システムでは、ホスト装置1とスレーブ装置2とがバスの電位を安定的に保ちながらインタフェース電圧を切り替えることができ、かつホスト装置1、スレーブ装置2がお互いの切り替え完了を簡単な方法で知ることができる。また、ホスト装置1、スレーブ装置ともに、バス32の信号レベルをモニタすることでお互いの処理完了を即時に知ることができるため、短時間での切り替えが可能である。
 [第3実施形態]
 次に、本発明の第3実施形態に係る通信システムのホスト装置1とスレーブ装置2がインタフェース電圧を切り替える処理手順を、図6のフローチャートを用いて説明する。
 本実施形態に係る通信システムにおいてホスト装置1、スレーブ装置2の構成要素は図1で説明したものと同じである。
 <3.1:インタフェース電圧切り替えの動作>
 図6において、本発明の第3実施形態に係る通信システムでは、ホスト装置1が発行する命令に従って、スレーブ装置2が動作する。従って、インタフェース電圧を切り替える場合は、まず、ホスト装置1のコントローラ100が、I/F電圧切り替え命令を発行する処理を行う(SH601)。
 スレーブ装置2のコントローラ200は、ホスト装置1からのI/F電圧切り替え命令を受信すると(SS601)、受信した命令に対応可能か否かを判定し(SS602)、レスポンスとステータスを、ホスト装置1へ送信する。レスポンス、ステータスに含まれる情報は、第1実施形態の場合と同じである。
 ホスト装置1のコントローラ100は、受信したレスポンスおよびステータス信号の内容からスレーブ装置2がインタフェース電圧を切り替え可能かどうか判定し(SH602)、切り替えが「不可」であると判断すると、処理を終了する(SH614)。
 一方、切り替えが「可能」であると判断すると、ホスト装置1のコントローラ100は、クロック制御部102に指示してクロックを停止し(ホスト装置1からスレーブ装置2へのクロック信号の送信を停止し)、バス32を開放する(SH603)。
 その後、ホスト装置1のコントローラ100は、クロック出力端子部110および入出力端子部111から、バス30およびバス31に「ローレベル」を出力させる(SH604)。
 その後、ホスト装置1のコントローラ100は、レギュレータ12の出力電圧を切り替える制御を行い(SH605)、検知部(検知回路)103および安定待ち部(安定待ち回路)104の出力をモニタして出力電圧の切り替えが完了するのを待つ(SH606)。
 ホスト装置1は、切り替えが完了すると、所定の待ち時間が経過するまで待つ(SH607)。ここで、「所定の待ち時間」とは、予め規定された固定の時間であっても、図9に示すようなステータスに含まれる切り替え時間であってもよく、あるいは、その両方のうちの長いほうであってもよい。
 一方、スレーブ装置2のコントローラ200は、ホスト装置1から受信したI/F電圧切り替え命令の指示するインタフェース電圧で切り替え可能か否かを判定する(SS603)。判定結果が「切り替え不可」である場合、スレーブ装置2のコントローラ200は、I/F電圧切り替え処理を終了する(SS610)。判定結果が「切り替え可能」である場合、コントローラ200は、入出力端子制御部201に指示してバス31を開放し入力状態にすると共に、バス32に「ローレベル」を出力する(SS604)。
 その後、スレーブ装置2のコントローラ200は、レギュレータ22の出力電圧を切り替える制御を行い(SS605)、検知部(検知回路)203および安定待ち部(安定待ち回路)204の出力をモニタして、出力電圧の切り替えが完了するのを待つ(SS606)。
 ホスト装置1のコントローラ100は、所定の待ち時間が経過すると、クロック制御部102に指示してクロック出力端子部110の「ローレベル」出力を停止した後(S6208)、クロック出力を再開する(SH609)。クロック入力端子部210にクロックが入力されると、スレーブ装置2のコントローラ200は、電圧切り替えが完了している場合は、入出力端子制御部201に指示して入出力端子部212から、バス32へ「ハイレベル」を出力した後(SS607)、バス32を開放して入力状態とし(SS608)ホスト装置1へインタフェース電圧切り替え完了を通知する。
 バス32は、プルアップ抵抗R2を介してレギュレータ出力(インタフェース電圧)へ接続されているので、スレーブ装置2がバス32を開放して入力状態とすると、ホスト装置1において、バス32の信号レベルが「ローレベル」から「ハイレベル」に遷移することになる。
 ホスト装置1のコントローラ100は、クロック出力再開後、バス32が「ローレベル」のままかどうかをモニタするとともに(SH610)、モニタする時間が所定のタイムアウト時間を超えたかどうかを確認する(SH611)。バス32が「ローレベル」のままタイムアウト時間が経過すると、ホスト装置1は、エラーが発生したと判定し、異常処理を行う(SH615)。タイムアウト時間経過前に、バス32が「ハイレベル」に遷移すると、ホスト装置1のコントローラ100は、スレーブ装置2のインタフェース電圧切り替えが完了したと判断し、入出力端子制御部101に指示して、バス31に「ハイレベル」を出力し(SH612)、バス31を開放する(SH613)。
 スレーブ装置2は、バス31が「ハイレベル」となったことを認識して(SS609)、ホスト装置1のインタフェース電圧切り替えが完了したことを認識する。
 この時点で、ホスト装置1およびスレーブ装置2のインタフェース電圧切り替えが共に完了したことになる。さらに、図6では図示していないが、ホスト装置1は、切り替えが正常に確認したかを知るための命令を発行してもよい。この場合のホスト装置1およびスレーブ装置2の動作は、図2を用いて説明した第1実施形態の動作と同様である。
 図7は、本実施形態に係る通信システムにおいて、図6のフローチャートで説明した手順で、ホスト装置1、スレーブ装置2のインタフェース電圧を切り替える際のバス30、31および32の信号波形を説明するタイミングチャートである。図7において、「CMD」「RES」「Status」「H」「L」「Z」は、図3と同じ意味である。
 このようにして、本実施形態に係る通信システムでは、ホスト装置1とスレーブ装置2とがバスの電位を安定的に保ちながらインタフェース電圧を切り替えることができ、かつホスト装置1、スレーブ装置2がお互いの切り替え完了を簡単な方法で知ることができる。
 [他の実施形態]
 図2のフローチャートにおいて、スレーブ装置2のインタフェース電圧を切替える処理SS205~SS206が何らかのエラーにより終了しない場合がある。
 図8は、このような場合に、スレーブ装置2が、ホスト装置1へエラー発生を通知する処理、および、スレーブ装置2でエラーが起きた場合のホスト装置1の処理を説明するフローチャートである。なお、図8では、図2のフローチャートとの差分のみ示しており、記載の無い部分は、図2と同様である。
 図8において、スレーブ装置2のコントローラ200は、インタフェース電圧切り替えを行う間、エラーの有無のチェックを行う(SS801)。エラーがなければ切り替え処理を継続する(SS206)。エラーを検出した場合、コントローラ200は、入出力端子制御部201に指示して、バス31の「ローレベル」出力を停止してバス31を開放し(SS802)、処理を終了する(SS211)。
 一方、ホスト装置1は、スレーブ装置2からの完了通知を待つ(SH210)ときに、バス31、32の状態をモニタし、バス31が「ハイレベル」、かつ、バス32が「ローレベル」となった場合には、エラーが発生したと判定して異常処理を行う(SH215)。
 通信システムにおいて、上記処理を採用することで、簡単な方法(処理)により、スレーブ装置2は、エラーの発生をホスト装置1へ通知することができ、ホスト装置1が異常処理を行って通信システムを復帰させることができる。
 なお、上記実施形態において、ホスト装置1のレギュレータ12は、電圧源13の供給電圧を元に第1のインタフェース電圧もしくは第2のインタフェース電圧を出力するが、本発明の適用範囲はこれに限定されず、複数の電圧源からの電圧、および複数の生成電圧から出力電圧を選択する構成とすることも可能である。
 同様に、スレーブ装置2のレギュレータ22もホスト装置1の電圧源13から与えられる電圧を元に第1のインタフェース電圧もしくは第2のインタフェース電圧を出力するが、本発明の適用範囲はこれに限定されず、複数の電圧源からの電圧および複数の生成電圧から出力電圧を選択する構成とすることも可能である。
 このような、第1のインタフェース電圧および第2のインタフェース電圧に限らずに、複数の電圧からインタフェース電圧を選択できる構成の通信システムにおいて、ホスト装置1は、スレーブ装置2が動作可能なインタフェース電圧範囲を確認できる処理部と、ホスト装置1からインタフェース電圧切り替え命令を発行する際に、何れの電圧に設定するかを指示する処理部と、を有する。
 また、ホスト装置1とスレーブ装置2とのバス構成は、図1のブロック図の構成に限定されることはなく、例えば、非同期でデータの送受信を行うシステムにおいては、クロック(バス30および入出力端子部110、111、クロック制御部102)は、不要である。また、上記実施形態においては、命令の送受信をバス31、ステータスを含むデータの送受信をバス32で行うよう構成しているが、これに限定されることはなく、使用するバスの選択は、任意である。さらに、通信システムにおいて、バスを2本に限る必要はなく、例えば、高速なデータ転送のためにデータ送受信用のバスを、例えば、4本あるいは8本備えることも可能である。
 また、ホスト装置1の発行するコマンドに対して、スレーブ装置2は、常に、レスポンスとステータスとを返す必要は無く、例えば、必要な情報を全てレスポンスで返すことも可能であり、あるいはレスポンスを返さなくてもよい。
 また、本発明に係るインタフェース回路(インタフェース装置)を備えたスレーブ装置2は、メモリカードやIOカードのような着脱可能な装置や、コントローラLSIとメモリとその他機能ブロックとを単一パッケージに封止し、基板に半田付けして使用するLSI形状の装置であってもよい。
 また、ホスト装置1とスレーブ装置2とは、必ずしも、別々の装置内に含まれている(例えば、「ホスト装置1」がパーソナルコンピュータ内に設置されており、「スレーブ装置2」がSDカードに含まれている場合)必要はなく、例えば、1つの装置内に両方を含むもの(例えば、1個のパーソナルコンピュータや携帯電話に、ホスト装置1およびスレーブ装置2が含まれている場合)であってもよい。
 なお、上記実施形態で説明した通信システム、ホスト装置、および、スレーブ装置において、各ブロックは、LSIなどの半導体装置により個別に1チップ化されても良いし、一部又は全部を含むように1チップ化されても良い。
 なお、ここでは、LSIとしたが、集積度の違いにより、IC、システムLSI、スーパーLSI、ウルトラLSIと呼称されることもある。
 また、集積回路化の手法はLSIに限るものではなく、専用回路又は汎用プロセサで実現してもよい。LSI製造後に、プログラムすることが可能なFPGA(Field Programmable Gate Array)や、LSI内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサーを利用しても良い。
 さらには、半導体技術の進歩又は派生する別技術によりLSIに置き換わる集積回路化の技術が登場すれば、当然、その技術を用いて機能ブロックの集積化を行ってもよい。バイオ技術の適用等が可能性としてあり得る。
 また、上記実施形態の各処理をハードウェアにより実現してもよいし、ソフトウェアにより実現してもよい。さらに、ソフトウェアおよびハードウェアの混在処理により実現しても良い。なお、上記実施形態に係る通信システム、ホスト装置、および、スレーブ装置をハードウェアにより実現する場合、各処理を行うためのタイミング調整を行う必要があるのは言うまでもない。上記実施形態においては、説明便宜のため、実際のハードウェア設計で生じる各種信号のタイミング調整の詳細については省略している。
 なお、本発明の具体的な構成は、前述の実施形態に限られるものではなく、発明の要旨を逸脱しない範囲で種々の変更および修正が可能である。
 [付記]
 なお、本発明は、次のように表現することも可能である。
(付記1)
 スレーブ装置と接続してデータや命令の送受信を行うホスト装置のインタフェース回路であって、前記データや命令の送受信を行うためのクロック出力と、1以上の入出力端子からなる端子群を備え、
 前記端子群を介したデータや命令送受信は第1のインタフェース電圧と第2のインタフェース電圧のいずれかを用いて行うことが可能であって、
 前記第1のインタフェース電圧と第2のインタフェース電圧のいずれかを選択し切り替えるインタフェース電圧切り替え手段を備え、
 前記インタフェース電圧切り替え手段は、
 前記ホスト装置とスレーブ装置のインタフェース電圧を切り替えるときには、前記クロック出力をローレベルに固定し、前記ホスト装置のインタフェース電圧の切り替えが完了すると切り替え後のインタフェース電圧で前記クロック出力を再開するクロック制御手段と前記ホスト装置とスレーブ装置のインタフェース電圧を切り替えるときには前記1以上の入出力端子を入力状態とし、前記入出力端子への入力信号が切り替え完了を示す信号レベルになったことを検出する入出力端子制御手段を備え、
 前記インタフェース電圧切り替え手段は、前記クロック出力を再開後、前記入出力端子への入力に切り替え完了を示す信号が入力されたことを検知してスレーブ装置のインタフェース電圧の切り替えが完了したと判定することを特徴とする、
 インタフェース回路。
(付記2)
 前記インタフェース電圧切り替え手段は、インタフェース電圧切り替え時に全ての入出力端子を入力状態とすることを特徴とする、
 付記1記載のインタフェース回路。
(付記3)
 前記インタフェース電圧切り替え手段は、前記入出力端子への入力信号がハイレベルになると切り替え完了と判定することを特徴とする、
 付記1又は2記載のインタフェース回路。
(付記4)
 スレーブ装置と接続してデータや命令の送受信を行うホスト装置のインタフェース回路であって、
 前記データや命令の送受信を行うためのクロック出力と、
 1以上の入出力端子からなる端子群と、を備え、
 前記端子群を介したデータや命令送受信は、第1のインタフェース電圧と第2のインタフェース電圧のいずれかを用いて行うことが可能であって、
 前記第1のインタフェース電圧と第2のインタフェース電圧のいずれかを選択し切り替えるインタフェース電圧切り替え手段を備え、
 前記インタフェース電圧切り替え手段は、前記ホスト装置とスレーブ装置のインタフェース電圧を切り替えるときには前記クロック出力をローレベル出力とし、前記ホスト装置のインタフェース電圧の切り替えが完了すると切り替え後のインタフェース電圧で前記クロック出力を再開するクロック制御手段と
 前記ホスト装置とスレーブ装置のインタフェース電圧を切り替えるときには前記1以上の入出力端子をローレベル出力状態とし、前記ホスト装置のインタフェース電圧切り替えが完了すると前記入出力端子をローレベル出力から入力状態へ切り替え、
 前記入出力端子への入力信号が切り替え完了を示す信号レベルになったことを検出する入出力端子制御手段を備え、
 前記インタフェース電圧切り替え手段は、前記クロック出力を再開後、前記入出力端子への入力に切り替え完了を示す信号が入力されたことを検知してスレーブ装置のインタフェース電圧の切り替えが完了したと判定することを特徴とする、
 インタフェース回路。
(付記5)
 前記インタフェース電圧切り替え手段は、インタフェース電圧切り替え時に全ての入出力端子をローレベル出力状態とすることを特徴とする、
 付記4記載のインタフェース回路。
(付記6)
 前記インタフェース電圧切り替え手段は、インタフェース電圧切り替え時にデータ送受信を行う入出力端子をローレベル出力状態とすることを特徴とする、
 付記4記載のインタフェース回路。
(付記7)
 前記インタフェース電圧切り替え手段は、前記入出力端子への入力信号がハイレベルになると切り替え完了と判定することを特徴とする、
 付記4~6のいずれかに記載のインタフェース回路。
(付記8)
 ホスト装置と接続してデータや命令の送受信を行うスレーブ装置のインタフェース回路であって、
 前記データや命令の送受信を行うためのクロック入力と、
 1以上の入出力端子からなる端子群と、を備え、
前記端子群を介したデータや命令送受信は、第1のインタフェース電圧と第2のインタフェース電圧のいずれかを用いて行うことが可能であって、
 前記第1のインタフェース電圧と第2のインタフェース電圧のいずれかを選択し切り替えるインタフェース電圧切り替え手段を備え、
 前記インタフェース電圧切り替え手段は、前記ホスト装置とスレーブ装置のインタフェース電圧を切り替えるときには前記1以上の入出力端子をローレベル出力状態とし、
 前記スレーブ装置のインタフェース電圧切り替えが完了すると、前記入出力端子をローレベル出力から入力状態へ切り替える入出力端子制御手段を備えることを特徴とする、
 インタフェース回路。
(付記9)
 前記入出力端子制御手段は、すべての入出力端子をロー出力することを特徴とする、
 付記8記載のインタフェース回路。
(付記10)
 前記インタフェース電圧切り替え手段は、入出力端子をクロック入力に同期してローレベル出力から入力状態に切り替えると、ホスト装置のインタフェース電圧切り替えが完了したと判定することを特徴とする、
 付記8記載のインタフェース回路。
(付記11)
 前記インタフェース電圧切り替え手段は、入出力端子をクロック入力に同期してローレベル出力から入力状態に切り替え後、入出力端子への入力に切り替え完了を示す信号が入力されると、ホスト装置のインタフェース電圧切り替えが完了したと判定することを特徴とする、
 付記8記載のインタフェース回路。
(付記12)
 前記インタフェース電圧切り替え手段は、前記スレーブ装置のインタフェース電圧切り替えが完了すると、クロック入力に同期して前記入出力端子をローレベル出力から入力状態へ切り替えることを特徴とする、
 付記8記載のインタフェース回路。
(付記13)
 前記インタフェース電圧切り替え手段は、インタフェース電圧の切り替えが完了するとローレベル出力している入出力端子のうちの一部を入力状態に切り替え、前記ホスト装置からのクロック入力に同期してローレベル出力している残りの入出力端子を入力状態に切り替えることを特徴とする、
 付記8記載のインタフェース回路。
(付記14)
 前記入出力端子制御手段は、オープンドレイン方式で前記入出力端子から信号を出力可能なことを特徴とする、
 付記8記載のインタフェース回路。
(付記15)
 前記インタフェース電圧切り替え手段は、何らかの異常によってインタフェース電圧の切り替えが完了しなかった場合、一定時間後に命令送受信端子をローレベル出力から入力状態へ切り替えることを特徴とする、
 付記8記載のインタフェース回路。
(付記16)
 前記インタフェース電圧切り替え手段は、前記入出力端子への入力信号がハイレベルになると切り替え完了と判定することを特徴とする、
 付記8~15のいずれかに記載のインタフェース回路。
(付記17)
 付記1~3記載のいずれかのインタフェース回路を備え、
 該インタフェース回路を介してスレーブ装置と接続してデータや命令の送受信を行うことを特徴とする、
 ホスト装置。
(付記18)
 前記インタフェース電圧の切り替え開始前に、スレーブ装置がインタフェース電圧切り替えにかかる時間を問い合わせるための命令を発行することを特徴とする、
 付記17記載のホスト装置。
(付記19)
 前記インタフェース電圧の切り替え完了後に、正しくインタフェース電圧が切り替わったことを確認するための命令を発行することを特徴とする、
 付記17記載のホスト装置。
(付記20)
 付記4~7記載のいずれかインタフェース回路を備え、
 該インタフェース回路を介してスレーブ装置と接続してデータや命令の送受信を行うことを特徴とする、
 ホスト装置。
(付記21)
 前記インタフェース電圧の切り替え開始前に、スレーブ装置がインタフェース電圧切り替えにかかる時間を問い合わせるための命令を発行することを特徴とする、
 付記20記載のホスト装置。
(付記22)
 前記インタフェース電圧の切り替え完了後に、インタフェース電圧の切り替え時が正しく完了したことを確認するための命令を発行することを特徴とする、
 付記20記載のホスト装置。
(付記23)
 付記8~16記載のいずれかインタフェース回路を備え、
 該インタフェース回路を介してホスト装置と接続してデータや命令の送受信を行うことを特徴とする、
 スレーブ装置。
(付記24)
 ホスト装置からの命令に対する応答に、前記インタフェース電圧の切り替えにかかる時間の最大値を含むことを特徴とする、
 付記23記載のスレーブ装置。
(付記25)
 ホスト装置からの命令に対する応答に、前記インタフェース電圧の切り替えが正しく完了したことを示すステータス情報を含むことを特徴とする、
 付記23記載のスレーブ装置。
(付記26)
 付記17~19のいずれかに記載のホスト装置と、
 付記23~25のいずれかに記載のスレーブ装置と、
を含んで構成することを特徴とする通信システム。
(付記27)
 付記20~22のいずれかに記載のホスト装置と、
 付記23~25のいずれかに記載のスレーブ装置と、
を含んで構成することを特徴とする通信システム。
(付記28)
 付記26記載の通信システムにおける、ホスト装置とスレーブ装置のインタフェース電圧の切り替え方法であって、
 前記ホスト装置がスレーブ装置へインタフェース電圧切り替えを指示する命令を発行するステップと、
 前記スレーブ装置がインタフェース電圧切り替えを指示する命令への応答を返すステップと、
 前記ホスト装置が、クロック出力をローレベルに固定するステップと、
 前記ホスト装置が、1以上の入出力端子を入力状態とするステップと、
 前記スレーブ装置が、1以上の入出力端子をローレベル出力状態とするステップと、
 前記スレーブ装置が、前記スレーブ装置のインタフェース電圧切り替えが完了すると前記入出力端子をローレベル出力から入力状態へ切り替えるステップと、
 前記ホスト装置が、前記ホスト装置のインタフェース電圧切り替えが完了すると前記クロック出力を再開するステップと、
 前記ホスト装置が、前記クロック出力再開後に前記入出力端子のへの入力に切り替え完了を示す信号が入力されたことを検知して
 前記スレーブ装置のインタフェース電圧の切り替えが完了したと判定するステップとを含むことを特徴とする、
 インタフェース電圧の切り替え方法。
(付記29)
 付記27記載の通信システムにおける、ホスト装置とスレーブ装置のインタフェース電圧の切り替え方法であって、
 前記ホスト装置がスレーブ装置へインタフェース電圧切り替えを指示する命令を発行するステップと、
 前記スレーブ装置がインタフェース電圧切り替えを指示する命令への応答を返すステップと、
 前記ホスト装置が、クロック出力をローレベルに固定するステップと、
 前記ホスト装置が、1以上の入出力端子をローレベル出力状態とするステップと、
 前記スレーブ装置が、1以上の入出力端子をローレベル出力状態とするステップと、
 前記スレーブ装置が、前記スレーブ装置のインタフェース電圧切り替えが完了すると前記入出力端子をローレベル出力から入力状態へ切り替えるステップと、
 前記ホスト装置が、前記ホスト装置のインタフェース電圧切り替えが完了すると前記クロック出力を再開するステップと、
 前記ホスト装置が、前記ホスト装置のインタフェース電圧切り替えが完了すると前記入出力端子をローレベル出力から入力状態へ切り替えるステップと、
 前記ホスト装置が、前記クロック出力を再開後、前記入出力端子への入力に切り替え完了を示す信号が入力されたことを検知して
 スレーブ装置のインタフェース電圧の切り替えが完了したと判定するステップとを含むことを特徴とする、
 インタフェース電圧の切り替え方法。
 本発明にかかるインタフェース回路(装置)、該インタフェース回路(装置)を備えたホスト装置、スレーブ装置、通信システム、及びインタフェース電圧切り替え方法によれば、ホスト装置とスレーブ装置とは、簡単な方法でバスの信号レベルを安定的に保ってインタフェース電圧を切替えることができるため、少ない信号線数でインタフェース電圧を切り替えることが可能な通信システムに用いて有用である。

Claims (30)

  1.  スレーブ装置と接続してデータや命令の送受信を行うホスト装置に用いられ、前記スレーブ装置と前記ホスト装置と間の通信において使用されるインタフェース電圧を切り替えるためのホスト装置用インタフェース装置であって、
     前記データや命令の送受信を行うためのクロック信号を出力するクロック出力部と、
     1または複数の入出力端子部を有し、第1のインタフェース電圧と第2のインタフェース電圧のいずれかを用いて前記データや命令の送受信を行う端子群と、
     前記ホスト装置と前記スレーブ装置との間の通信に使用されるインタフェース電圧を、前記第1のインタフェース電圧と前記第2のインタフェース電圧のいずれかを選択し切り替えるインタフェース電圧切り替え部と、
    を備え、
     前記インタフェース電圧切り替え部は、
     コントロール部と、
     前記コントロール部により制御され、前記ホスト装置と前記スレーブ装置との間の通信に使用されるインタフェース電圧を切り替える場合、前記クロック出力部が出力する信号レベルを第1信号レベルに固定し、前記ホスト装置のインタフェース電圧の切り替えが完了すると、切り替え後のインタフェース電圧によるクロック信号を、前記クロック出力部から出力するクロック制御部と、
     前記コントロール部により制御され、前記ホスト装置と前記スレーブ装置との間の通信に使用されるインタフェース電圧を切り替える場合、前記1または複数の入出力端子部を入力状態とし、前記入出力端子部への入力信号の信号レベルを監視し、前記入出力端子部への入力信号の信号レベルが、前記スレーブ装置のインタフェース電圧の切り替え完了を示す信号レベルになったことを検出したとき、その検出結果を、前記コントロール部に通知する入出力端子制御部と、
    を有し、
     前記コントロール部は、
     前記クロック制御部が、切り替え後のインタフェース電圧によるクロック信号を出力している状態になった後であり、かつ、前記入出力端子制御部から前記スレーブ装置のインタフェース電圧の切り替え完了を検出したことを示す通知を受けた場合、前記スレーブ装置のインタフェース電圧の切り替えが完了したと判定する、
     ホスト装置用インタフェース装置。
  2.  前記第1信号レベルは、ローレベルである、
     請求項1に記載のホスト装置用インタフェース装置。
  3.  前記コントロール部は、前記ホスト装置とスレーブ装置との間の通信に使用されるインタフェース電圧を切り替える場合、全ての前記入出力端子部を入力状態とする、
     請求項1または2に記載のホスト装置用インタフェース装置。
  4.  前記コントロール部は、前記入出力端子部への入力信号がインタフェース電圧切り替え後のインタフェース電圧においてハイレベルになると切り替え完了と判定する、
     請求項1から3のいずれかに記載のホスト装置用インタフェース装置。
  5.  スレーブ装置と接続してデータや命令の送受信を行うホスト装置に用いられ、前記スレーブ装置と前記ホスト装置と間の通信において使用されるインタフェース電圧を切り替えるためのホスト装置用インタフェース装置であって、
     前記データや命令の送受信を行うためのクロック信号を出力するクロック出力部と、
     1または複数の入出力端子部を有し、第1のインタフェース電圧と第2のインタフェース電圧のいずれかを用いて前記データや命令の送受信を行う端子群と、
     前記ホスト装置と前記スレーブ装置との間の通信に使用されるインタフェース電圧を、前記第1のインタフェース電圧と前記第2のインタフェース電圧のいずれかを選択し切り替えるインタフェース電圧切り替え部と、
    を備え、
     前記インタフェース電圧切り替え部は、
     コントロール部と、
     前記コントロール部により制御され、前記ホスト装置と前記スレーブ装置との間の通信に使用されるインタフェース電圧を切り替える場合、前記クロック出力部が出力する信号レベルを第1信号レベルによる出力とし、前記ホスト装置のインタフェース電圧の切り替えが完了すると、切り替え後のインタフェース電圧によるクロック信号を、前記クロック出力部から出力するクロック制御部と
     前記コントロール部により制御され、前記ホスト装置と前記スレーブ装置との間の通信に使用されるインタフェース電圧を切り替える場合、前記1または複数の入出力端子部を前記第1信号レベルによる出力状態とし、前記ホスト装置のインタフェース電圧切り替えが完了すると、前記入出力端子部を前記第1信号レベル出力から入力状態へ切り替え、前記入出力端子部への入力信号の信号レベルを監視し、前記入出力端子部への入力信号の信号レベルが前記スレーブ装置のインタフェース電圧の切り替え完了を示す信号レベルになったことを検出したとき、その検出結果を、前記コントロール部に通知する入出力端子制御部と、
    を有し、
     前記コントロール部は、
     前記クロック制御部が、切り替え後のインタフェース電圧によるクロック信号を出力している状態になった後であり、かつ、前記入出力端子制御部から、前記スレーブ装置のインタフェース電圧の切り替え完了を検出したことを示す通知を受けた場合、前記スレーブ装置のインタフェース電圧の切り替えが完了したと判定する、
     ホスト装置用インタフェース装置。
  6.  前記コントロール部は、前記ホスト装置とスレーブ装置との間の通信に使用されるインタフェース電圧を切り替える場合、全ての前記入出力端子部を、前記第1信号レベルによる出力状態とする、
     請求項5に記載のホスト装置用インタフェース装置。
  7.  前記インタフェース電圧切り替え部は、インタフェース電圧切り替え時にデータ送受信を行う入出力端子を、前記第1信号レベルによる出力状態とする、
     請求項5または6に記載のホスト装置用インタフェース装置。
  8.  前記第1信号レベルは、ローレベルである、
     請求項5から7のいずれかに記載のホスト装置用インタフェース装置。
  9.  前記インタフェース電圧切り替え部は、前記入出力端子への入力信号がインタフェース電圧切り替え後のインタフェース電圧においてハイレベルになると切り替え完了と判定する、
     請求項8に記載のホスト装置インタフェース装置。
  10.  ホスト装置と接続してデータや命令の送受信を行うスレーブ装置に用いられ、前記スレーブ装置と前記ホスト装置と間の通信において使用されるインタフェース電圧を切り替えるためのスレーブ装置用インタフェース装置であって、
     前記データや命令の送受信を行うためのクロック信号を入力するクロック入力部と、
     1または複数の入出力端子部を有し、第1のインタフェース電圧と第2のインタフェース電圧のいずれかを用いて前記データや命令の送受信を行う端子群と、
     前記ホスト装置と前記スレーブ装置との間の通信に使用されるインタフェース電圧を、前記第1のインタフェース電圧と前記第2のインタフェース電圧のいずれかを選択し切り替えるインタフェース電圧切り替え部と、
    を備え、
     前記インタフェース電圧切り替え部は、
     コントロール部と、
     前記コントロール部により制御され、前記ホスト装置と前記スレーブ装置との間の通信に使用されるインタフェース電圧を切り替える場合、前記1または複数の入出力端子部を第1信号レベルによる出力状態とし、
     前記スレーブ装置のインタフェース電圧切り替えが完了すると、前記入出力端子部を前記第1信号レベルによる出力状態から入力状態へ切り替える入出力端子制御部と、
    を有する、
     スレーブ装置用インタフェース装置。
  11.  前記入出力端子制御部は、前記ホスト装置とスレーブ装置との間の通信に使用されるインタフェース電圧を切り替える場合、すべての入出力端子部を、前記第1信号レベルによる出力状態にする、
     請求項10に記載のスレーブ装置用インタフェース装置。
  12.  前記インタフェース電圧切り替え部は、
     前記入出力端子部を、前記クロック入力部に入力される前記クロック信号に同期して、前記第1信号レベルによる出力状態から入力状態に切り替えることにより、前記ホスト装置のインタフェース電圧切り替えが完了したと判定する、
     請求項10または11に記載のスレーブ装置用インタフェース装置。
  13.  前記インタフェース電圧切り替え部は、
     前記入出力端子部を、前記クロック入力部に入力される前記クロック信号に同期して、前記第1信号レベルによる出力状態から入力状態に切り替えた後、前記入出力端子部への入力に切り替え完了を示す信号が入力されることにより、前記ホスト装置のインタフェース電圧切り替えが完了したと判定する、
     請求項10から12のいずれかに記載のスレーブ装置用インタフェース装置。
  14.  前記インタフェース電圧切り替え部は、
     インタフェース電圧切り替えが完了すると、前記クロック入力部に入力される前記クロック信号に同期して、前記入出力端子部を、前記第1信号レベルによる出力状態から入力状態へ切り替える、
     請求項10または11の記載のスレーブ装置用インタフェース装置。
  15.  前記インタフェース電圧切り替え部は、
     インタフェース電圧の切り替えが完了すると、前記第1信号レベルによる出力状態である入出力端子部のうちの一部を入力状態に切り替え、前記ホスト装置から前記クロック入力部に入力される前記クロック信号に同期して、前記第1信号レベルによる出力状態となっている残りの入出力端子を入力状態に切り替える、
     請求項10から11及び14のいずれかに記載のスレーブ装置用インタフェース装置。
  16.  前記入出力端子制御部は、オープンドレイン方式で前記入出力端子部から信号を出力することができる、
     請求項10から15のいずれかに記載のスレーブ装置用インタフェース装置。
  17.  前記インタフェース電圧切り替え部は、
     何らかの異常によってインタフェース電圧の切り替えが完了しなかった場合、一定時間後に、前記端子群に含まれ、前記データや命令の送受信を行う端子部である命令送受信端子部を、第1信号レベルによる出力状態から入力状態へ切り替える、
     請求項10から16のいずれかに記載のスレーブ装置用インタフェース装置。
  18.  前記第1信号レベルは、ローレベルである、
     請求項10から17のいずれかに記載のスレーブ装置用インタフェース装置。
  19.  前記インタフェース電圧切り替え部は、前記入出力端子部への入力信号がハイレベルになると、インタフェース電圧切り替えが完了したと判定する、
     請求項18に記載のスレーブ装置用インタフェース装置。
  20.  請求項1から9のいずれかに記載のホスト装置用インタフェース装置を備え、
     前記ホスト装置用インタフェース装置を介して、スレーブ装置と接続してデータや命令の送受信を行う、
     ホスト装置。
  21.  前記スレーブ装置と前記ホスト装置と間の通信において使用されるインタフェース電圧を切り替える処理を行う前に、前記スレーブ装置がインタフェース電圧切り替えにかかる時間を問い合わせるための命令を、前記スレーブ装置に対して発行する、
     請求項20記載のホスト装置。
  22.  前記スレーブ装置と前記ホスト装置と間の通信において使用されるインタフェース電圧を切り替える処理が完了した後に、正しくインタフェース電圧が切り替わったことを確認するための命令を、前記スレーブ装置に対して発行する、
     請求項20または21に記載のホスト装置。
  23.  請求項10から19のいずれかに記載のスレーブ装置用インタフェース装置を備え、
     前記スレーブ装置用インタフェース装置を介して、前記ホスト装置と接続してデータや命令の送受信を行う、
     スレーブ装置。
  24.  前記ホスト装置からの命令に対する応答に、前記インタフェース電圧の切り替えにかかる時間の最大値に関する情報を含ませることができる、
     請求項23に記載のスレーブ装置。
  25.  前記ホスト装置からの命令に対する応答に、前記インタフェース電圧の切り替えが正しく完了したことを示すステータス情報を含ませることができる、
     請求項23または24に記載のスレーブ装置。
  26.  請求項20~22のいずれかに記載のホスト装置と、
     請求項23~25のいずれかに記載のスレーブ装置と、
    を備える通信システム。
  27.  ホスト装置とスレーブ装置と間の通信において使用されるインタフェース電圧を切り替えるインタフェース電圧の切り替え方法であって、
     前記ホスト装置が、前記スレーブ装置へインタフェース電圧切り替えを指示する命令を発行するステップと、
     前記スレーブ装置が、前記インタフェース電圧切り替えを指示する命令への応答を、前記ホスト装置に返すステップと、
     前記ホスト装置が、前記スレーブ装置に出力するクロック信号の信号レベルを、第1信号レベルに固定することでクロック出力を停止させるステップと、
     前記ホスト装置が、前記ホスト装置に含まれる、1または複数の入出力端子部を、入力状態とするステップと、
     前記スレーブ装置が、前記スレーブ装置に含まれる、1以上の入出力端子を、前記第1信号レベルによる出力状態とするステップと、
     前記スレーブ装置が、前記スレーブ装置のインタフェース電圧切り替えが完了すると、前記スレーブ装置の前記入出力端子を、第1信号レベルによる出力状態から入力状態へ切り替えるステップと、
     前記ホスト装置が、前記ホスト装置のインタフェース電圧切り替えが完了すると、停止させていた前記クロック出力を再開させるステップと、
     前記ホスト装置が、前記クロック出力再開後に、前記ホスト装置の前記入出力端子のへの入力に、前記スレーブ装置のインタフェース電圧の切り替え完了を示す信号が入力されたことを検知して、前記スレーブ装置のインタフェース電圧の切り替えが完了したと判定するステップと、
    を備える、
     インタフェース電圧の切り替え方法。
  28.  クロック信号の通信用のバスである第1バスと、コマンド等の通信用の第2バスと、データ等の通信用の第3バスとを介して、通信するホスト装置とスレーブ装置との間の通信において使用されるインタフェース電圧を第1のインタフェース電圧V1から第2のインタフェース電圧V2に切り替えるインタフェース電圧の切り替え方法であって、
    (1)前記ホスト装置が、前記スレーブ装置に対して、コマンドCMDを発行して、インタフェース電圧切り替えシーケンスを開始させるステップと、
    (2)前記スレーブ装置が、前記ホスト装置に対して、前記コマンドCMDに対するレスポンスを返すステップと、
    (3)前記スレーブ装置が、前記ホスト装置へのレスポンス送信直後に、前記第2バスおよび前記第3バスの信号レベルをローレベルにするステップと、
    (4)前記ホスト装置が、前記クロック信号の前記スレーブ装置への供給を停止し、
     前記スレーブ装置が、前記ホスト装置による前記クロック信号の供給の停止後、インタフェース電圧の切り替え処理を開始し、
     前記ホスト装置が、前記第2バスまたは前記第3バスのいずれか一つの信号レベルをチェックすることにより、インタフェース電圧の切り替えシーケンスが開始されるか否かを検出し、
     前記ホスト装置により、前記第2バスまたは前記第3バスのいずれか一つの信号レベルにおいて、ローレベルが検出されなければ、前記ホスト装置1が、インタフェース電圧の切り替えシーケンスを中止し、パワーサイクルを実行するステップと、
    (5)前記スレーブ装置が、前記スレーブ装置に含まれるレギュレータから出力されるインタフェース電圧切り替え後の電圧を所定の時間T1以内に安定させ、
     前記ホスト装置が、少なくとも前記所定の時間T1の間、前記クロック信号の信号レベルをローレベルに保つステップと、
    (6)前記ステップ(4)の処理時刻から前記所定の時間T1経過後、前記ホスト装置に含まれる前記レギュレータから出力される電圧が安定すると、前記ホスト装置1が、第2のインタフェース電圧V2でクロックの供給を再開させ、
     前記スレーブ装置が、前記クロック信号の信号レベルが第2のインタフェース電圧V2に基づく信号レベルであるかどうかをチェックするステップと、
    (7)前記スレーブ装置2は、前記クロック信号を検出することにより、少なくとも前記クロック信号の1クロック期間、第2のインタフェース電圧V2で、前記第2のバスの信号レベルをハイレベルにした後、前記第2のバスを解放するステップと、
    (8)前記スレーブ装置が、前記ホスト装置の前記第2のバスに接続されるプルアップ抵抗R1を介して、前記ホスト装置が、前記第2のバスを、前記第2のインタフェース電圧V2にするかどうかをチェックするステップと、
    (9)インタフェース電圧の切り替えが無事完了すると、前記スレーブ装置が、少なくとも1クロック周期分、前記第3のバスをハイレベルにした後、前記第3のバスを解放し、
     前記第3のバスの信号レベルが、クロックの供給が再開されてから所定の時間T2内に、ハイレベルにされ、
     前記ホスト装置が、クロック供給開始時刻t3から所定の時間T2経過後、前記第3のバスの信号レベルがハイレベルであるかどうかをチェックするステップと、
    を備えるインタフェース電圧の切り替え方法。
  29.  ホスト装置とスレーブ装置と間の通信において使用されるインタフェース電圧を切り替えるインタフェース電圧の切り替え方法であって、
     前記ホスト装置が、前記スレーブ装置へインタフェース電圧切り替えを指示する命令を発行するステップと、
     前記スレーブ装置が、前記インタフェース電圧切り替えを指示する命令への応答を、前記ホスト装置に返すステップと、
     前記ホスト装置が、前記スレーブ装置に出力するクロック信号の信号レベルを、第1信号レベルに固定することでクロック出力を停止させるステップと、
     前記ホスト装置が、前記ホスト装置に含まれる、1または複数の入出力端子部を、前記第1信号レベルによる出力状態とするステップと、
     前記スレーブ装置が、前記スレーブ装置に含まれる、1または複数の入出力端子部を、前記第1信号レベルによる出力状態とするステップと、
     前記スレーブ装置が、前記スレーブ装置のインタフェース電圧切り替えが完了すると、前記スレーブ装置の前記入出力端子を、前記第1信号レベルによる出力状態から入力状態へ切り替えるステップと、
     前記ホスト装置が、前記ホスト装置のインタフェース電圧切り替えが完了すると、停止させていた前記クロック出力を再開させるステップと、
     前記ホスト装置が、前記ホスト装置のインタフェース電圧切り替えが完了すると、前記入出力端子を前記第1信号レベルによる出力状態から入力状態へ切り替えるステップと、
     前記ホスト装置が、前記クロック出力を再開後、前記ホスト装置の前記入出力端子への入力に、前記スレーブ装置のインタフェース電圧の切り替え完了を示す信号が入力されたことを検知してスレーブ装置のインタフェース電圧の切り替えが完了したと判定するステップと、
    を備える、
     インタフェース電圧の切り替え方法。
  30.  前記第1信号レベルは、ローレベルである、
     請求項27または29に記載のインタフェース電圧の切り替え方法。
     
     
PCT/JP2009/000908 2008-02-29 2009-02-27 ホスト装置用インタフェース装置、スレーブ装置用インタフェース装置、ホスト装置、スレーブ装置、通信システム、及びインタフェース電圧切り替え方法 WO2009107400A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
EP09713710.3A EP2249227B1 (en) 2008-02-29 2009-02-27 Interface device for host device, interface device for slave device, host device, slave device, communication system and interace voltage switching method
US12/810,521 US8067861B2 (en) 2008-02-29 2009-02-27 Interface device for host device, interface device for slave device, host device, slave device, communication system and interface voltage switching method
CN2009801017789A CN101910972B (zh) 2008-02-29 2009-02-27 主装置用接口装置、附属装置用接口装置、主装置、附属装置、通信系统、以及接口电压切换方法
JP2010500579A JP5186548B2 (ja) 2008-02-29 2009-02-27 ホスト装置用インタフェース装置、スレーブ装置用インタフェース装置、ホスト装置、スレーブ装置、通信システム、及びインタフェース電圧切り替え方法
US13/272,534 US8212429B2 (en) 2008-02-29 2011-10-13 Interface device for host device, interface device for slave device, host device, slave device, communication system and interface voltage switching method
US13/272,563 US8207638B2 (en) 2008-02-29 2011-10-13 Interface device for host device, interface device for slave device, host device, slave device, communication system and interface voltage switching method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008049360 2008-02-29
JP2008-049360 2008-02-29

Related Child Applications (3)

Application Number Title Priority Date Filing Date
US12/810,521 A-371-Of-International US8067861B2 (en) 2008-02-29 2009-02-27 Interface device for host device, interface device for slave device, host device, slave device, communication system and interface voltage switching method
US13/272,534 Division US8212429B2 (en) 2008-02-29 2011-10-13 Interface device for host device, interface device for slave device, host device, slave device, communication system and interface voltage switching method
US13/272,563 Division US8207638B2 (en) 2008-02-29 2011-10-13 Interface device for host device, interface device for slave device, host device, slave device, communication system and interface voltage switching method

Publications (1)

Publication Number Publication Date
WO2009107400A1 true WO2009107400A1 (ja) 2009-09-03

Family

ID=41015807

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/000908 WO2009107400A1 (ja) 2008-02-29 2009-02-27 ホスト装置用インタフェース装置、スレーブ装置用インタフェース装置、ホスト装置、スレーブ装置、通信システム、及びインタフェース電圧切り替え方法

Country Status (5)

Country Link
US (3) US8067861B2 (ja)
EP (1) EP2249227B1 (ja)
JP (2) JP5186548B2 (ja)
CN (1) CN101910972B (ja)
WO (1) WO2009107400A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016132733A1 (ja) * 2015-02-16 2016-08-25 パナソニックIpマネジメント株式会社 ホスト装置、スレーブ装置、インターフェイス半導体装置及びリムーバブルシステム
JP2017097825A (ja) * 2015-11-16 2017-06-01 株式会社東芝 ホスト機器および拡張デバイス
JP2017123156A (ja) * 2016-01-06 2017-07-13 パナソニックIpマネジメント株式会社 ホスト装置、スレーブ装置及びリムーバブルシステム
CN108885386A (zh) * 2016-03-31 2018-11-23 佳能株式会社 附属设备、成像装置和通信控制程序
US10339083B2 (en) 2016-01-06 2019-07-02 Panasonic Intellectual Property Management Co., Ltd. Host device, slave device, and removable system
WO2023162555A1 (ja) 2022-02-22 2023-08-31 パナソニックIpマネジメント株式会社 ホスト装置、スレーブ装置およびホスト-スレーブシステム

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9798370B2 (en) * 2009-03-30 2017-10-24 Lenovo (Singapore) Pte. Ltd. Dynamic memory voltage scaling for power management
US8645772B2 (en) * 2010-08-25 2014-02-04 Itron, Inc. System and method for managing uncertain events for communication devices
US8892922B2 (en) * 2010-11-30 2014-11-18 Apple Inc. Voltage detection
WO2013059987A1 (zh) * 2011-10-25 2013-05-02 深圳市海思半导体有限公司 降低动态功耗的方法和电子设备
JP5527830B2 (ja) * 2012-08-30 2014-06-25 Necインフロンティア株式会社 主装置間インターフェース装置、それを含む主装置システム及び主装置間インターフェース方法
JP6490058B2 (ja) * 2014-04-17 2019-03-27 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカPanasonic Intellectual Property Corporation of America 車載ネットワークシステム及び不正検知方法
JP2016029556A (ja) * 2014-07-15 2016-03-03 株式会社東芝 ホスト機器および拡張性デバイス
US10454412B2 (en) * 2015-07-31 2019-10-22 International Business Machines Corporation Tunable photonic harvesting for solar energy conversion and dynamic shading tolerance
KR20180073119A (ko) * 2016-12-22 2018-07-02 삼성전자주식회사 전자 장치 및 그의 에러 검출 방법
US11157064B2 (en) * 2017-09-28 2021-10-26 Intel Corporation Techniques to dynamically enable and disable accelerator devices in compute environments
KR20200054004A (ko) * 2018-11-09 2020-05-19 삼성전자주식회사 호스트와 통신을 수행하는 전자 장치 및 그 동작 방법
CN111572596B (zh) * 2020-06-04 2024-08-09 哈尔滨铁路减速顶调速研究有限公司 一种机车信号主机输出信息在车检测系统
WO2022113601A1 (ja) 2020-11-24 2022-06-02 パナソニックIpマネジメント株式会社 ホスト装置、スレーブ装置およびデータ転送システム
JP7320707B2 (ja) * 2021-02-16 2023-08-04 パナソニックIpマネジメント株式会社 ホスト装置、スレーブ装置およびデータ転送システム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002169631A (ja) 2000-11-30 2002-06-14 Hitachi Ltd 情報処理装置およびi/oカード
JP2003514296A (ja) * 1999-11-09 2003-04-15 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド プロセッサの動作パラメータをその環境に従って動的に調節する方法
WO2006117966A1 (ja) * 2005-04-27 2006-11-09 Matsushita Electric Industrial Co., Ltd. カード型電子装置及びホスト装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734585A (en) * 1994-11-07 1998-03-31 Norand Corporation Method and apparatus for sequencing power delivery in mixed supply computer systems
US6078319A (en) * 1995-04-17 2000-06-20 Cirrus Logic, Inc. Programmable core-voltage solution for a video controller
US5894238A (en) * 1997-01-28 1999-04-13 Chien; Pien Output buffer with static and transient pull-up and pull-down drivers
US6515507B1 (en) * 1999-07-01 2003-02-04 Altera Corporation Control pin for specifying integrated circuit voltage levels
US6512401B2 (en) * 1999-09-10 2003-01-28 Intel Corporation Output buffer for high and low voltage bus
JP2001093275A (ja) * 1999-09-20 2001-04-06 Mitsubishi Electric Corp 半導体集積回路装置
JP4649009B2 (ja) * 2000-03-08 2011-03-09 株式会社東芝 カードインタフェースを備えた情報処理装置、同装置に装着可能なカード型電子機器、及び同装置におけ動作モード設定方法
JP3461323B2 (ja) * 2000-03-28 2003-10-27 シャープ株式会社 Pcカード
US6721892B1 (en) * 2000-05-09 2004-04-13 Palmone, Inc. Dynamic performance adjustment of computation means
US6664775B1 (en) * 2000-08-21 2003-12-16 Intel Corporation Apparatus having adjustable operational modes and method therefore
US6952112B2 (en) * 2000-11-30 2005-10-04 Renesas Technology Corporation Output buffer circuit with control circuit for modifying supply voltage and transistor size
JP3976237B2 (ja) * 2002-02-13 2007-09-12 シャープ株式会社 半導体記憶装置および電子情報機器
US20040128565A1 (en) * 2002-12-31 2004-07-01 Intel Corporation (A Delaware Corporation) System for driving clock signal over a bus for a slave device
EP1584020B1 (en) * 2003-01-13 2011-08-10 ARM Limited Data processing performance control
CN1519679B (zh) * 2003-01-21 2010-04-28 英业达股份有限公司 调整中央处理器工作频率的装置及其方法
US7290161B2 (en) * 2003-03-24 2007-10-30 Intel Corporation Reducing CPU and bus power when running in power-save modes
JP4653960B2 (ja) * 2003-08-07 2011-03-16 ルネサスエレクトロニクス株式会社 メモリカードおよび不揮発性メモリ混載マイコン
KR100560767B1 (ko) * 2003-09-02 2006-03-13 삼성전자주식회사 탈착 가능한 저장 장치를 포함하는 시스템 및 그것의 제어방법
KR100884235B1 (ko) * 2003-12-31 2009-02-17 삼성전자주식회사 불휘발성 메모리 카드
US7698575B2 (en) * 2004-03-30 2010-04-13 Intel Corporation Managing power consumption by requesting an adjustment to an operating point of a processor
US7180813B2 (en) * 2004-12-15 2007-02-20 Stmicroelectronics, Inc. Programmable system device having a shared power supply voltage generator for FLASH and PLD modules
US7246027B2 (en) * 2005-03-11 2007-07-17 Sigmatel, Inc. Power optimization of a mixed-signal system on an integrated circuit
JP2006276967A (ja) * 2005-03-28 2006-10-12 Renesas Technology Corp 半導体装置
US7522941B2 (en) * 2005-05-23 2009-04-21 Broadcom Corporation Method and apparatus for reducing standby power consumption of a handheld communication system
US7707435B2 (en) * 2005-06-16 2010-04-27 Broadcom Corporation Method and system for safe and efficient chip power down drawing minimal current when a device is not enabled
US7212463B2 (en) * 2005-09-23 2007-05-01 Sigma Tel, Inc. Method and system of operating mode detection
US8051231B2 (en) * 2008-11-06 2011-11-01 International Business Machines Corporation Data communications among electronic devices within a computer
JP5254449B2 (ja) * 2009-12-07 2013-08-07 パナソニック株式会社 不揮発性記憶装置、ホスト装置、記憶システム、データ通信方法およびプログラム
JP5789759B2 (ja) * 2010-03-16 2015-10-07 パナソニックIpマネジメント株式会社 情報処理装置、不揮発性記憶装置、情報処理システム及び不揮発性メモリコントローラ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003514296A (ja) * 1999-11-09 2003-04-15 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド プロセッサの動作パラメータをその環境に従って動的に調節する方法
JP2002169631A (ja) 2000-11-30 2002-06-14 Hitachi Ltd 情報処理装置およびi/oカード
WO2006117966A1 (ja) * 2005-04-27 2006-11-09 Matsushita Electric Industrial Co., Ltd. カード型電子装置及びホスト装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016132733A1 (ja) * 2015-02-16 2016-08-25 パナソニックIpマネジメント株式会社 ホスト装置、スレーブ装置、インターフェイス半導体装置及びリムーバブルシステム
JP2017097825A (ja) * 2015-11-16 2017-06-01 株式会社東芝 ホスト機器および拡張デバイス
JP2017123156A (ja) * 2016-01-06 2017-07-13 パナソニックIpマネジメント株式会社 ホスト装置、スレーブ装置及びリムーバブルシステム
US10339083B2 (en) 2016-01-06 2019-07-02 Panasonic Intellectual Property Management Co., Ltd. Host device, slave device, and removable system
CN108885386A (zh) * 2016-03-31 2018-11-23 佳能株式会社 附属设备、成像装置和通信控制程序
US10785399B2 (en) 2016-03-31 2020-09-22 Canon Kabushiki Kaisha Accessory device, imaging apparatus, and communication control program
US11381727B2 (en) 2016-03-31 2022-07-05 Canon Kabushiki Kaisha Accessory device, imaging apparatus, and communication control program
WO2023162555A1 (ja) 2022-02-22 2023-08-31 パナソニックIpマネジメント株式会社 ホスト装置、スレーブ装置およびホスト-スレーブシステム

Also Published As

Publication number Publication date
CN101910972A (zh) 2010-12-08
EP2249227A1 (en) 2010-11-10
US8067861B2 (en) 2011-11-29
US8212429B2 (en) 2012-07-03
EP2249227B1 (en) 2015-05-27
US8207638B2 (en) 2012-06-26
JP5395948B2 (ja) 2014-01-22
JP5186548B2 (ja) 2013-04-17
CN101910972B (zh) 2013-03-20
JP2013101636A (ja) 2013-05-23
JPWO2009107400A1 (ja) 2011-06-30
US20100264753A1 (en) 2010-10-21
US20120033717A1 (en) 2012-02-09
EP2249227A4 (en) 2014-06-25
US20120032528A1 (en) 2012-02-09

Similar Documents

Publication Publication Date Title
JP5395948B2 (ja) ホスト装置用インタフェース装置、スレーブ装置用インタフェース装置、ホスト装置、スレーブ装置、通信システム、及びインタフェース電圧切り替え方法
US9342131B2 (en) USB hub and control method of USB hub
US8495270B2 (en) Communication interface device and communication method
KR20110121357A (ko) 디버깅 기능을 지원하는 타겟 장치 및 그것을 포함하는 테스트 시스템
CN116450549A (zh) 安全数字卡的方法、闪存控制器以及电子装置
US20150253842A1 (en) Semiconductor device, and power control method for usbotg
US20130304999A1 (en) Electronic device and serial data communication method
US20090177780A1 (en) Method and apparatus for data processing
US8203361B2 (en) Circuit system including first circuit sub-system, second circuit sub-system and bidirectional bus, circuit sub-system and method
JP2008129836A (ja) 処理装置
JP2007272943A (ja) 不揮発性半導体記憶装置
JP4364211B2 (ja) カード装置
JP2009199106A (ja) インターフェース回路、該インターフェース回路を備えた電子機器、通信システム、及び電圧切り替え方法
CN111797583A (zh) 引脚复用装置以及控制引脚复用装置的方法
CN112165544B (zh) 电子设备通信控制方法、装置及电子设备
CN114661127B (zh) 一种复位电路、复位方法和芯片
CN111427719B (zh) 一种提升soc系统可靠性和异常重启性能的方法和装置
US20240345976A1 (en) Single clock lane operation for a main band of a die-to-die connection
JP6906369B2 (ja) コンピュータシステム、その制御方法、及びプログラム
CN117631802A (zh) 接口控制方法、装置、系统及计算机设备
CN117097358A (zh) 系统及其操作方法
JP2012008630A (ja) シリアルメモリ・コントロールシステム、方法およびプログラム
JP2009169677A (ja) Usb接続のための制御回路、電子回路、電子装置及びusb接続方法
JPH08191319A (ja) データ通信システム
JP2004252840A (ja) 中継器およびその制御方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980101778.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09713710

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2010500579

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 12810521

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2009713710

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE