JP5971101B2

JP5971101B2 - データ処理装置

Info

Publication number: JP5971101B2
Application number: JP2012267192A
Authority: JP
Inventors: 威織永露; 吉田　一郎; 一郎吉田; 清彦澤田
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2012-12-06
Filing date: 2012-12-06
Publication date: 2016-08-17
Anticipated expiration: 2032-12-06
Also published as: WO2014087576A1; CN104838363B; CN104838363A; US9753808B2; DE112013005865T5; US20160004600A1; JP2014115703A; TWI544327B; TW201439753A

Description

本発明は、デジタルデータを演算する演算手段と、前記演算手段の動作電源を管理する電源管理手段とを有するデジタルデータ処理手段を備え、前記演算手段と前記電源管理手段とが両者の間でコマンドを転送するデータ処理装置に関する。

従来より、例えばパーソナルコンピュータやスマートホン等の多種多様な電子機器としてのデータ処理装置が供されている。この種のデータ処理装置として、例えば画像データや音楽データ等の大容量のデジタルデータを処理するデジタルデータ処理手段を有するものがある。例えばパーソナルコンピュータ等では、デジタルデータ処理手段の動作に異常が発生すると、ユーザが例えばリセット釦を押下する等のリセット操作を行うことで、デジタルデータ処理手段をリセットする（異常を解消する）ことができる。

ところが、例えば車両ナビゲーション装置等の車両に搭載されるデータ処理装置において、デジタルデータ処理手段の動作に異常が発生する毎にリセット操作を行う構成では、運転者の運転に対する集中を妨げる可能性がある。特許文献１には、リセットする方法として、マイクロコンピュータを監視するための監視用マイクロコンピュータを設けた構成が開示されている。この構成では、マイクロコンピュータの動作に異常が発生したか否かを監視用マイクロコンピュータにより監視し、異常が発生すると、その異常が発生したマイクロコンピュータを監視用マイクロコンピュータによりリセットする。

特開２０１１−２２９３４号公報

上記した特許文献１に開示されている方法では、ユーザがリセット操作を行わなくとも、異常が発生したマイクロコンピュータをリセットすることが可能となる。しかしながら、ユーザインタフェースの機能がデジタルデータ処理手段に付帯していると、異常が発生したデジタルデータ処理手段をリセットしている期間では、例えばユーザからの操作入力の受付や表示画面の切換等が不可能となり、ユーザインタフェースの機能が一時的に停止するという問題がある。

本発明は、上記した事情に鑑みてなされたものであり、その目的は、デジタルデータを処理するデジタルデータ処理手段の動作に異常が発生した場合に、その異常が発生したデジタルデータ処理手段を適切にリセットすることができつつ、そのデジタルデータ処理手段をリセットしている期間でもユーザインタフェースの機能を適切に発揮することができるデータ処理装置を提供することにある。

請求項１に記載した発明によれば、デジタルデータを演算する演算手段と、演算手段の動作電源を管理する電源管理手段とを有するデジタルデータ処理手段を備え、演算手段と電源管理手段とが両者の間でコマンドを転送する。制御手段は、演算手段と電源管理手段との間で転送されるコマンドの転送状態を監視することでデジタルデータ処理手段の動作を診断し、デジタルデータ処理手段の一部又は全体の動作に異常が発生したと判定すると、ユーザインタフェースの機能を実現するユーザインタフェース手段の動作と関係なく、その異常が発生したデジタルデータ処理手段の一部又は全体をリセットする。

即ち、デジタルデータを処理するデジタルデータ処理手段と、ユーザインタフェースの機能を実現するユーザインタフェース手段を制御する制御手段とを分離した構成とし、デジタルデータ処理手段の一部又は全体の動作に異常が発生すると、ユーザインタフェース手段の動作と関係なく、その異常が発生したデジタルデータ処理手段の一部又は全体をリセットする。これにより、異常が発生したデジタルデータ処理手段を適切にリセットすることができつつ、そのデジタルデータ処理手段をリセットしている期間でもユーザインタフェースの機能を適切に発揮することができる。

本発明の一実施形態を示す機能ブロック図シーケンス図インタフェース基板側ＣＰＵがリセット信号を出力する態様を示す図インタフェース基板側ＣＰＵが動作制限信号を出力する態様を示す図

以下、本発明を車両に搭載可能な車両用データ処理装置に適用した一実施形態について図面を参照して説明する。車両用データ処理装置１は、車両に搭載可能であり、デジタル基板２（第１の基板に相当）と、インタフェース基板３（第２の基板に相当）とを有する。車両に搭載可能とは車両に対して固定状態で搭載されている態様及び車両に対して着脱可能に搭載されている態様の何れも含む。デジタル基板２とインタフェース基板３とは接続ケーブル４を介して着脱可能に接続されている。接続ケーブル４のケーブル部５の一端側に設けられているコネクタ６がデジタル基板２のコネクタ７に接続されると共に、接続ケーブル４のケーブル部５の他端側に設けられているコネクタ８がインタフェース基板３のコネクタ９に接続されることで、デジタル基板２とインタフェース基板３とがデータ転送可能に接続される。

デジタル基板２は、デジタル基板側ＣＰＵ１０（演算手段に相当）及びＰＭＩＣ（Power Management Integrated Circuit）１１（電源管理手段に相当）を有するデジタルデータ処理部１２（デジタルデータ処理手段に相当）と、メモリ１３と、インタフェース部１４と、デコーダ１５とを実装している。

メモリ１３は、デジタル基板側ＣＰＵ１０が実行可能な動作プログラムを記憶している。デジタル基板側ＣＰＵ１０は、メモリ１３に記憶されている動作プログラムを読出して実行する。デジタル基板側ＣＰＵ１０は、動作プログラムを実行することで、例えば画像データや音楽データ等の大容量のデジタルデータを処理する。デジタル基板側ＣＰＵ１０は、大容量のデジタルデータをソフトウェアで処理する性質上、後述するインタフェース基板側ＣＰＵ１７が使用する所謂リアルタイムＯＳ（Operating System）と称されるソフトウェアよりも容量が大きなソフトウェアを使用する。即ち、デジタル基板側ＣＰＵ１０は、動作電源の供給が開始されると、ＯＳをロードする等の起動準備を行った後に起動することになるが、容量が大きなソフトウェアを使用する分、その起動準備にある程度の時間を要する。起動準備に要する時間はデジタル基板側ＣＰＵ１０がロードするＯＳの種類にも依存する。

ＰＭＩＣ１１は、インタフェース基板３から接続ケーブル４を介して供給される電源をデジタル基板側ＣＰＵ１０に動作電源として供給すると共に、そのデジタル基板側ＣＰＵ１０の動作電源を管理する。具体的には、ＰＭＩＣ１１は、デジタル基板側ＣＰＵ１０の状態を示す状態通知コマンドを当該デジタル基板側ＣＰＵ１０から定期的に入力し、デジタル基板側ＣＰＵ１０の状態を特定することで、デジタル基板側ＣＰＵ１０の状態に応じて当該デジタル基板側ＣＰＵ１０に供給する動作電源を制御する。即ち、ＰＭＩＣ１１は、デジタル基板側ＣＰＵ１０が低負荷状態（アイドル状態等）であると特定すると、デジタル基板側ＣＰＵ１０に供給する動作電源の電力を低下させ、省電力化を優先する。一方、ＰＭＩＣ１１は、デジタル基板側ＣＰＵ１０が高負荷状態であると特定すると、デジタル基板側ＣＰＵ１０に供給する動作電源の電力を増加させ、処理速度を優先する。

又、ＰＭＩＣ１１は、デジタル基板側ＣＰＵ１０に供給している動作電源の電力が正常であるか否かを問合わせる問合コマンドをデジタル基板側ＣＰＵ１０に定期的に出力する。デジタル基板側ＣＰＵ１０は、ＰＭＩＣ１１から問合コマンドを入力すると、デジタル基板側ＣＰＵ１０から供給されている動作電源の電力が正常であれば、動作電源の電力が正常であることを示す応答コマンドをＰＭＩＣ１１に出力する。一方、デジタル基板側ＣＰＵ１０は、動作電源の電力が正常でなければ（異常であれば）、動作電源の電力が正常でないことを示す応答コマンドをＰＭＩＣ１１に出力する。ＰＭＩＣ１１は、デジタル基板側ＣＰＵ１０から動作電源の電力が正常であることを示す応答コマンドを入力すれば、デジタル基板側ＣＰＵ１０の動作電源の電力が正常であると特定する。一方、ＰＭＩＣ１１は、デジタル基板側ＣＰＵ１０から動作電源の電力が正常でないことを示す応答コマンドを入力すれば、又は問合コマンドを出力した時点から動作電源の電力が正常であることを示す応答コマンドを所定期間内に入力しなければ、デジタル基板側ＣＰＵ１０の動作電源の電力が正常でないと特定する。

又、ＰＭＩＣ１１は、詳しくは後述するインタフェース基板側ＣＰＵ１７からリセット信号を入力すると、その入力したリセット信号の種別に応じて、デジタル基板側ＣＰＵ１０のみ（デジタルデータ処理部１２の一部）をリセットするか、自身とデジタル基板側ＣＰＵ１０（デジタルデータ処理部１２の全体）をリセットするかを選択する。具体的には、ＰＭＩＣ１１は、第１のリセット信号を入力すると、リセットコマンドをデジタル基板側ＣＰＵ１０に出力することで、自身をリセットすることはないが、デジタル基板側ＣＰＵ１０をリセットする。一方、ＰＭＩＣ１１は、第２のリセット信号を入力すると、自身をリセットすると共に、自身をリセットすると、デジタル基板側ＣＰＵ１０への動作電源の供給を瞬断することになるので、自身をリセットすることに連動してデジタル基板側ＣＰＵ１０をもリセットする。更に、ＰＭＩＣ１１は、インタフェース基板側ＣＰＵ１７から動作制限信号を入力すると、動作制限コマンドをデジタル基板側ＣＰＵ１０に出力することで、デジタル基板側ＣＰＵ１０の動作を制限する（負荷を低下させる）。

インタフェース部１４は、デジタル基板側ＣＰＵ１０からＰＭＩＣ１１に出力されるコマンドの信号線及びＰＭＩＣ１１からデジタル基板側ＣＰＵ１０に出力されるコマンドの信号線を接続する。インタフェース部１４は、デジタル基板側ＣＰＵ１０からＰＭＩＣ１１に転送されるコマンドやＰＭＩＣ１１からデジタル基板側ＣＰＵ１０に転送されるコマンドを入力すると、それらの入力したコマンドを接続ケーブル４を介してインタフェース基板３に出力する。デコーダ１５は、デジタル基板側ＣＰＵ１０から描画データを入力すると、その入力した描画データをデコードし、その描画データに対応する画像を例えば液晶ディスプレイからなる表示部１６に表示する。

インタフェース基板３は、インタフェース基板側ＣＰＵ１７（制御手段に相当）と、電源制御部１８と、メモリ１９（記憶手段に相当）と、操作受付部２０（ユーザインタフェース手段、操作受付手段に相当）と、デコーダ２１（ユーザインタフェース手段、情報出力手段に相当）とを実装している。

メモリ１９は、インタフェース基板側ＣＰＵ１７が実行可能な動作プログラムを記憶している。インタフェース基板側ＣＰＵ１７は、メモリ１９に記憶されている動作プログラムを読出して実行する。インタフェース基板側ＣＰＵ１７は、動作プログラムを実行することで、デジタル基板側ＣＰＵ１０からＰＭＩＣ１１に転送されるコマンドやＰＭＩＣ１１からデジタル基板側ＣＰＵ１０に転送されるコマンドをインタフェース部１４から入力し、デジタルデータ処理部１２の動作を監視する。又、インタフェース基板側ＣＰＵ１７は、動作プログラムを実行することで、上記した第１のリセット信号や第２のリセット信号をデジタルデータ処理部１２に出力する等してデジタルデータ処理部１２を制御する。

電源制御部１８は、車両に搭載されている車載バッテリ（図示せず）から供給される車両電源をインタフェース基板側ＣＰＵ１７に動作電源として供給すると共に接続コネクタ４を介してデジタル基板２のＰＭＩＣ１１にも供給する。操作受付部２０は、ユーザが例えば液晶ディスプレイからなる表示部２３に表示されるタッチ釦等の操作部２２を操作したことで、操作部２２から操作検知信号を入力すると、その入力した操作検知信号をインタフェース基板側ＣＰＵ１７に出力する。デコーダ２１は、インタフェース基板側ＣＰＵ１７から描画データを入力すると、その入力した描画データをデコードし、その描画データに対応する画像を表示部２３に表示する。

このように構成された車両用データ処理装置１は、ＡＣＣスイッチのオンオフに連動して電源オンオフを切換える。即ち、ＡＣＣスイッチがオンからオフに切換わると、車載バッテリから電源制御部１８への車両電源の供給が開始されることで起動（電源オン）し、ＡＣＣスイッチがオフからオンに切換わると、車載バッテリから電源制御部１８への車両電源の供給が終了されることで停止（電源オフ）する。又、デジタル基板側ＣＰＵ１０は、上記したように動作電源の供給が開始されてから起動するまでに要する時間（所謂立上がり時間）がインタフェース基板側ＣＰＵ１７よりも長いが、例えば画像データや音楽データ等のエンターテイメント系の大容量のデータを処理（ユーザアプリケーションに特化した処理）するのに優れた特性を有する。一方、インタフェース基板側ＣＰＵ１７は、動作電源の供給が開始されてから起動するまでに要する時間がデジタル基板側ＣＰＵ１０よりも短いが、車両制御に関するデータを処理（車両制御に特化した処理）するのに優れた特性を有する。

又、インタフェース基板３に付帯している表示部２３が主要な構成であるのに対し、デジタル基板２に付帯している表示部１６が従属的な構成である。即ち、上記した構成では、インタフェース基板３に付帯している操作部２２及び表示部２３がユーザインタフェースとして機能する構成であり、デジタルデータを処理する機能部分（デジタル基板２）と、ユーザインタフェースを制御する機能部分（インタフェース基板３）とが分離した構成である。

さて、上記したようにデジタル基板側ＣＰＵ１０が大容量のデータを処理する構成では、大容量のデータにより実現されるアプリケーションがデジタル基板側ＣＰＵ１０の処理能力を超えたリソース（記憶容量や演算速度等）を必要とする場合がある。その結果、デジタル基板側ＣＰＵ１０の処理が遅延したり停止したりすることで、デジタルデータ処理部１２の動作に異常が発生する可能性がある。特に車両用データ処理装置１が不特定多数の配信サーバ（図示せず）と通信回線を介して接続することで、不特定多数の配信サーバから配信される大容量のデータを処理する場合には、そのデータの容量や構造がデジタル基板側ＣＰＵ１０の処理能力とは関係なく決定されているので、上記したような異常が発生する可能性が高いと言える。本発明は、このようにデジタルデータ処理部１２の動作に異常が発生することを想定し、デジタルデータ処理部１２の動作に異常が発生した場合でも適切に対処し得る構成である。

次に、上記した構成の作用について、図２から図４も参照して説明する。
ユーザ（運転者）がＡＣＣスイッチをオンからオフに切換えると、インタフェース基板３において、車載バッテリから電源制御部１８への車両電源の供給が開始される（ステップＡ１）。電源制御部１８は、車載バッテリからの車両電源の供給が開始されると、インタフェース基板側ＣＰＵ１７への動作電源の供給を開始すると共に（ステップＡ２）、デジタル基板２のＰＭＩＣ１１への動作電源の供給を開始する（ステップＡ３）。インタフェース基板側ＣＰＵ１７は、電源制御部１８からの動作電源の供給が開始されると起動する（ステップＡ４）。

デジタル基板２において、ＰＭＩＣ１１は、インタフェース基板３の電源制御部１８からの動作電源の供給が開始されると起動する（ステップＢ１）。ＰＭＩＣ１１は、起動すると、自身の動作状態を特定可能なＰＭＩＣ診断情報のインタフェース部１４への出力を開始すると共に（ステップＢ２）、デジタル基板側ＣＰＵ１０への動作電源の供給を開始する（ステップＢ３）。インタフェース部１４は、ＰＭＩＣ１１から入力したＰＭＩＣ診断情報を接続ケーブル４を介してインタフェース基板３のインタフェース基板側ＣＰＵ１７に出力する。

インタフェース基板３において、インタフェース基板側ＣＰＵ１７は、ＰＭＩＣ１１からＰＭＩＣ診断情報を入力した時点では既に起動しており、ＰＭＩＣ診断情報を解析してＰＭＩＣ１１の動作を診断可能な状態であるので、その入力したＰＭＩＣ診断情報を解析し、ＰＭＩＣ１１の診断を開始する（ステップＡ５）。又、インタフェース基板側ＣＰＵ１７は、ＰＭＩＣ１１の診断を開始すると、描画データをデコーダ２１に出力し、デジタル基板２の診断を開始したことを示すデジタル基板診断開始画面を表示部２３に表示する（ステップＡ６）。即ち、ユーザは、デジタル基板診断開始画面を確認することで、デジタル基板２の診断が開始されたことを把握することができる。尚、デジタル基板診断開始画面を表示しなくても良い。

デジタル基板２において、デジタル基板側ＣＰＵ１０は、ＰＭＩＣ１１からの動作電源の供給が開始されると、ＯＳをロードする等の起動準備を行う（ステップＢ４）。デジタル基板側ＣＰＵ１０は、起動準備を正常終了して起動すると（ステップＢ５）、自身の動作状態を特定可能なデジタル基板側ＣＰＵ診断情報のインタフェース部１４への出力を開始する（ステップＢ６）。インタフェース部１４は、デジタル基板側ＣＰＵ１０から入力したデジタル基板側ＣＰＵ診断情報を接続ケーブル４を介してインタフェース基板３のインタフェース基板側ＣＰＵ１７に出力する。又、デジタル基板側ＣＰＵ１０は、起動すると、描画データをデコーダ１５に出力し、起動したことを示すデジタル基板側ＣＰＵ動作中画面を表示部１６に表示する（ステップＢ７）。即ち、ユーザは、デジタル基板側ＣＰＵ動作中画面を確認することで、デジタル基板側ＣＰＵ１０が起動したことを把握することができる。尚、デジタル基板側ＣＰＵ動作中画面を表示しなくても良い。

インタフェース基板３において、インタフェース基板側ＣＰＵ１７は、デジタル基板側ＣＰＵ１０から入力したデジタル基板側ＣＰＵ診断情報を解析し、デジタル基板側ＣＰＵ１０の診断を開始する（ステップＡ７）。そして、インタフェース基板側ＣＰＵ１７は、診断ログ情報のメモリ１３への記憶を開始する（ステップＡ８）。この場合、インタフェース基板側ＣＰＵ１７は、デジタル基板側ＣＰＵ１０の診断結果のみを診断ログ情報として記憶しても良いし、ＰＭＩＣ１１の診断結果及びデジタル基板側ＣＰＵ１０の診断結果の双方を診断ログ情報として記憶しても良い。そして、インタフェース基板側ＣＰＵ１７は、ＰＭＩＣ診断情報やデジタル基板側ＣＰＵ診断情報を記憶しつつ、デジタルデータ処理部１２の動作に異常が発生したか否かを判定する（ステップＡ９）。

即ち、インタフェース基板側ＣＰＵ１７は、例えばＰＭＩＣ１１やデジタル基板側ＣＰＵ１０からインタフェース部１４を介して入力するコマンドの入力状態を監視し、ＰＭＩＣ１１とデジタル基板側ＣＰＵ１０との間で転送されるコマンドの転送状態（コマンドの種別、転送タイミング等）を、予め記憶している正常な転送状態と照合する。インタフェース基板側ＣＰＵ１７は、その照合した結果に基づいてデジタルデータ処理部１２の動作に異常が発生したか否かを判定し、異常が発生したと判定すると、その異常のレベルを判定する。

具体的に説明すると、インタフェース基板側ＣＰＵ１７は、例えばＰＭＩＣ１１とデジタル基板側ＣＰＵ１０との間で特定のコマンドが転送される際に遅延が発生すると、その遅延時間に応じてＰＭＩＣ１１及びデジタル基板側ＣＰＵ１０の何れをリセットする必要があるか否かを判定し、リセット信号をＰＭＩＣ１１に出力する（ステップＡ１０）。インタフェース基板側ＣＰＵ１７は、例えば遅延時間が第１の所定時間を超えたが当該第１の所定時間よりも長い第２の所定時間を超えていない場合には、ＰＭＩＣ１１をリセットする必要はないがデジタル基板側ＣＰＵ１０をリセットする必要があると判定する。この場合、インタフェース基板側ＣＰＵ１７は、図３（ａ）に示すように、第１のリセット信号をＰＭＩＣ１１に出力する。一方、インタフェース基板側ＣＰＵ１７は、例えば遅延時間が第２の所定時間をも超えた場合には、ＰＭＩＣ１１及びデジタル基板側ＣＰＵ１０の双方をリセットする必要があると判定する。この場合、インタフェース基板側ＣＰＵ１７は、図３（ｂ）に示すように、第２のリセット信号をＰＭＩＣ１１に出力する。尚、異常のレベルを判定する手法としては、上記した遅延時間を判定する方法の他に、シーケンスが正常であるか（規定されている順序でコマンドが転送されているか）を判定すること等も挙げられる。

そして、インタフェース基板側ＣＰＵ１７は、このようにして第１のリセット信号又は第２のリセット信号の何れかを出力した後では、ＰＭＩＣ１１から継続して入力するＰＭＩＣ診断情報やデジタル基板側ＣＰＵ１０から継続して入力するデジタル基板側ＣＰＵ診断情報を解析することで、異常が解消した（正常にリセットした）か否かを判定する（ステップＡ１１）。インタフェース基板側ＣＰＵ１７は、異常が解消したと判定すると（ステップＡ１１：ＹＥＳ）、第１のリセット信号又は第２のリセット信号の何れの出力を停止し、上記したステップＡ９に戻り、デジタルデータ処理部１２の動作に異常が発生したか否かを継続して判定する。一方、インタフェース基板側ＣＰＵ１７は、異常が解消していないと判定すると（ステップＡ１１：ＮＯ）、上記したステップＡ１０に戻り、第１のリセット信号又は第２のリセット信号の何れの出力を異常が解消したと判定するまで継続する。このとき、インタフェース基板側ＣＰＵ１７は、このような第１のリセット信号又は第２のリセット信号の何れの出力を操作受付部２０からの操作検知信号の入力や描画データのデコーダ２１への出力とは関係なく行う。即ち、第１のリセット信号又は第２のリセット信号の何れを出力している期間でも、ユーザからの操作部２２の操作を受付けたり画像を表示部２３に表示したりすることが可能である。換言すれば、デジタルデータを処理する機能ブロックと、ユーザインタフェースの機能を実現する機能ブロックとを分離した構成であるので、デジタルデータ処理部１２のリセットを、ユーザインタフェースの機能から分離して行うことが可能である。

デジタル基板２において、ＰＭＩＣ１１は、インタフェース基板側ＣＰＵ１７から入力したリセット信号が第１のリセット信号又は第２のリセット信号の何れであるかを特定し（ステップＢ８）、リセットする対象がデジタル基板側ＣＰＵ１０のみ（デジタルデータ処理部１２の一部）であるか、ＰＭＩＣ１１及びデジタル基板側ＣＰＵ１０の双方（デジタルデータ処理部１２の全体）であるかを判定する（ステップＢ９）。

ＰＭＩＣ１１は、インタフェース基板側ＣＰＵ１７から入力したリセット信号が第１のリセット信号であると特定すると、リセットコマンドをデジタル基板側ＣＰＵ１０に出力することで、自身をリセットすることはないが、デジタル基板側ＣＰＵ１０をリセットする。即ち、起動しているデジタル基板側ＣＰＵ１０が一旦停止して再び起動準備を行い（ステップＢ４）、ステップＢ４以降を再び実行する。一方、ＰＭＩＣ１１は、インタフェース基板側ＣＰＵ１７から入力したリセット信号が第２のリセット信号であると特定すると、自身をリセットすると共に、自身をリセットすると、デジタル基板側ＣＰＵ１０への動作電源の供給を瞬断することになるので、自身をリセットすることに連動してデジタル基板側ＣＰＵ１０をもリセットする。即ち、起動しているＰＭＩＣ１１が一旦停止して再び起動し（ステップＢ１）、ステップＢ１以降を再び実行する。

尚、インタフェース基板側ＣＰＵ１７は、ＰＭＩＣ１１から入力するＰＭＩＣ診断情報やデジタル基板側ＣＰＵ１０から入力するデジタル基板側ＣＰＵ診断情報を解析することで、デジタル基板側ＣＰＵ１０が高負荷状態であると判定し、デジタル基板側ＣＰＵ１０の動作を制限する必要があると判定すると、図４に示すように、動作制限信号をＰＭＩＣ１１に出力し、デジタル基板側ＣＰＵ１０の動作を制限する（負荷を低下させる）。

以上に説明したように本実施形態によれば、車両用データ処理装置１において、デジタルデータを処理するデジタルデータ処理部１２を実装するデジタル基板２と、ユーザインタフェースの機能を実現するインタフェース基板３とを分離した構成とし、デジタルデータ処理部１２の動作に異常が発生すると、ユーザインタフェースの機能を停止することなく、その異常が発生したデジタルデータ処理部１２をリセットするようにした。これにより、異常が発生したデジタルデータ処理部１２を適切にリセットすることができつつ、そのデジタルデータ処理部１２をリセットしている期間でも、ユーザインタフェースの機能を適切に発揮することができる。又、ユーザがリセット操作を行わなくとも、異常が発生したデジタルデータ処理部１２をリセットすることができ、異常が放置されてしまう事態を回避することができる。

又、異常のレベルに応じて、デジタル基板側ＣＰＵ１０のみをリセットするか、ＰＭＩＣ１１及びデジタル基板側ＣＰＵ１０の双方をリセットするかを選択するようにした。これにより、ＰＭＩＣ１１をリセットする必要がないにも拘らずＰＭＩＣ１１をリセットしてしまう事態を回避することができ、デジタルデータ処理部１２を効果的にリセットすることができる。又、デジタル基板側ＣＰＵ１０の動作を制限する必要があると判定すると、デジタル基板側ＣＰＵ１０の動作を制限するようにしたので、デジタル基板側ＣＰＵ１０の高負荷状態が継続して異常が繰返し発生する事態を回避することができる。

又、デジタルデータ処理部１２の動作を診断した結果を診断ログ情報として記憶するようにしたので、診断ログ情報を解析することで、デジタルデータ処理部１２の動作に異常が発生した要因を究明することができると共に、今後の運用（例えば異常を予測する等）に活用することができる。又、デジタルデータ処理部１２を実装するデジタル基板２を、ユーザインタフェースの機能を実現するインタフェース基板３に対して着脱可能に構成したので、デジタル基板２を適宜交換することで、ユーザインタフェースの構成を変更することなく、デジタルデータで構成される多種多様なアプリケーションに自在に対応することができる。

本発明は、上記した実施形態にのみ限定されるものではなく、以下のように変形又は拡張することができる。
デジタルデータ処理部１２を実装するデジタル基板２と、ユーザインタフェースの機能を実現するインタフェース基板側ＣＰＵ１７を実装するインタフェース基板３とを分離する構成に限らず、デジタルデータ処理部１２とインタフェース基板側ＣＰＵ１７とを分離する構成であれば、デジタルデータ処理部１２とインタフェース基板側ＣＰＵ１７とを同一の基板上に実装する構成であっても良い。

インタフェース基板側ＣＰＵ１７が起動する以前までは画像を表示部１６に表示し、インタフェース基板側ＣＰＵ１７が起動した以降では画像を表示部２３に表示するといように、インタフェース基板側ＣＰＵ１７が起動したタイミングで表示を切換える構成としても良い。又、デジタル基板２に付帯している表示部１６を省略する構成であっても良い。又、デジタル基板２に付帯している表示部１６とインタフェー基板３に付帯している表示部２３とを兼用する構成であっても良い。
ユーザインタフェースが、ユーザの操作を受付ける機能及び描画データをデコードして画像を表示する機能のうち何れかのみであっても良い。

図面中、１は車両用データ処理装置（データ処理装置）、２はデジタル基板（第１の基板）、３はインタフェース基板（第２の基板）、１０はデジタル基板側ＣＰＵ（演算手段）、１１はＰＭＩＣ（電源管理手段）、１２はデジタルデータ処理部（デジタルデータ処理手段）、１７はインタフェース基板側ＣＰＵ（制御手段）、１９はメモリ（記憶手段）、２０は操作受付部（ユーザインタフェース手段、操作受付手段）、２１はデコーダ（ユーザインタフェース手段、情報出力手段）である。

Claims

デジタルデータを演算する演算手段（１０）と、前記演算手段（１０）の動作電源を管理する電源管理手段（１１）とを有するデジタルデータ処理手段（１２）を備え、前記演算手段（１０）と前記電源管理手段（１１）とが両者の間でコマンドを転送するデータ処理装置において、
ユーザインタフェースの機能を実現するユーザインタフェース手段（２０、２１）を制御する制御手段（１７）を備え、
前記制御手段（１７）は、前記演算手段（１０）と前記電源管理手段（１１）との間で転送されるコマンドの転送状態を監視することで前記デジタルデータ処理手段（１２）の動作を診断し、当該デジタルデータ処理手段（１２）の動作に異常が発生したと判定した場合に、前記ユーザインタフェース手段の動作と関係なく、その異常が発生したデジタルデータ処理手段（１２）の一部又は全体をリセットすることを特徴とするデータ処理装置。
請求項１に記載したデータ処理装置において、
前記電源管理手段（１１）は、第１のリセット信号を入力したことに応じてリセットコマンドを前記演算手段（１０）に出力するように構成され、
前記演算手段（１０）は、前記電源管理手段（１１）からリセットコマンドを入力したことに応じてリセットするように構成され、
前記制御手段（１７）は、前記デジタルデータ処理手段（１２）をリセットすることとして、前記電源管理手段（１１）のリセットが不要であるが前記演算手段（１０）のリセットが必要であると判定した場合に、第１のリセット信号を前記電源管理手段（１１）に出力することで、前記デジタルデータ処理手段（１２）の前記演算手段（１０）をリセットすることを特徴とするデータ処理装置。
請求項１又は２に記載したデータ処理装置において、
前記電源管理手段（１１）は、第２のリセット信号を入力したことに応じてリセットするように構成され、
前記演算手段（１０）は、前記電源管理手段（１１）がリセットすることに連動してリセットするように構成され、
前記制御手段（１７）は、前記デジタルデータ処理手段（１２）をリセットすることとして、前記電源管理手段（１１）及び前記演算手段（１０）の双方にリセットが必要であると判定した場合に、第２のリセット信号を前記電源管理手段（１１）に出力することで、前記デジタルデータ処理手段（１２）の前記電源管理手段（１１）及び前記演算手段（１０）の双方をリセットすることを特徴とするデータ処理装置。
請求項１から３の何れか一項に記載したデータ処理装置において、
前記電源管理手段（１１）は、動作制限信号を入力したことに応じて前記演算手段（１０）の動作を制限するように構成され、
前記制御手段（１７）は、前記演算手段（１０）の動作を制限する必要があると判定した場合に、動作制限信号を前記電源管理手段（１１）に出力することを特徴とするデータ処理装置。
請求項１から４の何れか一項に記載したデータ処理装置において、
前記制御手段（１７）が前記デジタルデータ処理手段（１２）の一部又は全体の動作を診断した結果を診断ログ情報として記憶する記憶手段（１９）を備えたことを特徴とするデータ処理装置。
請求項１から５の何れか一項に記載したデータ処理装置において、
前記ユーザインタフェース手段（２０、２１）は、ユーザからの操作入力を受付ける操作受付手段（２０）及び情報をユーザに対して出力する情報出力手段（２１）の何れかを含むことを特徴とするデータ処理装置。
請求項１から６の何れか一項に記載したデータ処理装置において、
前記デジタルデータ処理手段（１２）が第１の基板（２）に実装されると共に、前記制御手段（１７）が前記第１の基板（２）とは別の第２の基板（３）に実装され、前記第１の基板（２）が前記第２の基板（３）に対して着脱可能であることを特徴とするデータ処理装置。
請求項７に記載したデータ処理装置において、
車両に搭載可能に構成され、前記第１の基板（２）がユーザアプリケーションに特化した処理を実行可能な基板であり、前記第２の基板（３）が車両制御に特化した処理を実行可能な基板であることを特徴とするデータ処理装置。