CN107844446B - 经由电压轨斜升时序来配置用于双电压输入/输出垫单元的默认电压电平 - Google Patents

经由电压轨斜升时序来配置用于双电压输入/输出垫单元的默认电压电平 Download PDF

Info

Publication number
CN107844446B
CN107844446B CN201710826518.4A CN201710826518A CN107844446B CN 107844446 B CN107844446 B CN 107844446B CN 201710826518 A CN201710826518 A CN 201710826518A CN 107844446 B CN107844446 B CN 107844446B
Authority
CN
China
Prior art keywords
voltage
voltage level
rail
package
pad cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710826518.4A
Other languages
English (en)
Other versions
CN107844446A (zh
Inventor
佐藤伯
罗伯特·托马斯·格林伍德
保罗·M·赫布斯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN107844446A publication Critical patent/CN107844446A/zh
Application granted granted Critical
Publication of CN107844446B publication Critical patent/CN107844446B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4406—Loading of operating system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Abstract

电子装置的集成电路(IC)封装包括耦合到第一电压轨的第一输入以及耦合到第二电压轨的第二输入。所述IC封装另外包括一组一个或多个输入/输出(IO)垫单元以及耦合到所述第一和第二电压轨的电力序列检测器。所述电力序列检测器监测所述第一和第二电压轨，且配置所述一组一个或多个IO垫单元以取决于所述第一电压轨和所述第二电压轨中的哪个电压轨首先斜升到对应指定电压电平而在非零第一电压电平或非零第二电压电平中的一个电压电平下操作。

Description

经由电压轨斜升时序来配置用于双电压输入/输出垫单元的 默认电压电平
技术领域
本发明涉及一种经由电压轨斜升时序来配置用于双电压输入/输出垫单元的默认电压电平的装置及其方法。
背景技术
典型的常规集成电路(IC)封装设计针对所述设计的输入/输出(IO)垫利用固定或限定的默认电压电平。然而，为了促进在具有用于用IC封装的IO垫进行的信令的不同电压电平的各种电子装置中的较广泛采用，一些IC封装设计可利用可被配置成在两个电压中的一个电压下操作的IO垫单元，此类IO垫单元通常被称为“双电压IO垫单元”。双电压IO垫单元可被配置成在IC封装的启动期间在特定默认电压电平下操作，以便促进与对应装置组件的通信，所述对应装置组件同样地在相同电压电平下操作它的外部信令。然而，在常规IC封装设计中，IO垫单元的默认电压电平的配置是由软件在启动过程期间经由存储在只读存储器(ROM)中的配置设置而执行，或被执行为一个或多个关联配置寄存器的复位值。因此，用于常规IC封装中的双电压IO垫单元的默认电压电平的重新配置通常会要求修改ROM或配置寄存器，这一般是成本低效或在其它方面不可实行的。
发明内容
根据本发明的第一方面，提供一种方法，包括：
在电子装置的集成电路(IC)封装处监测所述电子装置的第一电压轨和第二电压轨；以及
配置所述IC封装的第一组一个或多个输入/输出(IO)垫单元以取决于所述第一电压轨和所述第二电压轨中的哪个电压轨首先斜升到对应指定电压电平而在非零第一电压电平或非零第二电压电平中的一个电压电平下操作。
在一个或多个实施例中，配置所述第一组一个或多个IO垫单元包括：
响应于所述第一电压轨在所述第二电压轨已斜升到所述第二电压电平之前斜升到所述第一电压电平，配置所述第一组一个或多个IO垫单元以在所述第一电压电平下操作；以及
响应于所述第二电压轨在所述第一电压轨已斜升到所述第一电压电平之前斜升到所述第二电压电平，配置所述第一组一个或多个IO垫单元以在所述第二电压电平下操作。
在一个或多个实施例中，所述方法进一步包括：
配置所述第一组一个或多个IO垫单元以在所述第一电压电平和所述第二电压电平中所选择的一个电压电平下操作，所述所选择的一个电压电平是由配置寄存器响应于所述第一电压轨在所述第二电压轨斜升到所述第二电压电平的相同时间斜升到所述第一电压电平而指定。
在一个或多个实施例中，监测所述第一电压轨和所述第二电压轨包括响应于所述电子装置的电源重开而监测所述第一电压轨和所述第二电压轨。
在一个或多个实施例中，所述方法进一步包括：
响应于所述电源重开而在所述IC封装的处理器处执行启动过程；以及
重新配置所述第一组一个或多个IO垫单元以在所述第一电压电平或所述第二电压电平中的一个电压电平下操作而作为所述启动过程的部分。
在一个或多个实施例中，所述方法进一步包括：
在配置所述第一组一个或多个IO垫单元之后，在所述IC封装的处理器处执行一组可执行指令，所述一组可执行指令用于操控所述处理器以重新配置所述第一组一个或多个IO垫单元以在所述第一电压电平或所述第二电压电平中的另一电压电平下操作。
在一个或多个实施例中，所述方法进一步包括：
在所述IC封装处监测所述电子装置的第三电压轨和第四电压轨；以及
配置所述IC封装的第二组一个或多个IO垫单元以取决于所述第三电压轨和所述第四电压轨中的哪个电压轨首先斜升到对应指定电压电平而在非零第三电压电平或非零第四电压电平中的一个电压电平下操作。
根据本发明的第二方面，提供一种设备，包括：
集成电路(IC)封装，所述IC封装包括：
第一电压轨；
第二电压轨；
第一组一个或多个输入/输出(IO)垫单元；以及
耦合到所述第一和第二电压轨的电力序列检测器，所述电力序列检测器用于监测所述第一和第二电压轨，且配置所述第一组一个或多个IO垫单元以取决于所述第一电压轨和所述第二电压轨中的哪个电压轨首先斜升到对应指定电压电平而在非零第一电压电平或非零第二电压电平中的一个电压电平下操作。
在一个或多个实施例中，所述电力序列检测器用于：
响应于所述第一电压轨在所述第二电压轨已斜升到所述第二电压电平之前斜升到所述第一电压电平，配置所述第一组一个或多个IO垫单元以在所述第一电压电平下操作；以及
响应于所述第二电压轨在所述第一电压轨已斜升到所述第一电压电平之前斜升到所述第二电压电平，配置所述第一组一个或多个IO垫单元以在所述第二电压电平下操作。
在一个或多个实施例中，所述电力序列检测器进一步用于：
响应于所述第一电压轨在所述第二电压轨斜升到所述第二电压电平的相同时间斜升到所述第一电压电平，配置所述第一组一个或多个IO垫单元以在所述第一电压电平下操作，其中所述第一电压电平大于所述第二电压电平。
在一个或多个实施例中，所述电力序列检测器包括：
第一电压电平传感器，所述第一电压电平传感器具有耦合到所述第一电压轨的输入、用于接收时钟信号的输入，以及在所述第一电压轨上的电压电平达到所述第一电压电平时被断言的输出；
第二电压电平传感器，所述第二电压电平传感器具有耦合到所述第二电压轨的输入、用于接收所述时钟信号的输入，以及在所述第一电压轨上的电压电平达到所述第一电压电平时被断言的输出；
第一锁存器，所述第一锁存器具有耦合到所述第一电压轨的所述输出的输入、用于接收所述时钟信号的输入，以及输出；
第二锁存器，所述第二锁存器具有耦合到所述第二电压轨的所述输出的输入、用于接收所述时钟信号的输入，以及输出；以及
序列检测逻辑，所述序列检测逻辑具有耦合到所述第一锁存器的所述输出的输入、耦合到所述第二锁存器的所述输出的输入，以及用于取决于所述第一和第二锁存器的哪个输出首先被断言而提供第一值或第二值中的一个值的输出，其中所述第一值表示所述第一电压电平，且所述第二值表示所述第二电压电平。
在一个或多个实施例中，所述电力序列检测器用于响应于所述IC封装的电源重开而监测所述第一电压轨和所述第二电压轨。
在一个或多个实施例中，所述IC封装进一步包括：
处理器，所述处理器用于响应于所述电源重开而执行启动过程，其中所述启动过程用于操控所述处理器以重新配置所述第一组一个或多个IO垫单元以在所述第一电压电平或所述第二电压电平中的一个电压电平下操作。
在一个或多个实施例中，所述IC封装进一步包括：
处理器，所述处理器用于在配置所述第一组一个或多个IO垫单元之后执行一组可执行指令，所述一组可执行指令用于操控所述处理器以重新配置所述第一组一个或多个IO垫单元以在所述第一电压电平或所述第二电压电平中的另一电压电平下操作。
在一个或多个实施例中，所述IC封装进一步包括第二组一个或多个IO垫单元；以及
所述电力序列检测器进一步用于监测第三电压轨和第四电压轨，且用于配置所述第二组一个或多个IO垫单元以取决于所述第三电压轨和所述第四电压轨中的哪个电压轨首先斜升到对应指定电压电平而在非零第三电压电平或非零第四电压电平中的一个电压电平下操作。
在一个或多个实施例中，所述设备进一步包括：
在所述IC封装外部的功率管理组件，所述功率管理组件用于控制所述第一和第二电压轨的电压斜升的时序以配置用于所述第一组一个或多个IO垫单元的默认电压电平。
在一个或多个实施例中，所述设备进一步包括：
耦合到所述功率管理组件的存储元件，所述存储元件存储表示所述第一和第二电压轨的所述电压斜升的所述时序的时序设置。
在一个或多个实施例中，所述第一组一个或多个IO垫单元包括一组一个或多个通用IO(GPIO)垫单元。
根据本发明的第三方面，提供一种方法，包括：
提供包括向第一和第二电压轨供电的功率管理组件的电子装置和集成电路(IC)封装，所述IC封装具有一组一个或多个输入/输出(IO)垫单元，所述一组一个或多个IO垫单元可配置以由所述第一电压轨所提供的非零第一电压电平或所述第二电压轨所提供的非零第二电压电平供电；以及
通过在将所述第二电压轨斜升到所述第二电压电平之前将所述第一电压轨斜升到所述第一电压电平，配置所述一组一个或多个IO垫单元以由所述第一电压电平供电。
在一个或多个实施例中，配置所述一组一个或多个IO垫单元包括响应于所述IC封装的电源重开而配置所述一组一个或多个IO垫单元。
本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。
附图说明
通过参考附图，可更好地理解本公开，且使本公开的众多特征和优势对于本领域的技术人员来说显而易见。在不同附图中使用相同附图符号指示相似或相同的项目。
图1是根据一些实施例的使用具有双电压IO垫单元的IC封装的电子装置的框图，所述双电压IO垫单元具有可通过电压轨斜升时序而配置的默认电压电平。
图2是根据一些实施例的用于经由电压轨斜升时序来配置图1的IC封装的双电压IO垫单元的默认电压电平的方法的流程图。
图3是根据一些实施例的示出各种电压轨斜升时序情境和这些情境对图1的IC封装的双电压IO垫单元的默认电压电平的配置的所得影响的图解。
图4是根据一些实施例的示出IC封装的电力序列检测器和双电压IO垫单元的例子实施方案的框图。
图5是根据一些实施例的更详细地示出图4的电力序列检测器的例子实施方案的框图。
具体实施方式
电子装置或其它设备实施具有一个或多个IO垫单元的集成电路(IC)封装，所述一个或多个IO垫单元可配置以操作在多个电压电平中的任一电压电平。在至少一个实施例中，IO垫单元最初被配置成在IC封装的电源重开之后在默认电压电平下操作，且接着可通过基于软件的重新配置而随后被重新配置到另一电压电平。如本文中更详细地所描述，IO垫单元通过电压轨(这些电压轨分别提供多个电压轨)的斜升的时序而被配置到默认电压电平。在此途径中，IO垫单元的默认电压电平被设置为第一个斜升到对应电压电平的电压轨的电压电平。以此方式，电子装置可经由配置用于电压轨的电源的斜升时序来配置用于IC封装的IO垫单元的默认电压电平。由于电源在IC封装外部，故对电源的斜升时序的控制也可在IC封装外部执行，且因此有效地准许对用于IO垫单元的默认电压电平的配置的外部控制，由此避免重新配置常规IC封装中依赖于ROM设置或一个或多个配置寄存器的复位值以设置默认电压电平的IO垫单元的默认电压电平的困难。
图1示出根据本公开的至少一个实施例的例子电子装置100的部分。举例来说，电子装置100表示用户电子装置(例如，个人计算机、平板计算机、支持计算的蜂窝电话)、用于汽车或其它车辆的控制系统、工业电子系统等等。如所描绘，电子装置100包括IC封装102、电源104、功率管理组件106以及一个或多个系统组件，例如系统组件108、110。举例来说，系统组件108、110包括传感器、音频编解码器、安全数字(SD)卡读取器等等。
电源104操作以将电源电压VS供应给功率管理组件106。功率管理组件106又利用电源电压VS以向电耦合到IC封装102的多个电压轨(例如电压轨111、112、113和114)供电。对于这个例子，电压轨111、112分别充当用于一个电压域的低电压轨和高电压轨，而电压轨113、114分别充当用于另一电压域的低电压轨和高电压轨。
IC封装102包括用于将IC封装102耦合到一些或全部电压轨的输入(例如，电力垫，未示出)，例如用于分别耦合到电压轨111、112、113、114的输入115、116、117、118。IC封装102另外包括可配置以在由耦合到IC封装102的电压轨提供的电压电平中的两个或更多个电压电平下操作的多个IO垫单元。出于说明起见，在图1的例子中，IC封装102包括耦合到系统组件108且可配置以在由电压轨111提供的非零电压电平VDD_L_1或由电压轨112提供的非零电压电平VDD_H_1下操作的IO垫单元121、122，且另外包括耦合到系统组件110且可配置以在由电压轨113提供的非零电压电平VDD_L_2或由电压轨114提供的非零电压电平VDD_H_2下操作的IO垫单元123、124。IO垫单元121、122、123、124中的每个IO垫单元包括用于经由迹线、电线或其它导电互连件提供到IC封装102外部的对应系统组件的电连接的垫126，以及用于在IO垫单元被配置成操作为输出时驱动传出信号且用于在IO垫单元被配置成操作为输入时接收传入信号的驱动器/接收器电路系统128。应注意，在一些实施方案中，IO垫单元121、122、123、124是用于促进IC封装102与广泛多种外部系统组件的连接的通用IO(GPIO)垫单元。下文参考图4详细地说明IO垫单元的例子实施方案。
在操作中，在IC封装102的通电复位(POR)、冷启动或其它电源重开之后，IC封装102的处理器130从只读存储器(ROM)134中访问启动码132且发起启动过程以将IC封装102配置用于结合电子装置100的其它组件而操作。虽然将ROM134示出为IC封装102内部的ROM，但在其它实施例中，ROM 134可被实施为IC封装102外部的ROM。在启动过程期间，IC封装102可能需要经由IO垫单元121、122、123、124而与系统组件108、110传达各种信令。然而，由于这些IO垫单元中的每个IO垫单元可配置以在不同电压电平下操作以向IC封装102提供待在多种系统中实施的灵活性，故IO垫单元必须被设置成在电源重开之后在默认电压电平下操作，直到这些IO垫单元可在稍后点被重新配置，例如稍后在启动处理器中或在启动过程已完成之后。如上文所指出，在具有双电压IO垫单元的常规IC封装中，这种默认配置经由ROM设置或经由一个或多个对应控制寄存器的复位值而执行，且因此用于双电压IO垫单元的默认电压设置无法轻易改变。因此，如果被设置用于IO垫单元的默认电压电平不与连接到所述垫单元的垫126的系统组件的信令电平兼容，那么所述系统组件与所述IC封装将很可能不能够在IO垫单元设置在此默认电压电平时经由所述IO垫单元成功地传输和接收信令。这又可能延迟启动过程的完成或甚至阻止IC封装102达到操作状态。
为了避免这个问题且允许IC封装102的双电压IO垫单元121、122、123、124被配置到与预期为在IC封装102的初始操作期间接收到的信令兼容的默认电压电平，在至少一个实施例中，功率管理组件106控制用于电压轨111、112、113、114的斜升时序以用信号发送用于IO垫单元组的所要默认电压电平，且IC封装102使用电压轨111、112、113、114的电压斜升的此相对时序来配置对应IO垫单元121、122、123、124的对应默认电压。具体地说，IC封装102监测电压轨111、112、113、114上的电压，且电压域内达到指定操作电压电平的第一电压轨触发IC封装102来设置所述电压域内的IO单元垫以默认地在所述操作电压下操作。
为此，每个电压域包括电力序列检测器以监测用于所述电压域的电压轨且相应地设置所述电压域内用于IO垫单元的默认电压电平。因此，由电压轨111、112表示的电压域包括电力序列检测器136以监测电压轨111、112且根据这些电压轨上的相应斜升时序来设置IO垫单元121、122，而由电压轨113、114表示的电压域包括电力序列检测器138以相对于IO垫单元123、124以相似方式而操作。下文参考图4和图5更详细地描述电力序列检测器136、138的例子实施方案。
通过利用给定电压域内的电压轨的斜升时序来设置或以其它方式配置所述电压域内的IO垫单元的默认电压电平，对IO垫单元的默认电压电平的控制归属于电子装置100的在IC封装102外部的组件，且因此准许通过经由IC封装102外部的组件来调整电压轨的相对斜升时序而发生IC封装102的IO垫单元的默认电压电平的改变。因此，由于改变IO垫单元所使用的默认电压电平并不要求改变ROM设置、配置寄存器设置或IC封装102的其它预配置，故电子装置100可提供用于IO垫单元的最适合于与那些IO垫单元介接的系统组件的默认电压电平。
图2示出根据一些实施例的用于针对由电压轨111、112表示的电压域配置IC封装102的IO垫单元121、122的默认电压电平的例子方法200。相似过程应用于IO垫单元123、124的默认电压电平的编程以用于由电压轨113、114表示的电压域。在框202处，使IC封装102经受呈POR或冷启动形式的电源重开。响应于电源重开，在框204处，功率管理组件106开始电压轨111、112朝向它们的相应指定操作电压电平(即，分别为VDD_L_1和VDD_H_1)的斜升。如由框205所表示，在较早点，功率管理组件106被编程或以其它方式被配置成具有斜升时序设置(存储在图1的存储元件140中且从所述存储元件140中访问)，所述斜升时序设置控制各种电压轨的斜升的时序，使得最终提供既定是用于电压域的IO垫单元的默认电压电平的电压电平的电压轨是斜升到指定操作电压电平的第一电压轨。
与框204的电压轨斜升过程同时，在框206处，电力序列检测器136开始监测电压轨111、112以确定哪个电压轨首先达到其对应操作电压电平。如果电压轨111在电压轨112达到电压电平VDD_H_1的同时(或在误差幅度内)达到电压电平VDD_L_1，那么在框208处，电力序列检测器136将IO垫单元121、122的默认电压电平设置为所述两个电压电平中的较高电压电平，在这个例子中是VDD_H_1。否则，如果在电压轨111上检测到电压电平VDD_L_1之前在电压轨112上检测到电压电平VDD_H_1(也就是说，电压轨112在电压轨111斜升之前斜升)，那么在框210处，电力序列检测器136将IO垫单元121、122的默认电压电平设置为电压电平VDD_H_1。相反地，如果在电压轨112上检测到电压电平VDD_H_1之前在电压轨111上检测到电压电平VDD_L_1，那么在框212处，电力序列检测器136将IO垫单元121、122的默认电压电平设置为电压电平VDD_L_1。
在被设置用于IO垫单元121、122的默认电压电平是基于上文所描述的电压轨斜升时序的情况下，在框214处，可使用IO垫单元121、122以与系统组件108传达信令。在一些实施例中，这种默认配置可以在电源重开之后是临时的，且IO垫单元121、122可被重新配置成在电源重开之后的稍后点在不同电压电平下操作。出于说明起见，返回到框202，在电源重开之后且在电压轨已斜升到其指定操作电压之后，在框216处，处理器130从ROM 134中访问启动码132且执行启动码132以发起用于IC封装102的启动过程。在所述启动过程期间的某一点，启动码132可包括一组一个或多个指令，所述一组一个或多个指令操控处理器130以经由(例如)可编程寄存器(如由框218所表示)将IO垫单元121、122的操作电压电平重新配置到特定电压电平，所述特定电压电平可不同于较早设置的默认电压电平。可替换的是，在启动过程完成之后执行的软件程序可能需要改变IO垫单元121、122所使用的电压电平，且因此框218还表示所述软件应用程序操控处理器130以重新配置IO垫单元121、122的电压电平的情形。可响应于IC封装102的操作模式或操作速度的改变或为了符合特定IO通信协议而实施此类操作电压电平改变。
图3示出表示图2的方法200所预期的三个相对时序情境的例子电压斜升时序。图解301表示某一情境中的电压轨111、112的电压电平，在所述情境中，电压轨111在电压轨112斜升到指定操作电压VDD_H_1之前的时间t0斜升到指定操作电压电平VDD_L_1。也就是说，电压轨111在电压轨112之前达到电压轨111的操作电压电平。因此，电力序列检测器136将IO垫单元121、122的默认电压电平设置为电压电平VDD_L_1，如由框302所表示。
图解303表示某一情境中的电压轨111、112的电压电平，在所述情境中，电压轨112在电压轨111斜升到指定操作电压VDD_L_1之前的时间t0斜升到指定操作电压电平VDD_H_1。也就是说，电压轨112在电压轨111之前达到电压轨112的操作电压电平。因此，电力序列检测器136将IO垫单元121、122的默认电压电平设置为电压电平VDD_H_1，如由框304所表示。
图解305表示某一情境中的电压轨111、112的电压电平，在所述情境中，电压轨112在电压轨111斜升到指定操作电压VDD_L_1的相同时间t0斜升到指定操作电压电平VDD_H_1。也就是说，电压轨111、112同时(在误差幅度内)达到它们的操作电压电平。因此，电力序列检测器136将IO垫单元121、122的默认电压电平设置为由电力序列检测器136的配置寄存器(例如，配置寄存器402，图4)的复位值表示的电压电平，如由框306所表示。
图4示出结合电力序列检测器136的IO垫单元121的例子实施方案。IO垫单元122被相似地配置，且IO垫单元123、124同样地相对于电力序列检测器138而配置。如所示出，电力序列检测器136包括耦合到电压轨111、112的输入，以及用于提供表示IO垫单元121将被设置到的默认电压电平的值的输出。由于存在两个可能电压电平(VDD_L_1和VDD_H_1)，故在这个例子实施方案中，值可被实施为二进制值，其中0值指示选择电压电平VDD_H_1，且“1”值指示选择电压电平VDD_L_1。如另外所示出，在至少一个实施例中，IC封装102使用存储针对IC封装102的每个电压域所确定的值的电压电平配置寄存器402。另外，如上文所解释，电压域的IO垫单元可随后经由软件而重新配置，且因此在至少一个实施例中，电压电平配置寄存器402可由启动码132或其它软件访问。存储在配置寄存器402处的当前值(不论是复位值还是由电力序列检测器136提供的值)在本文中被称为值V_LVL且表示待实施用于IO垫单元121的电压电平。
如上文所解释，IO垫单元121包括垫126以及耦合到垫126的驱动器/接收器电路系统128。在图4的例子实施例中，驱动器/接收器电路系统128包括用于较高电压电平(VDD_H_1)的上拉(PU)驱动器404、用于较低电压电平(VDD_L_1)的PU驱动器406、下拉(PD)驱动器408(其中每个驱动器具有耦合到垫126的输出)，以及具有耦合到垫126的输入的接收器410。驱动器/接收器电路系统128另外包括电力开关412、414、PU电平移位器416、PD电平移位器418、PU预驱动器420，以及PD预驱动器422。
电力开关412包括用于分别从电压轨111、112接收电压电平VDD_L_1、VDD_H_1的输入、用于接收值V_LVL的输入，以及用于基于值V_LVL是“0”还是“1”而将两个输入电压中所选择的一个电压提供为输出电压(被标记为“OUTPUT_SUPPLY”)的输出。PU电平移位器416包括用于在IO垫单元121被配置为输出垫时接收传出信号(被标记为“SIGNAL_OUT”)的输入，以及用于接收电压电平VDD_H_1的输入。PU电平移位器416将传出信号SIGNAL_OUT的电压电平移位到电压电平VDD_H_1。
PU电平移位器416的输出连接到PU预驱动器420的输入，PU预驱动器420还包括耦合到电力开关412的输出以接收输出电压电平OUTPUT_SUPPLY的电力输入以及用于接收值V_LVL的输入。PU预驱动器420操作以基于由V_LVL和OUTPUT_SUPPLY表示的电压电平来控制用于PU驱动器404和PU驱动器406两者的信号。PU驱动器404包括用于从电压轨112接收电压电平VDD_H_1的输入、用于接收预驱动输出信号的输入，以及用于接收控制信号EN_H的输入，所述控制信号EN_H是在IO垫单元121被配置成使用较高电压电平VDD_H_1(也就是说，在V_LVL为“1”)时被断言。在控制信号EN_H被断言时，PU驱动器404被激活且响应于预驱动输出信号处于逻辑“高”或“1”而将垫126的电压朝向电压电平VDD_H_1上拉。否则，在控制信号EN_H未被断言时，PU驱动器404置于高阻抗状态。PU驱动器406被相似地配置，且具有用于从电压轨111接收电压电平VDD_L_1的输入、用于接收预驱动输出信号的输入，以及用于接收控制信号EN_H的输入。在控制信号EN_H未被断言时，PU驱动器406被激活且响应于预驱动输出信号处于逻辑“高”或“1”而将垫126的电压朝向电压电平VDD_L_1上拉。否则，在控制信号EN_H被断言时，PU驱动器406置于高阻抗状态。
PD电平移位器418包括用于在IO垫单元121被配置为输出垫时接收传出信号SIGNAL_OUT的输入、用于接收电压电平VDD_H_1的输入，以及用于接收控制信号LVL_EN的输入，所述控制信号LVL_EN是在IO垫单元121被配置成在较高电压电平VDD_H_1下操作时被断言。因此，在启用LVL_EN时，PD电平移位器418将传出信号SIGNAL_OUT的电压电平移位到电压电平VDD_H_1。否则，如果LVL_EN信号未被断言，那么传出信号SIGNAL_OUT在无电平移位的情况下被传递。PD电平移位器418的输出连接到PD预驱动器422的输入，PD预驱动器422还包括耦合到轨112以接收电压电平VDD_H_1的电力输入。PD预驱动器422操作以在电压VDD_H_1下预驱动传出信号。由PD预驱动器422输出的预驱动输出信号被提供到PD驱动器408，PD驱动器408操作以响应于输入预驱动传出信号处于逻辑“高”或逻辑“1”而将垫126朝向VSS或接地下拉。
在接收侧，电力开关414以与电力开关412相同的方式操作以提供输出电压电平(被标记为“INPUT_SUPPLY”)，所述输出电压电平取决于值V_LVL是“0”还是“1”而从VDD_L_1或VDD_H_1中选择。接收器410包括耦合到垫126以从垫126接收传入信号的输入、用于从电力开关414接收电压电平INPUT_SUPPLY的输入，以及用于提供被标记为“SIGNAL_IN”的传入信号的输出，其中接收器410操作以基于电压电平INPUT_SUPPLY而驱动来自在垫126处所接收的传入信号的传入信号SIGNAL_IN。
因此，如图4的实施方案所示出，电力序列检测器136基于电压轨111、112的斜升时序而设置V_LVL的值，且V_LVL的值又控制传出信号或传入信号是在电压电平VDD_L_1还是在电压电平VDD_H_1(取决于V_LVL的值)下驱动。此默认电压电平因此基于电压轨111、112的斜升时序被设置，而无需经由ROM设置或IC封装102的其它永久性设置或配置的配置，且因此允许电子装置100的外部组件针对所述特定实施方案而将IO垫单元121的默认电压电平设置到适当的电平。
图5示出根据至少一个实施例的电力序列检测器136的例子实施方案。电力序列检测器138可以相似方式被实施。如所示出，电力序列检测器136包括电压电平传感器502、504、锁存器506、508，以及序列检测逻辑510。电压电平传感器502、504可使用(例如)常规比较器被实施。电压电平传感器502的比较器具有耦合到电压轨112的输入、用于接收电压参考VREF的输入，以及连接到锁存器506的输入的输出。电压电平传感器504的比较器具有被耦合以接收电压参考VREF的输入、耦合到电压轨111的输入，以及耦合到锁存器508的输入的输出。锁存器506另外包括用于接收电压电平传感器504的比较器的输出的输入，以及耦合到序列检测逻辑510的一个输入的输出。相似地，锁存器508包括用于接收电压电平传感器502的比较器的输出的另一输入，以及耦合到序列检测逻辑510的第二输入的输出。序列检测逻辑510另外包括用于提供值V_LVL的输出。
最初，电压轨112、111的电压电平(即，VDD_H1和VDD_L_1)低于电压参考VREF，且因此比较器的输出是逻辑0。这致使锁存器电路506、508是透明的。在电压轨111、112中的一个电压轨的电压电平上升到高于电压参考VREF时，关联电压电平传感器502、504输出逻辑1值。这被输出到透明锁存器的D输入，且同时关闭连接到另一电压电平传感器的锁存器。在后到达的电压轨最终上升到高于电压参考时，所述电压轨的电压电平传感器输出逻辑1，且关闭较早到达的电压轨的透明锁存器。因此，所述电路锁存电压轨序列且将信息呈现给序列检测/解码逻辑(510)以产生“V_LVL”。
在一些实施方案中，电子装置100可能归因于电源的临时中断而经受热启动或节电管制。在此类情况下，电子装置100以上文所描述的方式斜升电压轨111、112以便重新编程IO垫单元121、122的默认电压电平可能存在问题。因此，为了避免丢失V_LVL的已经确定的值，在至少一个实施例中，电力序列检测器136包括用于存储V_LVL的当前值的存储元件512。因此，在热启动或节电管制的情况下，V_LVL的值可从存储元件512中被读出且用于配置序列检测逻辑510的输出，由此促进对IO垫单元121、122的默认电压电平的先前配置的继续。
应注意，上文在一般描述中所描述的活动或元素并非全部是需要的，可能不需要特定活动或装置的部分，且除了所描述的那些活动或元素之外，还可执行一个或多个另外的活动或包括一个或多个另外的元素。再者，活动被列出的次序未必是活动被执行的次序。另外，已参考特定实施例而描述了概念。然而，本领域的技术人员应了解，可在不脱离如所附权利要求书中所阐述的本公开的范围的情况下进行各种修改和改变。因此，应在说明性而非限制性意义上看待本说明书和图式，且预期所有此类修改都包括在本公开的范围内。
上文已关于特定实施例而描述了益处、其它优势和问题解决方案。然而，所述益处、优势、问题解决方案以及可能致使任何益处、优势或解决方案发生或变得更显著的任何特征不应被理解为任何或所有权利要求的关键、必需或基本的特征。此外，上文所公开的特定实施例仅是说明性的，这是因为所公开的主题可按得益于本文中的教示的本领域的技术人员显而易见的不同但等效的方式被修改和实践。除了如所附权利要求书中所描述以外，并不意图限制本文中所示出的构造或设计的细节。因此，显而易见的是，可变更或修改上文所公开的特定实施例，且所有此类变化被视为在所公开的主题的范围内。因此，本文寻求的保护是如在所附权利要求书中所阐述。

Claims (10)

1.一种配置用于输入/输出垫单元的电压电平的方法，其特征在于，包括：
在电子装置的集成电路(IC)封装处监测所述电子装置的第一电压轨和第二电压轨；以及
配置所述IC封装的第一组一个或多个输入/输出(IO)垫单元以取决于所述第一电压轨和所述第二电压轨中的哪个电压轨首先斜升到对应指定电压电平而在非零第一电压电平或非零第二电压电平中的一个电压电平下操作。
2.根据权利要求1所述的方法，其特征在于，配置所述第一组一个或多个IO垫单元包括：
响应于所述第一电压轨在所述第二电压轨已斜升到所述第二电压电平之前斜升到所述第一电压电平，配置所述第一组一个或多个IO垫单元以在所述第一电压电平下操作；以及
响应于所述第二电压轨在所述第一电压轨已斜升到所述第一电压电平之前斜升到所述第二电压电平，配置所述第一组一个或多个IO垫单元以在所述第二电压电平下操作。
3.根据权利要求2所述的方法，其特征在于，进一步包括：
配置所述第一组一个或多个IO垫单元以在所述第一电压电平和所述第二电压电平中所选择的一个电压电平下操作，所述所选择的一个电压电平是由配置寄存器响应于所述第一电压轨在所述第二电压轨斜升到所述第二电压电平的相同时间斜升到所述第一电压电平而指定。
4.根据权利要求1所述的方法，其特征在于：
监测所述第一电压轨和所述第二电压轨包括响应于所述电子装置的电源重开而监测所述第一电压轨和所述第二电压轨。
5.根据权利要求4所述的方法，其特征在于，进一步包括：
响应于所述电源重开而在所述IC封装的处理器处执行启动过程；以及
重新配置所述第一组一个或多个IO垫单元以在所述第一电压电平或所述第二电压电平中的一个电压电平下操作而作为所述启动过程的部分。
6.根据权利要求1所述的方法，其特征在于，进一步包括：
在配置所述第一组一个或多个IO垫单元之后，在所述IC封装的处理器处执行一组可执行指令，所述一组可执行指令用于操控所述处理器以重新配置所述第一组一个或多个IO垫单元以在所述第一电压电平或所述第二电压电平中的另一电压电平下操作。
7.根据权利要求1所述的方法，其特征在于，进一步包括：
在所述IC封装处监测所述电子装置的第三电压轨和第四电压轨；以及
配置所述IC封装的第二组一个或多个IO垫单元以取决于所述第三电压轨和所述第四电压轨中的哪个电压轨首先斜升到对应指定电压电平而在非零第三电压电平或非零第四电压电平中的一个电压电平下操作。
8.一种集成电路封装设备，其特征在于，包括：
集成电路(IC)封装，所述IC封装包括：
第一电压轨；
第二电压轨；
第一组一个或多个输入/输出(IO)垫单元；以及
耦合到所述第一和第二电压轨的电力序列检测器，所述电力序列检测器用于监测所述第一和第二电压轨，且配置所述第一组一个或多个IO垫单元以取决于所述第一电压轨和所述第二电压轨中的哪个电压轨首先斜升到对应指定电压电平而在非零第一电压电平或非零第二电压电平中的一个电压电平下操作。
9.根据权利要求8所述的设备，其特征在于：
所述第一组一个或多个IO垫单元包括一组一个或多个通用IO(GPIO)垫单元。
10.一种配置用于输入/输出垫单元的电压电平的方法，其特征在于，包括：
提供包括向第一和第二电压轨供电的功率管理组件的电子装置和集成电路(IC)封装，所述IC封装具有一组一个或多个输入/输出(IO)垫单元，所述一组一个或多个IO垫单元可配置以由所述第一电压轨所提供的非零第一电压电平或所述第二电压轨所提供的非零第二电压电平供电；以及
通过在将所述第二电压轨斜升到所述第二电压电平之前将所述第一电压轨斜升到所述第一电压电平，配置所述一组一个或多个IO垫单元以由所述第一电压电平供电。
CN201710826518.4A 2016-09-19 2017-09-13 经由电压轨斜升时序来配置用于双电压输入/输出垫单元的默认电压电平 Active CN107844446B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/269,475 2016-09-19
US15/269,475 US10599197B2 (en) 2016-09-19 2016-09-19 Configuration of default voltage level for dual-voltage input/output pad cell via voltage rail ramp up timing

Publications (2)

Publication Number Publication Date
CN107844446A CN107844446A (zh) 2018-03-27
CN107844446B true CN107844446B (zh) 2023-05-23

Family

ID=59895043

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710826518.4A Active CN107844446B (zh) 2016-09-19 2017-09-13 经由电压轨斜升时序来配置用于双电压输入/输出垫单元的默认电压电平

Country Status (3)

Country Link
US (1) US10599197B2 (zh)
EP (1) EP3296994B1 (zh)
CN (1) CN107844446B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7151539B2 (ja) * 2019-02-21 2022-10-12 セイコーエプソン株式会社 リアルタイムクロックモジュール、電子機器、及び移動体

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5896549A (en) * 1997-02-04 1999-04-20 Advanced Micro Devices, Inc. System for selecting between internal and external DMA request where ASP generates internal request is determined by at least one bit position within configuration register
US5910690A (en) * 1997-02-11 1999-06-08 Cabletron Systems, Inc. Hotswappable chassis and electronic circuit cards
CN1855310A (zh) * 2005-03-28 2006-11-01 株式会社瑞萨科技 非易失性存储装置
CN101488748A (zh) * 2009-02-13 2009-07-22 电子科技大学 现场可编程门阵列
CN103777726A (zh) * 2012-10-22 2014-05-07 英业达科技有限公司 电子装置及其启动方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323701B1 (en) 1998-12-28 2001-11-27 Cypress Semiconductor Corporation Scheme for reducing leakage current in an input buffer
US6836151B1 (en) * 1999-03-24 2004-12-28 Altera Corporation I/O cell configuration for multiple I/O standards
US6323704B1 (en) 2000-08-08 2001-11-27 Motorola Inc. Multiple voltage compatible I/O buffer
US6549032B1 (en) * 2000-08-22 2003-04-15 Altera Corporation Integrated circuit devices with power supply detection circuitry
US6909204B2 (en) * 2003-04-01 2005-06-21 Agilent Technologies, Inc. System for sequencing a first node voltage and a second node voltage
US7023248B2 (en) 2004-05-27 2006-04-04 Intel Corporation High voltage tolerant power up detector
US7432748B2 (en) * 2005-10-03 2008-10-07 Freescale Semiconductor, Inc Sequence-independent power-on reset for multi-voltage circuits
US7362136B2 (en) 2006-04-04 2008-04-22 Taiwan Semiconductor Manufacturing Co., Ltd. Dual voltage single gate oxide I/O circuit with high voltage stress tolerance
US7630841B2 (en) * 2007-03-30 2009-12-08 Texas Instruments Incorporated Supervising and sequencing commonly driven power supplies with digital information
KR20110027387A (ko) * 2009-09-10 2011-03-16 삼성전자주식회사 송수신 시스템, 이 시스템의 반도체 장치, 및 이 시스템의 데이터 송수신 방법
KR20120100238A (ko) * 2011-03-03 2012-09-12 삼성전자주식회사 반도체 장치, 이의 동작 방법, 및 상기 반도체 장치를 포함하는 반도체 시스템
TWI472941B (zh) 2012-04-18 2015-02-11 Global Unichip Corp 晶片輸出入設計的方法
US8886972B2 (en) * 2012-06-21 2014-11-11 Transcend Information, Inc. Power control module has voltage setting module that determine burst operating voltage and operate during execution of command in flash drive
US9383794B2 (en) * 2014-06-11 2016-07-05 Freescale Semiconductor, Inc. Integrated circuit with multi-voltage input/output (I/O) cells

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5896549A (en) * 1997-02-04 1999-04-20 Advanced Micro Devices, Inc. System for selecting between internal and external DMA request where ASP generates internal request is determined by at least one bit position within configuration register
US5910690A (en) * 1997-02-11 1999-06-08 Cabletron Systems, Inc. Hotswappable chassis and electronic circuit cards
CN1855310A (zh) * 2005-03-28 2006-11-01 株式会社瑞萨科技 非易失性存储装置
CN101488748A (zh) * 2009-02-13 2009-07-22 电子科技大学 现场可编程门阵列
CN103777726A (zh) * 2012-10-22 2014-05-07 英业达科技有限公司 电子装置及其启动方法

Also Published As

Publication number Publication date
US20180081412A1 (en) 2018-03-22
US10599197B2 (en) 2020-03-24
EP3296994A1 (en) 2018-03-21
CN107844446A (zh) 2018-03-27
EP3296994B1 (en) 2021-01-06

Similar Documents

Publication Publication Date Title
US6738834B1 (en) System for reconfiguring a peripheral device using configuration residing on the peripheral device by electronically simulating a physical disconnection and reconnection to a host device
US9722612B2 (en) Configuration sequence for programmable logic device
US8769160B2 (en) Multi-interface memory card and method of operation
US7378887B2 (en) Semiconductor integrated circuit with power-on state stabilization
KR100495657B1 (ko) 복수의 통신 모드들을 갖는 집적 회로 장치 및 그것의동작 방법
US9407264B1 (en) System for isolating integrated circuit power domains
US9476937B2 (en) Debug circuit for an integrated circuit
WO2006028828A2 (en) Integrated circuit with shared hotsocket architecture
US9819518B2 (en) Semiconductor device, semiconductor system including the same, and control method of semiconductor device
US20090177819A1 (en) Integrated circuit cards including multiple communication interfaces and related methods of operation
CN107844446B (zh) 经由电压轨斜升时序来配置用于双电压输入/输出垫单元的默认电压电平
US20130132740A1 (en) Power Control for Memory Devices
US20170294909A1 (en) Power-Up Based Integrated Circuit Configuration
US20030132733A1 (en) Voltage detection circuit control device, memory control device with the same, and memory card with the same
US7843316B1 (en) Power-on reset apparatus, systems, and methods
US6321174B1 (en) Apparatus and method for testing add-on device of a computer system
KR101822241B1 (ko) 전원 제어 시스템
US7279943B2 (en) Circuit arrangement receiving different supply voltages
US20160070619A1 (en) Method and apparatus for configuring i/o cells of a signal processing ic device into a safe state
US8339157B2 (en) Methods, circuits, systems and arrangements for undriven or driven pins
US8730747B2 (en) Semiconductor device including semiconductor memory circuit
US10209754B2 (en) Communication apparatus, control method for same, and storage medium
JP5738724B2 (ja) トリミング回路、システム、判定プログラム、確認方法、及び判定方法
US20190087379A1 (en) Device with reprogrammable serial communication identifier
US11126234B2 (en) Safe power up generating circuit having reset mechanism activating a chip select and command signal

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant