CN1825402A - 信号驱动电路及其电子装置与输出驱动电压的方法 - Google Patents

信号驱动电路及其电子装置与输出驱动电压的方法 Download PDF

Info

Publication number
CN1825402A
CN1825402A CNA2006100068885A CN200610006888A CN1825402A CN 1825402 A CN1825402 A CN 1825402A CN A2006100068885 A CNA2006100068885 A CN A2006100068885A CN 200610006888 A CN200610006888 A CN 200610006888A CN 1825402 A CN1825402 A CN 1825402A
Authority
CN
China
Prior art keywords
aanalogvoltage
voltage
period
signal drive
drive circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100068885A
Other languages
English (en)
Other versions
CN100447834C (zh
Inventor
林敬伟
詹爵魁
谢孟勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TPO Displays Corp
Original Assignee
Toppoly Optoelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppoly Optoelectronics Corp filed Critical Toppoly Optoelectronics Corp
Publication of CN1825402A publication Critical patent/CN1825402A/zh
Application granted granted Critical
Publication of CN100447834C publication Critical patent/CN100447834C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Logic Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种信号驱动电路，可选择性地不经过模拟缓冲器直接输出来自数字－模拟转换器的模拟电压，或经由模拟缓冲器将第一模拟电压调整为第二模拟电压输出，以降低直流偏移而得到准确的模拟电压电平，同时提升数字－模拟转换器的驱动能力。信号驱动电路包括数字－模拟转换器(DAC)，用以根据数字数据，产生第一模拟电压；以及输出电路，用以选择性地根据该第一模拟电压与模拟缓冲器，输出第二模拟电压至负载，或不经由该模拟缓冲器输出该第一模拟电压至该负载。

Description

信号驱动电路及其电子装置与输出驱动电压的方法
技术领域
本发明有关于驱动电路，特别有关一种具有准确输出模拟电平与高驱动能力的信号驱动电路。
背景技术
由于低温度多晶硅(LTPS)薄膜晶体管的系统基板(system on glass；SOG)技术其可以整合驱动电路至玻璃基板上，以便减少显示系统整体成本与制造时间(time-to-market)。于传统显示系统中，数字-模拟转换为信号驱动电路(例如源极/数据驱动器)中最重要的部分。一般而言，数字-模拟转换器需要一个单一增益的模拟缓冲器，用以提升其驱动能力，如图8A中所示。然而，由于薄膜晶体管其不佳的效能，例如一致性不佳(poor uniformity)并且需要高电压驱动，故由薄膜晶体管所构成的模拟缓冲器经常会产生很大的直流偏移电压，而于输入与输出模拟电压电平间导致很大的电压差。如图8B中所示，若数字-模拟转换器的输出端上不耦接模拟缓冲器，会导致数字-模拟转换器的驱动能力不佳，或者当数字-模拟转换器为电阻式数字-模拟转换器(resistive DAC；R-DAC)时，电阻串电压参考电路(R-string voltage circuit)的电能损耗会很大。
发明内容
本发明是提供一种信号驱动电路，可选择性地不经过模拟缓冲器直接输出来自数字-模拟转换器的第一模拟电压，或经由模拟缓冲器，将第一模拟电压调整为第二模拟电压输出，以降低直流偏移，以便得到准确的模拟电压电平。
本发明亦提供一种信号驱动电路，包括数字-模拟转换器(DAC)，用以根据数字数据，产生第一模拟电压；以及输出电路，用以选择性地根据该第一模拟电压与模拟缓冲器，输出第二模拟电压至负载，或不经由该模拟缓冲器输出该第一模拟电压至该负载。
本发明亦提供另一种信号驱动电路，包括第一数字-模拟转换器(DAC)，用以根据第一数字数据与第一组参考电压电平，产生第一模拟电压；以及输出电路，用以选择性地根据该第一模拟电压与第一模拟缓冲器，输出第二模拟电压至第一负载，或不经由该模拟缓冲器输出该第一模拟电压至该第一负载；第二数字-模拟转换器(DAC)，用以根据第二数字数据与第二组参考电压电平，产生第三模拟电压；以及输出电路，用以选择性地根据该第三模拟电压与第二模拟缓冲器，输出第四模拟电压至第二负载，或不经由该模拟缓冲器输出该第三模拟电压至该第二负载。
本发明亦提供一种电子装置，包括前述的信号驱动电路；以及一种显示元件，耦接至该信号驱动电路，且为该信号驱动电路所驱动。
本发明亦提供一种输出驱动电压的方法，应用于信号驱动电路，包括下列步骤：根据数字数据产生第一模拟电压；根据该第一模拟电压以及模拟缓冲器，产生第二模拟电压；以及将该第一模拟电压或该第二模拟电压作为驱动电压，输出至该负载。
为了让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图示，作详细说明如下。
附图说明
图1A是表示本发明信号驱动电路的一实施例。
图1B是表示本发明信号驱动电路的另一实施例。
图2为信号驱动电路的时序图。
图3A为模拟缓冲器的一实施例。
图3B为模拟缓冲器的另一实施例。
图4为本发明中模拟缓冲器的时序图。
图5A与图5B是表示本发明中输出电路于不同时间周期时输入电压与直流偏移电压间的关系。
图6为本发明驱动器的一实施例。
图7为本发明电子装置的一实施例。
图8A是表示传统信号驱动电路中与模拟缓冲器连接的模拟数字转换器。
图8B是表示传统信号驱动电路中未连接模拟缓冲器的模拟数字转换器。
[主要元件标号说明]
12、12”：参考电压产生电路；
14R、14G、14B：数字-模拟转换器；
16R、16G、16B：输出电路；
17R、17G、17B：负载；
18、18”、18R、18G、18B：模拟缓冲器；
10A、10A’：第一源极随耦器；
20A、20A’：开关电路；
30A、30A’：第二源极随耦器；
50：控制器；
300A、300B：信号驱动电路；
310：移位寄存器；            320：取样电路；
330：锁存电路；              340：数字-模拟转换电路；
350：输出级；                400：显示面板；
450：驱动器；                500：外壳；
510：时序控制器；
R0～R5、G0～G5、B0～B5：数字数据；
N1R、N1G、N1B、N1、N2：节点；
Vee、Vdd、|Vgsp|、|Vgsn|：电压；
CS1、CS2：开关控制信号；
M1、M2、M3、M4、M5：晶体管；
C1、C2、CL：电容器；
VAR1、VAG1、VAB1、VAR2、VAG2、VAB2：模拟电压；
V0～V63、RV0～RV63、GV0～GV63、BV0～BV63：参考电压；
SWR1～SWR3、SWG1～SWG3、SWB1～SWB3、S1A、S1B、S2、S3A、S3B、S3C、S4A：开关装置。
具体实施方式
图1A为本发明信号驱动电路的一实施例。如图所示，信号驱动电路300A包括参考电压产生电路12、三个数字-模拟转换器(DAC)14R、14G与14B以及三个输出电路16R、16G与16B。信号驱动电路300A可为显示系统(例如液晶显示系统)中的源极驱动器或数据驱动器的一部分。
数字-模拟转换器14R、14G与14B是耦接至由参考电压产生电路12产生的参考电压V0、V1、...V61、V62与V63。于本实施例中，三个数字-模拟转换器可以是电阻式的DAC，且参考电压产生电路12可以是电阻串(R-string)，数字-模拟转换器14R是耦接参考电压V0、V1、...V61、V62与V63以及数字数据R0～R5，藉以产生模拟电压VAR1输出至输出电路16R。数字-模拟转换器14G是耦接参考电压V0～V63以及数字数据G0～G5，藉以产生模拟电压VAG1输出至输出电路16G，数字-模拟转换器14B是耦接参考电压V0～V63以及数字数据B0～B5，藉以产生模拟电压VAB1输出至输出电路16B。
输出电路16R、16G与16B是耦接于数字-模拟转换器14R、14G与14B以及对应的负载17R、17G、17B之间，用以根据模拟电压VAR1、VAG1与VAB1，输出电压至对应的负载17R、17G、17B。每一输出电路16R、16G与16B包括预充电/放电电路、第一、第二路径切换装置以及模拟缓冲器。预充电/放电电路是用耦接于模拟缓冲器与负载之间，用以进行充放电，而第一、第二路径切换装置是耦接于数字-模拟转换器与负载之间。于本实施例中，预充电/放电电路与第一、第二路径切换装置系可由开关装置(例如SWR1～SWR3、SWG1～SWG3与SWB1～SWB3)来实现。换言之，输出电路16R包括三个开关装置SWR1～SWR3以及一模拟缓冲器18R。开关装置SWR1是耦接节点N1R与电压Vee或Vdd之间，开关装置SWR2是耦接于节点N1R与模拟缓冲器18R之间。于本实施例中，例如图3A中的Vee、Vdd，电压Vee可为趋近于接地电压的适当电压，而电压Vdd可为趋近于电源电压的适当电压。开关装置SWR3是耦接于数字-模拟转换器14R与负载17R之间，模拟缓冲器18R是耦接于开关装置SWR2与模拟-数字转换器14R之间，用以于开关装置SWR2导通时，根据模拟电压VAR1产生模拟电压VAR2，用以提高数字-模拟转换器14R的驱动能力。
输出电路16G包括三个开关装置SWG1～SWG3以及一模拟缓冲器18G。开关装置SWG1是耦接节点N1G与电压Vee或Vdd之间，开关装置SWG2是耦接于节点N1G与模拟缓冲器18G之间。开关装置SWG3是耦接于数字-模拟转换器14G与负载17G之间，模拟缓冲器18G是耦接于开关装置SWG2与模拟-数字转换器14G之间，用以于开关装置SWG2导通时，根据模拟电压VAG1产生模拟电压VAG2，用以提高数字-模拟转换器14G的驱动能力。
输出电路16B包括三个开关装置SWB1～SWB3以及一模拟缓冲器18B。开关装置SWB1是耦接节点N1B与电压Vee或Vdd之间，开关装置SWB2是耦接于节点N1B与模拟缓冲器18B之间。开关装置SWB3是耦接于数字-模拟转换器14B与负载17B之间，模拟缓冲器18B是耦接于开关装置SWB2与模拟-数字转换器14B之间，用以于开关装置SWB2导通时，根据模拟电压VAB1产生模拟电压VAB2，用以提高数字-模拟转换器14B的驱动能力。
控制器50用以控制各种开关装置的操作，并且可为图7电子装置中的时序控制器510的一部分，或者开关控制信号CS1可由图7电子装置中的时序控制器510所提供。于本实施例中，开关装置SWR1、SWG1与SWB1可选择性地设置，亦可根据对应的模拟缓冲器18R、18G、18B决定是否省略。
图2为信号驱动电路300A的时序图。于此实施例中，在不同时间周期中，是根据控制器50的控制产生下列动作。
于时间周期PD1时，除了开关装置SWR1、SWG1与SWB1导通以外，所有的开关装置皆会截止，使得节点N1R、N1G与N1B上来自前一周期的电压，会被放电至电压Vee或预充电至电压Vdd。于本实施例中，时间周期PD1是可选择的(optional)，亦可根据对应的模拟缓冲器18R、18G、18B决定是否省略。
于时间周期PD2时，除了开关装置SWR2、SWG2与SWB2导通以外，所有的开关装置皆会截止，使得模拟缓冲器18R、18G与18B会分别耦接于对应的数字-模拟转换器14R、14G与14B以及对应的负载17R、17G与17B之间，用以提高模拟-数字转换器14R、14G与14B的驱动能力。同时，模拟缓冲器18R、18G与18B会根据来自数字-模拟转换器14R、14G与14B的电压VAR1、VAG1与VAB1，产生模拟电压VAR2、VAG2与VAB2。于此实施例中，模拟缓冲器18R、18G与18B所产生的VAR2、VAG2与VAB2会大抵上分别地相等于数字-模拟转换器14R、14G与14B所输出的电压VAR1、VAG1与VAB1。
于时间周期PD3时，除了开关装置SWR3、SWG3与SWB3导通以外，所有的开关装置皆会截止，使得数字-模拟转换器14R、14G与14B所输出的电压VAR1、VAG1与VAB1，不经过模拟缓冲器，而直接输出至对应的负载17R、17G与17B，藉以增加模拟输出电压电平的准确度。
图1B是表示本发明信号驱动电路的另一实施例。如图所示，信号驱动电路300B系与图1A中的信号驱动电路300A相似，除了参考电压产生电路12”。参考电压产生电路12”是分别提供参考电压RV0～RV63、GV0～GV63与BV0～BV63至数字-模拟转换器14R、14G与14B。数字-模拟转换器14R是耦接参考电压RV0、RV1、...RV62与RV63以及数字数据R0～R5，藉以产生模拟电压VAR1输出至输出电路16R。数字-模拟转换器14G是耦接参考电压GV0～GV63以及数字数据G0～G5，藉以产生模拟电压VAG1输出至输出电路16G，数字-模拟转换器14B是耦接参考电压BV0～BV63以及数字数据B0～B5，藉以产生模拟电压VAB1输出至输出电路16B。换言之，数字-模拟转换器14R、14G与14B系用以不同组的参考电压，产生对应的模拟电压VAR1、VAG1与VAB1，俾以进行色度校正(gamma correction)。
举例而言，信号驱动电路300B可为有机电致发光(OLED)显示系统中源极驱动器或数据驱动器的一部分，且参考电压产生电路12”可由三组电阻串(resistor strings；R-srting)所构成。图1B中输出电路16R、16G与16B的动作系与图1A中所示者相似，于此不再累述。
图3A为模拟缓冲器的一实施例。模拟缓冲器18包括第一源极随耦器10A、开关电路20A以及第二源极随耦器30A。
如图中所示，第一源极随耦器10A为P型源极随耦器，耦接于电压Vdd与Vee之间，包括二晶体管M1、M2、三开关装置S1A、S1B与S3A、一电容器C1，以及一以Va为偏压的晶体管M4。开关电路20A是耦接于第一、第二源极随耦器10A与30A之间，且包括三开关装置S3B、S3C与S4A以及一电容器C2。第二源极随耦器30A为N型源极随耦器，耦接开关电路20A，包括晶体管M3、开关装置S2以及偏压于Va的晶体管M5。于此实施例中，由晶体管M5所提供的电流可为晶体管M4所提供的电流的N倍，藉以提高驱动能力。控制器50是用以控制前述的开关装置，且控制器50可为电子装置(如图7所示)的时序控制器510的一部分，或着是说，控制信号CS2为图7所示的时序控制器510所提供。
图4为模拟缓冲器的时序图。请参考图1A与图3A，于后续时间周期中，所有开关装置是通过控制器50的控制，依照后续所描述的方法而运作。
于时间周期t1-t2(PD1)时，除了图1A中输出电路16R、16G与16B中的开关装置SWR1、SWG1与SWB1以及每一模拟缓冲器18R、18G与18B(图3A中所示)的开关装置S1A与S1B会导通以外，其它所有的开关装置皆会截止。由于开关装置SWR1、SWG1与SWB1导通，节点N1R、N1G与N1B上来自前一周期的电压会被放电至电压Vee。再者，由于每一模拟缓冲器中的开关装置S1A与S1B导通，使得电压会储存于电容器C1中，以导通晶体管M2。
于时间周期t2-t3时，输出电路16R、16G与16B中的开关装置SWR1、SWG1与SWB1，以及模拟缓冲器18R、18G与18B的开关装置S1A、S1B会截止，而晶体管M2系由于储存于电容器C1中的电压而保持导通。
于时间周期t3-t4(PD4)时，模拟缓冲器18R、18G与18B中的开关装置S2A、S3A、S3B与S3C会导通，使得第一、第二源极随耦器皆被致能。于是，第一源极随耦器10A会于模拟缓冲器18R中的节点N1上产生电压VAR1+|Vgsp|，且模拟缓冲器18R中的节点N2接着会被充电至VAR1+|Vgsp|，所以会有电压|Vgsn|被储存于电容器C2中。同样地，第一源极随耦器10A会于模拟缓冲器18G中的节点N1上产生电压VAG1+|Vgsp|，且模拟缓冲器18G中的节点N2接着会被充电至VAG1+|Vgsp|，所以会有电压|Vgsn|被储存于电容器C2中。此外，第一源极随耦器10A会于模拟缓冲器18B中的节点N1上产生电压VAB1+|Vgsp|，且模拟缓冲器18B中的节点N2接着会被充电至VAB1+|Vgsp|，所以会有电压|Vgsn|被储存于电容器C2中。于本实施例中，系可通过调整晶体管M1与M3的尺寸，而使得晶体管M1与M3具有相同的栅源极电压，即|Vgsn|＝|Vgsp|。
于时间周期t4-t5时，模拟缓冲器18R、18G与18B的开关装置S3A、S3B与S3C会截止，使得第一源极随耦器10A关闭，以节省电源。
于时间周期t5-t6(PD2)时，模拟缓冲器18R中的开关装置S4A会导通，使得第二源极随耦器30A根据来自开关装置S4A的输入电压与储存于电容器C2的电压|Vgsn|，输出等同于输入电压VAR1的输出电压VAR2。因为晶体管的栅源极电压|Vgsn|是通过储存于电容器C2的电压来补偿，使得晶体管M3所产生的输出电压VAR2会与输入电压VAR1相等。同样地，模拟缓冲器18G中第二源极随耦器30A根据来自开关装置S4A的输入电压与储存于电容器C2的电压|Vgsn|，输出等同于输入电压VAG1的输出电压VAG2。此外，模拟缓冲器18B中第二源极随耦器30A根据来自开关装置S4A的输入电压与储存于电容器C2的电压|Vgsn|，输出等同于输入电压VAB1的输出电压VAB2。同时，输出电路16R、16G与16B中的开关装置SWR2、SWG2与SWB2皆会导通，使得所产生的电压VAR2、VAG2与VAB2被分别输出至负载17R、17G、17B。
于时间周期t6-t7时，模拟缓冲器18R、18G与18B的开关装置S2、S4A关闭，使得第二源极随耦器30A得以节省电源。
于时间周期t7-t8(PD3)时，除了输出电路16R、16G与16B中的开关装置SWR3、SWG3与SWB3导通之外，图1A中所有开关装置皆被截止，使得数字-模拟转换器14R、14G与14B所输出的电压VAR1、VAG1与VAB1，不经过模拟缓冲器，而直接输出至对应的负载17R、17G与17B，藉以增加模拟输出电压电平的准确度。前述的时间周期t1-t8是根据图4所示的时序而重复执行。
图3B为模拟缓冲器的另一实施例。模拟缓冲器18”包括第一源极随耦器10A’、开关电路20A’以及第二源极随耦器30A’。如图3B中所示，与第一实施例不同，第一源极随耦器10A’为N型源极随耦器，耦接于电压Vdd与Vee之间，而第二源极随耦器30A’为P型源极随耦器，耦接至开关电路20A’。
第一源极随耦器10A’包括二晶体管M1与M2、三开关装置S1A、S1B与S3A以及一电容器C1以及一以Va为偏压的晶体管M4。开关电路20A’是耦接于第一、第二源极随耦器10A’与30A’之间，且包括三开关装置S3B、S3C与S4A以及一电容器C2。第二源极随耦器30A’为P型源极随耦器，耦接开关电路20A’，包括晶体管M3、开关装置S2以及偏压于Va的晶体管M5。于此实施例中，由晶体管M5所提供的电流可为晶体管M4所提供的电流的N倍，藉以提高驱动能力。
图4亦为图3B中模拟缓冲器的时序图。于时间周期t1-t2(PD1)时，除了图1A中输出电路16R、16G与16B中的开关装置SWR1、SWG1与SWB1以及每一模拟缓冲器18R、18G与18B(图3A中所示)的开关装置S1A与S1B会导通以外，其它所有的开关装置皆会截止。由于开关装置SWR1、SWG1与SWB1导通，节点N1R、N1G与N1B上来自前一周期的电压会被放电至电压Vee。再者，由于每一模拟缓冲器中的开关装置S1A与S1B导通，使得电压会储存于电容器C1中，以导通晶体管M2。
于时间周期t2-t3时，输出电路16R、16G与16B中的开关装置SWR1、SWG1与SWB1，以及模拟缓冲器18R、18G与18B的开关装置S1A、S1B会截止，而晶体管M2是由于储存于电容器C1中的电压而保持导通。
于时间周期t3-t4(PD4)时，模拟缓冲器18R、18G与18B的开关装置S2、S3A、S3B与S3C皆会导通，使得第一、第二源极随耦器10A’与30A’皆被致能。于是，模拟缓冲器18R中的第一源极随耦器10A’会于节点N4上产生电压VAR1-|Vgsn|，且节点N5接着会被充电至VAR1-|Vgsn|，所以会有电压|Vgsp|被储存于电容器C2中。同样地，模拟缓冲器18G中的第一源极随耦器10A’会于节点N4上产生电压VAG1-|Vgsn|，且节点N5接着会被充电至VAG1-|Vgsn|，所以会有电压|Vgsp|被储存于电容器C2中。再者，模拟缓冲器18B中的第一源极随耦器10A’会于节点N4上产生电压VAB1-|Vgsn|，且节点N5接着会被充电至VAB1-|Vgsn|，所以会有电压|Vgsp|被储存于电容器C2中。于本实施例中，是可通过调整晶体管M1与M3的尺寸，而使得晶体管M1与M3具有相同的栅源极电压，即|Vgsn|＝|Vgsp|。
于时间周期t4-t5时，模拟缓冲器18R、18G与18B中的开关装置S3A、S3B与S3C会截止，使得第一源极随耦器10A’关闭，以节省电源。
于时间周期t5-t6(PD2)时，模拟缓冲器18R、18G与18B中的开关装置S4A与S4B导通，使得模拟缓冲器18R中的第二源极随耦器30A’根据来自开关装置S4A的输入电压与储存于电容器C2的电压|Vgsp|，输出等同于输入电压VAR1的输出电压VAR2。因为晶体管的栅源极电压|Vgsp|是通过储存于电容器C2的电压来补偿，使得晶体管M3所产生的输出电压VAR2会与输入电压VAR1相等。同样地，模拟缓冲器18G中的第二源极随耦器30A’根据来自开关装置S4A的输入电压与储存于电容器C2的电压|Vgsp|，输出等同于输入电压VAG1的输出电压VAG2。再者，使得模拟缓冲器18B中的第二源极随耦器30A’根据来自开关装置S4A的输入电压与储存于电容器C2的电压|Vgsp|，输出等同于输入电压VAB1的输出电压VAB2。同一时间内，输出电路16R、16G与16B的开关装置SWR2、SWG2与SWB2皆会导通，使得电压VAR2、VAG2与VAB2会分别输出至负载17R、17G与17B。
于时间周期t6-t7，模拟缓冲器18R、18G与18B中的开关装置S2与S4A会截止，使得模拟缓冲器18R、18G与18B中的第二源极随耦器30A’关闭以节省电源。
于时间周期t7-t8(PD3)时，除了输出电路16R、16G与16B中的开关装置SWR3、SWG3与SWB3导通之外，图1A中所有开关装置皆被截止，使得数字-模拟转换器14R、14G与14B所输出的电压VAR1、VAG1与VAB1，不经过模拟缓冲器，而直接输出至对应的负载17R、17G与17B，藉以增加模拟输出电压电平的准确度。
图5A是表示图3A与图3B的实施例中于开关装置SWR2、SWG2与SWB2导通之后，输出电路的输入电压Vin与直流偏移(DC offset)电压间的关系。
在此周期(PD2)中，信号驱动电路会使用模拟缓冲器输出模拟电压至对应对负载，俾以提升数字-模拟转换电路(DAC)的驱动能力，同时只会发生较小的直流偏移(DC offset)电压。如图5A所示，本发明实施例中模拟缓冲器的直流偏移电压皆小于10mV，其中输入电压Vin是可代表数字-模拟转换器14R、14G或14B的输出电压VAR1、VAG1或VAB1。
图5B是表示图3B与图3B的实施例中于开关装置SWR3、SWG3与SWB3导通之后，输出电路的输入电压Vin与直流偏移(DC offset)电压间的关系。
在此周期(PD3)中，信号驱动电路会直接输出模拟电压至对应负载，以避免模拟缓冲器所导致的直流偏移电压，俾以提升模拟输出电压的电平的准确度。如图5B所示，本发明实施例中模拟缓冲器的直流偏移电压皆小于0.1mV，其中输入电压Vin是可代表数字-模拟转换器14R、14G或14B的输出电压VAR1、VAG1或VAB1。
由于本发明的信号驱动电路可交替地通过模拟缓冲器或直接输出来自模拟数字转换器的模拟电压，因此可同时提升模拟输出电压的电平的准确度与数字-模拟转换电路(DAC)的驱动能力。
图6为本发明驱动器的一实施例。如图所示，驱动器450包括多个移位寄存器310、取样电路320、锁存电路330、数字-模拟转换电路340与输出级350，其中数字-模拟转换电路340包括多个图1A或图1B中所示的数字模拟转换器14，而输出级350包括多个图1A或图1B中所示的输出电路16。移位寄存器310的级数是与显示面板(未图示)中像素的行数相等，取样电路320用以与依序来自移位寄存器310的取样脉冲同步对数据总线(未图标)进行取样。锁存电路330是用以于水平周期时锁存住所取样到的数据，而数字-模拟转换电路340用以将来自锁存电路的数据转换成模拟数据。输出级350用以根据来自数字-模拟转换电路340的模拟信号与来自外部控制器的控制信号，驱动显示面板中的至少一行像素。举例而言，驱动器450可为显示系统(例如液晶显示系统)中的源极驱动器或数据驱动器。
图7为本发明电子装置的一实施例。如图所示，显示面板400可为液晶显示元件、有机发光二极管(OLED)显示元件、或阴极射线管元件，但不限定于此。电子装置600可为可携式电子装置，例如个人数字助理(PDA)、笔记本型计算机、平板计算机、移动电话或显示器...等等。一般而言，电子装置600包括外壳500、时序控制器510、显示面板400与驱动器450。时序控制器510是用以提供控制信号至驱动器450，而驱动器450是用以提供模拟电压至显示面板400，使显示面板400产生图像。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许更动与润饰，因此本发明的保护范围当视所附的权利要求范围所界定者为准。

Claims (23)

1.一种信号驱动电路，包括：
数字-模拟转换器，用以根据数字数据，产生第一模拟电压；以及
输出电路，用以选择性地根据该第一模拟电压与模拟缓冲器输出第二模拟电压至负载，或不经由该模拟缓冲器输出该第一模拟电压至该负载。
2.根据权利要求1所述的信号驱动电路，其中该输出电路于第一周期时输出该第二模拟电压，而于第二周期时输出该第一模拟电压，其中该第一周期早于该第二周期。
3.根据权利要求2所述的信号驱动电路，其中该模拟缓冲器被设置于该输出电路中，并耦接至该数字-模拟转换器。
4.根据权利要求3所述的信号驱动电路，其中该输出电路还包括：
第一路径切换装置，耦接于该数字-模拟转换器与该负载之间；以及
第二路径切换装置，耦接于该模拟缓冲器与该负载之间。
5.根据权利要求4所述的信号驱动电路，其中该第一路径切换装置与该第二路径切换装置分别于该第二周期与该第一周期中导通。
6.根据权利要求4所述的信号驱动电路，其中该输出电路还包括预充电/放电电路，耦接于该模拟缓冲器与该负载之间，用以于第三周期时进行预充电/放电，其中该第三周期早于该第一周期。
7.根据权利要求2所述的信号驱动电路，其中该模拟缓冲器包括：
第一源极随耦器，用以于第四周期中，根据该第一模拟电压，产生第一电压；
切换电路，耦接该第一源极随耦器，用以于该第一周期中，根据该第一模拟电压，产生大抵上等于该第一电压的第二电压；以及
第二源极随耦器，耦接该切换电路，用以于该第四周期与该第一周期中，分别接收该第一电压与该第二电压，并于该第一周期中，根据该第二电压输出该第二模拟电压至该负载，其中该第四周期早于该第一周期。
8.根据权利要求7所述的信号驱动电路，其中该第一源极随耦器为N型源极随耦器，而该第二源极随耦器为P型源极随耦器。
9.根据权利要求7所述的信号驱动电路，其中该第一源极随耦器为P型源极随耦器，而该第二源极随耦器为N型源极随耦器。
10.根据权利要求7所述的信号驱动电路，其中于该第一周期中，该第一源极随耦器是截止，而该第二源极随耦器是导通。
11.根据权利要求7所述的信号驱动电路，其中该第四周期时，该第一源极随耦器与该第二源极随耦器是导通用以储存补偿电压至该切换电路中。
12.根据权利要求11所述的信号驱动电路，其中该切换电路于该第一周期中，用以根据该第一模拟电压与该所储存的补偿电压产生该第二电压。
13.一种信号驱动电路，包括：
第一数字-模拟转换器，用以根据第一数字数据与第一组参考电压电平，产生第一模拟电压；以及
第一输出电路，用以选择性地根据该第一模拟电压与第一模拟缓冲器，输出第二模拟电压至第一负载，或不经由该模拟缓冲器输出该第一模拟电压至该第一负载；
第二数字-模拟转换器，用以根据第二数字数据与第二组参考电压电平，产生第三模拟电压；以及
第二输出电路，用以选择性地根据该第三模拟电压与第二模拟缓冲器，输出第四模拟电压至第二负载，或不经由该模拟缓冲器输出该第三模拟电压至该第二负载。
14.根据权利要求13所述的信号驱动电路，其中该第一输出电路与该第二输出电路于第一周期时输出该第二模拟电压与该第四模拟电压，而于第二周期时输出该第一模拟电压与该第三模拟电压，其中该第一周期早于该第二周期。
15.根据权利要求14所述的信号驱动电路，其中该第一模拟缓冲器被设置于该第一输出电路中，并耦接至该第一数字-模拟转换器，而该第二模拟缓冲器被设置于该第二输出电路中，并耦接至该第二数字-模拟转换器。
16.根据权利要求15所述的信号驱动电路，其中该第一输出电路还包括第一、第二路径切换装置，个别地耦接于该第一数字-模拟转换器与该第一负载之间；且该第二输出电路还包括第三、第四路径切换装置，个别地接于该第二数字-模拟转换器与该第二负载之间。
17.根据权利要求16所述的信号驱动电路，其中该第一与该第三路径切换装置是于该第二周期中导通，而该第二与该第四路径切换装置是于该第一周期中导通。
18.根据权利要求16所述的信号驱动电路，其中该第一输出电路还包括第一预充电/放电电路，耦接于该第一模拟缓冲器与该第一负载之间，用以于第三周期时进行预充电/放电，且该第二输出电路还包括第二预充电/放电电路，耦接于该第二模拟缓冲器与该第二负载之间，用以于该第三周期时进行预充电/放电，其中该第三周期早于该第一周期。
19.一种电子装置，包括：
如权利要求1所述的信号驱动电路；以及
一种显示元件，耦接至该信号驱动电路，且为该信号驱动电路所驱动。
20.根据权利要求19所述的电子装置，其中该显示元件为液晶显示元件、电浆显示元件、有机电致发光显示元件或阴极射线管显示元件。
21.根据权利要求19所述的电子装置，其中该电子装置为个人数字助理、显示器、笔记本型计算机、平板计算机或移动电话。
22.一种输出驱动电压的方法，应用于信号驱动电路，包括下列步骤：
根据数字数据产生第一模拟电压；
根据该第一模拟电压以及模拟缓冲器，产生第二模拟电压；以及
将该第一模拟电压或该第二模拟电压作为驱动电压，输出至该负载。
23.根据权利要求22所述的输出驱动电压的方法，其中该第二模拟电压被于第一周期时输出至该负载，而该第一模拟电压被于第二周期时输出至该负载，并且该第一周期早于该第二周期。
CNB2006100068885A 2005-02-04 2006-01-27 信号驱动电路及其电子装置与输出驱动电压的方法 Expired - Fee Related CN100447834C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US64961705P 2005-02-04 2005-02-04
US60/649,617 2005-02-04
US11/216,954 2005-08-30

Publications (2)

Publication Number Publication Date
CN1825402A true CN1825402A (zh) 2006-08-30
CN100447834C CN100447834C (zh) 2008-12-31

Family

ID=36936052

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100068885A Expired - Fee Related CN100447834C (zh) 2005-02-04 2006-01-27 信号驱动电路及其电子装置与输出驱动电压的方法

Country Status (4)

Country Link
US (1) US7158065B2 (zh)
JP (2) JP4956726B2 (zh)
CN (1) CN100447834C (zh)
TW (1) TWI319178B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101877216A (zh) * 2010-05-28 2010-11-03 矽创电子股份有限公司 液晶点反转驱动电路
US8068083B2 (en) 2006-10-26 2011-11-29 Renesas Electronics Corporation Display apparatus, data driver and method of driving display panel
CN101739925B (zh) * 2008-11-10 2012-06-27 联咏科技股份有限公司 驱动器装置
WO2016101299A1 (zh) * 2014-12-25 2016-06-30 深圳市华星光电技术有限公司 一种液晶显示面板的源极驱动电路及液晶显示器

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100748335B1 (ko) * 2006-05-09 2007-08-09 삼성에스디아이 주식회사 데이터 구동부 및 이를 이용한 유기 발광 표시장치
US20080084342A1 (en) * 2006-10-06 2008-04-10 National Yunlin University Of Science And Technology Method for enhancing the driving capability of a digital to analog converter
CN101473542A (zh) * 2006-11-07 2009-07-01 松下电器产业株式会社 数字模拟转换电路
US7961083B2 (en) * 2007-08-29 2011-06-14 Infineon Technologies Ag Digital satellite receiver controller
US7804328B2 (en) * 2008-06-23 2010-09-28 Texas Instruments Incorporated Source/emitter follower buffer driving a switching load and having improved linearity
US8169353B2 (en) * 2009-09-30 2012-05-01 Qualcomm, Incorporated Wideband digital to analog converter with built-in load attenuator
US8872685B2 (en) 2013-03-15 2014-10-28 Qualcomm Incorporated Techniques to reduce harmonic distortions of impedance attenuators for low-power wideband high-resolution DACs

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0514203A (ja) * 1991-07-02 1993-01-22 Mitsubishi Electric Corp デイジタル−アナログ変換回路
JP3226567B2 (ja) * 1991-07-29 2001-11-05 日本電気株式会社 液晶表示装置の駆動回路
JPH0637640A (ja) * 1992-07-15 1994-02-10 Mitsubishi Electric Corp ディジタル−アナログ変換回路
JPH09330060A (ja) * 1996-06-11 1997-12-22 Toshiba Corp 表示装置及び表示装置に用いるサンプルホールド増幅器
JP3613940B2 (ja) * 1997-08-29 2005-01-26 ソニー株式会社 ソースフォロワ回路、液晶表示装置および液晶表示装置の出力回路
JPH11139908A (ja) * 1997-11-12 1999-05-25 Nippon Zeon Co Ltd ジャスモン酸系化合物を含有する寄生植物用発芽誘導剤
KR100292405B1 (ko) * 1998-04-13 2001-06-01 윤종용 오프셋 제거 기능을 갖는 박막트랜지스터 액정표시장치 소스드라이버
JP3403097B2 (ja) * 1998-11-24 2003-05-06 株式会社東芝 Ｄ／ａ変換回路および液晶表示装置
JP3405333B2 (ja) * 1999-10-21 2003-05-12 セイコーエプソン株式会社 電圧供給装置並びにそれを用いた半導体装置、電気光学装置及び電子機器
KR100692289B1 (ko) * 2000-02-10 2007-03-09 가부시키가이샤 히타치세이사쿠쇼 화상표시장치
GB2362277A (en) * 2000-05-09 2001-11-14 Sharp Kk Digital-to-analog converter and active matrix liquid crystal display
JP3373835B2 (ja) * 2000-07-17 2003-02-04 財団法人工業技術研究院 補償Ｖｇｓを具えたソースフォロワ
US6747626B2 (en) * 2000-11-30 2004-06-08 Texas Instruments Incorporated Dual mode thin film transistor liquid crystal display source driver circuit
JP3533185B2 (ja) * 2001-01-16 2004-05-31 Ｎｅｃエレクトロニクス株式会社 液晶ディスプレイの駆動回路
JP2002350808A (ja) * 2001-05-24 2002-12-04 Sanyo Electric Co Ltd 駆動回路および表示装置
JP3661651B2 (ja) * 2002-02-08 2005-06-15 セイコーエプソン株式会社 基準電圧発生回路、表示駆動回路及び表示装置
JP2004096702A (ja) * 2002-02-20 2004-03-25 Mitsubishi Electric Corp 駆動回路
JP3847207B2 (ja) * 2002-05-14 2006-11-22 Ｎｅｃエレクトロニクス株式会社 液晶表示用駆動回路の出力回路
JP2004045839A (ja) * 2002-07-12 2004-02-12 Toshiba Corp 表示装置用駆動回路
JP2004085806A (ja) * 2002-08-26 2004-03-18 Nec Yamagata Ltd 表示パネルの駆動装置
JP4252855B2 (ja) * 2002-11-06 2009-04-08 アルプス電気株式会社 ソースフォロア回路および液晶表示装置の駆動装置
TW583636B (en) * 2003-03-11 2004-04-11 Toppoly Optoelectronics Corp Source follower capable of compensating the threshold voltage
JP2005017771A (ja) * 2003-06-26 2005-01-20 Nec Micro Systems Ltd マトリクス型表示装置
JP4759908B2 (ja) * 2003-07-09 2011-08-31 ソニー株式会社 フラットディスプレイ装置
JP4353759B2 (ja) * 2003-09-22 2009-10-28 Ｎｅｃエレクトロニクス株式会社 駆動回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8068083B2 (en) 2006-10-26 2011-11-29 Renesas Electronics Corporation Display apparatus, data driver and method of driving display panel
CN101739925B (zh) * 2008-11-10 2012-06-27 联咏科技股份有限公司 驱动器装置
CN101877216A (zh) * 2010-05-28 2010-11-03 矽创电子股份有限公司 液晶点反转驱动电路
WO2016101299A1 (zh) * 2014-12-25 2016-06-30 深圳市华星光电技术有限公司 一种液晶显示面板的源极驱动电路及液晶显示器

Also Published As

Publication number Publication date
TW200636670A (en) 2006-10-16
US20060176200A1 (en) 2006-08-10
JP2006215566A (ja) 2006-08-17
JP4956726B2 (ja) 2012-06-20
JP5174938B2 (ja) 2013-04-03
US7158065B2 (en) 2007-01-02
CN100447834C (zh) 2008-12-31
TWI319178B (en) 2010-01-01
JP2011257760A (ja) 2011-12-22

Similar Documents

Publication Publication Date Title
CN1825402A (zh) 信号驱动电路及其电子装置与输出驱动电压的方法
WO2020015088A1 (zh) 一种oled像素驱动电路及oled显示装置
CN1299150C (zh) 显示装置及其控制方法
US7079127B2 (en) Reference voltage generation circuit, display driver circuit, display device, and method of generating reference voltage
CN1822500A (zh) 模拟缓冲器及相关的信号驱动电路、电子装置
CN105096819A (zh) 一种显示装置及其像素电路
CN104112427A (zh) 像素电路及其驱动方法和显示装置
CN101290743B (zh) 具有伽马校正的有源式矩阵有机发光二极管的驱动电路
CN202067514U (zh) 电压电流转换电路、数据驱动电路和电流驱动型像素电路及平板显示器
CN1831920A (zh) 有源矩阵型发光显示面板的驱动装置以及驱动方法
CN102646388A (zh) 一种驱动装置、oled面板及oled面板驱动方法
CN1555548A (zh) 发光元件驱动电路
CN1296883C (zh) 图象显示面板以及具有图象显示面板的图象观测仪
CN1841490A (zh) 采样保持电路和半导体设备
CN102298893B (zh) 一种源极驱动电路及显示设备
CN101034541A (zh) 电流驱动电路
US10803811B2 (en) Display apparatus, driver for driving display panel and source driving signal generation method
CN1804979A (zh) 主动式矩阵有机发光二极管显示器及其驱动方法
CN1471701A (zh) Da转换电路、使用此电路的显示器、以及具有此显示器的移动终端
CN207489446U (zh) 一种amoled的单元像素驱动电路
CN100437712C (zh) 数据驱动电路
CN1846246A (zh) 恒流电路和平板显示设备
CN214336296U (zh) Led驱动电路
CN1240040C (zh) 一种像素电路
CN1573452A (zh) 显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081231

Termination date: 20170127

CF01 Termination of patent right due to non-payment of annual fee