CN1773687A - 倒装式安装半导体芯片的方法及使用该方法的安装设备 - Google Patents

倒装式安装半导体芯片的方法及使用该方法的安装设备 Download PDF

Info

Publication number
CN1773687A
CN1773687A CNA2005100590546A CN200510059054A CN1773687A CN 1773687 A CN1773687 A CN 1773687A CN A2005100590546 A CNA2005100590546 A CN A2005100590546A CN 200510059054 A CN200510059054 A CN 200510059054A CN 1773687 A CN1773687 A CN 1773687A
Authority
CN
China
Prior art keywords
semiconductor chip
substrate
insulating binder
flip
coated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100590546A
Other languages
English (en)
Other versions
CN100452333C (zh
Inventor
海沼则夫
吉良秀彦
小八重健二
松村贵由
中村公保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1773687A publication Critical patent/CN1773687A/zh
Application granted granted Critical
Publication of CN100452333C publication Critical patent/CN100452333C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81232—Applying energy for connecting using an autocatalytic reaction, e.g. exothermic brazing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83099—Ambient temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一种倒装式安装半导体芯片的方法，其能够在常温下进行接合，并能提高接合的位置精确度。该倒装式安装半导体芯片(52)的方法包括：在该半导体芯片(52)安装在基板(50)上之前或在接合过程中，提供不对绝缘粘合剂(51)加热的硬化触发的步骤；以及，在由于所提供的该硬化触发而致使该绝缘粘合剂进行硬化的同时，通过压力焊接或金属结合使该半导体芯片的凸块和该基板(50)的焊盘接合的步骤。

Description

倒装式安装半导体芯片的方法及使用该方法的安装设备
技术领域
本发明涉及一种倒装式安装半导体芯片的方法、以及使用该方法的安装设备，其中该方法是在低温下将半导体芯片接合到基板上。
背景技术
在倒装式安装半导体芯片至一基板的典型的方法中，有一种方法是：通过将热固性树脂涂敷到基板上、从热固性树脂的上方将该半导体芯片定位并放置于该基板上、并且使用接合工具(bonding tool)对该半导体芯片施加压力同时进行加热以热固该热固性树脂，将半导体芯片接合到基板上。此外还存在一种方法，在该方法中，通过使用接合工具并施加超声波振动于该半导体芯片，以使用超声波使金属元件结合，从而更坚固地将半导体芯片接合至基板上。
当进行超声波接合时，还存在一种方法，其在使用超声波将半导体芯片接合之后，在半导体芯片和基板之间的空间(填充后未充满树脂)填充热固性树脂，然后，进行加热以硬化该热固性树脂。当采用此方法时，在使用超声波将半导体芯片接合到基板的过程中，进行超声波接合的同时周围温度被加热到基本上等于热固性树脂的加热温度(大约150℃)。这样，在使用超声波接合的过程中也进行了加热，从而首先增加了接合力，并且还使得在超声波接合过程中构件之间出现的热收缩与由于热固性树脂的热效应出现的热收缩尽可能相等，并因此防止接合的元件分离。
上述的每一接合半导体芯片的方法中均需要加热步骤，因此存在需要大型设备的问题。此外，由于半导体芯片和基板的热膨胀系数不同，所以进一步存在的问题是在元件之间容易出现位置偏移，因此降低了半导体芯片接合的位置精确度。
日本特许公开专利公开号2001-308145揭示了一种安装方法，其将带有凸块(bump)的半导体芯片放置在带有焊盘(pad)的基板上，在该基板上涂敷有未充满的粘合剂，并且施加热和使用接合工具的超声波振动，将该凸块和焊盘接合，其中，在施加热和超声波的过程中，照射UV线，以使半导体芯片和基板之间被向外挤压的粘合剂的周围部分硬化。
然而，在上述安装方法中，虽然粘合剂周围部分通过UV线的照射而被硬化，但是UV线没有到达在半导体芯片和基板之间的仍未硬化的粘合剂，从而导致的问题是：在其后适宜的时间，必须执行通过提供热来硬化粘合剂的步骤。
专利文献1
日本特许公开专利公开号2001-308145
如上所述，在传统的安装方法中存在需要加热装置的问题，从而导致设备尺寸的增大、以及安装的位置精确度的降低。
发明内容
本发明是考虑到解决上述问题而创作的，本发明的目的是提供一种倒装式安装半导体芯片的方法、以及使用该方法的安装设备，该方法能在常温下进行接合，其不需要大型的加热装置，并甚至能够对低热阻的半导体芯片进行接合，并且其可以提高安装的位置精确度。
根据本发明的倒装式安装半导体芯片的方法，其放置该半导体芯片的凸块和基板的焊盘使之接触，将该半导体芯片倒装式地接合至该基板，并在该半导体芯片和该基板之间的空间填充绝缘粘合剂，该方法包括：在该半导体芯片安装在该基板上之前或在接合过程中，提供不对该绝缘粘合剂加热的硬化触发的步骤；以及，在由于所提供的该硬化触发而致使该绝缘粘合剂进行硬化的同时，通过压力焊接或金属结合使该半导体芯片的凸块和该基板的焊盘接合的步骤。
可以采用以UV线照射作为该硬化触发的延迟固化型粘合剂，作为该绝缘粘合剂，并且该方法可以还包括：将该延迟固化型粘合剂涂敷到该基板上的安装位置的步骤；用UV线照射所涂敷的延迟固化型粘合剂的步骤；以及，在已照射UV线的该延迟固化型粘合剂上定位和设置该半导体芯片，并将该半导体芯片的凸块接合到该基板的焊盘上的步骤。
或者，可以采用两部分硬化树脂作为该绝缘粘合剂，并且该方法可以还包括：将该两部分硬化树脂中的一种液体涂敷到该基板上的安装位置，然后将该两部分硬化树脂中的另一种液体与该一种液体混合的步骤；以及在涂敷有该两部分硬化树脂的该基板上定位和设置该半导体芯片，以及将该半导体芯片的凸块接合到该基板的焊盘上的步骤。
作为另一替换，可以采用两部分硬化树脂作为该绝缘粘合剂，并且该方法可以还包括：将该两部分硬化树脂中的一种液体涂敷到该基板上的安装位置，并将该两部分硬化树脂中的另一种液体涂敷在该半导体芯片的接合表面上的步骤；以及在涂敷有该两部分硬化树脂中的一种液体的该基板上定位和设置该半导体芯片，以及将该半导体芯片的凸块接合到该基板的焊盘上的步骤。
作为再一种替换，可以采用两部分硬化树脂作为绝缘粘合剂，其中，该两部分硬化树脂中的一种液体密封在微囊体中，所述微囊体混合在该两部分硬化树脂中的另一种液体中；可以将该两部分硬化树脂涂敷到该基板上的安装位置；以及，可以在涂敷有该两部分硬化树脂的该基板上定位和设置该半导体芯片，并且可以通过在接合过程中的能量使该微囊体破裂，以硬化该两部分硬化树脂。
一种用于半导体芯片的倒装式安装设备，其将该半导体芯片倒装式地接合至一基板，并在该半导体芯片和该基板之间的空间填充绝缘粘合剂，该设备包括：一平台，该基板传输至该平台上；一接合工具，其设置在该平台的上方，并使该半导体芯片保持在该接合工具的下表面上，并能相对该平台移动，以接近和离开该平台；一涂敷单元，其将延迟固化型绝缘粘合剂涂敷到该基板上，对于该粘合剂，UV线照射是一硬化触发；一传输单元，其将涂敷有该绝缘粘合剂的该基板从涂敷单元传输到该平台；以及一UV照射单元，其用UV线照射涂敷到该基板上的该绝缘粘合剂。
用于半导体芯片的倒装式安装设备可以还包括一用于位置识别的摄像装置，其能插入到该平台和该接合工具之间，并检测传输到该平台上的该基板的位置、及保持在该接合工具上的该半导体芯片的位置，其中，可以采用发射包括UV线的光线的光源作为该摄像装置的位置识别摄像光源，该摄像装置还用作UV照射单元，并且在对该基板的位置进行位置识别操作中，作为硬化触发的UV线可以照射到涂敷在该基板上的该绝缘粘合剂。
另一种用于半导体芯片的倒装式安装设备，其将该半导体芯片倒装式地接合至一基板，并在该半导体芯片和该基板之间的空间填充绝缘粘合剂，该设备包括：一平台，该基板传输至该平台上；一接合工具，其设置在该平台的上方，并使该半导体芯片保持在该接合工具的下表面上，并能相对该平台移动，以接近和离开该平台的相对移动；一第一涂敷单元，其将由两部分硬化树脂组成的绝缘粘合剂中的一种液体涂敷到该基板上的安装位置；一第二涂敷单元，其将该绝缘粘合剂中的另一种液体涂敷到该半导体芯片的接合表面上；一第一传输单元，其将涂敷有该绝缘粘合剂中的一种液体的该基板从该第一涂敷单元传输到该平台上；以及一第二传输单元，其通过该接合工具保持该半导体芯片，其中，该绝缘粘合剂中的所述另一种液体已经从该第二涂敷单元涂敷至该半导体芯片上。
本发明的效果是：不需要大型的加热装置，甚至能够对低热阻的半导体芯片进行接合，并可提高安装的位置精确度。
附图说明
在参考附图阅读和理解下述详细说明后，本发明的上述和其他目的和优点对于本领域的技术人员将变得很明显。
图中：
图1是显示根据本发明的整个倒装式安装设备的示意图；
图2是对图1显示的安装设备的超声波接合单元的进一步说明的示意图；
图3A至图3E是显示安装步骤的例子的示意图；
图4是描述在单独设置UV照射装置的情况下的安装设备的示意图。
具体实施方式
下面将参考附图详细地描述本发明的实施例。
如上所述，根据本发明的倒装式安装半导体芯片的方法，放置半导体芯片的凸块和基板的焊盘使之接触，将该半导体芯片倒装式地接合至该基板，并在半导体芯片和基板之间的空间填充绝缘粘合剂，该方法包括下述步骤：在半导体芯片安装在基板上之前或在接合过程中，提供不对绝缘粘合剂加热的硬化触发(hardening trigger)的步骤；以及，在由于所提供的硬化触发而致使绝缘粘合剂进行硬化的同时，通过压力焊接或金属结合使半导体芯片的凸块和基板的焊盘接合的步骤。
图1是显示倒装式安装设备10的一个例子的整个结构示意图。
附图标记12代表超声波接合单元。该超声波接合单元12包括：平台13，一基板要传输至该平台上；以及设置在该平台13的上方的接合工具14，该接合工具14使一半导体芯片保持在该接合工具14的下表面上，并可以进行朝向和离开该平台13的相对移动。
该平台13由公知XY工作台组成，并可以通过未示出的驱动单元，在水平面内沿所需方向移动。该XY工作台构造成能够通过未示出的旋转驱动单元，在水平面内围绕垂直轴线旋转。
接合工具14由公知的超声波接合装置构成，并包括用于超声波接合的喇叭管(horn)15、以及由气缸机构或类似物组成的可使喇叭管15上下移动的压制装置16。通过吸力使半导体芯片保持在喇叭管15的下表面上。
用于位置识别的摄像装置18被设置成能够插入到平台13和接合工具14之间。该摄像装置18检测传输到平台13上的基板的位置、及保持在接合工具14的喇叭管15上的半导体芯片的位置，并通过在水平面内使平台13水平移动和/或使平台13旋转，使该基板和该半导体芯片对准。
该摄像装置18包括摄像光源(未示出)。该摄像光源照射已经传输到平台13上的基板和保持在喇叭管15上的半导体芯片，以便通过摄像机进行位置识别。该摄像光源可以发射包括可见光和UV线的光线。
图2是用于进一步说明超声波接合单元12的示意图。该超声波接合单元12是公知机构并因此仅对其进行简要的说明。
附图标记20代表压力控制单元，其控制压制装置16；附图标记21代表超声波振动器；附图标记22代表图像处理单元；附图标记23代表移动摄像装置18的移动装置；附图标记24代表通过移动装置23控制移动的移动控制单元；附图标记25代表控制平台13的移动和旋转的对准控制单元；以及附图标记26代表主控制器。
通过使用移动控制单元24驱动移动装置23，将摄像装置18插入到已经传输到平台13上的基板和通过吸力保持在喇叭管15上的半导体芯片之间。将来自摄像装置18的图像数据输入到图像处理单元22，检测基板和半导体芯片之间的位置偏移，并通过对准控制装置25使平台13移动和/或旋转，以校正任一位置偏移，由此使该基板和该半导体芯片对准。接下来，撤回该摄像装置18。之后，通过压力控制单元20驱动该压制装置16，以降低喇叭管15，并向保持在喇叭管15的下表面上的半导体芯片施加预定力，并从超声波振荡器21向半导体芯片提供超声波，以将该半导体芯片接合至该基板。各种控制单元的驱动控制可以完全通过设置在主控制器26中的处理程序来执行。
下面，返回到图1，进一步描述安装设备10。
附图标记30代表涂敷单元。该涂敷单元30涂敷延迟固化型绝缘粘合剂，该粘合剂用UV线照射作为硬化触发。通过基板传输器(传输单元)31将基板传输到涂敷单元30，绝缘粘合剂涂敷在涂敷单元30的内部，并且，已经涂敷有绝缘粘合剂的基板通过基板传输器31传输到平台13上。
该涂敷单元30可以由旋涂机构等类似物构成，其包括分配器32和旋转工作台(未示出)。然而，很明显，涂敷单元30并不局限于旋涂机构。
在本实施例中，以UV线照射作为硬化触发的延迟固化型粘合剂用作绝缘粘合剂。具有环氧树脂作为基底树脂并且由于阳离子催化聚合作用而出现固化反应的材料，可作为此延迟固化型粘合剂。
在图1中，附图标记35代表用于半导体芯片的传输单元。
在托盘(tray)(未示出)上存储有大量的半导体芯片，并通过芯片供应平台36供应。使用包括可以上下及水平移动的吸嘴37的芯片输送装置38，存储在盘中的半导体芯片可以一次一片地被吸到吸嘴37上，并传输到芯片翻转平台40的安装工作台41上。
该芯片翻转平台40具有吸臂(suction arm)42。该吸臂42包括吸嘴43，并且设置成能够通过翻转装置44在位于安装工作台41上方的位置和相对侧的位置之间翻转180°。该翻转装置44还设置成：能够通过未示出的驱动单元，沿靠近安装工作台41的方向和靠近喇叭管15的方向来回移动。
半导体芯片传输到安装工作台41上，其中，形成有凸块的表面朝上。通过借助吸力使传输到安装工作台41上的半导体芯片保持在吸臂42的吸嘴43上，翻转该吸臂42，以及朝向喇叭管15移动半导体芯片，该半导体芯片可以通过吸力保持在该喇叭管15的下表面。因此，半导体芯片通过吸力保持在喇叭管15上，其中带有凸块的表面朝下。
请注意，该吸嘴43被设置成能够通过未示出的一机构，沿垂直于该吸臂42的方向向内和向外伸出(移动)，以便可以顺利地在安装工作台41和喇叭管15之间传递半导体芯片。
图3A至图3E是显示使用上述安装设备10进行半导体芯片的倒装式安装的过程的示意图。
如图3A所示，在涂敷单元30中，延迟固化型粘合剂51涂敷到基板50上。
涂敷有延迟固化型粘合剂51的基板50通过基板传输器31从涂敷单元30传输到平台13上。
另一方面，如上所述，半导体芯片52通过用于半导体芯片的传输单元35传输到超声波接合单元12，并通过吸力保持在该喇叭管15的下表面上。
在传输到平台13上的基板50和保持在喇叭管15上的半导体芯片52之间插入摄像装置18，并且执行如上所述的基板50和半导体芯片52之间的对准。
当通过摄像装置18进行对准时，包括UV线的光线从该摄像光源照射到基板50上，该基板50上涂敷有延迟固化型粘合剂51。该状态如图3B所示。当进行基板50和半导体芯片52的对准时，同时用UV线照射该延迟固化型粘合剂51，使得处理时间相应地减少。照射UV线是一硬化触发，但由于该粘合剂51是延迟固化型，故粘合剂51并不马上进行硬化，并且该基板50和半导体芯片52可以在中间时间段被充分对准。
接下来，撤回摄像装置18，并且通过压制装置16降低借助吸力保持半导体芯片52的喇叭管15，从而以需要的压力将该半导体芯片52压到基板50上。之后，运行该超声波振荡器21，并将超声波从喇叭管15施加到半导体芯片52。通过此操作，半导体芯片52的凸块52a超声地接合到基板50的焊盘(未示出)上。
当对半导体芯片52进行超声波接合时，周围温度保持在常温。
该延迟固化型粘合剂51逐渐硬化。
通过此操作，半导体芯片52的接合和延迟固化型粘合剂51的硬化可以在低温(常温)下进行。该状态显示于图3D中。
这样，当半导体芯片52在接合时没有加热过程的情况下，从而即使半导体芯片52和基板50具有不同的热膨胀系数，也不会出现热膨胀或收缩，因此，不会出现例如接合的元件分离的问题。还能提高半导体芯片接合的位置精确度。由于不需要加热装置，可以简化该设备。而且还可以接合具有低热阻的半导体芯片52。
在延迟固化型粘合剂51被硬化之后，如图3E所示，必要时进行加热以固化该延迟固化型粘合剂51。然后，在该延迟固化型粘合剂的硬化基本完成的状态下，进行固化，从而不存在接合元件分离的危险。
请注意，虽然在上述实施例中通过将超声波振动施加给半导体芯片52来执行该接合，但也可以通过除了超声波之外的方法，进行半导体芯片52的凸块52a和基板50的焊盘的金属结合(其包括金属表面活性接合(activebonding)。
或者，半导体芯片52可以通过压力焊接方法接合，其使用压制装置16，简单地将该半导体芯片52压至该基板50上，在该基板50上涂敷有延迟固化型粘合剂51。在这种情况下，半导体芯片52通过硬化该延迟固化型粘合剂连接，从而可以保持半导体芯片52接合在该基板50上。
虽然在上述实施例中，在基板50的位置的识别操作中，摄像装置18还用作UV照射装置，并以UV线作为硬化触发，照射涂敷到基板50上的绝缘粘合剂51，但很明显还可以提供独立于摄像装置18的UV照射装置。
在这种情况下，如图4所示，还可以在涂敷装置30和超声波接合单元12之间设置UV照射装置55，以便使用涂敷单元30涂敷延迟固化型粘合剂51，并用UV线照射由基板传输器31传输来的基板50。
此外，虽然在上述实施例中使用UV固化型绝缘粘合剂51，但还可以使用两部分(two-part)硬化树脂作为绝缘粘合剂。在这种情况下，优选采用延迟固化型粘合剂作为两部分硬化树脂。
当使用两部分硬化树脂时，在涂敷单元30中设置有：涂敷两部分硬化树脂中的一种液体的分配器、以及涂敷两部分硬化树脂中的另一种液体的分配器(两个分配器均未示出)。
在涂敷单元30中，通过一个分配器将两部分硬化树脂中的一种液体涂敷到基板50上的安装位置，然后通过另一个分配器涂敷两部分硬化树脂中的另一种液体，并且此两种液体混合。该两种液体的混合是硬化触发。可以在混合此两种液体之后，马上将基板50传输到超声波接合单元12。
将采用此方法涂敷有两部分硬化树脂的基板50传输到超声波接合单元12的平台13上，并且，采用如上所述的方法，将半导体芯片52接合到基板50上。
在这种情况下，除了超声波接合之外，该半导体芯片52的接合还可以通过金属结合和/或压力焊接的方法来进行。在所述情况的任一种情况下，均可以在常温下进行半导体芯片52的接合。
在上述实施例中，使用两部分硬化树脂，通过涂敷单元30将两部分硬化树脂中的两种液体以一定的时间间隔涂敷到基板50上，但是，还可以将两部分硬化树脂的一种液体涂敷在基板50上的安装位置，并将另一种液体涂敷在半导体芯片52的接合表面上。在这种情况下，需要提供一涂敷单元(未示出)，该涂敷单元将另一种液体涂敷在与涂敷单元30分离的半导体芯片52的接合表面上。作为一个例子，涂敷单元可以设置成自由地沿该半导体芯片52前进和撤回，其中，该涂敷单元将另一种液体涂敷在半导体芯片52上的形成有凸块的表面上，该半导体芯片52通过吸力保持在喇叭管15的下表面上。例如浸有另一液体的海绵等涂敷夹具预先连接到该涂敷装置上。在此实施例中，当半导体芯片52被置于与基板50接触的位置时，两种液体混合，由此产生硬化触发，以便在当半导体芯片接合时提供该硬化触发。
或者，当使用两部分硬化树脂时，使用一种将液体密封在内部混合另一种液体的微囊体中的两部分硬化树脂，通过涂敷单元30将两部分硬化树脂涂敷到基板50上，将涂敷有两部分硬化树脂的基板50传输到该超声波接合单元12，并且，以与上述相同的方法，通过向半导体芯片52施加超声波，来接合该半导体芯片52。在这种情况下，通过超声波接合过程中的能量和/或通过在压力焊接过程中的载荷，微囊体破裂，从而两种液体混合，并且两部分硬化树脂硬化。在这种情况下，当半导体芯片接合时，也提供了硬化触发。

Claims (13)

1.一种倒装式安装半导体芯片的方法，其放置该半导体芯片的凸块和基板的焊盘使之接触，将该半导体芯片倒装式地接合至该基板，并在该半导体芯片和该基板之间的空间填充绝缘粘合剂，该方法包括：
在该半导体芯片安装在该基板上之前或在接合过程中，提供不对该绝缘粘合剂加热的硬化触发的步骤；以及
在由于所提供的该硬化触发而致使该绝缘粘合剂进行硬化的同时，通过压力焊接或金属结合使该半导体芯片的凸块和该基板的焊盘接合的步骤。
2.如权利要求1所述的倒装式安装半导体芯片的方法，
其中，采用以UV线照射作为该硬化触发的延迟固化型粘合剂，作为该绝缘粘合剂，并且该方法还包括：
将该延迟固化型粘合剂涂敷到该基板上的安装位置的步骤；
用UV线照射所涂敷的延迟固化型粘合剂的步骤；以及
在已照射UV线的该延迟固化型粘合剂上定位和设置该半导体芯片，并将该半导体芯片的凸块接合到该基板的焊盘上的步骤。
3.如权利要求1所述的倒装式安装半导体芯片的方法，
其中，采用两部分硬化树脂作为该绝缘粘合剂，并且该方法还包括：
将该两部分硬化树脂中的一种液体涂敷到该基板上的安装位置，然后将该两部分硬化树脂中的另一种液体与该一种液体混合的步骤；以及
在涂敷有该两部分硬化树脂的该基板上定位和设置该半导体芯片，以及将该半导体芯片的凸块接合到该基板的焊盘上的步骤。
4.如权利要求1所述的倒装式安装半导体芯片的方法，
其中，采用两部分硬化树脂作为该绝缘粘合剂，并且该方法还包括：
将该两部分硬化树脂中的一种液体涂敷到该基板上的安装位置，并将该两部分硬化树脂中的另一种液体涂敷在该半导体芯片的接合表面上的步骤；以及
在涂敷有该两部分硬化树脂中的一种液体的该基板上定位和设置该半导体芯片，以及将该半导体芯片的凸块接合到该基板的焊盘上的步骤。
5.如权利要求1所述的倒装式安装半导体芯片的方法，
其中，采用两部分硬化树脂作为绝缘粘合剂，其中，该两部分硬化树脂中的一种液体密封在微囊体中，所述微囊体混合在该两部分硬化树脂中的另一种液体中；
将该两部分硬化树脂涂敷到该基板上的安装位置；以及
在涂敷有该两部分硬化树脂的该基板上定位和设置该半导体芯片，并且通过在接合过程中的能量使该微囊体破裂，以硬化该两部分硬化树脂。
6.如权利要求1所述的倒装式安装半导体芯片的方法，
其中，该绝缘粘合剂在常温下被硬化。
7.如权利要求2所述的倒装式安装半导体芯片的方法，
其中，该绝缘粘合剂在常温下被硬化。
8.如权利要求3所述的倒装式安装半导体芯片的方法，
其中，该绝缘粘合剂在常温下被硬化。
9.如权利要求4所述的倒装式安装半导体芯片的方法，
其中，该绝缘粘合剂在常温下被硬化。
10.如权利要求5所述的倒装式安装半导体芯片的方法，
其中，该绝缘粘合剂在常温下被硬化。
11.一种用于半导体芯片的倒装式安装设备，其将该半导体芯片倒装式地接合至一基板，并在该半导体芯片和该基板之间的空间填充绝缘粘合剂，包括：
一平台，该基板传输至该平台上；
一接合工具，其设置在该平台的上方，并使该半导体芯片保持在该接合工具的下表面上，并能相对该平台移动，以接近和离开该平台；
一涂敷单元，其将延迟固化型绝缘粘合剂涂敷到该基板上，对于该粘合剂，UV线照射是一硬化触发；
一传输单元，其将涂敷有该绝缘粘合剂的该基板从涂敷单元传输到该平台上；以及
一UV照射单元，其用UV线照射涂敷到该基板上的该绝缘粘合剂。
12.如权利要求11所述的用于半导体芯片的倒装式安装设备，其中，还包括一用于位置识别的摄像装置，其能插入到该平台和该接合工具之间，并检测传输到该平台上的该基板的位置、及保持在该接合工具上的该半导体芯片的位置；
其中，采用发射包括UV线的光线的光源作为该摄像装置的位置识别摄像光源，该摄像装置还用作UV照射单元，并且在对该基板的位置进行位置识别操作中，作为硬化触发的UV线照射到涂敷在该基板上的该绝缘粘合剂。
13.一种用于半导体芯片的倒装式安装设备，其将该半导体芯片倒装式地接合至一基板，并在该半导体芯片和该基板之间的空间填充绝缘粘合剂，包括：
一平台，该基板传输至该平台上；
一接合工具，其设置在该平台的上方，并使该半导体芯片保持在该接合工具的下表面上，并能相对该平台移动，以接近和离开该平台；
一第一涂敷单元，其将由两部分硬化树脂组成的绝缘粘合剂中的一种液体涂敷到该基板上的安装位置；
一第二涂敷单元，其将该绝缘粘合剂中的另一种液体涂敷到该半导体芯片的接合表面上；
一第一传输单元，其将涂敷有该绝缘粘合剂中的一种液体的该基板从该第一涂敷单元传输到该平台上；以及
一第二传输单元，其通过该接合工具保持该半导体芯片，其中，该绝缘粘合剂中的所述另一种液体已经从该第二涂敷单元涂敷至该半导体芯片上。
CNB2005100590546A 2004-11-09 2005-03-21 倒装式安装半导体芯片的方法及使用该方法的安装设备 Expired - Fee Related CN100452333C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004325277 2004-11-09
JP2004325277A JP4644469B2 (ja) 2004-11-09 2004-11-09 半導体チップのフリップチップ実装方法およびその実装装置

Publications (2)

Publication Number Publication Date
CN1773687A true CN1773687A (zh) 2006-05-17
CN100452333C CN100452333C (zh) 2009-01-14

Family

ID=36316892

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100590546A Expired - Fee Related CN100452333C (zh) 2004-11-09 2005-03-21 倒装式安装半导体芯片的方法及使用该方法的安装设备

Country Status (4)

Country Link
US (1) US7416921B2 (zh)
JP (1) JP4644469B2 (zh)
CN (1) CN100452333C (zh)
TW (1) TWI259516B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102343315A (zh) * 2010-07-22 2012-02-08 先进装配系统有限责任两合公司 贴片机的点胶系统、贴片机及点胶工序
CN102550135A (zh) * 2009-07-24 2012-07-04 汉高公司 连接电极的方法及其所用的粘合组合物
CN113272075A (zh) * 2018-11-15 2021-08-17 迈图高新材料日本合同公司 粘接剂涂敷装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102522348B (zh) * 2012-01-05 2014-06-04 上海共晶电子科技有限公司 一种用于led芯片固晶的共晶焊机
US10717260B2 (en) * 2012-07-05 2020-07-21 Sony Corporation Manufacturing method of laminated structure, laminated structure and electronic device
CN105047570B (zh) * 2015-06-18 2018-03-02 苏州奇泰电子有限公司 一种芯片bga封装加固方法
KR102425309B1 (ko) * 2016-10-12 2022-07-26 삼성전자주식회사 본딩 헤드와 스테이지 사이의 평행도 보정 장치 및 이를 포함하는 칩 본더

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3853578A (en) * 1972-09-08 1974-12-10 Senri Kikaku Sogo Kk Method of manufacturing decorative boards with depression patterns
US4536524A (en) * 1981-04-21 1985-08-20 Capsulated Systems, Inc. Microencapsulated epoxy adhesive system
JPS61202492A (ja) * 1985-03-05 1986-09-08 三菱電機株式会社 電子部品の接着方法
JPS6445136A (en) * 1987-08-13 1989-02-17 Konishiroku Photo Ind Method of mounting semiconductor element
JP2833111B2 (ja) * 1989-03-09 1998-12-09 日立化成工業株式会社 回路の接続方法及びそれに用いる接着剤フィルム
JPH0442550A (ja) * 1990-06-08 1992-02-13 Matsushita Electric Ind Co Ltd 電子部品の実装方法
JPH0482240A (ja) * 1990-07-24 1992-03-16 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH05235096A (ja) * 1991-07-18 1993-09-10 Oki Electric Ind Co Ltd 電子部品の基板への実装方法
JP2617696B2 (ja) * 1994-03-10 1997-06-04 松下電器産業株式会社 電子部品の製造方法
US5579573A (en) * 1994-10-11 1996-12-03 Ford Motor Company Method for fabricating an undercoated chip electrically interconnected to a substrate
EP0885053A1 (en) * 1996-02-21 1998-12-23 ASEC Manufacturing Company Composite metal oxide support for exhaust gas conversion catalysts
JPH11120630A (ja) * 1997-10-14 1999-04-30 Sony Disc Technology:Kk 光ディスクの製造方法
JP3611438B2 (ja) * 1997-12-24 2005-01-19 Ｔｄｋ株式会社 光記録媒体及びその製造方法
JPH11183918A (ja) * 1997-12-25 1999-07-09 Sharp Corp 液晶表示素子及びその製造方法
JP2000151057A (ja) * 1998-11-09 2000-05-30 Hitachi Ltd 電子部品実装構造体およびその製造方法並びに無線ｉｃカードおよびその製造方法
JP2000164633A (ja) * 1998-11-30 2000-06-16 Matsushita Electric Ind Co Ltd 半導体実装方法および半導体実装装置
JP2001308145A (ja) * 2000-04-25 2001-11-02 Fujitsu Ltd 半導体チップの実装方法
JP2002026070A (ja) 2000-07-04 2002-01-25 Toshiba Corp 半導体装置およびその製造方法
JP3922882B2 (ja) 2000-12-28 2007-05-30 東レエンジニアリング株式会社 チップの実装方法
JP2003262701A (ja) * 2002-03-08 2003-09-19 Kanegafuchi Chem Ind Co Ltd 光学材料用組成物、光学材料、それを用いた液晶表示装置、発光ダイオードおよびそれらの製造方法
JP3721559B2 (ja) * 2002-03-28 2005-11-30 東レエンジニアリング株式会社 チップ実装方法
JP2004088041A (ja) * 2002-07-01 2004-03-18 Toray Eng Co Ltd 実装方法および実装装置
JP2004331910A (ja) * 2003-05-12 2004-11-25 Seiko Epson Corp 異方導電性接着剤、実装方法、電気光学装置モジュールおよび電子機器
JP4476764B2 (ja) * 2004-03-26 2010-06-09 富士フイルム株式会社 基板接合装置及び方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102550135A (zh) * 2009-07-24 2012-07-04 汉高公司 连接电极的方法及其所用的粘合组合物
CN102550135B (zh) * 2009-07-24 2015-06-17 汉高知识产权控股有限责任公司 连接电极的方法及其所用的粘合组合物
CN102343315A (zh) * 2010-07-22 2012-02-08 先进装配系统有限责任两合公司 贴片机的点胶系统、贴片机及点胶工序
CN113272075A (zh) * 2018-11-15 2021-08-17 迈图高新材料日本合同公司 粘接剂涂敷装置

Also Published As

Publication number Publication date
TW200616022A (en) 2006-05-16
US20060099809A1 (en) 2006-05-11
JP2006135248A (ja) 2006-05-25
JP4644469B2 (ja) 2011-03-02
CN100452333C (zh) 2009-01-14
TWI259516B (en) 2006-08-01
US7416921B2 (en) 2008-08-26

Similar Documents

Publication Publication Date Title
CN1773687A (zh) 倒装式安装半导体芯片的方法及使用该方法的安装设备
JP5456657B2 (ja) 平面表示装置の製造方法及びこのための貼り合わせ圧締装置
CN1843069A (zh) 电子部件安装装置以及安装电子部件的方法
CN1754796A (zh) 基板输送装置
TWI654912B (zh) Clamping head, mounting device and mounting method using same
JPH07240435A (ja) 半導体パッケージの製造方法、半導体の実装方法、および半導体実装装置
JP5512259B2 (ja) 平面表示装置の製造方法及びこのための貼り付け装置
KR20120037500A (ko) 기판의 접합 장치, 기판의 접합 방법 및 기판 접합 헤드
TWI248139B (en) Method for manufacturing a semiconductor chip mounting body and a semiconductor chip mounting body
JP2004221319A (ja) 半導体装置の製造方法
JP2794847B2 (ja) フリップチップのボンディング装置およびボンディング方法
KR101547899B1 (ko) 터치 패널용 기판 합지시스템 및 그 방법
JP6184624B1 (ja) 部材貼り付け装置
CN1577782A (zh) 半导体装置及其制造方法
CN1286158C (zh) 半导体装置的制造方法和电子设备的制造方法
CN1191616C (zh) 把半导体芯片安装到柔性基片上的方法和装置
KR100347762B1 (ko) 베어칩 반도체 집적회로 및 회로기판 패턴의 직접 접합 방법
JP2940252B2 (ja) 半導体素子の実装構造および実装方法
KR100773415B1 (ko) 평판디스플레이의 제조를 위한 전자부품의 접합방법 및장치
JP2001007488A (ja) 半導体装置の実装構造及びその実装方法
KR100370849B1 (ko) 반도체패키지용 다이 어태치 장비의 에폭시 디스펜싱 툴
JP2007180062A (ja) プリント回路基板の製造方法、ディスペンサ装置
JPH11251716A (ja) 実装装置及び表面実装型電子部品の実装方法
JPH0621143A (ja) 狭ピッチリードデバイスのボンディング方法
JP2008171959A (ja) 紫外線を用いたパターン電極の結合構造および同じものを用いてパターン電極を結合する方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090114

Termination date: 20180321

CF01 Termination of patent right due to non-payment of annual fee