CN1767204A - 晶体管和具有该晶体管的显示装置 - Google Patents

晶体管和具有该晶体管的显示装置 Download PDF

Info

Publication number
CN1767204A
CN1767204A CNA2005100998790A CN200510099879A CN1767204A CN 1767204 A CN1767204 A CN 1767204A CN A2005100998790 A CNA2005100998790 A CN A2005100998790A CN 200510099879 A CN200510099879 A CN 200510099879A CN 1767204 A CN1767204 A CN 1767204A
Authority
CN
China
Prior art keywords
hand
electrode
galvanic
finger
galvanic electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100998790A
Other languages
English (en)
Other versions
CN100547806C (zh
Inventor
朴倖源
文胜焕
姜南洙
李龙淳
李栢远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1767204A publication Critical patent/CN1767204A/zh
Application granted granted Critical
Publication of CN100547806C publication Critical patent/CN100547806C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Shift Register Type Memory (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种晶体管，包括控制电极、第一电流电极和第二电流电极。控制电极包括主体部分、分别从主体部分的第一和第二端突出的第一和第二手部。第一电流电极与控制电极电绝缘且设置在控制电极的第一及第二手部之间区域的上方。第一电流电极的一部分与控制电极的一部分重叠。第二电流电极与控制电极电绝缘且部分地与控制电极的主体部分、第一手部和第二手部重叠。因此降低了寄生电容。

Description

晶体管和具有该晶体管的显示装置
技术领域
本发明涉及显示图像的装置。更具体地，本发明涉及能够降低寄生电容的晶体管和具有该晶体管的显示装置。
背景技术
液晶显示(LCD)器使用栅极驱动器集成电路(IC)。例如，栅极驱动器IC通过带式载体封装(tape carrier package)(TCP)、玻璃基芯片(chipon glass)(COG)等被形成。
近来，为了降低制造成本，无栅极IC的结构(gate-IC-less structure)被开发。依据使用无栅极IC的结构的LCD装置，尽管不使用栅极驱动器IC，非晶硅薄膜晶体管(a-Si TFT)被用作栅极驱动器IC。
a-Si TFT被披露在美国专利第5,517,542号和韩国专利公开公告第2002-66962号中。
在上述韩国专利公开公告第2002-66962号中，仅使用七个a-Si TFT的移位寄存器和被连接至移位寄存器的布线被披露。
图1是说明常规移位寄存器的单元级的电路图。该单元级和常规移位寄存器被披露在韩国专利公开公告第2002-66962号中。
参考图1，移位寄存器的每一级包括上拉(pull up)部分110、下拉(pulldown)部分120、上拉驱动部分130和下拉驱动部分140。每一级基于扫描开始信号STV或前一级的输出信号输出栅极信号(或扫描信号)。详细地，第一级基于由定时(timing)控制部分(未显示)提供的扫描开始信号STV输出第一栅极信号。第二级基于由第一级输出的第一栅极信号输出第二栅极信号。换句话说，第n+1级基于由第n级输出的第n个栅极信号输出第n+1个栅极信号，其中“n”是自然数。
图2是说明包括图1中的常规移位寄存器的栅极驱动电路的结构图。
参考图1和2，栅极驱动电路174包括分别输出栅极信号“N”(GOUT1、GOUT2、...、GOUTN)的“N”级。
第一级接收扫描开始信号STV、栅极打开电压VDD、栅极关闭电压VSS和第一时钟信号CKV，并输出用于选择第一栅极线(gate line)的第一栅极信号GOUT1。扫描开始信号STV、栅极打开电压VDD和栅极关闭电压VSS由定时控制部分(未显示)提供。第一栅极信号GOUT1被施加至第二级。
第二级接收第一栅极信号GOUT1、栅极打开电压VDD、栅极关闭电压VSS和第二时钟信号CKVB，并输出用于选择第二栅极线的第二栅极信号GOUT2。第二栅极信号GOUT2被施加至第三级。
如上所述，第N级接收从第N-1级提供的第N-1栅极信号GOUTN-1、栅极打开电压VDD、栅极关闭电压VSS和第二时钟信号CKVB，并输出用于选择第N栅极线的第N栅极信号GOUTN。第N栅极信号GOUTN被施加至第N+1级。
图3A是说明在图1中常规移位寄存器中的单元级的电路图。图3B是说明图3A中的单元级工作的时序图。图3C是说明从图3A的第一时钟信号中采样的下拉晶体管的电路图。
参考图1至3C，单元级由一个S/R锁存器21和一个AND栅极22形成。单元级如图3B所示工作。
S/R锁存器21可包括各种实施方式，但S/R锁存器21需要图3C所示的下拉晶体管，用于通过从S/R锁存器21输出的信号Q采样时钟信号CK1。
上拉部分110中的NMOS晶体管Q1对应a-Si TFT。因此，NMOS晶体管Q1具有相当低的电子迁移率。在大约20V至大约-14V的范围内的栅极脉冲被施加以驱动具有相当大尺寸的LCD装置。因此，为了驱动LCD装置，要求增大NMOS晶体管Q2的尺寸。
特别是，在具有12.1英寸(或30.734cm)和XGA分辨率的LCD装置的情况下，一个栅极线的寄生电容的范围从大约250PF至300PF。为了使用a-Si TFT驱动栅极线，当沟道长度L为大约4μm时，需要至少大约5500μm的沟道宽度W，该沟道长度是建立的最小设计规则。
因此，增大了在NMOS TFT Q1的栅极和漏极之间的寄生电容Cgd。寄生电容Cgd作为栅极和漏极之间的耦合电容。该寄生电容Cgd被电耦合至在大约20V至大约-14V的范围内的第一或第二时钟CKV或CKVB。假如该寄生电容Cgd达到大约3pf，栅极驱动电路发生故障。当没有提供维持栅极关闭电压VOFF的设备时，因此，上拉晶体管Q1的栅极电压变为在大约20V至-14V的范围内的第一或第二时钟CKV或CKVB。然后，上拉晶体管Q1的输出电压达到大约20V-Vth，其中Vth与阈值电压相对应。因此，大约20V-Vth的输出电压被施加至栅极线，引起栅极线故障。
因此，为了使上拉晶体管Q1具有栅极关闭电压VOFF，形成保持晶体管Q5和下拉晶体管Q2。保持晶体管Q5对应于a-Si TFT且足够大以维持栅极关闭电压VOFF。在上拉晶体管Q1工作后，下拉晶体管Q2将扫描脉冲向下拉至栅极关闭电压VOFF。
由于晶体管Q1和Q5相当大的尺寸，在黑底区域或密封区域中形成栅极驱动电路存在一些困难。另外，保持晶体管Q5可损坏，引起LCD装置故障。
发明内容
本发明提供一种具有最小化的寄生电容的晶体管。
本发明还提供一种具有上述晶体管的显示装置。
在晶体管的示例实施例中，该晶体管包括控制电极、第一电流电极和第二电流电极。控制电极被形成在基底上。该控制电极包括主体部分、从该主体部分的第一端突出的第一手(hand)部和从该主体部分的第二端突出的第二手部，第二手部基本上平行于第一手部。第一电流电极设置在控制电极的第一和第二手部之间。第一电流电极与控制电极电绝缘。第一电流电极部分地与控制电极的一部分重叠。第二电流电极设置在控制电极上方且与控制电极电绝缘，第二电流电极部分地与控制电极的主体部分、第一手部和第二手部重叠。
在示例实施例中，第一电流电极包括晶体管的漏极，以及第二电流电极包括晶体管的源极。
在另一示例实施例中，第一电流电极是与部分地与控制电极的第一和第二手部重叠的I形结构。
在另一示例实施例中，第二电流电极包括围绕第一电流电极的I形结构的U形结构。
在另一示例实施例中，在第二电流电极围绕第一电流电极的区域处的第一电流电极和第二电流电极之间的距离是该晶体管的沟道长度，并且在第二电流电极围绕第一电流电极的区域处沿着第一和第二电流电极的相对面的中间处的距离是该晶体管的沟道宽度。
在另一示例实施例中，晶体管包括具有活性层和设置在活性层上的欧姆接触层的半导体层，该半导体层设置在控制电极和第一及第二电极之间。
在另一示例实施例中，半导体层被暴露在第一和第二电流电极之间的区域。
在另一示例实施例中，活性层包括非晶硅层，欧姆层包括n+掺杂非晶硅层。
在晶体管的示例实施例中，晶体管包括控制电极、第一电流电极和第二电流电极。控制电极形成在基底上。控制电极包括主体部分、从该主体部分突出的至少两个手部。第一电流电极与控制电极电绝缘。第一电流电极包括设置在控制电极的手部之间的区域上方的至少一个手部。第二电流电极与控制电极电绝缘。第二电流电极与第一电流电极间隔开。第二电流电极包括设置在与控制电极的手部的相应的一个重叠的区域处的至少一个手部。
在另一示例实施例中，第一电流电极的手部包括与控制电极的手部重叠的至少一个指(finger)部。
在另一示例实施例中，第二电流电极的手部包括设置在控制电极的手部上方的指部，第一电流电极的指部由第二电流电极的指部和第二电流电极的一部分围绕。
在一个示例实施例中，在第二电流电极围绕第一电流电极的区域处，在第一电流电极和第二电流电极之间的距离是晶体管的沟道长度，并且在第二电流电极围绕第一电流电极的区域处，沿着第一和第二电流电极的相对面的中间处的距离是晶体管的沟道宽度。
在另一示例实施例中，第一电流电极包括主体部分、手部和指部。主体部分向控制电极延伸。手部从电流电极的主体部分突出。指部从第一电流电极的手部突出，该指部设置在控制电极上方。
在另一示例实施例中，第二电流电极包括主体部分、手部和指部。主体部分向控制电极延伸。手部从第二电流电极的主体部分突出。指部从第二电流电极的手部突出。第二电流电极的手部和指部设置在控制电极上方。
在另一示例实施例中，第一电流电极包括与控制电极重叠的指部。第二电流电极包括与控制电极重叠的手部和从第二电流电极的手部突出的指部，第二电流电极的手部与控制电极重叠。第一电流电极的指部由第二电流电极的手部和指部围绕。
在另一示例实施例中，控制电极包括从控制电极的主体部分的两端突出的最外侧手部和从主体部分的中央突出的至少一个内侧手部。第二电流电极包括设置在控制电极最外侧手部上方的最外侧手部、与控制电极的至少一个内侧手部重叠的至少一个内侧手部。
在另一示例实施例中，晶体管包括具有活性层和设置在活性层上的欧姆接触层的半导体层，该半导体层设置在控制电极和第一及第二电极之间。
在其它实施例中，活性层包括非晶硅层，欧姆层包括n+掺杂非晶硅层。
在另一示例实施例中，控制电极包括第一手部、第二手部和第三手部。第一手部从主体部分的第一端突出。第二手部从主体部分的中心突出。第三手部从主体部分的第二端突出，该第二端相对于第二手部与第一端部分相对。
在另一示例实施例中，第一电流电极包括邻近控制电极设置的主体部分、第一手部和第二手部；第一手部以基本上垂直于主体部分的方向从主体部分突出，第一电流电极的第一手部设置在控制电极的第一和第二手部之间的区域的上方；第二手部以基本上平行于第一电流电极的第一手部的方向从主体部分突出，第一电流电极的第二手部设置在控制电极的第二和第三手部之间的区域的上方。
在另一示例实施例中，第一电流电极的第一手部包括第一指部和第二指部；第一指部以基本上垂直于第一电流电极的第一手部的方向从第一电流电极的第一手部突出，第一指部设置在与控制电极的第一手部的一部分重叠的区域处；第二指部以基本上与第一电流电极相反的方向以基本上与第一电流电极的第一指部相反的方向从第一电流电极的第一手部突出，第一电流电极的第二指部设置在与控制电极的第二手部的一部分重叠的区域处。
在另一示例实施例中，第一电流电极的第二手部包括以基本上垂直于第一电流电极的第二手部的方向从第一电流电极的第二手部突出的第三指部，第一电流电极的第三指部设置在与控制电极的第二手部的一部分重叠的区域处。第一电流电极的第二手部还包括以基本上与第一电流电极的第三指部相反的方向从第一电流电极的第二手部突出的第四指部，第一电流电极的第四指部设置在与控制电极的第三手部的一部分重叠的区域处。
在另一示例实施例中，第二电流电极包括主体部分、第一手部、第二手部和第三手部；主体部分设置在控制电极的主体部分上方；第一手部以基本上垂直于第二电流电极的主体部分的方向从第二电流电极的主体部分突出，第二电流电极的第一手部设置在与控制电极的第一手部重叠的区域处；第二手部以基本上平行于第二电流电极的第一手部的方向从第二电流电极的主体部分突出，第二电流电极的第二手部设置在与控制电极的第二手部重叠的区域处；第三手部以基本上平行于第二电流电极的第一和第二手部的方向从第二电流电极的主体部分突出，第二电流电极的第三手部设置在与控制电极的第三手部重叠的区域处。
在另一示例实施例中，第二电流电极的第一手部包括第一指部，每个第一指部以基本上垂直于第二电流电极的第一手部的方向从第二电流电极的第一手部突出，第二电流电极的第二手部包括第二指部和第三指部，每个第二指部以基本上垂直于第二电流电极的第二手部的方向从第二电流电极的第二手部突出，每个第三指部以基本上与第二电流电极的第二指部相反的方向从第二电流电极的第二手部突出；第二电流电极的第三手部包括第四指部，每个第四指部以基本上垂直于第二电流电极的第三手部的方向从第二电流电极的第三手部突出。
在另一示例实施例中，第一电流电极包括具有第一和第二指部的第一手部，该第一和第二指部被分别设置在与控制电极的第一和第二手部重叠的区域处，第一电流电极的第一指部设置在第二电流电极的相邻的第一指部之间，并且第一电流电极的第二指部设置在第二电流电极的相邻的第二指部之间。
在另一示例实施例中，第一电流电极包括具有第三和第四指部的第二手部，该第三和第四指部被分别设置在与控制电极的第二和第三手部重叠的区域处，第一电流电极的第三指部设置在第二电流电极的相邻第三指部之间，并且第一电流电极的第四指部设置在第二电流电极的相邻第四指部之间。在示例显示装置中，显示装置包括显示单元阵列电路和栅极驱动电路。显示单元阵列电路被形成在基底上。显示单元阵列电路包括多个数据线和多个栅极线。栅极驱动电路被形成在基底上。栅极驱动电路包括多个移位寄存器。当扫描开始信号被施加至第一移位寄存器时，通过第一时钟信号和第二时钟信号之一，每个移位寄存器按顺序将栅极信号施加至显示单元阵列电路的栅极线上。每个移位寄存器包括驱动部分、放电(discharge)部分和保持部分。驱动部分包括具有漏极、源极和栅极的晶体管。当驱动部分接收扫描开始信号或前一级的输出信号时，驱动部分输出响应第一时钟信号和第二时钟信号之一的输出信号。放电部分响应下一级的输出信号而放电。保持部分保持驱动部分的输出信号，该驱动部分的输出信号成为第一源电压。
在另一示例实施例中，晶体管包括控制电极、第一电流电极和第二电流电极。控制电极被形成在基底上。控制电极包括主体部分、从主体部分的第一端突出的第一手部和从主体部分的第二端突出的第二手部，第二手部基本上平行于第一手部。第一电流电极与控制电极电绝缘，且设置在控制电极的第一和第二手部之间的区域上方。第一电流电极的一部分与控制电极的一部分重叠。第二电流电极与控制电极电绝缘，第二电流电极的一部分与控制电极的主体部分、第一手部和第二手部重叠。
在另一示例实施例中，晶体管包括控制电极、第一电流电极和第二电流电极。控制电极被形成在基底上。控制电极包括主体部分和从主体部分的突出的至少两个手部。第一电流电极与控制电极电绝缘。第一电流电极包括向控制电极延伸的手部，且包括与控制电极重叠的指部。第二电流电极与控制电极电绝缘。第二电流电极向控制电极延伸，且与第一电流电极间隔开。具有指部的第二电流电极与控制电极的主体部分和最外侧手部重叠。
在另一示例实施例中，晶体管包括控制电极和第二电流电极。第二电流电极的一部分突出在最外侧手部的上方。第二电流电极形成在内侧手部上，第二电流电极的第一部分突出，以与最外侧手部重叠。因此，降低了寄生电容。
附图说明
通过参考附图详细描述示例性实施例，本发明的上面和其它特征和优点将更清楚，其中：
图1是说明在现有技术中常规移位寄存器的单元级的电路图；
图2是说明包括图1中的常规移位寄存器中的现有技术的栅极驱动电路的结构图；
图3A是说明在图1的常规移位寄存器中的现有技术单元级的电路图；
图3B是说明图3A中单元级的工作的时序图；
图3C是说明采样出图3A中的第一时钟信号的现有技术的下拉晶体管的电路图。
图4是说明依据本发明的非晶硅薄膜晶体管(a-Si TFT)的示例实施例的布局图；
图5A、5B和5C是说明图4中的示例a-Si TFT的横截面图；
图6是说明依据本发明的a-Si TFT的另一示例实施例的布局图；
图7A至7C是说明图6中的示例a-Si TFT的横截面图；和
图8是说明依据本发明的LCD装置的示例实施例的结构图。
具体实施方式
应当理解的是，不脱离这里披露的本发明的原理，下面说明的本发明示例实施例可以许多不同形式被改变，因此本发明的范围不限于下面的这些具体的实施例。而是，提供这些实施例是为了充分和完整地公开本发明，并通过非限制的例子将本发明的构思传达给本领域技术人员。
此后，参考附图将详细地描述本发明的实施例。注意的是，在这里可作出不脱离由下面描述的实施例限定的本发明宗旨和范围的各种变化、置换或变型。实施例是用于对本领域技术人员显示本发明的实质的例子。在图中，为了清楚起见，层的厚度可被放大。术语“设置在......上”表示“设置在......上方”。换句话说，某些东西可设置在其间。同样，“设置在......下面”表示某些东西可设置在其间。术语“直接设置在......上”表示在其间不能放置东西。
图4是说明依据本发明的非晶硅薄膜晶体管(a-Si TFT)的示例实施例的布局图。依据本发明的a-Si TFT降低了寄生电容且保证了定位余量(margin)。
参考图4，a-Si TFT包括栅极210、漏极230和源极240。栅极210可具有例如U形。漏极230向栅极210延伸以覆盖栅极210的一部分。源极240设置在栅极210上方。源极240与漏极230间隔开并围绕漏极230。源极240可具有如图4所示的C形，但不是必须的。在图4中，为方便起见，仅示意包括金属的部件，譬如栅极210、漏极230和源极240。即，栅极绝缘层、活性层、欧姆接触层没有被图示。此外，为了说明栅极210，栅极210的尺寸被放大。
栅极210被形成在基底201上。栅极210包括栅极主体部分212、第一栅极手部214和第二栅极手部216。第二栅极手部216基本上与第一栅极手部214平行。第一和第二栅极手部214和216分别从第一栅极主体部分212的第一端和第二端延伸，以使栅极210具有如在图4的示例实施例中的U形。当然，在可选实施例中，第一和第二栅极手部214、216可以不是平行的。还考虑用于替代实施例的不同于U形的栅极210的形状。
漏极230在基底201上方被形成。漏极230包括漏极主体部分232、第一漏极手部234和第二漏极手部236。第二漏极手部236基本上与第一漏极手部234平行。第一和第二漏极手部234和236从漏极主体部分232的端部互相相对地延伸，以使漏极230具有如在图4的示例实施例中的T形。
源极240包括源极主体部分241、第一源极手部242、第二源极手部244、第一源极指部243和第二源极指部245。源极主体部分241向着栅极210延伸且设置在栅极210上方。第一源极手部242从源极主体部分241的端部延伸。第一源极手部242基本上垂直于源极主体部分241。第一源极指部243从第一源极手部242的端部以基本上平行源极主体部分241的方向延伸。
第二源极手部244以基本上平行于第一源极手部242的方向延伸。第一和第二源极手部242和244相对于漏极230彼此相对而设。
第二源极指部245以基本上平行于源极主体部分241的方向从第二源极手部244的端部被延伸。
第一漏极手部234设置在栅极210上方，且由第一源极主体部分241、第一源极手部242和第一源极指部243围绕，限定具有沟道宽“W”和沟道长“L”的沟道。
以类似的方式，第二漏极手部236设置在栅极210上方，且由第二源极主体部分241、第二源极手部244和第二源极指部245围绕，限定了具有沟道宽“W”和沟道长“L”的沟道。
在图4的示例实施例中，沟道宽“W”由加黑线表示。沟道宽“W”在沿着第一漏极手部234与第一源极指部、手部和主体部分243、242及241的对应的相对面之间的中间的平均距离处被定义。沟道长“L”被定义为大致在第一漏极手部234与第一源极指部、手部和主体部分243、242及241的对应的相对面之间的距离。
如上述，当漏极230具有T形或I形、且源极210具有围绕漏极230的C形或U形时，沟道宽“W”与沟道长“L”的比增加，以降低a-Si TFT的寄生电容。
在另一个示例实施例中，说明了制造a-Si TFT的方法。
图5A、5B和5C是说明图4中的a-Si TFT的横截面图。详细地，图5A是图4中沿线I-I′的横截面图，图5B是图4中沿线II-II′的横截面图，以及图5C是图4中沿线III-III′的横截面图。
参考图4、5A、5B和5C，金属层(未显示)被形成在基底201上。可被用于金属层的金属的例子包括铝(Al)、铝合金、银(Ag)、银合金、铜(Cu)、铜合金、钼(Mo)、铝合金、铬(Cr)、钽(Ta)、钛(Ti)和类似物。这些可被单独使用或以其组合形式使用。金属层被图案化以形成栅极210。
栅极210可具有性质不同的至少两层。例如，栅极210可包括上层和下层，该上层包括但不限于具有相当低的电阻率的金属，譬如铝(Al)、铝合金、银(Ag)、银合金、铜(Cu)、铜合金或类似物，以及包括前述物质中的至少一个的组合物，该下层包括但不限于具有相当好的接触性质的金属，譬如钼(Mo)、钼合金、铬(Cr)、钽(Ta)、钛(Ti)或类似物，以及包括前述物质中至少一个的组合物。栅极210一般包括包括铬(Cr)的下层和包括铝钕合金(AINd)的上层，或包括铝钕合金(AINd)的下层和包括钼(Mo)的上层。
此后，栅极绝缘层222被形成在基底201上，例如如图5A-5C中所示。当栅极210被形成在基底201上时，如图5A-5C所示栅极绝缘层222可被形成在栅极210上。栅极绝缘层222可包括但不限于氧化硅(SiOx)或氮化硅(SiNx)。
包括但不限于非晶硅(a-Si:H)的活性层224被形成在栅极绝缘层222上，然后，包括但不限于n+掺杂非晶硅(n+a-Si:H)的欧姆接触层226被形成在活性层224上。
包括但不限于譬如钼(Mo)、铬(Cr)、钽(Ta)、钛(Ti)之类耐火金属的金属层被形成，并且被图案化以形成漏极230和源极240。漏极230被形成在基底201上方。漏极230可以如前面结合图4中示例实施例说明的类似方式被构造。其他实施例也被考虑。
源极240也可以如前面结合图4中示例实施例说明的类似方式被构造。还考虑其他实施例。
通过使用漏极和源极230和240作为掩膜，去除在漏极和源极230和240之间的欧姆接触层226的一部分。如图5C中最佳显示，欧姆接触层226的去除可暴露在漏极232、234、236和源极242、244之间的活性层224。
此后，保护层250被形成在基底201上方，基底201具有也形成在其上的漏极和源极230和240。其中欧姆接触层226的一部分已被去除，且活性层224被暴露，保护层250可如图5C所示被直接形成在活性层224上。保护层250包括但不限于氮化硅(SiNx)、氧化硅(SiOx)和类似物，或前述至少一个的任意组合。
上述的a-Si TFT对应于具有设置在漏极和源极下面的栅极的反向交错型TFT。然而，在其他替代实施例中，示例a-Si TFT的结构和上述的示例方法可被应用至交错型TFT。
此后，将说明一种能够增加沟道宽度且最小化寄生电容Cgd的a-SiTFT的示例实施例。这个示例a-Si TFT可被用于显示装置的栅极驱动电路。仅仅作为例子，上拉晶体管将在下面被说明。
图6是说明a-Si TFT的另一示例实施例的布局图。图6中示例的a-SiTFT可被用于形成在LCD板的基底上的移位寄存器。
参考图6，a-Si TFT的示例实施例包括栅极310、漏极330和源极340。栅极310被形成在基底301上。漏极330向栅极310延伸，以使漏极330的一部分设置在栅极310的上方。源极340与漏极330间隔开。源极340向栅极310延伸，以使源极340的一部分设置在栅极310的上方。在图6中，为了方便起见，仅说明包括金属的元件，譬如栅极310、漏极330和源极340。即，栅极绝缘层、活性层、欧姆接触层没有被图示。另外，为了说明栅极310，栅极310的大小被放大。
图6显示的栅极310具有E形状，但是栅极310可具有其他形状的构造。
具体地，栅极310包括栅极主体部分312、第一栅极手部314、第二栅极手部316和第三栅极手部318。第一、第二和第三栅极手部314、316和318从栅极主体部分312突出，以使第一、第二和第三栅极手部314、316和318基本上互相平行。作为例子，这个构造限定具有上面提及的E形状的栅极310。
漏极330包括漏极主体部分331、第一漏极手部332和第二漏极手部335。第一漏极手部332从漏极主体部分331突出，以使第一漏极手部332基本上垂直于漏极主体部分331。如在图6的示例实施例中类似所示，第二漏极手部335从漏极主体部分331突出，以使第二漏极手部335基本上平行于第一漏极手部332。当然，在替代的实施例中，第一漏极手部332和第二漏极手部335可以不平行。
第一漏极手部332包括多个第一漏极指部333和多个第二漏极指部334。每个第一漏极指部333从第一漏极手部332突出，以使第一漏极指部333沿第一方向基本上垂直于第一漏极手部332。如在图6的示例实施例中类似所示，每个第二漏极指部334从第一漏极手部332突出，以使第二漏极指部334沿与第一方向相反的第二方向基本上垂直于第一漏极手部332。
第二漏极手部335包括多个第三漏极指部336和多个第四漏极指部337。每个第三漏极指部336从第二漏极手部335突出，以使第三漏极指部336沿第一方向基本上垂直于第二漏极手部335。如在图6的示例实施例中类似所示，每个第四漏极指部337从第二漏极手部335突出，以使第四漏极指部337沿与第一方向相反的第二方向基本上垂直于第二漏极手部335。
当然，在替代实施例中，第一、第二、第三和/或第四漏极指部333、334、336和337可分别与第一漏极手部332和/或第二漏极手部335不垂直。如在图6的示例实施例中类似所示，源极340包括源极主体部分341、第一源极手部342、第二源极手部344和第三源极手部347。源极主体部分341设置在栅极主体部分312上方。第一、第二和第三源极手部342、344和347被分别设置在第一、第二和第三栅极手部314、316和318上方。第一漏极手部332设置在第一和第二源极手部342和344之间。第二漏极手部335设置在第二和第三源极手部344和347部分。
源极340包括多个手指形状，譬如显示在图6的示例实施例中的343、345、346和348的形状。譬如在图6中，以顶视图看去时，漏极330的一部分和源极340的一部分设置在栅极310上方，以使漏极330的该部分与源极340的该部分交替。当在平面上看去时，源极340围绕漏极330。
第一源极手部342包括多个第一源极指部343。第一源极指部343从第一源极手部342以第一漏极手部332的方向突出，以使第一源极指部343基本上垂直于第一源极手部342。在图6的示例实施例中，每个第一漏极指部333设置在连续的第一源极指部343之间。换句话说，各个第一漏极指部333设置在相邻的第一源极指部343之间。
第二源极手部344包括多个第二源极指部345和多个第三源极指部346。第二源极指部345从第二源极手部344以第一漏极手部332的方向突出，以使第二源极指部345基本上垂直于第二源极手部344。每个第二漏极指部334设置在相邻的第二源极指部345之间。如在图6的示例实施例中类似所示，第三源极指部346从第二源极手部344以第二漏极手部335的方向突出，以使第三源极指部346基本上垂直于第二源极手部344。每个第三漏极指部336设置在相邻的第三源极指部346之间。
最后，如在图6的示例实施例中所示，第三源极手部347包括多个第四源极指部348。第四源极指部348从第三源极手部347以第二漏极手部335的方向突出，以使第四源极指部348基本上垂直于第三源极手部347。每个第四漏极指部337设置在相邻的第四源极指部348之间。
在一个示例实施例中，对应的第一和第二漏极指部333和334、连同第一漏极手部332的一部分形成I形状，如图6中所示。当然，不同于I形状的构造也可被使用。连续的第一源极指部343和第一源极手部342的一部分形成U形状，该U形状围绕作为上述I形状的一部分的第一漏极指部333。
在图6的类似构造中，第二、第三和第四源极指部345、346和348，连同第二源极手部344或第三源极手部347的一部分形成围绕各自的源极指部的U形状。这个U形构造限定具有沟道宽“W”及沟道长“L”的沟道。
在图6示例实施例中，沟道宽“W”由加黑线表示。沟道宽“W”在沿着第一漏极指部333和连续的第一源极指部343及第一源极手部342的对应的相对面的中间的平均距离处被定义。沟道长“L”被限定为大致第一漏极指部333和第一源极指部343及第一源极手部342的对应的相对面之间的距离。
在这个实施例中，每个第二漏极指部334可具有I形状，且设置在相邻的第二源极指部345之间。相邻的第二源极指部345和第二源极手部344的一部分形成围绕具有I形状的第二漏极指部334的U形状，以限定薄膜晶体管的沟道宽“W”及沟道长“L”。具体而言，沟道宽“W”在沿着第二漏极指部334、第二源极指部345及第二源极手部344的相对面的中间的平均距离处被定义。沟道长“L”被限定在与第二漏极指部334、第二源极指部345及第二源极手部344的相对面对应的距离处。
并且，每个第三漏极指部336可具有I形状，并设置在相邻的第三源极指部346之间。相邻的第三源极指部346和第二源极手部344的一部分形成围绕具有I形状的第三漏极指部336的U形状，以限定薄膜晶体管的沟道宽“W”及沟道长“L”。具体而言，沟道宽“W”在沿着第三漏极指部336、第三源极指部346及第二源极手部344的相对面的中间的平均距离处被定义。沟道长“L”被限定在与第三漏极指部336、第三源极指部346及第二源极手部344的相应的相对面之间的距离处。同样，每个第四漏极指部337可具有I形状，并且设置在相邻的第四源极指部348之间。相邻的第四源极指部348和第三源极手部347的上部分形成围绕具有I形状的第四漏极指部337的U形状，以限定薄膜晶体管的沟道宽“W”及沟道长“L”。具体而言，沟道宽“W”在沿着第四漏极指部337、第四源极指部348及第三源极手部347的相对面的中间的平均距离处被定义。沟道长“L”被限定在第四漏极指部337、第四源极指部348及第三源极手部347的相应的相对面之间的距离处。
在上述的示例实施例中，a-Si TFT可用作移位寄存器单元级的上拉晶体管，该移位寄存器被直接形成液晶显示面板上。在替代实施例中，下拉晶体管或保持晶体管可使用上述的同样或类似结构。
如上所述，当a-Si TFT包括第一、第二、第三和第四漏极指部333、334、336和337以及第一、第二、第三和第四源极指部343、345、346和348时，可形成大约n×4μm的沟道宽，而不增加寄生电容Cgd，其中“n”表示第一、第二、第三和第四漏极指部333、334、336和337以及第一、第二、第三和第四源极指部343、345、346和348的总数。换句话说，当漏极指部被设计为具有大约4μm的最小设计规则(design rule)，且源极手部和源极指部分别面对漏极指部的三个侧面时，产生大约3×4μm的沟道宽，而不增加寄生电容Cgd。当然，其他实施例被考虑。
在另一实施例中，当液晶显示板使用移位寄存器，该移位寄存器具有包括直接形成在液晶显示板上的上述的a-Si TFT的下拉晶体管时，降低了与电源时钟信号CK1或CK2电耦合的寄生电容。这是上述的具有最小的寄生电容Cgd的a-Si TFT所带来的有益结果。因此，移位寄存器的故障被减少或有效防止。
在另一示例实施例中，在下面提供了一种制造a-Si TFT的方法。
图7A至7C是说明图6中的示例a-Si TFT的横截面图。具体而言，图7A是图6中沿IV-IV′线的横截面图，图7B是图6中沿V-V′线的横截面图，图7C是图6中沿VI-VI′线的横截面图。
参考图6、7A、7B和7C，金属层(未显示)被形成在基底301上。金属层可包括但不限于铝(Al)、铝合金、银(Ag)、银合金、铜(Cu)、铜合金、钼(Mo)、钼合金、铬(Cr)、钽(Ta)、钛(Ti)。金属层被形成图案以形成栅极310。栅极310可具有例如E形状。当然，栅极可以其他形状被配置。栅极310可具有至少两层，该至少两层具有不同物理性质。
在实施例中，栅极310可包括上层，该上层包括具有相当低电阻率的金属，譬如铝(Al)、铝合金、银(Ag)、银合金、铜(Cu)、铜合金或类似物，以及包括前述物质中的至少一个的组合物，下层可包括具有相当好的接触性质的材料，譬如钼(Mo)、钼合金、铬(Cr)、钽(Ta)、钛(Ti)或类似物，以及包括前述物质中的至少一个的组合物。栅极310一般包括包括铬(Cr)的下层和包括铝钕合金(AINd)的上层，或包括铝钕合金(AINd)的下层和包括钼(Mo)的上层。
此后，栅极绝缘层322被形成在基底301上，如图7A-7C中所示。栅极绝缘层322可直接形成在基底301上的栅极310之间的部分中，并且形成在栅极310上，如在图7A-7C的示例实施例中所示。栅极绝缘层322可包括但不限于氧化硅(SiOx)、氮化硅(SiNx)或包括前述物质中至少之一的任何组合。
包括但不限于非晶硅(a-Si:H)的活性层324被形成在栅极绝缘层322上。然后，包括但不限于n+掺杂非晶硅(n+a-Si:H)的欧姆接触层326被形成在活性层224上。
包括但不限于譬如钼(Mo)、铬(Cr)、钽(Ta)、钛(Ti)之类的耐火金属的金属层被形成，并且被图案化以形成漏极330和源极340。
漏极330被形成在基底301上方。漏极330可以如前面结合图6中示例实施例说明的类似方式被构造。其他实施例也被考虑。
通过使用漏极和源极330和340作为掩膜，去除在漏极和源极330和340之间的欧姆接触层326的一部分。如图7B中最佳显示，欧姆接触层326的去除可暴露分别在漏极333、334、336及337和源极342、344及347之间的活性层324。
此后，保护层350被形成在基底301上，具有漏极和源极330和340的基底301也被形成在其上。当欧姆接触层326的一部分如上所述被去除，并且活性层324被暴露时，保护层350可如图7B最佳所示被直接形成在活性层324上。保护层350包括但不限于氮化硅(SiNx)、氧化硅(SiOx)和类似物或前述至少一个的任意组合。
上述的a-Si TFT对应于具有设置在漏极和源极下面的栅极的反向交错型(inversed staggered type)TFT。然而，在其他替代实施例中，示例a-SiTFT的结构和上述的示例方法可被应用于交错型TFT。
此后，将说明一种能够增加沟道宽度且最小化寄生电容Cgd的a-SiTFT的另一个示例实施例。这个示例a-Si TFT可被用于显示装置的栅极驱动电路。
在上述的示例性实施例中，栅极310和源极340例如分别包括三个栅极手部和三个源极手部。然而，在替代实施例中，栅极310和源极340可分别具有多于三个的栅极手部和多于三个的源极手部。
同样，在上述的示例性实施例中，漏极330被形成在位于栅极310上方的区域中，有益的，可减少漏极330的长度。因此，功率消耗被降低且TFT的区域余量(region margin)被增加。
此后，将说明液晶显示板的另一示例实施例，该液晶显示板具有使用上面a-Si TFT的扫描驱动电路。
图8是说明依据本发明的示例LCD装置的结构图。特别是，图8说明LCD装置的阵列基底。
参考图8，示例阵列基底800包括显示单元阵列电路810、数据驱动电路820、扫描驱动电路830和扫描驱动电路连接端子部分832。数据驱动电路820、扫描驱动电路830和扫描驱动电路连接端子部分832可通过制造显示单元阵列电路810中的TFT的过程被形成。扫描驱动电路830对应于图2中所述的移位寄存器，并且移位寄存器的单元级在图1中被解释。
数据驱动芯片918被形成在图8的示例实施例中的柔性印刷电路916上。数据驱动芯片918通过柔性印刷电路916电连接至阵列基底800。该柔性印刷电路916给数据驱动电路820提供数据信号和数据定时信号。该柔性印刷电路916给扫描驱动电路830提供栅极信号和栅极定时信号。
显示单元阵列电路810包括“m”根数据线DL1、DL2、…、DLm和“n”根栅极线GL1、GL2、…、GLn。数据线DL1、DL2、…、DLm沿第一方向延伸，且栅极线GL1、GL2、…、GLn沿基本上垂直于第一方向的第二方向延伸。
显示单元阵列电路810另外包括多个以矩阵形状排列的开关晶体管ST。每个开关晶体管ST包括电连接至数据线DL1、DL2、…、DLm中之一的源极、电连接至栅极线GL1、GL2、…、GLn中之一的栅极和电连接至像素电极PE的漏极。形成在滤色片基底处的公共电极CE设置在像素电极PE的上方，并且如图8所示液晶LC设置在像素电极PE和公共电极CE之间。
当数据信号通过开关晶体管ST被施加至像素电极PE时，电场在像素电极PE和公共电极CE之间被产生，以改变液晶LC的排列。当液晶LC的排列被改变时，光透射率变化以显示图像。
数据驱动电路820包括移位寄存器826和“N”个开关晶体管SWT。“N”个开关晶体管SWT被分为选择数量的组，例如，八个数据线块(block)BL1、BL2、…、BL8，每个具有“N/8”个开关晶体管。
各个数据线块BL1、BL2、…、BL8的开关晶体管SWT被电连接至包括“N/8”个输入端子的输入端子部分824。各个数据线块BL1、BL2、…、BL8的开关晶体管还被电连接至数据线DL1、DL2、…、DLm。
每个开关晶体管SWT包括电连接至数据线之一的源极、电连接至输入端子部分824的数据输入端子之一的漏极和电连接至块选择端子855的栅极。
因此，“m”个数据线被分为八个数据线组。每个数据线组包括“m/8”个数据线。每个数据输入端子由块选择信号依序来选择。
移位寄存器826通过连接端子822接收第一时钟信号CKH、第二时钟信号CKHB和块选择开始信号STH。移位寄存器826的输出端子分别被电连接至块选择端子。
在示例实施例中，a-Si TFT包括具有U形状且被形成在栅极上方的源极的一部分和具有I形状的漏极的一部分，以使沟道宽度随固定沟道长度而增加。因此，减小了在栅极和漏极之间的寄生电容。
当a-Si TFT具有上述的具有手部和指部的结构时，沟道宽度被进一步增加。因此，寄生电容可被进一步减小。
已经说明了本发明的示例实施例和其优点，应注意的是，不脱离由附加的权利要求书限定的发明宗旨和范围，在此可作出各种改变、替代和改造。此外，术语第一、第二等的使用不表示任何重要的次序，而是被用于区分一个元件与另一个元件。再者，术语一个(a、an)等的使用不表示数量的限制，而表示存在至少一个指代项目。

Claims (30)

1、一种晶体管，包括：
控制电极，其被形成在基底上，该控制电极包括主体部分、从该主体部分的第一端突出的第一手部和从该主体部分的第二端突出的第二手部，第二手部基本上平行于第一手部；
第一电流电极，其设置在控制电极的第一和第二手部之间，该第一电流电极与控制电极电绝缘，该第一电流电极部分地与控制电极的一部分重叠；和
第二电流电极，其设置在控制电极上方且与控制电极电绝缘，该第二电流电极部分地与控制电极的主体部分、第一手部和第二手部重叠。
2、依据权利要求1的晶体管，其中第一电流电极是该晶体管的漏极，第二电流电极是该晶体管的源极。
3、依据权利要求1的晶体管，其中第一电流电极包括部分地与该控制电极的第一和第二手部重叠的I形结构。
4、依据权利要求3的晶体管，其中第二电流电极包括围绕第一电流电极的I形结构的U形结构。
5、依据权利要求1的晶体管，其中在第二电流电极围绕第一电流电极的区域处，在第一电流电极和第二电流电极之间的距离是该晶体管的沟道长度，并且在第二电流电极围绕第一电流电极的区域处，沿着第一和第二电流电极的相对面之间的中间处的距离是该晶体管的沟道宽度。
6、依据权利要求1的晶体管，另外包括具有活性层和设置在活性层上的欧姆接触层的半导体层，该半导体层设置在控制电极和第一及第二电极之间。
7、依据权利要求6的晶体管，其中半导体层在第一和第二电流电极之间的区域处被暴露。
8、依据权利要求6的晶体管，其中活性层包括非晶硅层，欧姆层包括n+掺杂非晶硅层。
9、一种晶体管，包括：
控制电极，其被形成在基底上，该控制电极包括主体部分和从该主体部分突出的至少两个手部；
第一电流电极，其与控制电极电绝缘，该第一电流电极包括设置在控制电极的手部之间的区域上方的至少一个手部；和
第二电流电极，其与控制电极电绝缘且与第一电流电极间隔开，该第二电流电极包括设置在与控制电极的相应的一个手部重叠的区域处的至少一个手部。
10、依据权利要求9的晶体管，其中第一电流电极的手部包括与控制电极的手部重叠的至少一个指部。
11、依据权利要求10的晶体管，其中第二电流电极的手部包括设置在控制电极的手部上方的指部，第一电流电极的指部由第二电流电极的指部和第二电流电极的一部分围绕。
12、依据权利要求9的晶体管，其中在第二电流电极围绕第一电流电极的区域处，在第一电流电极和第二电流电极之间的距离是该晶体管的沟道长度，并且在第二电流电极围绕第一电流电极的区域处，沿着第一和第二电流电极的相对面之间的中间处的距离是该晶体管的沟道宽度。
13、依据权利要求9的晶体管，其中第一电流电极包括：
朝向控制电极延伸的主体部分；
从第一电流电极的主体部分突出的手部；和
从第一电流电极的手部突出的指部，该指部设置在控制电极上方。
14、依据权利要求9的晶体管，其中第二电流电极包括：
朝向控制电极延伸的主体部分；
从第二电流电极的主体部分突出的手部；和
从第二电流电极的手部突出的指部；
其中该第二电流电极的手部和指部设置在控制电极上方。
15、依据权利要求9的晶体管，其中第一电流电极包括与控制电极重叠的指部，
第二电流电极包括与控制电极重叠的手部和从第二电流电极的手部突出的指部，第二电流电极的手部与控制电极重叠，和
第一电流电极的指部由第二电流电极的手部和指部围绕。
16、依据权利要求9的晶体管，其中控制电极包括从该控制电极主体部分的两端突出的最外侧手部和从主体部分的中央突出的至少一个内侧手部，和
第二电流电极包括设置在控制电极最外侧手部上方的最外侧手部和与控制电极的至少一个内侧手部重叠的至少一个内侧手部。
17、依据权利要求97的晶体管，另外包括具有活性层和设置在活性层上的欧姆接触层的半导体层，该半导体层设置在中心电极和第一及第二电极之间。
18、依据权利要求17的晶体管，其中活性层包括非晶硅层，欧姆接触层包括n+掺杂非晶硅层。
19、依据权利要求9的晶体管，其中控制电极包括：
从主体部分的第一端突出的第一手部；
从主体部分的中央突出的第二手部；和
从主体部分的第二端突出的第三手部，所述第二端相对于第二手部与第一端相对。
20、依据权利要求19的晶体管，其中第一电流电极包括：
邻近控制电极设置的主体部分；
第一手部，其以基本上垂直于主体部分的方向从主体部分突出，该第一电流电极的第一手部设置在控制电极的第一和第二手部之间的区域的上方；和
第二手部，其以基本上平行于第一电流电极的第一手部的方向从主体部分突出，该第一电流电极的第二手部设置在控制电极的第二和第三手部之间的区域的上方。
21、依据权利要求20的晶体管，其中第一电流电极的第一手部包括：
第一指部，其以基本上垂直于第一电流电极的第一手部的方向从第一电流电极的第一手部突出，所述第一指部设置在与控制电极的第一手部的一部分重叠的区域处；和
第二指部，其以基本上与第一电流电极相反的方向以基本上与第一电流电极的第一指部相反的方向从第一电流电极的第一手部突出，第一电流电极的第二指部设置在与控制电极的第二手部的一部分重叠的区域处。
22、依据权利要求21的晶体管，其中第一电流电极的第二手部包括：
第三指部，其以基本上垂直于第一电流电极的第二手部的方向从第一电流电极的第二手部突出，第一电流电极的第三指部设置在与控制电极的第二手部的一部分重叠的区域处；和
第四指部，其以基本上与第一电流电极的第三指部相反的方向从第一电流电极的第二手部突出，第一电流电极的第四指部设置在与控制电极的第三手部的一部分重叠的区域处。
23、依据权利要求19的晶体管，其中第二电流电极包括：
主体部分，其设置在控制电极的主体部分上方；
第一手部，其以基本上垂直于第二电流电极的主体部分的方向从第二电流电极的主体部分突出，该第二电流电极的第一手部设置在与控制电极的第一手部重叠的区域处；
第二手部，其以基本上平行于第二电流电极的第一手部的方向从第二电流电极的主体部分突出，该第二电流电极的第二手部设置在与控制电极的第二手部重叠的区域处；和
第三手部，其以基本上平行于第二电流电极的第一和第二手部的方向从第二电流电极的主体部分突出，该第二电流电极的第三手部设置在与控制电极的第三手部重叠的区域处。
24、依据权利要求23的晶体管，其中第二电流电极的第一手部包括第一指部，每个第一指部以基本上垂直于第二电流电极的第一手部的方向从第二电流电极的第一手部突出；
第二电流电极的第二手部包括第二指部，每个第二指部以基本上垂直于第二电流电极的第二手部的方向从第二电流电极的第二手部突出，和第三指部，每个第三指部以基本上与第二电流电极的第二指部相反的方向从第二电流电极的第二手部突出；和
第二电流电极的第三手部包括第四指部，每个第四指部以基本上垂直于第二电流电极的第三手部的方向从第二电流电极的第三手部突出。
25、依据权利要求23的晶体管，其中第一电流电极包括具有第一和第二指部的第一手部，该第一和第二指部分别设置在与控制电极的第一和第二手部重叠的区域处，第一电流电极的第一指部设置在第二电流电极的相邻第一指部之间，并且第一电流电极的第二指部设置在第二电流电极的相邻第二指部之间。
26、依据权利要求25的晶体管，其中第一电流电极包括具有第三和第四指部的第二手部，该第三和第四指部分别设置在与控制电极的第二和第三手部重叠的区域处，第一电流电极的第三指部设置在第二电流电极的相邻第三指部之间，并且第一电流电极的第四指部设置在第二电流电极的相邻第四指部之间。
27、一种显示装置，包括：
形成在基底上的显示单元阵列电路，该显示单元阵列电路包括多个数据线和多个栅极线；和
形成在基底上的栅极驱动电路，该栅极驱动电路包括多个移位寄存器，当扫描开始信号被施加至第一移位寄存器时，每个移位寄存器通过第一时钟信号和第二时钟信号之一依序将栅极信号施加至显示单元阵列电路的栅极线上，每个移位寄存器包括：
驱动部分，其包括具有漏极、源极和栅极的晶体管，当驱动部分接收扫描开始信号或前一级的输出信号时，驱动部分输出响应第一时钟信号和第二时钟信号之一的输出信号；
放电部分，其响应下一级的输出信号而放电；和
保持部分，其保持驱动部分的输出信号，该驱动部分的输出信号成为第一源电压。
28、依据权利要求27的显示装置，其中晶体管包括：
控制电极，其包括主体部分、从该主体部分的第一端突出的第一手部和从该主体部分的第二端突出的第二手部，第二手部基本上平行于第一手部；
第一电流电极，其与控制电极电绝缘且设置在控制电极的第一和第二手部之间的区域的上方，该第一电流电极的一部分与控制电极的一部分重叠；和
第二电流电极，其与控制电极电绝缘，该第二电流电极的一部分与控制电极的主体部分、第一手部和第二手部重叠。
29、依据权利要求27的显示装置，其中晶体管包括：
控制电极，其包括主体部分和从该主体部分突出的至少两个手部；
第一电流电极，其与控制电极电绝缘，该第一电流电极包括设置在控制电极的手部之间的区域上方的至少一个手部；和
第二电流电极，其与控制电极电绝缘且与第一电流电极间隔开，该第二电流电极包括设置在与控制电极的相应的一个手部重叠的区域处的至少一个手部。
30、依据权利要求29的显示装置，其中控制电极包括从该控制电极主体部分的两端突出的最外侧手部和从主体部分的中央突出的至少一个内侧手部，和
第二电流电极包括设置在控制电极的最外侧手部上方的最外侧手部，和与控制电极的至少一个内侧手部重叠的至少一个内侧手部。
CNB2005100998790A 2004-09-09 2005-09-08 晶体管和具有该晶体管的显示装置 Active CN100547806C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040072312A KR101048365B1 (ko) 2004-09-09 2004-09-09 트랜지스터와 이를 갖는 표시장치
KR20040072312 2004-09-09

Publications (2)

Publication Number Publication Date
CN1767204A true CN1767204A (zh) 2006-05-03
CN100547806C CN100547806C (zh) 2009-10-07

Family

ID=36159646

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100998790A Active CN100547806C (zh) 2004-09-09 2005-09-08 晶体管和具有该晶体管的显示装置

Country Status (5)

Country Link
US (1) US7842951B2 (zh)
JP (1) JP5129427B2 (zh)
KR (1) KR101048365B1 (zh)
CN (1) CN100547806C (zh)
TW (1) TWI378560B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102122496A (zh) * 2010-12-31 2011-07-13 福建华映显示科技有限公司 主动组件数组基板及降低消耗功率的方法
CN101217151B (zh) * 2008-01-03 2011-12-07 友达光电股份有限公司 像素结构、显示面板、光电装置及其制造方法
CN102598144A (zh) * 2009-11-04 2012-07-18 夏普株式会社 移位寄存器、具备其的扫描信号线驱动电路和显示装置

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101252572B1 (ko) * 2006-06-15 2013-04-09 엘지디스플레이 주식회사 액정표시장치의 게이트구동회로 및 그 구동방법
TWI675358B (zh) 2006-09-29 2019-10-21 日商半導體能源研究所股份有限公司 顯示裝置和電子裝置
JP5468196B2 (ja) * 2006-09-29 2014-04-09 株式会社半導体エネルギー研究所 半導体装置、表示装置及び液晶表示装置
TWI352846B (en) * 2006-11-03 2011-11-21 Wintek Corp Multi-domain liquid crystal display device
TWI360708B (en) * 2007-12-17 2012-03-21 Au Optronics Corp Pixel structure, display panel, elecro-optical app
JP5413870B2 (ja) * 2008-02-26 2014-02-12 株式会社ジャパンディスプレイ シフトレジスタ回路および表示装置ならびに電子機器
KR101959185B1 (ko) * 2008-11-28 2019-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 표시 장치를 포함하는 전자 장치
TWI387804B (zh) * 2008-12-25 2013-03-01 Chunghwa Picture Tubes Ltd 主動陣列式顯示器之切換元件結構
KR100993416B1 (ko) 2009-01-20 2010-11-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치
JP4743348B2 (ja) * 2009-03-17 2011-08-10 凸版印刷株式会社 薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置
EP2234100B1 (en) 2009-03-26 2016-11-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5751762B2 (ja) * 2009-05-21 2015-07-22 株式会社半導体エネルギー研究所 半導体装置
EP2506306A4 (en) * 2009-11-25 2017-10-11 Sharp Kabushiki Kaisha Shift register and display apparatus
WO2011096125A1 (ja) * 2010-02-08 2011-08-11 シャープ株式会社 表示装置
JP5971679B2 (ja) 2011-11-21 2016-08-17 株式会社ジャパンディスプレイ 液晶表示装置
KR101996038B1 (ko) * 2012-08-31 2019-07-03 엘지디스플레이 주식회사 평판표시장치
JP6285150B2 (ja) 2012-11-16 2018-02-28 株式会社半導体エネルギー研究所 半導体装置
JP6116882B2 (ja) 2012-12-10 2017-04-19 株式会社ジャパンディスプレイ 液晶表示装置及びその製造方法
KR102049740B1 (ko) * 2012-12-13 2019-11-28 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR102277568B1 (ko) * 2013-11-20 2021-07-14 엘지디스플레이 주식회사 유기전계발광 표시장치
KR102208384B1 (ko) * 2013-12-02 2021-01-26 엘지디스플레이 주식회사 어레이 기판 및 이의 리페어 방법
TWI532191B (zh) * 2013-12-31 2016-05-01 友達光電股份有限公司 薄膜電晶體結構
TWI526762B (zh) * 2014-02-10 2016-03-21 友達光電股份有限公司 顯示面板及其主動元件
KR101539326B1 (ko) 2014-04-30 2015-07-27 엘지디스플레이 주식회사 Z-인버전 방식의 표시장치 및 그 제조방법
US11189704B2 (en) * 2019-06-10 2021-11-30 Tcl China Star Optofi Fctronics Technology Co.. Ltd. Thin film transistor and electrical circuit
CN110620154A (zh) * 2019-08-22 2019-12-27 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板及装置
US11349034B2 (en) * 2019-11-11 2022-05-31 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Protruding gate transistor and method of producing same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62166560A (ja) * 1986-01-18 1987-07-23 Sharp Corp 薄膜トランジスタ
JPH05283695A (ja) * 1992-04-03 1993-10-29 Nec Corp 薄膜トランジスタ
US5517542A (en) * 1995-03-06 1996-05-14 Thomson Consumer Electronics, S.A. Shift register with a transistor operating in a low duty cycle
US5532180A (en) * 1995-06-02 1996-07-02 Ois Optical Imaging Systems, Inc. Method of fabricating a TFT with reduced channel length
KR0149311B1 (ko) * 1995-07-28 1998-10-15 김광호 화소 간 기생 용량 차이가 없는 액정 표시 장치용 기판
JP4264675B2 (ja) * 1998-08-17 2009-05-20 栄 田中 液晶表示装置とその製造方法
KR100439944B1 (ko) * 1998-12-10 2004-11-03 엘지.필립스 엘시디 주식회사 박막트랜지스터형광감지센서,센서박막트랜지스터와그제조방법
US6566685B2 (en) * 2000-04-12 2003-05-20 Casio Computer Co., Ltd. Double gate photo sensor array
KR100370800B1 (ko) * 2000-06-09 2003-02-05 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제작방법
JP3415602B2 (ja) * 2000-06-26 2003-06-09 鹿児島日本電気株式会社 パターン形成方法
KR100752602B1 (ko) * 2001-02-13 2007-08-29 삼성전자주식회사 쉬프트 레지스터와, 이를 이용한 액정 표시 장치
JP2003149673A (ja) * 2001-11-08 2003-05-21 Sharp Corp アクティブマトリクス基板、およびそれを用いた表示装置
JP4211349B2 (ja) * 2002-10-09 2009-01-21 セイコーエプソン株式会社 液晶表示素子
KR100918180B1 (ko) * 2003-03-04 2009-09-22 삼성전자주식회사 쉬프트 레지스터

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101217151B (zh) * 2008-01-03 2011-12-07 友达光电股份有限公司 像素结构、显示面板、光电装置及其制造方法
CN102598144A (zh) * 2009-11-04 2012-07-18 夏普株式会社 移位寄存器、具备其的扫描信号线驱动电路和显示装置
CN102598144B (zh) * 2009-11-04 2015-10-07 夏普株式会社 移位寄存器、具备其的扫描信号线驱动电路和显示装置
CN102122496A (zh) * 2010-12-31 2011-07-13 福建华映显示科技有限公司 主动组件数组基板及降低消耗功率的方法
CN102122496B (zh) * 2010-12-31 2013-07-03 福建华映显示科技有限公司 主动组件数组基板及降低消耗功率的方法

Also Published As

Publication number Publication date
KR101048365B1 (ko) 2011-07-11
US7842951B2 (en) 2010-11-30
KR20060023460A (ko) 2006-03-14
JP5129427B2 (ja) 2013-01-30
JP2006080472A (ja) 2006-03-23
TWI378560B (en) 2012-12-01
CN100547806C (zh) 2009-10-07
US20060049404A1 (en) 2006-03-09
TW200618310A (en) 2006-06-01

Similar Documents

Publication Publication Date Title
CN1767204A (zh) 晶体管和具有该晶体管的显示装置
CN1178189C (zh) 显示装置
JP4887531B2 (ja) 表示装置
CN1267783C (zh) 液晶显示装置
CN1061146C (zh) 电光器件及其制造方法和驱动方法
KR101026807B1 (ko) 표시 장치용 구동 장치 및 표시판
CN1555506A (zh) 用于液晶显示器的薄膜晶体管面板
CN1573491A (zh) 薄膜晶体管阵列板和包含该板的液晶显示器
CN1388405A (zh) 用喷墨系统形成液晶层的方法
CN1945413A (zh) 液晶显示器
CN1819214A (zh) 传感器及包括该传感器的薄膜晶体管阵列面板和显示面板
CN1746757A (zh) 显示装置
CN1764865A (zh) 液晶显示器及其屏板
CN1955800A (zh) 液晶显示装置及其制造方法
CN1932594A (zh) 液晶显示器及其驱动方法
CN1992291A (zh) 薄膜晶体管基板及其制造方法
CN1573892A (zh) 电光装置和具备该电光装置的电子设备
CN1744322A (zh) 薄膜晶体管阵列板
CN1495477A (zh) 显示器基板、液晶显示器和制造该液晶显示器的方法
CN1837936A (zh) 液晶显示器及方法
CN1174280C (zh) 液晶显示装置及使用它的电子装置
CN1617034A (zh) 液晶显示器
CN1866527A (zh) 薄膜晶体管阵列面板及其方法
CN101055393A (zh) 液晶显示器及其制造方法
CN1737653A (zh) 液晶显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121129

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121129

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.