发明内容
本发明提供一种主动组件数组基板,其消耗功率较低。
本发明提供一种降低消耗功率的方法,其适用于上述的主动组件数组基板。
本发明提出一种主动组件数组基板,包括一基板、至少一主动组件、一闸极驱动电路以及至少一扫描线。基板定义出一显示区与一外围电路区。主动组件配置于基板上并位于显示区内。主动组件包括一缩减宽度后的闸极、一源极及一汲极,且主动组件的源极与主动组件的缩减宽度后的闸极的重叠区域构成一第一电容。闸极驱动电路配置于基板上并位于外围电路区内。闸极驱动电路包括至少一上拉组件,且上拉组件包括一闸极、一源极及一缩减宽度后的汲极,其中上拉组件的缩减宽度后的汲极与上拉组件的闸极重叠的区域构成一第二电容。扫描线配置于基板上,并将上拉组件的汲极与主动组件的闸极电性连接。
在本发明的一实施例中,主动组件的源极与主动组件的缩减宽度后的闸极重叠的宽度实质上大于等于上拉组件的缩减宽度后的汲极与上拉组件的闸极重叠的宽度的60%。此外,主动组件的源极与主动组件的缩减宽度后的闸极重叠的宽度实质上小于等于上拉组件的缩减宽度后的汲极与上拉组件的闸极重叠的宽度的90%。
在本发明的一实施例中,主动组件的缩减宽度后的闸极的线宽实质上落在4μm与5μm之间,而上拉组件的缩减宽度后的汲极的线宽实质上落在5μm与6μm之间。
本发明另提出一种主动组件数组基板,其包括一基板、至少一主动组件、一闸极驱动电路以及至少一扫描线。基板定义出一显示区与一外围电路区。主动组件配置于基板上并位于显示区内。主动组件包括一闸极、一源极及一汲极,且主动组件的源极与主动组件的闸极的重叠区域构成一第一电容。闸极驱动电路配置于基板上并位于外围电路区内。闸极驱动电路包括至少一上拉组件,且上拉组件包括一图案化闸极、一源极及一汲极,其中上拉组件的汲极与上拉组件的图案化闸极重叠的区域构成一第二电容。扫描线配置于基板上,并将上拉组件的汲极与主动组件的闸极电性连接。主动组件的源极与主动组件的闸极重叠的宽度实质上大于等于主动组件的闸极的宽度的60%,且主动组件的源极与主动组件的闸极重叠的宽度实质上小于等于主动组件的闸极的宽度的90%。
本发明又提出一种降低消耗功率的方法,其适用于一主动组件数组基板上。主动组件数组基板具有至少一主动组件与一闸极驱动电路。主动组件位于主动组件数组基板的一显示区内,而闸极驱动电路位于主动组件数组基板的一外围电路区内。主动组件包括一闸极、一源极及一汲极。主动组件的源极与主动组件的闸极的重叠区域构成一第一电容。闸极驱动电路具有至少一上拉组件,上拉组件包括一闸极、一源极及一汲极,其中上拉组件的汲极与上拉组件的闸极重叠的区域构成一第二电容。上述降低消耗功率的方法包括以下步骤。首先,减少上拉组件的汲极与上拉组件的闸极重叠面积,以降低第二电容。接着,减少主动组件的源极与主动组件的闸极的重叠面积,以降低第一电容。
在本发明的一实施例中,上述减少上拉组件的汲极与上拉组件的闸极重叠面积的方法包括缩减上拉组件的汲极的线宽。在本发明的一实施例中,上述减少主动组件的源极与主动组件的闸极的重叠面积的方法包括缩减主动组件的闸极的线宽。在本发明的一实施例中,主动组件的源极与主动组件的闸极重叠的宽度实质上大于等于上拉组件的汲极与上拉组件的闸极重叠的宽度的60%,且主动组件的源极与主动组件的闸极重叠的宽度实质上小于等于上拉组件的汲极与上拉组件的闸极重叠的宽度的90%。
在本发明的一实施例中,减少上拉组件的汲极与上拉组件的闸极重叠面积的方法包括移除上拉组件的部分闸极,以降低上拉组件的汲极与上拉组件的闸极重叠面积。
在本发明的一实施例中,减少主动组件的源极与主动组件的闸极的重叠面积的方法包括缩减主动组件的闸极的线宽,或透过一图案化制程以减少主动组件的源极与主动组件的闸极的重叠面积。
在本发明的一实施例中,主动组件的源极与主动组件的闸极重叠的宽度实质上大于等于主动组件的闸极的宽度的60%,且主动组件的源极与主动组件的闸极重叠的宽度实质上小于等于主动组件的闸极的宽度的90%。
基于上述,本发明可透过降低上拉组件的第二电容值,以降低闸极驱动电路的整体功耗,且在降低闸极驱动电路的整体功耗的同时,并降低显示区内主动组件的第一电容的电容值,从而使得闸极驱动电路仍可正常地对显示区内的主动组件进行驱动。此外,本发明亦提出一种降低功耗的方法,其适用于上述主动组件数组基板。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。
具体实施方式
图1为本发明一实施例的主动组件数组基板的局部示意图,图2为图1的闸极驱动电路的局部电路示意图,图3A与图3B分别为图2的上拉组件缩减汲极线宽前后的局部上视图,而图4则为图1的主动组件与扫描线连接的局部上视图。请同时参考图1、图2、图3A、图3B与图4,本实施例的主动组件数组基板1000包括一基板1100、至少一主动组件1200、一闸极驱动电路1300以及至少一扫描线1400。
本实施例的基板1100定义出一显示区P1与一外围电路区P2,且基板1100可以是玻璃基板或是其它适当的基板,如图1所示。主动组件1200配置于基板1100上并位于显示区P1内,如图1与图4所示。在本实施例中,主动组件1200包括一缩减宽度后的闸极1220、一源极1240及一汲极1260,且主动组件1200的源极1240与主动组件1200的缩减宽度后的闸极1220的重叠区域会构成一第一电容。
详细而言,本实施例是以多个主动组件1200数组作为举例说明,如图1所绘示,且每一主动组件1200控制每一画素中的一透明电极1210。也就是说,本实施例的主动组件数组基板1000例如是一种用于液晶显示面板的薄膜晶体管数组基板。需要注意的是,本实施例的主动组件数组基板1000是采用GIP(gate in panel)的设计,意即上述的闸极驱动电路1300是制作于基板1100上,以下将针对闸极驱动电路1300进行说明,并进一步说明闸极驱动电路1300与主动组件1200之间的相对关系。
请参考图1、图2、图3A、图3B,闸极驱动电路1300配置于基板1100上并位于外围电路区P2内。在本实施例中,闸极驱动电路1300包括至少一上拉组件1320,且上拉组件1320包括一闸极1322、一源极1324及一缩减宽度后的汲极1326,其中上拉组件1320的缩减宽度后的汲极1326与上拉组件1320的闸极1322重叠的区域会构成一第二电容C2。
详细而言,传统的GIP Stage电路为了能通过较严酷的高低温环境测试,往往在设计的初时,会尽量加强GIP Stage的输出能力,意即是加强上拉组件1320的输出能力,然而如此将会造成功耗随的增加的问题。一般来说,GIP电路应用在NB面板时,功耗会是客户严格要求的规格之一,此时,传统上拉组件则是会设计如图3A所绘示的图样,如此一来,可能会因为上拉组件的功耗过大而超过规格。另外,图3A所绘示的加强能力后的上拉组件,由于汲极1326的下都有闸极1322的膜层,藉以提升等效W/L,但如此一来会使得的第二电容C2的电容值增大。换言之,若依一阶RC电路理论,RC电路所消耗的功率为CV2F,因此上拉组件的第二电容C2的电容值增加后,便会同时增加功率的消耗。
然后,透过一阶RC电路理论亦可得知,RC电路所消耗的功率为CV2F,而电容消耗功率为1/2CV2F,换言之,电阻无论大小,电容消耗功率皆为1/2 CV2F,因此依据上述理论便可透过减少汲极1326与闸极1322的重叠的区域,藉以降低第二电容C2的电容值,从而可降低GIP电路的整体功耗,如此虽会造成电阻值R上升,但并不会造成额外功率消耗。
在本实施例中,亦可透过仿真软件进行上述仿真,并以模拟结果来加以验证。由模拟的结果中获知,当电阻值R增大两倍,而电容值C减少为1/2时,主动组件1200的闸极1220仍可被闸极驱动电路1300中的上拉组件1320所正常驱动。如此一来,便可确认上拉组件1320对于显示区130内的主动组件1200的闸极1220的驱动能力主要是受电容值所影响,而与电阻较不相关。
基于上述原理,本实施例便可透过降低上拉组件1320的第二电容值C2,而降低闸极驱动电路1300的整体功耗,且在降低闸极驱动电路1300的整体功耗的同时,并降低显示区P1内第一电容C1的电容值,从而使得闸极驱动电路1300仍可正常地对显示区P1内的主动组件1200进行驱动,其中降低第一电容C1与第二电容C2的方式将于以下述的段落中说明。
请先参考图3A,图3A为传统的源极1324及汲极1326的配置方式,其中汲极1326的线宽W1通常为6μm~7μm,甚至大于7μm,而汲极1326的下方皆会有闸极1322的膜层,如此便会构成一电容值。因此为了降低第二电容C2的电容值,便可透过缩减汲极1326的宽度W1,如图3B所绘示,其中缩减的宽度W1例如是缩减为5μm,如此一来,汲极1326与闸极1322重叠的区域便会同时地被降低,如此第二电容C2的电容值便会被降低,进而降低了闸极驱动电路1300的整体功耗。
接着,由于第二电容C2的电容值被降低,因此为了可使闸极驱动电路1300能顺利驱动显示区P1内的主动组件1200,因此可藉由降低闸极1220(或门极线)与源极1220之间的第一电容C1的电容值,进而降低驱动主动组件1200的出力需求,其详细说明如下。
在图4中,可透过降低闸极1220(或门极线)的线宽或宽度W2,使得闸极1220(或门极线)与源极1240的重叠的面积下降,如此便可降低第一电容C1的电容值,进而可使闸极驱动电路1300在降低整体功耗的情况下,仍可正常地驱动显示区内的主动组件1200。
在本实施例中,上述主动组件1200的源极1240与主动组件1200的缩减宽度后的闸极1220重叠的宽度实质上大于等于上拉组件1320的缩减宽度后的汲极1326与上拉组件的闸极1322重叠的宽度的60%。此外,主动组件1200的源极1220与主动组件1200的缩减宽度后的闸极1220重叠的宽度实质上小于等于上拉组件1320的缩减宽度后的汲极1326与上拉组件1320的闸极1322重叠的宽度的90%。
另外,上述主动组件1200的缩减宽度后的闸极1220的线宽实质上落在4μm与5μm之间,而上述上拉组件1320的缩减宽度后的汲极1326的线宽实质上落在5μm与6μm之间。
请参考图1,扫描线1400配置于基板1100上,并将上拉组件1320的汲极1326与主动组件1200的闸极1220电性连接。换言之,本实施例的闸极驱动电路1300可透过扫描线1400来对主动组件1200进行驱动。
基于上述可知,本实施例在设计上拉组件1320时,其实际Layout则如图3B所示,意即是可藉由减少连接CLK的上拉组件中的汲极和闸极的重叠面积,藉以降低在驱动时会消耗功率最多的电容值,如此即可减低功率的消耗。而后,本实施例可再藉由降低显示区内的闸极1220(或门极线)与源极1240的重叠的第一电容C1的电容值,如此便可降低驱动主动组件1200的出力需求,意即在降低闸极驱动电路1300的整体功耗后,依然可以维持足够的输出能力来驱动显示区P1内的主动组件1200,其中显示区P1内降低第一电容C1的Layout,如图4所示,意即是可藉由减少闸极1220(或门极线)与源极1240的重叠来达到降低第一电容C1的目地。
另外,为了达到上述的目的,本实施例亦可采用如图5B的layout图。请先参考图5A,图5A为传统上拉组件的闸极1322、源极1324、汲极1326的配置方式,其中汲极1326的下方皆会有闸极1322的膜层,而构成一前述的第二电容C2。同样地,为了降低第二电容C2的电容值,则可将图5A的闸极1322图案化而形成如图5B的图案化闸极1322a,其中由于图案化闸极1322a与汲极1326重叠的区域减少,如此第二电容C2的电容值便会被降低,如此亦可降低闸极驱动电路1300的整体功耗。
此外,同样地,由于第二电容C2的电容值被降低,因此为了可使闸极驱动电路1300能顺利驱动显示区P1内的主动组件1200,这时除了可以采用如图4的layout的方式降低显示区内的第一电容C1的电容值外,亦可采用如图6所绘示的layout图。
详细而言,图6的layout图相对于图4采用缩减闸极1220的线宽W2的设计,其可在不缩减闸极1220的线宽W2下,减少闸极1220(或门极线)与源极1240之间的第一电容C1的电容值,以降低驱动主动组件1200的出力需求。举例而言,透过将适当地图案化源极1240的图样,在无须缩减闸极1220的线宽W2下,便可使得源极1240与闸极1220的重叠面积下降,从而可减少闸极1220(或门极线)与源极1240之间的第一电容C1的电容值,如图6的绘示。
在图5B与图6的实施例中,主动组件1200的源极1240与主动组件1200的闸极1220重叠的宽度实质上大于等于主动组件1200的闸极1220的宽度的60%,且主动组件1200的源极1240与主动组件1200的闸极1220重叠的宽度实质上小于等于主动组件1200的闸极1220的宽度的90%。
换言之,若图1的主动组件数组基板1000若采用如图5B与图6所绘示的膜层设计图,如此同样可在降低闸极驱动电路1300的功耗的情况下,仍可维持正常驱动主动组件1200的机制。
基于上述,本发明可提出一种降低消耗功率的方法,其适用于前述的主动组件数组基板1000上。本实施例的降低消耗功率的方法包括以下步骤。首先,减少上拉组件1320的汲极1326与上拉组件1320的闸极1322重叠面积,以降低第二电容C2。接着,减少主动组件1200的源极1240与主动组件1200的闸极1220的重叠面积,以降低第一电容C1。
在一实施例中,减少上拉组件1320的汲极1326与上拉组件1320的闸极1322重叠面积的方法可以透过缩减上拉组件1320的汲极1326的线宽。此外,减少主动组件1200的源极1240与主动组件1200的闸极1220(闸极线)的重叠面积的方法则可透过缩减主动组件1200的闸极1220(闸极线)的线宽。
在另一实施例中,减少上拉组件1320的汲极1326与上拉组件1320的闸极1322重叠面积的方法另可透过移除上拉组件1320的部分闸极1322(如图5B所绘示的实施形态),以降低上拉组件1320的汲极1326与上拉组件1320的闸极1322重叠面积。于此实施例中,减少主动组件1200的源极1240与主动组件1200的闸极1220的重叠面积则可透过缩减主动组件1200的闸极1220的线宽,或是透过一图案化制程以减少主动组件1200的源极1240与主动组件1200的闸极1220的重叠面积。
综上所述,本发明的实施例可达到下列功效的至少其一。首先,可透过缩减上拉组件的汲极的宽度,使得上拉组件的汲极与上拉组件的闸极重叠的区域减少,如此上拉组件的第二电容的电容值便会被降低,而可降低了闸极驱动电路的整体功耗。于此同时,可藉由降低主动组件的闸极 (或门极线)与主动组件的源极之间重叠的区域,即降低第一电容的电容值,进而降低驱动主动组件的出力需求。换言之,本发明可透过降低上拉组件的第二电容值,以降低闸极驱动电路的整体功耗,且在降低闸极驱动电路的整体功耗的同时,并降低显示区内主动组件的第一电容的电容值,从而使得闸极驱动电路仍可正常地对显示区内的主动组件进行驱动。
此外,亦可透过将上拉组件的闸极图案化以形成图案化闸极,进而减少图案化闸极与汲极重叠的区域,如此亦可使第二电容的电容值降低,从而降低闸极驱动电路的整体功耗。同时,透过将适当地图案化主动组件的源极的图样,使得在无须缩减主动组件的闸极线宽下,便可减少源极与闸极的重叠面积,从而减少闸极(或门极线)与源极之间的第一电容的电容值,而具有上述的特点。
基于上述,本发明亦提出一种降低功耗的方法,其适用于上述主动组件数组基板。
惟以上所述者,仅为本发明的较佳实施例而已,当不能以此限定本发明实施的范围,即大凡依本发明申请专利范围及发明说明内容所作的简单的等效变化与修饰,皆仍属本发明专利涵盖的范围内。另外本发明的任一实施例或申请专利范围不须达成本发明所揭露的全部目的或优点或特点。此外,摘要部分和标题仅是用来辅助专利文件搜寻之用,并非用来限制本发明的权利范围。