CN1764344B - 布线电路板 - Google Patents

布线电路板 Download PDF

Info

Publication number
CN1764344B
CN1764344B CN2005101161957A CN200510116195A CN1764344B CN 1764344 B CN1764344 B CN 1764344B CN 2005101161957 A CN2005101161957 A CN 2005101161957A CN 200510116195 A CN200510116195 A CN 200510116195A CN 1764344 B CN1764344 B CN 1764344B
Authority
CN
China
Prior art keywords
insulating barrier
hole
splicing ear
side splicing
ear portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005101161957A
Other languages
English (en)
Other versions
CN1764344A (zh
Inventor
金川仁纪
大泽彻也
大薮恭也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN1764344A publication Critical patent/CN1764344A/zh
Application granted granted Critical
Publication of CN1764344B publication Critical patent/CN1764344B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/4833—Structure of the arm assembly, e.g. load beams, flexures, parts of the arm adapted for controlling vertical force on the head
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10666—Plated through-hole for surface mounting on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0323—Working metal substrate or core, e.g. by etching, deforming
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0455—PTH for surface mount device [SMD], e.g. wherein solder flows through the PTH during mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Supporting Of Heads In Record-Carrier Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Multi-Conductor Connections (AREA)

Abstract

为了提供具有熔融金属配置可靠且能高精度连接外部端子的端子部的布线电路板，在支持衬底(2)上形成基础绝缘层(3)，在该基础绝缘层(3)上形成：设置导体图案(4)，综合为一体地设置多条布线4a、4b、4c、4d、各磁头方连接端子部(7)和各外部侧连接端子部(8)，而且各外部侧连接端子部(8)形成第1贯通孔(9)。然后，形成覆盖绝缘层(10)后，在支持衬底(2)形成第3贯通孔(20)，在基础绝缘层(3)形成第2贯通孔(19)，使其分别连通第1贯通孔9。由此，将各外部侧连接端子部(8)连接外部端子(23)时，能一面从各贯通孔确认焊珠(21)的配置，一面进行连接。

Description

布线电路板
发明领域
本发明涉及布线电路板，详细而言，本发明涉及具有通过熔融金属连接外部端子的端子部的布线电路板。
背景技术
布线电路板通常设置连接外部端子用的端子部，将其作为导体图案的一部分。
这种端子部例如将焊珠等熔融金属用于连接外部端子，并且在端子部的表面设置焊珠，通过使焊珠熔融，连接外部端子。
然而，端子部的表面平坦时，焊珠滚动，因而提出例如在电路板上形成的电极(端子部)的中央部设置空穴部，以稳定装载焊珠(例如参考日本国专利公开平11-266066号公报)。
这样在专利文献1记载的电极形成环状，该形成环状的电极的中央部形成空穴部，从该空穴部的下端露出电路板，也就是说，由电路板封闭空穴部。
另一方面，将电极连接外部端子时，需要使该电路板与外部电路板配置成对置，将焊珠夹在电极与外部端子之间。然而，将电路板和外部电路板配置成对置时，电路板封闭空穴部，因而焊珠被电路板遮住，不能确认是否准确设置在电极的空穴部，存在欠妥。
发明内容
本发明的目的在于，提供一种具有熔融金属配置可靠且能高精度连接外部端子的端子部的布线电路板。
本发明的布线电路板，具有：绝缘层和所述绝缘层上形成的导体图案，所述导体图案包含通过熔融金属连接外部端子用的端子部；所述端子部形成填充所述熔融金属的第1孔，使得该孔往所述端子部的厚度方向贯通；在与所述端子部对应的所述绝缘层上形成连通所述第1孔的第2孔，使得该孔往所述绝缘层的厚度方向贯通。
本发明的布线电路板最好在绝缘层的与设置所述导体图案的一个面相反的另一个面设置金属支持层；所述金属支持层上形成连通所述第2孔的第3孔，使得该孔往所述金属支持层的厚度方向贯通。
根据本发明的布线电路板，在端子部形成填充熔融金属的第1孔，在绝缘层形成与第1孔连通的第2孔。因此，端子部与外部端子的连接中，能一面从第1孔和第2孔确认熔融金属或外部端子的配置，一面将端子部与外部端子连接。结果，能在端子部可靠地配置熔融金属，并且高精度连接外部端子。
附图说明
图1是示出一本发明布线电路板实施方式的带电路支承底板的立体图。
图2是示出图1所示带电路支承底板的一制造方法实施方式的工序图，其中
(a)表示准备支持衬底的工序，
(b)表示在支持衬底上按规定图案形成基础绝缘层的工序，
(c)表示在基础绝缘层上形成导体图案的工序，
(d)表示在基础绝缘层上按规定图案形成覆盖绝缘层的工序，
(e)表示在支持衬底形成第3贯通孔的工序，
(f)表示在基础绝缘层形成第2贯通孔的工序，
(g)表示在各磁头方连接端子部和各外部侧连接端子部形成镀层的工序。
图3是示出在图2所示的支持衬底上形成基础绝缘层的工序的详细工序图，其中
(a)表示在支持衬底的整个面形成感光性聚酰亚胺树脂导引体被膜的工序，
(b)表示译光掩模为中介将被膜曝光的工序，
(c)表示对被膜进行显像的工序，
(d)表示使被膜硬化并形成由聚酰亚胺树脂组成的基础绝缘层的工序。
图4是在图2所示的基础绝缘层上形成导体图案的工序的详细工序图，其中
(a)表示在从基础绝缘层露出的支持衬底的表面和整个基础绝缘层的表面形成金属薄膜的工序，
(b)表示在金属薄膜的表面按导体图案的翻转图案形成保护镀层的工序，
(c)表示在从保护镀层露出的金属薄膜的表面形成导体图案的工序，
(d)表示去除保护镀层的工序，
(e)表示去除从导体图案露出的金属薄膜的工序。
图5是在图2所示的基础绝缘层上按规定图案形成覆盖绝缘层的工序的详细工序图，其中
(a)表示在含有导体图案的基础绝缘层和支持衬底的整个面形成感光性聚酰亚胺树脂导引体被膜的工序，
(b)表示以光掩模为中介将被膜曝光的工序，
(c)表示对被膜进行显像的工序，
(d)表示使被膜硬化并形成由聚酰亚胺树脂组成的覆盖绝缘层的工序。
图6是说明将图1所示的带电路支承底板的外部侧连接端子部与外部电路的外部端子连接的状态用的关键部分截面图。
图7是说明将图1所示的带电路支承底板的外部侧连接端子部与外部电路的外部端子连接的状态用的关键部分截面图(带电路支承底板相对于图6上下颠倒的状态)。
图8是说明将图1所示的带电路支承底板的外部侧连接端子部与外部电路的外部端子连接的状态用的关键部分截面图(使焊珠落下的状态)。
图9是说明将图1所示的带电路支承底板的外部侧连接端子部与外部电路的外部端子连接的状态用的关键部分截面图(带电路支承底板相对于图8上下颠倒的状态)。
图10是示出图1所示带电路支承底板的另一制造方法实施方式的工序图，其中
(a)表示准备支持衬底的工序，
(b)表示在支持衬底上按形成凹部规定图案形成基础绝缘层的工序，
(c)表示在基础绝缘层上形成导体图案的工序，
(d)表示在基础绝缘层上按规定图案形成覆盖绝缘层的工序，
(e)表示在支持衬底形成第3贯通孔的工序，
(f)表示在基础绝缘层形成第2贯通孔的工序，
(g)表示在各磁头方连接端子部和各外部侧连接端子部形成镀层的工序。
图11是示出在图10所示的支持衬底上形成基础绝缘层的工序的详细工序图，其中
(a)表示在支持衬底的整个面形成感光性聚酰亚胺树脂导引体被膜的工序，
(b)表示通过光掩模将被膜曝光的工序，
(c)表示对被膜进行显像的工序，
(d)表示使被膜硬化并形成由聚酰亚胺树脂组成的基础绝缘层的工序。
图12是在图10所示的基础绝缘层上形成导体图案的工序的详细工序图，其中
(a)表示在从基础绝缘层露出的支持衬底的表面和整个基础绝缘层的表面形成金属薄膜的工序，
(b)表示在金属薄膜的表面按导体图案的翻转图案形成保护镀层的工序，
(c)表示在从保护镀层露出的金属薄膜的表面形成导体图案的工序，
(d)表示去除保护镀层的工序，
(e)表示去除从导体图案露出的金属薄膜的工序。
图13是在图10所示的基础绝缘层上按规定图案形成覆盖绝缘层的工序的详细工序图，其中
(a)表示在含有导体图案的基础绝缘层和支持衬底的整个面形成感光性聚酰亚胺树脂导引体被膜的工序，
(b)表示以光掩模为中介将被膜曝光的工序，
(c)表示对被膜进行显像的工序，
(d)表示使被膜硬化并形成由聚酰亚胺树脂组成的覆盖绝缘层的工序。
图14是图1所示带电路支承底板的外部侧连接端子部的关键部分截面图。
图15是示出图1所示带电路支承底板的另一制造方法实施方式的工序图，其中
(a)表示准备支持衬底的工序，
(b)表示在支持衬底上按形成第2贯通孔的规定图案形成基础绝缘层的工序，
(c)表示在基础绝缘层和支持衬底上形成导体图案的工序，
(d)表示在基础绝缘层上按规定图案形成覆盖绝缘层的工序，
(e)表示在支持衬底形成第3贯通孔的工序，
(f)表示在各磁头方连接端子部和各外部侧连接端子部形成镀层的工序。
图16是示出在图15所示的支持衬底上形成基础绝缘层的工序的详细工序图，其中
(a)表示在支持衬底的整个面形成感光性聚酰亚胺树脂导引体被膜的工序，
(b)表示以光掩模为中介将被膜曝光的工序，
(c)表示对被膜进行显像的工序，
(d)表示使被膜硬化并形成由聚酰亚胺树脂组成的基础绝缘层的工序。
图17是在图15所示的基础绝缘层上形成导体图案的工序的详细工序图，其中
(a)表示在从基础绝缘层露出的支持衬底的表面和整个基础绝缘层的表面形成金属薄膜的工序，
(b)表示在金属薄膜的表面按导体图案的翻转图案形成保护镀层的工序，
(c)表示在从保护镀层露出的金属薄膜的表面形成导体图案的工序，
(d)表示去除保护镀层的工序，
(e)表示去除从导体图案露出的金属薄膜的工序。
图18是在图15所示的基础绝缘层上按规定图案形成覆盖绝缘层的工序的详细工序图，其中
(a)表示在含有导体图案的基础绝缘层和支持衬底的整个面形成感光性聚酰亚胺树脂导引体被膜的工序，
(b)表示以光掩模为中介将被膜曝光的工序，
(c)表示对被膜进行显像的工序，
(d)表示使被膜硬化并形成由聚酰亚胺树脂组成的覆盖绝缘层的工序。
图19是图1所示带电路支承底板的外部侧连接端子部的关键部分截面图。
图20是示出一本发明布线电路板实施方式的单面柔性布线电路板的截面图。
图21是示出比较例1的带电路支承底板的制造方法的工序图，其中
(a)表示准备支持衬底的工序，
(b)表示在支持衬底上按规定图案形成基础绝缘层的工序，
(c)表示在基础绝缘层上形成导体图案的工序，
(d)表示在基础绝缘层上按规定图案形成覆盖绝缘层的工序，
(e)表示在各磁头方连接端子部和各外部侧连接端子部形成镀层的工序。
图22是示出比较例2的带电路支承底板的制造方法的工序图，其中
(a)表示准备支持衬底的工序，
(b)表示在支持衬底上按规定图案形成基础绝缘层的工序，
(c)表示在基础绝缘层上形成导体图案的工序，
(d)表示在基础绝缘层上按规定图案形成覆盖绝缘层的工序，
(e)表示在各磁头方连接端子部和各外部侧连接端子部形成镀层的工序。
具体实施方式
图1是示出一本发明布线电路板实施方式的带电路支承底板的立体图。
图1中，该带电路支承底板1安装硬盘驱动器的磁头(未示出)，又支持该磁头，又使该磁头与磁盘之间保持微小间隔，以抵抗磁头与磁盘之间相对运行时的空气流，并且综合为一体的形成连接磁头和读写电路板用的导体图案4。
该带电路支承底板1在作为金属支持层的支持衬底2上形成作为绝缘层的基础绝缘层3，在该基础绝缘层3上形成导体图案4。
支持衬底2由纵向延伸的薄板组成，在其前端部形成安装磁头用的万向接头5，在其后端部形成后文阐述的各外部侧连接端子部8，使沿支持衬底2的纵向配置用的端子配置部6往宽度方向(与支持衬底2的纵向垂直的方向)鼓出。
基础绝缘层3包含支持衬底2的形成导体图案4的部分，并且形成为规定的图案。
导体图案4综合为一体地设置多条布线4a、4b、4c、4d以及磁头方连接端子部7和作为端子部的外部侧连接端子部8。多条布线4a、4b、4c、4d沿支持衬底的纵向延伸，并且并行配置成在其宽度方向相互隔开。
在支持衬底2的前端部配置磁头方连接端子部7，将其设置成分别与各布线4a、4b、4c、4d对应。从各布线4a、4b、4c、4d的前端部连续综合为一体地形成各磁头方连接端子部7，并配置成沿支持衬底2的宽度方向相互隔开。此磁头方连接端子部7上安装磁头(未示出)。
外部侧连接端子部8是支持衬底2的后端部，配置在端子配置部6，设置成分别与各布线4a、4b、4c、4d对应。从各布线4a、4b、4c、4d的后端部连续综合为一体地形成各外部侧连接端子部8，并配置成沿支持衬底2的宽度方向相互隔开。此外部侧连接端子部8通过作为熔融金属的焊珠21(参考图7)连接作为外部连接端子的读写电路板的连接端子(未示出)。
各外部侧连接端子部8构成大致正方形(俯视)，并且分别形成作为填充熔融的焊珠21的圆形(俯视)的第1孔的第1贯通孔9，使该孔往各外部侧连接端子部8的厚度方向贯通(参考图6)。
与各外部侧连接端子部8对应的基础绝缘层3上分别形成作为连通各第1贯通孔9的第2孔的第2贯通孔19，使其为大于第1贯通孔9的圆形(俯视)，并且往基础绝缘层3的厚度方向贯通。
与各第2贯通孔19对应的支持衬底2上分别形成作为连通各第2贯通孔19的第3孔的第3贯通孔20，使其为大于第2贯通孔19的圆形(俯视)，并且往支持衬底2的厚度方向贯通。
图1中未示出，但在基础绝缘层3上将覆盖绝缘层10(参考图2(d))形成为规定的图案，使其覆盖多条导体图案4。
接着，参照图2～图5说明此带电路支承底板1的制造方法。图2～图5以沿支持衬底2的纵向的截面示出支持衬底2的端子配置部6。
此方法，首先准备支持衬底2，如图2(a)所示。将金属箔或金属薄板用作支持衬底2，将例如不锈钢、42合金、铝、铜—铍、磷青铜等用作该金属。根据刚性、抗蚀性和加工性能的观点，最好用不锈钢箔。支持衬底2的厚度例如为10μm～100μm，最好是18μm～30μm；其宽度例如为50mm～500mm，最好是125mm～300mm。
接着，如图2(b)所示，此方法在支持衬底2上按规定图案形成基础绝缘层3。
作为形成基础绝缘层3的绝缘材料，无专门限制，例如可用聚酰亚胺树脂、聚酰胺—聚酰亚胺树脂、丙烯树脂、聚醚腈树脂、聚醚砜树脂、二甲酯树脂、聚乙稀聚萘树脂、聚氯乙稀树脂等合成树脂。根据耐热性和耐化学性的观点，最好采用聚酰亚胺树脂。根据图案微细加工方便性的观点，最好采用感光性合成树脂，采用感光性聚酰亚胺树脂更好。
然后，例如采用感光性聚酰亚胺树脂在支持衬底2上按规定图案形成基础绝缘层3时，如图3(a)所示，首先在整个支持衬底2涂覆感光性聚酰亚胺树脂导引体(感光性聚酰胺酸树脂)溶液后，用例如60℃～150℃(最好用80℃～120℃)加热，以形成感光性聚酰亚胺树脂导引体被膜11。
接着，如图3(b)所示，以光掩模12为中介将该被膜11曝光。光掩模12按规定的图案设置遮光部分12a和光全透射部分12b。
然后，将光掩模12配置成与被膜11对置，使支持衬底2中不形成基础绝缘层3的部分与遮光部分12a对置，并且支持衬底2中形成基础绝缘层3的部分与光全透射部分12b对置。
以光掩模12为中介照射的光(射线)，其曝光波长例如为300nm～450nm，最好是350nm～420nm，其曝光累计光量例如为100mJ/cm2～2000mJ/cm2。
接着，如图3(c)所示，将曝光后的被膜11根据需要加热到规定温度后，进行显像。受到照射的被膜11的曝光部分例如以等于或高于130℃、低于150℃进行加热，从而下一显像中可熔化(阳型)，又例如以等于或高于150℃、低于200℃进行加热，从而下一显像中不熔化(阴型)。
显像中，例如使用碱性显像液等公知的显像液，并采用浸渍法或喷射法等公知的方法。此方法中，最好以阴型形成图案。图3中以阴型形成图案。
利用该显像，被膜11中与光掩模12的遮光部分12a对置的周缘部融解，形成露出支持衬底2的周缘部的规定图案。
然后，如图3(d)所示，通过将形成规定图案的被膜11最后加热到例如不低于250℃，使其硬化(亚胺化)。由此，使聚酰亚胺树脂组成的基础绝缘层3形成为露出支持衬底2的周缘部的规定图案。
不使用感光性合成树脂时，例如在支持衬底2上按上述图案涂覆合成树脂，或者根据需要以粘结剂层为中介，粘结预先加工成上述图案的干膜。
这样形成的基础绝缘层3的厚度例如为5μm～20μm，最好是7μm～15μm。
接着，如图2(c)所示，此方法形成导体图案4。作为形成导体图案4用的导体材料，无专门限制，例如可用铜、镍、金、焊锡或它们的合金等，根据价廉和加工性能的观点，最好用铜。
导体图案4的形成可用去除法或添加法等公知的图案制作法。以精密间距微细状形成导体图案4时，最好用添加法。
如图4(a)所示，添加法首先在从基础绝缘层3露出的支持衬底2的表面和整个基础绝缘层3的表面形成金属薄膜14，作为种膜。作为形成金属薄膜14用的金属材料，例如可用铬、镍、铜及其合金等。金属薄膜14的形成不受专门限制，例如可用喷镀法等真空蒸镀法。金属薄膜14的厚度例如为100埃～2000埃。也能例如利用依次喷镀法形成铬薄膜和铜薄膜等，以多层状形成金属薄膜14。
接着，如图4(b)所示，添加法按导体图案4的翻转图案在金属薄膜14的表面形成保护镀层15。具体而言，在金属薄膜14的表面形成保护镀层15，使与多条布线4a、4b、4c、4d、各磁头方连接端子部7和各外部侧连接端子部8对应的部分的金属薄膜14露出。
例如使用干膜保护层等，利用公知的方法将保护镀层15形成为上述导体图案4的翻转图案。
接着，如图4(c)所示，添加法在从保护镀层15露出的金属薄膜14的表面形成导体图案4。导体图案4的形成不受专门限制，例如可用电解电镀，最好用电解镀铜。
然后，如图4(d)所示，去除保护镀层15。保护镀层15的去除，例如采用化学蚀刻(湿蚀刻)等公知蚀刻法，或进行剥离。
然后，如图4(e)所示，去除从导体图案4露出的金属薄膜14。例如进行化学蚀刻(湿蚀刻)，以去除金属薄膜14。
这样，将多条布线4a、4b、4c、4d、各磁头方连接端子部7和各外部侧连接端子部8综合成一体地形成为多条图案4，如图1所示。图1中省略图4所示的金属薄膜14。
导体图案4的厚度例如为5μm～20μm，最好是7μm～15μm；各布线4a、4b、4c、4d的宽度例如为5μm～500μm，最好是10μm～200μm；各布线4a、4b、4c、4d的间隔例如为5μm～500μm，最好是10μm～200μm。
各外部侧连接端子部8的宽度(沿支持衬底2的纵向的方向从覆盖绝缘层10露出的部分的宽度)W1(参考图6)例如为100μm～1100μm，最好是140μm～540μm；各外部侧连接端子部8的间隔W2(参考图6)例如为50μm～150μm，最好是200μm～800μm。
如上文所述，各外部侧连接端子部8的外形为大致正方形(俯视)，其中央部分别形成圆形的第1贯通孔9。第1贯通孔9的直径D1(参考图6)例如为50μm～1000μm，最好是100μm～500μm。
然后，最好利用非电解镀镍在导体图案4的表面形成镀镍层(未示出)，以保护导体图案4。
接着，如图2(d)所示，本方法在基础绝缘层3上按规定图案形成覆盖绝缘层10，使导体图案4中各布线4a、4b、4c、4d受到覆盖，而且露出各磁头方连接端子部7和各外部侧连接端子部8。
作为形成覆盖绝缘层10用的绝缘材料，可用与基础绝缘层3相同的绝缘材料，最好用感光性聚酰亚胺树脂。
于是，例如用感光性聚酰亚胺树脂在基础绝缘层3上按规定图案形成覆盖绝缘层10时，如图5(a)所示，首先在包含导体图案4的基础绝缘层3和整个支持衬底2涂覆感光性聚酰亚胺树脂导引体(感光性聚酰胺酸树脂)溶液后，用例如60℃～150℃(最好用80℃～120℃)加热，以形成感光性聚酰亚胺树脂导引体被膜16。
接着，如图5(b)所示，以光掩模17为中介将该被膜16曝光。光掩模17按规定的图案设置遮光部分17a和光全透射部分17b。
然后，将光掩模17配置成与被膜16对置，使支持衬底2中不形成基础绝缘层3的部分、各磁头方连接端子部7和各外部侧连接端子部8所对应的部分与遮光部分17a对置，并且包含各布线4a、4b、4e、4d的基础绝缘层3中形成覆盖绝缘层10的部分与光全透射部分17b对置。接着，与上述被膜11的曝光相同地进行曝光。
接着，如图5(c)所示，与上述被膜11进行显像相同，也对曝光后的被膜16进行显像。图5中以阴型形成图案。
利用该显像，被膜16中与光掩模17的遮光部分17a对置的支持衬底2中不形成基础绝缘层3的部分、各磁头方连接端子部7和各外部侧连接端子部8所对应的部分融解，形成露出支持衬底2的周缘部、各磁头方连接端子部7和各外部侧连接端子部8的规定图案。
然后，如图5(d)所示，通过将形成规定图案的被膜16最后加热到例如不低于250℃，使其硬化(亚胺化)。由此，使聚酰亚胺树脂组成的覆盖绝缘层10形成为覆盖各布线4a、4b、4c、4d而且露出各磁头方连接端子部7和各外部侧连接端子部8的规定图案。
不使用感光性合成树脂时，例如在基础绝缘层32上按上述图案涂覆合成树脂，或者根据需要以粘结剂层为中介，粘结预先加工成上述图案的干膜。
覆盖绝缘层10的厚度例如为1μm～30μm，最好是2μm～20μm。
然后，如图2(e)所示，与外部侧连接端子部8对应的支持衬底2上形成与各第1贯通孔9对应(与第1贯通孔9同心)的第3贯通孔20，使该孔20往支持衬底2的厚度方向贯通。各第3贯通孔20的形成不受专门限制，例如可用化学蚀刻、钻穿加工、激光加工等。最好用化学蚀刻。第3贯通孔20的直径D3(参考图6)为150μm～1200μm，最好是180μm～600μm。图2(e)中，也可不形成与各第1贯通孔9对应的第3贯通孔20，而形成开口部，使其包含各第1贯通孔9。
进而，如图2(f)所示，本方法在对应于各外部侧连接端子部8从各第3贯通孔20露出的基础绝缘层3形成与各第1贯通孔9对应(与第1贯通孔9同心)的第2贯通孔19，使该孔19往基础绝缘层3的厚度方向贯通。各第2贯通孔19的形成不受专门限制，例如可用化学蚀刻、钻穿加工、激光加工等。最好用化学蚀刻。第2贯通孔19的直径D2(参考图6)为100μm～1100μm，最好是140μm～540μm。
然后，如图2(g)所示，本方法在各磁头方连接端子部7和外部侧连接端子部8形成覆盖并保护它们用的镀层18。用于形成镀层18的材料不受专门限制，例如可用镍、金等。
例如可用电解电镀或非电解电镀形成镀层18。也可通过依次镀镍和金，将镀层18形成为多层。镀层18的厚度例如在镍镀层的情况下为例如0.5μm～5μm，在金镀层的情况下为0.05μm～3μm。
然后，利用化学蚀刻等公知的方法裁剪万用接头5，同时还进行外形加工、洗净和烘干，从而得到图1所示的带电路支承底板1。也可在形成镀层18前进行支持衬底2的外形加工。
这样得到的带电路支承底板1如图6所示，各外部侧连接端子部8上形成第1贯通孔9，基础绝缘层3上与第1贯通孔9连通地形成大于第1贯通孔9的第2贯通孔19，而且在支持衬底2上与第2贯通孔19连通地形成大于第2贯通孔19的第3贯通孔20。
因此，通过焊珠21将各外部侧连接端子8与外部电路22的各外部端子23连接时，即使将焊珠21放在外部端子23上，又在该焊珠上放置带电路支承底板1，也能由第1贯通孔9通过第2贯通孔19和第3贯通孔20，从带电路支承底板1的上方确认该焊珠21。
结果，对于各外部侧连接端子部8与各外部端子23的连接，能一面从第1贯通孔9、第2贯通孔19和第3贯通孔20确认是否正确配置焊珠21，一面连接各外部侧连接端子部8和各外部端子23。因此，能将焊珠21可靠地配置在各外部侧连接端子部8，使其高精度地连接各外部端子23。
焊珠21的连接不受专门限制，例如利用输送回热软熔和激光热熔融使焊珠21熔融。
图6所示的连接方法将焊珠21放在外部端子23上，将带电路支承底板1配置成支持衬底2在下方，覆盖绝缘层10为上方，从而将焊珠21夹在外部侧连接端子部8与外部端子23之间，但也可例如图7所示那样，将焊珠21放在外部端子23上，将带电路支承底板1配置成覆盖绝缘层10在下方，支持衬底2为上方，从而将焊珠21夹在外部侧连接端子部8与外部端子23之间。
此带电路支承底板1由于各外部侧连接端子部8中，第1贯通孔9、第2贯通孔19和第3贯通孔20往带电路支承底板1的厚度方向贯通，如图8所示，通过将外部侧连接端子部8配置成与外部端子23对置，使支持衬底2在下方，覆盖绝缘层10为上方，并且从该外部侧连接端子部8上，使焊珠21熔融后落下，也能连接各外部侧连接端子部8和各外部端子23。
这时，也能一面从第1贯通孔9、第2贯通孔19和第3贯通孔20确认是否正确配置焊珠21，一面连接各外部侧连接端子部8和各外部端子23。因此，能将焊珠21可靠地配置在各外部侧连接端子部8，使其高精度地连接各外部端子23。
这时，如图9所示，也可将外部侧连接端子部8配置成与外部端子23对置，使覆盖绝缘层10在下方，支持衬底2为上方，并且从该外部侧连接端子部8上，使焊珠21熔融后落下。
上述制造方法代之以图10～图13所示的制造方法。这样，将基础绝缘层3中形成第2贯通孔19的部分的厚度做得小，则可谋求提高制造效率。图10～图13以沿支持衬底2的纵向的截面示出支持衬底2的端子配置部6。
即，如图10(a)所示，此方法首先准备支持衬底2后，如图10(b)所示，在该支持衬底2上按与各外部侧连接端子部8的形成第2贯通孔19的部分对应地形成凹部13的规定图案形成基础绝缘层3。作为支持衬底2和基础绝缘层3，使用与上文所述相同的。
然后，例如采用感光性聚酰亚胺树脂，在支持衬底2上按规定图案形成基础绝缘层3时，首先如图11(a)所示，与上文所述相同地从感光性聚酰亚胺树脂导引体(感光性聚酰胺酸树脂)溶液形成被膜11后，如图11(b)所示，以光掩模27为中介将该被膜11曝光。光掩模27按规定图案设置遮光部分27a、光全透射部分27b和光半透射部分27c。光半透射部分27c以从相对于全透射100％为10％～90％的范围(最好是30％～60％的范围)适当选择的透射率，使光透射。
然后，将光掩模27配置成与被膜11对置，使支持衬底2中不形成基础绝缘层3的部分与遮光部分27a对置，支持衬底2中形成基础绝缘层3与光全透射部分27b对置，而且形成各凹部13的部分与光半透射部分27c对置，以便与上文所述相同地进行曝光。
接着，如图11(c)所示，与上文所述相同，也对曝光后的被膜11进行显像。利用该显像，被膜11中与光掩模27的遮光部分27a对置的周缘部融解，形成规定的图案，使支持衬底2的周缘部露出，而且形成与光掩模27的光半透射部分27c对置的凹部13的部分局部融解，将该部分的厚度形成得小于与光全透射部分27b的部分的厚度。
然后，如图11(d)所示，通过将形成规定图案的被膜11最后加热到例如不低于250℃，使其硬化(亚胺化)。由此，使聚酰亚胺树脂组成的基础绝缘层3形成为规定图案：支持衬底2的周缘部露出，而且各外部侧连接端子部8的形成第2贯通孔19的部分形成厚度小于其它部分的厚度的凹部13。具体而言，相对于基础绝缘层3的其它部分的厚度，凹部13为10％～50％，并且形成大致圆形(俯视)。
接着，如图2(c)所示，本方法与上文所述相同，也形成导体图案4。例如，添加法首先如图12(a)所示，与上文所述相同地在从基础绝缘层3露出的支持衬底2的表面和整个基础绝缘层3的表面形成金属薄膜14，作为种膜后，如图12(b)所示，在金属薄膜14的表面按导体图案4的翻转图案形成保护镀层15。接着，如图12(c)所示，与上文所述相同地在从保护镀层15露出的金属薄膜14的表面形成导体图案4后，如图12(d)所示，去除保护镀层15。接着，如图12(e)所示，去除从导体图案4露出的金属薄膜14。
由此，如图1所示，将多条布线4a、4b、4c、4d、各磁头方连接端子部7和各外部侧连接端子部8综合成一体地形成为导体图案4。图1中省略图12所示的金属薄膜14。
各外部侧连接端子部8中，在第1贯通孔9的开口部分形成环状阶梯部26，使其与基础绝缘层3的凹部13对应。
接着，如图10(d)所示，本方法在基础绝缘层3上按规定图案形成覆盖绝缘层10，使导体图案4中各布线4a、4b、4c、4d受到覆盖，而且露出各磁头方连接端子部7和各外部侧连接端子部8。作为覆盖绝缘层10，采用与上文所述相同的。
于是，例如用感光性聚酰亚胺树脂在基础绝缘层3上按规定图案形成覆盖绝缘层10时，如图13(a)所示，首先与上文所述相同地从感光性聚酰亚胺树脂导引体(感光性聚酰胺酸树脂)溶液形成被膜16后，如图13(b)所示，与上文所述相同地以光掩模17为中介将该被膜16曝光，又如图13(c)所示，与上述被膜11的显像相同地使曝光后的被膜16显像。然后，如图13(d)所示，使形成规定图案的被膜16硬化(亚胺化)，与上文所述相同。由此，将聚酰亚胺树脂组成的覆盖绝缘层10形成为规定图案：使导体图案4中各布线4a、4b、4c、4d受到覆盖，而且露出各磁头方连接端子部7和各外部侧连接端子部8。
然后，如图10(e)所示，与上文所述相同地在与各外部侧连接端子部8对应的支持衬底2形成第3贯通孔20后，如图10(f)所示，与上文所述相同地通过在对应于各外部侧连接端子部8从各第3贯通孔20露出的基础绝缘层3中去除各凹部11，形成第2贯通孔19。第2贯通孔19的形成中，由于各凹部13的厚度小于基础绝缘层3的各凹部13以外的部分的厚度，能使去除时间(例如蚀刻时间等)相应缩短。因此，能高效率制造带电路支承底板1。
然后，如图10(g)所示，与上文所述相同地在各磁头方连接端子部7和各外部侧连接端子部8形成覆盖并保护它们的镀层18后，利用化学蚀刻等公知方法对支持衬底2剪裁万向接头5，同时还进行外形加工、洗净和烘干，从而得到图1所示的带电路支承底板1。图14示出各外部侧连接端子部8的关键部截面图。
上述方法代之以图15～图18所示的制造方法。这样，在不锈钢衬底2上形成导体图案4，则不需要基础绝缘层3的蚀刻，能缩短制造工序。图15～图18以沿支持衬底2的纵向的截面示出支持衬底2的端子配置部6。
即，如图15(a)所示，此方法首先准备支持衬底2后，如图15(b)所示，在该支持衬底2上按形成第2贯通孔19的规定图案形成基础绝缘层3。作为支持衬底2和基础绝缘层3，使用与上文所述相同的。
例如采用感光性聚酰亚胺树脂，在支持衬底2上按规定图案形成基础绝缘层3时，首先如图16(a)所示，与上文所述相同地从感光性聚酰亚胺树脂导引体(感光性聚酰胺酸树脂)溶液形成被膜11后，如图16(b)所示，以光掩模28为中介将该被膜11曝光。光掩模28设置遮光部分28a和光全透射部分28b，配置成支持衬底2中不形成基础绝缘层3的部分(支持衬底2的周缘部和各外部侧连接端子部8的形成第2贯通孔19的部分)与遮光部分28a对置，支持衬底2中形成基础绝缘层3与光全透射部分28b对置。
接着，如图16(c)所示，与上文所述相同，也对曝光后的被膜11进行显像。利用该显像，被膜11中与光掩模28的遮光部分28a对置的周缘部和各外部侧连接端子部8的形成贯通孔19的部分融解，形成使支持衬底2的周缘部和支持衬底2中的第2贯通孔露出的规定图案。
然后，如图16(d)所示，通过将形成规定图案的被膜11最后加热到例如不低于250℃，使其硬化(亚胺化)。由此，使聚酰亚胺树脂组成的基础绝缘层3形成为使支持衬底2的周缘部和支持衬底2中的第2贯通孔19露出的规定图案。
接着，如图15(c)所示，本方法与上文所述相同，也形成导体图案4。例如，添加法首先如图17(a)所示，与上文所述相同地在从基础绝缘层3露出的支持衬底2的表面和整个基础绝缘层3的表面形成金属薄膜14，作为种膜后，如图17(b)所示，在金属薄膜14的表面按导体图案4的翻转图案形成保护镀层15。接着，如图17(c)所示，与上文所述相同地在从保护镀层15露出的金属薄膜14的表面形成导体图案4后，如图17(d)所示，去除保护镀层15。接着，如图17(e)所示，去除从导体图案4露出的金属薄膜14。
由此，如图1所示，将多条布线4a、4b、4c、4d、各磁头方连接端子部7和各外部侧连接端子部8综合成一体地形成为导体图案4。图1中省略图17所示的金属薄膜14。
各外部侧连接端子部8中，在第1贯通孔9的开口部分形成环状阶梯部26，使其与不形成基础绝缘层3的部分对应。
接着，如图15(d)所示，在基础绝缘层3上按规定图案形成覆盖绝缘层10，使其覆盖导体图案4中各布线4a、4b、4c、4d，而且露出各磁头方连接端子部7和各外部侧连接端子部8。作为覆盖绝缘层10，采用与上述所述相同的。
例如用感光性聚酰亚胺树脂在基础绝缘层3上按规定图案形成覆盖绝缘层10时，首先如图18(a)所示，从感光性聚酰亚胺树脂导引体(感光性聚酰胺酸树脂)溶液与上文所述相同地形成被膜16后，如图18(b)所示，与上文所述相同地以光掩模17为中介将该被膜16曝光，又如图18(c)所示，与上述被膜11的显像相同，也使曝光后的被膜16显像。然后，如图18(d)所示，与上文所述相同地使形成规定图案的被膜16硬化(亚胺化)。由此，将聚酰亚胺树脂组成的覆盖绝缘层10形成为覆盖各布线4a、4b、4c、4d而且露出各磁头方连接端子部7和各外部侧连接端子部8的规定图案。
然后，如图15(e)所示，与上文所述相同地在各外部侧连接端子部8所对应的支持衬底2上形成第3贯通孔20。
然后，如图15(f)所示，与上文相同地在各磁头方连接端子部7和各外部侧连接端子部8形成覆盖部保护其表面用的镀层18后，利用化学蚀刻公知方法对支持衬底2剪裁万能接头，同时还进行外形加工、洗净和烘干，从而得到图1所示的带电路支承底板1。图19示出各外部侧连接端子部8关键部分截面图。
上述说明中，将各外部侧连接端子部8形成为大致正方形(俯视)，将各第1贯通孔9、各第2贯通孔19、各第3贯通孔20、形成为大致圆形(俯视)，但这些各外部侧连接端子部8、各第1贯通孔9、各第2贯通孔19、各第3贯通孔20的形状不受专门限制，可根据目的和用途适当选择。例如，也可将各第1贯通孔9、各第2贯通孔19、各第3贯通孔20形成为大致矩形(俯视)，这时将一条边的长度例如设定成与上述各第1贯通孔9、各第2贯通孔19、各第3贯通孔20的直径长度相同。
上述说明中，示出带电路支承底板1的例子，说明本发明的布线电路板，但本发明的布线电路板包括单面柔性布线电路板、双面柔性布线电路板，甚至多层柔性布线电路板等。
例如，图20示出这种单面柔性布线电路板31的例子。
图20中，该单面柔性布线电路板31形成基础绝缘层32和在该基础绝缘层32上与导体图案综合为一体地形成的多个端子部33，而且在基础绝缘层32上形成覆盖绝缘层34，使其覆盖导体图案，并且各端子部33露出。。
然后，此单面柔性布线电路板31在端子部33形成往其厚度方向贯通的第1贯通孔35，在基础绝缘层32形成往其厚度方向贯通的第2贯通孔36，使其连通第1贯通孔35。在端子部33的表面形成镀层37。
上述带电路支承底板1的制造方法，在工业上可用连续滚动(roll-to-roll)法等公知方法进行制造。
实施例
下面示出实施例，进一步具体说明本发明，但本发明不受任何实施例限定。
实施例1
准备宽300mm、厚25μm的不锈钢(SUS304)箔组成的支持衬底2(参考图2(a))。
接着，在整个支持衬底2的表面涂覆感光性聚酰亚胺树脂导引体(感光性聚酰胺酸树脂)溶液后，以120℃加热2分钟，形成感光性聚酰亚胺树脂导引体组成的被膜11(参考图3(a))。
然后，将光掩模12配置成与被膜11对置，使遮光部分12a与支持衬底2中不形成基础绝缘层3的部分对置，光全透射部分12b与支持衬底2中形成基础绝缘层3的部分对置，并且用紫外线(曝光累计光量为720mJ/cm2)将被膜11曝光(图3(b))。
接着，在曝光后，将已曝光的被膜11加热(160℃、3分钟)后，用碱性显像液进行显像，从而使被膜11形成支持衬底2的周缘部露出的规定图案(参考图3(c))。然后，通过以420℃加热被膜11，形成聚酰亚胺树脂组成的厚10μm的基础绝缘层3(参考图3(d))。
然后，在从基础绝缘层3露出的支持衬底2的表面和基础绝缘层3的整个表面用喷镀法依次形成铬薄膜和铜薄膜，从而形成厚300埃～1000埃的金属薄膜14(参考图4(a))。然后，在金属薄膜14的表面层叠干膜保护层，并以紫外线(曝光累计光量为235mJ/cm2)进行曝光后，用碱性显像液使其显像，从而形成导体图案4的翻转图案的保护镀层15(参考图4(b))。
接着，利用电解镀铜在从保护镀层15露出的金属薄膜14的表面形成厚10μm的导体图案4后(参考图4(c))，剥掉保护镀层15(参考图4(d))。接着，利用化学蚀刻去除从导体图案4露出的金属薄膜14(参考图4(e))。
由此，将多条布线4a、4b、4c、4d、各磁头方连接端子部7和外部侧连接端子8综合成一体地形成为导体图案4。各外部侧连接端子部8的宽度为450μm，各外部侧连接端子部8的间隔为300μm。在各外部侧连接端子部8形成第1贯通孔9。第1贯通孔9的直径为150μm。
接着，利用钯液激活导体图案4的表面后，用非电解镀镍在该表面形成厚0.05μm的镍镀层。然后，在镍镀层和基础绝缘层3的整个表面涂覆感光性聚酰亚胺树脂导引体溶液后，以120℃加热2分钟，从而形成感光性聚酰亚胺树脂导引体组成的被膜16(参考图5(a))。
然后，将光掩模17配置成与被膜16对置，使遮光部分17a与支持衬底2中不形成基础绝缘层3的部分、各磁头方连接端子部7和各外部侧连接端子部8所对应的部分对置，光全透射部分12b与包含各布线4a、4b、4c、4d的基础绝缘层3中形成覆盖绝缘层10的部分对置，并且用紫外线(曝光累计光量为720mJ/cm2)将被膜16曝光(图5(b))。
接着，在曝光后，将已曝光的被膜16加热(160℃、3分钟)后，用碱性显像液进行显像，从而使被膜16形成各磁头方连接端子部7和各外部侧连接端子部8露出的规定图案(参考图5(c))。然后，通过以420℃加热被膜16，形成聚酰亚胺树脂组成的厚4μm的覆盖绝缘层10(参考图5(d))。
接着，将干膜保护层叠层并以紫外线(曝光累计光量为105mJ/cm2)进行曝光后，用碱性显像液使其显像，从而除支持衬底2中形成各第3贯通孔20的部分外，带电路支承底板1都用干膜保护层加以覆盖后，对支持衬底2中形成各第3贯通孔20的部分作化学蚀刻，以形成各第3贯通孔20(参考图2(e))。
进而，对基础绝缘层3中形成各第2贯通孔19的部分也同样作化学蚀刻，以形成各第2贯通孔19(参考图2(f))。
接着，利用化学蚀刻去除各磁头方连接端子部7和各外部侧连接端子部8的表面的镍镀层，将干膜保护层叠层并以紫外线(曝光累计光量为105mJ/cm2)进行曝光后，用碱性显像液使其显像，从而用干膜保护层覆盖带电路支承底板1。接着，用氯化铁溶液蚀刻支持衬底2，剪裁万能接头5，同时还进行带电路支承底板1的外形加工。
然后，利用非电解镀镍和非电解镀金，在各磁头方连接端子部7和各外部侧连接端子部8形成镍镀层和金镀层组成的厚3μm的镀层18(参考图2(g))。
实施例2
准备宽300mm、厚25μm的不锈钢(SUS304)箔组成的支持衬底2(参考图10(a))。
接着，在整个支持衬底2的表面涂覆感光性聚酰亚胺树脂导引体(感光性聚酰胺酸树脂)溶液后，以120℃加热2分钟，形成感光性聚酰亚胺树脂导引体组成的被膜11(参考图11(a))。
然后，将光掩模27配置成与被膜11对置，使遮光部分27a与支持衬底2中不形成基础绝缘层3的部分对置，光全透射部分12b与支持衬底2中形成基础绝缘层3的部分对置，光半透射部分27c与各外部侧连接端子部8的形成第2贯通孔19的部分对置，并且使用紫外线(曝光累计光量为720mJ/cm2)将被膜11曝光(图11(b))。
接着，在曝光后，将已曝光的被膜11加热(160℃、3分钟)后，用碱性显像液进行显像，从而使被膜11形成支持衬底2的周缘部露出而且形成第2贯通孔19的部分比其它部分薄的规定图案(参考图11(c))。然后，通过以420℃加热被膜11，形成聚酰亚胺树脂组成的厚10μm的基础绝缘层3(参考图11(d))。
然后，在从基础绝缘层3露出的支持衬底2的表面和基础绝缘层3的整个表面用喷镀法依次形成铬薄膜和铜薄膜，从而形成厚300埃～1000埃的金属薄膜14(参考图12(a))。然后，在金属薄膜14的表面层叠干膜保护层，并以紫外线(曝光累计光量为235mJ/cm2)进行曝光后，用碱性显像液使其显像，从而形成导体图案4的翻转图案的保护镀层15(参考图12(b))。
接着，利用电解镀铜在从保护镀层15露出的金属薄膜14的表面形成厚10μm的导体图案4后(参考图12(c))，剥掉保护镀层15(参考图12(d))。接着，利用化学蚀刻去除从导体图案4露出的金属薄膜14(参考图12(e))。
由此，将多条布线4a、4b、4c、4d、各磁头方连接端子部7和外部侧连接端子8综合成一体地形成为导体图案4。各外部侧连接端子部8的宽度为450μm，各外部侧连接端子部8的间隔为300μm。在各外部侧连接端子部8形成第1贯通孔9和阶梯部26。第1贯通孔9的直径为150μm。
接着，利用钯液激活导体图案4的表面后，用非电解镀镍在该表面形成厚0.05μm的镍镀层。然后，在镍镀层和基础绝缘层3的整个表面涂覆感光性聚酰亚胺树脂导引体溶液后，以120℃加热2分钟，从而形成感光性聚酰亚胺树脂导引体组成的被膜16(参考图13(a))。
然后，将光掩模17配置成与被膜16对置，使遮光部分17a与支持衬底2中不形成基础绝缘层3的部分、各磁头方连接端子部7和各外部侧连接端子部8所对应的部分对置，光全透射部分12b与包含各布线4a、4b、4c、4d的基础绝缘层3中形成覆盖绝缘层10的部分对置，并且用紫外线(曝光累计光量为720mJ/cm2)将被膜16曝光(图13(b))。
接着，在曝光后，将已曝光的被膜16加热(160℃、3分钟)后，用碱性显像液进行显像，从而使被膜16形成各磁头方连接端子部7和各外部侧连接端子部8露出的规定图案(参考图13(c))。然后，通过以420℃加热被膜16，形成聚酰亚胺树脂组成的厚4μm的覆盖绝缘层10(参考图13(d))。
接着，将干膜保护层叠层并以紫外线(曝光累计光量为105mJ/cm2)进行曝光后，用碱性显像液使其显像，从而除支持衬底2中形成各第3贯通孔20的部分外，带电路支承底板1都用干膜保护层加以覆盖后，对支持衬底2中形成各第3贯通孔20的部分作化学蚀刻，以形成各第3贯通孔20(参考图10(e))。
进而，对基础绝缘层3中形成各第2贯通孔19的部分也同样作化学蚀刻，以形成各第2贯通孔19(参考图10(f))。
接着，利用化学蚀刻去除各磁头方连接端子部7和各外部侧连接端子部8的表面的镍镀层，将干膜保护层叠层并以紫外线(曝光累计光量为105mJ/cm2)进行曝光后，用碱性显像液使其显像，从而用干膜保护层覆盖带电路支承底板1。接着，用氯化铁溶液蚀刻支持衬底2，剪裁万能接头5，同时还进行带电路支承底板1的外形加工。
然后，利用非电解镀镍和非电解镀金，在各磁头方连接端子部7和各外部侧连接端子部8形成镍镀层和金镀层组成的厚3μm的镀层18(参考图10(g))。
比较例1
准备宽300mm、厚25μm的不锈钢(SUS304)箔组成的支持衬底2(参考图21(a))。
接着，利用与实施例1相同的方法形成聚酰亚胺树脂组成的基础绝缘层3(图21(b))。
然后，利用以实施例1相同的方法在基础绝缘层3上形成综合为一体地设置多条布线4a、4b、4c、4d、各磁头方连接端子部7和外部侧连接端子部8的导体图案4(参考图21(c))。与实施例1相同，也在各外部侧端子部8形成第1贯通孔9。
然后，利用与实施例1相同的方法在导体图案4的表面形成厚0.05μm的镍镀层后，在基础绝缘层3上形成覆盖各布线4a、4b、4c、4d并且露出各磁头方连接端子部7和各外部侧连接端子部8的由聚酰亚胺组成的覆盖绝缘层10(参考图21(d))。
接着，利用与实施例1相同的方法去除各磁头方连接端子部7和外部侧连接端子部8的表面的镍镀层后，剪裁万能接头5，同时还进行带电路支承底板1的外形加工。然后，形成镍镀层和金镀层组成的镀层18(参考图21(e))。
比较例2
准备宽300mm、厚25μm的不锈钢(SUS304)箔组成的支持衬底2(参考图22(a))。
接着，利用与实施例1相同的方法形成聚酰亚胺树脂组成的基础绝缘层3(图22(b))。
然后，利用以实施例1相同的方法在基础绝缘层3上形成综合为一体地设置多条布线4a、4b、4c、4d、各磁头方连接端子部7和外部侧连接端子部8的导体图案4(参考图22(c))。各外部侧端子部8以均匀的厚度加以形成，不形成第1贯通孔9。
然后，利用与实施例1相同的方法在导体图案4的表面形成厚0.05μm的镍镀层后，在基础绝缘层3上形成覆盖各布线4a、4b、4c、4d并且露出各磁头方连接端子部7和各外部侧连接端子部8的由聚酰亚胺组成的覆盖绝缘层10(参考图22(d))。
接着，利用与实施例1相同的方法去除各磁头方连接端子部7和外部侧连接端子部8的表面的镍镀层后，剪裁万能接头5，同时还进行带电路支承底板1的外形加工。然后，形成镍镀层和金镀层组成的镀层18(参考图22(e))。
评价
通过焊珠21连接实施例1、2和比较例1、2得到的带电路支承底板的各外部侧连接端子部8和读写电路板的连接端子。实施例1、2的带电路支承底板能可靠地连接读写电路板。然而，比较例1的带电路支承底板发生导通不良，比较例2的带电路支承底板存在焊珠21滚落等连接时操作效率差。
再者，以示出本发明的实施方式为例提供上述说明，但该说明只不过是示例，不是限定性解释。后面陈述的权利要求书，其范围包含相关技术领域的业务人员明白的本发明的变换例。

Claims (1)

1.一种布线电路板，具有绝缘层和所述绝缘层上形成的导体图案，其特征在于，
所述导体图案包含通过熔融金属连接外部端子用的端子部；
所述端子部形成填充所述熔融金属的第1孔，使得该孔往所述端子部的厚度方向贯通；
在与所述端子部对应的所述绝缘层上形成连通所述第1孔的第2孔，使得该孔往所述绝缘层的厚度方向贯通，
在绝缘层的与设置所述导体图案的一个面相反的另一个面上，设置金属支持层；
所述金属支持层上形成连通所述第2孔的第3孔，使得该孔往所述金属支持层的厚度方向贯通，
孔径关系为第1孔＜第2孔＜第3孔，
所述端子部中，在所述第1孔的开口部分形成环状阶梯部。
CN2005101161957A 2004-10-21 2005-10-20 布线电路板 Expired - Fee Related CN1764344B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004307265 2004-10-21
JP2004307265A JP4091938B2 (ja) 2004-10-21 2004-10-21 配線回路基板の製造方法
JP2004-307265 2004-10-21

Publications (2)

Publication Number Publication Date
CN1764344A CN1764344A (zh) 2006-04-26
CN1764344B true CN1764344B (zh) 2010-11-10

Family

ID=35874685

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005101161957A Expired - Fee Related CN1764344B (zh) 2004-10-21 2005-10-20 布线电路板

Country Status (5)

Country Link
US (3) US7732900B2 (zh)
EP (1) EP1651016B1 (zh)
JP (1) JP4091938B2 (zh)
CN (1) CN1764344B (zh)
DE (1) DE602005019127D1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7286325B2 (en) * 2004-02-26 2007-10-23 Sae Magnetics (H.K.) Ltd Method and apparatus for connecting metal structures on opposing sides of a circuit
JP4187757B2 (ja) 2006-06-22 2008-11-26 日東電工株式会社 配線回路基板
US8173909B2 (en) * 2006-10-25 2012-05-08 Nitto Denko Corporation Method for mating flexure to flex-print circuit and flexure therefor
EP2100525A1 (en) 2008-03-14 2009-09-16 Philip Morris Products S.A. Electrically heated aerosol generating system and method
JP5147591B2 (ja) * 2008-08-06 2013-02-20 日東電工株式会社 回路付サスペンション基板、その製造方法および回路付サスペンション基板の位置決め方法
US8492673B2 (en) * 2008-12-23 2013-07-23 HGST Netherlands B.V. Reducing a generation of contaminants during a solder reflow process
JP5084944B1 (ja) * 2011-11-28 2012-11-28 日東電工株式会社 配線回路基板
JP2013251291A (ja) * 2012-05-30 2013-12-12 Nitto Denko Corp 配線回路基板およびその製造方法
JP6141794B2 (ja) * 2014-05-21 2017-06-07 日本発條株式会社 端子接続構造
USD785575S1 (en) * 2014-05-28 2017-05-02 Sumitomo Electric Industries, Ltd. Flexible printed wiring board
USD784936S1 (en) * 2014-05-28 2017-04-25 Sumitomo Electric Industries, Ltd. Flexible printed wiring board with device
JP6497853B2 (ja) * 2014-06-30 2019-04-10 日東電工株式会社 配線回路基板およびその製造方法
JP6522317B2 (ja) * 2014-11-10 2019-05-29 日東電工株式会社 配線回路基板およびその製造方法、ならびに、配線回路基板アセンブリおよびその製造方法
JP6849670B2 (ja) * 2016-04-26 2021-03-24 京セラ株式会社 半導体パッケージおよびそれを用いた半導体装置
JP2018163714A (ja) * 2017-03-24 2018-10-18 株式会社東芝 サスペンションアッセンブリ、ヘッドサスペンションアッセンブリ、およびこれを備えたディスク装置
FR3084972B1 (fr) 2018-08-13 2021-12-10 Valeo Siemens Eautomotive France Sas Ensemble electrique
JP7381323B2 (ja) * 2019-12-17 2023-11-15 日東電工株式会社 両面配線回路基板の製造方法および両面配線回路基板
CN110972410B (zh) * 2020-01-07 2021-04-20 电子科技大学 一种多层互联fpc实现快速导锡的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838519A (en) * 1997-03-17 1998-11-17 Kabushiki Kaisha Toshiba Printed circuit board, magnetic disk apparatus with the printed circuit board, and method for connecting the printed circuit board
CN2360949Y (zh) * 1998-12-29 2000-01-26 富士康(昆山)电脑接插件有限公司 电连接器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3125345B2 (ja) 1991-08-29 2001-01-15 日本電気株式会社 薄膜トランジスタ素子アレイ及びその製造方法
JP2732553B2 (ja) * 1993-11-26 1998-03-30 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶ディスプレイ、接続方法、熱応力伝搬防止方法
JP2595909B2 (ja) 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
JPH08106617A (ja) * 1994-10-04 1996-04-23 Fujitsu Ltd 磁気ディスク装置
US6098271A (en) * 1994-10-04 2000-08-08 Fujitsu Limited Method for assembling a magnetic disk drive with a relaying flexible printed circuit sheet
US5715144A (en) * 1994-12-30 1998-02-03 International Business Machines Corporation Multi-layer, multi-chip pyramid and circuit board structure
JPH11266066A (ja) 1998-03-18 1999-09-28 Oki Electric Ind Co Ltd プリント配線板及びその製造方法
JP3935309B2 (ja) * 2000-06-08 2007-06-20 日東電工株式会社 配線回路基板およびその製造方法
JP3699334B2 (ja) 2000-06-08 2005-09-28 日東電工株式会社 配線回路基板の製造方法およびフォトマスク
JP2002158312A (ja) * 2000-11-17 2002-05-31 Oki Electric Ind Co Ltd ３次元実装用半導体パッケージ、その製造方法、および半導体装置
US6448506B1 (en) * 2000-12-28 2002-09-10 Amkor Technology, Inc. Semiconductor package and circuit board for making the package
JP2002270718A (ja) 2001-03-07 2002-09-20 Seiko Epson Corp 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP4676631B2 (ja) 2001-03-21 2011-04-27 日東電工株式会社 回路付サスペンション基板、その接続端子部の製造方法およびその接続端子部の接続方法および接続構造
DE10126655A1 (de) * 2001-06-01 2002-12-05 Endress & Hauser Gmbh & Co Kg Leiterplatte mit mindestens einem elektronischen Bauteil
JP2002368370A (ja) 2001-06-07 2002-12-20 Matsushita Electric Ind Co Ltd フレキシブルプリント基板の接合構造及びその方法
US7183650B2 (en) 2001-07-12 2007-02-27 Renesas Technology Corp. Wiring glass substrate for connecting a semiconductor chip to a printed wiring substrate and a semiconductor module having the wiring glass substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838519A (en) * 1997-03-17 1998-11-17 Kabushiki Kaisha Toshiba Printed circuit board, magnetic disk apparatus with the printed circuit board, and method for connecting the printed circuit board
CN2360949Y (zh) * 1998-12-29 2000-01-26 富士康(昆山)电脑接插件有限公司 电连接器

Also Published As

Publication number Publication date
JP4091938B2 (ja) 2008-05-28
EP1651016A2 (en) 2006-04-26
US20060087011A1 (en) 2006-04-27
US8146246B2 (en) 2012-04-03
US7732900B2 (en) 2010-06-08
EP1651016B1 (en) 2010-01-27
US20080277142A1 (en) 2008-11-13
JP2006120863A (ja) 2006-05-11
CN1764344A (zh) 2006-04-26
US8015703B2 (en) 2011-09-13
EP1651016A3 (en) 2007-11-28
US20110119911A1 (en) 2011-05-26
DE602005019127D1 (de) 2010-03-18

Similar Documents

Publication Publication Date Title
CN1764344B (zh) 布线电路板
CN100518440C (zh) 布线电路基板
CN100392725C (zh) 带电路的悬浮支架基板的制造方法
KR100773288B1 (ko) 다층 플렉시블 배선판
JP4455301B2 (ja) 配線回路基板およびその接続構造
CN101378621B (zh) 布线电路基板的连接结构
CN100474395C (zh) 带电路的悬挂基板
CN100559914C (zh) 带电路悬挂基板的制造方法
CN101039545B (zh) 布线电路基板及布线电路基板的连接结构
CN101137272A (zh) 布线电路基板及其制造方法
JP2001210843A (ja) 光発電パネルおよびその製造方法
JP2007103440A (ja) 配線基板の製造方法および配線基板
CN101419803A (zh) 带电路的悬挂基板
CN102860142A (zh) 印刷电路板边缘连接器
JP2009527106A (ja) 多層フレキシブルプリント回路基板及びその製造方法
CN1979673A (zh) 配线电路基板及其制造方法
TWI232073B (en) Flexible wired circuit board
CN101355853A (zh) 布线电路基板的制造方法
CN102026479B (zh) 布线电路基板、该布线电路基板的连接构造和连接方法
JP2006066525A (ja) フレキシブルプリント配線板
KR100641781B1 (ko) 연성회로기판 제작 방법
CN107079588A (zh) 印刷基板、印刷基板的制造方法以及导电性部件的接合方法
JP4785874B2 (ja) 配線回路基板の製造方法
JP2011249369A (ja) 配線回路基板およびその製造方法
CN113645756A (zh) 单面柔性电路板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101110