CN1979673A - 配线电路基板及其制造方法 - Google Patents
配线电路基板及其制造方法 Download PDFInfo
- Publication number
- CN1979673A CN1979673A CNA2006101667427A CN200610166742A CN1979673A CN 1979673 A CN1979673 A CN 1979673A CN A2006101667427 A CNA2006101667427 A CN A2006101667427A CN 200610166742 A CN200610166742 A CN 200610166742A CN 1979673 A CN1979673 A CN 1979673A
- Authority
- CN
- China
- Prior art keywords
- metallic film
- aforementioned
- layer
- telltale mark
- ground plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0723—Electroplating, e.g. finish plating
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
为了提供通过简单的层结构,可以高精度地形成绝缘层并减低传输损失,同时防止在接地层及定位标记层与绝缘层之间产生的离子迁移现象的发生,使接地层及定位标记层与绝缘层的粘合性和导体的导电性提高,长期可靠性良好的配线电路基板及其制造方法,采用如下的工序:准备金属支持基板,在金属支持基板上形成第1金属薄膜,在第1金属薄膜上以布图形成抗蚀膜,在从抗蚀膜暴露出来的第1金属薄膜上同时形成接地层及定位标记层;接着,在接地层及定位标记层上形成第2金属薄膜后,除去抗蚀膜;然后,在包含第2金属薄膜的上表面的第1金属薄膜上形成绝缘层,在绝缘层上形成导体布图。
Description
技术领域
本发明涉及配线电路基板及其制造方法,具体涉及带电路的悬挂基板等配线电路基板及其制造方法。
背景技术
以往,已知在由不锈钢形成的金属支持基板上依次形成由树脂形成的绝缘层、由铜形成的导体布图的带电路的悬挂基板。
这样的带电路的悬挂基板中,金属支持基板以不锈钢形成,所以导体布图中传输损失大。
因此,为了使传输损失降低,提出了在由不锈钢形成的悬挂基板上形成由铜或以铜为主要成分的铜合金形成的下部导体,在该下部导体上依次形成绝缘层、记录侧导体和再生侧导体的技术方案(例如,参看日本专利特开2005-11387号公报)。
但是,上述技术方案中,由于在下部导体上直接形成绝缘层,因而在电流和电压的存在下,伴随绝缘层的吸湿或水的吸附,产生下部导体的铜或以铜为主要成分的铜合金迁移到绝缘层的表面或内部的离子迁移现象。因此,会引起下部导体与绝缘层的粘合性的不良或记录侧导体与再生侧导体的导电性的不良。
此外,通过感光性树脂的曝光和显影作为布图形成于下部导体上形成的绝缘层时,必须将曝光掩模准确地设置在下部导体上方,必须在悬挂基板上设置用于该目的的定位标记。
然而,定位标记在光学上进行检出,所以为了准确地检出定位标记,在定位标记的表面与定位标记周围的表面之间需要光学上可识别的对比。
发明内容
本发明的目的在于提供通过简单的层结构,可以高精度地形成绝缘层并减低传输损失,同时防止在接地层及定位标记层与绝缘层之间产生的离子迁移现象的发生,使接地层及定位标记层与绝缘层的粘合性和导体的导电性提高,长期可靠性良好的配线电路基板及其制造方法。
本发明的配线电路基板的特征在于,具备金属支持基板、形成于前述金属支持基板上的第1金属薄膜、形成于前述第1金属薄膜上的接地层及定位标记层、形成于前述接地层及前述定位标记层上的第2金属薄膜、形成于前述第2金属薄膜上的绝缘层以及形成于前述绝缘层上的导体布图。
此外,本发明的配线电路基板中,较好是前述接地层及前述定位标记层由铜形成,前述第2金属薄膜由镍形成。
此外,本发明的配线电路基板的制造方法的特征在于,包括准备金属支持基板的工序、在前述金属支持基板上形成第1金属薄膜的工序、在前述第1金属薄膜上以布图形成抗蚀膜的工序、在从前述抗蚀膜暴露出来的前述第1金属薄膜上形成接地层及定位标记层的工序、在前述接地层及前述定位标记层上形成第2金属薄膜后除去前述抗蚀膜的工序、在前述第2金属薄膜上形成绝缘层的工序以及在前述绝缘层上形成导体布图的工序。
此外,本发明的配线电路基板的制造方法中,较好是前述接地层及前述定位标记层由铜形成,前述第2金属薄膜由镍形成。
采用本发明的配线电路基板,通过简单的层结构,可以高精度地形成绝缘层并减低传输损失,同时在接地层及定位标记层与绝缘层之间形成有第2金属薄膜,所以通过简单的层结构,可以防止在接地层及定位标记层与绝缘层之间产生的离子迁移现象的发生,可以充分实现接地层及定位标记层与绝缘层的粘合性和导体的导电性,确保良好的长期可靠性。
此外,采用本发明的配线电路基板的制造方法,可以在第1金属薄膜上与接地层同时形成定位标记层。此外,在接地层及定位标记层上形成第2金属薄膜后,除去抗蚀膜,所以形成绝缘层的工序中,接地层及定位标记层上形成第2金属薄膜,而除此之外的其它部分暴露出第1金属薄膜。因此,可以在形成于定位标记层上的第2金属薄膜与暴露于其周围的第1金属薄膜之间,可靠地产生光学上可识别的对比。其结果,形成绝缘层的工序中,可以准确地检出定位标记,高精度地形成绝缘层。
附图说明
图1为本发明的配线电路基板的一种实施方式的主要部分截面图。
图2为本发明的配线电路基板的另一实施方式的主要部分截面图。
图3为图1所示的配线电路基板的制造方法的制造工序图,
(a)表示在金属支持基板上通过溅射或电镀形成第1金属薄膜的工序,
(b)表示以与接地层及定位标记层的布图都相反的布图形成抗蚀膜的工序,
(c)表示在从抗蚀膜暴露出来的第1金属薄膜上通过电镀形成接地层及定位标记层的工序,
(d)表示在从抗蚀膜暴露出来的接地层及定位标记层上通过无电解镀形成第2金属薄膜的工序,
(e)表示除去抗蚀膜的工序,
(f)表示在第2金属薄膜上形成基底绝缘层的工序,
(g)表示在基底绝缘层上形成导体布图的工序,
(h)表示在基底绝缘层上形成被覆绝缘层以被覆导体布图的工序。
图4为图3所示的在第2金属薄膜上形成基底绝缘层的工序的具体工序图,
(a)表示在第2金属薄膜的整面形成感光性聚酰亚胺树脂的前体的被膜的工序,
(b)表示光学上检出定位标记层、在被膜的上方设置曝光掩模、从而隔着曝光掩模将被膜曝光的工序,
(c)表示将被膜显影的工序,
(d)表示使被膜固化、形成由聚酰亚胺树脂形成的基底绝缘层的工序。
具体实施方式
图1为本发明的配线电路基板的一种实施方式的主要部分截面图。
图1中,该配线电路基板1为搭载于硬盘驱动器上的带电路的悬挂基板,在沿长边方向伸展的金属支持基板2上形成有第1金属薄膜3,在该第1金属薄膜3上形成有接地层4及定位标记层5,该接地层4及定位标记层5上形成有第2金属薄膜6,该第2金属薄膜6上形成有基底绝缘层7,在该基底绝缘层7上形成有导体布图8,还根据需要在导体布图8上形成有被覆绝缘层9。
金属支持基板2由平板状的金属箔或金属薄板构成。作为形成金属支持基板2的金属,可以使用例如不锈钢、42合金等,较好是使用不锈钢。此外,其厚度为例如15~30μm,较好是20~25μm。
此外,第1金属薄膜3在金属支持基板2的表面(上表面)以布图形成,使其至少与形成有接地层4及定位标记层5的部分相对。作为形成第1金属薄膜3的金属,可以使用铬、金、银、铂、镍、钛、硅、锰、锆及它们的合金或它们的氧化物等。此外,其厚度为例如0.01~1μm,较好是0.1~1μm。
此外,考虑到金属支持基板2与接地层4及定位标记层5的粘合性,第1金属薄膜3可以形成多层,例如在金属支持基板2的表面形成由与金属支持基板2粘合力高的金属形成的第1个第1金属薄膜3后,在该第1个第1金属薄膜3的表面层叠由与接地层4及定位标记层5的粘合力都高的金属形成的第2个金属薄膜3等。
最表面的第1金属薄膜3由与后面详述的第2金属薄膜6不同的金属形成,该金属较好是使用铜。
此外,接地层4在第1金属薄膜3的表面(上表面)以布图形成,使其至少与形成有导体布图8的部分相对。作为形成接地层4的金属,较好是使用铜。此外,其厚度为例如0.5~5μm,较好是2~5μm。
此外,定位标记层5在第1金属薄膜3的表面(上表面)于形成接地层4的部分以外的任意部分、例如与接地层4相对的配线电路基板1宽度方向(与长边方向垂直的方向)的一侧端部以布图形成。作为形成定位标记层5的金属,较好是使用铜。此外,其厚度为例如0.5~7μm,较好是2~5μm。此外,其形状没有特别限定,例如为俯视椭圆的形状,其大小为例如100~1000μm,较好是200~700μm。
此外,第2金属薄膜6在接地层4及定位标记层5的表面(上表面)形成,被覆接地层4及定位标记层5的上表面。作为形成第2金属薄膜6的金属,可以例举上述作为形成第1金属薄膜3的金属示例的同样的金属,但使用与第1金属薄膜3不同的金属,较好是使用镍。此外,其厚度为例如3μm以下、较好是0.5μm以下,通常在0.1μm以上。
此外,基底绝缘层7在第2金属薄膜6的上方,更具体地,在第1金属薄膜3的表面形成,使其被覆第2金属薄膜6的表面(上表面和侧面)、接地层4及定位标记层5的侧面。作为形成基底绝缘层7的绝缘体,在通常用作配线电路基板的绝缘体的例如聚酰亚胺、聚醚腈、聚醚砜、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚氯乙烯等合成树脂中,使用感光性的合成树脂,较好是使用感光性聚酰亚胺。此外,其厚度为例如5~15μm,较好是8~10μm。
此外,导体布图8在基底绝缘层7的表面形成,呈由相互间隔、沿长边方向平行配置的多条(例如4条)配线构成的配线电路布图。作为形成导体布图8的导体,可以使用通常用作配线电路基板的导体的例如铜、镍、金、焊锡或它们的合金等金属。其中,较好是使用铜。此外,其厚度为例如5~20μm、较好是7~15μm,各配线的宽度为例如10~100μm、较好是20~50μm,各配线间的间隔为例如10~100μm、较好是20~50μm。
此外,被覆绝缘层9在基底绝缘层7的表面形成,被覆导体布图8。作为形成被覆绝缘层9的绝缘体,可以使用与上述的基底绝缘层7同样的绝缘体。此外,其厚度为例如3~15μm,较好是4~5μm。
图1所示的配线电路基板1可以通过例如图3和图4所示的方法制造。
即,首先,如图3(a)所示,准备金属支持基板2,在该金属支持基板2的整个表面上通过溅射或电镀形成第1金属薄膜3。
接着,如图3(b)所示,以与接地层4及定位标记层5的布图都相反的布图形成抗蚀膜10。抗蚀膜10的形成可以使用例如采用干膜抗蚀剂进行曝光和显影的公知的方法。
接着,如图3(c)所示,将抗蚀膜10作为抗镀膜,通过电镀、较好是电镀铜,在从抗蚀膜10暴露出来的第1金属薄膜3的整个表面上同时形成接地层4及定位标记层5。
然后,如图3(d)所示,在从抗蚀膜10暴露出来的接地层4及定位标记层5的表面(上表面)上,通过无电解镀、较好是无电解镀镍,形成第2金属薄膜6。
接着,如图3(e)所示,通过例如化学蚀刻(湿法蚀刻)等公知的蚀刻法或剥离,除去抗蚀膜10。由此,在接地层4及定位标记层5的上表面形成第2金属薄膜6,而在除此以外的金属支持基板2的上表面暴露出第1金属薄膜3。
然后,如图3(f)所示,在第1金属薄膜3的整个表面形成基底绝缘层7,使其被覆第2金属薄膜6的表面、接地层4及定位标记层5的侧面。
更具体地,例如使用感光性聚酰亚胺树脂以布图形成基底绝缘层7的情况下,首先,如图4(a)所示,将感光性聚酰亚胺树脂的前体(感光性聚酰胺酸树脂)的溶液涂布在第1金属薄膜3的整个表面,使其被覆第2金属薄膜6的表面、接地层4及定位标记层5的侧面,然后在例如60~150℃、较好是80~120℃下进行加热,形成感光性聚酰亚胺树脂的前体的被膜12。
接着,如图4(b)所示,通过光学传感器检出定位标记层5,以该定位标记为基准,在被膜12的上方设置曝光掩模13,隔着曝光掩模13将被膜12曝光。曝光掩模13以布图具有遮光部分13a和全透光部分13b。
以负型形成布图的情况下,将曝光掩模13与被膜12相对配置,使遮光部分13a与第1金属薄膜3中不形成基底绝缘层7的部分相对,全透光部分13b与第1金属薄膜3中形成基底绝缘层7的部分相对。
此外,隔着曝光掩模13照射的光(照射光线),其曝光波长为例如300~450nm、较好是350~420nm,其曝光累积光量为例如100~2000mJ/cm2。
接着,如图4(c)所示,将曝光了的被膜12根据需要加热至规定温度后显影。被照射的被膜12的曝光部分通过以例如150℃~200℃的温度加热,在接着的显影中不溶化(负型)。
此外,显影例如可以采用碱性显影液等公知的显影液,使用浸渍法或喷雾法等公知的方法。该方法中,较好是以负型形成布图,图4中以负型形成布图。
通过该显影,被膜12中,与曝光掩模13的遮光部分13a相对的周缘部溶解,形成暴露出第1金属薄膜3的周缘部的布图。
然后,如图4(d)所示,通过例如最终加热至250℃以上,使形成了布图的被膜固化(酰亚胺化)。由此,以暴露出第1金属薄膜3的周缘部的布图形成由聚酰亚胺树脂形成的基底绝缘层7。
接着,如图3(g)所示,通过加成法(additive method)或减成法(subtractive method)等公知的布图形成方法,以上述的配线电路布图形成导体布图8。
例如,通过加成法进行布图形成的情况下,首先在基底绝缘层7的整个表面通过例如真空成膜法或溅射法等形成作为基底的导体薄膜,在该导体薄膜的表面使用干膜抗蚀剂等进行曝光和显影,形成与配线电路布图相反的布图的抗镀膜。接着,通过镀覆,在从抗镀膜暴露出来的导体薄膜的表面以配线电路布图形成导体布图8,通过蚀刻等将抗镀膜和形成有抗镀膜的部分的导体薄膜除去。镀覆可以是电镀或无电解镀,较好是使用电镀,其中较好是使用电镀铜。
此外,例如通过减成法进行布图形成的情况下,首先在基底绝缘层7的整个表面形成导体层。形成导体层的方法没有特别限定,例如在基底绝缘层7的整个表面通过公知的粘接剂层粘附导体层。接着,在该导体层的表面使用干膜抗蚀剂等进行曝光和显影,形成与配线电路布图相同的布图的抗蚀膜。然后,对从抗蚀膜暴露出来的导体层进行蚀刻(湿法蚀刻)后,除去抗蚀膜。
接着,如图3(h)所示,被覆导体布图8地,在基底绝缘层7的表面上例如均一地涂布上述的合成树脂的溶液后,进行干燥,接着根据需要通过加热使其固化,形成由合成树脂形成的被覆绝缘层9,由此得到配线电路基板1。
被覆绝缘层9也可以通过对感光性合成树脂进行曝光和显影以布图形成。另外,被覆绝缘层9的形成并不特定于上述的方法,例如可以预先将合成树脂形成为膜,将该膜通过公知的粘接剂层粘附到基底绝缘层7的表面,使其被覆导体布图8。
虽然未图示,但按暴露出作为导体布图8的端子部的部分的要求,形成被覆绝缘层9。为了使作为导体布图8的端子部的部分暴露,可以使用上述的感光性合成树脂形成布图,或者通过激光或冲孔进行穿孔加工。
此外,虽然未图示,但图1所示的配线电路基板1也可以通过例如如下所示的方法进行制造。
在上述图3(c)的工序后,通过例如化学蚀刻(湿法蚀刻)等公知的蚀刻法或剥离,将抗蚀膜10除去。
接着,在第1金属薄膜3的表面形成第2金属薄膜6,使其被覆接地层4及定位标记层5的整个表面(上表面和侧面)。
然后,在形成于接地层4及定位标记层5的上表面的第2金属薄膜6的表面(上表面)形成抗蚀膜后,通过蚀刻除去形成于第1金属薄膜3的表面、接地层4及定位标记层5的侧面的第2金属薄膜6。
接着,通过例如化学蚀刻(湿法蚀刻)等公知的蚀刻法或剥离,将抗蚀膜除去。
然后,通过与图3(f)~(h)的工序相同的方法获得配线电路基板1。
图1所示的配线电路基板1也可以通过上述未图示的方法进行制造,但如果采用图3所示的方法,不需要形成和除去抗蚀膜的工序,可以减少制造工序数。
图2为本发明的配线电路基板的另一实施方式的主要部分截面图。
图2所示的配线电路基板1中,除去了图1所示的配线电路基板1中金属支持基板2的表面上的从接地层4及定位标记层5暴露出来的第1金属薄膜3。
图2所示的配线电路基板1中,为了除去金属支持基板2的表面上的从接地层4及定位标记层5暴露出来的第1金属薄膜3,在图3(e)的工序中,通过例如化学蚀刻(湿法蚀刻)等公知的蚀刻法或剥离,将形成有抗蚀膜10的部分的第1金属薄膜3与抗蚀膜10一起除去。
图2所示的配线电路基板1中,第1金属薄膜3和第2金属薄膜6由互不相同的金属形成。
这样得到的配线电路基板1中,如图1和图2所示,在金属支持基板2上隔着第1金属薄膜3层叠有接地层4。因此,仅有金属支持基板2时,相对于金属支持基板2的导体布图8的传输损失大,而这样通过使接地层4介于金属支持基板2与导体布图8之间,可以减少导体布图8的传输损失。
而且,在这样得到的配线电路基板1中,如图1和图2所示,在接地层4及定位标记层5上隔着第2金属薄膜6层叠基底绝缘层7。因此,虽然在接地层4及定位标记层5上直接层叠基底绝缘层7时,在接地层4及定位标记层5与基底绝缘层7之间产生离子迁移现象,但这样通过使第2金属薄膜6介于接地层4及定位标记层5与基底绝缘层7之间,第2金属薄膜6成为阻隔层,可以防止离子迁移现象的发生。
此外,通过使第2金属薄膜6介于接地层4及定位标记层5与基底绝缘层7之间,由简单的层结构,可以充分实现接地层4及定位标记层5与基底绝缘层7的粘合性和导体布图8的导电性,确保良好的长期可靠性。特别是如果由铜形成接地层4及定位标记层5,由镍形成第2金属薄膜6,可以进一步提高接地层4及定位标记层5与基底绝缘层7的粘合性和导体布图8的导电性。
此外,使用感光性树脂以布图在第1金属薄膜3上形成基底绝缘层7时,如果在第1金属薄膜3的整面形成第2金属薄膜6,使其被覆接地层4及定位标记层5的整个表面,则定位标记层5的表面与其周围的表面由同样的第2金属薄膜6形成,所以在它们之间难以获得光学上可识别的对比。
但是,如果采用上述的配线电路基板1的制造方法,在使抗蚀膜10残存于第1金属薄膜3上的状态下,仅在接地层4及定位标记层5的上表面形成第2金属薄膜6后,除去抗蚀膜10,所以形成于定位标记层5的上表面的第2金属薄膜6与暴露于其周围的第1金属薄膜3之间可以获得光学上可识别的对比。因此,通过光学传感器可以准确地检出定位标记层5,可以高精度地形成基底绝缘层7。
此外,像图2所示的配线电路基板1那样,在除去抗蚀膜10的同时除去形成有抗蚀膜10的部分的第1金属薄膜3的情况下,形成于定位标记层5的上表面的第2金属薄膜6与暴露于其周围的金属支持基板2之间也可以获得光学上可识别的对比。因此,通过光学传感器可以准确地检出定位标记层5,可以高精度地形成基底绝缘层7。
配线电路基板1中,为了调整特性阻抗,如图1和图2所示,也可以根据需要通过蚀刻金属支持基板2,以所希望的形状进行切割,形成开口部11。
这样通过蚀刻在金属支持基板2上形成开口部11的情况下,以往的配线电路基板中,由于在金属支持基板2上直接层叠有接地层4及定位标记层5,因此接地层4及定位标记层5也被蚀刻。
但是,该配线电路基板1中,在金属支持基板2上层叠第1金属薄膜3,在该第1金属薄膜3上层叠接地层4及定位标记层5,因此通过蚀刻在金属支持基板2上形成开口部11的情况下,第1金属薄膜3成为阻隔层,可以防止接地层4及定位标记层5被蚀刻。
实施例
以下,例举实施例和比较例,进一步对本发明具体说明,但本发明并不局限于任何实施例和比较例。
实施例1
在厚25μm的由不锈钢形成的金属支持基板上,作为第1金属薄膜,通过溅射依次形成厚0.03μm的铬薄膜和厚0.07μm的铜薄膜(参看图3(a))。接着,使用干膜抗蚀剂形成与接地层及定位标记层都相反的布图的抗镀膜(参看图3(b))。接着,在从抗镀膜暴露出来的第1金属薄膜的整个表面上,作为接地层及定位标记层,通过电镀铜形成厚4.0μm的铜箔(参看图3(c))。接着,在从抗镀膜暴露出来的接地层及定位标记层的表面,作为第2金属薄膜,通过无电解镀形成厚0.1μm的镍薄膜(参看图3(d))。
接着,将抗镀膜通过化学蚀刻除去后(参看图3(e)),在第1金属薄膜的表面涂布感光性聚酰胺酸树脂的清漆(参看图4(a)),然后通过光学传感器检出定位标记层5,以定位标记为基准,在涂布的清漆上方设置曝光掩模,隔着曝光掩模进行曝光(参看图4(b)),然后显影(参看图4(c)),再通过加热固化,以布图形成厚10μm的由聚酰亚胺树脂形成的基底绝缘层,使其被覆第2金属薄膜的表面、接地层及定位标记层的侧面(参看图4(d)和图3(f))。
接着,在该基底绝缘层的表面,通过加成法以配线电路布图形成厚10μm的由铜形成的导体布图(参看图3(g))。然后,涂布感光性聚酰胺酸树脂的清漆,覆盖导体布图后,进行曝光和显影,再通过加热固化,在基底绝缘层上以布图形成厚5μm的由聚酰亚胺树脂形成的被覆绝缘层,使其被覆导体布图的整个表面(除了端子部)(参看图3(h))。然后,对端子部进行镀金,通过蚀刻将金属支持基板切割成所希望的形状,得到带电路的悬挂基板。
评价
(离子迁移现象的评价)
将实施例1中得到的带电路的悬挂基板在温度85℃、湿度85%、电压6V的条件下使用1000小时后,通过电阻值确认是否存在作为接地层及定位标记层的铜迁移到作为基底绝缘层的聚酰亚胺树脂的表面或内部。其结果,在实施例1中,第1金属薄膜成为阻隔层,没有发现离子迁移现象。
(传输效率的评价)
对于实施例1中得到的带电路的悬挂基板,测定输出信号强度(POUT)和输入信号强度(PIN),如下述式(1)所示,算出输出信号强度相对于输入信号强度的比例,评价传输效率。其结果,实施例1中,传输效率为79%。
传输效率(%)=PONT/PIN (1)
上述说明供作本发明示例的实施方式,但这仅作为示例,并不能成限定性的解释。对于本技术领域的从业者显而易见的本发明的变形例包括在后述的权利要求的范围内。
Claims (4)
1.配线电路基板,其特征在于,具备金属支持基板、形成于前述金属支持基板上的第1金属薄膜、形成于前述第1金属薄膜上的接地层及定位标记层、形成于前述接地层及前述定位标记层上的第2金属薄膜、形成于前述第2金属薄膜上的绝缘层以及形成于前述绝缘层上的导体布图。
2.如权利要求1所述的配线电路基板,其特征在于,前述接地层及前述定位标记层由铜形成,前述第2金属薄膜由镍形成。
3.配线电路基板的制造方法,其特征在于,包括
准备金属支持基板的工序、
在前述金属支持基板上形成第1金属薄膜的工序、
在前述第1金属薄膜上以布图形成抗蚀膜的工序、
在从前述抗蚀膜暴露出来的前述第1金属薄膜上形成接地层及定位标记层的工序、
在前述接地层及前述定位标记层上形成第2金属薄膜后除去前述抗蚀膜的工序、
在前述第2金属薄膜上形成绝缘层的工序
以及在前述绝缘层上形成导体布图的工序。
4.如权利要求3所述的配线电路基板的制造方法,其特征在于,前述接地层及前述定位标记层由铜形成,前述第2金属薄膜由镍形成。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005355089A JP4588622B2 (ja) | 2005-12-08 | 2005-12-08 | 配線回路基板の製造方法 |
JP2005355089 | 2005-12-08 | ||
JP2005-355089 | 2005-12-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1979673A true CN1979673A (zh) | 2007-06-13 |
CN1979673B CN1979673B (zh) | 2011-04-06 |
Family
ID=38130802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006101667427A Expired - Fee Related CN1979673B (zh) | 2005-12-08 | 2006-12-07 | 配线电路基板及其制造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7501581B2 (zh) |
JP (1) | JP4588622B2 (zh) |
CN (1) | CN1979673B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5175779B2 (ja) * | 2008-04-18 | 2013-04-03 | 日東電工株式会社 | 配線回路基板の製造方法 |
KR200448259Y1 (ko) | 2009-07-07 | 2010-03-29 | 윤성훈 | 전자 담배 |
JP6021211B2 (ja) * | 2010-04-30 | 2016-11-09 | 大日本印刷株式会社 | サスペンション用基板、サスペンション、素子付サスペンションおよびハードディスクドライブ |
KR101140429B1 (ko) * | 2010-09-14 | 2012-04-30 | 삼성테크윈 주식회사 | 방열회로기판 및 그 제조 방법 |
US8587903B2 (en) * | 2011-11-22 | 2013-11-19 | Tdk Corporation | Suspension with high conductivity ground layer |
TWI505551B (zh) * | 2012-05-28 | 2015-10-21 | Wistron Neweb Corp | 天線的形成方法及壓合頭 |
CN103474760B (zh) * | 2012-06-08 | 2015-09-30 | 启碁科技股份有限公司 | 天线的形成方法及压合头 |
US9736924B2 (en) * | 2013-02-26 | 2017-08-15 | Tatsuta Electric Wire & Cable Co., Ltd. | Reinforcing member for flexible printed wiring board, flexible printed wiring board, and shield printed wiring board |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2773147B2 (ja) * | 1988-08-19 | 1998-07-09 | 株式会社ニコン | 露光装置の位置合わせ装置及び方法 |
JPH08307020A (ja) * | 1995-05-08 | 1996-11-22 | Nitto Denko Corp | 回路形成用基板および回路基板 |
CN1090200C (zh) * | 1996-02-13 | 2002-09-04 | 日东电工株式会社 | 电路基片,形成电路的支承基片及其生产方法 |
JP2995164B2 (ja) * | 1997-07-23 | 1999-12-27 | サンコール株式会社 | 磁気ヘッドスライダ支持機構及びその製造方法 |
CN1294788C (zh) * | 1997-12-11 | 2007-01-10 | 伊比登株式会社 | 多层印刷电路板的制造方法 |
JP2001135938A (ja) * | 1999-11-08 | 2001-05-18 | Nippon Mektron Ltd | 可撓性多層回路基板 |
JP2001257449A (ja) * | 2000-01-06 | 2001-09-21 | Dainippon Printing Co Ltd | 配線基板と配線基板の製造方法 |
US6480359B1 (en) * | 2000-05-09 | 2002-11-12 | 3M Innovative Properties Company | Hard disk drive suspension with integral flexible circuit |
US6862189B2 (en) * | 2000-09-26 | 2005-03-01 | Kabushiki Kaisha Toshiba | Electronic component, circuit device, method for manufacturing the circuit device, and semiconductor device |
JP4477213B2 (ja) * | 2000-10-04 | 2010-06-09 | 古河電気工業株式会社 | 回路基板及び回路基板の製造方法 |
US6801402B1 (en) * | 2002-10-31 | 2004-10-05 | Western Digital Technologies, Inc. | ESD-protected head gimbal assembly for use in a disk drive |
JP2005011387A (ja) | 2003-06-16 | 2005-01-13 | Hitachi Global Storage Technologies Inc | 磁気ディスク装置 |
JP2005317631A (ja) * | 2004-04-27 | 2005-11-10 | Alps Electric Co Ltd | 電子回路基板 |
-
2005
- 2005-12-08 JP JP2005355089A patent/JP4588622B2/ja not_active Expired - Fee Related
-
2006
- 2006-12-07 US US11/634,868 patent/US7501581B2/en not_active Expired - Fee Related
- 2006-12-07 CN CN2006101667427A patent/CN1979673B/zh not_active Expired - Fee Related
-
2009
- 2009-01-22 US US12/320,257 patent/US20090142478A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
CN1979673B (zh) | 2011-04-06 |
JP2007158249A (ja) | 2007-06-21 |
US20090142478A1 (en) | 2009-06-04 |
JP4588622B2 (ja) | 2010-12-01 |
US7501581B2 (en) | 2009-03-10 |
US20070131449A1 (en) | 2007-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1979673B (zh) | 配线电路基板及其制造方法 | |
JP4178077B2 (ja) | 配線回路基板 | |
EP1633174B1 (en) | Wired circuit board with partially embedded terminal portions | |
US8030576B2 (en) | Wired circuit board with interposed metal thin film and producing method thereof | |
CN101123852A (zh) | 电路基板及其制造方法 | |
EP1635624A2 (en) | Wired circuit board | |
EP1651016A2 (en) | Wired circuit board comprising terminals for connecting to external terminals through molten metal | |
JP2008060263A (ja) | 配線回路基板およびその製造方法 | |
JP2008211257A (ja) | 集積型可融リンクを有するプリント回路板アセンブリ | |
KR100874172B1 (ko) | 연성인쇄회로기판의 제조방법 및 이를 이용하여 형성된연성 인쇄회로기판의 금속 배선패턴 | |
TW200939927A (en) | Wiring substrate and its manufacturing process | |
JP2007088056A (ja) | 配線回路基板 | |
CN101115349A (zh) | 布线电路基板 | |
CN1976556B (zh) | 配线电路基板 | |
CN102686023A (zh) | 配线电路基板及其制造方法 | |
CN111837210B (zh) | 布线基板及其制造方法 | |
CN209949555U (zh) | 线路板 | |
JP2004014975A (ja) | 金属箔付フレキシブル回路基板 | |
JP4128998B2 (ja) | 配線回路基板およびその製造方法 | |
JP2009146926A (ja) | 多層配線板及びその製造方法 | |
JP4676631B2 (ja) | 回路付サスペンション基板、その接続端子部の製造方法およびその接続端子部の接続方法および接続構造 | |
JP2008010496A (ja) | 実装基板の作製方法 | |
JP3733644B2 (ja) | 2層配線基板及びその製造方法 | |
JP3709035B2 (ja) | 2層配線基板、及びその製造方法 | |
JP2008109147A (ja) | 配線回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110406 Termination date: 20191207 |
|
CF01 | Termination of patent right due to non-payment of annual fee |