KR101140429B1

KR101140429B1 - 방열회로기판 및 그 제조 방법

Info

Publication number: KR101140429B1
Application number: KR1020100090211A
Authority: KR
Inventors: 박하나; 이민우
Original assignee: 삼성테크윈 주식회사
Priority date: 2010-09-14
Filing date: 2010-09-14
Publication date: 2012-04-30
Also published as: KR20120028162A

Abstract

본 발명은 상면에는 방열패턴이 형성되고, 하면에는 삽입패턴이 형성된 도전성의 베이스부재 및 절연층과 도전층으로 이루어진 적층부재를 포함하고, 상기 절연층은 상기 삽입패턴을 매립하도록 배치되며, 상기 도전층에는 회로패턴이 형성된 것을 특징으로 하는 방열회로기판과 도전성의 베이스부재를 준비하고, 절연층과 도전층으로 이루어진 적층부재를 준비하는 단계와 상기 베이스부재의 하면에 삽입패턴을 형성하는 단계와 상기 절연층이 상기 삽입패턴을 매립하도록 상기 적층부재를 상기 베이스부재에 접합하는 단계 및 상기 베이스부재의 상면에 방열패턴을 형성하고 상기 도전층에 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 방열회로기판 제조 방법에 관한 것으로서, 본 발명에 따르면 방열을 위한 추가적이 구조체 없이도 회로기판의 방열성능이 향상될 수 있어 전자제품의 고집적화에 따른 부품의 발열문제를 해결할 수 있다.

Description

방열회로기판 및 그 제조 방법{RADIANT HEAT CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF}

본 발명은 방열회로기판 및 그 제조방법에 관한 것으로서, 보다 상세하게는 인쇄회로기판의 방열 및 냉각효율을 현저히 개선할 수 있는 방열회로기판 및 그 제조 방법에 관한 것이다.

일반적으로 인쇄회로기판(Printed Circuit Board)은 페놀수지 절연판 또는 에폭시수지 절연판 등의 일측면에 구리 등의 박판을 부착시킨 다음 회로의 배선 패턴에 따라 식각(선상의 회로만 남기고 부식시켜 제거)하여 필요한 회로를 구성하고 부품들을 부착 탑재시키기 위한 구멍을 뚫어 형성한 것으로서, 배선 회로면의 수에 따라 단면기판?양면기판?다층기판 등으로 분류되며 층수가 많을수록 부품의 실장력이 우수, 고정밀제품에 채용된다.

이러한 인쇄회로기판에 고정된 많은 전자부품들 예컨대 파워 트랜지스터나 반도체 소자 등은 동작을 할 때 많은 전력을 소비하므로 그 표면이나 리드선으로부터 많은 열이 방출되며, 이러한 열에 의해 인쇄회로기판에 설치되는 각종 전자부품들이 열화되어 수명이 단축되거나 오동작을 일으키는 원인을 초래하였다.

특히 근래 들어, 전자부품 기술이 고도화됨에 따라 집적도가 높아지고 경량화되어 가고 있으며, 이러한 부품의 고집적화에 따른 부품의 발열문제가 심각하여 이에 대한 기술개발의 필요성이 절실히 요구되고 있다.

이를 해결하기 위하여 방열판 구조를 가진 회로기판(대한민국 공개특허공보 제10-2005-0122365호)이나 도 1a 및 도 1b에 도시된 바와 같이 히트싱크(30)를 장착한 인쇄회로기판(10) 등이 제시되고 있으나 이러한 기술들은 방열을 위하여 별도의 추가적인 구조체를 포함하여야 하기 때문에 각종 전자제품의 슬림화 추세에 적절히 대응할 수 없는 문제점이 있다. 더구나, 추가적인 구조체를 포함하기 때문에 제품의 단가가 상승하고 고장의 원인이 되는 문제점을 안고 있다.

한편, 방열효율을 높이기 위하여 추가적인 구조체를 부가하는 대신에 인쇄회로기판의 소재나 재질을 변경하고자 하는 연구도 진행되고 있다. 예를 들어, 기판을 알루미늄 재질로 사용한다든지, 방열이나 흡열을 위한 별도의 층을 기판에 코팅하는 방법을 채택하기도 한다. 그러나 이러한 방법 역시 인쇄회로기판에서 발생되는 열을 충분히 방열시키지 못하는 문제점이 있다.

따라서 본 발명은 현저히 향상된 방열효율로서 제품의 신뢰도를 개선할 수 있고 초박형의 제품에도 채용될 수 있을 뿐만 아니라 제조를 위한 작업시간이 단축될 수 있는 방열회로기판 및 그 제조 방법을 제공하는 것을 목적으로 한다.

상기 과제를 해결하기 위하여 본 발명은,

(1) 상면에는 방열패턴이 형성되고, 하면에는 삽입패턴이 형성된 도전성의 베이스부재 및 절연층과 도전층으로 이루어진 적층부재를 포함하고, 상기 절연층은 상기 삽입패턴을 매립하도록 배치되며, 상기 도전층에는 회로패턴이 형성된 것을 특징으로 하는 방열회로기판을 제공한다.

(2) 상기 (1)에 있어서, 상기 적층부재는 그 하부에 칩 실장공간이 형성된 것을 특징으로 하는 방열회로기판을 제공한다.

(3) 상기 (2)에 있어서, 상기 칩 실장공간은 드릴 비트 또는 레이저 가공에 의해 형성되는 것을 특징으로 하는 방열회로기판을 제공한다.

(4) 상기 (1)에 있어서, 상기 베이스부재는 구리-니켈-구리의 3층 구조로 이루어진 것을 특징으로 하는 방열회로기판을 제공한다.

(5) 상기 (1)에 있어서, 상기 방열패턴과 상기 회로패턴은 한번의 패터닝(patterning) 공정을 통해 함께 형성되는 것을 특징으로 하는 방열회로기판을 제공한다.

(6) 상기 (1)에 있어서, 상기 적층부재는 PCC(Prepreg Coated Copper)인 것을 특징으로 하는 방열회로기판을 제공한다.

(7) 상기 (1)에 있어서, 상기 베이스부재의 두께는 50 ~ 100㎛인 것을 특징으로 하는 방열회로기판을 제공한다.

(8) 상기 (1)에 있어서, 상기 절연층의 두께는 80 ~ 100㎛인 것을 특징으로 하는 방열회로기판을 제공한다.

또한, 상기 과제를 해결하기 위하여 본 발명은,

(9) 도전성의 베이스부재를 준비하고, 절연층과 도전층으로 이루어진 적층부재를 준비하는 단계; 상기 베이스부재의 하면에 삽입패턴을 형성하는 단계; 상기 절연층이 상기 삽입패턴을 매립하도록 상기 적층부재를 상기 베이스부재에 접합하는 단계; 및 상기 베이스부재의 상면에 방열패턴을 형성하고 상기 도전층에 회로패턴을 형성하는 단계;를 포함하는 것을 특징으로 하는 방열회로기판 제조 방법을 제공한다.

(10) 상기 (9)에 있어서, 상기 삽입패턴을 형성하는 단계는, 상기 베이스부재의 하면에 레지스트를 적층하고, 노광 및 현상을 행한 후, 에칭에 의해 상기 삽입패턴을 형성하는 것을 특징으로 하는 방열회로기판 제조 방법을 제공한다.

(11) 상기 (9)에 있어서, 상기 적층부재의 하부에 칩 실장공간을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 방열회로기판 제조 방법을 제공한다.

(12) 상기 (11)에 있어서, 상기 칩 실장공간은 드릴 비트 또는 레이저 가공에 의해 형성된 것을 특징으로 하는 방열회로기판 제조 방법을 제공한다.

(13) 상기 (9)에 있어서, 상기 방열패턴과 상기 회로패턴을 형성하는 단계는, 상기 베이스부재의 상면과 상기 도전층의 하면에 레지스트를 적층하고, 노광 및 현상을 행한 후, 에칭에 의해 상기 방열패턴과 상기 회로패턴을 형성하는 것을 특징으로 하는 방열회로기판 제조 방법을 제공한다.

(14) 상기 (9) 또는 (11)에 있어서, 반도체 칩을 실장하는 단계;를 더 포함하는 것을 특징으로 하는 방열회로기판 제조 방법을 제공한다.

(15) 상기 (9)에 있어서, 상기 베이스부재는 구리-니켈-구리의 3층 구조로 이루어진 것을 특징으로 하는 방열회로기판 제조 방법을 제공한다.

(16) 상기 (9)에 있어서, 상기 적층부재는 PCC(Prepreg coated copper)인 것을 특징으로 하는 방열회로기판 제조 방법을 제공한다.

(17) 상기 (9)에 있어서, 상기 베이스부재의 두께는 50 ~ 100㎛인 것을 특징으로 하는 방열회로기판 제조 방법을 제공한다.

(18) 상기 (9)에 있어서, 상기 절연층의 두께는 80 ~ 100㎛인 것을 특징으로 하는 방열회로기판 제조 방법을 제공한다.

상술한 바와 같은 본 발명에 따른 방열회로기판 및 방열회로기판의 제조 방법은, 회로기판 일면을 이용하여 방열패턴을 형성하게 되므로 방열을 위한 별도의 히트싱크나 냉각팬을 부착할 필요가 없게 되어 패키지 두께의 증가가 없고 반도체 칩까지도 회로기판 내부에 실장 가능하므로 경박단소 효과를 그대로 구현할 수 있다.

또한, 방열패턴 및 회로패턴을 한번의 패터닝 공정에서 함께 형성하므로 제조가 용이하고 제조 시간이 크게 단축될 수 있다.

또한, 절연층 내부로 삽입패턴이 매립됨으로써 그 하부의 도전층과의 간격이 가까워지게 되어 열 전달이 잘 이루어지고 방열성능이 향상된다.

도 1a 내지 도 1b는 종래기술에 따른 히트싱크를 장착한 인쇄회로기판을 도시한 도면,
도 2는 본 발명에 따른 방열회로기판을 나타내는 사시도,
도 3은 본 발명에 따른 방열회로기판을 나타내는 단면도,
도 4는 방열회로기판에 반도체 칩이 결합된 것을 나타내는 사시도,
도 5는 방열회로기판에 반도체 칩이 결합된 것을 나타내는 단면도,
도 6a 내지 도 6b는 본 발명에 따른 방열회로기판에 칩 실장공간이 형성된 것을 나타내는 단면도,
도 7은 본 발명에 따른 방열회로기판의 제조 방법을 설명하는 순서도,
도 8은 베이스부재와 적층부재를 준비하는 단계(s100)를 나타내는 단면도,
도 9a 내지 도 9b는 삽입패턴을 형성하는 단계(s200)를 나타내는 단면도,
도 10은 적층부재와 베이스부재를 접합하는 단계(s300)를 나타내는 단면도,
도 11a 내지 도 11b는 방열패턴 및 회로패턴을 형성하는 단계(s400)를 나타내는 단면도,
도 12a 내지 도 12b는 본 발명에 따른 방열회로기판에 반도체 칩을 실장하는 단계(s500)를 나타내는 단면도,
도 13a 내지 도 13e는 본 발명에 따른 방열회로기판에 칩 실장공간을 형성하여 반도체 칩을 실장하는 단계를 나타내는 단면도.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 보다 상세하게 설명한다.

도면에서 동일 또는 균등물에 대해서는 동일 또는 유사한 도면부호를 부여하였으며, 기판의 상하 방향은 도면을 기준으로 하여 설명하였다. 또한 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한, 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다.

먼저, 본 발명의 실시예에 따른 방열회로기판의 구조에 대하여 설명한다.

도 2는 본 발명의 실시예에 따른 방열회로기판의 사시도를 나타내며, 도 3은 본 발명의 실시예에 따른 방열회로기판의 단면도를 나타낸다.

도 2 및 도 3을 참조하면, 본 발명의 실시예에 따른 방열회로기판은 베이스부재(100)와 적층부재(200)를 포함하여 구성되고, 상기 베이스부재(100)는 다시 방열패턴(110)과 삽입패턴(120)을 포함하며, 상기 적층부재(200)는 절연층(210)과 회로패턴(221)이 형성된 도전층(220)을 포함하여 구성된다.

상기 베이스부재(100)는 구리, 알루미늄 등과 같이 전기 전도성이 있는 소재로 이루어 진다.

본 발명의 경우 상기 베이스부재(100)의 상면에는 방열패턴(110)이 형성되고 하면에는 삽입패턴(120)이 형성되는 것을 특징으로 하므로, 이러한 패턴이 형성될 공간을 확보하기 위해 상기 베이스부재(100)가 50 ~ 100㎛ 정도의 두께를 가지는 것이 바람직하다. 베이스부재(100)가 지나치게 얇으면 방열패턴(110)이 공기와 접촉하는 면적이 줄어들게 되어 회로기판에서 발생되는 열을 충분히 방열시키지 못하게 되고, 반대로 베이스부재(100)가 지나치게 두꺼우면 초박형 제품에 적용하기 어렵게 된다.

상기 베이스부재(100)는 구리-니켈-구리의 3층 구조로 이루어질 수 있다. 도 3에서는 이러한 3층 구조의 베이스부재(100)를 도시하고 있는데, 니켈층(115)을 중심으로 하여 상부의 구리층은 방열패턴(110)으로 형성되고, 하부의 구리층은 삽입패턴(120)으로 형성된다. 에칭 공정에서 니켈층(115)이 에칭 레지스트로서 작용하여 에칭되는 깊이를 회로기판 전체에서 일정하게 하므로 방열패턴(110)과 삽입패턴(120)의 신뢰성이 향상된다.

방열패턴(110)은 도 2에 도시된 바와 같이 복수의 직육면체의 형상이 소정의 간격을 가지고 돌출되도록 형성할 수 있다. 방열패턴(110) 사이의 간격을 통해 냉각공기의 소통이 원활해 지고, 방열패턴(110)이 직육면체 형상으로 돌출됨으로써 냉각공기와 접촉되는 면적이 확장되어 냉각효율이 상승한다.

상기와 같은 직육면체 형상으로 이루어진 방열패턴(110)의 높이는 기판에 실장되는 전자부품들의 발열량 및 열전도율 등을 고려하여 적절히 선택할 수 있다.

또한, 상기 방열패턴(110)과 회로패턴(221)은 한번의 패터닝(patterning) 공정을 통해 함께 형성될 수 있는데, 패터닝(patterning) 공정은 노광 공정, 현상 공정 및 에칭 공정을 포함하는 것으로서 널리 알려져 있다. 방열패턴(110)과 회로패턴(221)을 함께 형성하는 방법과 관련해서는 하기의 방열회로기판 제조 방법에서 구체적으로 설명한다.

한편, 상기 적층부재(200)는 절연층(210)과 도전층(220)으로 구성되며 상기 베이스부재(100)의 삽입패턴(120)을 적층부재(200)의 절연층(210)이 매립하도록 배치된다. 삽입패턴(120)은 회로기판 내에서 삽입패턴(120) 하부의 열을 상부의 방열패턴(110)으로 전달하는 열 전달 기능을 수행하는 것으로서, 이러한 삽입패턴(120)은 회로패턴으로 형성될 수도 있다. 기존의 인쇄회로기판의 경우 절연층(210)으로 단순히 열경화성 수지만을 사용함으로써 열이 절연층(210)의 간섭에 의해 충분히 방출되지 못하고 기판에 누적되어 전기소자에 손상을 입힐 염려가 있었으나 본 발명의 경우에는 이러한 문제점을 해결하기 위하여 절연층(210)의 내부로 삽입패턴(120)이 매립되도록 구성된다.

도 3에 도시된 바와 같이 절연층(210) 내부로 삽입패턴(120)이 매립됨으로써 하부 도전층(220)까지의 거리가 가까워지고 절연층(210)에 비해 열 전도도가 높은 삽입패턴(120)에 의해 상부의 방열패턴(110) 쪽으로 열이 효과적으로 전달되어 냉각성능이 향상된다.

상기 적층부재(200)로서는 PCC(Prepreg Coated Copper)가 사용될 수 있는데, PCC는 상기 절연층(210)을 형성하는 프리프레그층(prepreg)과 프리프레그층의 일면에 배치되어 상기 도전층(220)을 형성하는 동박(copper foil)으로 이루어진다. 즉, PCC는 프리프레그층과 동박(copper foil)이 일체화된 것이다. 프리프레그층은 수지층 내부에 강화재가 함침된 구조를 갖는다. 수지층은 절연성과 열경화성을 가진 수지재로 이루어지며 대표적인 것으로 에폭시(epoxy) 수지가 있다. 강화재로는 유리(glass)가 이용된다.

상기 적층부재(200)의 두께는 그 역할을 고려하여 적절히 선택될 수 있다.

효과적인 열 방출을 위해 절연층(210)의 두께를 낮게 형성할 수도 있으나, 절연층(210)의 두께가 낮을수록 방열성능은 좋아지는 반면 내전압성은 떨어지기 때문에 일반적으로 절연층(210)의 두께는 80 ~ 100㎛ 범위에서 선택되는 것이 바람직하다.

도 4는 반도체 칩(300)과 전도성 와이어(310)가 회로기판에 결합된 것을 나타내는 사시도이며, 도 5는 그 단면도이다.

도 4 및 도 5에 도시된 바와 같이 상기 적층부재(200)의 도전층(220) 하부에 반도체 칩(300)을 배치하고 전도성 와이어(310)를 이용하여 회로패턴(221)과 반도체 칩(300)을 전기적으로 연결한다. 그리고 상기 반도체 칩(300)과 전도성 와이어(310)를 보호하기 위하여 회로기판의 표면을 에폭시 등의 봉지재(400)를 사용하여 몰딩(molding)한다.

한편, 도 6에 도시된 바와 같이 상기 적층부재(200)는 그 하부에 칩 실장공간(240)을 형성할 수 있다. 상기 적층부재(200)의 하부에서 일부를 제거함으로써 칩 실장공간(240)을 형성하게 되는데, 이를 위해서는 회로패턴(221)을 형성할 때 반도체 칩이 배치될 공간(222)을 미리 확보하여 형성해야 하고, 절연층(210)의 일 부분을 소정 깊이까지 삭제 가공해야 한다. 반도체 칩(300)이 상기 칩 실장공간(240) 내부로 실장되면 반도체 패키지 전체의 두께가 얇아지게 되는데, 이러한 두께의 차이는 도 5와 비교해 보아도 알 수 있으며, 이로 인해 방열성능이 향상되면서도 얇은 두께를 유지하는 반도체 패키지를 제공할 수 있게 되어 전자제품의 고집적화에 따른 부품의 발열문제를 해결할 수 있다.

상기 칩 실장공간(240)은 드릴 비트 또는 레이저를 이용하여 절연층(210)의 일부를 물리적으로 삭제 가공함으로써 형성할 수 있다.

이하, 본 발명의 실시예에 따른 방열회로기판의 제조 방법에 대하여 설명한다.

도 7은 본 발명의 일 실시예에 따른 방열회로기판 제조 방법의 순서도이다.

도 7에 나타난 실시예에 따른 방열회로기판 제조 방법은, 크게 도전성의 베이스부재(100)를 준비하고, 절연층(210)과 도전층(220)으로 이루어진 적층부재(200)를 준비하는 단계(s100)와 상기 베이스부재(100)의 하면에 삽입패턴(120)을 형성하는 단계(s200)와 상기 절연층(210)이 상기 삽입패턴(120)을 매립하도록 상기 적층부재(200)를 상기 베이스부재(100)에 접합하는 단계(s300)와 상기 베이스부재(100)의 상면에 방열패턴(110)을 형성하고 상기 도전층(220)에 회로패턴(221)을 형성하는 단계(s400) 및 상기 적층부재(200)의 하부에 칩 실장공간(240)을 형성하는 단계(s500)로 구성될 수 있다.

도 7에 나타난 방열회로기판의 제조 방법은 이하의 도 8 내지 도 13의 도면들에 의해 상세히 설명된다.

도 8은 도 7에 나타난 방열회로기판 제조 방법에서 방열패턴(110) 및 회로패턴을 형성하기 위하여 도전성의 베이스부재(100) 및 적층부재(200)(미도시)를 준비하는 단계(s100)를 도시한 도면이다.

베이스부재(100)는 전기 전도성이 있는 소재를 사용하며, 도시된 바와 같이 구리-니켈-구리의 3층 구조로 이루어질 수 있다.

적층부재(200)는 절연층(210)과 도전층(220)으로 구성되며, 상술한 바와 같이 PCC(Prepreg Coated Copper)가 사용될 수 있다.

베이스부재(100)는 그 상면에 방열패턴(110)이 형성되어야 하고 하면에 삽입패턴(120)이 형성되어야 하므로 50 ~ 100㎛ 정도의 두께를 가지는 것이 바람직하며, 상기 절연층(210)은 방열성 및 내전압성을 고려하여 80 ~ 100㎛ 정도의 두께를 가지는 것이 바람직하다.

도 9a와 도 9b는 상기 베이스부재(100)의 하면에 삽입패턴(120)을 형성하는 단계(s200)를 나타낸다.

본 발명에 따른 방열회로기판의 경우 삽입패턴(120)은 회로기판 내에서 삽입패턴(120) 하부의 열을 상부의 방열패턴(110)으로 전달하는 열 전달 기능을 수행한다. 이러한 삽입패턴(120)은 회로패턴이 될 수도 있다.

삽입패턴(120)은 패터닝(patterning) 공정에 의해 형성될 수 있다. 도 9a는 드라이 필름 라미네이션 후 노광 및 현상하는 단계(s210)를 나타내며, 도 9b는 에칭하는 단계(s220)를 나타낸다. 즉 베이스부재(100)의 하면에 감광성 레지스트(130)층을 형성하고, 그 위에 마스크를 배치하여 노광한 후, 현상을 실시하고, 이후 에칭 용액으로 도전성 베이스부재(100)의 일부를 선택적으로 제거하는 단계들을 통해, 베이스부재(100)의 하면에 삽입패턴(120)을 형성할 수 있다. 감광성 레지스트(130)로는 드라이 필름(Dry Film)을 사용할 수 있고, 에칭 용액으로는 산성의 부식액이 사용되며, 에칭 이후 남아있는 드라이 필름(Dry Film)과 같은 레지스트(130)는 NAOH나 KOH를 사용하여 박리할 수 있다.

도 10은 상기 베이스부재(100)와 상기 적층부재(200)를 접합하는 단계(s300)를 도시한 단면도이다.

도 10에 나타난 접합단계(s300)에서는, 상기 베이스부재(100)의 삽입패턴(120)이 상기 적층부재(200)의 절연층(210)에 매립되도록 접합한다. 절연층(210) 내부로 삽입패턴(120)이 매립됨으로써 그 하부의 도전층(220)과의 간격이 가까워지게 되어 열 전달이 용이해지고 방열성능이 향상된다.

도 11a와 도 11b는 방열패턴(110)과 회로패턴(221)을 함께 형성하는 단계(s400)를 나타내는 도면이다.

본 발명에 따르면 방열패턴(110)과 회로패턴(221)이 한번의 패터닝(patterning) 공정을 통해 함께 형성될 수 있으므로 별도의 냉각핀이나 히트싱크를 부착할 필요가 없고 방열핀 구조를 형성하기 위한 별도의 공정도 필요하지 않게 되므로 회로기판 제조 작업이 간소화되고 제조 비용도 절감된다.

이를 구체적으로 살펴보면, 우선 도 11a와 같이 베이스부재(100)의 상면과 적층부재(200)의 도전층(220)의 하면에 감광성의 레지스트(230)를 적층하고, 그 위에 마스크를 배치하여 노광한 후 현상하는 단계(s410)를 거친다. 이때 상기 베이스부재(100)의 상면에 배치된 마스크에는 방열패턴(110)을 형성하기 위한 이미지가 제작되어 있고, 상기 도전층(220) 하면에 배치된 마스크에는 회로패턴(221)을 형성하기 위한 이미지가 제작되어 있다.

이후 에칭 용액으로 도전성 베이스부재(100)의 일부와 도전층(220) 일부를 선택적으로 제거하는 에칭 단계(s420)를 거치면 도 11b에 도시된 바와 같이 상기 베이스부재(100)의 상면에는 방열패턴(110)이 형성되고, 상기 도전층(220)의 하면에는 회로패턴(221)이 형성된다.

특히 베이스부재(100)가 도시된 바와 같이 구리-니켈-구리의 3층 구조로 이루어진 경우에는 가운데 니켈층(115)이 에칭 레지스트로 작용하여 방열패턴(110)과 삽입패턴(120)이 일정하게 형성될 수 있으므로 신뢰성이 향상된다.

도 12a와 12b는 반도체 칩을 실장하는 단계(s500)를 나타내는 도면이다.

칩 실장단계에서는 도 12a와 같이 반도체 칩(300)을 상기 회로패턴(221) 하부에 배치하고 전도성 와이어(310) 등으로 회로기판과 반도체 칩(300)을 전기적으로 연결하게 되며(s510), 이후 도 12b에 도시된 바와 같이 상기 반도체 칩(300)과 전도성 와이어(310)를 보호하기 위해 회로기판의 표면을 에폭시 등의 봉지재(400)를 사용하여 몰딩(molding)한다(s520).

도 13a 내지 13e는 칩 실장공간(240)을 형성하는 단계(s430)를 포함하여 반도체 칩을 실장하는 단계를 나타내는 도면이다.

본 발명은 방열성능이 향상되면서도 얇게 형성되어 초박형 제품에 적용할 수 있는 회로기판을 제공하는 것을 목적으로 하므로, 이를 위해 상기 적층부재(200)의 일부를 삭제하여 반도체 칩(300) 실장공간(240)을 형성할 수 있다.

칩 실장공간(240)을 형성하기 위해서는 상기 회로패턴(221)을 형성하는 단계에서부터 소정의 작업이 필요하다. 즉, 적층부재(200)를 베이스부재(100)에 접합하는 단계까지는 상기 도 8 내지 도 10에서 살펴본 단계와 같으나, 반도체 칩(300)을 적층부재(200)의 절연층(210)에 실장하기 위해서는 도 13b에 도시된 바와 같이 절연층(210) 하부에 있는 도전층(220)에서부터 반도체 칩(300)이 배치될 수 있는 공간(222)이 확보되어야 하기 때문이다.

이를 위해 상기 회로패턴(221)을 형성하기 위한 마스크를 제작하는 과정에서부터 반도체 칩(300)이 배치될 공간(222)을 고려하여 그 이미지를 제작해야 한다. 이렇게 제작된 마스크를 통해 노광, 현상 및 에칭 공정을 거치게 되면 도 13a 내지 도 13b에 나타나 있는 바와 같이 도전층(220)에 회로패턴(221)과 함께 반도체 칩(300)이 배치될 공간(222)이 함께 형성된다.

그 다음, 칩 실장공간(240)을 형성하는 단계(s430)를 실시한다. 드릴 비트나 레이저를 이용하여 상기 반도체 칩(300)이 배치될 공간(222)을 통해 외부로 노출된 절연층(210)을 물리적으로 제거하여 도 13c에 도시된 바와 같이 반도체 칩(300)의 실장공간(240)을 형성할 수 있다.

그 다음, 도 13d 및 도 13e에 도시된 바와 같이 상기 칩 실장공간(240)에 반도체 칩(300)을 결합하고 전도성 와이어(310) 등으로 회로패턴(221)과 전기적으로 연결한다. 이후 상기 반도체 칩(300)과 전도성 와이어(310)를 보호하기 위하여 회로기판의 표면을 에폭시 등의 봉지재(400)를 사용하여 몰딩(molding)한다.

이와 같은 방법으로 제조된 방열회로기판은 신속히 내부에 발생된 열을 방출할 수 있게 되어 신뢰성과 수명이 향상되며, 별도의 구조물(히트싱크, 냉각팬) 부착에 의한 패키지 두께의 증가가 없고 반도체 칩(300)까지도 회로기판 내부에 실장 가능하므로 경박단소 효과를 그대로 구현할 수 있다.

이상의 설명은, 본 발명의 구체적인 실시예에 관한 것이다. 본 발명에 따른 상기 실시예는 설명의 목적으로 개시된 사항이나 본 발명의 범위를 제한하는 것으로 이해되지는 않으며, 해당 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질을 벗어나지 아니하고 다양한 변경 및 수정이 가능한 것으로 이해되어야 한다. 따라서, 이러한 모든 수정과 변경은 특허청구범위에 개시된 발명의 범위 또는 이들의 균등물에 해당하는 것으로 이해될 수 있다.

100: 베이스부재 110: 방열패턴
120: 삽입패턴 130: 레지스트
200: 적층부재 210: 절연층
220: 도전층 221: 회로패턴
222: 칩 배치공간 230: 레지스트
240: 칩 실장공간 300: 반도체 칩
310: 전도성 와이어 400: 봉지재

Claims

상면에는 방열패턴이 형성되고, 하면에는 삽입패턴이 형성된 도전성의 베이스부재; 및
절연층과 도전층으로 이루어진 적층부재;를 포함하고,
상기 절연층은 상기 삽입패턴을 매립하도록 배치되며,
상기 도전층에는 회로패턴이 형성된 것을 특징으로 하는 방열회로기판.
제1항에 있어서,
상기 적층부재는 그 하부에 칩 실장공간이 형성된 것을 특징으로 하는 방열회로기판.
제2항에 있어서,
상기 칩 실장공간은 드릴 비트 또는 레이저 가공에 의해 형성되는 것을 특징으로 하는 방열회로기판.
제1항에 있어서,
상기 베이스부재는 구리-니켈-구리의 3층 구조로 이루어진 것을 특징으로 하는 방열회로기판.
제1항에 있어서,
상기 방열패턴과 상기 회로패턴은 한번의 패터닝(patterning) 공정을 통해 함께 형성되는 것을 특징으로 하는 방열회로기판.
제1항에 있어서,
상기 적층부재는 PCC(Prepreg Coated Copper)인 것을 특징으로 하는 방열회로기판.
제1항에 있어서,
상기 베이스부재의 두께는 50 ~ 100㎛인 것을 특징으로 하는 방열회로기판.
제1항에 있어서,
상기 절연층의 두께는 80 ~ 100㎛인 것을 특징으로 하는 방열회로기판.
도전성의 베이스부재를 준비하고, 절연층과 도전층으로 이루어진 적층부재를 준비하는 단계;
상기 베이스부재의 하면에 삽입패턴을 형성하는 단계;
상기 절연층이 상기 삽입패턴을 매립하도록 상기 적층부재를 상기 베이스부재에 접합하는 단계; 및
상기 베이스부재의 상면에 방열패턴을 형성하고 상기 도전층에 회로패턴을 형성하는 단계;를 포함하는 것을 특징으로 하는 방열회로기판 제조 방법.
제9항에 있어서,
상기 삽입패턴을 형성하는 단계는, 상기 베이스부재의 하면에 레지스트를 적층하고, 노광 및 현상을 행한 후, 에칭에 의해 상기 삽입패턴을 형성하는 것을 특징으로 하는 방열회로기판 제조 방법.
제9항에 있어서,
상기 적층부재의 하부에 칩 실장공간을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 방열회로기판 제조 방법.
제11항에 있어서,
상기 칩 실장공간은 드릴 비트 또는 레이저 가공에 의해 형성된 것을 특징으로 하는 방열회로기판 제조 방법.
제9항에 있어서,
상기 방열패턴과 상기 회로패턴을 형성하는 단계는, 상기 베이스부재의 상면과 상기 도전층의 하면에 레지스트를 적층하고, 노광 및 현상을 행한 후, 에칭에 의해 상기 방열패턴과 상기 회로패턴을 형성하는 것을 특징으로 하는 방열회로기판 제조 방법.
제9항 또는 제11항에 있어서,
반도체 칩을 실장하는 단계;를 더 포함하는 것을 특징으로 하는 방열회로기판 제조 방법.
제9항에 있어서,
상기 베이스부재는 구리-니켈-구리의 3층 구조로 이루어진 것을 특징으로 하는 방열회로기판 제조 방법.
제9항에 있어서,
상기 적층부재는 PCC(Prepreg coated copper)인 것을 특징으로 하는 방열회로기판 제조 방법.
제9항에 있어서,
상기 베이스부재의 두께는 50 ~ 100㎛인 것을 특징으로 하는 방열회로기판 제조 방법.
제9항에 있어서,
상기 절연층의 두께는 80 ~ 100㎛인 것을 특징으로 하는 방열회로기판 제조 방법.