CN1758443A - 高压工作场效应晶体管、其偏置电路以及高压电路 - Google Patents

高压工作场效应晶体管、其偏置电路以及高压电路 Download PDF

Info

Publication number
CN1758443A
CN1758443A CNA2005100656505A CN200510065650A CN1758443A CN 1758443 A CN1758443 A CN 1758443A CN A2005100656505 A CNA2005100656505 A CN A2005100656505A CN 200510065650 A CN200510065650 A CN 200510065650A CN 1758443 A CN1758443 A CN 1758443A
Authority
CN
China
Prior art keywords
effect transistor
drain
potential
source
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100656505A
Other languages
English (en)
Other versions
CN1758443B (zh
Inventor
林丰
长谷川尚
吉田宜史
小山内润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN1758443A publication Critical patent/CN1758443A/zh
Application granted granted Critical
Publication of CN1758443B publication Critical patent/CN1758443B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47B—TABLES; DESKS; OFFICE FURNITURE; CABINETS; DRAWERS; GENERAL DETAILS OF FURNITURE
    • A47B3/00—Folding or stowable tables
    • A47B3/06—Folding or stowable tables with separable parts
    • A47B3/063—Folding or stowable tables with separable parts combined with seats
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47B—TABLES; DESKS; OFFICE FURNITURE; CABINETS; DRAWERS; GENERAL DETAILS OF FURNITURE
    • A47B41/00—School desks or tables
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47B—TABLES; DESKS; OFFICE FURNITURE; CABINETS; DRAWERS; GENERAL DETAILS OF FURNITURE
    • A47B91/00—Feet for furniture in general
    • A47B91/02—Adjustable feet
    • A47B91/022—Adjustable feet using screw means
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47B—TABLES; DESKS; OFFICE FURNITURE; CABINETS; DRAWERS; GENERAL DETAILS OF FURNITURE
    • A47B91/00—Feet for furniture in general
    • A47B91/06—Gliders or the like
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47C—CHAIRS; SOFAS; BEDS
    • A47C7/00—Parts, details, or accessories of chairs or stools
    • A47C7/02—Seat parts

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

通过利用IC或LSI的标准功率电源电压的晶体管的组成部分，或者利用其制造工艺，在IC或LSI中形成高压工作场效应晶体管。为了提高场效应晶体管的工作电压，采取这样的措施：设置其电位分布根据漏极电位而变化的栅极。

Description

高压工作场效应晶体管、其偏置电路以及高压电路
技术领域
本发明涉及高压工作场效应晶体管、它们所用的偏置电路和使用它们的高压电路。该高压工作场效应晶体管是以这样一种电压工作的晶体管，其电压绝对值大于设计用于IC或者LSI中的标准功率电源电压的耐受电压的绝对值。
背景技术
在常规的高压场效应晶体管中，如图1所示，在高耐压绝缘膜480上设有高耐压漏区380或者以高电位偏置的场电极580，以提高漏极耐压。当在MOSIC或者MOSLSI中用作标准晶体管的场效应晶体管的栅极长度成为和亚微米相等或者比亚微米更小的尺寸时，进行如图2所示这样的设计，场效应晶体管具有轻度掺杂的漏区——称为轻掺杂漏极(LDD)或者漏区延伸340，以耐受标准功率电源电压。但是，高耐压漏区要求杂质浓度比轻掺杂漏区的低、长度或者深度比轻掺杂漏区的大，或者满足其中两项或者全部三项。由于这个缘故，在JP 2002-314044A中，通过结合杂质浓度和结深度各不相同的三个区来形成高耐压。注意在图1和图2中，附图标记100表示半导体衬底，附图标记200表示源区，附图标记300表示漏区，附图标记400表示栅极绝缘膜，而附图标记500表示导电栅极。
在这种情况下，当把高耐压场效应晶体管集成到IC或者LSI中时，为了形成高耐压的绝缘膜和高耐压的漏区，要求必须附加光掩模及额外的生产工序，这会导致高成本。此外，对于这样结构的晶体管，虽然有可能增高耐压，但是驱动电流的减小成了问题。同样，虽然用于标准电压的具有漏区延伸结构或者LDD结构的场效应晶体管的沟道长度能够增大以提高耐压，但是其提高程度低，并且驱动电流几乎与沟道长度成反比例的减小。当使用这种用于标准电压的场效应晶体管的栅极绝缘膜时，该场效应晶体管的耐压也同样受到该绝缘膜的耐压的限制。而且，假设在如硅晶绝缘体(SOI)的绝缘衬底之上的半导体薄膜中形成晶体管，则高电场集中于处于沟道漏极端的薄膜上。因此，通过使用现有技术来提高漏极耐压并维持大输出电流比在半导体衬底中形成晶体管的情况还要困难。
发明内容
根据上述，本发明的一个目的是利用场效应晶体管的结构部分，或者利用在标准功率电源电压之下IC或者LSI中工作的标准晶体管的工艺技术，在IC或LSI中形成高压工作的场效应晶体管。
为了达到上述目的，在本发明中，采取措施在栅极中提供将电场绝对值向漏极增大的电位分布，以增大场效应晶体管(为了简明起见，此后均指“高压工作场效应晶体管”)的工作电压。
为此，第一个解决方案采用如下结构和偏置条件。
即，高压工作场效应晶体管至少包括：衬底；在衬底表面设置的半导体沟道形成区；源区和漏区，用源区和漏区之间的半导体沟道形成区互相隔开；在半导体沟道形成区上设置的栅极绝缘膜；在栅极绝缘膜上设置的电阻性栅极；在该电阻性栅极的源区端部侧设置的源极侧电极，在该电阻性栅极的漏区端部侧设置的漏极侧电极，其中提供给源极侧电极信号电位，并提供给漏极侧电极偏置电位，该偏置电位的绝对值等于或大于给定电位的绝对值，且根据漏极电位的增大或减小而改变。
也就是如图3所示，栅极500用电阻性材料制造，在该栅极的源区200侧具有源极侧电极520，在该栅极的漏区300侧具有漏极侧电极530。现有技术中，信号电位Vg作为源极侧栅极电位Vsg提供给源极侧电极520，将信号电位Vg供给场效应晶体管的栅极；并且，“其绝对值等于或大于给定电位的绝对值且根据漏极电位的增大或减小而改变”的电位Vd1，作为漏极侧栅极电位Vdg提供给漏极侧电极530。电位Vd1是比源极电位Vs更接近于漏极电位Vd的电位，将在后面进行详细的描述。
假设Vdg＝Vd+Vg，那么当在沟道形成区130的耗尽层中的电荷或者假设为SOI衬底的所谓背栅极效应可被忽略时，如图4所示，离源极边缘为距离x处的栅极电位Vgx和沟道电位Vx显示出同样的变化。因此，在沟道内的电场变成接近为Vds/L恒定值(Vds＝(Vd-Vs)：L为沟道长度)。从而，实现的漏极耐压值可达到接近Ec×L的最大值，该值由半导体的击穿电场Ec和沟道长度L的积来决定。在沟道里的每个点上，栅极和源极之间的电位差同样变成几乎是恒定值(Vg-Vs)，因此局部没有大的电位差出现。由于这个缘故，栅极绝缘膜的所需要的耐压不必像漏极耐压所需要的那么高，因而可以通过IC或LSI中的标准栅极绝缘膜的厚度实现高压工作。但是，实际上，有关的耐压被小于Ec×L的最大值的漏极一衬底结耐压所限制。
要注意，虽然该结构和Vdg＝(Vd+Vg)的偏置条件作为文献1描述的实现可变电阻的方法而公知，但是在文献1即Yutaka Hayashi，KenjiNakahara，和Yasuo Tarui在电工实验室公报第40卷的第4和第5期的第73-81页(Bulletin of Electrotechnical Laboratory，Vol 40，Nos.4 and 5，pp.73 to 81)公开的“电阻性栅极可变电阻器”中，并没有公开将该结构用来实现高压工作。而且，如下所述，即使偏置电位处于Vdg＝(Vd+Vg)的偏置条件之外，也可以实现足够高压的工作。另外，即使在对栅极结构的要求不像文献1中所公开的条件那么严格时，仍可以获得高压工作的效果。也就是说，在文献1中，为了实现优良的线性可变电阻，要求源极侧电极和漏极侧电极仅在高于源区和漏区的地方接触电阻性栅极，并且该接触部分与沟道形成区的分界线对齐。但是，在本发明中，源极侧电极和漏极侧电极可接触电阻性栅极以在半导体沟道形成区之上形成延长重叠区。在本发明中，源极侧电极和电阻性栅极之间的接触部分甚至还可能延长到半导体沟道形成区之上的某个位置，这时就更有利于增益的设计。
虽然在JP，06-069500，A(1994)中公开了用于使得有效沟道长度可变的类似结构，但并没有利用该结构作为实现高压工作的结构。另外，其中并没有公开本发明的偏置电位条件。
上述的Vdg＝Vd+Vg＝Vd1是在理想情况中的电位供应条件。但是，即使当通过从Vd1中减去Vg而获得的值Vd2不是刚好为Vd本身时，如果该值Vd2是等于或大于Vd的值、或者是等于或小于Vd的值，只要该值Vd2表示比Vs更接近于Vd的电位，并且是根据Vd增大或减小中的增大和减小而变化的，也能出现高耐压效果。
即使本发明中的高压工作场效应晶体管是在半导体衬底中形成的，或者即使本发明中的高压工作场效应晶体管是在SOI衬底中形成的，当在该半导体衬底的耗尽层中的电荷的影响或者施加在输出特性上的来自该衬底的背栅极偏置效应不被忽略时，在以(Vd+Vth2-Vth1)而不是Vd来取代Vd2的情况下，沟道内的电场分布也可变得均匀。Vth1表示在沟道的源极边缘的栅极阈值电压，而Vth2表示在沟道的漏极边缘的栅极阈值电压。Vth1和Vth2分别根据Vs和Vd而变化。
在这样的方式中，从理想情况返回到实际问题中，因此在很多情况中，根据晶体管自身的二次效应和偏置电位供应电路的特性来建立Vd2＝Vd的关系未必是良策。如果Vd2与漏极电位一起增大或减小，而漏极电位绝对值很大，则在沟道的漏极边缘的电场和栅极绝缘膜的电位都是不严格的，因而可能实现高压工作场效应晶体管。
另外，即使以Vd2代替Vd1而不包含Vg，或者即使包含在Vd1中的Vg由等于或者小于在IC或LSI内的电源电位的第一恒定电位Vs1代替，也能出现高耐压效果。这是因为栅极绝缘膜差不多可以承受为在漏极侧电极和漏极之间的电位差而给在IC或LSI内的电源电压增加设计余量所得到的电压。通常，在很多情况中准备两种标准晶体管，即，一种用于内部逻辑的标准晶体管和一种用于外部接口的标准晶体管。因此，当高压要求优先于电流容量时，就可将该栅极绝缘膜的厚度和外部接口电路的电压用于本发明的晶体管。
而且，在本发明中，采取措施使得当漏极电位变小时，将Vd1保持在Vg或者第一恒定电位Vs1上而与Vd的变化无关，以防止漏极电流的减小。
在本发明中，Vg或者Vs1叫作“给定电位”，Vd2叫作“根据漏极电位的增大或减小而改变的电位”，Vd1叫作“其绝对值等于或大于给定电位的绝对值且根据漏极电位的增大或减小而改变的偏置电位”。
第二个解决方案的结构如下。
即，高压工作场效应晶体管至少包括：衬底；在衬底的表面中互相隔开的源区和漏区；在源区和漏区之间，设置在衬底表面上的半导体沟道形成区；在半导体沟道形成区上设置并且通过在源/漏极方向分割而获得的多个分栅极；以及在半导体沟道形成区和多个分栅极之间设置的多个栅极绝缘膜，其中：多个分栅极中的每一个都是电阻性的，并且在与源/漏极方向交叉的方向上具有两个端部，在两端相邻的分栅极沿着源/漏极方向互相交替地连接，以形成一个弯曲的栅极，而在源极侧端部和漏极侧端部中分别有源极侧电极和漏极侧电极；将信号电位供给源极侧电极，并给漏极侧电极提供其绝对值等于或大于给定电位的绝对值的、且根据漏极电位的增大或减小而改变的偏置电位。
第二个解决方案的变形1的结构如下。
即，高压工作场效应晶体管至少包括：衬底；在衬底表面中互相隔开的源区和漏区；在源区和漏区之间，在衬底表面上设置的半导体沟道形成区；在半导体沟道形成区上设置并通过在源/漏极方向分割而获得的多个分栅极；在半导体沟道形成区和多个分栅极之间设置的多个栅极绝缘膜，其中：多个分栅极中除了最接近源区的分栅极以外的每一个都是电阻性的，并且在与源/漏极方向交叉的方向上都具有两个端部，在两端相邻的分栅极沿着源/漏极方向互相交替地连接，以形成一个弯曲的栅极，而在源极侧端部和漏极侧端部中分别有源极侧电极和漏极侧电极；将信号电位供给最接近源区的分栅极；供给源极侧电极一个给定电位，并给漏极侧电极提供其绝对值等于或大于给定电位的绝对值的、且根据漏极电位的增大或减小而改变偏置电位。
在上述第二个解决方案及其变形中，当相邻的分栅极之间距离长的时候，某些情况下电流会减小或者工作变得不稳定。为了避免这种状态，要采用下述的结构。即，在多个分栅极之间的沟道形成区部分里提供具有与沟道载体相同导电类型的中间区。但是，当给半导体沟道形成区增加杂质而将半导体沟道形成区转变为耗尽型沟道时，某些情况下可省略中间区。
在第二个解决方案中，要达到与通过第一个解决方案在同样电平上的极端高压是不可能的。但它具有这样的优点，即该电阻性分栅极能够用模拟LSI中使用的多晶硅电阻或者不需硅化物化的多晶硅栅极来实现。
根据第一个解决方案的变形1的高压工作场效应晶体管，其中在第一个解决方案中的信号供给位置被设定为源极，采用下述结构。即，高压工作场效应晶体管至少包括：衬底；设置在衬底表面的半导体沟道形成区；源区和漏区，用源区和漏区之间的半导体沟道形成区互相隔开；在半导体沟道形成区上设置的栅极绝缘膜；在栅极绝缘膜上设置的电阻性栅极；在该电阻性栅极的源区端部侧设置的源极侧电极，在该电阻性栅极的漏区端部侧设置的漏极侧电极，其中：区至少信号电位和信号电流这二者之一被提供给源区；第一恒定电位被提供给源极侧电极，并且，一个其绝对值等于或大于第一恒定电位的绝对值、且根据漏极电位的增大或减小而改变的偏置电位被提供给漏极侧电极。
根据第二个解决方案的变形2的高压工作场效应晶体管，其中在该第二解决方案中的信号供应位置被设定为源极，采用下述结构。即，高压工作场效应晶体管至少包括：衬底；在衬底表面中设置的互相隔开的源区和漏区；在源区和漏区之间，在衬底表面设置的半导体沟道形成区；在半导体沟道形成区上设置并通过在源/漏极方向分割而获得的多个分栅极；在半导体沟道形成区和多个分栅极之间设置的多个栅极绝缘膜，其中：至少供给源区信号电位和信号电流这二者之一；多个分栅极的每一个都是电阻性的，并且在与源/漏极方向交叉的方向上具有两个端部，在两端相邻的分栅极沿着源/漏极方向互相交替地连接而形成一个弯曲的栅极，在源极侧端部和漏极侧端部分别设源极侧电极和漏极侧电极；供给源极侧电极第一恒定电位，并给漏极侧电极提供其绝对值等于或大于第一恒定电位的绝对值、且根据漏极电位的增大或减小而改变的偏置电位。
因为在用于产生电位以供给漏极侧电极的偏置电路中具有多种模式，因此将在其后的“优选实施例的详细描述”中描述。
为了减轻偏置电路的瞬态响应的延迟，与电阻或整流装置并联地连接一个容性元件，或者在某些情况下连接在两者之间。尽管以后介绍特定的实施例，但在某些情况中，该容性元件通过配线或任意元件拓扑地连接在漏区和漏极侧电极之间。
半导体衬底可以作为衬底使用，在其表面上形成本发明的高压工作场效应晶体管。
衬底可以为SOI衬底，在其表面上形成了与支持衬底绝缘的半导体薄膜，玻璃衬底或者有机薄板可以用作该支持衬底，其上形成本发明的高压工作场效应晶体管。
在使用本发明的高压工作场效应晶体管的每一个高压工作电路中，用在偏置电路中的以及用作本发明的高压工作场效应晶体管，最好是具有下述结构的高压工作电路元件。
即，高压工作电路元件至少包括：第一绝缘栅场效应晶体管；与第一绝缘栅场效应晶体管互补的第二场效应晶体管；第一电阻，其一端连接至第一绝缘栅场效应晶体管的漏极；第二电阻，其一端连接至第一绝缘栅场效应晶体管的源极，其中：将第一电位供给第一电阻的另一端，将第二电位供给第二电阻的另一端；第二场效应晶体管是根据本发明的第一个解决方案和第二个解决方案之一的高压工作场效应晶体管；第二场效应晶体管的源极连接到第一绝缘栅场效应晶体管的漏极；将第二电位供给第二场效应晶体管的漏极侧电极，第二场效应晶体管的源极侧电极连接到第一绝缘栅场效应晶体管的源极；第一绝缘栅场效应晶体管的一个栅极被设为输入端；从第一绝缘栅场效应晶体管的源极和漏极中选定一个点设为输出端。
当使用根据本发明第二个解决方案的变形1的高压工作场效应晶体管时，高压工作电路元件采用下述结构。
即，高压工作电路元件至少包括：第一绝缘栅场效应晶体管；与第一绝缘栅场效应晶体管互补的第二场效应晶体管；第一电阻，其一端连接至第一绝缘栅场效应晶体管的漏极；第二电阻，其一端连接至第一绝缘栅场效应晶体管的源极，其中：将第一电位供给第一电阻的另一端，将第二电位供给第二电阻的另一端；第二场效应晶体管是根据本发明的第二个解决方案的变形1的高压工作场效应晶体管；第二场效应晶体管的源极连接到第一绝缘栅场效应晶体管的漏极；将第二电位供给第二场效应晶体管的漏极侧电极，并且最接近第二场效应晶体管源区的分栅极以及第二场效应晶体管的源极侧电极连接到第一绝缘栅场效应晶体管的源极；第一绝缘栅场效应晶体管的栅极被设为输入端；从第一绝缘栅场效应晶体管的源极和漏极中选定一个点设为输出端。
在多数情况中，为了保证高压工作电路元件的瞬态响应特性，在输入端和第一绝缘栅场效应晶体管的源极之间连接一容性元件。另外，即使在输入端和输出端之间连接一容性元件，瞬态响应特性也能得到保证。
在本发明中，如pn结电容或者MIS电容那样用于IC中的元件可被用作该容性元件。
本发明的效果如下：
1.高压工作场效应晶体管可以通过采用为标准电压而开发晶体管的截面结构来实现，只增加不多的栅极制造过程，无需在晶体管中形成具有传统特定截面结构的高耐压结构(平面图案的变化是必须的)。
注意，如果能与传统高耐压截面结构结合，则高压工作场效应晶体管可以在更高的电压下工作。
2.和其沟道长度延长以改善其耐压的晶体管相比，高压工作和驱动电流都可以得到改善。
3.尽管偏置电路是必须的，但是高压工作场效应晶体管也可以通过标准电压IC的生产工艺来实现。即使有改进，高压工作的实现也无需增加很多改动。
4.如果有用于标准电压IC或者标准电压LSI的输出晶体管(通常具有比内电压更高的电压容量)，则已准备用于输出晶体管的栅极绝缘膜可以转向用于本发明的高压工作场效应晶体管的栅极绝缘膜。
5.因此，能够输出高压的IC或者LSI可以通过标准IC生产线来生产。
6.在半导体薄膜中形成的场效应晶体管(以在SOI衬底中、在玻璃衬底上或者在有机衬底上的TFT(薄膜晶体管)为代表，传统上难以在保证电流容量的同时实现高压工作)也可在高压下工作。
7.通过引入本发明的第一个解决方案的变形1和第二个解决方案的变形2，可以使得标准电压信号区域和高压工作区域在IC或者LSI芯片内彼此分离。因此，可以避免从低压工作区域内部形成高压互连的危险，也可以通过以低振幅传送标准电压信号一直到高压工作区域来抑制信号延迟。
附图说明
在附图中：
图1是表示传统高耐压MOS晶体管的截面示意图；
图2是表示具有小尺寸栅极长度的MOS晶体管的截面示意图；
图3是解释根据本发明的第一解决方案的场效应晶体管的截面示意图；
图4是表示栅极电位、沟道电位和沟道电场分布三者之间的关系的曲线图，解释根据本发明的第一解决方案的高压工作；
图5是场效应晶体管的平面图，解释根据本发明的第二解决方案；
图6是场效应晶体管的平面图，解释根据本发明的第二解决方案的变形；
图7是提供电位给本发明的高压工作场效应晶体管的实施例1的偏置电路的示意电路图；
图8是提供电位给本发明的高压工作场效应晶体管的实施例2的偏置电路的示意电路图；
图9是提供电位给本发明的高压工作场效应晶体管的实施例3的偏置电路的示意电路图；
图10是用于解释本发明的高压工作电路元件的连接关系的电路图，部分以框图表示；和
图11是提供电位给本发明的高压工作场效应晶体管的实施例4的偏置电路的示意电路图。
具体实施方式
本发明的优选实施例的描述将在下文中主要给出，主要描述设为N沟道高压工作场效应晶体管的情形。如果电压关系的符号在正和负之间转换，并将绝对值用于幅值关系，N导电型转化成P导电型，则该描述也适用于P沟道场效应晶体管。
根据本发明的实施例1的高压工作场效应晶体管如图3中所示，至少包括：衬底100；在衬底100的表面中设置的半导体沟道形成区130；源区200和漏区300，用其间的半导体沟道形成区130互相隔开；在半导体沟道形成区130上设置的栅极绝缘膜400；在栅极绝缘膜400上设置的电阻性栅极500；在该电阻性栅极500的源极侧设置的源极侧电极520，在该电阻性栅极500的漏极侧设置的漏极侧电极530。
当分别在源区200和漏区300之上设有源极侧电极520和漏极侧电极530时，使栅极绝缘膜400延伸以致覆盖在半导体沟道形成区130侧之上的源区200的边缘和在半导体沟道形成区130侧之上的漏区300的边缘，或者绝缘膜在源极侧电极和漏极侧电极之下设置另一个绝缘膜。
将作为传统信号电位Vg的源极侧栅极电位供给源极侧电极520，并将作为电位Vd1的漏极侧栅极电位供给漏极侧电极530，该电位Vd1比源极电位更接近漏极电位，从而实现高的漏极耐压。
最好电阻性栅极500部分没有掺入杂质，或其由多晶硅薄膜形成，该薄膜中杂质的增加量被设定为等于或少于1018原子/cm3。有时候，附着漏极侧电极530和源极侧电极520的栅极部分掺入了更高浓度的杂质。因为扩散到多晶物质中的杂质的扩散常数比扩散到单晶物质中的杂质的扩散常数大，所以掺入杂质的地点或位置是由考虑扩散常数的差异来决定的。
根据本发明的实施例2的高压工作场效应晶体管如图5中所示，包括：衬底100；在衬底100的表面中设置的互相隔开的源区200和漏区300；在源区200和漏区300之间，在衬底100的表面上具有半导体沟道形成区130(如图5所示，由于所设的多个中间区230，该区被分成几部分130-1、130-2和130-3)；在半导体沟道形成区130上设有通过栅极绝缘膜提供的栅极。该栅极在源/漏极方向分成多个分栅极，并且是电阻性的。同样，如图5的平面图中所示，在与源/漏极方向交叉的方向(沟道宽度W方向)中的两个端部中相邻的分栅极沿着源/漏极方向互相交替地连接，以形成一个栅极502，在源极侧端部设有源极侧电极522，在漏极侧端部设有漏极侧电极532。与实施例1类似，将信号电位供给源极侧电极522，并给漏极侧电极532提供其绝对值等于或大于给定电位的绝对值的、且根据漏极电位的增大或减小而改变的偏置电位，从而允许实现高压工作场效应晶体管。
在此情形中，由于在漏极侧电极532和源极侧电极522之间可以获得远距离，所以电阻性栅极部分的薄膜电阻可以比图3中所示实施例1中的小一个或多个数量级，因此电阻性栅极部分能够以与模拟MOSIC的多晶硅电阻相同的杂质浓度来形成，这样更有利。
注意，在图5中，附图标记30表示接触孔，附图标记205表示源极互连，附图标记305表示漏极互连，附图标记535表示漏极侧栅极互连，附图标记522源极侧栅极互连。
而且，本发明的实施例2的变形1如图6中的平面图所示。如图中所示，为了使得电路设计简单，使最接近源区200的分栅极500-1与另一个分栅极502不相连，且在多数情况中为低电阻或具有导电性。即，根据实施例1的变形1的高压工作场效应晶体管至少包括：衬底100；在衬底100的表面中互相隔开的源区200和漏区300；在衬底100的表面中设置的半导体沟道形成区130，位于源区200和漏区300之间；在半导体沟道形成区130上设置并通过在源/漏极方向分割而获得的多个电阻性分栅极500-1和502；在半导体沟道形成区130和多个电阻性分栅极500-1、502之间设置的多个栅极绝缘膜，其中：除最接近源区200的分栅极500-1以外的分栅极502是电阻性的，在与源/漏极方向交叉的方向上的两端部中相邻分栅极沿着源/漏极方向互相交替地连接，以形成一个弯曲的栅极502，在源极侧端部上设有源极侧电极522，在漏极侧端部上设有漏极侧电极532；将信号电位供给最接近源区200的分栅极500-1；并且供给源极侧电极522一给定电位，给漏极侧电极532提供其绝对值等于或高于给定电位、且根据漏极电位的增大或减小而改变的偏置电位。由此可以获得高压工作场效应晶体管。
在此情况中，在较接近源区200的分栅极502的端部和较接近漏区300的分栅极502端部上，分别具有电阻性栅极的源极侧电极522和漏极侧电极532。
在图6中，附图标记500-15表示通过接触孔30延伸到分栅极500-1的互连件。通过该互连件500-15将信号电位Vg供给分栅极500-1。
将给定电位(Vs1和Vg之一)供给栅极的源极侧电极522，将偏置电位Vd1供给栅极的漏极侧电极532。
为了增大高频输入阻抗，供给源极侧电极522的给定电位可固定在Vs1上。同样在此情况中，可以获得耐压改善的结果。
为了进一步增大高频特性，可以在源极侧电极522和AC接地点之间接入具有电容分量的元件(例如PN结电容器或者MIS电容器)。
根据实施例1的变形1(其中信号供应位置被设定为源极)提供的高压工作场效应晶体管中，至少包括：衬底；在衬底表面中设置的半导体沟道形成区；源区和漏区，用其间的半导体沟道形成区互相隔开；在半导体沟道形成区上设置的栅极绝缘膜；在栅极绝缘膜上设置的电阻性栅极；在该电阻性栅极的源区端部设置的源极侧电极；在该电阻性栅极的漏区端部设置的漏极侧电极，其中：给源区提供信号电位和信号电流这二者中的至少一个；给源极侧电极提供第一恒定电位，并给漏极侧电极提供其绝对值等于或高于第一常数电位的绝对值且根据漏极电位的增大或减小而改变的偏置电位。
根据实施例2的变形2(其中信号供应位置被设定为源极)提供的高压工作场效应晶体管中，至少包括：衬底；在衬底的表面中互相隔开的源区和漏区；在源区和漏区之间，在衬底的表面中设置的半导体沟道形成区；在半导体沟道形成区上设置并通过在源/漏极方向分割而获得的多个分栅极；在半导体沟道形成区和多个分栅极之间设置的多个栅极绝缘膜，其中：给源区提供信号电位和信号电流中的至少一个；每一个分栅极都是电阻性的，在与源/漏极方向交叉的方向上的两端部中相邻的分栅极沿着源/漏极方向互相交替地连接而形成一个弯曲的栅极，并且在源极侧端部和漏极侧端部上分别设有源极侧电极和漏极侧电极；供给源极侧电极第一恒定电位，并给漏极侧电极提供其绝对值等于或高于第一常数电位的绝对值且根据漏极电位的增大或减小而改变的偏置电位。
实施例1的变形1和实施例2的变形2中每个的高压工作电位的源极都通过导电性互连件连接到IC或者LSI内提供的标准晶体管的漏极，藉此，标准电压信号能够转换到高压工作信号。
而且，标准电压信号区域和高压工作区域可彼此分离。因此，能够避免在低压工作区域内形成高压互连的危险，也能通过以低振幅传送标准电压信号一直到高压工作区域来抑制信号延迟。
为了获得上述结果，选择第一恒定电位Vs1作为给定电位，用于实施例2的高压工作场效应晶体管的栅极偏置电位。
在本发明中，当有多个电源电压时，选择驱动电流值和耐压因它而成为最优的电压作为Vs1。这时，其厚度准备用来耐受在IC或者LSI生产工艺中的电压的栅极绝缘膜作为电阻性栅极下的绝缘膜使用。
在本发明中，偏置电位Vd1中的Vd2随着Vd的增大或减小而增大或减小。但是，Vd2和Vd不必具有线性关系。
在上述第二个解决方案及其变形中，如果相邻分栅极之间的距离长，那么在相邻分栅极之间的沟道电阻变大，并且工作在某些情况下变得不稳定。因而，在很多情况中，在相邻的分栅极之间的半导体沟道形成区内，分别设有各具有与沟道载体相同导电性的中间区230(230-1，…，230-(k-1))。中间区230-1，…，230-(k-1)将半导体沟道形成区130分成半导体沟道形成区130-1，130-2，…，130-k。
当源区和漏区中的每一个都由半导体形成时，中间区230-1，…，230-(k-1)可以用与形成源区、漏区的相同工艺形成。若具有多种加工的MOSIC生产工艺包括漏区延伸或者LDD工艺，则也可采用。
因为不需要到中间区的任何互连，所以也无需在例如源/漏区的高杂质区内提供接触孔，因而这部分区域可以控制到最小。
本发明也可以运用到具有LDD或者漏区延伸结构的晶体管中。
本发明应用在在半导体衬底内形成高压工作场效应晶体管上，在通常所说的半导体—绝缘体(SOI：semiconductor-on-insulator)衬底内形成高压工作场效应晶体管上，它具有在支持衬底表面上形成的、与支持的衬底、玻璃衬底、有机薄板等等绝缘的半导体薄膜；以及在半导体—无绝缘体(SON：semiconductor-on-nothing)衬底内形成的高压工作场效应晶体管上，具有与在从左手侧到右手侧的空腔上保持的支持衬底绝缘的半导体薄膜。
本发明的用于高压场效应晶体管的偏置电位产生电路(在下文中指的是缩写为“偏置电路”)的实施例1至少包括具有至少两个输入端和一个输出端的加法器，其中，一个随着漏极电位的增大或减小而改变的电位被加到两个输入端之一，给两个输入端中的另一个施加给定电位；该加法器的输出端的电位作为偏置电位加到漏极侧电极。
如图7中所示，加法器44是用于将分别施加到输入端60-1和60-2的电位之和输出到输出端60-3的算术运算电路。因此，当分别供给一端60-1和另一端60-2电位Vd2和Vg时，加法器44输出Vg+Vd2(＝Vd1)的电位到输出端60-3。该偏置电位通过输出端60-3加到漏极侧电极。
在上述的偏置电路的实施例1中，即使当供给加法器44的另一输入端60-2的是第一恒定电位Vs1，而不是Vg时，也可以给本发明的高压工作场效应晶体管的漏极侧电极以偏置电位。在此情况中，建立了Vd1＝Vs1+Vd2的关系。在本发明中，Vg和Vs1全都指的是给定电位。
在很多情况下，本发明的高压工作场效应晶体管的高压电源转换成加法器44的电源。将本发明的技术也用到构成该算术运算电路44的晶体管中，从而可以输出高电压。
具有比实施例1的偏置电路更简单的元件配置的偏置电路的实施例2，用于将一个电位加到本发明的高压工作场效应晶体管的漏极侧电极，如图8中的实施例所示。从图8中可明显看出，实施例2的偏置电路至少包括两个串联电阻50-0和50-1，其中从高压电源给两串联电阻50-0和50-1的一端60-1施加一电位，其另一端60-0连接到漏极；将偏置电位从两串联电阻50-0和50-1之间的节点60-3加到漏极侧电极。
注意，在图8中，符号VH表示高压电源电位，两串联电阻的电阻值通常被选为使VH×(在漏极侧电阻的电阻值)/(两串联电阻的电阻值)成为给定值Vs1的值。
如果有些时候在此偏置电路中，每个电阻50-0和50-1的电阻值很大，则连接到节点60-3的寄生电容也很大，偏置电位不会跟随在漏区中的电位高速变化。为了改善偏置电位的瞬态响应，可以在节点60-0和60-3之间连接一个具有比寄生电容的电容值更大的容性元件。该连接拓扑等效于在漏区和漏极侧电极之间连接容性元件的情况。
在实施例2的偏置电路中，使电流从高压的源极流向漏极。在某些情况中，这种状态变成依赖于电阻的电阻值的问题。偏置电路的实施例3免除了流入漏极的电流，并且用来向例如图9中所示的本发明的高压工作场效应晶体管的漏极侧电极提供电位。从图9中可明显看出，实施例3的偏置电路至少包括彼此串联连接的整流装置43和电阻器50-2，其中在整流装置侧的串联连接终点60-0连接到漏极；给电阻器侧的串联终端60-2加上给定电位；将偏置电位从在整流装置43和电阻50-2之间的节点60-3加到漏极侧电极。
在实施例3中，例如整流装置43是通过PN结二极管、肖特基二极管、通过连接绝缘栅场效应晶体管的漏极和栅极形成的等效整流装置等来实现的。整流装置43是用来在漏极电位减小到接近接地电位时，防止所供电位的绝对值减小到等于或者低于|Vg|或者|V1|的电平。
尽管给定电位(Vg或Vs1)附加到供给串联终端60-0的电位为简便起见被忽略，当在此情况中建立起Vd＞＞Vg的关系时，仍可以充分得到高耐压效果。当在给定电位的附加被忽略的情况下，串联连接端60-0的电位变得等于或低于给定的电位+Vf时，在串联连接点60-3的电位被固定在给定电位附近。这里，符号Vf表示整流装置的正向电压。当通过具有栅极和漏极彼此相互连接的场效应晶体管实现整流装置时，正向电压Vf变成绝缘栅场效应晶体管的栅极阈值电压Vth43+ΔV。ΔV是对应于通过电阻50-2的电流而产生的栅极到源极电压的增量。
在此偏置电路中，当漏区电位以高于对应于时间常数的速度从VH变化到Vs1时，该时间常数由连接到节点60-3的寄生电容的电容值和电阻器50-2的电阻值决定，节点60-3的偏置电位的瞬态响应不能跟随漏区电位的瞬态变化。在此情况中，将具有比寄生电容更大电容值的容性元件连接在节点60-0和60-3之间，藉此可以改善偏置电位的瞬态响应特性。该连接拓扑地等效于在漏区和漏极侧电极之间连接容性元件的情况。
另一方面，在某些情况中，如果漏区电位的瞬态变化大，由于通过容性元件产生的节点60-3的电位的瞬态变化，节点60-3的电位的绝对值变得小于Vs1或者信号电位的绝对值。为了避免这种状态，整流装置(不同于整流装置43)的一端可以连接到节点60-3，并且可以将第二恒定电位供给该整流装置的另一端。为了防止该节点电位的绝对值变得和第一恒定电位相等或更低，将第二恒定电位的绝对值设定为通过从第一恒定电位的绝对值中减去整流装置的正向电位而获得的值。
该方法不仅能够用于图9中所示的偏置电路，而且也能用于图8中所示的偏置电路。另外，这变成拓扑地等效于整流装置的一端连接到漏极侧电极的情况。
作为应用了本发明的高压工作场效应晶体管的高压工作电路的一种模式，提供的高压工作电路元件至少包括：第一绝缘栅场效应晶体管；与第一绝缘栅场效应晶体管互补的第二场效应晶体管；第一电阻，其一端连接至第一绝缘栅场效应晶体管的漏极；第二电阻，其一端连接至第一绝缘栅场效应晶体管的源极，其中：将第一电位供给第一电阻的另一端，将第二电位供给第二电阻的另一端；第二场效应晶体管是根据本发明的第一个解决方案和第二个解决方案中的一个的高压工作场效应晶体管；第二场效应晶体管的源极连接到第一绝缘栅场效应晶体管的漏极；将第二电位供给第二场效应晶体管的漏极侧电极，第二场效应晶体管的源极侧电极连接到第一绝缘栅场效应晶体管的源极；第一绝缘栅场效应晶体管的栅极被设定为输入端；从第一绝缘栅场效应晶体管的源极和漏极中选定一个点设定为输出端。
当使用根据本发明的第二个解决方案的变形的高压工作场效应晶体管时，设有高压工作电路元件，其中至少包括：第一绝缘栅场效应晶体管；与第一绝缘栅场效应晶体管互补的第二场效应晶体管；第一电阻，其一端连接至第一绝缘栅场效应晶体管的漏极；第二电阻，其一端连接至第一绝缘栅场效应晶体管的源极，其中：将第一电位供给第一电阻的另一端，将第二电位供给第二电阻的另一端；第二场效应晶体管是根据本发明的第二个解决方案的变形的高压工作场效应晶体管；第二场效应晶体管的源极连接到第一绝缘栅场效应晶体管的漏极；第二电位供给第二场效应晶体管的漏极侧电极，并且最接近第二场效应晶体管源区的分栅极及源极侧电极连接到第一绝缘栅场效应晶体管的源极；第一绝缘栅场效应晶体管的栅极被设定为输入端；从第一绝缘栅场效应晶体管的源极和漏极中选定一个点设为输出端。
图10是部分以框图表示的解释本发明的高压工作电路元件的连接关系的电路图。在此图中，附图标记50-1和50-2分别表示第一电阻和第二电阻，附图标记45表示第一绝缘栅场效应晶体管，且附图标记45-200、45-300和45-500分别表示第一绝缘栅场效应晶体管的源极、漏极和栅极。附图标记46表示第二场效应晶体管，附图标记46-200、46-300、46-501、46-522和46-532分别表示第二场效应晶体管(高压工作场效应晶体管)46的源极和漏极、最接近源区的分栅极、源极侧电极和该栅极的漏极侧电极。附图标记60-1表示第一电阻50-1的另一端，其上具有第一电位V1；附图标记60-2表示第二电阻50-2的另一端，其上具有第二电位V2。第二电位V2加到第二场效应晶体管的漏极侧电极46-532。
当第二场效应晶体管是第一和第二解决方案的高压工作场效应晶体管时，不设最接近源区的分栅极46-501。
根据上述高压工作电路元件，设有：
高压工作电路元件，其中在源极侧和漏极侧电极之间使用电阻性栅极代替第二电阻，因而省略了第二电阻；
高压工作电路元件，其第一和第二电阻中的至少一个由多个串联电阻构成，它们之间的一个节点被定为输出端；
高压工作电路元件，其中第一电阻由多个串联电阻构成，并且第二场效应晶体管的源极连接在它们之间的一个节点上；
高压工作电路元件，其中第二电阻由多个串联电阻构成，且至少第二场效应晶体管的漏极、源极侧电极和漏极侧电极之一连接到多个串联电阻之间的一个节点上；
高压工作电路元件，其中将第二场效应晶体管的漏极连接到第二电位；
高压工作电路元件，其中第二场效应晶体管的漏极通过第三电阻连接到第二电位；
高压工作电路元件，其中第二场效应晶体管的漏极连接到第三电位；和
高压工作电路元件，其第一和第二电阻之一被设定为恒流元件。
此外，在常规技术范围内通过本领域技术人员的增加或修正而得到的各种电路元件也包括在本发明的范围内。
为了保证高压工作电路元件的瞬态响应特性，在很多情况中，在第一绝缘栅场效应晶体管的输入端和源极之间连接一个容性元件。
在高压工作电路元件的第一绝缘栅场效应晶体管的输入和源极输出之间会发生偏移量(第一绝缘栅场效应晶体管的栅极阈值电压+ΔV)。为了减小该偏移量，可以用耗尽型场效应晶体管制造第一绝缘栅场效应晶体管。这里，ΔV是对应于流过第二电阻的电流的必需的电压降，这对于第一绝缘栅场效应晶体管的栅极和源极之间的栅极阈值电压值是另外需要的。
当高压工作电路元件中第一绝缘栅场效应晶体管的栅极阈值电压和第二场效应晶体管的栅极阈值电压在绝对值上差不多彼此相等时，发生在第一绝缘栅场效应晶体管的输入和漏极输出之间的偏移几乎得到了补偿。
注意，在高压工作电路元件中，可以通过互连和电阻这二者之一将第三电位供给第二场效应晶体管的漏极。
在实施例2的偏置电路中，来自偏置电路的电流流入本发明的高压工作场效应晶体管的漏极。另外，在实施例3的偏置电路中，增加了偏置电路的电阻，它与本发明的高压工作场效应晶体管的漏极输出电阻并联。当这些在性能或者产品图像方面成为问题时，将绝缘栅场效应晶体管加入到偏置电路中，并将漏极电压输入到其栅极，由此解决这个问题。可以在该偏置电路的基础上利用高压工作电路元件。
利用高压工作电路元件的偏置电路的实施例4将在下文中描述。即，如图11中的实施例所示，在高压工作电路元件中，第一电位被设定为高压电源电位VH，第二电位被设定为接地电位，且通过第三电阻50-3将接地电位供给第二场效应晶体管46的漏极。
第一绝缘栅场效应晶体管45的栅极45-500连接到本发明的高压工作场效应晶体管的漏极，并且将偏置电位从节点60-3供给到本发明的高压工作场效应晶体管的漏极侧电极，节点60-3位于第一绝缘栅场效应晶体管45的漏极45-300和第一电阻50-1之间。
在图11中，附图标记50-2表示第二电阻，且附图标记45-200表示第一绝缘栅场效应晶体管的源极。附图标记46-200、46-300、46-501、46-522和46-532分别表示第二场效应晶体管(高压工作场效应晶体管)46的源极和漏极、最接近源区的分栅极、该栅极的源极侧电极和漏极侧电极。当第二场效应晶体管为第一和第二解决方案的高压工作场效应晶体管时，最接近源区的分栅极46-501不是必需的。
如果第三电阻的电阻值用(第一电阻的电阻值)×(Vs1-Vth46-ΔV)/(VH-Vs1)表示，则当漏极电压变成低电位时，供给漏极侧电极的电位不从Vs1向接地电位变化。这里，(Vth46+ΔV)是当用(VH-Vs1)/(第一电阻的电阻值)表示的电流流过第二场效应晶体管时所需要的栅极到源极电压。
即使当第三电阻与第一电阻在第一电阻的第一绝缘栅场效应晶体管45侧串联，并且将偏置电位从在它们之间的一个节点加到本发明的高压工作场效应晶体管漏极侧电极时，所获的结果也相似。在此情况中，可以将其绝对值等于或小于第二电位绝对值的第三电位供给第二场效应晶体管的漏极。
即使当第三电阻被除去，并且将电位(Vs1-Vth46-ΔV)加到第二场效应晶体管46的漏极时，所获得的结果也相似。
在高压工作电路元件及其变形中，有可能配置一个用于本发明的高压工作场效应晶体管的偏置电路，这也是在如下情况下：第二电位被加到第二场效应晶体管的漏极；第一和第二电位之一设定为高压电源的电位，且其另一个设定为接地电位和给定电位中的一个；第一绝缘栅场效应晶体管的栅极连接到本发明的高压工作场效应晶体管的漏极；并且偏置电位从输出端加到漏极侧电极。
为了实现本发明的每一个实施例的偏置电路的电阻，而不用新增加特别的生成工艺或者仅仅需要很少的修改，可能要使用在模拟MOSIC中使用的多晶硅电阻、通过将离子注入工艺转而用于LDD或者漏区延伸等在衬底表面上形成的杂质层。最好使用具有几乎线性特性的电阻作为该电阻。但是，对于需要高薄膜电阻的低功耗应用来说，有可能使用场效应晶体管的沟道电阻、在例如SOI衬底或者玻璃衬底、有机薄板等等的绝缘衬底上形成的半导体薄膜。在此情况中，电阻不必具有线性电阻特性。
本发明包括其结构或者偏置电位在公知技术范围内作了改变的晶体管。而且，结合了本发明的结构合并的复合晶体管同样也包括在本发明的范围内。另外，除在本发明的偏置电路中所描述的元件以外，在常规技术范围内增加了例如电阻、容性元件或者晶体管等元件的偏置电路也包括在本发明的范围内。

Claims (32)

1.高压工作场效应晶体管，至少包括：
衬底；
在衬底表面内设置的半导体沟道形成区；
源区和漏区，用源区和漏区之间的半导体沟道形成区互相隔开；
在半导体沟道形成区上设置的栅极绝缘膜；
在栅极绝缘膜上设置的电阻性栅极；
在该电阻性栅极的源区末端侧设置的源极侧电极，以及在该电阻性栅极的漏区末端侧设置的漏极侧电极，
其中，信号电位被供给源极侧电极，并给漏极侧电极提供其偏置电位的绝对值等于或大于给定电位的绝对值且根据漏极电位的增大或减小而改变的偏置电位。
2.高压工作场效应晶体管，至少包括：
衬底；
在衬底的表面内互相隔开的源区和漏区；
在源区和漏区之间，在衬底表面内设置的半导体沟道形成区；
在半导体沟道形成区上设置并且通过在源/漏极方向分割而获得的多个分栅极；和
在半导体沟道形成区和多个分栅极之间设置的多个栅极绝缘膜，
其中：
多个分栅极中的每一个都是电阻性的，并且在与源/漏极方向交叉的方向上具有两个端部，在两个端部中相邻的分栅极沿着源/漏极方向互相交替地连接，以形成一个弯曲的栅极，并在源极侧端部和漏极侧端部中分别设有源极侧电极和漏极侧电极；和
信号电位供给源极侧电极，并给漏极侧电极提供其偏置电位的绝对值等于或大于给定电位的绝对值且根据漏极电位的增大或减小而改变的偏置电位。
3.高压工作场效应晶体管，至少包括：
衬底；
在衬底的表面内互相隔开的源区和漏区；
在源区和漏区之间，在衬底表面中设置的半导体沟道形成区；
在半导体沟道形成区设置并通过在源/漏极方向分割而获得的多个分栅极；和
在半导体沟道形成区和多个分栅极之间设置的多个栅极绝缘膜，
其中：
除了最接近源区的分栅极外，每一个分栅极都是电阻性的，并且在与源/漏极方向交叉的方向上具有两个端部，在两个端部中相邻的分栅极沿着源/漏极方向互相交替地连接，以形成一个弯曲的栅极，并在源极侧端部和漏极侧端部中分别设有源极侧电极和漏极侧电极；
信号电位供给最接近源区的分栅极；和
供给源极侧电极给定电位，并给漏极侧电极提供其偏置电位的绝对值等于或大于给定电位的绝对值且根据漏极电位的增大或减小而改变的偏置电位。
4.根据权利要求2或3中所述的高压工作场效应晶体管，其中，在多个分栅极之间的沟道形成区部分分别具有中间区，每个中间区的导电类型与沟道载体相同。
5.高压工作场效应晶体管，至少包括：
衬底；
在衬底的表面内设置的半导体沟道形成区；
源区和漏区，用源区和漏区之间的半导体沟道形成区互相隔开；
在半导体沟道形成区上设置的栅极绝缘膜；
在栅极绝缘膜上设置的电阻性栅极；和
在该电阻性栅极的源区端部侧设置的源极侧电极，以及在该电阻性栅极的漏区端部侧设置的漏极侧电极，
其中：
信号电位和信号电流中的至少一个加到源区；和
给源极侧电极提供第一恒定电位，并给漏极侧电极提供其绝对值等于或大于第一恒定电位的绝对值且根据漏极电位的增大或减小而改变的偏置电位。
6.高压工作场效应晶体管，至少包括：
衬底；
在衬底的表面内互相隔开的源区和漏区；
在源区和漏区之间，在衬底表面内设置的半导体沟道形成区；
在半导体沟道形成区上设置的、通过在源/漏极方向分割而获得的多个分栅极；和
在半导体沟道形成区和多个分栅极之间设置的多个栅极绝缘膜，
其中：
给源区提供信号电位和信号电流中的至少一个；
多个分栅极的每一个都是电阻性的，在与源/漏极方向交叉的方向上各具有两个端部，在两个端部相邻的分栅极沿着源/漏极方向互相交替地连接，以形成一个弯曲的栅极，并在源极侧端部和漏极侧端部中分别具有源极侧电极和漏极侧电极；以及
给源极侧电极提供第一恒定电位，给漏极侧电极提供其绝对值等于或大于第一常数电位的绝对值且根据漏极电位的增大或减小而改变的偏置电位。
7.根据权利要求6中所述的高压工作场效应晶体管，其中，在多个分栅极之间的沟道形成区部分分别具有中间区，每个中间区的导电类型与沟道载体相同。
8.根据权利要求1、2、3和4之一中所述的高压工作场效应晶体管，其中，在漏区和漏极侧电极之间连接有容性元件。
9.根据权利要求5、6和7之一中所述的高压工作场效应晶体管，其中，在漏区和漏极侧电极之间连接有容性元件。
10.根据权利要求1、2、3、4和8之一中所述的高压工作场效应晶体管，其中，整流装置的一端连接到漏极侧电极，且第二恒定电位供给该整流装置的另一端。
11.根据权利要求5、6、7和9之一中所述的高压工作场效应晶体管，其中，整流装置的一端连接到漏极侧电极，且第二恒定电位供给该整流装置的另一端。
12.根据权利要求1-11之一中所述的高压工作场效应晶体管，其中，所述衬底是半导体衬底。
13.根据权利要求1-11之一中所述的高压工作场效应晶体管，其中，所述衬底是在支持衬底表面上设有与该支持衬底绝缘的半导体薄膜的衬底。
14.用于根据权利要求1、2、3、4、8和10之一中所述的高压工作场效应晶体管的偏置电路，包括至少一个具有至少两个输入端和一个输出端的加法器，
其中：
给两个输入端之一提供随着漏极电位的增大或减小而改变的电位，给两个输入端中的另一个提供给定电位；和
加法器的输出端的电位作为偏置电位供给漏极侧电极。
15.用于根据权利要求5、6、7、9和11之一中所述的高压工作场效应晶体管的偏置电路，包括至少一个具有至少两个输入端和一个输出端的加法器，
其中：
给两个输入端之一提供随着漏极电位的增大或减小而改变的电位，给两个输入端中的另一个提供第一恒定电位；和
加法器的输出端的电位作为偏置电位供给漏极侧电极。
16.用于根据权利要求1-11之一中所述的高压工作场效应晶体管的偏置电路，包括至少两个串联电阻，
其中：
高压电源的电位供给两个串联电阻器中的串联连接端部之一端，其串联连接端部分的另一端连接到漏极；和
偏置电位从在两个串联电阻之间的节点加到漏极侧电极。
17.用于根据权利要求1、2、3、4、8和10之一中所述的高压工作场效应晶体管的偏置电路，包括串联连接的至少一个整流装置和电阻，
其中：
在整流装置一侧的串联连接端连接到漏极；
给定电位加到电阻侧串联连接端；和
偏置电位从在整流装置和电阻之间的节点加到漏极侧电极。
18.用于根据权利要求5、6、7、9和11之一中所述的高压工作场效应晶体管的偏置电路，包括串联连接的整流装置和电阻，
其中：
整流装置侧的串联连接端连接到漏极；
第一恒定电位加到电阻侧的串联连接端；和
偏置电位从在整流装置和电阻之间的节点加到漏极侧电极。
19.高压工作电路元件，至少包括：
第一绝缘栅场效应晶体管；
与第一绝缘栅场效应晶体管互补的第二场效应晶体管；
第一电阻，其一端连接至第一绝缘栅场效应晶体管的漏极；和
第二电阻，其一端连接至第一绝缘栅场效应晶体管的源极，
其中：
第一电位供给第一电阻的另一端，第二电位供给第二电阻的另一端；
第二场效应晶体管是根据权利要求1、2、4、8和10之一中所述的高压工作场效应晶体管；
第二场效应晶体管的源极连接到第一绝缘栅场效应晶体管的漏极；
第二电位供给第二场效应晶体管的漏极侧电极，第二场效应晶体管的源极侧电极连接到第一绝缘栅场效应晶体管的源极；
第一绝缘栅场效应晶体管的栅极被设定为输入端；和
从第一绝缘栅场效应晶体管的源极和漏极中选定一个点设为输出端。
20.高压工作电路元件，至少包括：
第一绝缘栅场效应晶体管；
与第一绝缘栅场效应晶体管互补的第二场效应晶体管；
第一电阻，其一端连接至第一绝缘栅场效应晶体管的漏极；和
第二电阻，其一端连接至第一绝缘栅场效应晶体管的源极，
其中：
第一电位供给第一电阻的另一端，第二电位供给第二电阻的另一端；
第二场效应晶体管是根据权利要求3、4、8和10之一中所述的高压工作场效应晶体管；
第二场效应晶体管的源极连接到第一绝缘栅场效应晶体管的漏极；
第二电位供给第二场效应晶体管的漏极侧电极，最接近第二场效应晶体管源区的分栅极以及第二场效应晶体管的源极侧电极连接到第一绝缘栅场效应晶体管的源极；
第一绝缘栅场效应晶体管的栅极设为输入端；和
从第一绝缘栅场效应晶体管的源极和漏极中选定一个点设为输出端。
21.根据权利要求19或20中所述的高压工作电路元件，其中，第一绝缘栅场效应晶体管是耗尽型的。
22.根据权利要求19或20中所述的高压工作电路元件，其中，在源极侧电极和漏极侧电极之间使用电阻性栅极代替第二电阻，以去掉第二电阻。
23.根据权利要求19或20中所述的高压工作电路元件，其中，第一电阻和第二电阻中的至少一个包括多个串联电阻，并且该多个串联电阻之间的一个节点设为输出。
24.根据权利要求19或20中所述的高压工作电路元件，其中，第一电阻包括多个串联电阻，第二场效应晶体管的源极连接到在该多个串联电阻之间的一个节点。
25.根据权利要求19或20中所述的高压工作电路元件，其中，第二电阻包括多个串联电阻，第二场效应晶体管的漏极、源极侧电极和漏极侧电极中的至少一个连接到在该多个串联电阻之间的一个节点。
26.根据权利要求19或20中所述的高压工作电路元件，其中，第二场效应晶体管的漏极连接到第二电位。
27.根据权利要求19或20中所述的高压工作电路元件，其中，第二场效应晶体管的漏极通过第三电阻连接到第二电位。
28.根据权利要求19或20中所述的高压工作电路元件，其中，第一电阻和第二电阻之一为恒定电流元件。
29.根据权利要求19、20和24之一中所述的高压工作电路元件，其中，在输入端与第一绝缘栅场效应晶体管的源极和其输出端这二者中至少一个之间连接容性元件。
30.用于根据权利要求1-11之一中所述的高压工作场效应晶体管的偏置电路，其中：
在权利要求19、20、24和29之一中所述的高压工作电路元件中，第一电位设定为高压电源电位，第二电位设定为接地电位，并且接地电位通过第三电阻供给第二场效应晶体管的漏极；
第一绝缘栅场效应晶体管的栅极连接到权利要求1-11之一中所述的高压工作场效应晶体管的漏极；和
偏置电位从第一绝缘栅场效应晶体管的漏极和第一电阻之间的节点供给到权利要求1-6之一中所述的高压工作场效应晶体管的漏极侧电极。
31.用于根据权利要求1、2、3、4、8和10之一中所述的高压工作场效应晶体管的偏置电路，其中：
在权利要求19、20、24和29之一中所述的高压工作电路元件中，第二电位供给第二场效应晶体管的漏极；
第一电位和第二电位之一设定为高压电源的电位，其中另一个电位设定为接地电位和给定电位之一；
第一绝缘栅场效应晶体管的栅极连接到权利要求1、2、3、4、8和10之一中所述的高压工作场效应晶体管的漏极；和
偏置电位从输出端供给漏极侧电极。
32.用于根据权利要求5、6、7、9和11之一中所述的高压工作场效应晶体管的偏置电路，其中：
在权利要求19、20、24和29之一中所述的高压工作电路元件中，第二电位供给第二场效应晶体管的漏极；
第一电位和第二电位之一设定为高压电源的电位，其中另一个电位设定为接地电位和第一电位之一；
第一绝缘栅场效应晶体管的栅极连接到权利要求5、6、7、9和11之一中所述的高压工作场效应晶体管的漏极；和
偏置电位从输出端供给漏极侧电极。
CN2005100656505A 2004-02-24 2005-02-24 高压工作场效应晶体管、其偏置电路以及高压电路 Expired - Fee Related CN1758443B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004048668 2004-02-24
JP48668/04 2004-02-24
JP318750/04 2004-11-02
JP2004318750A JP4855668B2 (ja) 2004-02-24 2004-11-02 電界効果トランジスタの高電圧動作方法とそのバイアス回路およびその高電圧動作回路要素

Publications (2)

Publication Number Publication Date
CN1758443A true CN1758443A (zh) 2006-04-12
CN1758443B CN1758443B (zh) 2010-06-16

Family

ID=34863524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100656505A Expired - Fee Related CN1758443B (zh) 2004-02-24 2005-02-24 高压工作场效应晶体管、其偏置电路以及高压电路

Country Status (5)

Country Link
US (2) US7432568B2 (zh)
JP (1) JP4855668B2 (zh)
KR (2) KR101162771B1 (zh)
CN (1) CN1758443B (zh)
TW (1) TWI344697B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112864162A (zh) * 2021-03-02 2021-05-28 长江存储科技有限责任公司 一种页缓冲器、场效应晶体管及三维存储器
CN117116915A (zh) * 2023-10-25 2023-11-24 合肥晶合集成电路股份有限公司 半导体结构及其制备方法、方块电阻的测量方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071173A (ja) 2009-09-24 2011-04-07 Elpida Memory Inc 半導体装置、半導体装置の製造方法および半導体装置の制御方法
JP5136544B2 (ja) * 2009-12-16 2013-02-06 三菱電機株式会社 半導体装置
US9397218B2 (en) * 2014-01-09 2016-07-19 Marvell World Trade Ltd. Method and apparatus for mitigating effects of parasitic capacitance in semiconductor devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5120870B1 (zh) * 1968-11-14 1976-06-28
JPS55923B2 (zh) * 1972-06-20 1980-01-10
US3999210A (en) * 1972-08-28 1976-12-21 Sony Corporation FET having a linear impedance characteristic over a wide range of frequency
US4141023A (en) * 1973-08-11 1979-02-20 Sony Corporation Field effect transistor having a linear attenuation characteristic and an improved distortion factor with multiple gate drain contacts
JPS53136489A (en) * 1977-05-04 1978-11-29 Hitachi Ltd Mos semiconductor element of high dielectric strenght
JPS613458A (ja) * 1984-06-15 1986-01-09 Nec Corp Ｍｉｓトランジスタ
JPH02201964A (ja) * 1989-01-30 1990-08-10 Sumitomo Metal Ind Ltd Ｍｏｓ型トランジスタ
US5208477A (en) * 1990-12-31 1993-05-04 The United States Of America As Represented By The Secretary Of The Navy Resistive gate magnetic field sensor
CN1110085C (zh) * 1998-06-24 2003-05-28 台湾积体电路制造股份有限公司 具有分离栅极与源极注入的快闪存储器及其制造方法
CN100416829C (zh) * 2001-02-05 2008-09-03 杨金玉 金属-绝缘-金属场效应管
JP2003149286A (ja) * 2001-11-08 2003-05-21 Asahi Kasei Microsystems Kk Ｍｏｓ型電界効果トランジスタの特性測定方法
JP2003258117A (ja) * 2002-03-06 2003-09-12 Seiko Epson Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112864162A (zh) * 2021-03-02 2021-05-28 长江存储科技有限责任公司 一种页缓冲器、场效应晶体管及三维存储器
CN112864162B (zh) * 2021-03-02 2022-07-19 长江存储科技有限责任公司 一种页缓冲器、场效应晶体管及三维存储器
CN117116915A (zh) * 2023-10-25 2023-11-24 合肥晶合集成电路股份有限公司 半导体结构及其制备方法、方块电阻的测量方法
CN117116915B (zh) * 2023-10-25 2024-01-19 合肥晶合集成电路股份有限公司 半导体结构及其制备方法、方块电阻的测量方法

Also Published As

Publication number Publication date
KR101232589B1 (ko) 2013-02-12
TWI344697B (en) 2011-07-01
JP4855668B2 (ja) 2012-01-18
TW200539444A (en) 2005-12-01
KR20060042173A (ko) 2006-05-12
US7432568B2 (en) 2008-10-07
KR101162771B1 (ko) 2012-07-04
US7816212B2 (en) 2010-10-19
US20050184350A1 (en) 2005-08-25
US20090014816A1 (en) 2009-01-15
JP2005277377A (ja) 2005-10-06
KR20120026590A (ko) 2012-03-19
CN1758443B (zh) 2010-06-16

Similar Documents

Publication Publication Date Title
CN112993039B (zh) Ldmos晶体管及相关系统和方法
US11557588B2 (en) Multi-transistor device including first and second LDMOS transistors having respective drift regions separated in a thickness direction by a shared RESURF layer
US9213415B2 (en) Reference voltage generator
CN1271720C (zh) 耐高压的绝缘体上的硅型半导体器件
CN1925170A (zh) 横向双扩散场效应晶体管及含有它的集成电路
CN1285127C (zh) 薄膜半导体器件及其制造该器件的方法
US20140264577A1 (en) Adjustable Transistor Device
WO2011131030A1 (zh) 一种使用光电子注入进行电导调制的功率器件与方法
JP4971848B2 (ja) 低スイッチング損失、低ノイズを両立するパワーｍｏｓ回路
US20160071837A1 (en) Power semiconductor devices
CN1825602A (zh) 半导体装置及互补型金属绝缘半导体逻辑电路
CN1758443A (zh) 高压工作场效应晶体管、其偏置电路以及高压电路
US20200144411A1 (en) Power device
US6812079B1 (en) Method for a junction field effect transistor with reduced gate capacitance
JP2008235933A (ja) 半導体装置
CN1773859A (zh) 半导体集成电路器件、以及制造该器件的方法
CN200979884Y (zh) 一种复合型的场效应晶体管结构
US9570547B2 (en) Monolithic DMOS transistor in junction isolated process
CN1198018A (zh) 缩短沟道长度的半导体器件
CN1466779A (zh) 半导体装置及其制造方法
CN1574396A (zh) 增益可调制的半导体器件及具备它的逻辑电路
CN1540767A (zh) 场效应晶体管
JP5395137B2 (ja) 高電圧動作電界効果トランジスタとそのバイアス回路およびその高電圧動作回路要素
JP2002343971A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160331

Address after: Chiba County, Japan

Patentee after: SEIKO INSTR INC

Patentee after: Lin Feng

Address before: Chiba County, Japan

Patentee before: Seiko Instruments Inc.

Patentee before: Lin Feng

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Co-patentee after: Lin Feng

Patentee after: EPPs Lingke Co. Ltd.

Address before: Chiba County, Japan

Co-patentee before: Lin Feng

Patentee before: SEIKO INSTR INC

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100616

Termination date: 20210224