TWI344697B - High voltage operating field effect transistor, and bias circuit therefor and high voltage circuit thereof - Google Patents
High voltage operating field effect transistor, and bias circuit therefor and high voltage circuit thereof Download PDFInfo
- Publication number
- TWI344697B TWI344697B TW094105441A TW94105441A TWI344697B TW I344697 B TWI344697 B TW I344697B TW 094105441 A TW094105441 A TW 094105441A TW 94105441 A TW94105441 A TW 94105441A TW I344697 B TWI344697 B TW I344697B
- Authority
- TW
- Taiwan
- Prior art keywords
- drain
- field effect
- source
- potential
- effect transistor
- Prior art date
Links
- 230000005669 field effect Effects 0.000 title claims description 219
- 239000000758 substrate Substances 0.000 claims description 116
- 239000004065 semiconductor Substances 0.000 claims description 88
- 238000005513 bias potential Methods 0.000 claims description 48
- 239000013078 crystal Substances 0.000 claims description 28
- 230000000694 effects Effects 0.000 claims description 25
- 230000015572 biosynthetic process Effects 0.000 claims description 21
- 230000007423 decrease Effects 0.000 claims description 20
- 230000008859 change Effects 0.000 claims description 15
- 239000003990 capacitor Substances 0.000 claims description 11
- 230000000295 complement effect Effects 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 239000010408 film Substances 0.000 description 36
- 238000000034 method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 230000005684 electric field Effects 0.000 description 11
- 239000012535 impurity Substances 0.000 description 11
- 230000004048 modification Effects 0.000 description 11
- 238000012986 modification Methods 0.000 description 11
- 230000001052 transient effect Effects 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 230000004044 response Effects 0.000 description 7
- 238000009413 insulation Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 description 1
- 206010014561 Emphysema Diseases 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052805 deuterium Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000003245 working effect Effects 0.000 description 1
Classifications
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47B—TABLES; DESKS; OFFICE FURNITURE; CABINETS; DRAWERS; GENERAL DETAILS OF FURNITURE
- A47B3/00—Folding or stowable tables
- A47B3/06—Folding or stowable tables with separable parts
- A47B3/063—Folding or stowable tables with separable parts combined with seats
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47B—TABLES; DESKS; OFFICE FURNITURE; CABINETS; DRAWERS; GENERAL DETAILS OF FURNITURE
- A47B41/00—School desks or tables
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47B—TABLES; DESKS; OFFICE FURNITURE; CABINETS; DRAWERS; GENERAL DETAILS OF FURNITURE
- A47B91/00—Feet for furniture in general
- A47B91/02—Adjustable feet
- A47B91/022—Adjustable feet using screw means
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47B—TABLES; DESKS; OFFICE FURNITURE; CABINETS; DRAWERS; GENERAL DETAILS OF FURNITURE
- A47B91/00—Feet for furniture in general
- A47B91/06—Gliders or the like
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47C—CHAIRS; SOFAS; BEDS
- A47C7/00—Parts, details, or accessories of chairs or stools
- A47C7/02—Seat parts
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
1344697 . (1) 九、發明說明 【發明所屬之技術領域】 本發明有關於一種高電壓工作場效電晶體、其所用之 ,偏壓電路以及其之高電壓電路。高電壓工作場效電晶體係 指工作於一電壓之電晶體,該電壓之絕對値大於設計用於 ·' 在積體電路(1C)或大型積體(LSI)中標準供應電壓之電晶體 之承受電壓。 【先前技術】 於傳統高電壓工作場效電晶體中,如第1圖所示,高 承受電壓汲極區域3 80或偏壓於高電位之場板(field plate)5 80係設置於高承受絕緣薄膜480上,以增進汲極 承受電壓。當在金屬氧化半導體積體電路(MOSIC)或金屬 氧化半導體大型積體(M0S LSI)中之標準電晶體用之場效 電晶體的閘極長度變得等於或小於次微米之小尺寸時,如 Φ 第2圖所示,作出如此之設計使得該場效電晶體設置於輕 微摻雜汲極區域,其稱爲輕微摻雜汲極(LDD)或汲極延伸 3 4〇,以承受標準電源供應電壓。但,高承受電壓汲極區 域需要低於該輕微摻雜汲極區域之雜質濃度、大於該輕微 摻雜汲極區域之長度或深度、或上述兩者或全部。基於此 原因,於JP2 002-3 1 40044A中,結合不同雜質濃度以及接 面深度之三個區域形成高承受電壓區域。注意到,於第1 及2圖中,參考符號100標明半導體基板、參考符號200 標明源極區域、參考符號3 0 0標明汲極區域、參考符號 -5- . (2) 1344697 4〇〇標明閘極絕緣薄膜、參考符號1 00標明導電閘極。 於此情況中,當整合高承受電壓場效電晶體至IC或 LSI中時’需要用於形成高承受電壓絕緣薄膜以及高承受 電壓汲極區域之額外的光遮罩與製造程序,進而導致高成 本。此外,雖具有此類結構的電晶體可具有增加的高承受 電壓’驅動電流的減少卻成爲問題。並且,雖然具有汲極 延伸或LDD結構之標準電壓用之場效電晶體的通道長度 φ 可增加以增進承受電壓,此增進的程度爲低,且驅動電流 幾乎與通道長度反常比地減少。當使用標準電壓用的此場 效電晶體的閘極絕緣薄膜時,此場效電晶體的承受電壓卻 同時被此絕緣薄膜的承受電壓所限制。另外,在電晶體形 成於半導體薄膜或諸如絕緣層上覆矽(SOI)之絕緣基板中 的情況下,高電場集中在薄膜中通道汲極端。故,使用習 知技術增加汲極承受電壓以及維持大輸出電流變得比在電 晶體形成於半導體基板中之情況更爲困難。 【發明內容】 有鑑於上述者,本發明之一目的爲利用電晶體結構的 部份或工作於1C或LSI中標準電源供應電壓之標準電晶 體的製造技術,於1C或LSI中形成高電壓工作場效電晶 體。 爲達成上述目的,於本發明中採取一種措施,使得將 其中電場之絕對値朝汲極增加之電位分佈提供於閘極中, 以增加場效電晶體(後簡稱爲“高電壓工作場效電晶體”) -6 - (3) 1344697 之工作電壓。 爲此,第一解決方法採取下列結構與偏壓條件 含:基 :互相 形成區 膜,設 於該閘 閘極之 閘極之 電極, 之絕對 加或減 材料製 側,以 。傳統 源極側 Vdl, 電位增 至汲極 極電位 亦即,一種高電壓工作場效應電晶體,至少包 板;設置於該基板之表面中之半導體通道形成區域 分隔開的源極區域以及汲極區域,且該半導體通道 域位在該源極區域以及汲極區域之間;閘極絕緣薄 置於半導體通道形成區域之上;電阻性閘極,設置 極絕緣薄膜上;以及源極側電極,設置於該電阻性 源極區域端部側,以及汲極側電極設置於該電阻性 汲極區域端部側,其中,訊號電位係供應至該源極 以及偏壓電位係供應至該汲極側電極,該偏壓電位 値等於或大於特定電位之絕對値且隨著汲極電位增 少而改變。 亦即,如第3圖所示,閘極500係由電阻性 程,源極側電極520係設置於閘極之源極區域200 及源極側電極530係設置於閘極之源極區域300側 供應至傳統場效電晶體閘極之訊號電位Vg係作爲 閘極電位Vsg供應至源極側電極520,以及“電位 其絕對値等於或大於特定電壓之絕對値並隨著汲極 加或減少改變”係作爲汲極側閘極電位Vdg供應 側電極5 3 0。電位Vdl爲比源極電位Vs較接近汲 Vd之電位,將於後詳述。 當Vdg = Vd + Vg的情況下,當在通道形成區域130的 空乏層中之電荷可被忽略(或在SOI基板的情況下所謂的 (4) (4)1344697 後閘極效應(back gate effect))時,如第4圖所示,閘極電 位VgX以及通道電位Vx於從—源極邊緣算起之距離x顯 示相同的改變。故,通道中的電場變成幾乎爲Vds/L之固 定値(Vds = (Vd-Vs): L爲通道長度)》因此,可實現上至接 近EcxL之最大値的汲極承受電壓,其中該最大値係由半 導體的崩潰電場Ec以及通道長度L所決定。通道中每一 個點之閘極與源極之間的電位差亦變成幾乎固定値(Vg-Vs)’因此無大電場差區域性的發生。基於此原因,閘極 絕緣薄膜所需要的承受電壓無須與汲極承受電壓所需那般 的高,並因此可用於1C .或LSI中標準閘極絕緣薄膜之厚 度達成高電壓工作。惟事實上,所關心的承受電壓會受限 於小於最大値EcxL之汲極至基板接面承受電壓。 注意到雖然已知此結構以及Vdg = (Vd + Vg)之偏壓條件係於 Yutaka Hayashi,Kenju Nakahara 以及 Yasuo Tarui 於電子 技術實驗期刊(Bulletin of Electrotechnical Laboratory),第 40冊,第4以及5號第73至81頁,名稱“電阻性閘極可 變電阻器(Resistive Gate Variable Resistor)” 之參考文獻 1中敘述爲實現可變電阻器之方法,但其並未被揭露作爲 實現高電壓工作之結構。但,將於後敘述,即使偏壓電位 在Vdg = Vd+Vg之偏壓條件之外,仍可實現足夠地高電壓 工作。此外,即使當閘極結構之要求並不如參考文獻1中 揭露之條件般的嚴苛,可實現高電壓工作的效果。亦即, 於參考文獻1中,爲實現完美線性可變電阻器之目的,要 求源極側電極以及汲極側電極僅在源極區域上以及汲極區 -8- (5) 1344697 域上之處接觸電阻性閘極,且接觸部分與通道形成區域之 邊界對準。但於本發明中,源極側電極以及汲極側電極可 接觸電阻器鬧極,以形成延伸覆蓋於半導體通道形成區域 上。若要區別的話,於本發明中,當在源極側電極與電阻 性閘極之間的接觸部分延伸至半導體通道形成區域上之處 時,這以增益設計的方面來說較爲有益者。 雖然相似的結構係揭露在 JP 06-069500,A(1994) • 中’用以製造有效通道長度變量,此結構並非用作實現高 電壓工作。此外,本發明的偏壓條件並未被揭露。 於上述中’ Vdg = Vd + Vg = Vdl爲在理想狀況中之電位 供應條件。但即使當Vd 1減去Vg並非僅單純Vd本身時 所得之Vd2値,若Vd2値爲等於或大於Vd之値,或爲等 於或小於Vd之値,只要Vd2値代表較Vs接近Vd之電位 並隨著Vd增加或減少而增加或減少,則會出現高承受電 壓效果。 # 即使本發明的高電壓場效電晶體形成於半導體基板 中,或即使本發明的高電壓場效電晶體形成於SOI基板 中,當於半導體基板空乏層中電荷的影響,或來自基板施 加於輸出特性之後偏壓效應(back bias effect)無法被忽略 時,在Vd2被(Vd + Vth2-Vthl)而非Vd取代的情況下,通 道內電場的分佈變得均勻。Vthl代表在通道源極邊緣之 閘極臨限電壓’以及Vth2代表在通道汲極邊緣之閘極臨 限電壓。Vthl與Vth2分別隨著Vs以及Vd改變。 以此種方式,從理想狀況回到實際問題,於許多情況 -9- (6) (6)1344697 中,嚴厲地建立Vd2 = Vd之關係,其取決於電晶體本身第 二效應以及偏壓電位供應電路特性,並非必然爲明智的手 段。若Vd2隨著汲極電位增加或減少,且同時汲極電位 之絕對値爲大,在通道汲極邊緣之電場與閘極絕緣薄膜之 電位兩者皆緩和下來,因此可實現高電壓工作場效電晶 體。 另外,即使由不包含Vg之Vd2代替Vdl,或即使由 等於或低於1C或LSI內電源供應電位之第一固定電位取 代包含在Vdl中的Vg,會出現高承受電壓效果。這係因 爲閘極絕緣薄膜幾乎承受一電壓,該電壓係藉由針對汲極 側電極以及汲極間電位差而將設計邊際(design margin)加 至於1C或LSI內電源供應電壓而獲得。通常,於許多情 況中會準備兩種標準電晶體,亦即用於內部邏輯之標準電 晶體以及用於外部介面之標準電晶體。因此當高電壓之需 求先於電流能力時,可將閘極絕緣薄膜厚度以及用於外部 介面之電壓應用於本發明的電晶體。 此外,於本發明中,採取一種措施,使得當令汲極電 位變小時,Vdl被保持在Vg或第一固定電位Vsl,,無 論V d中的改變爲何,以防止汲極電流之減少。 於本發明中,Vg或Vsl係稱爲“特定電位” 、Vd2 係稱爲“隨著汲極電位增加或減少而改變之電位”以及 V d 1係稱爲“偏壓電位,其絕對値等於或大於特定電位之 絕對値之絕對値並且隨著汲極電位之增加或減少而改 變” ° -10- (7) 1344697 將於下敘述第二種解決方法。 亦即,一種高電壓工作場效電晶體,至少包含:基 板;於該基板一表面中互相分隔開的源極區域以及汲極區 域;設置於該基板之表面中之半導體通道形成區域,並位 在該源極區域以及汲極區域之間;透過源極/汲極方向之
I 區隔獲得的複數個區隔閘極,並且設置於該半導體通道形 成區域之上;以及複數個閘極絕緣薄膜,設置於該半導體 # 通道形成區域以及該複數個區隔閘極之間;其中:該複數 個區隔閘極的每一個爲電阻性者,且具有兩端部於橫跨源 極/汲極方向的方向,於兩端部中的鄰接區隔閘極係沿著 源極/汲極方向互相交替地連接,以形成一曲折的閘極, 以及源極側電極與汲極側電極分別設置於源極側端部以及 汲極側端部;以及訊號電位係供應給該源極側電極,以及 偏壓電位係供應至該汲極側電極,該偏壓電位之絕對値等 於或大於特定電位之絕對値且隨著汲極電位增加或減少而 # 改變。 第二解決方法之變更1的結構係如下所述。 亦即,一種高電壓工作場效電晶體,至少包含:基 板;於該基板一表面中互相分隔開的源極區域以及汲極區 域;設置於該基板表面中之半導體通道形成區域,並位在 該源極區域以及汲極區域之間:透過源極/汲極方向之區 隔獲得的複數個區隔閘極,並且設置於該半導體通道形成 區域之上;以及複數個閘極絕緣薄膜,設置於該半導體通 道形成區域以及該複數個區隔閘極之間;其中:除了最接 -11 - (8) (8)1344697 近該源極區域之區隔閘極之外的每一個區隔閘極爲電阻性 者,且具有兩端部於橫跨源極/汲極方向的方向,於兩端 部中的鄰接區隔閘極係沿著源極/汲極方向互相交替地連 接,以形成一曲折的閘極,以及源極側電極與汲極側電極 分別設置於源極側端部以及汲極側端部;訊號電位係供應 至最接近該源極區域之區隔閘極;以及特定電位係供應至 該源極側電極,以及偏壓電位係供應至該汲極側電極,該 偏壓電位之絕對値等於或大於該特定電位之絕對値且隨著 汲極電位增加或減少而改變。 於上述第二解決方法及其變更中,當相鄰區隔閘極之 間距離爲長時,於某些情況中電流減少或工作變得不穩 定。爲避免此狀態,採用下列結構。亦即,具有與通道載 子相同導電種類之中介區域係設置於複數個區隔閘極間的 通道形成區域中。但,當將雜質加入半導體通道形成區域 以轉換半導體通道形成區域成爲空乏通道時,於某些情況 中可省略中介區域β 於第二解決方法中,無法達成與第一解決方法所達成 之高電壓相同程度的最終高電壓。但,優點爲可藉由於類 比LSI或多晶矽閘極中使用的多晶矽電阻器來實現該電阻 性區隔閘極,而無需矽化。 根據第一解決方法之變更1之高電壓工作場效電晶 體’其中第一解決方法之訊號供應位置係設定爲源極,且 採用下列結構。亦即,一種高電壓工作場效電晶體,至少 包含:基板;設置於該基板表面中之半導體通道形成區 -12- (9) (9)1344697 域;互相分隔開的源極區域以及汲極區域,且該半導體通 道形成區域位在該源極區域以及汲極區域之間;閘極絕緣 薄膜設置於半導體通道形成區域之上;電阻性閘極,設置 於該閘極絕緣薄膜上;以及源極側電極,設置於該電阻性 閘極之源極區域端部側,以及汲極側電極設置於該電阻性 閘極之汲極區域端部側,其中:訊號電位以及訊號電流之 至少一者係供應至該源極區域;以及第一固定電位係供應 至該源極側電極,以及偏壓電位係供應至該汲極側電極, .該偏壓電位之絕對値等於或大於該第一固定電位之絕對値 且隨著汲極電位增加或減少而改變。 根據第二解決方法的變更2之高電壓工作場效電晶 體,其中第二解決方法之訊號供應位置係設定爲源極,且 採用下列結構。亦即,一種高電壓工作場效電晶體,至少 包含:基板:於該基板一表面中互相分隔開的源極區域以 及汲極區域;設置於該基板表面中之半導體通道形成區 域,並位在該源極區域以及汲極區域之間;透過源極/汲 極方向之區隔獲得的複數個區隔閘極,並且設置於該半導 體通道形成區域之上;以及複數個閘極絕緣薄膜,設置於 該半導體通道形成區域以及該複數個區隔閘極之間,其 中:訊號電位以及訊號電流之至少一者係供應至該源極區 域;以及該複數個區隔閘極的每一個爲電阻性者,於橫跨 源極/汲極方向的方向之兩端部中的鄰接區隔閘極係沿著 源極/汲極方向互相交替地連接,以形成一曲折的閘極, 以及源極側電極與汲極側電極分別設置於源極側端部以及 -13- (10) (10)1344697 汲極側端部;以及第一固定電位係供應至該源極側電極, 以及偏壓電位係供應至該汲極側電極,該偏壓電位之絕對 値等於或大於該第一固定電位之絕對値且隨著汲極電位增 加或減少而改變。 由於在偏壓電路中供應至汲極側電極之電位的產生有 許多模式,將容後敘述於“實施方式”中。但,將揭露之 偏壓電路與高電壓工作電路元件可不僅應用於上述的高電 壓工作場效電晶體,亦可廣泛地應用於高電壓工作場效電 晶體,具有至少一汲極、源極以及位在汲極與源極之間的 電阻性閘極,且具有汲極側電極設置於汲極區域側並具有 源極側電極設置於源極區域側。 爲了減少偏壓電路暫態回應之延遲,將一電容元件與 電阻器或整流裝置並聯、或於某些情況中於元件之間。同 時將於下詳述特定範例,於此種情況中,該電容元件可拓 樸上透過電線或任意的元件連接於汲極區域以及汲極側電 極之間。 半導體基板可作爲基板,其表面中將形成本發明之高 電壓工作場效電晶體。 與支撐基板絕緣的半導體絕緣薄膜形成於諸如SOI基 板之基板表面中。該支撐基板可爲玻璃基板或有機基板, 其上形成本發明之高電壓工作場效電晶體。 於應用本發明高電壓工作場效電晶體之高電壓工作電 路中’用於同樣爲本發明高電壓工作場效電晶體用之偏壓 電路中之高電壓工作電路元件希望具有下列結構。 -14- (11) 1344697 亦即,一種高電壓工作電路元件,至少包含:第一 緣閘極場效電晶體;互補該第一絕緣閘極場效電晶體之 二場效電晶體;第一電阻器,具有連接至該第一絕緣閘 場效電晶體之汲極的一端;以及第二電阻器,具有連接 該第一絕緣閘極場效電晶體之源極的一端,其中:第一 位係供應至該第一電阻器之另一端,以及第二電位係供 至該第二電阻器之另一端;該第二場效電晶體爲本發明 一以及第二解決方法之一的高電壓工作場效電晶體:該 二場效電晶體的源極係連接至該第一絕緣場效電晶體之 極;該第二電位係供應至該第二場效電晶體之汲極側 極,以及該第二場效電晶體之源極側電極係連接至該第 絕緣閘極場效電晶體的源極;該第一絕緣閘極場效電晶 的閘極係設定爲輸入;以及選擇自該第一絕緣閘極場效 晶體之源極與汲極之一點係設定爲輸出。 當使用根據本發明第二解決方法之變更1的高電壓 作電晶體時,高電壓工作電路元件採取下列結構。 亦即,高電壓工作電路元件至少包含::第一絕緣 極場效電晶體;互補該第一絕緣閘極場效電晶體之第二 效電晶體;第一電阻器,具有連接至該第一絕緣閘極場 電晶體之汲極的一端;以及第二電阻器,具有連接至該 —絕緣閘極場效電晶體之源極的一端,其中:第一電位 供應至該第一電阻器之另一端,以及第二電位係供應至 第二電阻器之另一端;該第二場效電晶體爲根據本發明 第二解決方法之變更的高電壓工作場效電晶體;該第二 絕 第 極 至 電 應 第 第 汲 電 體 電 工 閘 場 效 第 係 該 第 場 -15- (12) 1344697 效電晶體的源極係連接至該第一絕緣場效電晶體之汲極: 該第二電位係供應至該第二場效電晶體之汲極側電極,以 及最接近大二場效電晶體之源極區域的區隔閘極以及源極 ,側電極係連接至第一絕緣閘極場效電晶體之源極;該第一 絕緣閘極場效電晶體的閘極係設定爲輸入;以及選擇自該 ' 第一絕緣閘極場效電晶體之源極與汲極之一點係設定爲輸 出。 Φ 爲了確保高電壓工作電路元件之暫態回應特性,於許 多情況中將電容元件連接於該輸入以及第一絕緣閘極場效 電晶體之源極之間。此外,即使將電容元件連接於輸入與 輸出之間,可確保暫態回應特性。 於本發明中,諸如用於1C中的pn接面電容器或MIS 電容器之元件可用作爲該電容元件。 本發明之效果如下: 1.可藉由採取開發用於標準電壓之電晶體的剖面結 # 構,以及添加數個閘極製程而不於電晶體中形成具有傳統 特別剖面結構之高承受電壓結構(平面圖樣的改變爲必要) 而實現高電壓工作場效電晶體。 注意到若與傳統高承受電壓剖面結構的結合爲可行 的,高電壓工作場效電晶體可工作於較高電壓。 2·與具有加長之通道長度以改善其承受電壓之電晶體 相比,高電壓工作以及驅動電流兩者皆可獲得改善。 3·雖然需要偏壓電路,但高電壓工作場效電晶體可透 過爲標準電壓IC所準備之製程實現。即使有變更,高電 -16- (13) 1344697 壓工作可藉由添加數個變更來實現。 4. 若有用於標準電壓1C或標準電壓 體(通常具有比內部電壓較高之電壓能力 用於輸出電晶體之閘極絕緣薄膜轉變成3 ♦ 場效電晶體用之閘極絕緣薄膜。 5. 因此,可透過標準1C製程線製廷 1C 或 l^SI。 # 6.形成於典型位在SOI基板中TFT ' 基板上之半導體薄膜中的場效電晶體,$ 電壓工作同時確保電流能力,可在高電腫 7.可藉由引進本發明之第一解決方法 二解決方法之變更2,而將標準電壓訊劈 工作區域於1C或LSI晶片中區分開來《 電壓互連形成於低電壓工作區域之危險, 幅傳送標準電壓訊號上至高電壓工作區均 • 遲。 【實施方式】 本發明之較佳實施例的說明此後將主 道高電壓工作場效電晶體之情況來討論。 號於正反之間倒換時,絕對値係適用於, 型導電性係倒換成p型導電性,此說明功 場效電晶體。 根據本發明實施例1的高電壓工作 L S I之輸出電晶 ),可將原先準備 發明高電壓工作 i能輸出高電壓的 玻璃基板或有機 ;習知難以進行高 丨工作。 之變更1以及第 5區域以及高電壓 因此,可避免高 亦可藉由以低振 $以抑制訊號之延 要以假設爲η通 若電壓關係之符 小關係,以及η 可應用於Ρ通道 效電晶體,如第 -17- (14) (14)
1344697 3圖所示,至少包含:基板100:設置於該基 半導體通道形成區域130 ;源極區域200以 300,由位在兩者之間的該半導體通道形成區 分隔開;閘極絕緣薄膜400,設置於半導體通 1 3 0之上;電阻性閘極5 0 0,設置於該閘極紹 上;以及源極側電極5 20,設置於該電阻性閘 極側,以及汲極側電極5 3 0,設置於該電阻性 汲極側。 當源極側電極5 2 0以及汲極側電極5 3 0另 極區域200以及汲極區域3 00之上時,令W 4 0 0延伸以在半導體通道形成區域1 3 0側上覆 200之一邊緣、或在半導體通道形成區域130 極區域300之一邊緣,或另一絕緣薄膜設置於 以及汲極側電極下。 作爲傳統訊號電位Vg之源極側閘極電β 極側電極520,以及作爲電位Vdl之汲極側聞 應至汲極側電極5 3 0,該電位Vd 1較源極電β 位。 較佳電阻性閘極500的部分無雜質摻雜, 薄膜形成,其中額外雜質量等於或小於1-0 18 於某些情況中,與汲極側電極5 3 0以及源極側 接之閘極部分係以筒濃度雜質接雜。由於雜舅 體材料之擴散常數大於雜質擴散至單晶體材积 要大,考量到擴散常數的不同來決定雜質摻 :板表面中之 及汲極區域 域1 3 0互相 1道形成區域 ί緣薄膜400 極500之源 閘極500之 •別設置於源 丨極絕緣薄膜 丨蓋源極區域 側上覆蓋汲 …源極側電極 :係供應至源 丨極電位係供 :更近汲極電 或以多晶矽 atoms/cm3 ° 電極520黏 摻雜至多晶 之擴散常數 雜之處或位 -18- (15) (15)1344697 置。 根據本發明實施例2的高電壓工作場效電晶體,如第 5圖所示,至少包含:基板100 ;於該基板100表面中互 相分隔開的源極區域200以及汲極區域300 ;設置於該基 板100表面中之半導體通道形成區域130(其由於第5圖 中設置有中介區域230s而分隔成部分130-1、130-2以及 130-3),並位在該源極區域200以及汲極區域300之間: 以及經由閘極絕緣薄膜設置於半導體通道形成區域1 3 0上 之閘極。該閘極分隔成於源極/汲極方向的區隔閘極,且 爲電阻性者。此外,如第5圖之平面圖所示,於橫跨源極 /汲極方向的方向(通道寬度W方向)中於兩端部中的鄰接 區隔閘極係沿著源極/汲極方向互相交替地連接,以獲得 —個閘極5G2,以及源極側電極522設置於源極側一端 部,以及與汲極側電極532設置於汲極側一端部。與實施 例1類似,訊號電位係供應至源極側電極522,以及偏壓 電位係供應至該汲極側電極5 3 2,該偏壓電位之絕對値等 於或大於特定電位之絕對値且隨著汲極電位增加或減少而 改變,藉此允許實現高電壓工作場效電晶體。 於此情況中,由於可在汲極側電極5 3 2與源極側電極 522之間獲得長的距離,電阻性閘極部分的薄片電阻比第 3圖中所示實施例〗中者要小一或更多倍之大小,因此電 阻性閘極部分可與類比MOSIC之多晶矽電阻器之雜質濃 度相同,此爲希望獲得者。 注意到,於第5圖中,參考符號3 0標明接觸孔、參 -19- (16) (16)1344697 考符號2 Ο 5標明源極互連、參考符號3 ο 5標明汲極互連、 參考符號5 3 5標明汲極側閘極互連、參考符號5 2 5標明源 極側閘極互連。 此外’本發明實施例2的變更1係顯示於第6圖之平 面圖中。如圖所示,爲使電路設計簡單,最接近源極區域 2 〇 〇之區隔閘極5 Ο Ο -1並無連接到另一區隔閘極5 0 2,且 於許多情況中使其具有低電阻或導電性。亦即,根據實施 例1的變更1至少包含:基板100;於該基板100表面中 互相分隔開的源極區域200以及汲極區域3 00 ;設置於該 基板100表面中之半導體通道形成區域130,並位在該源 極區域200以及汲極區域300之間;透過源極/汲極方向 之區隔獲得的複數個電阻性區隔閘極5 00- 1與502,並且 設置於該半導體通道形成區域130之上;以及複數個閘極 絕緣薄膜,設置於該半導體通道形成區域130以及該複數 個區隔閘極500- 1與502之間,其中:除了最接近該源極 區域200之區隔閘極500-1之外的每一個區隔閘極502爲 電阻性者,於橫跨源極/汲極方向的方向之兩端部中的鄰 接區隔閘極係沿著源極/汲極方向互相交替地連接,以形 成一曲折的閘極5 02,以及源極側電極522設置於源極側 端部,以及汲極側電極5 3 2設置於汲極側端部:訊號電位 係供應至最接近該源極區域200之區隔閘極500-1 ;以及 特定電位係供應至該源極側電極,以及偏壓電位係供應至 該汲極側電極5 3 2,該偏壓電位之絕對値等於或大於該特 定電位之絕對値且隨著汲極電位增加或減少而改變。因 -20- (17) 1344697 此,可獲得高電壓工作場效電晶體。 於此情況中,電阻性閘極的源極側電極5 22以及汲極 側電極5 32分別設置於接近源極區域200之區隔閘極502 端部以及接近汲極區域300之區隔閘極502端部。
I 於第6圖中,參考符號5 00- 1 5標明經由接數孔3 0延 伸至區隔閘極5 00- 1的互連。訊號電位Vg經由互連500-1 5供應至區隔閘極5 0 0 - 1。 • 特定電位(Vs 1與Vg之一)係供應至閘極的源極側電 極522,以及偏壓電位Vd 1係供應至閘極的汲極側電極 5 32 ° 爲增加高頻輸入阻抗,供應至源極側電極522之特定 電位可固定至Vs 1。於此情況中,亦可獲得承受電壓改善 效庳。 Τ'·入 Λκΐι、 爲進一步增加高頻特性,聚電容構件的元件(如ρη接 面電容器或MIS電容器)可連接於源極側電極522以及 # A . C .接地點。 根據實施例1的變更1,其中訊號供應位置設置在源 極,設置有高電壓工作場效電晶體,至少包含:基板;設 置於該基板表面中之半導體通道形成區域;互相分隔開的 源極區域以及汲極區域,且該半導體通道形成區域位在該 源極區域以及汲極區域之間;閘極絕緣薄膜設置於半導體 通道形成區域之上;電阻性閘極,設置於該閘極絕緣薄膜 上;以及源極側電極,設置於該電阻性閘極之源極區域端 部側,以及汲極側電極設置於該電阻性閘極之汲極區域端 -21 - (18) (18)1344697 部側,其中:訊號電位以及訊號電流之至少一者係供應至 該源極區域;以及第一固定電位係供應至該源極側電極, 以及偏壓電位係供應至該汲極側電極,該偏壓電位之絕對 値等於或大於該第一固定電位之絕對値且隨著汲極電位增 加或減少而改變。 根據實施例2的變更2,其中訊號供應位置設置在源 極,設置有高電壓工作場效電晶體,至少包含:基板;於 該基板一表面中互相分隔開的源極區域以及汲極區域;設 置於該基板表面中之半導體通道形成區域,並位在該源極 區域以及汲極區域之間;透過源極/汲極方向之區隔獲得 的複數個區隔閘極,並且設置於該半導體通道形成區域之 上;以及複數個閘極絕緣薄膜,設置於該半導體通道形成 區域以及該複數個區隔閘極之間,其中:訊號電位以及訊 號電流之至少一者係供應至該源極區域;以及該複數個區 隔閘極的每一個爲電阻性者,於橫跨源極/汲極方向的方 向之兩端部中的鄰接區隔閘極係沿著源極/汲極方向互相 交替地連接,以形成一曲折的閘極,以及源極側電極與汲 極側電極分別設置於源極側端部以及汲極側端部;以及第 一固定電位係供應至該源極側電極,以及偏壓電位係供應 至該汲極側電極,該偏壓電位之絕對値等於或大於該第一 固定電位之絕對値且隨著汲極電位增加或減少而改變。 於各實施例〗變更1以及實施例2變更2中之高電壓 工作電位的源極係經由導電互連連接到設置於1C或LSI 內標準電晶體的汲極,藉此標準電壓訊號可轉換成高電壓 -22- (19) 1344697 工作訊號。 此外,標準電壓訊號區以及高電壓工作區可互相隔 開。因此,可避免低電壓工作區內形成高電壓互連,藉由 .傳送標準電壓訊號以低振幅上至高電壓工作區,亦可抑制 訊號延遲》 爲獲得此,第一固定電位Vsl選擇作爲實施例2的高 電壓工作場效電晶體之閘極偏壓電位之特定電位。 • 於本發明中,當有複數個電源供應電壓時,使驅動電 流値以及承受電壓變成最佳化的電壓係選擇作爲Vs 1。於 此時,準備用於承受1C或LSI製程中之電壓的閘極絕緣 薄膜厚度係用作爲電阻性閘極下的絕緣薄膜。 於本發明中,於偏壓電位Vdl中的Vd2隨者Vd之增 加或減少而增加或減少。但,Vd2與Vd無須顯示線性關 係。 於上述兩個解決方法以及其變更中,若相鄰區隔閘極 ^ 的距離很長,相鄰區隔閘極間的通道電阻變長,於某些情 況中工作變得不穩定。因此,中介區域 230(230· 1,…23 0-(k-l)),各具有與通道載子相同之導電性,係分 別設置於相鄰區隔閘極之間半導體通道形成區域中。中介 區域230-l,...230-(k-l)將半導體通道形成區域130區分 成半導體通道形成區域130-1,130-2,...130-k。 當源極區域以及汲極區域每一個係由半導體所組成 時,中介區域23〇-1,...23〇-(k-l)可與形成源極區域以及 汲極區域相同的程序形成°當具有各種程序的MOSIC製 -23- (20) 1344697 程包含汲極延伸或LDD程序時,此亦可應用於形成中介 區域。 由於中介區域無須任何互連,亦無須於諸如源極區域 .與汲極區域之高雜質區域中設置接觸孔,因此可將此部分 的面積降至最小。 * 本發明亦可應用於具有LDD或汲極延伸結構的電晶
HttH 體。 Φ 本發明應用於形成在半導體基板中的高電壓工作場效 電晶體、形成在玻璃基板、有機基板或類似的稱爲絕緣層 上覆矽(SOI)基板中之高電壓工作場效電晶體,該絕緣層 上覆矽(SOI)基板具有半導體薄膜形成於支撐基板表面上 且與支撐基板絕緣以及形成在於無物上之半導體 (semiconductor-on-nothing;SON)中的高電壓工作場效電晶 體,該於無物上之半導體具有與支撐基板絕緣且從左到右 手邊保持在一凹處上的半導體薄膜。 ® 用於本發明高電壓工作場效電晶體之偏壓電位產生電 路(此後簡稱爲偏壓電路)的實施例1至少包含至少一加法 器,具有至少兩個輸入與一個輸出,其中:隨著汲極電位 增加或減少而改變之電位係供應至該兩個輸入之一者,以 及特定電位係供應至該兩個輸入之另一者;以及該加法器 之輸出的電位係作爲偏壓電位供應至汲極側電極。 如第7圖所示,加法器44爲算術操作電路,用於輸 出分別施加至輸入端子60-1與60-2之電位總合至輸出端 子60-3。因此’當電位Vd2與Vg分別供應至一端子60-1 -24 - (21) (21)1344697 與另一端子60-2時,加法器44輸出Vg + Vd2( = Vdl)之電 位至輸出端子60-3。偏壓電位係經由輸出端子60-3供應 至汲極側電極。 於上述偏壓電路的實施例1中,即使第一固定電位 Vsl代替Vg供應至加法器44之另—輸入端子60_2,偏壓 電位可供應至本發明的高電壓工作場效電晶體之汲極側電 極。於此情況中,可建立Vdl=Vsl+Vd2的關係。於本發 明中’Vg與Vsl統稱爲特定電位。 本發明的高電壓工作場效電晶體之高電壓電源供應係 於許多情況中轉移至加法器44的電源供應。本發明的技 術亦應用於構成此算術操作電路(加法器)44之電晶體,藉 此允許輸出高電壓。 偏壓電路實施例2具有較實施例1之偏壓電路簡單的 元件組態,用以供應電位至本發明的高電壓工作場效電晶 體之汲極側電極,其範例性顯示於第8圖中。從第8圖可 明顯得知,實施例2的偏壓電路包含至少兩個串聯的電阻 器50-0與5 0-1,其中:高電壓電源之電位係供應至該兩 個串聯電阻器50-0與50-1之一端子60-1,.以及另一端子 6 0-2係連接至該汲極;以及來自該兩個串聯電阻器50-0 與5 0-1之間的節點60-3之偏壓電位係供應至該汲極側電 極。 注意到第8圖中,符號VH標明高電壓電源電位,以 及通常選擇其中 VHx(汲極側上電阻器的電阻値)/(兩個串 聯電阻器之電阻値)變成特定値Vsl之値作爲兩串聯電阻 -25- (22) (22)1344697 器的電阻値。 於此偏壓電路中,若各個電阻器50-0與50-1之電阻 値爲大,連接至節點60-3的寄生電容亦爲大,於某些情 況中偏壓電位無法跟隨汲極區域中電位中高速的改變。爲 增進偏壓電位之暫態回應’具有較寄生電容値爲大之電容 値的電容元件可連接到節點60-0以及60-3之間。此連接 拓樸上等效於電容元件連接於汲極區域以及汲極側電極之 間的情況。 於實施例2的偏壓電路中,令一電流自高電壓源流至 汲極。於某些情況中,隨著電阻器中的電阻値此狀態造成 問題。偏壓電路的實施例3,其沒有電流流入汲極並作爲 供應電位至本發明的高電壓工作效應電晶體之汲極側電 極,係範例性顯示於第9圖。從第9圖可清楚得知,實施 例3的偏壓電路包含至少一整流裝置43以及串聯的電阻 器50-2,其中:於該整流裝置一側上的串聯端60-0係連 接至汲極;特定電位係供應至電阻器一側上的串聯端60-2;以及來自該整流裝置43以及該電阻器50-2之間的節 點60-3之偏壓電位係供應至該汲極側電極^ 於實施例3中,作爲範例,該整流裝置43係以pn接 面發光二極體、肖特基(Schottky)發光二極體、由連接一 絕緣閘極場效電晶體之汲極與閘極形成之等效整流裝置或 類似者所體現。設置整流裝置4 3以當汲極電位降低至接 地電位附近時能防止供應的電位之絕對値降低至等於或低 於|Vg|或丨Vsl卜 -26- (23) 1344697 雖然以簡單爲目的省略將特定電位(Vg 應給串聯端60-0的電位,當於此情況中建 關係時,可足夠地達成高承受電壓效果。當 添加省略的情況中在串聯端6〇-〇之電位變 特定電位+Vf時’於串聯端60-3的電位係 電位。當藉由具有互相連接之閘極與汲極的 實現整流裝置時’順向電壓V f變成絕緣閘 之閘極臨現電壓 Vth43 + AV。Δν係對應流丨 之電流的閘極至源極電壓增加量。 於此偏壓電路中,當汲極區域之電位以 接至節點60_3之寄生電容器的電容値以及1 電阻値所決定的時間常數之速度從VH改變 點60-3之偏壓電位的暫態回應無法跟隨汲 暫態改變。於此情況中,具有大於寄生電容 電容元件係連接於節點60-0與60-3之間, 壓電位之暫態回應。此連接係拓樸上等效於 係連接於汲極區域以及汲極側電極之間的情 另一方面,於某些情況中,若汲極區域 變很大,節點60-3電位的絕對値變成小於 位,這係歸究於節點60-3電位經由電容 變。爲避免此狀態,整流裝置(與整流裝置 端可連接至60-3,以及第二固定電位供應 一端。爲了防止節點電位的絕對値變成等於 定電位’第二固定電位的絕對値係設定成藉 或Vs 1)加至供 立 Vd>>Vg的 於特定電位之 成等於或低於 固定在約特定 場效電晶體來 極場效電晶體 經電阻器50-2 高於對應由連 阻器50-2之 至Vsl時,節 極區域電位的 値之電容値的 藉此可增進偏 其中電容元件 況。 電位的暫態改 Vsl或訊號電 元件的暫態改 43不同)的一 至整流裝置另 或低於第一固 由將第一固定 -27- (24) (24)1344697 電位減去整流裝置的順向電壓獲得。 此方法不僅可應用到第9圖中所示的偏壓電路,亦可 應用到第8圖中所示的偏壓電路。此外,這變得拓樸上等 效於其中整流裝置的一端連接至汲極側電極之情況。 作爲應用本發明高電壓工作場效電晶體之高電壓工作 電路的一種模式,.設置有高電壓工作電路元件,至少包 含:第一絕緣閘極場效電晶體;互補該第一絕緣閘極場效 電晶體之第二場效電晶體;第一電阻器,具有連接至該第 一絕緣閘極場效電晶體之汲極的一端;以及第二電阻器, 具有連接至該第一絕緣閘極場效電晶體之源極的一端,其 中:第一電位係供應至該第一電阻器之另一端,以及第二 電位係供應至該第二電阻器之另一端:該第二場效電晶體 爲本發明第一以及第二解決方法之一的高電壓工作場效電 晶體;該第二場效電晶體的源極係連接至該第一絕緣場效 電晶體之汲極;該第二電位係供應至該第二場效電晶體之 汲極側電極,以及該第二場效電晶體之源極側電極係連接 至該第一絕緣閘極場效電晶體的源極;該第一絕緣閘極場 效電晶體的閘極係設定爲輸入;以及選擇自該第一絕緣閘 極場效電晶體之源極與汲極之一點係設定爲輸出。 當使用根據本發明第二解決方法之變更的高電壓工作 電晶體,設置有高電壓工作電路元件,至少包含::第一 絕緣閘極場效電晶體,·互補該第一絕緣閘極場效電晶體之 第二場效電晶體;第一電阻器,具有連接至該第一絕緣閘 極場效電晶體之汲極的一端;以及第二電阻器,具有連接 -28- (25) (25)1344697 至該第一絕緣閘極場效電晶體之源極的一端,其中:第一 電位係供應至該第一電阻器之另一端,以及第二電位係供 應至該弟一電阻器之另一师5,該第—場效電晶體爲根據本 發明第第二解決方法之變更的高電壓工作場效電晶體;該 第二場效電晶體的源極係連接至該第一絕緣場效電晶體之 汲極;該第二電位係供應至該第二場效電晶體之汲極側電 極,以及最接近大二場效電晶體之源極區域的區隔閱極以 及源極側電極係連接至第一絕緣閘極場效電晶體之源極; 該第一絕緣閘極場效電晶體的閘極係設定爲輸入;以及選 擇自該弟一絕緣闊極場效電晶體之源極與汲極之一點係設 定爲輸出。 第1〇圖顯示一電路圖,部分以區塊圖顯示,說明本 發明高電壓工作電路元件的連接。於圖中,參考符號5 Οι 與 50-2 分別 標明第 一電阻 器以及 第二電 阻器' 參考符 號45標明第一絕緣閘極場效電晶體以及參考符號45-200、45-30以及45-500分別標明第一絕緣閘極場效電晶 體的源極、汲極以及閘極。參考符號46標明第二場效電 晶體以及參考符號46-200、46-300、46-501、4 6-522以及 46- 5 32分別標明第二場效電晶體(高電壓工作場效電晶 體)46的源極以及汲極、最接近源極區域之區隔聞極、閘 極的源極側電極以及汲極側電極。參考符號60-1標明第 —電阻器5 0- 1之另一端,第一電位V 1係供應至此另一端 60-1,以及參考符號60-2標明第二電阻器50-2的另一 端,第二電位V2係供應至此另一端60-2 »第二電位V2 -29- (26) 1344697 係供應至第二場效電晶體的汲極側電極46_ 5 3 2。 #第=纟易效電晶體爲第一與第二解決方法之高電壓工 作場效電晶體時’不設置最接近源極區域的區隔閘極46_ 501 ° t 根據上述高電壓工作電路元件,設置有: 高胃11 1作電路元件,其中使用電阻性閘極於源極側 以及汲極側之間來代替第二電阻器,因此省略第二電阻 • 器; 高電壓工作電路元件,其中第—與第二電阻器至少之 一係由複數個串聯電阻器所構成,以及它們之間的節點係 設定爲輸出; 高電壓工作電路元件’其中第一電阻器係由複數個串 聯電阻器構成’以及第二場效電晶體的源極連接至它們之 間的節點; 咼電壓工作電路元件’其中第二電阻器係由複數個串 ® 聯電阻器構成,以及第二場效電晶體的汲極、源極側電極 以及汲極側電極之至少之一連接至它們之間的節點; 商電壓工作電路兀件’其中第二場效電晶體的汲極連 接至第二電位; 高電壓工作電路元件,其中第二場效電晶體的汲極經 由第三電阻器連接至第二電位; 高電壓工作電路元件,其中第二場效電晶體的汲極連 接至第三電位;以及 高電壓工作電路元件’其中第一與第二電阻器之一設 -30- (27) 1344697 定爲固定電流元件。 另外,由熟悉該項技藝者藉由增加或變更作出正常技 術範圍內的各種電路元件係包含在本發明的範圍中。 爲確保高電壓工作電路元件的暫態回應特性,於許多 情況中電容元件係連接至輸入以及第一絕緣閘極場效電晶 體之源極之間。 (第一絕緣閘極場效電晶體的聞極臨限電壓+ AV之)偏 ® 移量發生在輸入以及高電壓工作電路元件的第一絕緣閘極 場效電晶體之源極之間。爲減少此偏移量,第一絕緣閘極 場效電晶體可由空乏型場效電晶體製成。在此,AV爲造 成流經第二電阻器之電流對應的必要電壓降,此爲橫跨第 一絕緣閘極場效電晶體之閘極與源極之閘極臨限電壓値之 外額外需要者。 於高電壓工作電路元件中,當第一絕緣閘極場效電晶 體的閘極臨限電壓以及第二場效電晶體的閘極臨限電壓以 • 絕對値來說幾乎相等,幾乎補償了發生在輸入以及第一絕 緣閘極場效電晶體源極之間的偏移量。 注意到於高電壓工作電路元件中,可經由互連以及電 阻器之一者供應第三電位至第二場效電晶體的汲極。 於實施例2的偏壓電路中,令來自偏壓電路的電流流 入本發明高電壓工作場效電晶體之汲極。此外,於實施例 3之偏壓電路,將偏壓電路的電阻器並聯加至本發明高電 壓工作場效電晶體之汲極輸出電阻器。當那些事情以性能 以及產品形象而言變成問題時,可引進絕緣閘極場效電晶 -31 - (28) 1344697 體至偏壓電路中,且汲極電壓輸入至其閘極,藉此解決此 問題。高電壓工作電路元件可基於此偏壓電路而利用。 將於下描述利用高電壓工作電路元件之偏壓電路的實 ,施例4。亦即,於第 Π圖的範例中,於高電壓工作電路 元件中,第一電位設定爲高電壓供應電源電位VH、第二 電位設定爲接地電位以及接地電位經由第三電阻器50-3 供應至第二場效電晶體46之汲極。 # 第一絕緣閘極場效電晶體45的閘極45-500連接至本 發明高電壓工作場效電晶體之汲極,且偏壓電位係從第一 絕緣閘極場效電晶體45之汲極45-300與第一電阻器50-1 之間的節點60-3供應至本發明高電壓工作場效電晶體之 汲極側電極。 於第11圖中,參考符號5 0-2標明第二電阻器以及參 考符號45-2〇0標明第一絕緣閘極場效電晶體之源極。參 考符號 46-200、 46-300、 46-501、 46-522 以及 46-532 分 # 別標明第二場效電晶體(高電壓工作場效電晶體)46的源極 以及汲極、最接近源極區域之區隔閘極、閘極的源極側電 極以及汲極側電極。當第二場效電晶體爲第一與第二解決 方法之高電壓工作場效電晶體時,最接近源極區域的區隔 閘極4 6 _ 5 0 1爲非必要者。 若第三電阻器之電阻値係由(第一電阻器之電阻 値)x(Vsl-Vth46-AV)/(VH-Vsl)所表示’當汲極電壓變低 電位時,供應至汲極側電極之電位不會從V s 1改變到接地 電位。在此,(Vth46 + AV)爲當由(VH-Vsl)/(第一電阻器之 -32- (29) 1344697 電阻値)所表示之電流被迫使流經第二場效 的閘極至源極電壓。 即使當第三電阻器係在第一電阻器的第 效電晶體45側串聯連接至第一電阻器,以 它們之間的節點供應至本發明高電壓工作場 側電極,仍可獲得類似的效果。於此情況中 供應至第二場效電晶體的汲極,該第三電位 • 或小於第二電位者。 即使當第三電阻器移除,以及電位(Vs 1 應至第二場效電晶體4 6的汲極時,仍可: 果。 於高電壓工作電路元件以及其變更中, 電位供應至第二場效電晶體汲極;第一與第 設定成高電壓電源供應之電位,以及令一者 位以及特定電位之一;第一絕緣閘極場效電 ® 接至本發明高電壓工作場效電晶體之汲極; 自輸出供應至汲極側電極時,組態本發明高 電晶體用之偏壓電路爲可行。 爲實現本發明每一個實施例中偏壓電路 不新增加特別的製成或僅具有少許變更,使 MO SIC中的多晶矽電阻器爲可行者,亦即藉 汲極延伸用之離子植入程序轉向而形成於基 層或類似者。較佳使用具有幾乎線性特性的 電阻器。惟,針對需要高薄片電阻之低功率 電晶體時所需 一絕緣閘極場 及偏壓電位自 效電晶體汲極 ,第三電位可 之絕對値等於 -Vth46-AV)供 濩得類似的效 亦可當:第二 二電位之一者 設定爲接地電 晶體的閘極連 以及偏壓電位 電壓工作場效 之電阻器,而 用使用於類比 =由將LDD或 板表面之雜質 電阻器作爲該 耗損之應用, -33- (30) 1344697 使用一場效電晶體之通道電阻係可行者,亦即形成於諸如 玻璃基板、有機板或類似者之絕緣基板上的半導體薄膜。 於此情況中,該電阻器無須具備線性電阻特性。 本發明包含電晶體、結構或偏壓電位,其在已知範圍 內改變。此外’其中合倂本發明結構之合成電晶體亦包含 在本發明範圍內。另外,除了本發明中偏壓電路中所述的 元件之外’在正常技術範圍內加至偏壓電路的諸如電阻 器、電容元件或電晶體之元件亦包含在本發明的範圍中。 【圖式簡單說明】 於附圖中: 第1圖爲顯示傳統高承受電壓MOS電晶體結構之示 意剖面圖; 第2圖爲顯示具有小尺寸閘極長度之MOS電晶體結 構之示意剖面圖; • 第3圖爲解釋本發明第一解決方法之場效電晶體之示 意剖面圖; 第4圖爲顯示閘極電位、通道電位以及通道電場分佈 關係的代表圖,解釋根據本發明第一解決方法之高電壓工 作: 第5圖爲場效電晶體平面圖,解釋根據本發明之第二 解決方法; 第6圖爲場效電晶體平面圖,解釋根據本發明第二解 決方法的變更; -34- (31) 1344697 第7圖爲實施例〗之偏壓電路示意電路圖’該偏壓電 路用以供應電位至本發明的高電壓工作場效電晶體; 第8圖爲實施例2之偏壓電路示意電路圖,該偏壓電 路用以供應電位至本發明的高電壓工作場效電晶體; 第9圖爲實施例3之偏壓電路示意電路圖,該偏壓電 路用以供應電位至本發明的高電壓工作場效電晶體; 第圖爲電路圖,部分以方塊圖顯示,解釋本發明 高電壓工作電路元件的連接;以及 第11圖爲實施例4之偏壓電路示意電路圖,該偏壓 電路用以供應電位至本發明的高電壓工作場效電晶體。 【主要元件符號說明】 3 0 4 3 44 接觸孔 整流裝置 加法器
45-200 45-300 45- 500 46 46- 200 46-300 46-501 46-522 第一絕緣閘極場效電晶體 源極 汲極 閘極 第二場效電晶體 源極 汲極 區隔閘極 源極側電極 -35- (32)1344697
46-532 汲 極 側 電 極 50-0 電 阻 器 50-1 第 -- 電 阻 器 5 0-2 第 二 電 阻 器 50-3 第 二 電 阻 器 60-0 節 點 60-1 , 60-2 輸 入 端 子 60-3 輸 出 端 子 100 半 導 體 基 板 130 半 導 體 通 道 形 成 區 域 1 30·1〜3 部 分 200 源 極 Ιπα 域 205 源 極 互 連 230 , 230-1 ~230(k-l) 中 丨介區 :域 3 00 汲 極 丨品. 域 3 05 汲 極 互 連 340 輕 微 摻 雜 汲 極 或 汲 極延伸 3 80 局 承 受 電 壓 汲 極 域 400 閘 極 絕 緣 薄 膜 480 局 承 受 絕 緣 薄 膜 500 導 電 閘 極 5 00-1 1品. 隔 閘 極 500-15 互 連 502 閘 極 -36- (33)1344697 520 源 極 側 電 極 522 源 極 側 電 極 525 源 極 側 閘 極 互 連 53 0 汲 極 側 電 極 532 汲 極 側 電 極 5 3 5 汲 極 側 閘 極 互 連 5 80 場 板
-37-
Claims (1)
- (1) 1344697 十、申請專利範圍 1 ·—種高電壓工作場效應電晶體,至少包含: 基板; . . 設置於該基板之表面中之半導體通道形成區域; 互相分隔開的源極區域以及汲極區域,且該半導體通 9 道形成區域位在該源極區域以及汲極區域之間: 閘極絕緣薄膜,設置於半導體通道形成區域之上; Φ 電阻性閘極,設置於該閘極絕緣薄膜上;以及 源極側電極,設置於該電阻性閘極之源極區域端部 側,以及汲極側電極設置於該電阻性閘極之汲極區域端部 側, 其中,訊號電位係供應至該源極側電極,以及偏壓電 位係供應至該汲極側電極,該偏壓電位之絕對値等於或大 於特定電位之絕對値且隨著汲極電位增加或減少而改變。 2 .—種高電壓工作場效電晶體,至少包含·· _ 基板; 於該基板一表面中互相分隔開的源極區域以及汲極區 域; 設置於該基板之表面中之半導體通道形成區域,並位 在該源極區域以及汲極區域之間: 透過源極/汲極方向之區隔獲得的複數個區隔閘極, 並且設置於該半導體通道形成區域之上;以及 複數個閘極絕緣薄膜,設置於該半導體通道形成區域 以及該複數個區隔閘極之間; -38- (2) (2)1344697 其中: 該複數個區隔閘極的每一個爲電阻性者,且具有兩端 部於橫跨源極/汲極方向的方向,於兩端部中的鄰接區隔 閘極係沿著源極/汲極方向互相交替地連接,以形成一曲 折的閘極,以及源極側電極與汲極側電極分別設置於源極 側端部以及汲極側端部;以及 訊號電位係供應給該源極側電極,以及偏壓電位係供 應至該汲極側電極,該偏壓電位之絕對値等於或大於特定 電位之絕對値且隨著汲極電位增加或減少而改變。 3 . —種高電壓工作場效電晶體,至少包含: 基板; 於該基板一表面中互相分隔開的源極區域以及汲極區 域; 設置於該基板表面中之半導體通道形成區域,並位在 該源極區域以及汲極區域之間; . 透過源極/汲極方向之區隔獲得的複數個區隔閘極, 並且設置於該半導體通道形成區域之上;以及 複數個閘極絕緣薄膜,設置於該半導體通道形成區域 以及該複數個區隔閘極之間; 其中: 除了最接近該源極區域之區隔閘極之外的每一個區隔 閘極爲電阻性者,且具有兩端部於橫跨源極/汲極方向的 方向,於兩端部中的鄰接區隔閘極係沿著源極/汲極方向 互相交替地連接,以形成一曲折的閘極,以及源極側電極 -39- (3) 1344697 與汲極側電極分別設置於源極側端部以及汲極側端部; 訊號電位係供應至最接近該源極區域之區隔閘極;以 及 特定電位係供應至該源極側電極,以及偏壓電位係供 應至該汲極側電極,該偏壓電位之絕對値等於或大於該特 r 定電位之絕對値且隨著汲極電位增加或減少而改變。 4 .如申請專利範圍第2項之高電壓工作場效電晶體, φ 其中各具有與通道載子相同導電類型之中介區域係分別設 置於在該複數個區隔閘極之間的該通道形成區域中。 5 .如申請專利範圍第3項之高電壓工作場效電晶體, 其中各具有與通道載子相同導電類型之中介區域係分別設 置於在該複數個區隔閘極之間的該通道形成區域中。 6.—種高電壓工作場效電晶體,至少包含: 基板; 設置於該基板表面中之半導體通道形成區域; Φ 互相分隔開的源極區域以及汲極區域,且該半導體通 道形成區域位在該源極區域以及汲極區域之間,· 閘極絕緣薄膜設置於半導體通道形成區域之上; 電阻性閘極,設置於該閘極絕緣薄膜上;以及 源極側電極,設置於該電阻性閘極之源極區域端部 側,以及汲極側電極設置於該電阻性閘極之汲極區域端部 側, 其中: 訊號電位以及訊號電流之至少一者係供應至該源極區 -40- (4) 1344697 域;以及 第一固定電位係供應至該源極側電極,以及偏壓電位 係供應至該汲極側電極,該偏壓電位之絕對値等於或大於 . 該第一固定電位之絕對値且隨著汲極電位增加或減少而改 變 〇 * 7.—種高電壓工作場效電晶體,至少包含: 基板; # 於該基板一表面中互相分隔開的源極區域以及汲極區 域; 設置於該基板表面中之半導體通道形成區域,並位在 .該源極區域以及汲極區域之間; 透過源極/汲極方向之區隔獲得的複數個區隔閘極, 並且設置於該半導體通道形成區域之上;以及 複數個閘極絕緣薄膜,設置於該半導體通道形成區域 以及該複數個區隔閘極之間; 籲 其中: 訊號電位以及訊號電流之至少一者係供應至該源極區 域;以及 該複數個區隔閘極的每一個爲電阻性者,且具有兩端 部於橫跨源極/汲極方向的方向,於兩端部中的鄰接區隔 閘極係沿著源極/汲極方向互相交替地連接,以形成一曲 折的閘極,以及源極側電極與汲極側電極分別設置於源極 側端部以及汲極側端部;以及 第一固定電位係供應至該源極側電極,以及偏壓電位 -41 - (5) 1344697 係供應至該汲極側電極,該偏壓電位之絕對値等於或大於 該第一固定電位之絕對値且隨著汲極電位增加或減少而改 變。 , 8 .如申g靑專利範圍第7項之局電壓工作場效電晶體, 其中各具有與通道載子相同導電類型之中介區域係分別設 r 置於在該複數個區隔閘極之間的該通道形成區域中。 9 ·如申請專利範圍第1項之高電壓工作場效電晶體, • 其中電容元件係連接於該汲極區域以及該汲極側電極之 I 〇.如申請專利範圍第2項之高電壓工作場效電晶 體,其中電容元件係連接於該汲極區域以及該汲極側電極 之間。 II ·如申請專利範圍第3項之高電壓工作場效電晶 體,其中電容元件係連接於該汲極區域以及該汲極側電極 之間。 ® 1 2 ·如申請專利範圍第6項之高電壓工作場效電晶 體,其中電容元件係連接於該汲極區域以及該汲極側電極 之間。 1 3 ·如申請專利範圍第7項之高電壓工作場效電晶 體,其中電容元件係連接於該汲極區域以及該汲極側電極 之間。 1 4 ·如申請專利範圍第8項之高電壓工作場效電晶 體,其中電容元件係連接於該汲極區域以及該汲極側電極 之間。 -42 - (6) 1344697 1 5 ·如申請專利範圍第I項之商電壓工作場 體,其中整流裝置的一端係連接至該汲極側電極, 二固定電位係供應至該整流裝置的另一端° 1 6.如申請專利範圍第2項之闻電壓工作場 體,其中整流裝置的一端係連接至該汲極側電極’ 二固定電位係供應至該整流裝置的另一端。 1 7 .如申請專利範圍第3項之高電壓工作場 體,其中整流裝置的一端係連接至該汲極側電極, 二固定電位係供應至該整流裝置的另一端。 1 8 _如申請專利範圍第4項之高電壓工作場 體,其中整流裝置的一端係連接至該汲極側電極, 二固定電位係供應至該整流裝置的另一端。 1 9 ·如申請專利範圍第 5項之高電壓工作場 體,其中整流裝置的一端係連接至該汲極側電極’ 二固定電位係供應至該整流裝置的另一端。 20.如申請專利範圍第6項之高電壓工作場 體,其中整流裝置的一端係連接至該汲極側電極, 二固定電位係供應至該整流裝置的另一端。 2 1 .如申請專利範圍第7項之高電壓工作場 體,其中整流裝置的一端係連接至該汲極側電極’ 二固定電位係供應至該整流裝置的另一端。 2 2 .如申請專利範圍第8項之高電壓工作場 體,其中整流裝置的一端係連接至該汲極側電極, 二固定電位係供應至該整流裝置的另一端。 效電晶 以及第 效電晶 以及第 效電晶 以及第 效電晶 以及第 效電晶 以及第 效電晶 以及第 效電晶 以及第 效電晶 以及第 -43 - (7) 1344697 2 3 .如申請專利範圍第1項之高電壓工作場效電晶 體,其中該基板爲半導體基板。 24. 如申請專利範圍第2項之高電壓工作場效電晶 .體,其中該基板爲半導體基板。 25. 如申請專利範圍第3項之高電壓工作場效電晶 ψ 體,其中該基板爲半導體基板。 2 6 .如申請專利範圍第4項之高電壓工作場效電晶 # 體,其中該基板爲半導體基板。 2 7 .如申請專利範圍第5項之高電壓工作場效電晶 體,其中該基板爲半導體基板。 2 8 .如申請專利範圍第6項之高電壓工作場效電晶 體,其中該基板爲半導體基板。 2 9.如申請專利範圍第7項之高電壓工作場效電晶 體,其中該基板爲半導體基板。 3 0.如申請專利範圍第8項之高電壓工作場效電晶 • 體,其中該基板爲半導體基板。 3 1 .如申請專利範圍第1項之高電壓工作場效電晶 體,其中該基板爲其中與支撐基板絕緣的半導體薄膜係設 置於該支撐基板表面上之基板。 3 2.如申請專利範圍第2項之高電壓工作場效電晶 體,其中該基板爲其中與支撐基板絕緣的半導體薄膜係設 置於該支撐基板表面上之基板。 3 3 ·如申請專利範圍第3項之高電壓工作場效電晶 體,其中該基板爲其中與支撐基板絕緣的半導體薄膜係設 -44 - (8) 1344697 置於該支撐基板表面上之基板。 3 4.如申請專利範圍第4項之高電壓工作場效電晶 體,其中該基板爲其中與支撐基板絕緣的半導體薄膜係設 . 置於該支撐基板表面上之基板。 3 5 .如申請專利範圍第5項之高電壓工作場效電晶 體,其中該基板爲其中與支撐基板絕緣的半導體薄膜係設 置於該支撐基板表面上之基板。 # 3 6.如申請專利範圍第6項之高電壓工作場效電晶 體,其中該基板爲其中與支撐基板絕緣的半導體薄膜係設 置於該支撐基板表面上之基板。 3 7.如申請專利範圍第 7項之高電壓工作場效電晶 體,其中該基板爲其中與支撐基板絕緣的半導體薄膜係設 置於該支撐基板表面上之基板。 3 8 ·如申請專利範圍第 8項之高電壓工作場效電晶 體,其中該基板爲其中與支撐基板絕緣的半導體薄膜係設 ® 置於該支撐基板表面上之基板。 39.—種高電壓工作場效電晶體用之偏壓電路,該電 -晶體包含至少一汲極、源極以及位在該汲極與源極之間的 電阻性閘極,並具有其上設置有汲極側電極之汲極區域側 以及其上設置有源極側電極之源極區域側,該偏壓電路包 含具有至少兩個輸入以及一個輸出的至少一加法器, 其中: 隨著該汲極之汲極電位增加或減少而改變之電位係供 應至該兩個輸入之一者,以及特定電位係供應至該兩個輸 -45- (9) 1344697 入之另一者;以及 該加法器之該輸出的電位係作爲偏壓電位供應至汲極 側電極。 40. —種高電壓工作場效電晶體用之偏壓電路,該電 晶體包含至少一汲極、源極以及位在該汲極與源極之間的 電阻性閘極,並具有其上設置有汲極側電極之汲極區域側 以及其上設置有源極側電極之源極區域側,該偏壓電路包 # 含至少兩個串聯的電阻器, 其中: 高電壓電源之電位係供應至該兩個串聯電阻器之串聯 端部之一端,以及串聯端部之另一端係連接至該汲極;以 及 來自該兩個串聯電阻器之間的節點之偏壓電位係供應 至該汲極側電極。 41. 一種高電壓工作場效電晶體用之偏壓電路,該電 • 晶體包含至少一汲極、源極以及位在該汲極與源極之間的 電阻性閘極,並具有其上設置有汲極側電極之汲極側以及 其上設置有源極側電極之源極側,該偏壓電路包含至少一 整流裝置以及串聯的電阻器, 其中: 於該整流裝置一側上的串聯端係連接至汲極; 特定電位係供應至電阻器一側上的串聯端;以及 偏壓電位係自該整流裝置以及該電阻器之間的節點供 應至該汲極側電極。 -46 - (10) 1344697 42.—種高電壓工作電路元件,至少包含: 第一絕緣閘極場效電晶體; 互補該第一絕緣閘極場效電晶體之第二場效電晶體; .第一電阻器,具有連接至該第一絕緣閘極場效電晶體 之汲極的一端;以及 第二電阻器,具有連接至該第一絕緣閘極場效電晶體 之源極的一端, 籲其中: 第一電位係供應至該第一電阻器之另一端,以及第二 電位係供應至該第二電阻器之另一端; 該第二場效電晶體爲高電壓工作場效電晶體,包含至 少一汲極、源極以及位在該汲極與源極之間的電阻性閘 極,並具有其上設置有汲極側電極之汲極側以及其上設置 有源極側電極之源極側; 該第二場效電晶體的源極係連接至該第一絕緣場效電 ®晶體之汲極; 該第二電位係供應至該第二場效電晶體之汲極側電 極,以及該第二場效電晶體之源極側電極係連接至該第一 絕緣閘極場效電晶體的源極: 該第一絕緣閘極場效電晶體的閘極係設定爲輸入:以 及 選擇自該第一絕緣閘極場效電晶體之源極與汲極之一 點係設定爲輸出。 43 .如申請專利範圍第42項的高電壓工作電路元件, -47 - (11) (11)1344697 其中該第一絕緣閘極場效電晶體爲空乏型者。 4 4 .如申請專利範圍第4 2項的高電壓工作電路元件, 其中於該源極側電極以及汲極側電極之間的電阻性閘極係 代替該第二電阻器而用,以移除該第二電阻器。 45 .如申請專利範圍第42項的高電壓工作電路元件, 其中該第一電阻器以及該第二電阻器之至少一者包含複數 個串聯的電阻器,以及位於該複數個串聯的電阻器之間的 節點係設定爲輸出。 46. 如申請專利範圍第42項的高電壓工作電路元件, 其中該第一電阻器包含複數個串聯的電阻器,以及該第二 場效電晶體的源極係連接至位於該複數個串聯的電阻器之 間的節點。 47. 如申請專利範圍第42項的高電壓工作電路元件, 其中該第二電阻器包含複數個串聯的電阻器,以及該第二 場效電晶體的汲極 '源極側電極以及汲極側電極之至少一 者係連接至位於該複數個串聯的電阻器之間的節點。 48. 如申請專利範圍第42項的高電壓工作電路元件, 其中該第二場效電晶體之汲極係連接至第二電位。 49. 如申請專利範圍桌42項的局電壓工作電路元件, 其中該第二場效電晶體之汲極係經由第三電阻器連接至第 二電位。 5 0 ·如申請專利範圍第4 2項的高電壓工作電路元件, 其中該第一電阻器以及該第二電阻器之一係固定電流元 件。 -48- (12) 1344697 5 1.如申請專利範圍第42項的高電壓工作電路元件, 其中電容元件係連接於該輸入以及該第一絕緣閘極場效電 晶體之源極至少之一者以及該輸出之間。 , 52.—種高電壓工作場效電晶體用之偏壓電路,該電 晶體包含至少一汲極、源極以及位在該汲極與源極之間的 電阻性閘極,並具有其上設置有汲極側電極之汲極側以及 其上設置有源極側電極之源極側, 籲 其中: 在如申請專利範圍第42項之高電壓工作電路元件 中,第一電位係設定爲高電壓電源電位,該第二電位係設 定爲接地電位,以及該接地電位係經由第三電阻器供應至 該第二場效電晶體之汲極; 該第一絕緣閘極場效電晶體的閘極係連接至該高電壓 工作場效電晶體之汲極;以及 偏壓電位係自該第一絕緣閘極場效電晶體與該第一電 ® 阻器之間的節點供應至該高電壓工作場效電晶體之汲極側 電極。 53.—種高電壓工作場效電晶體用之偏壓電路,該電 晶體包含至少一汲極、源極以及位在該汲極與源極之間的 電阻性閘極,並具有其上設置有汲極側電極之汲極側以及 其上設置有源極側電極之源極側, 其中: 在如申請專利範圍第4 2項之高電壓工作電路元件 中,該第二電位係供應至該第二場效電晶體之汲極; -49- (13) (13)1344697 該第一電位以及該第二電位之一者係設定爲高電壓電 源之電位’以及另一者係設定爲接地電位以及該特定電位 之一者; 該第一絕緣閘極場效電晶體的閘極係連接至該高電壓 工作場效電晶體之汲極:以及 偏壓電位係自輸出供應至該汲極側電極。-50-
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004048668 | 2004-02-24 | ||
JP2004318750A JP4855668B2 (ja) | 2004-02-24 | 2004-11-02 | 電界効果トランジスタの高電圧動作方法とそのバイアス回路およびその高電圧動作回路要素 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200539444A TW200539444A (en) | 2005-12-01 |
TWI344697B true TWI344697B (en) | 2011-07-01 |
Family
ID=34863524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094105441A TWI344697B (en) | 2004-02-24 | 2005-02-23 | High voltage operating field effect transistor, and bias circuit therefor and high voltage circuit thereof |
Country Status (5)
Country | Link |
---|---|
US (2) | US7432568B2 (zh) |
JP (1) | JP4855668B2 (zh) |
KR (2) | KR101162771B1 (zh) |
CN (1) | CN1758443B (zh) |
TW (1) | TWI344697B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011071173A (ja) | 2009-09-24 | 2011-04-07 | Elpida Memory Inc | 半導体装置、半導体装置の製造方法および半導体装置の制御方法 |
JP5136544B2 (ja) * | 2009-12-16 | 2013-02-06 | 三菱電機株式会社 | 半導体装置 |
US9397218B2 (en) * | 2014-01-09 | 2016-07-19 | Marvell World Trade Ltd. | Method and apparatus for mitigating effects of parasitic capacitance in semiconductor devices |
CN112864162B (zh) * | 2021-03-02 | 2022-07-19 | 长江存储科技有限责任公司 | 一种页缓冲器、场效应晶体管及三维存储器 |
CN117116915B (zh) * | 2023-10-25 | 2024-01-19 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制备方法、方块电阻的测量方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5120870B1 (zh) * | 1968-11-14 | 1976-06-28 | ||
JPS55923B2 (zh) * | 1972-06-20 | 1980-01-10 | ||
US3999210A (en) * | 1972-08-28 | 1976-12-21 | Sony Corporation | FET having a linear impedance characteristic over a wide range of frequency |
US4141023A (en) * | 1973-08-11 | 1979-02-20 | Sony Corporation | Field effect transistor having a linear attenuation characteristic and an improved distortion factor with multiple gate drain contacts |
JPS53136489A (en) * | 1977-05-04 | 1978-11-29 | Hitachi Ltd | Mos semiconductor element of high dielectric strenght |
JPS613458A (ja) * | 1984-06-15 | 1986-01-09 | Nec Corp | Misトランジスタ |
JPH02201964A (ja) * | 1989-01-30 | 1990-08-10 | Sumitomo Metal Ind Ltd | Mos型トランジスタ |
US5208477A (en) * | 1990-12-31 | 1993-05-04 | The United States Of America As Represented By The Secretary Of The Navy | Resistive gate magnetic field sensor |
CN1110085C (zh) * | 1998-06-24 | 2003-05-28 | 台湾积体电路制造股份有限公司 | 具有分离栅极与源极注入的快闪存储器及其制造方法 |
CN100416829C (zh) * | 2001-02-05 | 2008-09-03 | 杨金玉 | 金属-绝缘-金属场效应管 |
JP2003149286A (ja) * | 2001-11-08 | 2003-05-21 | Asahi Kasei Microsystems Kk | Mos型電界効果トランジスタの特性測定方法 |
JP2003258117A (ja) * | 2002-03-06 | 2003-09-12 | Seiko Epson Corp | 半導体装置 |
-
2004
- 2004-11-02 JP JP2004318750A patent/JP4855668B2/ja not_active Expired - Fee Related
-
2005
- 2005-02-22 US US11/063,468 patent/US7432568B2/en not_active Expired - Fee Related
- 2005-02-23 TW TW094105441A patent/TWI344697B/zh not_active IP Right Cessation
- 2005-02-24 KR KR1020050015539A patent/KR101162771B1/ko active IP Right Grant
- 2005-02-24 CN CN2005100656505A patent/CN1758443B/zh not_active Expired - Fee Related
-
2008
- 2008-09-12 US US12/283,638 patent/US7816212B2/en not_active Expired - Fee Related
-
2012
- 2012-02-29 KR KR1020120021262A patent/KR101232589B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
US7432568B2 (en) | 2008-10-07 |
CN1758443A (zh) | 2006-04-12 |
CN1758443B (zh) | 2010-06-16 |
JP4855668B2 (ja) | 2012-01-18 |
KR101232589B1 (ko) | 2013-02-12 |
KR20060042173A (ko) | 2006-05-12 |
JP2005277377A (ja) | 2005-10-06 |
KR101162771B1 (ko) | 2012-07-04 |
TW200539444A (en) | 2005-12-01 |
KR20120026590A (ko) | 2012-03-19 |
US20050184350A1 (en) | 2005-08-25 |
US20090014816A1 (en) | 2009-01-15 |
US7816212B2 (en) | 2010-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8866253B2 (en) | Semiconductor arrangement with active drift zone | |
US7655979B2 (en) | High voltage gate driver integrated circuit including high voltage junction capacitor and high voltage LDMOS transistor | |
US7777294B2 (en) | Semiconductor device including a high-breakdown voltage MOS transistor | |
JP5128064B2 (ja) | 半導体装置 | |
CN107026165A (zh) | 包括含第一和第二晶体管的半导体器件和控制电路的电路 | |
JP2001044424A (ja) | 高耐圧半導体装置 | |
TW201724214A (zh) | 用於減小開關功率損耗的方法和結構 | |
TWI344697B (en) | High voltage operating field effect transistor, and bias circuit therefor and high voltage circuit thereof | |
JP4971848B2 (ja) | 低スイッチング損失、低ノイズを両立するパワーmos回路 | |
JP4593126B2 (ja) | 半導体装置 | |
JPS63266882A (ja) | 縦型絶縁ゲ−ト電界効果トランジスタ | |
JP2004031519A (ja) | 半導体装置 | |
TWI377665B (en) | High voltage operating field effect transistor, bias circuit therefor and high voltage circuit thereof | |
JP5395137B2 (ja) | 高電圧動作電界効果トランジスタとそのバイアス回路およびその高電圧動作回路要素 | |
US9825170B2 (en) | Semiconductor device comprising a transistor array and a termination region and method of manufacturing such a semiconductor device | |
JP2021103731A (ja) | 半導体装置および集積回路 | |
JP5342611B2 (ja) | 電界効果トランジスタの高電圧動作方法とそのバイアス回路 | |
US11677033B2 (en) | Passive element on a semiconductor base body | |
JPH09283747A (ja) | 横型電界効果トランジスタ | |
JP2009016725A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |