CN1754230A - 具有存储有循环计数值的大擦除块的非易失性半导体存储器 - Google Patents

具有存储有循环计数值的大擦除块的非易失性半导体存储器 Download PDF

Info

Publication number
CN1754230A
CN1754230A CNA2003801092176A CN200380109217A CN1754230A CN 1754230 A CN1754230 A CN 1754230A CN A2003801092176 A CNA2003801092176 A CN A2003801092176A CN 200380109217 A CN200380109217 A CN 200380109217A CN 1754230 A CN1754230 A CN 1754230A
Authority
CN
China
Prior art keywords
data
loop
programmed
around
reads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003801092176A
Other languages
English (en)
Other versions
CN1754230B (zh
Inventor
陈健
田中友智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Western Digital Technologies Inc
Original Assignee
Toshiba Corp
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, SanDisk Corp filed Critical Toshiba Corp
Publication of CN1754230A publication Critical patent/CN1754230A/zh
Application granted granted Critical
Publication of CN1754230B publication Critical patent/CN1754230B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5646—Multilevel memory with flag bits, e.g. for showing that a "first page" of a word line is programmed but not a "second page"

Abstract

在一被划分成可单独擦除的存储单元块且每一块中存储有多个用户数据页面的闪速EEPROM系统中，将每一块已承受的擦除循环次数的计数值存储在该块内的一个位置中，例如存储在仅一个页面中的备用单元中或存储在分布于多个页面的标头区域中的备用单元中。首先自每一个正被擦除的块读取含有该块循环计数值的这一(这些)页面，临时存储该循环计数值，擦除该块，然后将更新后的循环计数值写回至该块位置内。然后，根据需要将用户数据编程入该块的各个页面内。较佳以每一存储单元存储元件多于两种状态的形式存储用户数据，在此种情形中，可按一种方式以二进制形式存储循环计数值，以加速该擦除过程并减小写入该更新后的循环计数值时可能会对已擦除状态造成的干扰影响。可与该循环计数值一起存储一根据该循环计数值计算出的错误修正码，由此实现对所存储循环计数值的验证。

Description

具有存储有循环计数值的大擦除块的非易失性半导体存储器
技术领域
本发明大体而言涉及非易失性存储器及其作业，具体而言涉及存储单元块擦除/写入循环计数值的使用。
背景技术
目前人们正在应用许多种在商业上很成功的非易失性存储器产品，尤其是那些使用闪速EEPROM(电可擦可编程只读存储器)单元阵列的小形状因数插件形式的非易失性存储器产品。
NOR阵列
在一典型的NOR阵列中，各记忆胞连接于在列方向上延伸的相邻位线源极与漏极扩散区之间，且控制栅极连接至沿存储单元行延伸的字线。一种典型的存储单元在源极与漏极扩散区之间具有一“分裂式沟道”。存储单元的一电荷存储元件位于该沟道的一部分上，而字线(也称作控制栅极)位于另一沟道部分上以及该电荷存储元件上。由此会有效地构成一具有两个串联晶体管的单元，其中一个晶体管(存储晶体管)使用所述电荷存储元件上的电荷量与所述字线上的电压的组合来控制可流经其沟道部分的电流量，另一晶体管(选择晶体管)则仅以字线作为其栅极。字线在一行电荷存储元件上延伸。该类单元的实例、其在存储系统中的应用及其制造方法在第5,070,032号、第5,095,344号、第5,315,541号、第5,343,063号、及第5,661,053号美国专利中及在1999年1月27日提出申请且同在申请中的第09/239,073号美国专利申请案中给出。
此种分裂沟道式闪速EEPROM单元的一修改是增加了一位于电荷存储元件与字线之间的引导栅极。阵列中的每一引导栅极均垂直于字线在一列电荷存储元件上延伸。其作用是在读取或编程一选定单元时无需使字线同时执行两种功能。这两种功能是：(1)用作选择晶体管的栅极，因此需要一适当的电压使选择晶体管导通或关断，及(2)通过一耦合于字线与电荷存储元件之间的电场(容性)将电荷存储元件的电压驱动至一所期望的电平。通常难以使用一单一电压以最佳方式同时执行该等两种功能。在增加了引导栅极后，字线仅需要执行功能(1)，而由所增加的引导栅极来执行功能(2)。举例而言，在第5,313,421号及第6,222,762号美国专利中对在闪速EEPROM阵列中使用引导栅极进行了说明。
目前有不同的编程技术可用于将电子自衬底通过栅极介电层注入至浮动栅极存储元件上。最常见的编程机理阐述于一本由Brown及Brewer编辑的书“非易失性半导体存储器技术(Nonvolatile Semiconductor Memory Technology)”(IEEE出版社，第1.2部分，第9-25页(1998年))中。其中一种称作沟道“热电子注入”的技术(第1.2.3部分)将电子自单元沟道注入至浮动栅极的一邻近单元漏极的区域内。另一种称作“源极侧注入”的技术(第1.2.4部分)则以一种方式沿存储单元沟道的长度控制衬底表面的电位，该方式可在沟道的一远离漏极的区域中为电子注入创造条件。源极侧注入还阐述于一篇由Kamiya等人所著的文章“具有高的栅极注入效率的EPROM单元(EPROM Cell with High Gate InjectionEfficiency)”(IEDM Technical Digest，1982年，第741-744页)及第4,622,656号和第5,313,421号美国专利中。
在上文所述的两种类型的NOR存储单元阵列中均使用两种自电荷存储元件移除电荷以擦除存储单元的技术。其中一种技术是通过向源极、漏极及其他栅极施加适当的电压以使电子隧穿存储元件与衬底之间的介电层的一部分，来擦除至衬底。另一种擦除技术是通过一位于存储元件与另一栅极之间的隧道介电层将电子自存储元件转移至所述另一栅极。在上文所述的第一种类型的单元中，出于该目的而设置一第三擦除栅极。在上文所述的因使用一引导栅极而已具有三个栅极的第二种类型的单元中，是将电荷存储元件擦除至字线，而无需增加一第四栅极。尽管该后一种技术又重新增加了一由字线执行的第二功能，然而，这些功能是在不同的时刻执行，因而无需因这两种功能而进行折衷。当使用这两种擦除技术之一时，将大量的存储单元划归在一起，以便以“闪速”方式同时擦除。在一种方法中，所述群组包含足够的存储单元，以存储在一磁盘扇区中所存储的用户数据量(即512个字节)加上某些开销数据。在另一种方法中，每一群组包含足够的单元，以保存数千个字节的用户数据，这等于许多个扇区的数据。在第5,297,148号美国专利中对多块擦除、缺陷管理及其他闪速EEPROM系统特征进行了说明。
如在大多数集成电路应用中一般，对于闪速EEPROM系统，也存在缩小为构建某些集成电路功能所需的硅衬底区域的压力。人们不断地期望增加在一硅衬底的既定区域中可存储的数字数据的量，以增大一既定尺寸的存储插件及其他类型封装件的存储容量，或者既增大容量又减小尺寸。另一种增大数据存储密度的方法是每一存储单元存储多于一位数据。这通过将一存储元件电荷电平电压范围窗口划分成多于两种状态来实现。使用四个此种状态能够使每一单元存储两位数据，使用八种状态能够使每一单元存储三位数据，依此类推。一多状态闪速EEPROM结构及作业阐述于美国专利第5,043,940号及第5,172,338号中。
另一种类型的存储单元包括两个存储元件，在每一存储元件上也可以多种状态工作。在此种类型的单元中，在源极扩散区与漏极扩散区之间的其沟道中包含两个存储元件，且其中间具有一选择晶体管。沿每一列存储元件包含有一引导栅极，且沿每一行存储元件均有一字线设置于该引导栅极上。当访问一既定存储元件以进行读取或编程时，含有所涉及存储元件的单元中另一存储元件上方的引导栅极升至足够高，以导通所述另一存储元件下方的沟道，而无论其上面所存在的电荷电平如何。在对所涉及的存储元件进行读取或编程时，此可有效地消除同一存储单元中另一存储元件的因素。例如，此时，流经该单元的电流(可用于读取其状态)的大小是所涉及存储元件上电荷量的函数，而非同一单元中另一存储元件上的电荷量的函数。此种单元阵列架构及操作技术的实例阐述于第5,712,180号、第6,103,573号及第6,151,248号美国专利中。
NAND阵列
另一种闪速EEPROM架构则利用一NAND阵列，其中由多于两个存储单元(例如16个或32个)构成的串联串连同一或多个选择晶体管连接于各单独的位线与一参考电位之间，从而构成存储单元列。各字线延伸穿过大量的这种列内的存储单元。在编程期间，通过如下方式来读取及验证一列中的一单独存储单元：使该串中的其余单元均强导通，以使流经一串的电流取决于该所寻址的单元中所存储电荷的电平。在第5,570,315号、第5,774,397号及第6,046,935号美国专利中可找到一NAND架构阵列及其作为存储系统一部分的作业的实例。
电荷存储元件
上文所提及专利及文章中所述的现有闪速EEPROM阵列的电荷存储元件是最常用的导电性浮动栅极，其通常由经掺杂的多晶硅材料制成。适用于闪速EEPROM系统的另一种类型的存储单元利用一非导电性介电材料取代导电性浮动栅极以非易失性方式存储电荷。
这样一种单元阐述于一篇由Chan等人所著的文章“一种真正的单晶体管氧化物-氮化物-氧化物EEPROM器件(A True Single-Transistor Oxide-Nitride-OxideEEPROM Device)”(IEEE Electron Device Letters，第EDL-8卷，No.3，1987年3月，第93-95页)中。一由氧化硅、氮化硅及氧化硅(“ONO”)形成的三层式电介质夹于一导电性控制栅极与存储单元沟道上方的一半导电性衬底的表面之间。存储单元是通过将电子自单元沟道注入氮化物内来进行编程，其中电子陷获并存储于一有限的区域中。然后，该所存储的电荷以一可侦测的方式改变单元沟道的一部分的阈电压。单元是通过将热空穴注入氮化物内来得到擦除。也参见由Nozaki等人所著的“具有MONOS存储单元的用于半导体磁盘应用的1-Mb EEPROM(A 1-Mb EEPROM with MONOS Memory Cell for SemiconductorDisk Application)”(IEEE Journal of Solid-State Circuits，第26卷，No.4，1991年4月，第497-501页)中，该文章说明了一种呈一分裂式栅极构造的类似单元，其中一经掺杂的多晶硅栅极在存储单元的一部分上方延伸从而形成一单独的选择晶体管。
第5,851,881号美国专利对使用两个彼此相邻地位于存储单元沟道上方的存储元件进行了说明：其中一个存储元件为此一介电元件，另一元件为一电导性浮动栅极。可存储两位数据，其中一位存储于介电元件中，另一位存储于浮动栅极中。通过将这两个栅极中的每一栅极编程为两个不同电荷电平范围之一，可将存储单元编程为四个不同阈电平组合之一，从而表示四种存储状态之一。
另一种利用一介电存储元件在每一单元中存储两位数据的方法由Eitan等人阐述于“NROM：一种新颖的局部化陷获的2-位非易失性存储单元(NROM：ANovel Localized Trapping，2-Bit Nonvolatile Memory Cell)”(IEEE Electron DeviceLetters，第21卷，No.11，2000年11月，第543-545页)中。一ONO介电层延伸跨越源极扩散区与漏极扩散区之间的沟道。一个数据位的电荷集中在毗邻漏极的介电层中，另一数据位的电荷则集中在毗邻源极的介电层中。多状态数据存储是通过分别读取介电层内各个在空间上分离的电荷存储区域的二进制状态来实现。
大的擦除块
一典型非易失性闪速阵列的存储单元被划分成可一同擦除的离散的单元块。换句话说，该块是擦除单位。每一块通常存储一页或多页数据，页是编程和读取单位，当然在一次作业中可编程或读取多于一页。每一页通常存储一个或多个数据扇区，扇区的尺寸由主机系统界定。其一实例是一扇区有512个字节的用户数据(遵循一对磁盘驱动器订立的标准)加上一定数量字节的关于用户数据及/或存储该扇区的块的附加信息。
块经历计数值
通常保存各单独的存储单元块所经历的擦除及再编程循环的次数作为优化对存储系统作业的控制的一部分。这样作的一个原因是因为闪速EEPROM单元仅可承受有限次的擦除/写入循环。随着此种循环次数的增多，性能及可靠性通常会降低，可容忍的此种降低的程度取决于系统的各种工作参数。在正常作业中，某些存储单元块的循环次数通常多于其他存储单元块。当某一块的循环计数值达到一预期寿命预设定限值时，可将该块映射出系统而采用一冗余块。其一实例阐述于第5,268,870号美国专利中，其中将每一块的经历计数值作为开销数据的一部分存储于该块内。第6,426,893号美国专利则阐述了一种将块经历计数值以及其他开销数据存储于与其所相关的块相独立的块中的系统。此外，可使用经历计数值对系统中各存储单元块的使用度(磨损)进行平均。相对块经历计数值由系统控制器监测，并响应于侦测到一预定的使用度不均匀性来改变块的逻辑至物理地址变换，以便将未来的大量重写定向至具有更低经历循环计数值的块。在第6,081,447号美国专利中给出了此种磨损持平技术的实例。作为将经历计数值保存于其所相关的块中的一种替代方案，可将其存储于设置用于块开销信息的其他块中。此一实例阐述于在2000年2月17日提出申请的第09/505,555号美国专利申请案中。除出于块替换目的而使用经历计数值外，该计数值也可由控制器用于设定在编程、读取及/或擦除作业期间所使用的电压，因为随着使用度的增加，最佳电压通常将升高。
上述专利、专利申请案、文章及书籍的全文均以引用方式明确地并入本背景技术部分中。
发明内容
在一将其存储单元组织成由可同时擦除的单元构成的块且将这些块进一步划分成多个可分别编程及读取的用户数据页面的非易失性存储系统中，将与各单独的块相关的开销数据存储于所述数据的相关块内并作为擦除该块的循环的一部分加以更新。如果将循环数据存储于一块的一单一页面中的备用单元中，则通过对该页面的单次读取作业即可读取所述循环数据。另一选择为，可将循环数据分散于该块中两个或更多个页面中的未用单元中，例如存储于在这些页面中所存储的数据扇区标头中。这些技术特别适用于NAND型的闪速存储系统，但也可有利地用于其中存储单元块可一同擦除的其他类型的非易失性存储系统中。
作为一种增大一既定数量的存储单元可存储的数据量的趋势，较佳地通过为每一存储元件建立多于两种编程状态而在每一存储单元存储元件中存储多于一位用户数据。然而，对于块循环计数值数据，以两种状态存储该数据或每一存储单元存储元件存储一位数据会存在优点。循环计数值数据编程会得到改善，且可通过一种降低该数据所写入的新擦除块的干扰量的方式来实施该编程。
可根据循环计数值数据来计算一冗余码，并将该冗余码作为块开销数据的一部分进行编程。错误修正码(ECC)是此种冗余的一实例，可提供错误修正码(ECC)，以便能够修正循环计数值数据中的某些错误，且如果要修正的错误过多，则确定该循环计数值数据无效。当无效时，将该块映射出系统，这是因为其所经历的擦除循环的次数未知，且此种不确定性可不利地影响存储器控制器在该块作业中所作出的决定。倘若在一擦除作业期间循环计数值数据丢失(例如在将该计数值临时存储于易失性存储器中期间断电时即可能会出现此种情况)，也可将块映射出系统。举例来说，如果在一擦除循环期间，用户自一正在供电的主机系统拔下存储插件，则可能会出现此种情况。
本发明对许多种不同类型非易失性存储器中的任一种起作用，包括上文在背景技术部分中所述的闪速EEPROM系统及其他系统。一种使用浮动栅极电荷存储元件的特定NOR阵列结构阐述于2001年8月8日提出申请的第09/925,102号美国专利申请案、及2000年9月22日提出申请的第09/667,344号美国专利申请案中。使用介电电荷存储元件的闪速存储器阵列阐述于2002年10月25日提出申请的第10/280,352号美国专利申请案中。大存储单元擦除块的管理阐述于在2000年11月22日提出申请的第09/718,802号美国专利申请案及2001年1月19日提出申请的第09/766,436号美国专利申请案中。NAND阵列的编程阐述于2001年6月27日提出申请的第09/893,277号中请案及第6,456,528号专利中。上述申请案及专利的全部内容均以引用方式明确地并入此发明内容中。
本发明的其它目标、特征及各个方面的优点包括在下文对代表性实施例的说明中，该说明应结合附图来阅读。
附图说明
图1是一其中可实施本发明的第一非易失性存储系统的方块图；
图2是一其中可实施本发明的第二非易失性存储系统的方决图；
图3显示一可用于将数据编程入图1或图2所示存储系统之一内的电压波形；
图4显示一已分别编程为四种状态之一的非易失性存储单元群组的阈电压分布；
图5显示一已分别编程为两种状态之一的非易失性存储单元群组的阈电压分布；
图6显示一将包含多个页面的存储单元块的第一实例性组织；
图7显示可存储于图6所示类型的块中的块开销数据；
图8显示一将包含多个页面的存储单元块的第二实例性组织；
图9是一流程图，其显示图1或2所示存储系统之一在存储有块开销数据时的一实例性擦除作业。
具体实施方式
图1所示方块图显示一其中可实施本发明的各个方面的实例性存储系统。大量可单独寻址的存储单元11布置成一由行及列构成的规则阵列，尽管当然也可具有其他单元物理布置方式。如上文在背景技术中及在并入本文中的参考文献中所述，该系统尤其适用于阵列11为NOR型。位线(在此处指定为沿单元阵列11的列延伸)通过线15与一位线解码及驱动电路13电连接。字线(在本说明中指定为沿单元阵列11的行延伸)通过线17电连接至一字线解码及驱动电路19。引导栅极(其沿阵列11的存储单元列延伸)通过线23电连接至一引导栅极解码及驱动电路21。
每一解码器13、19及21均通过一总线25自一存储控制器27接收存储单元地址。这些解码及驱动电路还通过各自的控制及状态信号线29、31及33连接至控制器27。施加至引导栅极及位线的电压通过一互连解码及驱动电路13与21的总线22来协调。该控制器包含各种类型的寄存器及其他存储器，包括一易失性随机存取存储器(RAM)28。
控制器27可通过线35连接至一主机装置(未图示)。该主机可是个人计算机、笔记本式计算机、数字照相机、音频播放器、各种其他手持式电子装置、及类似装置。图1所示存储系统将通常构建于一依据数种现行物理及电气标准之一(例如一个由PCMCIA、CompactFlashTM联合会、MMCTM联合会及其他组织颁布的标准)的插件中。当处于一插件形式时，线35端接于插件上的一连接器中，该连接器介接主机装置中的互补连接器。许多插件的电气接口遵循ATA标准，其中在主机看来，存储系统仿佛一磁盘驱动器一般。也存在其他存储器插件接口标准。作为插件形式的替代形式，图1所示类型的存储系统可永久性地嵌入主机装置中。
解码及驱动电路13、19及21会根据各自的控制及状态线29、31及33内的控制信号，在阵列11中由总线25所寻址的相应线中产生适当电压，以执行编程、读取及擦除功能。任何状态信号，包括电压电平及其他阵列参数，均由阵列11通过相同的控制及状态线29、31及33提供至控制器27。电路13内的复数个检测放大器接收可表示阵列11内所寻址存储单元的状态的电流及电压电平，并在读取作业期间通过线41为控制器27提供关于这些状态的信息。为能够并行读取大量存储单元的状态，通常使用大量的检测放大器。在读取及编程期间，通常通过电路19每次对一行单元进行寻址，以便访问所寻址行中由电路13及21所选的若干单元。在一擦除作业期间，通常将许多行中每一行的所有单元一同作为一块进行寻址以便同时擦除。
例如图1所示的存储系统的作业进一步阐述于在上文背景技术部分的NOR阵列节中所标明的专利及文章中，以及受让于本申请案的受让人-SanDisk公司的其他专利中。此外，在2001年2月26日提出申请的第09/793,370号美国专利申请案中说明了一种数据编程方法，该申请案以引用方式并入本文中。
图2所示方块图显示另一可在其中实施本发明的各个方面的实例性存储系统。包括复数个布置成一矩阵形式的存储单元M的存储单元阵列1由一列控制电路2、一行控制电路3、一共用源极控制电路4及一c-p-井控制电路5来控制。存储单元阵列1可是上文在背景技术部分中及在以引用方式并入本文中的参考文献中所述的NAND型存储单元阵列。一控制电路2连接至存储单元阵列1的位线(BL)，以便读取存储在存储单元(M)中的数据、在一编程作业期间确定存储单元(M)的状态、及控制位线(BL)的电势电平以促进编程或禁止编程。行控制电路3连接至字线(WL)，以选择其中一条字线(WL)、施加读取电压、施加与由列控制电路2所控制的位线电势电平相组合的编程电压、及施加一与一上面形成有存储单元(M)的p-型区域的电压相耦合的擦除电压。c-源极控制电路4控制一连接至存储单元(M)的共用源极线(在图2中标记为“c-源极”)。c-p-井控制电路5则控制c-p-井电压。
存储于存储单元(M)中的数据通过列控制电路2读出并经由I/O线及一数据输入/输出缓冲器6输出至外部I/O线。拟存储于存储单元中的编程数据经由外部I/O线输入至数据输入/输出缓冲器6，并传输至列控制电路2。外部I/O线连接至一控制器43。控制器43包含各种类型的寄存器及其他存储器-通常为易失性随机存取存储器。
用于控制闪速存储装置的命令数据输入至命令电路7，命令电路7连接至与控制器43相连的外部控制线。命令数据会将所请求的是何种作业通知闪速存储器。输入命令被传输至一状态机8，该状态机8控制列控制电路2、行控制电路3、共用源极电路4、c-p-井控制电路5及数据输入/输出缓冲器6。状态机8可输出闪速存储器的状态数据，例如READY/BUSY(准备就绪/忙)或PASS/FAIL(成功/失败)。状态机8还包括若干寄存器及其他易失性随机存取存储器45。
控制器43连接或可连接一主机系统，例如一个人计算机、数字照相机或个人数字助理。是由该主机发出命令(例如向存储阵列1存储或自存储阵列1读取数据的命令)，并分别提供或接收该数据。控制器将这些命令转换成可由命令电路7解译及执行的命令信号。控制器通常还包含用于将用户数据写入至存储阵列或自存储阵列读取用户数据的缓冲存储器。一典型的存储系统包含一个包含控制器43的集成电路芯片47、及一或多个分别包含一存储阵列及相关联的控制电路、输入/输出电路及状态机电路的集成电路芯片49。当然，目前的趋势是将系统的存储阵列及控制电路一同集成在一或多个集成电路芯片上。
图1所及2所示存储系统二者均可嵌入作为主机系统的一部分，或者可包含于一可以可拆方式插入主机系统中一配合插座内的存储插件中。此一插件可包含整个存储系统，或者可将带有相关联的外围电路的控制器及存储阵列设置于单独的插件中。举例而言，在美国专利第5,887,145号中即阐述数种实施方案，该专利的全文以引用方式明确地并入本文中。
图3显示一种对存储单元阵列1或11之一中的存储元件以递增方式进行编程的脉冲技术。编程电压Vpgm被划分成许多个脉冲，且逐一脉冲地增加ΔVpgm。在该等脉冲之间的周期内，实施验证(读取)作业。换句话说，在每一编程脉冲之间读取每一得到并行编程的单元的所编程电平，以确定其是否等于或大于其正在被编程至的验证电平。如果确定出一给定存储单元的阈电压已超过验证电平，则通过将该给定单元的串联单元组所连接至的位线或控制线的电压自0V升高至Vdd来移除Vpgm。然后，继续对受到并行编程的各单元中的其他单元进行编程，直至其依次达到其验证电平。在单元的最末编程脉冲期间，阈电压自低于验证电平移至高于验证电平。
图4显示一种对一其中每一存储元件具有四种状态的存储单元阵列进行编程的技术。因此，在每一存储元件中存储两位数据。所编程的存储元件形成存储单元晶体管，其阈电平(VT)落入阈分布61、63、65或67之一内。阈分布61表示已擦除状态且也是其中一种所编程状态，在本实例中为“11”。阈分布61包含具有负阈电压VT的单元。包含正阈电压的阈分布63表示数据位“10”。同样地，阈分布65表示“00”，且阈分布67表示“01”。可在每一存储元件内编程额外数量的状态，因而编程更多的位，但上文是选择一四状态系统进行例示。
各单独的单元是通过例如图3所示的一系列脉冲来进行编程。在块已被擦除后，其所有存储单元存储晶体管的阈电压均处于分布61内。在将用户数据或块开销数据编程入构成一块的全部或一部分的若干存储单元内后，向那些其状态拟自“11”变至其他状态的单元施加编程电压脉冲。对于那些拟自擦除状态编程至第一状态“10”的晶体管，当其VT变得等于或大于验证电平Vv10-即处于分布63内时，停止施加脉冲。在各编程脉冲之间验证这些单元的状态。同样地，对于那些拟编程至“00”状态的存储晶体管，当其VT变得等于或大于验证电平Vv00-即处于分布65内时，停止施加脉冲。最后，对于那些正被编程至“01”状态的存储元件晶体管，当其VT达到其验证电平Vv01-即处于分布67内时，停止编程脉冲。此时，对该群组存储单元的并行编程即告结束。
各编程验证电平Vv10、Vv00及Vv01与其各自的分布63、65及67的下限重合。图3所示编程脉冲的起始电压可约为例如12伏特，且对于典型的编程而言，各脉冲之间的增量ΔVpgm约为0.2伏特。各分布61、63、65及67的扩展范围约等于ΔVpgm。
图4还显示用于通过确定存储单元已被编程为四种阈状态中的哪一状态而自各单元读取数据的电压。电压VR10、VR00及VR01分别为用于读取存储状态“10”、“00”及“01”的参考电压。这些电压大致位于分布61、63、65及67中相邻分布之间的中点处。这些电压为阈电压，所读取的每一存储单元晶体管的阈电压状态即与这些阈电压进行比较。这是通过将自单元测量的电流或电压分别与参考电流或电压进行比较来实现。
在一四存储状态或更多存储状态系统中，通常期望能够将某些单元编程为两种状态(二进制)之一。在第5,930,167号美国专利(该专利的全文以引用方式并入本文中)及前述第09/956,340号美国专利申请案中对在一单一阵列中使用多状态编程及二进制编程二者进行了说明。在图5中显示此种双重编程的另一形式，该种形式可使编程电压最小化，由此使其他存储单元的所编程状态或已擦除状态的干扰最小化。已擦除状态“0”也是两种所编程状态中的一种，其由一编程分布71显示。第二所编程状态“1”由一分布73表示。编程至“1”状态是借助验证电平Vv1来实现。在零伏特VT下使用一参考电平VR1自两状态存储单元读取数据。图5中的分布71及73分别对应于图4中的分布61及63。通过在二进制情形中避免使用更高的阈电平分布65及67，会使因对单元编程而对其他单元的已擦除状态或所编程状态的干扰最小化。
图6显示在一典型系统中大量可单独寻址的存储单元块中一实例性存储单元块的组织。该存储单元块(即擦除单位)被划分成若干页面P0至PN。举例来说，块中的页面的数量N可为8、16或32。每一单个页面均为编程及读取单位。在每一页面中，存储一或多个主扇区的数据作为用户数据。就物理意义而言，一页面可由图1及2所示系统中阵列1或11之一内的单行存储单元构成。例如，图6所示的页面P3包含用于用户数据的空间81及用于与该用户数据相关的开销数据标头的空间83。例如，在空间83内存储根据存储于存储空间81中的用户数据计算出的ECC。某些存储阵列还在空间85中包含几个备用字节的存储容量，以替换用户空间81内的任何坏字节。
正是块中一个页面中的这些备用字节用于存储整个块的开销信息数据。例如，图中将块开销数据87显示为页面P1的一部分。作为数据87的一部分进行存储的一条重要的信息通常是存储有数据87的块已被擦除的次数的计数值。或者，可存储该块所经历的擦除循环次数的某一其他表示。该数据适用于管理阵列的作业。其他可能有用的块开销数据87包括块存储单元的最佳擦除电压、编程电压及/或读取电压、用于指示块状态的旗标、该块及任何替代决的逻辑及/或物理地址、及类似数据。块开销数据87提供该物理块自身的信息，而页开销数据83提供存储于其同一页中的用户数据的信息。尽管也可将这些开销数据类型中的一种或两种均存储于一(或多个)不同于其所属块的块中，但对于大多数应用而言，图6所示存储位置较佳。
较佳将用户数据以多状态形式存储于每一页面中的存储单元中，换句话说，将存储单元的每一浮动栅极或其他存储元件编程至多于两种状态中的一种，以便在每一存储元件中存储多于一位数据。可方便地构建图4所示的实例，其中将各存储元件编程至四种状态之一。此会减少存储给定量数据所需的存储单元的数量。然而，通常较佳的情况是，以二进制形式对单元群组中的块开销数据87进行编程，换句话说，将存储单元的每一浮动栅极或其他存储元件编程为正好两种状态之一。可使用图5所示实例。尽管此会占用比以多状态形式进行编程时更多的存储单元来存储块开销数据，然而由于数据量很小，因而代价很小。其优点包括：能够在减少的时间量中对块开销数据进行编程，对干扰及场耦合影响的敏感性降低，且对相同块或相邻块中其他存储单元的已擦除状态或所编程状态的干扰影响减小。
尽管使用上文参照图3所述的连续性编程脉冲及穿插状态验证可较佳地实现对块开销数据的二进制编程，然而通过增大起始脉冲的值及/或通过增大步长ΔVpgm，可明显缩短实施编程过程所需的时间。如果在以多状态对用户数据进行编程时，ΔVpgm的值为0.2伏特，则在以二进制形式对块开销数据进行编程时，可使用一更大的值，例如0.4伏特。ΔVpgm增大会使图5所示的所编程单元分布73扩展，如75所示。但是由于不再有其他的所编程状态高于状态73，因而分布的宽度增大不会造成任何问题。
一般而言，可将块开销数据存储于图6所示实例性块内任一个页面中的备用单元中。每一块内的存储有块开销数据的页面既可固定也可允许因块而异及随时间而异。举例而言，如果页面P1要求使用某些其备用单元来取代有缺陷的单元，且如果因此没有足够的剩余备用单元来存储块开销数据，则可将该块的开销数据存储于另一页面中。此外，用于块开销数据的空间未必需要如图6所示处于页面或其存储单元行的末尾处，而是也可处于其中存在未使用的存储单元的某个其他位置处。此外，块开销数据未必需要存储于位置相邻的存储单元中，当然如果将该时间存储于连续的单元地址位置中，对于存储控制器而言有可能更为容易。
如果存储阵列为NAND型，则对于存储块开销数据而言，可能有某些页面优于其他页面。在上文背景技术部分中所提及的专利中所述的一种类型的NAND闪速存储器中，将各页面约束为按一特定次序(例如P0至PN)进行编程，以减小在对一个页面进行编程时对其他页面中单元的所编程状态的干扰影响。此外，最末页面PN及P(N-1)往往比其他页面更易受到干扰影响。因此，较佳情况是将块开销数据存储于更靠近该块的开头的某一其他页面中，利用在总共具有16个页面的块中存储于P4或P5中。
由于块开销数据对存储器作业可能颇为重要，因而可根据块开销数据计算一ECC并将该ECC随所述数据一起存储于同一块中。然后，当读取数据时，使用ECC来验证所述数据，并提供修正数个无效位的能力。图7显示将图6所示块开销数据87组织成包含一ECC。如果所存储的块开销数据中无效位的数量超过ECC可修正的数量，则该信息对控制器有用。如果所存储的开销数据的类型对存储系统作业而言颇为重要，则控制器将使用不能自一块读取数据来映射掉该块，从而不再使用该块。可在该块中设定一旗标来指示将不再使用该块，或者控制器可独立地保持一无效块列表。
在图8中显示一不同于图6的存储单元块布置方案，以便提供另一实施方案。在本实例中，在每一页面中未包含备用单元。因此，块开销数据需要存储于块内的其他位置处。图8所示实例将该数据分布于块中页面标头内的备用字节中，例如存储于三个不同页面标头的位置91、93及95中。因而，与在图6所示实例中仅需要读取一块中的一个页面相比，此将需要读取所有多个页面方可获得块开销数据。
参照图9，该图解释一利用上述块开销数据的实例性擦除作业。在第一步骤101中，控制器(图1中的27或图2中的43)发出一命令，以同时擦除由步骤103中所发出的地址所指定的若干一或多个块。在下一步骤105中，控制器自每一所寻址的块读取块开销数据。在通常的系统中，由于页面是编程及擦除的单位，因而此涉及到读取每一所寻址的块中存储有其块开销数据的整个页面。开销数据例如可为图6中的数据87或图8中的数据91、93及95。如果以不同于用户数据及其标头的状态数量来存储块开销数据，则控制器以与在读取用户数据及标头时所用参考电平不同的一组参考电平来读取开销数据。然后，控制器将该所读取数据临时存储于系统中，最方便的是存储于作为各自的控制器27及状态机8的一部分所包含的随机存取存储器(RAM)28或45中。然后，按照步骤109将每一所寻址的块中的各存储单元一同擦除。
如果将块开销数据与根据该数据计算出的ECC或其他冗余码一同存储，则在将该数据写入RAM内之前检查该数据的有效性。如果确定出该数据有效或者如果可对错误的开销数据加以修正以使其有效，则按所述来进行该过程。然而，如果块开销数据无效或者无法使其有效，则由于考虑到当不知晓块的历史时该块在将来将无法正常工作，因而可能希望使该块退出使用。然后，可停止与该块相关的擦除过程并将其地址添加到一由控制器所保持的坏块列表中，。或者，可继续该擦除过程，将一旗标写入该块的开销数据空间内以指示将不再使用该块。然后，控制器在确定拟使块接受未来的擦除及编程循环时寻找这些旗标。
另外，如果临时存储块开销数据的RAM为非易失性存储器-通常情况下如此，则如果在已擦除所寻址的块后存储系统的电源中断，则块开销数据将丢失。在此种情形中，在电源恢复后，控制器没有要写回至这些已擦除块内的块开销数据。当不存在块开销数据时，未来任何涉及到读取该块开销数据的使用这些块的尝试均可使控制器通过将其地址添加至坏块列表、在这些块中设定一旗标或通过某种其他技术将这些块映射出系统。
如上文所述，一件重要的块开销数据可能是各个块已经历擦除及再编程循环的次数。因而将该次数或与该次数相关的某一数量(若包含)作为擦除循环的一部分进行更新。对于每一被擦除的块，均将存储于控制器RAM中的该数量自RAM中读出并加以更新，以记录该块已经受另一擦除循环。如图9中的步骤111所示，将更新次数写回至与其相关的每一块内。最简单的实施方案是将自该决读取的擦除循环计数值递增1，然后在该块已被擦除后将递增后的计数值写回至该块内。块开销数据也可包含每当该块被擦除时不进行更新的其他信息数据，在此种情形中，将此种类型的数据不作任何变化地写回至已擦除的块内。如果与块开销数据一起使用ECC或其他冗余码，则根据将写回至该块内的更新后的开销数据计算这种码，然后将其与更新后的开销数据一起编程入该块内。
擦除循环的最后一个步骤是由阵列及其外围电路向控制器发送回一完成状态信号，如步骤113所示。除在编程有块开销数据的位置外，已擦除块保持擦除状态。此后，可将用户数据编程入该块的页面内。
可以若干种不同方式来使用擦除循环计数值。由于存储单元的某些特性随存储单元的擦除/编程循环次数的增加而变化，因而如果使受影响的工作参数也变化，则阵列作业会得到优化。这些工作参数的实例包括擦除电压及编程电压、及块内的用户数据被刷新以使电荷电平变回最佳范围内的频率。循环计数值较低的块可使用更低的编程及擦除电压来运行，从而延长其使用寿命。如果数据刷新过于频繁，则其可能会影响性能，因而循环计数值较低的块不会如循环计数值较高的块一样频繁地刷新。当不同块的使用度的差别超过某些预设定的限值时，还可使用循环计数值通过改变逻辑至物理块地址表而对各个块的使用度(磨损)进行平均。另外，如果任何块所经历的循环次数超过其预期的使用寿命，则可将这些块永久性地映射出系统外。
尽管上文是根据具体实施例来说明本发明，然而应了解，本发明有权在随附权利要求书的整个范畴内受到保护。

Claims (31)

1、一种操作一具有一组织成单元块的存储单元阵列的非易失性存储器的方法，所述单元块可作为一单位一同擦除并分别存储复数个用户数据页面，所述方法包括：
(a)将开销数据存储在与其中存储有所述开销数据的所述块的操作相关的各个信息块内，
(b)一擦除作业，其包括，
对所述块中的一个或多个块进行寻址以便擦除，
自所述一个或多个块读取所述开销数据并临时存储所述所读取的开销数据，
擦除所述一个或多个块内的所述存储单元，
更新所述所读取的开销数据，及
将所述更新后的开销数据编程回至所述一个或多个块中的相应块内，由此使所述一个或多个块内的所述页面可供用于在其中编程用户数据，及
(c)此后将用户数据编程入所述一个或多个块的页面内。
2、如权利要求1所述的方法，其中将所述更新后的开销数据编程入所述一个或多个块中所述相应块的一单一页面的备用单元内。
3、如权利要求1所述的方法，其中对用户数据进行编程包括将所述各个页面的指定区域中的标头数据编程为具有在所述页面中的相应页面中所编程的所述用户数据的信息，且其中将所述更新后的开销数据编程入所述一个或多个块中每一块内的多于一个页面的所述标头区域中的备用单元内。
4、如权利要求3所述的方法，其中所述存储于各个页面中的所述标头数据包括一冗余码，所述冗余码是根据其中编程有所述用户数据的所述相应页中的所述用户数据计算出的。
5、如权利要求4所述的方法，其中所述冗余码包括一错误修正码。
6、如权利要求2所述的方法，其中存储于所述各个块中的所述开销数据包含一数量，所述数量指示含有所述数量的所述块已经受的擦除作业的次数，且其中更新所述开销数据包括将所述擦除作业次数更新为包含当前的擦除作业。
7、如权利要求3所述的方法，其中存储于所述各个块中的所述开销数据包含一数量，所述数量指示含有所述数量的所述块已经受到的擦除作业的次数，且其中更新所述开销数据包括将所述擦除作业次数更新为包含当前的擦除作业。
8、如权利要求1所述的方法，其另外包括根据存储于所述各个块内的所述开销数据计算一冗余码，且进一步将所述冗余码存储于含有计算所述冗余码时所根据的所述开销数据的所述各个块内。
9、如权利要求8所述的方法，其中读取所述开销数据包括读取根据所述开销数据计算出并随所述开销数据一起存储的所述冗余码，并对照所述所读取的冗余码检查所述所读取的开销数据，且其中对所述更新后的开销数据进行编程包括根据所述更新后的开销数据计算一冗余码并将所述所计算出的冗余码存储于与所述开销数据相同的块中。
10、如权利要求9所述的方法，其中如果对照所述所读取的冗余码检查所述所读取的开销数据显示所述开销数据无效，则将其中驻存有所述所读取的开销数据及冗余码的所述块标记为不可用而非擦除所述块、更新所述开销数据或将所述块编程为具有更新后的开销数据或用户数据。
11、如权利要求10所述的方法，其另外包括通过设定一旗标作为所述不可用块内所述开销数据的一部分的，将所述不可用块标记为无效。
12、如权利要求1所述的方法，其中在一在更新所述开销数据或将所述更新后的开销数据编程回至所述一个或多个块内之前丢失所述开销数据的情形中，将所述一个或多个块标记为不可用而非将用户数据编程至所述一个或多个块的页面内。
13、如权利要求1所述的方法，其中对用户数据进行编程包括将各个存储单元存储元件编程为两种或多种状态之一，由此使每一存储元件存储多于一位用户数据。
14、如权利要求13所述的方法，其中对所述更新后的开销数据进行编程包括将各个存储单元存储元件编程为刚好两种存储状态之一，由此使每一存储元件存储一位开销数据。
15、如权利要求14所述的方法，其中擦除所述存储单元包括将存储单元存储元件上的电荷驱动至一第一范围，其中对所述开销数据进行编程包括根据所述开销数据将所述存储单元存储元件的一部分驱动至一第二范围，且其中对用户数据进行编程另外包括将各个存储单元存储元件编程至至少第三及第四电荷范围内，所述至少第三及第四电荷范围比所述第二范围进一步移离所述第一范围。
16、如权利要求14所述的方法，其中对所述用户数据进行编程包括施加由一对所述单元的所述状态进行的验证所隔开的连续性编程脉冲，直至达到所期望的编程状态，所述各个脉冲的值按一第一量增大，且其中对所述开销数据进行编程包括施加由一对所述单元的所述状态进行的验证所隔开的连续性编程脉冲，直至达到所期望的编程状态，所述各个脉冲按一大于所述第一量的第二量增大，由此使所述开销数据的编程快于所述用户数据。
17、如权利要求15所述的方法，其中所述存储单元阵列是一NAND阵列。
18、如权利要求1所述的方法，其中所述存储单元阵列是一NAND阵列。
19、一种操作一具有一组织成单元块的存储单元阵列的非易失性存储器的方法，所述单元具有存储元件，所述单元块可作为一单位一同擦除至一第一阈值范围内并分别将复数个用户数据页面存储于所述第一阈值范围中及相继大于所述第一阈值范围的至少第二、第三及第四阈值范围中，所述方法包括：
(a)存储所述块已循环的次数的数据，所述循环数据被存储于所述循环数据所属的所述块中给定数量的存储单元内，
(b)一擦除作业，其包括，
对所述块中的一个或多个块进行寻址以便擦除，
自所述一个或多个块中的每一个块读取所述循环数据并临时存储所述所读取的循环数据，
擦除所述一个或多个块内的所述存储单元，
更新所述所读取的循环数据，及
通过将所述一个或多个块中相应块的至少某些给定数量的单元的所述阈值电平自所述第一阈值范围驱动至所述第二阈值范围而不使用所述第三或第四阈值范围，将所述更新后的所读取循环数据编程回至所述一个或多个块中的所述相应块内，由此使所述一个或多个块内的所述页面可供用于在其中编程用户数据，及
(c)此后通过使用至少所述第一、第二、第三及第四阈值范围，将用户数据编程至所述一个或多个块的页面内。
20、如权利要求19所述的方法，其中将所述更新后的循环数据编程入所述一个或多个块中所述相应块的一单一页面的备用单元内。
21、如权利要求19所述的方法，其中将一根据所述循环数据计算出的冗余码随所述循环数据一起存储于一块中。
22、如权利要求19所述的方法，其中读取所述循环数据包括读取根据所述循环数据计算出并随所述循环数据一起存储的所述冗余码，并对照所述所读取的冗余码检查所述所读取的循环数据，且其中对所述更新后的循环数据进行编程包括根据所述更新后的循环数据计算一冗余码并将所述所计算出的冗余码存储于与所述循环数据相同的块中。
23、如权利要求22所述的方法，其中如果对照所述所读取的冗余码检查所述所读取的循环数据显示所述循环数据无效，则将其中驻存有所述所读取的循环数据及冗余码的所述块标记为不可用而非擦除所述块、更新所述循环数据或将所述块编程为具有更新后的循环数据或用户数据。
24、如权利要求19所述的方法，其中在一在更新所述循环数据或将所述更新后的循环数据编程回至所述一个或多个块内之前丢失所述循环数据的情形中，将所述一个或多个块标记为不可用而非将用户数据编程至所述一个或多个块的页面内。
25、如权利要求24所述的方法，其中所述存储单元阵列是一NAND阵列。
26、一种操作一具有一以一NAND布置形式连接并组织成单元块的存储单元阵列的非易失性存储器的方法，所述单元具有存储元件，所述单元块可作为一单位一同擦除至一第一阈值范围内并分别将复数个用户数据页面存储于所述第一阈值范围中及相继大于所述第一阈值范围的至少第二、第三及第四阈值范围中，所述方法包括：
(a)存储所述块已循环的次数的数据，所述循环数据被存储于所述循环数据所属的所述块中给定数量的存储单元内，
(b)一擦除作业，其包括，
对所述块中的一个或多个块进行寻址以便擦除，
自所述一个或多个块中的每一个块读取所述循环数据并临时存储所述所读取的循环数据，
擦除所述一个或多个块内的所述存储单元，
更新所述所读取的循环数据，及
通过将所述一个或多个块中相应块的至少某些给定数量的单元的所述阈值电平自所述第一阈值范围驱动至所述第二阈值范围而不使用所述第三或第四阈值范围，将所述更新后的所读取循环数据编程回至所述一个或多个块中的所述相应块内，由此使所述一个或多个块内的所述页面可供用于在其中编程用户数据，及
(c)此后通过使用至少所述第一、第二、第三及第四阈值范围，将用户数据编程至所述一个或多个块的页面内。
27、如权利要求26所述的方法，其中将所述更新后的循环数据编程入所述一个或多个块中所述相应块的一单一页面的备用单元内。
28、如权利要求26所述的方法，其中将一根据所述循环数据计算出的冗余码随所述循环数据一起存储于一块中。
29、如权利要求28所述的方法，其中读取所述循环数据包括读取根据所述循环数据计算出并随所述循环数据一起存储的所述冗余码，并对照所述所读取的冗余码检查所述所读取的循环数据，且其中对所述更新后的循环数据进行编程包括根据所述更新后的循环数据计算一冗余码并将所述所计算冗余码存储于与所述循环数据相同的块中。
30、如权利要求29所述的方法，其中如果对照所述所读取的冗余码检查所述所读取的循环数据显示所述循环数据无效，则将其中驻存有所述所读取的循环数据及冗余码的所述块标记为不可用而非擦除所述块、更新所述循环数据或将所述块编程为具有更新后的循环数据或用户数据。
31、如权利要求26所述的方法，其中在一在更新所述循环数据或将所述更新后的循环数据编程回至所述一个或多个块内之前丢失所述循环数据的情形中，将所述一个或多个块标记为不可用而非将用户数据编程至所述一个或多个块的页面内。
CN2003801092176A 2003-01-28 2003-12-18 一种操作非易失性存储器的方法 Expired - Lifetime CN1754230B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/353,574 US6944063B2 (en) 2003-01-28 2003-01-28 Non-volatile semiconductor memory with large erase blocks storing cycle counts
US10/353,574 2003-01-28
PCT/US2003/040361 WO2004070731A1 (en) 2003-01-28 2003-12-18 Non-volatile semiconductor memory with large erase blocks storing cycle counts

Publications (2)

Publication Number Publication Date
CN1754230A true CN1754230A (zh) 2006-03-29
CN1754230B CN1754230B (zh) 2010-10-06

Family

ID=32736208

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2003801092176A Expired - Lifetime CN1754230B (zh) 2003-01-28 2003-12-18 一种操作非易失性存储器的方法

Country Status (10)

Country Link
US (4) US6944063B2 (zh)
EP (2) EP1975942B1 (zh)
JP (1) JP4648006B2 (zh)
KR (1) KR101089575B1 (zh)
CN (1) CN1754230B (zh)
AT (1) ATE387715T1 (zh)
AU (1) AU2003297327A1 (zh)
DE (1) DE60319437T2 (zh)
TW (1) TWI323466B (zh)
WO (1) WO2004070731A1 (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101836259A (zh) * 2007-10-02 2010-09-15 赛普拉斯半导体公司 编程存储器单元数组的方法及装置
CN101383186B (zh) * 2007-09-05 2011-09-14 联咏科技股份有限公司 与非门型闪速存储器的编程方法与装置以及读取方法
CN102646447A (zh) * 2011-02-22 2012-08-22 三星电子株式会社 非易失性存储器件、存储控制器及其方法
CN101188142B (zh) * 2006-09-01 2012-08-29 三星电子株式会社 使用编程数据高速缓存的闪存设备及其编程方法
CN101436434B (zh) * 2007-08-16 2012-09-19 三星电子株式会社 提供快速编程及读操作的非易失性存储设备、系统和方法
CN101154454B (zh) * 2006-09-29 2012-11-14 海力士半导体有限公司 闪速存储器件的擦除方法
CN102855943A (zh) * 2008-11-28 2013-01-02 群联电子股份有限公司 错误校正控制器及其闪存芯片系统与错误校正方法
CN102999432A (zh) * 2007-04-10 2013-03-27 马维尔国际贸易有限公司 存储器控制器
CN103797541A (zh) * 2011-08-12 2014-05-14 美光科技公司 存储器装置及用于存储器装置的配置方法
CN102132348B (zh) * 2008-07-01 2015-06-17 Lsi公司 用于闪存存储器中写入端单元间干扰减轻的方法和装置
CN105659328A (zh) * 2013-10-15 2016-06-08 桑迪士克技术有限公司 在多轮回编程中用于抑制读取噪声的双重验证方法
CN105874541A (zh) * 2014-03-17 2016-08-17 桑迪士克科技有限责任公司 通过对非易失性存储器的分区内的读取访问的计数来检测存储器上的读取干扰
CN109935264A (zh) * 2017-12-18 2019-06-25 北京兆易创新科技股份有限公司 一种存储单元的擦除方法、装置及存储器
CN110865772A (zh) * 2019-11-11 2020-03-06 深圳忆联信息系统有限公司 保护系统数据物理块擦除计数值的方法、装置、计算机设备及存储介质
CN113778325A (zh) * 2020-06-09 2021-12-10 爱思开海力士有限公司 存储装置及其操作方法

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7246268B2 (en) * 2002-01-16 2007-07-17 Sandisk Corporation Method and apparatus for dynamic degradation detection
JP4230753B2 (ja) * 2002-10-30 2009-02-25 株式会社東芝 半導体メモリ
JP3935139B2 (ja) 2002-11-29 2007-06-20 株式会社東芝 半導体記憶装置
US6944063B2 (en) * 2003-01-28 2005-09-13 Sandisk Corporation Non-volatile semiconductor memory with large erase blocks storing cycle counts
US6906961B2 (en) 2003-06-24 2005-06-14 Micron Technology, Inc. Erase block data splitting
US7139863B1 (en) * 2003-09-26 2006-11-21 Storage Technology Corporation Method and system for improving usable life of memory devices using vector processing
US7171526B2 (en) * 2003-11-07 2007-01-30 Freescale Semiconductor, Inc. Memory controller useable in a data processing system
US7143332B1 (en) * 2003-12-16 2006-11-28 Xilinx, Inc. Methods and structures for providing programmable width and error correction in memory arrays in programmable logic devices
JP4660316B2 (ja) * 2004-09-03 2011-03-30 パナソニック株式会社 不揮発性メモリ装置
US7259989B2 (en) * 2004-09-03 2007-08-21 Matsushita Electric Industrial Co., Ltd. Non-volatile memory device
ATE428421T1 (de) 2004-09-17 2009-05-15 Eisai R&D Man Co Ltd Medizinische zusammensetzung mit verbesserter stabilität und reduzierten gelierungseigenschaften
US7275190B2 (en) 2004-11-08 2007-09-25 Micron Technology, Inc. Memory block quality identification in a memory device
US7412560B2 (en) * 2004-12-16 2008-08-12 Sandisk Corporation Non-volatile memory and method with multi-stream updating
KR100669342B1 (ko) * 2004-12-21 2007-01-16 삼성전자주식회사 낸드 플래시 메모리 장치의 프로그램 방법
KR100672121B1 (ko) 2005-01-12 2007-01-19 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그것의 프로그램/판독 방법
US20060256623A1 (en) * 2005-05-12 2006-11-16 Micron Technology, Inc. Partial string erase scheme in a flash memory device
JP4575288B2 (ja) * 2005-12-05 2010-11-04 株式会社東芝 記憶媒体、記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム
KR100703806B1 (ko) * 2006-02-16 2007-04-09 삼성전자주식회사 비휘발성 메모리, 이를 위한 데이터 유효성을 판단하는장치 및 방법
US7467253B2 (en) * 2006-04-13 2008-12-16 Sandisk Corporation Cycle count storage systems
US7451264B2 (en) * 2006-04-13 2008-11-11 Sandisk Corporation Cycle count storage methods
US7495966B2 (en) * 2006-05-01 2009-02-24 Micron Technology, Inc. Memory voltage cycle adjustment
US7653778B2 (en) 2006-05-08 2010-01-26 Siliconsystems, Inc. Systems and methods for measuring the useful life of solid-state storage devices
KR100736103B1 (ko) * 2006-06-27 2007-07-06 삼성전자주식회사 비휘발성 메모리, 상기 비휘발성 메모리의 데이터 유효성을판단하는 장치 및 방법
JP2008009527A (ja) * 2006-06-27 2008-01-17 Toshiba Corp メモリシステム
JP5002201B2 (ja) * 2006-06-30 2012-08-15 株式会社東芝 メモリシステム
US7529969B1 (en) * 2006-08-24 2009-05-05 Micron Technology, Inc. Memory device internal parameter reliability
US7525838B2 (en) * 2006-08-30 2009-04-28 Samsung Electronics Co., Ltd. Flash memory device and method for programming multi-level cells in the same
US7602650B2 (en) * 2006-08-30 2009-10-13 Samsung Electronics Co., Ltd. Flash memory device and method for programming multi-level cells in the same
US20080077840A1 (en) * 2006-09-27 2008-03-27 Mark Shaw Memory system and method for storing and correcting data
US8549236B2 (en) * 2006-12-15 2013-10-01 Siliconsystems, Inc. Storage subsystem with multiple non-volatile memory arrays to protect against data losses
TW200828320A (en) 2006-12-28 2008-07-01 Genesys Logic Inc Method for performing static wear leveling on flash memory
US7870457B2 (en) * 2006-12-29 2011-01-11 Sandisk Corporation Page by page ECC variation in a memory device
US7877665B2 (en) * 2006-12-29 2011-01-25 Sandisk Corporation Page by page ECC variation in a memory device
WO2008083161A1 (en) * 2006-12-29 2008-07-10 Sandisk Corporation Page by page ecc variation in a memory device
US7925151B2 (en) * 2007-01-31 2011-04-12 Kobre Kenneth R Device for redirecting and reflecting light from camera flash and methods for using same
US7596643B2 (en) * 2007-02-07 2009-09-29 Siliconsystems, Inc. Storage subsystem with configurable buffer
KR100866626B1 (ko) * 2007-07-02 2008-11-03 삼성전자주식회사 스페어 영역을 갖는 비휘발성 메모리 장치 및 그의 블록소거 방법
US20090080258A1 (en) * 2007-09-21 2009-03-26 Walker Andrew J Erase method in thin film nonvolatile memory
US7894263B2 (en) * 2007-09-28 2011-02-22 Sandisk Corporation High voltage generation and control in source-side injection programming of non-volatile memory
NZ562200A (en) * 2007-10-04 2008-11-28 Arc Innovations Ltd Method and system for updating a stored data value in a non-volatile memory
US8261013B2 (en) * 2007-11-26 2012-09-04 Hyperstone Gmbh Method for even utilization of a plurality of flash memory chips
US7925822B2 (en) * 2008-01-31 2011-04-12 Sandisk Il Ltd Erase count recovery
US8078918B2 (en) * 2008-02-07 2011-12-13 Siliconsystems, Inc. Solid state storage subsystem that maintains and provides access to data reflective of a failure risk
US7962792B2 (en) * 2008-02-11 2011-06-14 Siliconsystems, Inc. Interface for enabling a host computer to retrieve device monitor data from a solid state storage subsystem
JP5214422B2 (ja) * 2008-02-15 2013-06-19 株式会社東芝 データ記憶システム
TWI364661B (en) * 2008-09-25 2012-05-21 Silicon Motion Inc Access methods for a flash memory and memory devices
US8825940B1 (en) 2008-12-02 2014-09-02 Siliconsystems, Inc. Architecture for optimizing execution of storage access commands
US8291297B2 (en) * 2008-12-18 2012-10-16 Intel Corporation Data error recovery in non-volatile memory
US8700840B2 (en) 2009-01-05 2014-04-15 SanDisk Technologies, Inc. Nonvolatile memory with write cache having flush/eviction methods
US8244960B2 (en) * 2009-01-05 2012-08-14 Sandisk Technologies Inc. Non-volatile memory and method with write cache partition management methods
US8094500B2 (en) 2009-01-05 2012-01-10 Sandisk Technologies Inc. Non-volatile memory and method with write cache partitioning
US8040744B2 (en) * 2009-01-05 2011-10-18 Sandisk Technologies Inc. Spare block management of non-volatile memories
US9176859B2 (en) * 2009-01-07 2015-11-03 Siliconsystems, Inc. Systems and methods for improving the performance of non-volatile memory operations
KR101038991B1 (ko) * 2009-03-10 2011-06-03 주식회사 하이닉스반도체 메모리 영역의 균등한 사용을 위한 반도체 스토리지 시스템및 그 제어 방법
US10079048B2 (en) * 2009-03-24 2018-09-18 Western Digital Technologies, Inc. Adjusting access of non-volatile semiconductor memory based on access time
KR101586047B1 (ko) * 2009-03-25 2016-01-18 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
TWI404071B (zh) * 2009-06-23 2013-08-01 Phison Electronics Corp 能識別快閃記憶體中錯誤資料的控制電路及儲存系統與方法
JP2010055745A (ja) * 2009-12-07 2010-03-11 Toshiba Corp 記憶媒体
US8799747B2 (en) 2010-06-03 2014-08-05 Seagate Technology Llc Data hardening to compensate for loss of data retention characteristics in a non-volatile memory
CN102543198B (zh) * 2010-12-20 2015-11-25 北京兆易创新科技股份有限公司 一种mlc存储单元的编程方法和装置
KR20120128014A (ko) 2011-05-16 2012-11-26 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 포함하는 메모리 시스템의 동작 방법
KR20120128978A (ko) * 2011-05-18 2012-11-28 삼성전자주식회사 데이터 저장 장치 및 그것의 데이터 관리 방법
KR20130033017A (ko) * 2011-09-26 2013-04-03 에스케이하이닉스 주식회사 불휘발성 메모리 장치의 동작 방법
JP5781047B2 (ja) * 2012-10-17 2015-09-16 株式会社東芝 記憶媒体
US8634247B1 (en) * 2012-11-09 2014-01-21 Sandisk Technologies Inc. NAND flash based content addressable memory
JP2013137792A (ja) * 2013-02-28 2013-07-11 Toshiba Corp 電子機器及びその制御方法
US9075424B2 (en) 2013-03-06 2015-07-07 Sandisk Technologies Inc. Compensation scheme to improve the stability of the operational amplifiers
TWI515737B (zh) * 2013-12-09 2016-01-01 慧榮科技股份有限公司 資料儲存裝置以及其資料抹除方法
US20150169438A1 (en) * 2013-12-18 2015-06-18 Infineon Technologies Ag Method and device for incrementing an erase counter
US9190142B2 (en) 2014-03-12 2015-11-17 Kabushiki Kaisha Toshiba Semiconductor memory device and method of controlling the same
US9811458B2 (en) 2014-03-19 2017-11-07 Htc Corporation Mobile electronic device and method for clearing memory blocks based on processor determination of physical block to erase in response to GUI input from user specified time and directing controller to erase within the specified time
CN104932981B (zh) * 2014-03-20 2018-05-25 宏达国际电子股份有限公司 移动电子装置与清理存储区块的方法
US9607703B2 (en) 2014-09-08 2017-03-28 Kabushiki Kaisha Toshiba Memory system
US9305638B1 (en) * 2014-10-29 2016-04-05 Macronix International Co., Ltd. Operation method for memory device
US9852799B2 (en) 2014-11-19 2017-12-26 Sandisk Technologies Llc Configuration parameter management for non-volatile data storage
US10643700B2 (en) * 2015-10-29 2020-05-05 Micron Technology, Inc. Apparatuses and methods for adjusting write parameters based on a write count
FR3044818B1 (fr) 2015-12-02 2018-03-30 Stmicroelectronics (Rousset) Sas Procede de gestion d'une ligne defectueuse du plan memoire d'une memoire non volatile et dispositif de memoire correspondant
TWI604455B (zh) * 2016-05-13 2017-11-01 Silicon Motion Inc 資料儲存裝置、記憶體控制器及其資料管理方法與資料區塊管理方法
KR20180031853A (ko) * 2016-09-19 2018-03-29 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US10586584B2 (en) * 2018-06-01 2020-03-10 Samsung Electronics Co., Ltd. Semiconductor semiconductor memory devices, memory systems and methods of operating memory devices
US10978156B2 (en) 2018-06-29 2021-04-13 Sandisk Technologies Llc Concurrent programming of multiple cells for non-volatile memory devices
US11545221B2 (en) 2018-06-29 2023-01-03 Sandisk Technologies Llc Concurrent programming of multiple cells for non-volatile memory devices
KR102387960B1 (ko) * 2018-07-23 2022-04-19 삼성전자주식회사 컨트롤러 및 그것의 동작 방법
US10891077B2 (en) * 2018-12-26 2021-01-12 Macronix International Co., Ltd. Flash memory device and controlling method thereof
JP2020144554A (ja) * 2019-03-05 2020-09-10 キオクシア株式会社 記憶装置およびデータ読出方法
JP6727365B1 (ja) * 2019-03-27 2020-07-22 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置

Family Cites Families (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US568870A (en) * 1896-10-06 Mark m
JPS59111370A (ja) 1982-12-16 1984-06-27 Seiko Instr & Electronics Ltd 不揮発性半導体メモリ
US5043940A (en) 1988-06-08 1991-08-27 Eliyahou Harari Flash EEPROM memory systems having multistate storage cells
US5268870A (en) 1988-06-08 1993-12-07 Eliyahou Harari Flash EEPROM system and intelligent programming and erasing methods therefor
US5095344A (en) 1988-06-08 1992-03-10 Eliyahou Harari Highly compact eprom and flash eeprom devices
US5844842A (en) * 1989-02-06 1998-12-01 Hitachi, Ltd. Nonvolatile semiconductor memory device
US5070032A (en) 1989-03-15 1991-12-03 Sundisk Corporation Method of making dense flash eeprom semiconductor memory structures
US5172338B1 (en) 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
EP0392895B1 (en) 1989-04-13 1995-12-13 Sundisk Corporation Flash EEprom system
US5291440A (en) * 1990-07-30 1994-03-01 Nec Corporation Non-volatile programmable read only memory device having a plurality of memory cells each implemented by a memory transistor and a switching transistor stacked thereon
US5343063A (en) 1990-12-18 1994-08-30 Sundisk Corporation Dense vertical programmable read only memory cell structure and processes for making them
US6230233B1 (en) 1991-09-13 2001-05-08 Sandisk Corporation Wear leveling techniques for flash EEPROM systems
US5438573A (en) 1991-09-13 1995-08-01 Sundisk Corporation Flash EEPROM array data and header file structure
US5281075A (en) * 1991-11-15 1994-01-25 Tatman Darrell J Apparatus for transporting recreational type vehicles
US5313421A (en) 1992-01-14 1994-05-17 Sundisk Corporation EEPROM with split gate source side injection
US6222762B1 (en) 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
US5712180A (en) 1992-01-14 1998-01-27 Sundisk Corporation EEPROM with split gate source side injection
US5315541A (en) 1992-07-24 1994-05-24 Sundisk Corporation Segmented column memory array
JPH0750558B2 (ja) 1992-09-22 1995-05-31 インターナショナル・ビジネス・マシーンズ・コーポレイション 一括消去型不揮発性メモリ
US5485595A (en) 1993-03-26 1996-01-16 Cirrus Logic, Inc. Flash memory mass storage architecture incorporating wear leveling technique without using cam cells
US5555204A (en) 1993-06-29 1996-09-10 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
US5443063A (en) * 1993-08-31 1995-08-22 The Johns Hopkins University Cuffed oro-pharyngeal airway
US5887145A (en) 1993-09-01 1999-03-23 Sandisk Corporation Removable mother/daughter peripheral card
KR0169267B1 (ko) 1993-09-21 1999-02-01 사토 후미오 불휘발성 반도체 기억장치
US5661053A (en) 1994-05-25 1997-08-26 Sandisk Corporation Method of making dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers
JP3153730B2 (ja) * 1995-05-16 2001-04-09 株式会社東芝 不揮発性半導体記憶装置
US5930815A (en) * 1995-07-31 1999-07-27 Lexar Media, Inc. Moving sequential sectors within a block of information in a flash memory mass storage architecture
US6081878A (en) * 1997-03-31 2000-06-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US5838614A (en) 1995-07-31 1998-11-17 Lexar Microsystems, Inc. Identification and verification of a sector within a block of mass storage flash memory
US5835935A (en) 1995-09-13 1998-11-10 Lexar Media, Inc. Method of and architecture for controlling system data with automatic wear leveling in a semiconductor non-volatile mass storage memory
KR100253868B1 (ko) * 1995-11-13 2000-05-01 니시무로 타이죠 불휘발성 반도체기억장치
US5619448A (en) * 1996-03-14 1997-04-08 Myson Technology, Inc. Non-volatile memory device and apparatus for reading a non-volatile memory array
US5903495A (en) 1996-03-18 1999-05-11 Kabushiki Kaisha Toshiba Semiconductor device and memory system
JPH09330598A (ja) * 1996-06-10 1997-12-22 Mitsubishi Electric Corp 記憶装置及びその特性劣化状態判定方法
US6335878B1 (en) * 1998-07-28 2002-01-01 Hitachi, Ltd. Non-volatile multi-level semiconductor flash memory device and method of driving same
US5860124A (en) * 1996-09-30 1999-01-12 Intel Corporation Method for performing a continuous over-write of a file in nonvolatile memory
JP3930074B2 (ja) * 1996-09-30 2007-06-13 株式会社ルネサステクノロジ 半導体集積回路及びデータ処理システム
US5956473A (en) * 1996-11-25 1999-09-21 Macronix International Co., Ltd. Method and system for managing a flash memory mass storage system
JP3946849B2 (ja) * 1997-01-17 2007-07-18 株式会社東芝 不揮発性半導体記憶装置及びその消去方法
US6028794A (en) 1997-01-17 2000-02-22 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and erasing method of the same
US5928370A (en) 1997-02-05 1999-07-27 Lexar Media, Inc. Method and apparatus for verifying erasure of memory blocks within a non-volatile memory structure
JPH10320984A (ja) 1997-05-15 1998-12-04 Sharp Corp 記憶装置
US5930167A (en) 1997-07-30 1999-07-27 Sandisk Corporation Multi-state non-volatile flash memory capable of being its own two state write cache
US5822251A (en) * 1997-08-25 1998-10-13 Bit Microsystems, Inc. Expandable flash-memory mass-storage using shared buddy lines and intermediate flash-bus between device-specific buffers and flash-intelligent DMA controllers
JP3788205B2 (ja) 1997-09-30 2006-06-21 ソニー株式会社 記憶装置、データ処理システム、データの書き込み及び読み出し方法並びにデータ処理装置
US5851881A (en) 1997-10-06 1998-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making monos flash memory for multi-level logic
US6034891A (en) * 1997-12-01 2000-03-07 Micron Technology, Inc. Multi-state flash memory defect management
JPH11224491A (ja) * 1997-12-03 1999-08-17 Sony Corp 不揮発性半導体記憶装置およびそれを用いたｉｃメモリカード
US6076137A (en) 1997-12-11 2000-06-13 Lexar Media, Inc. Method and apparatus for storing location identification information within non-volatile memory devices
US6614070B1 (en) * 1998-04-16 2003-09-02 Cypress Semiconductor Corporation Semiconductor non-volatile memory device having a NAND cell structure
JPH11328990A (ja) * 1998-05-15 1999-11-30 Hitachi Ltd 半導体集積回路装置およびそれを用いたメモリカード
US6567302B2 (en) * 1998-12-29 2003-05-20 Micron Technology, Inc. Method and apparatus for programming multi-state cells in a memory device
US6281075B1 (en) 1999-01-27 2001-08-28 Sandisk Corporation Method of controlling of floating gate oxide growth by use of an oxygen barrier
JP2000285688A (ja) * 1999-04-01 2000-10-13 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US6103573A (en) 1999-06-30 2000-08-15 Sandisk Corporation Processing techniques for making a dual floating gate EEPROM cell array
US6151248A (en) 1999-06-30 2000-11-21 Sandisk Corporation Dual floating gate EEPROM cell array with steering gates shared by adjacent cells
US6426893B1 (en) 2000-02-17 2002-07-30 Sandisk Corporation Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks
US6721843B1 (en) * 2000-07-07 2004-04-13 Lexar Media, Inc. Flash memory architecture implementing simultaneously programmable multiple flash memory banks that are host compatible
US7113432B2 (en) 2000-09-14 2006-09-26 Sandisk Corporation Compressed event counting technique and application to a flash memory system
US6345001B1 (en) * 2000-09-14 2002-02-05 Sandisk Corporation Compressed event counting technique and application to a flash memory system
US6512263B1 (en) 2000-09-22 2003-01-28 Sandisk Corporation Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming
JP2001188713A (ja) * 2000-11-15 2001-07-10 Fujitsu Ltd 記憶装置の管理方法
US6684289B1 (en) * 2000-11-22 2004-01-27 Sandisk Corporation Techniques for operating non-volatile memory systems with data sectors having different sizes than the sizes of the pages and/or blocks of the memory
JP2002197878A (ja) * 2000-12-26 2002-07-12 Hitachi Ltd 半導体装置及びデータ処理システム
US6763424B2 (en) 2001-01-19 2004-07-13 Sandisk Corporation Partial block data programming and reading operations in a non-volatile memory
US6738289B2 (en) 2001-02-26 2004-05-18 Sandisk Corporation Non-volatile memory with improved programming and method therefor
JP4282248B2 (ja) * 2001-03-30 2009-06-17 株式会社東芝 半導体記憶装置
US7158517B2 (en) * 2001-05-21 2007-01-02 Intel Corporation Method and apparatus for frame-based protocol processing
US6522580B2 (en) 2001-06-27 2003-02-18 Sandisk Corporation Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states
US6762092B2 (en) 2001-08-08 2004-07-13 Sandisk Corporation Scalable self-aligned dual floating gate memory cell array and methods of forming the array
US6948026B2 (en) * 2001-08-24 2005-09-20 Micron Technology, Inc. Erase block management
US6456528B1 (en) 2001-09-17 2002-09-24 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
GB0123416D0 (en) * 2001-09-28 2001-11-21 Memquest Ltd Non-volatile memory control
US6925007B2 (en) 2001-10-31 2005-08-02 Sandisk Corporation Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements
US6967872B2 (en) * 2001-12-18 2005-11-22 Sandisk Corporation Method and system for programming and inhibiting multi-level, non-volatile memory cells
US6781877B2 (en) * 2002-09-06 2004-08-24 Sandisk Corporation Techniques for reducing effects of coupling between storage elements of adjacent rows of memory cells
US7181611B2 (en) * 2002-10-28 2007-02-20 Sandisk Corporation Power management block for use in a non-volatile memory system
US6829167B2 (en) * 2002-12-12 2004-12-07 Sandisk Corporation Error recovery for nonvolatile memory
US6944063B2 (en) * 2003-01-28 2005-09-13 Sandisk Corporation Non-volatile semiconductor memory with large erase blocks storing cycle counts

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101188142B (zh) * 2006-09-01 2012-08-29 三星电子株式会社 使用编程数据高速缓存的闪存设备及其编程方法
CN101154454B (zh) * 2006-09-29 2012-11-14 海力士半导体有限公司 闪速存储器件的擦除方法
CN102999432B (zh) * 2007-04-10 2016-05-18 马维尔国际贸易有限公司 存储器控制器
CN102999432A (zh) * 2007-04-10 2013-03-27 马维尔国际贸易有限公司 存储器控制器
CN101436434B (zh) * 2007-08-16 2012-09-19 三星电子株式会社 提供快速编程及读操作的非易失性存储设备、系统和方法
CN101383186B (zh) * 2007-09-05 2011-09-14 联咏科技股份有限公司 与非门型闪速存储器的编程方法与装置以及读取方法
CN101836259B (zh) * 2007-10-02 2014-06-18 赛普拉斯半导体公司 编程存储器单元数组的方法及装置
CN101836259A (zh) * 2007-10-02 2010-09-15 赛普拉斯半导体公司 编程存储器单元数组的方法及装置
CN102132348B (zh) * 2008-07-01 2015-06-17 Lsi公司 用于闪存存储器中写入端单元间干扰减轻的方法和装置
CN102855943A (zh) * 2008-11-28 2013-01-02 群联电子股份有限公司 错误校正控制器及其闪存芯片系统与错误校正方法
CN102646447A (zh) * 2011-02-22 2012-08-22 三星电子株式会社 非易失性存储器件、存储控制器及其方法
CN103797541A (zh) * 2011-08-12 2014-05-14 美光科技公司 存储器装置及用于存储器装置的配置方法
CN103797541B (zh) * 2011-08-12 2016-12-07 美光科技公司 存储器装置及用于存储器装置的配置方法
CN105659328A (zh) * 2013-10-15 2016-06-08 桑迪士克技术有限公司 在多轮回编程中用于抑制读取噪声的双重验证方法
CN105659328B (zh) * 2013-10-15 2019-01-08 桑迪士克科技有限责任公司 在多轮回编程中用于抑制读取噪声的双重验证方法
CN105874541A (zh) * 2014-03-17 2016-08-17 桑迪士克科技有限责任公司 通过对非易失性存储器的分区内的读取访问的计数来检测存储器上的读取干扰
CN105874541B (zh) * 2014-03-17 2020-02-07 桑迪士克科技有限责任公司 通过对非易失性存储器的分区内的读取访问的计数来检测存储器上的读取干扰
CN109935264A (zh) * 2017-12-18 2019-06-25 北京兆易创新科技股份有限公司 一种存储单元的擦除方法、装置及存储器
CN109935264B (zh) * 2017-12-18 2021-03-26 北京兆易创新科技股份有限公司 一种存储单元的擦除方法、装置及存储器
CN110865772A (zh) * 2019-11-11 2020-03-06 深圳忆联信息系统有限公司 保护系统数据物理块擦除计数值的方法、装置、计算机设备及存储介质
CN113778325A (zh) * 2020-06-09 2021-12-10 爱思开海力士有限公司 存储装置及其操作方法

Also Published As

Publication number Publication date
US7394692B2 (en) 2008-07-01
EP1588379B1 (en) 2008-02-27
JP2006513525A (ja) 2006-04-20
US20060206770A1 (en) 2006-09-14
EP1975942B1 (en) 2012-06-06
US20040145952A1 (en) 2004-07-29
WO2004070731A1 (en) 2004-08-19
DE60319437T2 (de) 2009-02-19
US6944063B2 (en) 2005-09-13
US20050102466A1 (en) 2005-05-12
US7307881B2 (en) 2007-12-11
AU2003297327A1 (en) 2004-08-30
JP4648006B2 (ja) 2011-03-09
TW200421349A (en) 2004-10-16
ATE387715T1 (de) 2008-03-15
AU2003297327A8 (en) 2004-08-30
KR20050116796A (ko) 2005-12-13
EP1975942A1 (en) 2008-10-01
CN1754230B (zh) 2010-10-06
US20050099870A1 (en) 2005-05-12
DE60319437D1 (de) 2008-04-10
US7085161B2 (en) 2006-08-01
EP1588379A1 (en) 2005-10-26
KR101089575B1 (ko) 2011-12-05
TWI323466B (en) 2010-04-11

Similar Documents

Publication Publication Date Title
CN1754230B (zh) 一种操作非易失性存储器的方法
JP4643711B2 (ja) 状況依存メモリ性能
US9972396B1 (en) System and method for programming a memory device with multiple writes without an intervening erase
US7694066B2 (en) Nonvolatile memory with active and passive wear leveling
US9263142B2 (en) Programming a memory cell using a dual polarity charge pump
US7451264B2 (en) Cycle count storage methods
KR101832934B1 (ko) 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템, 그것의 블록 관리 방법, 프로그램 방법 및 소거 방법
US20060161724A1 (en) Scheduling of housekeeping operations in flash memory systems
US9633738B1 (en) Accelerated physical secure erase
CN101124544A (zh) 用于在可重编程非易失性存储器中拷贝数据的方法
CN1902712A (zh) 具有写入/擦除中止检测机制的快闪存储系统
US10535411B2 (en) System and method for string-based erase verify to create partial good blocks
US7978512B2 (en) Semiconductor memory system
CN1856840A (zh) 非易失性存储器中的擦除禁止
US20210295921A1 (en) Memory system
US8995183B2 (en) Data retention in nonvolatile memory with multiple data storage formats
US11922040B2 (en) Extended super memory blocks in memory systems
JP2008234714A (ja) 不揮発性半導体記憶装置の書き込み制御方法及びメモリシステム
CN115938429A (zh) 存储器、存储系统及存储器的操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: California, USA

Co-patentee after: Toshiba Corp.

Patentee after: Sandisk Co.,Ltd.

Address before: California, USA

Co-patentee before: Toshiba Corp.

Patentee before: Sandisk Corp.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20191105

Address after: California, USA

Co-patentee after: TOSHIBA MEMORY Corp.

Patentee after: Western Digital Technologies, Inc.

Address before: California, USA

Co-patentee before: TOSHIBA MEMORY Corp.

Patentee before: Sandisk Co.,Ltd.

Effective date of registration: 20191105

Address after: California, USA

Co-patentee after: TOSHIBA MEMORY Corp.

Patentee after: Sandisk Co.,Ltd.

Address before: California, USA

Co-patentee before: Toshiba Corp.

Patentee before: Sandisk Co.,Ltd.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: California, USA

Patentee after: Western Digital Technologies, Inc.

Patentee after: Kaixia Co.,Ltd.

Address before: California, USA

Patentee before: Western Digital Technologies, Inc.

Patentee before: TOSHIBA MEMORY Corp.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20101006