CN103797541A - 存储器装置及用于存储器装置的配置方法 - Google Patents

存储器装置及用于存储器装置的配置方法 Download PDF

Info

Publication number
CN103797541A
CN103797541A CN201280044579.0A CN201280044579A CN103797541A CN 103797541 A CN103797541 A CN 103797541A CN 201280044579 A CN201280044579 A CN 201280044579A CN 103797541 A CN103797541 A CN 103797541A
Authority
CN
China
Prior art keywords
memory
memory cell
data
user data
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280044579.0A
Other languages
English (en)
Other versions
CN103797541B (zh
Inventor
威廉·H·拉德克
托马索·瓦利
米凯莱·因卡尔纳蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN103797541A publication Critical patent/CN103797541A/zh
Application granted granted Critical
Publication of CN103797541B publication Critical patent/CN103797541B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0207—Addressing or allocation; Relocation with multidimensional access, e.g. row/column, matrix
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明揭示存储器装置及操作存储器装置的方法。在一个此方法中，不同存储器单元块具有用户数据空间与额外开销数据空间的不同配置。在至少一个方法中，额外开销数据分布在一个以上存储器单元块内。在另一方法中，可响应于特定操作模式及／或存储于存储器装置中的用户数据的所要可靠性等级而重新配置块。

Description

存储器装置及用于存储器装置的配置方法
技术领域
本发明大体来说涉及半导体存储器，且特定来说在一个或一个以上实施例中，本发明涉及非易失性存储器装置中的存储器单元的配置。
背景技术
存储器装置通常经提供作为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)及快闪存储器。
快闪存储器装置已发展成用于各种各样电子应用的非易失性存储器的普遍来源。非易失性存储器是可在不施加电力的情形下将其所存储的数据存留达某一延长周期的存储器。快闪存储器及其它非易失性存储器的常见使用包含：个人计算机、个人数字助理(PDA)、数字摄影机、数字媒体播放器、数字录制器、游戏、电器、车辆、无线装置、移动电话及可抽换式存储器模块，且非易失性存储器的使用范围不断扩大。
快闪存储器通常配置成包括例如图1中所展示的多个存储器单元块的存储器阵列100，举例来说。图1的每一行102表示典型存储器装置中的存储器块。通过对存储器装置执行编程操作将数据存储于存储器阵列100(即，存储器单元阵列)中。可通过执行读取操作从存储器阵列100读取数据。
如果认识到在从存储器装置读取数据值时可能发生错误，那么存储器装置可采用一个或一个以上类型的错误校正方法。可实施错误校正方案(通常称为错误校正码(ECC))以检测及／或尝试校正这些错误。各种ECC包括其中经受ECC的每一数据信号应遵守ECC的特定建构规则的码。通常可自动检测且有时校正不过大的与此数据建构的偏差(即，错误)。ECC的实例包含汉明(Hamming)码、BCH码、里德-索罗门(Reed-Solomon)码、里德-米勒(Reed-Muller)码、二进制戈莱(Binary Golay)码、低密度奇偶校验码及网格编码调制。一些ECC可校正单位错误且检测双位错误。其它ECC可检测及／或校正多位错误，举例来说。
通常，存储器装置将用户数据存储于第一存储器单元群组(其可视为(举例来说)第一组存储器位置、用户数据空间、用户数据部分及／或用户数据存储区域)中且将错误校正码(ECC)数据存储于每一块的第二存储器单元群组中。这些存储器单元分组通常是在存储器装置的设计及布局期间确定且针对用户数据存储及ECC数据存储的存储器分配通常是存储器装置的永久性配置。在读取操作期间，响应于对用户数据的读取请求而从存储器阵列读取所存储的用户数据及ECC数据两者。使用已知算法，比较从读取操作返回的用户数据与ECC数据。如果侦测到错误且那些错误在ECC的限度内(例如，所存储的ECC数据中存在充足ECC分辨率)，那么可校正所述错误。
通过举例的方式，基于待利用的所要ECC方案在存储器装置的设计期间配置图1的每一块102。每一用户数据存储器区域110具有相关联的ECC存储器区域112。举例来说，ECC区域1121存储与存储于用户数据存储区域1101中的用户数据相关联的ECC数据，ECC区域1122存储特定于存储于用户数据存储区域1102中的用户数据的ECC数据，等等。块存储区域114可存储特定于整个块102的额外数据(例如，元数据)，举例来说。在存储器装置100的每一块中重复此固定配置。例如112及114的区域有时统称为额外开销空间。
然而，不同ECC码需要不同量的存储器单元来存储其相应ECC数据。因此，如果期望容纳一个以上ECC码，那么存储器装置的每一块的ECC数据存储区域经配置(例如，分配)以支持具有可利用的最大ECC存储要求的ECC码。然而，此在以下情形中可为无效的：利用不需要存储器装置中的经分配ECC数据存储区域的全部量因此留下存储器单元不用且不可用的ECC码。典型的存储器装置可经分配含有具有2048B(字节)的用户数据空间及140B的ECC数据空间的若干个块以容纳可期望的最大ECC码。举例来说，ECC数据存储区域1121及1122总共可包括140B。将遍及存储器阵列100重复每一存储器块的此配置(例如，布置)。因此，存储器阵列将包括若干个存储器块，每一者具有每块相同的用户数据空间及ECC数据空间配置。如果利用不需要针对每一用户数据单元块所分配的ECC数据空间的全部140B的ECC，那么剩余经分配ECC数据空间最终不被利用。另一选择为，如果期望较大可靠性，那么140B的ECC数据空间可能不足以按所要ECC分辨率存储ECC数据。举例来说，可期望具有特定可靠性等级且特定ECC码可经选择以能够校正在存储于存储器装置中的用户数据中发生的一定数目的错误。如果分配不充足的ECC数据空间，那么可能不存在足够的ECC数据(例如，不充足的ECC数据分辨率)来实现所要可靠性等级且不可减少可校正的错误的数目，举例来说。
如上文所讨论，存储器阵列配置(例如，图1中所展示)通常是固定的且不可在稍后时间处改变。然而，一些应用可需要比最初在存储器装置中分配的那些大或小的用户数据存储区域110。因此，用户数据不可高效地存储及／或从存储器装置检索，举例来说。此外，作为存储器装置的制造工艺的部分，存储器装置中的控制器(例如，控制电路)通常经配置以与粘附到存储器单元块(例如图1中所展示的那些)的固定配置的存储器阵列相互作用。举例来说，可利用固件将存储器阵列配置数据编程到控制器中，举例来说。因此，控制器可永久性地经配置以与粘附到编程到控制器中的存储器装置配置的存储器阵列一起操作。
出于上述原因，且出于所属领域的技术人员在阅读且理解本发明之后将明了的下述其它原因，此项技术中需要替代存储器装置中的存储器单元的配置。
附图说明
图1图解说明存储器装置中的存储器阵列的典型配置。
图2展示NAND配置存储器单元阵列的示意性表示。
图3展示存储器单元群体中的阈值电压范围的图形表示。
图4A到4D展示存储器装置中的存储器单元的若干个典型配置。
图5展示根据本发明的实施例的存储器装置的简化框图。
图6展示根据本发明的实施例的存储器单元的配置。
图7展示根据本发明的实施例的存储器单元的配置。
图8展示根据本发明的实施例的存储器单元的配置。
图9展示根据本发明的实施例的存储器单元的配置。
图10是根据本发明的实施例的耦合到作为电子系统的部分的主机的存储器装置的简化框图。
具体实施方式
在本发明的以下详细描述中，参考形成本发明的一部分且其中以图解说明方式展示其中可实践本发明的特定实施例的附图。图式中，遍及数个视图中的相同编号描述大致类似的组件。充分详细地描述这些实施例旨在使所属领域的技术人员能够实践本发明。可利用其它实施例，且可在不背离本发明的范围的情况下作出结构、逻辑及电改变。因此，不应在限制意义上理解以下详细说明。
快闪存储器通常利用称为NOR快闪及NAND快闪的两种基本架构中的一者。所述名称是从用以读取所述装置的逻辑得出。图2图解说明NAND型快闪存储器阵列架构200，其中存储器阵列的存储器单元202在逻辑上布置成行与列的阵列。举例来说，在一常规NAND快闪架构中，“行”是指具有共同耦合的控制栅极220的存储器单元，而“列”是指耦合为特定存储器单元208串的存储器单元。阵列的存储器单元202一起布置成串(例如，NAND串)，通常每串8个、16个、32个或更多个存储器单元202。一串的每一存储器单元在源极线214与数据线216之间以源极到漏极方式串联连接在一起，通常称为位线。举例来说，行解码器(未展示)通过选择特定存取线(通常称为字线，例如WL7到WL02187-0)启动存储器单元的逻辑行来存取所述阵列。每一字线218耦合到存储器单元行的控制栅极。位线BL1到BL42161-4可驱动为高或驱动为低，此取决于对阵列所执行的操作的类型。举例来说，这些位线BL1到BL42161-4耦合到通过感测特定位线216上的电压或电流来检测目标存储器单元的状态的感测装置(例如，读出放大器)230。如所属领域的技术人员已知，字线及位线的数目可远大于图2中所展示的字线及位线。
存储器单元通常使用擦除及编程循环来编程。举例来说，特定存储器单元块的存储器单元首先经擦除且然后选择性地编程。对于NAND阵列，存储器单元块通常通过将块中的所有字线接地且施加擦除电压到在其上形成所述存储器单元块的半导体衬底且因此施加到存储器单元的沟道以便移除可存储于所述存储器单元块的电荷存储结构(例如，浮动栅极或电荷陷获)上的电荷来擦除。
编程通常涉及施加一个或一个以上编程脉冲到选定字线(例如，WL42184)且因此施加到耦合到所述选定字线的每一存储器单元的控制栅极2201-4。典型编程脉冲以处于或接近15V开始且量值往往在每一编程脉冲施加期间增加。在将编程电压(例如，编程脉冲)施加到选定字线时，将电位(例如接地电位)施加到衬底，且因此施加到这些存储器单元的沟道，从而产生从沟道到作为编程目标的存储器单元的电荷存储结构的电荷转移。更特定来说，(举例来说)电荷存储结构通常是经由直接注入或电子从沟道到存储结构的Fowler-Nordheim穿隧而充电，从而产生通常大于零的Vt。另外，通常将抑制电压施加到未耦合到含有作为编程目标(例如，选定)的存储器单元的NAND串的位线。通常在每次所施加编程脉冲之后执行验证操作以确定选定存储器单元是否已实现其目标(例如，既定)编程状态。验证操作通常包含执行感测操作以确定存储器单元的阈值电压是否已达到特定目标值。
存储器单元(例如，快闪存储器单元)可如此项技术中所知配置为单电平存储器单元(SLC)或多电平存储器单元(MLC)。SLC及MLC存储器单元将数据状态(例如，如由一个或一个以上位所表示)指派给存储器单元上所存储的特定阈值电压(Vt)范围。单电平存储器单元(SLC)准许在每一存储器单元上存储单个二进制数据数字(例如，位)。同时，MLC技术准许每单元存储两个或两个以上二进制数字，此取决于指派给单元的Vt范围的数量及在存储器单元的操作寿命期间所指派Vt范围的稳定性。用以表示由N个位构成的位型式的Vt范围(例如，电平)的数目是2N，其中N是整数。举例来说，一个位可由两个范围表示、两个位可由四个范围表示、三个位可由八个范围表示，等等。MLC存储器单元可在每一存储器单元上存储偶数或奇数个位，且提供分数位的方案(例如，每单元1.5个位)也是已知的。共用命名约定是将SLC存储器称为MLC(两电平)存储器，这是因为SLC存储器利用两个Vt范围以存储如由(举例来说)0或1所表示的一个数据位。经配置以存储两个数据位的MLC存储器可由MLC(四电平)表示，三个数据位可由MLC(八电平)表示，等等。
图3图解说明MLC(四电平)(例如，2个位)存储器单元的Vt范围300的实例。举例来说，存储器单元可编程到Vt，所述Vt归属于200mV的四个不同Vt范围302到308中的一者内，每一Vt范围用以表示对应于由两个位构成的位型式的数据状态。通常，死空间310(例如，有时称为裕量且可具有300mV到400mV的范围)维持于每一范围302到308之间以保持范围不重叠。作为实例，如果存储器单元上所存储的电压位于四个Vt范围中的第一者302内，那么在此情形中所述单元存储逻辑‘11’状态且通常将其视为所述单元的擦除状态。如果所述电压位于四个Vt范围中的第二者304内，那么在此情形中所述单元存储逻辑‘10’状态。四个Vt范围中的第三个Vt范围306中的电压将指示在此情形中单元存储逻辑‘00’状态。最后，驻存于第四个Vt范围308中的Vt指示所述单元中存储逻辑‘01’状态。
存储于较高电平存储器单元中的数据通常比存储于较低电平存储器单元中的数据发生错误的可能性更大。举例来说，MLC(四电平)通常比(举例来说)SLC存储器具有更高错误可能性。在较高电平存储器单元中此可由所编程的Vt范围的增加的数目及变窄导致。如上文所描述，可利用各种错误校正方案来尝试还原可已破坏的数据。
图4A到4D图解说明如在例如上文关于图1所讨论的典型存储器阵列中所配置的存储器单元块的若干个典型配置。图4A到4D的每一存储器单元块包括存储器的用户数据空间及额外开销(例如，ECC及／或元数据)数据空间。在图4A到4D中的每一者中由两个块图解说明的这些配置可遍及具有N个块的存储器阵列重复。举例来说，图4A的块4021-N经配置具有用户数据存储区域410及ECC数据存储区域412的相同配置(例如，分布)。图4B的块4041-N经配置具有用户数据存储区域414及ECC数据存储区域416的相同配置。图4C的块4061-N经配置具有用户数据存储区域418及ECC数据存储区域420的相同配置。图4D的块4081-N经配置具有用户数据存储区域424、ECC数据存储区域426及块数据存储区域(例如，元数据)422的相同配置，例如上文关于图1所描述，举例来说。
与分配用户数据及额外开销数据存储区域(例如图4A到4D中所展示)的典型方法相比，根据本发明的各种实施例的一个或一个以上方法促进存储器装置中的整个存储器阵列的替代利用。
图5图解说明根据本发明的各种实施例的存储器装置500的一部分。图5中所展示的存储器装置500已经简化以集中于特定元件以改进对根据本发明的各种实施例的理解。举例来说，存储器装置500包括存储器阵列502，例如快闪存储器单元阵列。可以多个可个别擦除存储器单元504块配置图5中所展示的存储器阵列502，其中每一块可包括一个或一个以上存储器单元页。举例来说，存储器阵列502的每一块的存储器单元可在逻辑上布置成行及列，例如图2中所展示。存储器阵列502的存储器单元可包括单电平(SLC)及／或多电平(MLC)存储器单元。
存储器装置500进一步包括促进对存储器阵列502的存储器单元的存取的行解码电路510及列解码电路512。地址电路508将定址信息提供到行解码电路510及列解码电路512。感测电路及数据高速缓冲存储器514帮助促进例如读取、写入(例如，编程)及擦除操作等存储器装置操作。举例来说，感测电路可检测待读取的特定数目的选定存储器单元的编程状态。数据高速缓冲存储器514可存储由感测电路感测的数据(例如，例如在读取或验证操作期间所获得的感测信息)。举例来说，数据高速缓冲存储器514也可将待编程的数据存储到特定数目的选定存储器单元中，例如在编程操作期间。
根据本发明的各种实施例，存储器装置500进一步包括至少部分地促进存储器装置操作的控制器(例如，控制电路)506。控制电路506也可耦合到存储器装置500的其它电路(未展示)，例如行解码电路510、列解码电路512及感测电路／数据高速缓冲存储器514电路，举例来说。
与例如图1中所展示的存储器阵列100的固定配置相比，图5的存储器阵列502不包括存储器阵列中的特定使用类型的存储器的固定位置。举例来说，图5的存储器阵列502包括存储器504块，其中块的存储器单元可为可配置用于存储用户数据或额外开销数据(例如，元数据及／或ECC数据)。此可促进优于现有技术的方法的对存储器阵列502的更高效使用。存储器阵列502的配置可基于多个因素。举例来说，可基于从存储器阵列读取的用户数据的特定所要可靠性等级而分配用户数据存储区域及相关联(例如，对应)的ECC数据存储区域。另一因素可包含存储器阵列502基于待存储于特定存储器单元块中的用户数据的类型的配置。另一实例包含基于待对阵列的存储器单元执行的编程的类型的配置，例如单元是否将编程为SLC及／或MLC存储器单元，举例来说。又其它实例包含基于用户数据的特定要求(例如，字大小，等等)配置用户数据存储区域的能力。举例来说，利用待存储于存储器中的用户数据的特定字大小，一个应用(例如，操作模式)可最高效。然而，举例来说，当利用具有不同字大小的用户数据时，不同应用可更高效。
用户数据存储区域及额外开销数据存储区域的配置也可在存储器阵列502的不同区域(例如，不同块或页)中不同。举例来说，可在第一存储器单元块中利用存储器存储区域的第一配置且可根据本发明的各种实施例在存储器阵列502的不同块中利用不同配置。特定类型(例如，用户数据、ECC数据)的存储器存储区域分配可跨越一个或一个以上存储器单元块及／或页发生。根据本发明的各种实施例，存储器存储分配可横跨存储器装置的多个裸片(即，多个物理裸片)。举例来说，也可在一个或一个以上块中(例如在存储器阵列502末端)专门分配备用区域。
根据本发明的各种实施例，控制电路506可经配置以管理存储器阵列502的配置。举例来说，控制电路506可经由作为存储器系统的部分的接口(未展示)耦合到主机(例如，处理器)。根据一个或一个以上实施例，控制电路506可经配置以独立于存储器阵列502的其它存储器单元块／页地配置每一存储器单元块或页的空间分配。控制电路可包括其中存储存储器阵列配置数据的存储器装置(例如，非易失性存储器)(未展示)。举例来说，配置数据也可存储于存储器阵列502的特定部分中。在存储器装置的初始化操作(例如，例如在复位操作之后)期间，可从存储配置数据的存储器读取经存储的配置数据并将所述经存储的配置数据加载到控制器506中。
图6图解说明根据本发明的一个或一个以上实施例中的存储器阵列602(例如图5的存储器阵列502)的配置600。响应于若干个可能因素，图6的存储器阵列经配置以将用户数据存储于阵列的第一部分604中且将ECC数据存储于阵列的第二部分606中。存储器阵列的BLOCK0到BLOCK9存储图6中指示为DATA0到DATA9的用户数据。举例来说，特定应用可能以成组存储的用户数据(例如，DATA0到DATA9)操作效率更高，每一群组占据存储器阵列的整个块，如图6中所展示。每一数据群组(例如，DATA0到DATA9)也可包括整数数目的相等大小的存储器子群组，举例来说。存储器装置的每一裸片可包括一个或一个以上存储器单元块，其中每一存储器单元块可进一步布置成一个或一个以上存储器单元页，且其中每一存储器单元页可进一步布置成一个或一个以上扇区，举例来说。
针对图6的特定阵列配置，BLOCK10到BLOCK11已由控制电路分配为ECC数据存储空间。举例来说，存储于BLOCK0到BLOCK9中的用户数据可使相关联的ECC数据存储于存储器阵列602的部分606中的ECC存储区域中。举例来说，BLOCK10中所展示的ECC0可存储与存储于BLOCK0中的用户数据DATA0相关联的ECC数据。ECC1可存储与存储于BLOCK1中的用户数据DATA1相关联的ECC数据，等等。因此，可从图6看到，存储器阵列602的第一部分604已经分配以专门存储用户数据且所述阵列的第二部分606已经分配以专门存储与存储于所述阵列的第一部分中的用户数据相关联的ECC数据。
根据各种实施例，每一ECC数据存储区域的大小(例如，存储容量)可以是变化的，此取决于若干个因素。根据一个或一个以上实施例，ECC数据存储区域可具有相同大小，例如由存储ECC数据ECC0到ECC7的存储区域所展示，举例来说。根据其它实施例，ECC数据存储区域中的一者或一者以上可具有不同大小。存储ECC数据ECC0到ECC7的ECC数据存储区域展示为不同于存储ECC数据ECC8到ECC9的ECC数据存储区域的大小。举例来说，针对存储于存储器阵列602的BLOCK8到BLOCK9中的用户数据DATA8到DATA9，可期望较高可靠性等级。因此，较大ECC数据存储区域可经分配以存储实现用户数据DATA8及DATA9的所要可靠性等级所需的ECC数据，举例来说。当ECC数据存储区域大小的选择可变化时，可存在存储器阵列的ECC分配部分606中的备用存储区域608。然而，根据本发明的一个或一个以上实施例的存储器阵列的不同配置可不产生图6中所展示的备用区域608，举例来说。
图7图解说明根据本发明的一个或一个以上实施例的存储器阵列702的额外配置700。图7的存储器阵列702包括经配置以存储额外开销(例如，ECC及／或元数据)数据的存储器阵列的一部分706。存储器阵列进一步配置成存储用户数据DATA0到DATA9及至少一些ECC数据ECC0到ECC9两者的一部分704。
根据图7中所展示的配置，用于每一用户数据块的ECC数据的第一部分存储于其相应块中且ECC数据的第二部分存储于存储器阵列的ECC存储部分706中。此可通过举例的方式进一步图解说明。特定应用中的用户数据空间的大小要求可经选择使得用户数据DATA0到DATA9的一个或一个以上群组(例如，一个或一个以上页)可存储于图7的存储器阵列的单个块中。也可确定ECC数据的特定存储大小要求。然而，在分配于每一块中的用户数据空间的选择之后，可不存在块中剩余的足够存储器空间来也存储所要量的ECC数据。因此，根据本发明的一个或一个以上实施例，在其相应块中没有地方容纳的针对每一块的剩余ECC数据存储于存储器阵列706的ECC存储部分中。举例来说，ECC数据ECC0710的第一部分可不连同其对应用户数据DATA0存储于BLOCK0中。ECC数据ECC0712的剩余部分可接着存储于存储器阵列的ECC存储部分706中。类似地，ECC1数据的第一部分存储于BLOCK1中，且ECC1数据的剩余部分存储于存储器阵列的BLOCK10中，等等。因此，本发明的一个或一个以上实施例提供分配待存储于特定块中的用户数据的特定大小且确定所述用户数据的ECC空间要求。接着，其相关联块内未容纳的ECC数据可存储于存储器阵列的指定用于存储ECC数据706的另一部分中，举例来说。此提供选择特定块中的用户数据存储器单元的最高效配置的灵活性。此也提供选择所要ECC数据空间要求的灵活性。
根据各种实施例，图7中所展示的存储器阵列可为与图6中所展示的物理存储器阵列相同的(例如，相同存储器装置的)物理存储器阵列。举例来说，当在第一应用中利用存储器阵列时，可利用图6的配置。随后，如果期望在具有不同于第一应用的用户数据空间及／或ECC数据空间要求的第二应用中使用相同存储器阵列，那么存储器阵列可重新配置成图7中所展示的配置。
图8图解说明根据本发明的一个或一个以上实施例的存储器阵列802的额外配置800。图8的存储器阵列802可为与例如图6及7中所展示的存储器阵列602及702相同的物理存储器阵列。图8中所展示的存储器阵列配置图解说明类似于图7中所展示的配置的配置。然而，图8的配置展示每块小于图7中所展示的用户数据存储区域的用户数据存储区域及大于图7中所展示的ECC数据存储区域的ECC数据存储区域。举例来说，包括存储器阵列802的存储器装置可用于其中用户数据空间要求少于关于图7所讨论的实例的不同应用中。因此，每一块中有更多空间可用以存储针对每一块的相关联的ECC数据。类似于图7，其包括用户数据的相应块内不容纳的ECC数据可存储在存储器阵列的ECC部分806中。举例来说，ECC数据(例如，BLOCK10及BLOCK11中所展示的ECC0到ECC9)的在存储器阵列802的部分804中不容纳的剩余部分可连续存储于ECC部分806中，如图8中所展示。图8进一步图解说明DATA0的所有ECC0数据存储于ECC数据部分806中而剩余用户数据部分804包括用户数据及每一相应块(例如，BLOCK1到BLOCK9)的ECC数据的至少一部分两者。
图9图解说明根据本发明的各种实施例的另一存储器阵列配置。针对特定应用，将用户数据存储于特定大小的群组中可为有益的。然而，此优选大小可能超过存储器阵列的单个块容量。因此，可使用例如图9中所展示的配置。用户数据DATA0的第一部分904存储于存储器阵列902的BLOCK0中。用户数据DATA0的剩余部分906存储于存储器阵列902的BLOCK1中。在用户数据DATA0的部分906之后存储与DATA0相关联的ECC0数据908。在ECC0数据908之后可接着存储用户数据DATA1。因此，如图9中所展示，用户数据DATA1的第一部分存储于BLOCK1中而用户数据DATA1的剩余部分存储于BLOCK2中，等等。
图9进一步图解说明存储器阵列的每块ECC数据空间可变化以获得相关联的用户数据的所要可靠性。举例来说，可期望针对用户数据DATA3到DATA6利用特定ECC数据大小。然而，针对用户数据DATA7到DATA9可期望较高可靠性，举例来说。因此，在图中可见到，BLOCK9到BLOCK11中的ECC数据存储空间大于BLOCK5到BLOCK8的ECC数据存储空间，举例来说。根据一个或一个以上实施例，存储器可进一步经配置以利用SLC与MLC配置存储器的组合。ECC数据可存储于配置为SLC存储器的存储器中，而用户数据可存储于配置为MLC存储器的存储器中，举例来说。
应注意，图解说明根据本发明的各种实施例的不同存储器阵列配置的图6到9全部可表示存储器装置中的相同物理存储器阵列(例如图5中所展示的存储器阵列502)的不同存储器配置。举例来说，存储器阵列502可首先针对特定应用而配置。在稍后时间处，相同存储器阵列可经重新配置以用于不同应用中，举例来说。图5的控制电路506可接收用于以图6到9中所展示的配置中的一者或一者以上配置存储器阵列的关于特定应用或特定配置的指令，举例来说。还应注意，图6到9图解说明存储器阵列的ECC数据部分606／706／806，每一者包括存储器阵列的两个块。然而，根据本发明的各种实施例并不受如此限制。举例来说，第一应用可配置存储器阵列以具有包括两个块的ECC数据部分。额外实施例可配置存储器阵列以包括一个ECC数据块且利用用户数据的剩余部分或用户数据及ECC数据存储，举例来说。其它实施例可配置存储器阵列以包括存储ECC数据的两个以上块(例如需要大量ECC数据空间的应用)以实现特定所要可靠性等级，举例来说。这些配置也可经分配以横跨存储器装置内的多个裸片，举例来说。
尽管依据存储器块描述关于图6到9的存储器配置及分配，但本发明的各种实施例可包含存储器单元的其它逻辑分组。举例来说，还可依据存储器单元页描述上文关于图6到9所描述的配置及分配方法。举例来说，在各图中，存储器阵列602／702／802／902可表示特定存储器单元块的多个存储器单元页。存储器阵列602／702／802／902的每一行可表示存储器单元块内的存储器单元页，举例来说。
图10是根据本发明的一个或一个以上实施例的具有至少一个存储器装置的电子系统的功能框图。图10中所图解说明的存储器装置1000耦合到存储器存取装置，例如处理器1010。处理器1010可为微处理器或某一其它类型的控制电路，其可经配置以至少部分地促进根据本发明的各种实施例的配置操作，举例来说。存储器装置1000及处理器1010形成电子系统1020的部分。根据本发明的一个或一个以上实施例，存储器装置1000可包括上文关于图5所讨论的存储器装置500，举例来说。存储器装置1000已经简化以集中于有助于理解本发明的各种实施例的存储器装置的特征。
存储器装置1000包含可在逻辑上布置成行与列的存储体的一个或一个以上存储器阵列1030。根据一个或一个以上实施例，存储器阵列1030的存储器单元为快闪存储器单元。存储器阵列1030可包含驻存于作为存储器装置1000的部分的单个或多个裸片上的多个存储器单元存储体及块。存储器阵列1030可包括SLC及／或MLC存储器。举例来说，存储器阵列1030也可是可适于在每一单元中存储变化的数据密度(例如，MLC(四电平)及MLC(八电平))。
提供地址缓冲器电路1040以锁存提供于地址输入连接A0到Ax1042上的地址信号。地址信号由行解码器1044及列解码器1048接收及解码以存取存储器阵列1030。举例来说，行解码器1044可包括经配置以驱动存储器阵列1030的字线的驱动器电路。受益于本说明，所属领域的技术人员应了解，地址输入连接1042的数目可取决于存储器阵列1030的密度及架构。即，地址数字的数目随着增加的存储器单元计数以及增加的存储体及块计数两者而增加，举例来说。
存储器装置1000通过使用例如感测／数据高速缓冲存储器电路1050等感测装置感测存储器阵列列中的电压或电流改变来读取存储器阵列1030中的数据。在至少一个实施例中，感测／数据高速缓冲存储器电路1050经耦合以从存储器阵列1030读取并锁存一行数据。包含数据输入及输出(I／O)缓冲器电路1060以经由多个数据连接1062与处理器1010进行双向数据通信。提供写入／擦除电路1056以将数据写入到存储器阵列1030或从存储器阵列730擦除数据。
控制电路1070经配置以至少部分地实施本发明的各种实施例，例如促进上文所讨论的存储器配置操作，举例来说。在至少一个实施例中，控制电路1070可利用状态机。举例来说，控制电路1070可在配置及功能性上与上文关于图5所讨论的控制电路506类似。
控制信号及命令可由处理器1010经由命令总线1072发送到存储器装置1000。举例来说，命令总线1072可为离散信号或可由多个信号组成。这些命令信号1072用以控制对存储器阵列1030的操作，包含数据读取、数据写入(例如，编程)及擦除操作。命令总线1072、地址总线1042及数据总线1062可全部组合或可部分地组合以形成若干个标准接口1078。举例来说，存储器装置1000与处理器1010之间的接口1078可为通用串行总线(USB)接口。如所属领域的技术人员所熟知，接口1078也可是许多硬盘驱动机(例如，SATA、PATA)所使用的标准接口。
图10中所图解说明的电子系统已被简化以促进对存储器的特征的基本理解且仅用于图解说明的目的。所属领域的技术人员熟知非易失性存储器的内部电路及功能的更详细理解。
总论
总之，本发明的一个或一个以上实施例提供配置非易失性存储器装置中的配置用户数据及额外开销数据存储器单元的方法。这些方法可促进在针对特定应用的存储器装置的配置期间分配的存储器单元的更高效分配。这些方法可促进分配多于给出其中将使用存储器装置的特定应用可需要的备用存储器单元的显著减少。也可认识到由于利用响应于特定存储器装置应用而调整存储器单元分配的这些方法中一者或一者以上所致的更高效存储器装置操作。
管本文中已图解说明且描述了特定实施例，但所属领域的技术人员将了解，可其它配置替代所展示的特定实施例。所属领域的技术人员将了解本发明的许多更改。因此，本申请案打算涵盖本发明的任何更改或变化形式。

Claims (60)

1.一种操作具有逻辑地布置成行与列的存储器单元阵列的存储器装置的方法，所述方法包括：
配置第一行的特定数目的存储器单元作为用户数据存储器单元；
配置第一存储器单元群组以存储与待存储于所述特定数目的用户数据存储器单元中的用户数据相关联的额外开销数据；及
配置第二存储器单元群组以存储与待存储于所述特定数目的用户数据存储器单元中的所述用户数据相关联的额外开销数据，其中所述第一存储器单元群组包括所述第一行的存储器单元且所述第二存储器单元群组包括第二存储器单元行的存储器单元。
2.根据权利要求1所述的方法，其中配置所述第一行的特定数目的存储器单元进一步包括：分配用户数据存储器单元页。
3.根据权利要求1所述的方法，其中配置所述特定数目的存储器单元进一步包括：响应于所要页大小而分配所述特定数目的存储器单元。
4.根据权利要求1所述的方法，其中配置所述特定数目的存储器单元进一步包括：响应于所述存储器装置的特定操作模式而分配所述特定数目的存储器单元。
5.根据权利要求4所述的方法，其中响应于特定操作模式而分配所述特定数目的存储器单元进一步包括：响应于改变所述存储器装置的操作模式而分配不同特定数目的存储器单元。
6.根据权利要求1所述的方法，其中配置特定数目的存储器单元作为用户数据存储器单元进一步包括：分配包括所述第一及第二存储器单元行的存储器单元的特定数目的存储器单元。
7.一种操作具有多个可个别擦除存储器单元块的存储器装置的方法，所述方法包括：
配置第一存储器单元块的特定数目的存储器单元作为用户数据存储器单元；
将具有所要分辨率的错误校正码ECC方案指派给所述用户数据存储器单元；及
配置多个存储器单元作为ECC数据存储器单元，其中所述ECC数据存储器单元经配置以存储响应于将所述经指派ECC方案应用于待存储于所述用户数据存储器单元中的所述用户数据而产生的ECC数据；
其中所述多个ECC数据存储器单元的第一部分包括所述第一存储器单元块的存储器单元，且所述多个ECC数据存储器单元的第二部分包括第二存储器单元块的存储器单元。
8.根据权利要求7所述的方法，其中配置多个存储器单元作为ECC数据存储器单元进一步包括：从所述第一存储器单元块分配所述多个存储器单元的至少一部分。
9.根据权利要求7所述的方法，其中配置多个存储器单元作为ECC数据存储器单元进一步包括：仅分配在所要分辨率下所需数目的ECC数据存储器单元。
10.根据权利要求7所述的方法，其进一步包括接收待存储于所述用户数据存储器单元中的用户数据，且将所述ECC方案应用于所述所接收用户数据以产生所述ECC数据。
11.根据权利要求10所述的方法，其进一步包括用所述所接收用户数据编程所述用户数据存储器单元作为多电平单元，且用所述所产生ECC数据编程所述ECC数据存储器单元作为单电平存储器单元。
12.根据权利要求7所述的方法，其进一步包括响应于所述存储器装置的特定应用而确定所述特定数目。
13.根据权利要求7所述的方法，其中配置特定数目的存储器单元作为用户数据存储器单元进一步包括：分配所述第二存储器单元块的一个或一个以上存储器单元作为用户数据存储器单元。
14.根据权利要求7所述的方法，其中配置特定数目的存储器单元作为用户数据存储器单元进一步包括：响应于所述存储器装置的特定操作模式而分配所述特定数目的存储器单元。
15.一种操作具有存储器单元阵列的存储器装置的方法，所述方法包括：
配置第一存储器单元群组用于用户数据存储，其中具有第一所要ECC分辨率的第一ECC方案与所述第一存储器单元群组相关联；
将所述第一ECC方案应用于存储于所述第一存储器单元群组中的用户数据以产生第一ECC数据；
将所述所产生第一ECC数据存储于与所述第一存储器单元群组相关联的一个或一个以上ECC数据存储器单元中；
配置第二存储器单元群组用于用户数据存储，其中具有第二所要ECC分辨率的第二ECC方案与所述第二存储器单元群组相关联；
将所述第二ECC方案应用于存储于所述第二存储器单元群组中的用户数据以产生第二ECC数据；及
将所述所产生第二ECC数据存储于与所述第二存储器单元群组相关联的一个或一个以上ECC数据存储器单元中；
其中与所述第一存储器单元群组相关联的ECC数据存储器单元的数目不同于与所述第二存储器单元群组相关联的ECC数据存储器单元的数目。
16.根据权利要求15所述的方法，其中分别响应于待存储于所述第一存储器单元群组及所述第二存储器单元群组中的数据的类型而选择所述第一ECC方案及所述第二ECC方案。
17.根据权利要求15所述的方法，其中分别响应于待从所述第一存储器单元群组及所述第二存储器单元群组读取的用户数据的所要可靠性等级而选择所述第一ECC方案及所述第二ECC方案。
18.根据权利要求15所述的方法，其中与所述第一存储器单元群组相关联的ECC数据存储器单元的所述数目等于以所述第一所要ECC分辨率存储所述第一ECC数据所需要的ECC数据存储器单元的数目。
19.一种操作具有布置成多个存储器单元块的存储器单元阵列的存储器装置的方法，所述方法包括：
配置第一多个存储器单元块以存储用户数据；及
配置第二多个存储器单元块以仅存储ECC数据；
其中所述第二多个存储器单元块包括两个或两个以上连续ECC数据存储器单元群组，其中每一ECC数据存储器单元群组对应于所述第一多个存储器单元块中的相应存储器单元块；且
其中所述ECC数据存储器单元群组中的至少两者为不同大小。
20.一种操作具有布置成多个存储器单元页的存储器单元阵列的存储器装置的方法，所述方法包括：
配置第一多个存储器单元页以存储用户数据；及
配置第二多个存储器单元页以仅存储ECC数据；
其中所述第二多个存储器单元页包括两个或两个以上连续ECC数据存储器单元群组，其中每一群组对应于所述第一多个存储器单元页中的相应存储器单元页；且
其中所述ECC数据存储器单元群组中的至少两者为不同大小。
21.一种存储器装置，其包括：
多个可个别擦除存储器单元块；及
控制器，其经配置而以包括一个或一个以上额外开销数据存储器单元群组的第一配置配置第一存储器单元块，且以包括一个或一个以上用户数据存储器单元群组及至少一个额外开销数据存储器单元群组的第二配置配置第二存储器单元块；
其中所述第一配置不同于存储器单元的所述第二配置；且
其中所述第二存储器单元块的至少一个额外开销数据存储器单元群组包括不同于所述第一存储器单元块的至少一个额外开销数据存储器单元群组的存储容量。
22.根据权利要求21所述的存储器装置，其中所述第一存储器单元块及所述第二存储器单元块的每一额外开销数据存储器单元群组与相应用户数据存储器单元群组相关联。
23.根据权利要求21所述的存储器装置，其中所述第一配置进一步包括至少一个用户数据存储器单元群组。
24.根据权利要求21所述的存储器装置，其中每一用户数据存储器单元群组包括相应用户数据存储器单元页。
25.根据权利要求21所述的存储器装置，其中所述控制器进一步经配置以改变所述第一配置及／或所述第二配置。
26.根据权利要求21所述的存储器装置，其中所述控制器进一步经配置以将特定错误校正码ECC方案应用于存储于配置为用户数据存储器单元的一个或一个以上存储器单元群组中的数据。
27.根据权利要求26所述的存储器装置，其中所述控制器进一步经配置以应用不同于所述特定ECC方案的ECC方案，且响应于所述不同ECC方案而改变所述第一存储器单元块及／或所述第二存储器单元块的配置。
28.根据权利要求26所述的存储器装置，其中所述特定ECC方案包括汉明码、BCH码、里德-索罗门码、里德-米勒码、二进制戈莱码、低密度奇偶校验码或网格编码调制码中的一者。
29.根据权利要求21所述的存储器装置，其进一步包括多个存储器裸片，每一存储器裸片包括一个或一个以上可个别擦除存储器单元块。
30.根据权利要求29所述的存储器装置，其中第一存储器裸片包括所述第一存储器单元块，且第二存储器裸片包括所述第二存储器单元块。
31.一种方法，其包括：
配置存储器单元群组的第一数目的存储器单元以存储用户数据；
配置所述存储器单元群组的第二数目的存储器单元以存储用户数据；
配置所述存储器单元群组的第三数目的存储器单元以存储额外开销数据；及
配置所述存储器单元群组的第四数目的存储器单元以存储额外开销数据，
其中配置第一数目的存储器单元不同于配置第二数目的存储器单元，及／或配置第三数目的存储器单元不同于配置第四数目的存储器单元。
32.根据权利要求31所述的方法，其中：
配置存储器单元群组的第一数目的存储器单元包括：配置存储器单元阵列的第一存储器单元块以存储用户数据；
配置所述存储器单元群组的第二数目的存储器单元包括：配置所述存储器单元阵列的第二存储器单元块以存储用户数据；
配置所述存储器单元群组的第三数目的存储器单元包括：配置所述存储器单元阵列的第三存储器单元块以存储额外开销数据；且
配置所述存储器单元群组的第四数目的存储器单元包括：配置所述存储器单元阵列的第四存储器单元块以存储额外开销数据，
其中与所述第二存储器单元块不同地配置所述第一存储器单元块。
33.根据权利要求31所述的方法，其中：
配置存储器单元群组的第一数目的存储器单元包括：配置存储器单元阵列的第一存储器单元块以存储用户数据；
配置所述存储器单元群组的第二数目的存储器单元包括：配置所述存储器单元阵列的第二存储器单元块以存储用户数据；
配置所述存储器单元群组的第三数目的存储器单元包括：配置所述存储器单元阵列的第三存储器单元块以存储额外开销数据；且
配置所述存储器单元群组的第四数目的存储器单元包括：配置所述存储器单元阵列的第四存储器单元块以存储额外开销数据，
其中与所述第四存储器单元块不同地配置所述第三存储器单元块。
34.根据权利要求31所述的方法，其中：
配置存储器单元群组的第一数目的存储器单元包括：配置存储器单元阵列的第一存储器单元块以存储用户数据；
配置所述存储器单元群组的第二数目的存储器单元包括：配置所述存储器单元阵列的第二存储器单元块以存储用户数据及额外开销数据；且
配置所述存储器单元群组的第三数目的存储器单元包括：配置所述存储器单元阵列的第三存储器单元块以专门存储额外开销数据；且
配置所述存储器单元群组的第四数目的存储器单元包括：配置所述存储器单元阵列的第四存储器单元块。
35.根据权利要求34所述的方法，其中与所述第四存储器单元块不同地配置所述第三存储器单元块。
36.根据权利要求34所述的方法，其中与所述第二存储器单元块不同地配置所述第一存储器单元块。
37.根据权利要求36所述的方法，其中所述第一存储器单元块经配置以专门存储用户数据。
38.根据权利要求31所述的方法，其中所述额外开销数据包括错误校正数据。
39.根据权利要求31所述的方法，其中所述存储器单元群组包括存储器阵列。
40.根据权利要求31所述的方法，其中所述第一、第二、第三及第四数目的存储器单元中的每一者包括相应存储器单元块的至少一部分。
41.根据权利要求31所述的方法，其中所述存储器单元群组包括存储器单元块，且其中所述第一、第二、第三及第四数目的存储器单元中的每一者包括相应存储器单元页。
42.根据权利要求31所述的方法，其中所述配置动作中的至少一者响应于存储于所述存储器单元群组中的用户数据的所要可靠性等级。
43.根据权利要求31所述的方法，其中所述配置动作中的至少一者响应于应用的要求。
44.根据权利要求31所述的方法，其中所述配置动作中的至少一者响应于存储于所述存储器单元群组中的用户数据的要求。
45.根据权利要求31所述的方法，其中所述配置动作中的至少一者响应于存储于所述存储器单元群组中的用户数据的类型。
46.根据权利要求31所述的方法，其中所述配置动作中的至少一者响应于待用以将所述用户数据存储于所述存储器单元群组中的编程的类型。
47.根据权利要求31所述的方法，其中配置所述第一及第二数目的存储器单元以存储用户数据包括：配置所述存储器单元群组的第一部分以专门存储用户数据。
48.根据权利要求47所述的方法，其中配置所述第三及第四数目的存储器单元以存储额外开销数据包括：配置所述存储器单元群组的第二部分以专门存储与待存储于所述第一部分中的所述用户数据相关联的额外开销数据。
49.根据权利要求31所述的方法，其中配置所述第三数目的存储器单元包括：分配第一多个错误校正ECC数据存储区域，且配置所述第四数目的存储器单元包括：分配第二多个ECC数据存储区域。
50.根据权利要求49所述的方法，其中所述第一多个ECC数据存储区域中的每一者具有相同大小。
51.根据权利要求49所述的方法，其中所述第二多个ECC数据存储区域中的至少一者具有不同于所述第二多个ECC数据存储区域中的至少另一者的大小。
52.根据权利要求49所述的方法，其中所述第二多个ECC数据存储区域中的至少一者具有不同于所述第一多个ECC数据存储区域中的至少一者的大小。
53.根据权利要求31所述的方法，其中配置所述第一及第二数目的存储器单元以存储用户数据包括：配置所述存储器单元群组的第一部分以存储用户数据及额外开销数据。
54.根据权利要求53所述的方法，其中配置所述第三及第四数目的存储器单元以存储额外开销数据包括：配置所述存储器单元群组的第二部分以专门存储与待存储于所述第一部分中的所述用户数据相关联的额外开销数据。
55.根据权利要求54所述的方法，其中配置所述存储器单元群组的第二数目的存储器单元以存储用户数据包括：
配置存储器阵列的存储器单元块以存储所述用户数据的至少一个群组；及
配置所述存储器单元块以也存储与待存储于所述存储器单元块中的所述用户数据的所述至少一个群组相关联的所述额外开销数据的一部分，其中所述存储器阵列的所述第二部分经配置以存储与待存储于所述存储器单元块中的用户数据的所述至少一个群组相关联的所述额外开销数据的一剩余部分。
56.根据权利要求55所述的方法，其中所述存储器单元块包括所述存储器阵列的第二存储器单元块，且其中配置第一数目的存储器单元以用于存储用户数据包括配置所述存储器阵列的第一存储器单元块以用于专门存储用户数据。
57.根据权利要求54所述的方法，其中配置所述存储器单元群组的第一数目的存储器单元以用于存储用户数据包括：配置存储器阵列的第一存储器单元块以用于存储所述用户数据的块的一部分，且其中配置第二数目的存储器单元以用于存储用户数据包括：配置所述存储器阵列的第二存储器单元块以用于存储所述用户数据的所述块的一剩余部分。
58.根据权利要求31所述的方法，其中配置存储器单元群组的第一数目的存储器单元以存储用户数据且配置所述存储器单元群组的第三数目的存储器单元以存储额外开销数据包括：以用户数据存储区域及／或额外开销数据存储区域的第一配置配置所述存储器单元的第一块，且其中配置所述存储器单元群组的第二数目的存储器单元以存储用户数据且配置所述存储器单元群组的第四数目的存储器单元以存储额外开销数据包括：以用户数据存储区域及／或额外开销数据存储区域的第二配置配置所述存储器单元的第二块，其中所述第一配置不同于所述第二配置。
59.一种存储器装置，其包括：
第一数目的存储器单元，其经配置以存储用户数据；
第二数目的存储器单元，其经配置以存储用户数据；
第三数目的存储器单元，其经配置以存储额外开销数据；及
第四数目的存储器单元，其经配置以存储额外开销数据，
其中与所述第二数目的存储器单元不同地配置所述第一数目的存储器单元，及／或与所述第四数目的存储器单元不同地配置所述第三数目的存储器单元。
60.一种重新配置具有多个存储器单元页的存储器单元块的方法，其中第一存储器单元页经配置以存储用户数据且第二存储器单元页经配置以存储额外开销数据，所述方法包括：
重新配置所述第一存储器单元页以存储与待存储于所述第一存储器单元页中的用户数据相关联的额外开销数据的一部分；及
重新配置所述第二存储器单元页以存储与待存储于所述第一存储器单元页中的所述用户数据相关联的所述额外开销数据的一剩余部分。
CN201280044579.0A 2011-08-12 2012-07-31 存储器装置及用于存储器装置的配置方法 Active CN103797541B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/208,802 2011-08-12
US13/208,802 US8902653B2 (en) 2011-08-12 2011-08-12 Memory devices and configuration methods for a memory device
PCT/US2012/048975 WO2013025342A1 (en) 2011-08-12 2012-07-31 Memory devices and configuration methods for a memory device

Publications (2)

Publication Number Publication Date
CN103797541A true CN103797541A (zh) 2014-05-14
CN103797541B CN103797541B (zh) 2016-12-07

Family

ID=47677462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280044579.0A Active CN103797541B (zh) 2011-08-12 2012-07-31 存储器装置及用于存储器装置的配置方法

Country Status (6)

Country Link
US (5) US8902653B2 (zh)
EP (1) EP2742508A4 (zh)
JP (1) JP5749860B2 (zh)
KR (1) KR101574033B1 (zh)
CN (1) CN103797541B (zh)
WO (1) WO2013025342A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564568A (zh) * 2016-06-30 2018-01-09 台湾积体电路制造股份有限公司 存储器阵列中的错误校正方法及实施其的系统
CN111243642A (zh) * 2018-11-28 2020-06-05 美光科技公司 用于管理多个可靠性等级的存储器单元群组间的数据存储的设备及方法
CN114341812A (zh) * 2019-08-29 2022-04-12 美光科技公司 具有用户定义的操作的半导体装置及相关联的方法及系统
US11687403B2 (en) 2019-08-29 2023-06-27 Micron Technology, Inc. Semiconductor device with modified access and associated methods and systems
US11755412B2 (en) 2019-08-29 2023-09-12 Micron Technology, Inc. Semiconductor device with modified command and associated methods and systems

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8902653B2 (en) * 2011-08-12 2014-12-02 Micron Technology, Inc. Memory devices and configuration methods for a memory device
US8645811B2 (en) * 2011-10-27 2014-02-04 Dell Products L.P. System and method for selective error checking
US9058867B2 (en) * 2012-06-01 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US9048410B2 (en) 2013-05-31 2015-06-02 Micron Technology, Inc. Memory devices comprising magnetic tracks individually comprising a plurality of magnetic domains having domain walls and methods of forming a memory device comprising magnetic tracks individually comprising a plurality of magnetic domains having domain walls
TWI497280B (zh) * 2013-07-08 2015-08-21 Phison Electronics Corp 資料保護方法、記憶體儲存裝置與記憶體控制器
TWI578320B (zh) * 2014-11-25 2017-04-11 旺宏電子股份有限公司 記憶體的操作方法及應用其之記憶體裝置
US9654148B2 (en) 2015-01-06 2017-05-16 Samsung Electronics Co., Ltd. Reconfigurable ECC for memory
CN104851452B (zh) * 2015-05-06 2017-09-29 中国航天科技集团公司第九研究院第七七一研究所 一种基于功耗控制的存储体片上集成结构及其控制方法
US10073786B2 (en) 2015-05-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for compute enabled cache
KR102372825B1 (ko) * 2015-07-31 2022-03-14 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
JP6479638B2 (ja) * 2015-12-09 2019-03-06 株式会社東芝 ビデオサーバ装置およびデータ書き込み／読み出し方法
JP6258399B2 (ja) 2016-05-16 2018-01-10 ウィンボンド エレクトロニクス コーポレーション 半導体装置
US10290346B2 (en) * 2016-12-22 2019-05-14 Western Digital Technologies, Inc. Method and apparatus for low-latency read of flash storage devices using fractional bits per cell
US10445199B2 (en) * 2016-12-22 2019-10-15 Western Digital Technologies, Inc. Bad page management in storage devices
KR101949482B1 (ko) * 2017-03-09 2019-02-18 성균관대학교산학협력단 에러 정정 기능을 갖는 메모리 장치, 메모리 장치의 에러 정정 인코딩 방법 및 메모리 장치의 에러 정정 디코딩 방법
US10976936B2 (en) * 2017-08-23 2021-04-13 Micron Technology, Inc. Sensing operations in memory
US10853168B2 (en) 2018-03-28 2020-12-01 Samsung Electronics Co., Ltd. Apparatus to insert error-correcting coding (ECC) information as data within dynamic random access memory (DRAM)
US10929033B2 (en) 2018-04-25 2021-02-23 Micron Technology, Inc. Allocating variable media types of memory devices in a memory system
FR3089317A1 (fr) * 2018-12-03 2020-06-05 Stmicroelectronics (Rousset) Sas Procédé de gestion de l’espace mémoire d’un dispositif de mémoire et système correspondant
US11728003B2 (en) * 2020-05-12 2023-08-15 Qualcomm Incorporated System and memory with configurable error-correction code (ECC) data protection and related methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1754230A (zh) * 2003-01-28 2006-03-29 桑迪士克股份有限公司 具有存储有循环计数值的大擦除块的非易失性半导体存储器
CN101079322A (zh) * 2006-03-31 2007-11-28 三星电子株式会社 多位存储装置和存储系统
US20100017682A1 (en) * 2006-03-06 2010-01-21 George Paul Jackson Error correction code striping
US20100281341A1 (en) * 2009-05-04 2010-11-04 National Tsing Hua University Non-volatile memory management method

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10177797A (ja) 1996-12-17 1998-06-30 Toshiba Corp 半導体記憶装置
US7155559B1 (en) 2000-08-25 2006-12-26 Lexar Media, Inc. Flash memory architecture with separate storage of overhead and user data
US6961890B2 (en) 2001-08-16 2005-11-01 Hewlett-Packard Development Company, L.P. Dynamic variable-length error correction code
WO2003085677A1 (fr) * 2002-04-05 2003-10-16 Renesas Technology Corp. Memoire non volatile
US6906961B2 (en) * 2003-06-24 2005-06-14 Micron Technology, Inc. Erase block data splitting
US7350044B2 (en) * 2004-01-30 2008-03-25 Micron Technology, Inc. Data move method and apparatus
US7322002B2 (en) * 2004-05-26 2008-01-22 Micron Technology, Inc. Erasure pointer error correction
US7444579B2 (en) 2005-04-28 2008-10-28 Micron Technology, Inc. Non-systematic coded error correction
KR100681429B1 (ko) 2005-10-24 2007-02-15 삼성전자주식회사 반도체 메모리 장치 및 그것의 비트 에러 검출 방법
US7546515B2 (en) * 2005-12-27 2009-06-09 Sandisk Corporation Method of storing downloadable firmware on bulk media
US7548459B2 (en) * 2006-08-29 2009-06-16 Micron Technology, Inc. Method, apparatus, and system providing adjustable memory page configuration
US7739576B2 (en) 2006-08-31 2010-06-15 Micron Technology, Inc. Variable strength ECC
JP2008077783A (ja) * 2006-09-22 2008-04-03 Fujitsu Ltd 記憶データ処理装置、記憶装置、記憶データ処理プログラム
JP2008077782A (ja) * 2006-09-22 2008-04-03 Fujitsu Ltd 記憶データ処理装置、記憶装置、記憶データ処理プログラム
US7870457B2 (en) * 2006-12-29 2011-01-11 Sandisk Corporation Page by page ECC variation in a memory device
US8234545B2 (en) * 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
TWI368223B (en) 2007-12-07 2012-07-11 Phison Electronics Corp Flash memory data writing method and controller using the same
US9477587B2 (en) 2008-04-11 2016-10-25 Micron Technology, Inc. Method and apparatus for a volume management system in a non-volatile memory device
JP2009282923A (ja) * 2008-05-26 2009-12-03 Toshiba Corp 半導体記憶装置及び不揮発性メモリ
TWI382422B (zh) 2008-07-11 2013-01-11 Genesys Logic Inc 根據錯誤更正碼更新快閃記憶體之資料頁面之儲存裝置與方法
TWI389127B (zh) 2008-08-01 2013-03-11 Jmicron Technology Corp 快閃記憶體的配置方法
US8645749B2 (en) 2009-02-04 2014-02-04 Micron Technology, Inc. Systems and methods for storing and recovering controller data in non-volatile memory devices
US20100262755A1 (en) * 2009-04-10 2010-10-14 Honeywell International Inc. Memory systems for computing devices and systems
US9042191B2 (en) * 2009-08-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Self-repairing memory
KR101648531B1 (ko) * 2010-02-12 2016-08-17 삼성전자주식회사 불휘발성 메모리 시스템과 이의 동작 방법
EP2418648B1 (en) * 2010-07-29 2013-03-06 STMicroelectronics (Grenoble 2) SAS RAM memory device selectively protectable with ECC
US8902653B2 (en) * 2011-08-12 2014-12-02 Micron Technology, Inc. Memory devices and configuration methods for a memory device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1754230A (zh) * 2003-01-28 2006-03-29 桑迪士克股份有限公司 具有存储有循环计数值的大擦除块的非易失性半导体存储器
US20100017682A1 (en) * 2006-03-06 2010-01-21 George Paul Jackson Error correction code striping
CN101079322A (zh) * 2006-03-31 2007-11-28 三星电子株式会社 多位存储装置和存储系统
US20100281341A1 (en) * 2009-05-04 2010-11-04 National Tsing Hua University Non-volatile memory management method

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564568A (zh) * 2016-06-30 2018-01-09 台湾积体电路制造股份有限公司 存储器阵列中的错误校正方法及实施其的系统
US10558525B2 (en) 2016-06-30 2020-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of correcting errors in a memory array and a system for implementing the same
CN107564568B (zh) * 2016-06-30 2020-08-14 台湾积体电路制造股份有限公司 存储器阵列中的错误校正方法及实施其的系统
US11294764B2 (en) 2016-06-30 2022-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method of correcting errors in a memory array and method of screening weak bits in the same
US11714717B2 (en) 2016-06-30 2023-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method of correcting errors in a memory array and method of screening weak bits in the same
CN111243642A (zh) * 2018-11-28 2020-06-05 美光科技公司 用于管理多个可靠性等级的存储器单元群组间的数据存储的设备及方法
CN111243642B (zh) * 2018-11-28 2023-10-27 美光科技公司 用于管理多个可靠性等级的存储器单元群组间的数据存储的设备及方法
CN114341812A (zh) * 2019-08-29 2022-04-12 美光科技公司 具有用户定义的操作的半导体装置及相关联的方法及系统
US11687406B2 (en) 2019-08-29 2023-06-27 Micron Technology, Inc. Semiconductor device with user defined operations and associated methods and systems
US11687403B2 (en) 2019-08-29 2023-06-27 Micron Technology, Inc. Semiconductor device with modified access and associated methods and systems
US11755412B2 (en) 2019-08-29 2023-09-12 Micron Technology, Inc. Semiconductor device with modified command and associated methods and systems

Also Published As

Publication number Publication date
US10409673B2 (en) 2019-09-10
US10891187B2 (en) 2021-01-12
US20170132073A1 (en) 2017-05-11
JP5749860B2 (ja) 2015-07-15
KR20140046064A (ko) 2014-04-17
EP2742508A4 (en) 2015-06-10
US20190340066A1 (en) 2019-11-07
WO2013025342A1 (en) 2013-02-21
US20150033096A1 (en) 2015-01-29
US9594676B2 (en) 2017-03-14
KR101574033B1 (ko) 2015-12-02
US20130039129A1 (en) 2013-02-14
US20190340065A1 (en) 2019-11-07
JP2014522075A (ja) 2014-08-28
US8902653B2 (en) 2014-12-02
EP2742508A1 (en) 2014-06-18
WO2013025342A8 (en) 2014-03-06
US10891188B2 (en) 2021-01-12
CN103797541B (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
CN103797541A (zh) 存储器装置及用于存储器装置的配置方法
EP2106587B1 (en) Programming management data for nand memories
CN101685672B (zh) 在多级单元闪存装置中使用的最低有效位页恢复方法
US8914670B2 (en) Redundancy schemes for non-volatile memory using parity zones having new and old parity blocks
CN107133122B (zh) 存储器控制方法
CN101755307B (zh) 基于疲劳状况刷新非易失性存储器单元
CN105144302B (zh) 存储器装置中的错误校正操作
US9996417B2 (en) Data recovery in memory having multiple failure modes
US9361036B2 (en) Correction of block errors for a system having non-volatile memory
CN103119569A (zh) 基于存储条的非易失性多级存储器操作
CN103765392A (zh) 存储器装置的损耗均衡
CN101458957A (zh) 存储器系统及其磨损平衡方法
CN102884585A (zh) 在存储器装置及系统中确定及使用软数据
CN103703515A (zh) 从存储器阵列确定及转移数据
US9411694B2 (en) Correcting recurring errors in memory
CN102411987B (zh) 存储器件及其自交织方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant