TWI389127B - 快閃記憶體的配置方法 - Google Patents

快閃記憶體的配置方法 Download PDF

Info

Publication number
TWI389127B
TWI389127B TW097129289A TW97129289A TWI389127B TW I389127 B TWI389127 B TW I389127B TW 097129289 A TW097129289 A TW 097129289A TW 97129289 A TW97129289 A TW 97129289A TW I389127 B TWI389127 B TW I389127B
Authority
TW
Taiwan
Prior art keywords
flash memory
actual
capacity
error correction
data storage
Prior art date
Application number
TW097129289A
Other languages
English (en)
Other versions
TW201007745A (en
Inventor
Kuo Hua Yuan
Ho Chieh Chuang
chao nan Chen
Original Assignee
Jmicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jmicron Technology Corp filed Critical Jmicron Technology Corp
Priority to TW097129289A priority Critical patent/TWI389127B/zh
Priority to US12/208,338 priority patent/US8060687B2/en
Publication of TW201007745A publication Critical patent/TW201007745A/zh
Application granted granted Critical
Publication of TWI389127B publication Critical patent/TWI389127B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

快閃記憶體的配置方法
本發明係關於一快閃記憶體容量配置方法，尤指延長一反及閘快閃記憶體(Nand flash memory)使用壽命的容量配置方法。
在可攜式電子產品或嵌入式系統中，非揮發性的反及閘快閃記憶體(Nand flash memory)係目前最常使用的儲存裝置之一。例如，個人數位助理((PDA)、手機、數位相機、MP3隨身聽和錄音筆等均設置有反及閘快閃記憶體。然而，由於儲存在反及閘快閃記憶體內的資料的正確性會隨著其存取次數的增加而減少，因此為了解決資料錯誤的問題，在現有的反及閘快閃記憶體中會搭配適合的錯誤更正碼(Error Codes Correction,ECC)架構來對出現錯誤的資料進行修復。舉例來說，在一資料頁大小((Page size)為2K的反及閘快閃記憶體中，會提供額外空間(Spare area)64位元組(Bytes)的空間來作為一特定錯誤更正碼演算法在對該資料頁的資料進行一錯誤更正碼演算時所產生的運算碼(Parity code)，而在一資料頁大小為4K的反及閘快閃記憶體中，會提供額外空間218位元組(Bytes)的空間來作為該特定錯誤更正碼演算法在對該資料頁的資料進行該錯誤更正碼演算時所產生的運算碼。
請參考第1圖。第1圖所示係一習知(Conventional)反及閘快閃記憶體中每一資料頁的額外空間的配置方法，其中當該特定錯誤更正碼演算法係採用一里德所羅門(Reed－Solomon)錯誤更正碼演算法和一BCH(Bose,Chaudhuri and Hocquengham)錯誤更正碼演算法。當使用一BCH 8錯誤更正碼演算法對該反及閘快閃記憶體進行編碼時，其編碼後所產生的運算碼會佔用每一資料頁13位元組的額外空間。當使用一里德所羅門6(Reed－Solomon 6)錯誤更正碼演算法對該反及閘快閃記憶體進行編碼時，其編碼後所產生的運算碼會佔用每一資料頁15位元組的額外空間。當使用一里德所羅門8(Reed－Solomon 8)錯誤更正碼演算法對該反及閘快閃記憶體進行編碼時，其編碼後所產生的運算碼會佔用每一資料頁20位元組的額外空間。當使用一里德所羅門10(Reed－Solomon 10)錯誤更正碼演算法或一BCH 15錯誤更正碼演算法對該反及閘快閃記憶體進行編碼時，其編碼後所產生的運算碼會佔用每一資料頁25位元組的額外空間。另一方面，習知反及閘快閃記憶體使用該里德所羅門錯誤更正碼演算法和該BCH錯誤更正碼演算法時，均會配置512位元組的儲存資料空間於每一資料頁中。因此，一習知的反及閘快閃記憶體在使用該里德所羅門錯誤更正碼演算法和該BCH錯誤更正碼演算法時，其資料錯誤更正的能力就被預設的額外空間大小所限制住了。換句話說，該里德所羅門錯誤更正碼演算法和該BCH錯誤更正碼演算法無法對該習知的反及閘快閃記憶體提供更好的資料錯誤更正能力的原因是每一資料頁所預設的額外空間有限，進而造成使用者極大的不便。
因此，本發明提供了一種延長一反及閘快閃記憶體(Nand flash memory)使用壽命的容量配置方法。
依據本發明之一實施例揭露了一種應用於一快閃記憶體的配置方法，其包含有：調整對應於該快閃記憶體之一初步資料儲存容量來決定出一實際資料儲存容量；調整對應於該快閃記憶體之一初步額外空間容量來決定出一實際額外空間容量，其中該初步資料儲存容量與該初步額外空間容量之總和等於該實際資料儲存容量與該實際額外空間容量之總和；以及於該快閃記憶體中配置該實際資料儲存容量與該實際額外空間容量，其中該實際資料儲存容量係用以儲存資料，以及該實際額外空間容量係用以儲存一錯誤更正碼(Error Codes Correction,ECC)演算法在對該資料進行一錯誤更正碼運算時所產生的運算碼(Parity Bytes)。
依據本發明之另一實施例揭露了一種應用於一快閃記憶體的配置方法，包含有：決定一實際資料儲存容量與一實際額外空間容量，其中該實際額外空間容量係大於對應於一錯誤更正碼(Error Codes Correction,ECC)演算法的一預設位元組；以及於該快閃記憶體中配置該實際資料儲存容量與該實際額外空間容量，其中該實際資料儲存容量係用以儲存資料，以及該實際額外空間容量係用 以儲存該錯誤更正碼演算法在對該資料進行一錯誤更正碼運算時所產生的運算碼(Parity Bytes)。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求相當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。此外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段，因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或者透過其他裝置或連接手段間接地電氣連接至該第二裝置。
請同時參考第2圖和第3圖，第2圖所示係依據本發明一種應用於一快閃記憶體(flash memory)的配置方法200之一實施例流程圖。第3圖所示係本發明配置方法200對於該快閃記憶體的配置前快閃記憶體300a與配置後快閃記憶體300b示意圖。請注意，為了更清楚描述本發明之精神所在，在本實施例中的該快閃記憶體是以一反及閘快閃記憶體(Nand Flash Memory)作說明，然而此並不為本發明所限。換句話說，熟習此項技術者應可瞭解，任何 具有快閃記憶體特性之儲存裝置，例如一反或閘快閃記憶體(Nor Flash Memory)，均為本發明之範疇所在。倘若大體上可達到相同的結果，並不需要一定照第2圖所示之流程中的步驟順序來進行，且第2圖所示之步驟不一定要連續進行，亦即其他步驟亦可插入其中，配置方法200包含有下列步驟：步驟202：減少對應於該快閃記憶體之一初步資料儲存容量來決定出一實際資料儲存容量；步驟204：增加對應於該快閃記憶體之一初步額外空間容量來決定出一實際額外空間容量，其中該初步資料儲存容量與該初步額外空間容量之總和等於該實際資料儲存容量與該實際額外空間容量之總和；以及步驟206：於該快閃記憶體中配置該實際資料儲存容量與該實際額外空間容量，其中該實際資料儲存容量係用以儲存資料，以及該實際額外空間容量係用以儲存一錯誤更正碼(Error Codes Correction,ECC)演算法在對該資料進行一錯誤更正碼運算時所產生的運算碼(Parity Bytes)。
由於該快閃記憶體與一主記憶體之間資料交換的最小單位為一資料頁(Page)，因此在第3圖中該快閃記憶體係以資料頁的單位來示意。在該快閃記憶體未經由本發明之配置方法200進行容量配置之前，其每一資料頁中的一儲存資料空間302a和一額外空間304a的容量配置大小係依據一特定的錯誤更正碼演算法所預設 的。舉例來說，當利用一里德所羅門10(Reed－Solomon 10)錯誤更正碼演算法或一BCH 15(Bose,Chaudhuri and Hocquengham 15)錯誤更正碼演算法來對每一資料頁中的儲存資料空問302a內512位元組(Bytes)的資料進行一錯誤更正碼運算時，其運算後所產生的運算碼所佔有的額外空間304容量大小係預設為25位元組。然而，當額外空間304a的容量大小為設置為25位元組時，該特定的錯誤更正碼演算法對該快閃記憶體中每一資料頁的解碼能力就被限制住了。同時，該快閃記憶體的存取次數也被限制住了。因此，對該特定的錯誤更正碼演算法而言，本發明配置方法200的步驟202對該快閃記憶體的儲存容量進行配置時會先估算出該快閃記憶體之一初步資料儲存容量，該初步資料儲存容量係該快閃記憶體的總資料儲存容量，如第3圖所示。該初步資料儲存容量係所有每一資料頁中的儲存資料空間302a的總和。接著，配置方法200減少對應於該快閃記憶體之該初步資料儲存容量來決定出一實際資料儲存容量，使得該實際資料儲存容量係小於該初步資料儲存容量。同樣的，該實際資料儲存容量係所有每一資料頁中的儲存資料空間302b的總和。請注意，為了方便起見，在本實施例中每一資料頁中的儲存資料空間302a和302b均以512位元組作為說明，然此並不為本發明所限制。在步驟204中，為了提高該特定的錯誤更正碼演算法對每一資料頁的錯誤更正能力，配置方法增加對應於該快閃記憶體之一初步額外空間容量來決定出一實際額外空間容量，其中該初步資料儲存容量與該初步額外空間容量之總和等於該實際資料儲存容量與該實際額外空間容量之總 和。在步驟206中，於該快閃記憶體中配置該實際資料儲存容量與該實際額外空間容量，其中該實際資料儲存容量係用以儲存資料，以及該實際額外空間容量係用以儲存該特定的錯誤更正碼演算法在對該資料進行一錯誤更正碼運算時所產生的運算碼(Parity Bytes)。請再次參考第3圖，由於該快閃記憶體經由配置方法200進行容量配置後，每一資料頁中的儲存資料空間302b仍維持於512位元組的大小，而每一資料頁中的額外空間304b卻會比25位元組來得大，因此該特定的錯誤更正碼演算法對每一資料頁的錯誤更正能力就得以提高，進而延長了該快閃記憶體的存取次數。請注意，雖然在第3圖所示的配置後快閃記憶體300b中每一個儲存資料空間302b和額外空間304b是以問隔的方式排列，然此並不為本發明所限制。換句話說，每一資料頁的儲存資料空間302b和其相對應的額外空間304b並不一定是相鄰的，亦即每一個儲存資料空間302b和額外空間304b的排列是可依據設計需求而具彈性變化的。舉例來說，在本發明之另一實施例中，其係連續配置複數個儲存資料空間302b後再連續配置相同個數的額外空間304b以組合成相對應個數的資料頁。
請參考第4圖。第4圖所示係依據本發明一種應用於一快閃記憶體的配置方法400之另一實施例流程圖。同理，為了更清楚描述本發明之精神所在，在本實施例中的該快閃記憶體是以一反及閘快閃記憶體作說明，然而此並不為本發明所限。換句話說，熟習此項技術者應可瞭解，任何具有快閃記憶體特性之儲存裝 置，例如一反或閘快間記憶體，均為本發明之範疇所在。倘若大體上可達到相同的結果，並不需要一定照第4圖所示之流程中的步驟順序來進行，且第4圖所示之步驟不一定要連續進行，亦即其他步驟亦可插入其中，配置方法400包含有下列步驟：步驟402：決定一實際資料儲存容量與一實際額外空間容量，其中該實際額外空間容量係大於對應於一錯誤更正碼(Error Codes Correction,ECC)演算法的一預設的位元組；以及步驟404：於該快閃記憶體中配置該實際資料儲存容量與該實際額外空間容量，其中該實際資料儲存容量係用以儲存資料，以及該實際額外空間容量係用以儲存該錯誤更正碼演算法在對該資料進行一錯誤更正碼運算時所產生的運算碼(Parity Bytes)。
如同上述的第一實施例，當利用一里德所羅門10(Reed－Solomon 10)錯誤更正碼演算法或一BCH 15(Bose,Chaudhuri and Hocquengham 15)錯誤更正碼演算法來對該快閃記憶體的每一資料頁中的儲存資料空間內512位元組(Bytes)的資料進行一錯誤更正碼運算時，其運算後所產生的運算碼所佔有的額外空間容量大小係預設為25位元組。而步驟402會決定每一資料頁中的實際資料儲存空間與實際額外空間，其中該實際額外空間容量係大於25位元組，而實際資料儲存空間容量係512位元組。在步驟404中，於該快閃記憶體中配置每一資料頁該實際資料儲 存容量與該實際額外空間容量，其中該實際資料儲存容量係用以儲存資料，以及該實際額外空間容量係用以儲存該特定的錯誤更正碼演算法在對該資料進行一錯誤更正碼運算時所產生的運算碼(Parity Bytes)。由此可知，由於該快間記憶體經由配置方法400進行容量配置後，每一資料頁中的實際資料儲存空間仍維持於512位元組的大小，而每一資料頁中的實際額外空間卻會比預設的25位元組來得大，因此該特定的錯誤更正碼演算法對每一資料頁的錯誤更正能力就得以提高，進而延長了該快閃記憶體的存取次數。
綜上所述，雖然本發明第一和第二實施例是以里德所羅門10錯誤更正碼演算法和該BCH 15錯誤更正碼演算法來作說明，然其並不為本發明範圍所限。換句話說，當該特定的錯誤更正碼演算法係一BCH 8(Bose,Chaudhuri and Hocquengham 8)錯誤更正碼演算法時，經由上述所揭露之配置方法後，每一資料頁中的額外空間就可以配置大於13位元組的的空間，其亦屬本發明之範疇所在；當該特定的錯誤更正碼演算法係一里德所羅門6(Reed－Solomon 6)錯誤更正碼演算法時，經由上述所揭露之配置方法後，每一資料頁中的額外空間就可以配置大於15位元組的空間，其亦屬本發明之範疇所在；當該特定的錯誤更正碼演算法係一里德所羅門8(Reed－Solomon 8)錯誤更正碼演算法時，經由上述所揭露之配置方法後，每一資料頁中的額外空間就可以配置大於20位元組的空間，其亦屬本發明之範疇所在。更確切來說，針對一快閃記憶體而言，若該特定的錯誤更正碼演算法係一BCH 8錯誤更正碼演算法時，經由上述所揭露之配置方法後，該快閃記憶 體係可以利用任何比BCH8更高階的錯誤更正碼演算法來進行錯誤更正演算，例如利用里德所羅門10、BCH15錯誤更正碼演算法等等。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
300a‧‧‧配置前快閃記憶體
300b‧‧‧配置後快閃記憶體
302a、302b‧‧‧儲存資料空間
304a、304b‧‧‧額外空間
第1圖係一習知反及閘快閃記憶體中每一資料頁的額外空間的配置方法。
第2圖係本發明一種應用於一快閃記憶體(flash memory)的配置方法之一實施例流程圖。
第3圖係第2圖的配置方法對於該快閃記憶體的配置前與配置後示意圖。
第4圖係本發明一種應用於一快閃記憶體的配置方法之另一實施例流程圖。
300a‧‧‧配置前快閃記憶體
300b‧‧‧配置後快閃記憶體
302a、302b‧‧‧儲存資料空間
304a、304b‧‧‧額外空間

Claims (6)

  1. 一種應用於一快閃記憶體(flash memory)的配置方法，包含有：調整對應於該快閃記憶體之一初步資料儲存容量來決定出一實際資料儲存容量；調整對應於該快閃記憶體之一初步額外空間容量來決定出一實際額外空間容量，其中該初步資料儲存容量與該初步額外空間容量之總和等於該實際資料儲存容量與該實際額外空間容量之總和；以及於該快閃記憶體中配置該實際資料儲存容量與該實際額外空間容量，其中該實際資料儲存容量係用以儲存資料，以及該實際額外空間容量係用以儲存一錯誤更正碼((Error Codes Correction,ECC)演算法在對該資料進行一錯誤更正碼運算時所產生的運算碼(Parity Bytes)。
  2. 如申請專利範圍第1項所述的配置方法，其中該實際資料儲存容量係小於該初步資料儲存容量，以及該實際額外空間容量係大於該初步額外空間容量。
  3. 如申請專利範圍第1項所述的配置方法，其中該實際額外空間容量係大於對應於該錯誤更正碼演算法的一預設位元組。
  4. 如申請專利範圍第1項所述的配置方法，其中該快閃記憶體係為一反及閘快閃(NAND flash)記憶體。
  5. 一種應用於一快閃記憶體(flash memory)的配置方法，包含有：決定一實際資料儲存容量與一實際額外空間容量，其中該實際額外空間容量係大於對應於一錯誤更正碼((Error Codes Correction,ECC)演算法的一預設位元組；以及於該快閃記憶體中配置該實際資料儲存容量與該實際額外空間容量，其中該實際資料儲存容量係用以儲存資料，以及該實際額外空間容量係用以儲存該錯誤更正碼演算法在對該資料進行一錯誤更正碼運算時所產生的運算碼(Parity Bytes)。
  6. 如申請專利範圍第5項所述的配置方法，其中該快閃記憶體係為一反及閘快閃(NAND flash)記憶體。
TW097129289A 2008-08-01 2008-08-01 快閃記憶體的配置方法 TWI389127B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097129289A TWI389127B (zh) 2008-08-01 2008-08-01 快閃記憶體的配置方法
US12/208,338 US8060687B2 (en) 2008-08-01 2008-09-11 Flash memory allocating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097129289A TWI389127B (zh) 2008-08-01 2008-08-01 快閃記憶體的配置方法

Publications (2)

Publication Number Publication Date
TW201007745A TW201007745A (en) 2010-02-16
TWI389127B true TWI389127B (zh) 2013-03-11

Family

ID=41609476

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097129289A TWI389127B (zh) 2008-08-01 2008-08-01 快閃記憶體的配置方法

Country Status (2)

Country Link
US (1) US8060687B2 (zh)
TW (1) TWI389127B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8171277B2 (en) * 2008-07-02 2012-05-01 Apple Inc. Method and apparatus for booting from a flash memory without prior knowledge of flash parameter information
US8902653B2 (en) 2011-08-12 2014-12-02 Micron Technology, Inc. Memory devices and configuration methods for a memory device
US9213645B2 (en) * 2011-12-29 2015-12-15 Sandisk Technologies Inc. Command aware partial page programming
US9146856B2 (en) 2012-04-10 2015-09-29 Micron Technology, Inc. Remapping and compacting in a memory device
US8856431B2 (en) * 2012-08-02 2014-10-07 Lsi Corporation Mixed granularity higher-level redundancy for non-volatile memory
CN102981976B (zh) * 2012-12-05 2016-05-25 清华大学 用于数据存储的访问控制方法
KR102098697B1 (ko) 2013-03-15 2020-04-08 삼성전자주식회사 비휘발성 메모리 시스템, 이를 포함하는 시스템 및 상기 비휘발성 메모리 시스템의 적응적 사용자 저장 영역 조절 방법
CN103412778A (zh) * 2013-08-12 2013-11-27 上海盈方微电子股份有限公司 一种片上系统NANDFlash程序引导方法与装置
KR102365269B1 (ko) 2015-04-13 2022-02-22 삼성전자주식회사 데이터 스토리지 및 그것의 동작 방법
US10445199B2 (en) * 2016-12-22 2019-10-15 Western Digital Technologies, Inc. Bad page management in storage devices
CN111857549A (zh) * 2019-04-29 2020-10-30 伊姆西Ip控股有限责任公司 用于管理数据的方法、设备和计算机程序产品

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100349141C (zh) 2003-06-17 2007-11-14 创惟科技股份有限公司 动态调整非挥发性存储器的冗余区的方法及其相关装置
JP4700562B2 (ja) * 2006-05-18 2011-06-15 株式会社バッファロー データ記憶装置およびデータ記憶方法
JP4452261B2 (ja) * 2006-09-12 2010-04-21 株式会社日立製作所 ストレージシステムの論理ボリューム管理方法、論理ボリューム管理プログラム、及びストレージシステム
JP4933211B2 (ja) * 2006-10-10 2012-05-16 株式会社日立製作所 ストレージ装置、制御装置及び制御方法
US7900118B2 (en) * 2007-02-12 2011-03-01 Phison Electronics Corp. Flash memory system and method for controlling the same

Also Published As

Publication number Publication date
TW201007745A (en) 2010-02-16
US20100030945A1 (en) 2010-02-04
US8060687B2 (en) 2011-11-15

Similar Documents

Publication Publication Date Title
TWI389127B (zh) 快閃記憶體的配置方法
US10169143B2 (en) Preferred state encoding in non-volatile memories
US8307261B2 (en) Non-volatile memory management method
US9583217B2 (en) Decoding method, memory storage device and memory control circuit unit
US10062418B2 (en) Data programming method and memory storage device
US10256844B2 (en) Decoding method, memory storage device and memory control circuit unit
JP2010237822A (ja) メモリコントローラおよび半導体記憶装置
JP2012137994A (ja) メモリシステムおよびその制御方法
TW201545167A (zh) 在非揮發性記憶體中處理錯誤更正碼的方法及其非揮發性儲存裝置
US20170294217A1 (en) Decoding method, memory storage device and memory control circuit unit
US10009045B2 (en) Decoding method, memory controlling circuit unit and memory storage device
US8762814B2 (en) Method for enhancing error correction capability, and associated memory device and controller thereof
TW200828330A (en) Allowable bit errors per sector in memory devices
WO2015096496A1 (zh) 存储数据的方法及存储装置
US20170302299A1 (en) Data processing method, memory storage device and memory control circuit unit
TW202020880A (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
US10997067B2 (en) Data storing method, memory controlling circuit unit and memory storage device
JP2017504920A (ja) 不揮発性メモリ・アレイを含むデータ・ストレージ・システムを動作させるための方法、システム及びコンピュータ・プログラム
TWI732642B (zh) 資料寫入方法、記憶體控制電路單元以及記憶體儲存裝置
US10713160B1 (en) Data writing method, memory control circuit unit and memory storage device
CN107608817B (zh) 解码方法、存储器存储装置及存储器控制电路单元
TWI431631B (zh) 應用可變動錯誤更正碼容量的快閃記憶體控制方法
US11853613B2 (en) Encoding control method, memory storage device and memory control circuit unit
US12009840B2 (en) Systems and methods of decoding error correction code of a memory device with dynamic bit error estimation
TWI763310B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元