CN1731570A - 一种源漏位于绝缘层上的mos晶体管的制作方法 - Google Patents
一种源漏位于绝缘层上的mos晶体管的制作方法 Download PDFInfo
- Publication number
- CN1731570A CN1731570A CN 200510086324 CN200510086324A CN1731570A CN 1731570 A CN1731570 A CN 1731570A CN 200510086324 CN200510086324 CN 200510086324 CN 200510086324 A CN200510086324 A CN 200510086324A CN 1731570 A CN1731570 A CN 1731570A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- gate electrode
- manufacture method
- layer
- described step
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种制备源漏位于绝缘层上的MOSFET晶体管的方法，是通过扩散或离子注入以及外延工艺，在半导体衬底表面形成低掺杂层，并在其下形成高掺杂的隐埋层，再利用对掺杂的选择腐蚀技术将源漏底下的高掺杂区腐蚀掉，之后用介质填充腐蚀后留下的孔洞，形成源漏下的绝缘层，从而实现源漏位于绝缘层上的MOSFET晶体管。本发明的制备方法和传统CMOS工艺相兼容，制备出的器件结合了纳米MOSFET器件制作工艺的两种新技术的优点，具有较高的实用价值，有望在未来的纳米集成电路中得到应用。
Description
技术领域：
本发明属于半导体集成电路及其制造技术领域，尤其涉及一种源漏位于绝缘层上的MOSFET晶体管的制作方法。
背景技术：
集成电路尤其是超大规模集成电路中的主要器件是金属-氧化物-半导体场效应晶体管(metal oxide semiconductor field effect transistor，简称MOSFET)。器件尺寸的不断缩小可以提高MOSFET器件的性能，同时可以极大地提高单个芯片的集成密度。并且随着芯片尺寸的不断扩大，电路功能也不断地增多。现在，MOSFET的几何尺寸已经进入到纳米尺度。
当MOSFET器件的几何尺寸进入到纳米尺度，各种微观效应相继出现，严重地影响了器件性能随尺寸缩小进一步的提高。为了使器件尺寸缩小的同时继续提高器件的性能，各种新工艺设计和新器件结构被不断提出。其中，最重要的两种新技术是绝缘体上的硅(SOI)和Super halo掺杂技术。
绝缘体上的硅包括超薄体(UTB)技术无疑是一种非常具有吸引力的用于纳米MOSFET器件制造的技术。但是，由于SOI材料中埋氧的存在，SOI器件有两个固有的缺点，即所谓的“浮体效应”和“自热效应”。另外，UTB器件对于硅膜厚度的要求，以及对全片硅膜厚度一致性的要求，也是目前SOI工艺中难以实现的。
Super halo掺杂技术也是一项非常重要的技术。当器件尺寸缩小到深亚微米尺度乃至纳米尺度时，Super halo掺杂可以极其显著地减小器件的短沟道效应，并且提供良好的阈值电压调节能力。但是，Super halo掺杂需要非常精确的掺杂分布，这点在实际的工艺中难以做到；其次，利用Super halo掺杂技术的传统的体硅MOSFET器件有着较大的源漏寄生电容和漏电；再次，由于沟道相对还是高掺杂，由于杂质涨落带来的阈值电压摆幅在Super halo掺杂MOSFET器件中也难以消除。
一种新的源漏位于绝缘层上的MOSFET晶体管可以解决上述技术存在的问题。该结构器件的源漏位于绝缘层上，与传统的体硅MOSFET器件相比，源漏寄生电容减小，短沟道特性也有较大的改进。同时，该结构器件的沟道下方没有埋氧，沟道与衬底直接相连，沟道和衬底是电耦合的，不会产生由于载流子积累而导致的浮体效应，器件工作时产生的热量可以通过埋氧中的硅通道及时地耗散出去。这样，SOI器件的浮体效应和自热效应得到了解决。利用Super halo掺杂技术并对其进行相应的简化，避免工艺的复杂性，新型结构MOSFET器件特性会有进一步的提高。
发明内容：
本发明的目的是提供一种制备源漏位于绝缘层上的MOSFET晶体管的方法。
本发明的技术方案如下：
一种源漏在绝缘层上的MOS晶体管的制作方法，包括以下步骤：
(1)在半导体衬底表面形成高掺杂区；
(2)外延生长一未掺杂半导体层；
(3)形成浅槽隔离场区；
(4)生长栅介质层；
(5)淀积栅电极层和牺牲介质层，接着光刻和刻蚀所淀积的牺牲介质层、栅电极层形成栅电极图形；
(6)淀积牺牲侧墙介质层，回刻后在栅电极两侧形成侧墙，以形成的栅电极和侧墙图形为掩膜腐蚀掉栅介质层，使两侧衬底表面露出；
(7)腐蚀所露出的衬底，到高掺杂区时停止腐蚀；
(8)选择腐蚀高掺杂区，当到达栅覆盖处停止腐蚀；
(9)淀积绝缘介质，填充刻蚀形成的空洞，回刻去除表面的绝缘介质；
(10)腐蚀掉栅电极两侧和顶部的牺牲介质层后再淀积或热氧化生长形成另一薄介质层；
(11)离子注入掺杂源漏区和栅电极，然后回刻上述薄介质层以形成新的栅电极侧墙；
(12)最后进入常规CMOS后道工序，包括淀积钝化层、开接触孔以及金属化等，即可制得所述的MOS晶体管。
上述的制作方法，所述的半导体衬底材料选自Si、Ge、SiGe、GaAs，或其它II-VI，III-V和IV-IV族的二元和三元化合物半导体。
上述的制作方法，所述步骤(4)中的栅介质层材料为二氧化硅。
上述的制作方法，所述步骤(4)生长栅介质层的方法选自下列方法之一：常规热氧化、掺氮热氧化、化学气相淀积、物理气相淀积。
上述的制作方法，所述步骤(5)中的栅电极层材料为多晶硅。
上述的制作方法，所述步骤(5)中的牺牲介质层材料为氮化硅，或者其它与硅和氧化硅均有高腐蚀选择比的薄膜材料。
上述的制作方法，所述步骤(6)中的牺牲侧墙介质层材料为氮化硅，或者其它与硅和氧化硅均有高腐蚀选择比的薄膜材料。
上述的制作方法，所述步骤(8)中的腐蚀溶液为氢氟酸和硝酸系统，或者其它对掺杂硅等半导体材料有高腐蚀选择比的腐蚀溶液配方。
上述的制作方法，所述步骤(9)中淀积的填充层为二氧化硅或者氮化硅。
上述的制作方法，所述的在高掺杂区上外延生长的未掺杂半导体层的厚度5-30nm；栅介质层的厚度为1-1.5nm；栅电极层的厚度为80-150nm；牺牲介质层的厚度为20-40nm；牺牲侧墙介质层的厚度为30-150nm；栅电极两侧形成的侧墙宽度为25-150nm；薄介质层的厚度为5-20nm。
本发明的源漏在绝缘层上的MOS晶体管的制作方法，是通过扩散或离子注入以及外延工艺，在半导体衬底表面形成低掺杂层，并在其下形成高掺杂的隐埋层，再利用对掺杂的选择腐蚀技术将源漏底下的高掺杂区腐蚀掉，之后用介质填充腐蚀后留下的孔洞，形成源漏下的绝缘层，从而实现源漏位于绝缘层上的MOSFET晶体管。
本发明的优点和积极效果：
本发明的MOSFET晶体管工艺制备方法和传统的CMOS工艺相兼容，利用从源漏两端开槽对高掺杂区进行选择腐蚀，这个工艺过程是自对准的。相对于注氧隔离工艺的制作方法，本发明的工艺制备过程利用选择腐蚀技术，有着较小的热预算，同时不会对源漏的半导体膜造成损伤，可以保证器件有着较小的源漏寄生电阻和很好的短沟道特性，有利于提高器件的性能。同时，采用本发明的工艺制备方法，在制备的MOSFET晶体管中沟道区下方与绝缘层相连的体区高掺杂，在沟道区垂直于沟道方向形成掺杂为阶跃函数的杂质分布。这种杂质分布可以看作是简化的Super halo掺杂，可以提高器件的短沟道特性。
本发明的制备方法工艺简单，制备出的器件结合了纳米MOSFET器件制作工艺的两种新技术的优点，具有较高的实用价值，有望在未来的纳米集成电路中得到应用。
附图说明：
图1示意了在衬底表面形成高掺杂区的工艺步骤；
图2示意了在高掺杂区上外延生长硅层的工艺步骤；
图3示意了浅槽隔离的工艺步骤；
图4示意了生长栅介质层的工艺步骤；
图5示意了栅电极以及牺牲侧墙形成的工艺步骤；
图6示意了体硅腐蚀形成硅槽的工艺步骤；
图7示意了选择腐蚀高掺杂硅层的工艺步骤；
图8示意了硅槽填充的工艺步骤；
图9示意了第二次栅电极侧墙形成和源漏注入的工艺步骤；
图中：
1—硅衬底 2—注入高掺杂硅区
3—外延生长硅膜 4—浅槽隔离
5—栅氧化层 6—氮化硅侧墙
7—多晶硅栅 8—RIE刻蚀形成的硅槽
9—选择刻蚀形成的硅槽 10—填充硅槽的二氧化硅
11—二氧化硅侧墙 12—器件的漏区
13—器件的源区
具体实施方式：
本发明制作方法的一具体实施例包括图1至图9所示的工艺步骤：
所用单晶硅衬底的晶向为(100)，体区初始为轻掺杂，B+离子注入，注入剂量为1e+16/cm-2，注入能量为20KeV，获得一表面高掺杂的硅区，如图1所示。
在高掺杂硅上外延一未掺杂层硅膜，厚度为5-30nm，如图2所示。
采用常规CMOS浅槽隔离技术制作有源区隔离层，如图3所示。
接着生长栅介质层，栅介质层为二氧化硅，其厚度为1-1.5nm。栅介质的形成方法还可以为下列方法之一：常规热氧化、掺氮热氧化、化学气相淀积(CVD)、物理气相淀积(PVD)，如图4所示。
淀积栅电极层多晶硅层和牺牲介质层氮化硅，如图5所示。多晶硅层的厚度为80-150nm，氮化硅层的厚度为20-40nm。接着采用常规CMOS工艺光刻和刻蚀所淀积的多晶硅层和牺牲介质层氮化硅。所淀积的栅电极材料还可以为多晶锗硅合金。用LPCVD淀积30-150nm的牺牲侧墙介质层氮化硅，接着用回刻(etch-back)技术在栅电极两侧形成宽度为25-150nm的氮化硅侧墙。然后以形成的栅电极和侧墙图形为掩膜腐蚀掉栅二氧化硅层的裸露部分。
以牺牲介质层氮化硅掩膜腐蚀半导体体区所显露的部分以形成硅槽。硅槽的深度为20-50nm。由于硅槽是以栅电极两侧的介质层氮化硅为掩膜而形成，故其结构与栅电极是自对准的，如图6所示。
采用选择腐蚀技术腐蚀高掺杂硅层，腐蚀溶液为HF∶HNO3∶CH3COOH，体积比为1(40％)∶3(70％)∶8(100％)，通过控制腐蚀时间，当到达栅边界处，腐蚀停止，如图7所示。
采用CVD淀积一层二氧化硅，用以填充腐蚀带来的源漏底下的硅槽，形成源漏底下的绝缘层，回刻去除表面的二氧化硅。如图8所示。
用热磷酸腐蚀掉所有栅电极顶部和两侧的牺牲介质氮化硅层，并热生长另一厚度为5-20nm的二氧化硅介质层，并以此为缓冲层，低能离子注入掺杂栅电极和栅电极两侧的体区部分，掺杂剂为砷。接着各向异性干法刻蚀所述离子注入缓冲层以形成栅电极侧墙并使体区在栅电极两侧的表面暴露，如图9所示。
最后进入常规CMOS后道工序，包括淀积钝化层、开接触孔以及金属化等，即可制得所述的源漏位于绝缘层上的MOS晶体管。
Claims (10)
1.一种源漏位于绝缘层上的MOS晶体管的制作方法，包括以下步骤：
(1)在半导体衬底表面形成高掺杂区；
(2)外延生长一未掺杂半导体层；
(3)形成浅槽隔离场区；
(4)生长栅介质层；
(5)淀积栅电极层和牺牲介质层，接着光刻和刻蚀形成栅电极图形；
(6)淀积牺牲侧墙介质层，回刻后在栅电极两侧形成侧墙，以形成的栅电极和侧墙图形为掩膜腐蚀掉栅介质层，使两侧衬底表面露出；
(7)腐蚀所露出的衬底，到高掺杂区时停止腐蚀；
(8)选择腐蚀高掺杂区，当到达栅覆盖处停止腐蚀；
(9)淀积绝缘介质，填充刻蚀形成的空洞，回刻去除表面的绝缘介质；
(10)腐蚀掉栅电极两侧和顶部的牺牲介质层后再淀积或热氧化生长形成另一薄介质层；
(11)离子注入掺杂源漏区和栅电极，然后回刻上述薄介质层以形成新的栅电极侧墙；
(12)最后进入常规CMOS后道工序，即可制得所述的MOS晶体管。
2.如权利要求1所述的制作方法，其特征在于，所述步骤(1)中的半导体衬底材料选自Si、Ge、SiGe或者GaAs，或其它II-VI，III-V和IV-IV族的二元和三元化合物半导体。
3.如权利要求1所述的制作方法，其特征在于，所述步骤(4)中的栅介质层为二氧化硅。
4.如权利要求2所述的制作方法，其特征在于，所述步骤(4)生长栅介质层的方法选自下列方法之一：常规热氧化、掺氮热氧化、化学气相淀积、物理气相淀积。
5.如权利要求1所述的制作方法，其特征在于，所述步骤(5)中的栅电极层材料为多晶硅或者多晶锗硅合金。
6.如权利要求1所述的制作方法，其特征在于，所述步骤(5)中的牺牲介质层材料为氮化硅。
7.如权利要求1所述的制作方法，其特征在于，所述步骤(6)中的牺牲侧墙介质层材料为氮化硅。
8.如权利要求1所述的制作方法，其特征在于，所述步骤(8)中的腐蚀溶液为氢氟酸和硝酸系统。
9.如权利要求1所述的制作方法，其特征在于，所述步骤(9)中淀积的绝缘介质为二氧化硅或者氮化硅。
10.如权利要求1所述的制作方法，其特征在于，所述的在高掺杂区上外延生长的未掺杂半导体层的厚度5-30nm；栅介质层的厚度为1-1.5nm；栅电极层的厚度为80-150nm牺牲介质层的厚度为20-40nm；牺牲侧墙介质层的厚度为30-150nm；栅电极两侧形成的侧墙宽度为25-150nm；薄介质层的厚度为5-20nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100863242A CN100356528C (zh) | 2005-08-31 | 2005-08-31 | 一种源漏位于绝缘层上的mos晶体管的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100863242A CN100356528C (zh) | 2005-08-31 | 2005-08-31 | 一种源漏位于绝缘层上的mos晶体管的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1731570A true CN1731570A (zh) | 2006-02-08 |
| CN100356528C CN100356528C (zh) | 2007-12-19 |
Family
ID=35963901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100863242A Expired - Fee Related CN100356528C (zh) | 2005-08-31 | 2005-08-31 | 一种源漏位于绝缘层上的mos晶体管的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100356528C (zh) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100414714C (zh) * | 2006-07-21 | 2008-08-27 | 北京大学深圳研究生院 | 一种部分耗尽soi结构的mos晶体管及其制作方法 |
| CN100440537C (zh) * | 2006-04-11 | 2008-12-03 | 北京大学深圳研究生院 | 一种部分耗尽的soi mos晶体管及其制作方法 |
| CN100527371C (zh) * | 2007-09-14 | 2009-08-12 | 北京大学 | 一种部分耗尽的soi mos晶体管的制备方法 |
| CN101986435A (zh) * | 2010-06-25 | 2011-03-16 | 中国科学院上海微系统与信息技术研究所 | 防止浮体及自加热效应的mos器件结构及其制造方法 |
| CN102903640A (zh) * | 2012-10-23 | 2013-01-30 | 哈尔滨工程大学 | 一种利用牺牲层的soi mosfet体接触形成方法 |
| CN105097822A (zh) * | 2015-09-12 | 2015-11-25 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| WO2016008195A1 (zh) * | 2014-07-16 | 2016-01-21 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN105304628A (zh) * | 2014-07-16 | 2016-02-03 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN105322010A (zh) * | 2014-07-16 | 2016-02-10 | 中国科学院微电子研究所 | 半导体器件的制造方法 |
| US9306003B2 (en) | 2014-07-16 | 2016-04-05 | Institute of Microelectronics, Chinese Academy of Sciences | Semiconductor device and method for manufacturing the same |
| CN105990143A (zh) * | 2015-02-04 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| CN105990144A (zh) * | 2015-02-04 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| CN105322012B (zh) * | 2014-07-16 | 2018-12-04 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100457225B1 (ko) * | 2002-07-25 | 2004-11-16 | 동부전자 주식회사 | 모스펫의 제조 방법 |
| KR100488099B1 (ko) * | 2002-11-18 | 2005-05-06 | 한국전자통신연구원 | 쇼오트 채널 모오스 트랜지스터 및 그 제조 방법 |
| DE10335101B4 (de) * | 2003-07-31 | 2010-02-04 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer Polysiliziumleitung mit einem Metallsilizidgebiet, das eine Linienbreitenreduzierung ermöglicht |
| DE10351006B4 (de) * | 2003-10-31 | 2010-01-21 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung eines Transistors mit erhöhten Drain- und Source-Gebieten, wobei eine reduzierte Anzahl von Prozessschritten erforderlich ist |
| KR100597460B1 (ko) * | 2003-12-31 | 2006-07-05 | 동부일렉트로닉스 주식회사 | 반도체 소자의 트랜지스터 및제조방법 |
-
2005
- 2005-08-31 CN CNB2005100863242A patent/CN100356528C/zh not_active Expired - Fee Related
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100440537C (zh) * | 2006-04-11 | 2008-12-03 | 北京大学深圳研究生院 | 一种部分耗尽的soi mos晶体管及其制作方法 |
| CN100414714C (zh) * | 2006-07-21 | 2008-08-27 | 北京大学深圳研究生院 | 一种部分耗尽soi结构的mos晶体管及其制作方法 |
| CN100527371C (zh) * | 2007-09-14 | 2009-08-12 | 北京大学 | 一种部分耗尽的soi mos晶体管的制备方法 |
| CN101986435A (zh) * | 2010-06-25 | 2011-03-16 | 中国科学院上海微系统与信息技术研究所 | 防止浮体及自加热效应的mos器件结构及其制造方法 |
| CN101986435B (zh) * | 2010-06-25 | 2012-12-19 | 中国科学院上海微系统与信息技术研究所 | 防止浮体及自加热效应的mos器件结构的制造方法 |
| CN102903640A (zh) * | 2012-10-23 | 2013-01-30 | 哈尔滨工程大学 | 一种利用牺牲层的soi mosfet体接触形成方法 |
| CN102903640B (zh) * | 2012-10-23 | 2015-09-30 | 哈尔滨工程大学 | 一种利用牺牲层的soi mosfet体接触形成方法 |
| CN105322010A (zh) * | 2014-07-16 | 2016-02-10 | 中国科学院微电子研究所 | 半导体器件的制造方法 |
| CN105322012B (zh) * | 2014-07-16 | 2018-12-04 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN105304628A (zh) * | 2014-07-16 | 2016-02-03 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN105322010B (zh) * | 2014-07-16 | 2019-05-28 | 中国科学院微电子研究所 | 半导体器件的制造方法 |
| US9306003B2 (en) | 2014-07-16 | 2016-04-05 | Institute of Microelectronics, Chinese Academy of Sciences | Semiconductor device and method for manufacturing the same |
| WO2016008195A1 (zh) * | 2014-07-16 | 2016-01-21 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN105304628B (zh) * | 2014-07-16 | 2018-06-01 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN105990144A (zh) * | 2015-02-04 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| CN105990143A (zh) * | 2015-02-04 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| CN105990143B (zh) * | 2015-02-04 | 2019-12-10 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| CN105990144B (zh) * | 2015-02-04 | 2021-04-13 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| WO2017041363A1 (zh) * | 2015-09-12 | 2017-03-16 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN105097822B (zh) * | 2015-09-12 | 2018-09-18 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN105097822A (zh) * | 2015-09-12 | 2015-11-25 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| US10504916B2 (en) | 2015-09-12 | 2019-12-10 | Institute of Microelectronics, Chinese Academy of Sciences | Semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100356528C (zh) | 2007-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1731570A (zh) | 一种源漏位于绝缘层上的mos晶体管的制作方法 | |
| CN1731569A (zh) | 一种源漏位于绝缘层上的mos晶体管的制作方法 | |
| KR101380984B1 (ko) | 자가-정렬된 에피텍셜 소스 및 드레인을 갖는 다중 게이트 반도체 디바이스 | |
| CN1156899C (zh) | 形成异质结双极晶体管的硅-锗基区的方法 | |
| CN1225797C (zh) | 半导体器件及其制备方法 | |
| US7755114B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN1290203C (zh) | 半导体器件的结构及其制造方法 | |
| CN1826690A (zh) | 沿多个表面具有应变晶格结构的fet沟道 | |
| CN1828908A (zh) | 半导体结构及制造半导体结构的方法 | |
| CN1574252A (zh) | 制备场效应晶体管横向沟道的方法及场效应晶体管 | |
| CN1941412A (zh) | 平面超薄绝缘体上半导体沟道mosfet及其制造方法 | |
| CN102074583A (zh) | 一种低功耗复合源结构mos晶体管及其制备方法 | |
| US11322595B2 (en) | Heterojunction bipolar transistor and preparation method thereof | |
| CN100440537C (zh) | 一种部分耗尽的soi mos晶体管及其制作方法 | |
| US10763328B2 (en) | Epitaxial semiconductor material grown with enhanced local isotropy | |
| CN1956214A (zh) | 场效应晶体管及其制造方法 | |
| CN101032009A (zh) | 用于形成晶体管的方法 | |
| CN1794469A (zh) | 一种肖特基势垒mos晶体管及其制作方法 | |
| CN102117834B (zh) | 一种带杂质分凝的复合源mos晶体管及其制备方法 | |
| CN1889273A (zh) | 一种部分耗尽soi结构的mos晶体管及其制作方法 | |
| CN1595660A (zh) | 一种体硅mos晶体管及其制作方法 | |
| CN100539048C (zh) | 一种制作准双栅mosfet晶体管的方法 | |
| CN1540768A (zh) | 一种源漏下陷型超薄体soimos晶体管及其集成电路的制作方法 | |
| CN1492515A (zh) | Mos晶体管及其制造方法 | |
| CN100561752C (zh) | 一种准双栅mos晶体管的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20101129 Address after: 100871 Beijing the Summer Palace Road, Haidian District, No. 5 Co-patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Patentee after: Peking University Address before: 100871 Beijing the Summer Palace Road, Haidian District, No. 5 Patentee before: Peking University |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20071219 Termination date: 20180831 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |