CN100527371C - 一种部分耗尽的soi mos晶体管的制备方法 - Google Patents

Abstract

本发明提供一种部分耗尽的SOI MOS晶体管的制备方法，属于半导体集成电路制造技术领域。部分耗尽SOI MOS晶体管的特征是，埋置绝缘层为凹形结构，沟道位于凹陷处，沟道区的上部轻掺杂或未掺杂，沟道区下部重掺杂。本发明针对上述SOI MOS晶体管提供的制备方法的特征在于，凹形结构埋置绝缘层的形成是自对准的和自停止的，即源、漏区内部的起始重掺杂是由以栅电极为掩模的离子注入而实现的，而源、漏区与准栅电极的隔离层是通过腐蚀此重掺层并填充以介质而形成的，因此所制成的器件自然具有源漏区与栅电极自对准的特征。而且重掺杂区的腐蚀是高选择性的，自动停止于轻掺杂区。本发明使得电路制备工艺的重复性和均匀性能满足大生产的需要。

Description

一种部分耗尽的SOI MOS晶体管的制备方法

技术领域

本发明属于半导体集成电路及其制造技术领域，尤其涉及一种部分耗尽的SOIMOS晶体管的制备方法。

背景技术

半导体集成电路的核心元件是硅基CMOS器件。集成电路产业的高速发展是以MOS晶体管的尺寸不断按比例缩小为基础的，其特征尺寸的不断缩小，不仅可以极大的提高集成电路的集成密度，还可以提高电路的性能。然而，随着MOSFET器件尺寸缩小到亚微米尺度，越来越趋近各种物理极限，传统的MOSFET器件结构遇到了越来越多的挑战。

绝缘体上的硅(SOI)结构有望替代传统的MOSFET器件用于亚50纳米的集成电路生产。SOI结构其不仅可以大幅度的降低寄生电容，并且特别适合于发展低压/低功耗应用，另外SOI器件还具有极佳的抗辐射能力。利用SOI结构发展起来的有两种器件，一种是部分耗尽的SOI器件，另一种是全耗尽的SOI器件。部分耗尽的SOI器件的沟道区硅膜足够厚，沟道耗尽区的宽度要小于硅膜的厚度，这种结构的器件优点是其设计和工作原理与传统的体硅MOSFET器件非常接近。但是其沟道区可能会由于过量空穴积累而出现衬底浮置效应，该效应可以导致器件的性能受到影响。全耗尽的SOI器件是一种薄硅膜的结构，其沟道区完全耗尽，由于沟道区被完全耗尽，因此降低了沟道区的电场，同时也降低了热载流子效应，其对器件短沟效应的抑制也十分有效。但是，当器件的栅长减小到二十纳米以后，硅膜的厚度只有几个纳米，这么小的膜厚工艺上很难控制，因此使得其难以走向实际的应用。

为了解决上述问题，发明人提供了一种部分耗尽的SOI MOS晶体管，申请了专利(CN1851930A)。该晶体管的特征是埋置绝缘层为凹形结构，沟道位于凹陷处，沟道区的上部(栅介质层下)轻掺杂或未掺杂，沟道区下部重掺杂。发明人在申请上述专利时，也提供了一种制备上述晶体管的方法，但该制备方法由于要用到外延工艺，制备成本高，且采用该方法所形成的埋置绝缘层的凹形结构被腐蚀时间控制，存在均匀性和重复性较差等问题。

发明内容

针对上述发明人提供的部分耗尽的SOI MOS晶体管，本发明的目的是提供一种制备该部分耗尽的SOI MOS晶体管的方法，该方法不但能够形成凹形结构的埋置绝缘层，而且凹形结构的形成是自对准的和自停止的，具有高度的均匀性和重复性。

本发明的上述目的是通过如下技术方案来实现的：

一种部分耗尽的SOI MOS晶体管的制备方法，包括以下步骤：

1)采用SOI结构的半导体晶片，其具有一层埋置绝缘层，一层未或轻掺杂的半导体薄膜，一半导体衬底，埋置绝缘层位于半导体薄膜和半导体衬底之间；

2)光刻、刻蚀半导体薄膜，形成有源区，然后生长栅介质层；

3)淀积栅电极层和牺牲介质层，光刻、刻蚀形成栅电极图形；

4)以栅电极图形为掩模，对源区、漏区进行反向梯度分布的离子注入掺杂，形成高掺杂区；

5)再次淀积牺牲介质层，回刻后在栅电极两侧形成侧墙，以形成的栅电极侧墙和顶部介质层为掩膜腐蚀掉两侧显露的栅介质层，使两侧半导体层表面露出；

6)腐蚀轻掺杂的半导体薄膜层表面部分，腐蚀到高掺杂区时停止；

7)选择腐蚀半导体薄膜层的高掺杂区，当到达轻掺杂区时腐蚀自然停止，形成直到栅电极边界处的空洞；

8)淀积绝缘介质，填充上述空洞，回刻去除表面的绝缘介质；

9)腐蚀掉栅电极两侧和顶部的牺牲介质层后再生长另一薄介质层；

10)离子注入掺杂源区、漏区和栅电极，并用倾斜离子注入方法掺杂沟道区的底部，然后回刻上述薄介质层以形成栅电极侧墙；

11)最后进入常规CMOS后道工序，包括硅淀积钝化层、开接触孔以及金属化，制得所述的部分耗尽SOI MOS晶体管。

上述的制备方法，所述步骤1)中埋置绝缘层上半导体薄膜可由一种半导体材料构成或两种半导体材料叠加构成。

上述的制备方法，所述步骤4)中的离子注入在半导体膜层为两种半导体薄膜的情况下，高掺杂区位于下层。

上述的制备方法，所述步骤4)中对源区、漏区进行反向梯度分布的离子注入掺杂，注入的杂质为BF₂，注入能量为20KeV—50KeV，注入剂量为(4～10)×10¹⁴cm^-2。

上述的制备方法，所述步骤7)中选择腐蚀半导体薄膜层的高掺杂区所采用的腐蚀溶液为，氢氟酸、硝酸和乙酸混合物，配方为40％HF：70％HNO₃：100％CH₃COOH，以体积比1:3:8混合。

上述的制备方法，所述步骤10)用倾斜离子注入方法掺杂沟道区的底部，注入杂质为BF₂，注入的倾斜角度为15～60°，注入能量30～70KeV，注入剂量(1～10)×10¹⁴cm^-2。

本发明的优点和积极效果：

本发明提供的部分耗尽SOI MOS晶体管的制备方法突出的优点是凹形结构埋置绝缘层的形成是自对准的和自停止的。这是因为：源漏区内部的起始重掺杂是由以栅电极为掩模的离子注入而实现的，而源漏区与准栅电极的隔离层是通过腐蚀此重掺层并填充以介质而形成的，因此所制成的器件自然具有源漏区与栅电极自对准的特征。而且高掺杂区的腐蚀是高选择性的，自动停止于轻掺杂区。这一自对准和自停止特征使得电路制备工艺的重复性和均匀性能满足大生产的需要。

附图说明：

图1是所用SOI材料的结构示意图；

图2是有源区形成的工艺步骤图；

图3是栅电极形成的工艺步骤图；

图4是源漏区体内反向梯度掺杂的工艺步骤图；

图5是栅保护层形成的工艺步骤图；

图6是腐蚀低掺杂硅层的工艺步骤图；

图7是选择腐蚀高掺杂硅层的工艺步骤图；

图8是填充硅槽的工艺步骤图；

图9是第二次栅电极侧墙形成、源漏和栅离子注入掺杂的工艺步骤图；

图中：1—硅衬底；2—埋氧层；3—硅膜；3’—高掺杂硅；5—栅介质层；6—氮化硅牺牲层；7—多晶硅；8—硅槽；9—空洞；10—二氧化硅；11—二氧化硅侧墙；12—源区；13—漏区。

具体实施方式：

下面的具体实施例有助于理解本发明的特征和优点，但本发明的实施决不仅局限于所述的实施例。

本发明制备方法的一具体实施例包括图1至图9所示的工艺步骤：

1.如图1所示，所用SOI硅片由硅衬底1，埋氧层2和单晶硅膜3组成。单晶硅膜3的晶向为(100)，厚度为50—250nm。初始为轻掺杂。

2.如图2所示，光刻和刻蚀硅膜3形成有源区。然后热生长二氧化硅栅介质层5，其厚度为0.5—3nm。

3.如图3所示，淀积栅电极多晶硅7和牺牲介质层氮化硅6；多晶硅层的厚度为50-250nm，氮化硅层的厚度为20-40nm。采用常规CMOS工艺光刻和刻蚀所淀积的牺牲介质层氮化硅和多晶硅层，形成栅电极图形。

4.如图4所示，以栅电极图形为掩模，对源漏区域进行浓度为反向梯度分布(retrograde，即表面浓度低，体内浓度高)的离子注入掺杂，在源漏区的体内形成高掺杂区30。注入杂质为BF₂，注入能量为20—50KeV，注入剂量为(4～10)×10¹⁴cm^-2，

5.如图5所示，接着再淀积一层氮化硅并用回刻(etch-back)技术在栅电极两侧形成宽度为50-250nm的氮化硅侧墙。该侧墙和先前生长的顶部氮化硅一道组成栅电极保护层6。以该保护层6为掩膜腐蚀掉栅介质二氧化硅层5的裸露部分。

6.如图6所示，以氮化硅保护层6为掩膜，采用反应离子刻蚀(RIE)方法腐蚀硅膜3至高掺杂区域(30)以形成硅槽8；腐蚀深度为30—100nm。

7.如图7所示，采用选择腐蚀技术腐蚀显露出的硅层的高掺杂部分(30)。腐蚀溶液为氢氟酸、硝酸和乙酸混合物，配方为40％HF：70％HNO₃：100％CH₃COOH，以体积比1:3:8混合。由于腐蚀液的高选择性，腐蚀将自动停止于硅层3的轻掺杂区，形成直到栅电极7边界处的空洞9。

8.如图8所示，采用CVD方法淀积一层二氧化硅，用以填充腐蚀产生的源漏底下的硅槽空洞9，形成源漏底下的绝缘层10，再回刻去除表面的二氧化硅。

9.如图9所示，用热磷酸腐蚀掉所有栅电极顶部和两侧的牺牲介质氮化硅6，并用CVD生长另一厚度为5-20nm的二氧化硅介质层，并以此为缓冲层，两次离子注入掺杂栅电极和栅电极两侧的硅层部分，分别形成掺杂栅电极7以及器件的源区12和漏区13，掺杂剂为砷。注入能量分别为10～33KeV和40～70KeV，注入剂量均为(1～10)×10¹⁵cm^-2。同时从栅电极两侧用倾斜离子注入技术掺杂沟道区，使沟道区的底部3’为高掺杂。注入杂质为BF₂，注入的倾斜角度为15～60°，注入能量30～70KeV，注入剂量(1～10)×10¹⁴cm^-2。最后各向异性干法刻蚀所述离子注入缓冲层以形成二氧化硅侧墙11。

10.最后进入常规CMOS后道工序，包括淀积钝化层、开接触孔以及金属化等。至此，便制成了所述的一个n沟道的部分耗尽SOI MOS晶体管。p沟道器件，除掺杂条件应作相应调整外，制备步骤相同。

以上通过详细实施例描述了本发明所提供的部分耗尽的SOI MOS晶体管的制备方法，本领域的技术人员应当理解，在不脱离本发明实质的范围内，可以对本发明做一定的变形或修改；其制备方法也不限于实施例中所公开的内容。

Claims (6)

1、一种部分耗尽的SOI MOS晶体管的制备方法，包括以下步骤：

1)采用SOI结构的半导体晶片，其具有一层埋置绝缘层，一层未或轻掺杂的半导体薄膜，一半导体衬底，埋置绝缘层位于半导体薄膜和半导体衬底之间；

2)光刻、刻蚀半导体薄膜，形成有源区，然后生长栅介质层；

3)淀积栅电极层和牺牲介质层，光刻、刻蚀形成栅电极图形；

4)以栅电极图形为掩模，对源区、漏区进行反向梯度分布的离子注入掺杂，形成高掺杂区；

5)再次淀积牺牲介质层，回刻后在栅电极两侧形成侧墙，以形成的栅电极侧墙和顶部介质层为掩膜腐蚀掉两侧显露的栅介质层，使两侧半导体层表面露出；

6)腐蚀轻掺杂的半导体薄膜层表面部分，腐蚀到高掺杂区时停止；

7)选择腐蚀半导体薄膜层的高掺杂区，当到达轻掺杂区时腐蚀自然停止，形成直到栅电极边界处的空洞；

8)淀积绝缘介质，填充上述空洞，回刻去除表面的绝缘介质；

9)腐蚀掉栅电极两侧和顶部的牺牲介质层后再生长另一薄介质层；

10)离子注入掺杂源区、漏区和栅电极，并用倾斜离子注入方法掺杂沟道区的底部，然后回刻上述薄介质层以形成栅电极侧墙；

11)最后进入常规CMOS后道工序，包括硅淀积钝化层、开接触孔以及金属化，制得所述的部分耗尽SOI MOS晶体管。

2、如权利要求1所述的部分耗尽的SOI MOS晶体管的制备方法，其特征在于：所述步骤1)中埋置绝缘层上的半导体薄膜由一种半导体材料构成或两种半导体材料叠加构成。

3、如权利要求2所述部分耗尽的SOI MOS晶体管的制备方法，其特征在于：所述步骤4)中的离子注入在半导体膜层为两种半导体薄膜的情况下，高掺杂区位于下层。

4、如权利要求1所述的部分耗尽的SOI MOS晶体管的制备方法，其特征在于：所述步骤4)中对源区、漏区进行反向梯度分布的离子注入掺杂，注入的杂质为BF₂，注入能量为20KeV—50KeV，注入剂量为4×10¹⁴cm^-2—10×10¹⁴cm^-2。

5、如权利要求1所述的部分耗尽的SOI MOS晶体管的制备方法，其特征在于：所述步骤7)中选择腐蚀半导体薄膜层的高掺杂区所采用的腐蚀溶液为，氢氟酸、硝酸和乙酸混合物，配方为40％HF：70％HNO₃：100％CH₃COOH，以体积比1:3:8混合。

6、如权利要求1所述的部分耗尽的SOIMOS晶体管的制备方法，其特征在于：所述步骤10)用倾斜离子注入方法掺杂沟道区的底部，注入的倾斜角度为15～60°，注入能量30～70KeV，注入剂量1×10¹⁴cm^-2—10×10¹⁴cm^-2。

Images