CN1722488A - 薄膜相位变化记忆体 - Google Patents

薄膜相位变化记忆体 Download PDF

Info

Publication number
CN1722488A
CN1722488A CN200510005909.7A CN200510005909A CN1722488A CN 1722488 A CN1722488 A CN 1722488A CN 200510005909 A CN200510005909 A CN 200510005909A CN 1722488 A CN1722488 A CN 1722488A
Authority
CN
China
Prior art keywords
chalcogenide
random access
same parents
born
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200510005909.7A
Other languages
English (en)
Other versions
CN100438116C (zh
Inventor
龙翔澜
陈逸舟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN1722488A publication Critical patent/CN1722488A/zh
Application granted granted Critical
Publication of CN100438116C publication Critical patent/CN100438116C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/068—Patterning of the switching material by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices

Abstract

一种记忆胞，包括一硫属化物随机存取记忆胞以及一互补式金氧半导体晶体管电路。互补式金氧半导体晶体管电路用以存取硫属化物随机存取记忆胞。此硫属化物随机存取记忆胞具有一横截面区域，此横截面区域由一薄膜制程，及一等向性蚀刻制程所定义。可根据需要，使此硫属化物结构实施为与一二极管或一选择晶体管的半导体组件串联。此二极管驱使电流通过硫属化物结构。在选择晶体管的一闸极端点被一电压启动后，选择晶体管进而驱使一电流通过硫属化物结构。选择晶体管具有一闸极端点、一源极端点及一汲极端点。闸极端点可有效地与记忆体阵列的字元线耦合，而源极端点可有效地与记忆体阵列的驱动线耦合，及源极端点可有效地与一记忆体阵列的位元线耦合。

Description

薄膜相位变化记忆体
技术领域
本发明涉及一种硫属化物记忆体(chalcogenide memories)，特别是涉及一种薄膜相位变化记忆体(thin film phase-change memories)。
背景技术
硫属化物相位变化记忆体(chalcogenide phase-change memories)不易由互补式金氧半导体晶体管电路驱动。习知化合物的硫属化物一般需要较高的电流(或确切地说是较大的电流密度(current densities))才能使相位改变。减少硫属化物或电极的横截面区域(cross-sectional area)可以直接减小对电流的要求。为减小面积已有许多结构被提出，例如藉由制作一个超小的接触窗(ultra small contact)，并将硫属化物放进接触窗。然而这些努力会受到微影制程(lithography)的限制，而且不易将材料放进超小的孔中。
Wolstenholme等人(美国专利号：U.S.Patent No.6111264，授权名为“用于硫属化物记忆体的由一个一次使用的间隙壁所定义的小孔”，“Smallpores defined by a disposable internal spacer for use in chalcogenidememories”)，以及Reinberg(美国专利号：U.S.Patent No.6189582，授权“用于硫属化物记忆体的转换组件的小电极及其制备方法”，“Smallelectrode for a chalcogenide switching device and method forfabricating same，”)描述了以微影制程实施制作个小孔(也称为细孔(pores)或超小孔(ultra small pores))的方法。在缩减小孔尺寸的意义上说是可能的，但是这样的小孔的缩小比例并非没有限制，因为，例如当小孔做得太小时，小孔之上所悬置的介电材料(overhanging dielectricmaterial)可能会封住小孔。因此，小孔尺寸会受到微影制程的限制，因而小孔的尺寸难于按照比例缩小，并且此种超小孔的尺寸均匀性很难控制。不仅如此，如前所提，硫属化物亦不易放入其中。
Harshfield(美国专利号：U.S.Patent No.6031287，授权“接触窗结构以及与其结合的记忆胞”(“Contact structure and memory elementincorporating the same，”)以及Zahorik(美国专利号：U.S.Patent No.6114713，授权“具有一个小主动区域的集成电路记忆胞及其制备方法”(Integrated circuit memory cell having a small active area and methodof forming same，”)描述了电极面积可以减小，但缩小比例受到薄膜厚度的限制。例如，若小孔直径为0.15μm，而薄膜厚度为200时，缩小比例只有约50％。因此，小孔尺寸基本上是受到微影制程的限制，并且不容易按照比例缩小。另外，相位变化的区域可能会与电极分离，因此，开/关比例可能不会如预期中那样大。电极可能会因为电极中电流很强而很脆弱。这样，电极会限制电流。因而，以微影/薄膜技术(photo/thin filmtechniques)定义硫属化物的横截面区域并非没有缺点。
因此，相较于习知技术而言，存在有让互补式金氧半导体晶体管电路容易地驱动相位变化这种需要。还有一个进一步需要，就是一个相位变化记忆体需要有一个减小的横截面区域，这样可直接降低对电流的需要。
由此可见，上述现有的薄膜相位变化记忆体及其制备方法在结构、方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决薄膜相位变化记忆体及其制备方法存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。
有鉴于上述现有的薄膜相位变化记忆体及其制备方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的薄膜相位变化记忆体，能够改进一般现有的薄膜相位变化记忆体及其制备方法，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的薄膜相位变化记忆体及其制备方法存在的缺陷，而提供一种新的薄膜相位变化记忆体，所要解决的技术问题是使其采用一薄膜制程和一等向性蚀刻制程来定义一硫属化物记忆胞的横截面区域。因此，横截面区域不需再受微影制程的限制。将材料放入超小孔中这种方法也会造成损害。不仅如此，硫属化物记忆胞有一个超小的横截面区域，因此硫属化物记忆胞对电流/电源的需求会大大减少，从而更加适于实用。
本发明的另一目的在于，提供一种薄膜相位变化记忆体，所要解决的技术问题是使其提出一新颖的记忆胞(memory cell)和制作一硫属化物相位变化记忆体(即硫属化物记忆胞)的流程，以此种新颖记忆胞和制程，硫属化物记忆胞的横截面区域可做得更小，且其横截面区域由硫属化物薄膜的厚度来限定。等向性蚀刻制程(iso-etch process)是另一个定义硫属化物记忆胞的横截面区域的几个微影/等向性蚀刻制程(photo/iso-etching processes)的步骤。此另外的等向性蚀刻制程可以减少硫属化物记忆体的宽度。这样，横截面区域就可以减小，相应地硫属化物相位变化记忆体对电流/电源的需要也随着减少，从而更加适于实用。
本发明的再一目的在于，提供一种薄膜相位变化记忆体的记忆胞制备方法，所要解决的技术问题是使其硫属化物记忆胞具有超小的横截面区域，因此相对地易于制备，且无需将材料放入小孔中(即超小孔)，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种记忆胞，其包括：一硫属化物随机存取记忆胞；以及一互补式金氧半导体晶体管操作电路用以存取该硫属化物随机存取记忆胞。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的记忆胞，其中所述的硫属化物随机存取记忆胞具有一横截面区域，该横截面区域由一薄膜制程以及一等向性蚀刻制程所定义。
前述的记忆胞，其中所述的硫属化物随机存取记忆胞具有一横截面区域，该横截面区域由一硫属化物沉积薄膜制程以及一等向性蚀刻制程所定义。
前述的记忆胞，其中所述的硫属化物随机存取记忆胞更包括一硫属化物结构，其与一半导体组件串联。
前述的记忆胞，其中所述的半导体组件为一二极管，用以有效地驱使一电流通过该硫属化物结构。
前述的记忆胞，其中所述的半导体组件为一选择晶体管，该选择晶体管的一闸极端点被一电压启动后，进而驱使一电流通过该硫属化物结构。
前述的记忆胞，其中：该选择晶体管的该闸极端点有效地与一记忆体阵列的一字元线耦合；该选择晶体管的一源极端点有效地与该记忆体阵列的一驱动线耦合；以及该选择晶体管的汲极端点有效地与该记忆体阵列的一位元线耦合。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的记忆体阵列，其包括：多数个硫属化物随机存取记忆胞；多数个字元线，每一该些字元线用以存取一数据字元，其包括：该硫属化物随机存取记忆胞的一子集合，并对一互补式金氧半导体晶体管电路反应；以及多数个位元线，每一该些位元线用以有效地存取该些硫属化物随机存取记忆胞中的一硫属化物随机存取记忆胞，以响应一字元线的判定值。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的记忆体阵列，其中所述的该些硫属化物随机存取记忆胞中的每一该些硫属化物随机存取记忆胞具有一横截面区域，该横截面区域由一薄膜制程以及一等向性蚀刻制程所定义。
前述的记忆体阵列，其中所述的该些硫属化物随机存取记忆胞中的每一该些硫属化物随机存取记忆胞具有一横截面区域，该横截面区域由一硫属化物沉积薄膜制程以及一等向性蚀刻制程所定义。
前述的记忆体阵列，其中所述的该些硫属化物随机存取记忆胞中的每一该些硫属化物随机存取记忆胞更包括一硫属化物结构，与一半导体组件串联。
前述的记忆体阵列，其中所述的半导体组件为一二极管，用以有效地驱使一电流通过该硫属化物结构。
前述的记忆体阵列，其中所述的半导体组件为一选择晶体管，该选择晶体管的一闸极端点被一电压启动后，进而驱使一电流通过该硫属化物结构。
前述的记忆体阵列，其中：该选择晶体管的该闸极端点有效地与一记忆体阵列的一字元线耦合；该选择晶体管的一源极端点有效地与该记忆体阵列的一驱动线耦合；以及该选择晶体管的汲极端点有效地与该记忆体阵列的一位元线耦合。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种制作记忆胞的方法，其包括下列步骤：在一基底上沉积一硫属化物结构，以形成一硫属化物随机存取记忆胞；利用一薄膜制程，决定该硫属化物结构的一高度；利用一等向性蚀刻制程，决定该硫属化物结构的一宽度，用以使该硫属化物结构具有一横截面区域，且该横截面区域由该薄膜制程以及该等向性蚀刻制程所定义；以及连接该硫属化物结构到一互补式金氧半导体晶体管电路，以有效地存取该硫属化物随机存取记忆胞。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的制作记忆胞的方法，更包括沉积一半导体组件与该硫属化物随机存取记忆胞串联的步骤。
前述的制作记忆胞的方法，其中所述的沉积一半导体组件的步骤包括一制作一二极管用以有效地驱使一电流通过该硫属化物结构的步骤。
前述的制作记忆胞的方法，其中所述的沉积一半导体组件的步骤包括制作一选择晶体管，当该选择晶体管的一闸极端点被一电压启动后，进而有效地驱使一电流通过该硫属化物结构。
前述的制作记忆胞的方法，其中所述的沉积一半导体组件的步骤，包括下列步骤：制作该选择晶体管的一闸极端点以有效地与一记忆胞阵列的一字元线耦合；制作该选择晶体管的一源极端点以有效地与该记忆体阵列的一驱动线耦合；以及制作该选择晶体管的一汲极端点以有效地与该记忆体阵列的一位元线耦合。
经由上述可知，一种记忆胞，包括一硫属化物随机存取记忆胞以及一互补式金氧半导体晶体管电路。互补式金氧半导体晶体管电路用以存取硫属化物随机存取记忆胞。此硫属化物随机存取记忆胞具有一横截面区域，此横截面区域由一薄膜制程，及一等向性蚀刻制程所定义。可根据需要，使此硫属化物结构实施为与一二极管或一选择晶体管的半导体组件串联。此二极管驱使电流通过硫属化物结构。在选择晶体管的一闸极端点被一电压启动后，选择晶体管进而驱使一电流通过硫属化物结构。选择晶体管具有一闸极端点、一源极端点及一汲极端点。闸极端点可有效地与记忆体阵列的字元线耦合，而源极端点可有效地与记忆体阵列的驱动线耦合，及源极端点可有效地与一记忆体阵列的位元线耦合。
综上所述，本发明特殊结构的薄膜相位变化记忆体，采用一薄膜制程和一等向性蚀刻制程来定义一硫属化物记忆胞的横截面区域。因此，横截面区域不需再受微影制程的限制。将材料放入超小孔中这种方法也会造成损害。不仅如此，硫属化物记忆胞有一个超小的横截面区域，因此硫属化物记忆胞对电流/电源的需求会大大减少。本发明的另提出一新颖的记忆胞(memory cell)和制作一硫属化物相位变化记忆体(即硫属化物记忆胞)的流程。以此种新颖记忆胞和制程，硫属化物记忆胞的横截面区域可做得更小。且其横截面区域由硫属化物薄膜的厚度来限定。等向性蚀刻制程(iso-etch process)是另一个定义硫属化物记忆胞的横截面区域的几个微影/等向性蚀刻制程(photo/iso-etching processes)的步骤。此另外的等向性蚀刻制程可以减少硫属化物记忆体的宽度。这样，横截面区域就可以减小，相应地硫属化物相位变化记忆体对电流/电源的需要也随着减少。本发明的硫属化物记忆胞具有超小的横截面区域，因此相对地易于制备，且无需将材料放入小孔中(即超小孔)。其具有上述诸多的优点及实用价值，并在同类产品及制造方法中未见有类似的结构设计及方法公开发表或使用而确属创新，其不论在产品结构、制造方法或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的薄膜相位变化记忆体及其制备方法具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是为本发明第一实施例中的硫属化物记忆胞的横截面结构的示意图。
图2是为图1中的硫属化物记忆胞的电路示意图。
图3是为一包括四个硫属化物记忆胞的记忆体阵列的电路示意图，其中每一个记忆胞为图2中绘示的硫属化物记忆胞。
图4是本发明第二实施例中的硫属化物记忆胞的横截面结构的示意图。
图5是为包括有四个硫属化物记忆胞的记忆体阵列的俯视示意图，其中的记忆体阵列为图3绘示的记忆体阵列。
图6是为本发明第三实施例中的硫属化物记忆胞的横截面结构的示意图。
图7是为图6中第三实施例的硫属化物记忆胞的电路示意图。
图8是为包括四个硫属化物记忆体胞组成的记忆体阵列的电路示意图，其中每一记忆胞为图7中所示的硫属化物记忆胞。
图9是为根据本发明的第三实施例一种记忆体阵列于一第一金属化步骤(first metalization step)时的布局俯视示意图。
图10是为根据本发明的第三实施例一种记忆体阵列于一第二金属化步骤(second metalization step)时的布局俯视示意图。
图11是为根据本发明的第三实施例一种记忆体阵列于一介层窗开口蚀刻步骤(via etch step)时的布局俯视示意图。
图12是为一个记忆体阵列于实行介层窗开口蚀刻后，所显示的每个硫属化物记忆胞的位置的布局俯视示意图。
图13A及图13B是为本发明第四实施例中的一记忆胞形成流程的示意图。
图14A及14B是为根据图13中的制程，一第五步骤的示意图。
图15A及15B是为根据图13及图14中的制程，一第六步骤的示意图。
图16A及16B为根据图13至图15中的制程，一第七步骤的示意图。
图17A及17B为根据图13至图16中的制程，一第八步骤的示意图。
10、11、12、18、19：二极管       13：P型多晶硅结构
17：N型多晶硅结构                20、30：钨线
25、27、28：字元线               35、37、38：位元线
40、41、43、46、47：硫属化物随机存取记忆胞
42：硫属化物结构(硫属化物层)     44、45：二氧化硅层
48、49：氮化钛间隙壁结构         50：钨插塞
110：二极管                      130：钨线
142：硫属化物结构(硫属化物层)
150：P型硅                       210：钨插塞
220：选择晶体管                  222：汲极端点
224：源极端点                  225：字元线
226：闸极端点                  230：铝线
235：位元线                    240：硫属化物随机存取记忆胞
242：硫属化物结构(硫属化物层)
244、245：二氧化硅层           248、249：氮化钛间隙壁结构
250：钨插塞                    265：驱动线
270：介层窗开口                310：钨插塞结构
342：硫属化物结构(硫属化物层)
344、345：二氧化硅层           347：氮化钛间隙壁结构(氮化钛层)
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的薄膜相位变化记忆体其具体实施方式、结构、制造方法、步骤、特征及其功效，详细说明如后。
图示中所使用的标号和描述中所用标号相同或类似，以指出相同或类似的组件。并请留意，本附图经简化，其并未依精确比例绘示。参照此处所揭露，附图中使用的方向词，诸如：顶、底、左、右、上、下、之上、上面、下面、在下面、前、后等，仅为方便明了的目的，这些方向词不应以任何方式解释而用以限制本发明范围。
尽管此处揭露所指为某些描述的实施例，应理解为这些实施例是作为实例提出，而非作为限制。尽管讨论的是举例性实施例，下述详尽描述的目的在于要理解为包括所有本发明的附加声明范围中所定义的本发明的精神及范围之内的修改、变体及等同物。应理解并意识到，此处所描述的制程及结构，并不包括生产薄膜相位变化记忆体的完整制程。本发明可能在实施中结合各种硫属化物记忆体生产技术，这些制程传统上用于该技术领域中，此处包括诸多常用制程步骤，其只为对本发明提供必要理解之需。本发明在薄膜相位改变记忆体领域中一般具有可应用性，但为描绘清楚的目的，下述描述适合于硫属化物记忆体。
跟据本发明一实施例，更参照图示，图1是为本发明第一实施例中的硫属化物记忆胞的横截面结构的示意图。此硫属化物记忆胞包括一二极管10，其与一硫属化物随机存取记忆胞(CRAM)40串联。此二极管10包括一在钨线(tungsten line)20上实施的P型多晶硅结构(p-type polysiliconstructure)13以及一个N型多晶硅结构(N-type polysilicon structure)17。硫属化物随机存取记忆胞40包括一底层二氧化硅层45、一上层二氧化硅层44、一对氮化钛间隙壁结构(titanium nitride spacer structure)48、49，以及一硫属化物层42。硫属化物随机存取记忆胞40透过一钨插塞(tungsten plug)50与一铝或钨线30相连，并透过二极管10与钨线20相连。
跟据所描绘的本发明实施例，向硫属化物记忆胞写入需要一电流。如图1所示，铝或钨线30通过一钨插塞50而与硫属化物结构42(硫属化物层)相连接。向硫属化物记忆胞写入是通过向硫属化物结构42中加入一电流，此电流路径介于氮化钛间隙壁(titanium nitride spacer)48、49之间。根据本发明的一方面，因为硫属化物结构42有相当小的横截面区域，所以此电流很小。
硫属化物记忆胞具有一由硫属化物沉积薄膜制程(chalcogenidedeposition thin film process)所定义的一横截面区域。换言之，硫属化物结构42具有一高度，此高度由沉积并蚀刻之后的硫属化物层的厚度而决定。等向性蚀刻制程亦决定硫属化物记忆胞的横截面区域。若经等向性蚀刻的硫属化物记忆胞的宽度为500，且硫属化物层的厚度为200，则其横截面区域将小于0.001μm2。这就是一0.036μm的接触窗的横截面区域。
硫属化物结构传统上是通过将少量的硫属化物放入例如在一二氧化硅层中的细孔或小孔中而实施的。传统上，这些小孔并不精确，因为通过一刻线罩幕(reticle mask)蚀刻，其方向可能并不十分精确，而导致这些小孔会有一些不完全平行的侧壁(sidewalls)。保持蚀刻(不管蚀刻是通过化学分解(chemical dissolution)还是通过离子轰击(ion bombardment)来完成的)，直至小孔完全不可避免地透过二氧化硅层，而使得在蚀刻时使小孔继续扩大，并且强制硫属化物进入小孔也会不可避免地扩大小孔。传统上这些问题在二氧化硅层很厚时就变得更加严重，因为当以微影制程来定义制作通过硫属化物结构的电流路径长度时，较厚的二氧化硅层又是必需的。
图1描绘了本发明第一实施例的硫属化物记忆胞是如何解决这些问题的，其中硫属化物结构42是以水平式(horizontally)而制作的，其并非垂直式(vertically)而制作的。硫属化物结构42有一完全可控制的任意长度，而不需诸如二氧化硅的厚层。此硫属化物结构42不需要逐渐钻穿(tapering down through)二氧化硅层以形成一小孔，而是硫属化物结构42有一个横截面区域，它在整个硫属化物结构42的长度上可以相对一致。
这种硫属化物沉积的薄膜制程可产生一薄的水平硫属化物层，它不仅比透过微影制程于二氧化硅中所能获得的垂直小孔薄，而且也相当均匀。等向性蚀刻制程可生成一个相当窄的水平硫属化物结构42，它比透过微影制程在二氧化硅层中所制作的垂直小孔更窄。根据本发明，硫属化物沉积薄膜制程以及等向性蚀刻制程基本上无需再生成一透过二氧化硅厚层的宽度不均匀的孔，然后强制一个宽度不均匀的硫属化物结构进入此小孔的作法。
事实上，此硫属化物结构42的横截面区域可非常小，以使得使用一标准互补式金氧半导体晶体管电路时，电流密度足够用以改变硫属化物的相位。像计算机架构中常用的典型的互补式金氧半导体晶体管电路通常无法生成大到足以改变硫属化物结构相位的电流密度。然而，根据本发明所描述的实施例，由于图1中硫属化物结构42具有如此小的横截面区域，典型互补式金氧半导体晶体管电路所生成的较小电流量就足以向硫属化物记忆胞中写入。
如本实施例所述，图1中硫属化物记忆胞的硫属化物结构42为水平式加以实施，基本上其平行于基底，因而大大不同于可能通过一个在二氧化硅层中的小孔垂直实施的硫属化物结构。由于硫属化物层被一薄膜所覆盖，且薄膜可极小，因而通过刻线罩幕进行蚀刻时，其方向不需非常精确。
图2是为图1中的硫属化物记忆胞的电路示意图，其中硫属化物记忆胞显示为硫属化物随机存取记忆胞40，而二极管10显示为传统二极管符号。图1中钨线20在图2中显示为字元线(word line)25，而图1中铝或钨线30在图2中显示为位元线(bit line)35。二极管10连接字元线25和硫属化物随机存取记忆胞40，并且硫属化物随机存取记忆胞40连接于位元线35。
图2中硫属化物随机存取记忆胞40具有一电阻(或者从另一方面说是一电导)，此电阻依赖于硫属化物随机存取记忆胞40内的硫属化物的相位。当硫属化物随机存取记忆胞40的硫属化物处于晶体状态时，硫属化物随机存取记忆胞40具有一小电阻(大电导)。而当硫属化物随机存取记忆胞40的硫属化物处于非晶体状态时，硫属化物随机存取记忆胞40具有一大电阻(小电导)。
图2强调一低电流互补式金氧半导体晶体管组件与一硫属化物记忆胞的整合，通常认为需要相对较大电流来完成写入。图2中所示一二极管10为以互补式金氧半导体晶体管技术(因此以较低电流操作)实施并与硫属化物记忆胞(有一硫属化物结构42用以储存数据)串联。由于硫属化物记忆胞根据本发明第一实施例所实施，其具有如此小的横截面区域，因此仅需要小的电流/电源，所以可使用典型互补式金氧半导体晶体管电路，例如二极管10中具有的低电流写入。
在所描述的实施例中，硫属化物记忆胞包括一硫属化物随机存取记忆胞以及一可有效地存取此硫属化物随机存取记忆胞的互补式金氧半导体晶体管电路。硫属化物随机存取记忆胞有横截面区域，此横截面区域取决于薄膜制程及等向性蚀刻制程，特别是取决于硫属化物沉积薄膜制程及等向性蚀刻制程。硫属化物结构与一半导体组件串联，此半导体组件在本实施例中图2所示中例如为一个二极管10，用以驱动电流通过此硫属化物结构。
图3是为一包括四个硫属化物记忆胞的记忆体阵列的电路示意图，其中每一个记忆胞为图2中绘示的硫属化物记忆胞。字元线27及字元线28分别提供启动信号(enabling signals)到一第一记忆体位置(例如一个字节0)以及一第二记忆体位置(例如一个字节1)。字元线27为主动状态(active)或者字元线28为主动状态(active)。主动状态的字元线提供一强电流(写入用)或一弱电流(读取用)，这些电流流过与之相连的二极管。例如，若字元线27为主动状态，则一电流流过一二极管11，并流过硫属化物随机存取记忆胞41到达位元线37，且一电流流过一二极管12，并流过硫属化物随机存取记忆胞43到达位元线38。
在写入方面，若字元线27有一高电压，且位元线37有一低电压，这样字元线27电压和位元线37电压之差超过一预定电压(a predeterminedpotential)，则硫属化物随机存取记忆胞41被写入。
在读取方面，若字元线27有一高电压，位元线37有一低电压，这样字元线27电压和位元线37电压之差超过0.4伏且小于1.5伏，则硫属化物随机存取记忆胞41被读取而不被写入。字元线27电压和位元线37电压之间的电压降落(voltage drop)驱使电流通过二极管11和硫属化物随机存取记忆胞41。由于通过二极管11的电压降落是固定的，通过硫属化物随机存取记忆胞41的剩余电压降落驱使电流通过二极管11及硫属化物随机存取记忆胞41。此电流由一与位元线37相连的电流依赖电路(current-dependent circuit)(未绘出)而读取。
另一方面，在读取时，一电流源/汲极可引入一预定电流用以读取硫属化物随机存取记忆胞。若位元线有一电流源/汲极引入一预定电流而通过此位元线，此预定电流只被引入一“启动”的二极管，也就是一二极管被连接到有足够高电压的一字元线。通过此二极管的预定电流进而提供一固定的电压降落(一般通过二极管为0.6至0.7伏)。连接到启动的二极管的硫属化物随机存取记忆胞正极上的电压，因此比字元在线的高电压低了0.6至0.7伏。
由于典型地只有一个字元线有一个高电压(即超过一足以启动一个二极管的预定电压)，所有预定电流都流过连接到启动的二极管和启动的字元线的硫属化物随机存取记忆胞。通过位元线的预定电流以及在一个启动的硫属化物随机存取记忆胞正极上的电压都是已知的，因此位元在线的电压可用来读取硫属化物随机存取记忆胞的电阻。
一些其它类型可用在复杂记忆系统上的记忆体，当其它位正被读取时，一字元线可允许一些位也被写入。例如，在一探测器启动的高速缓冲存储器(a snoop-enabled cache)中，一“共享”位(shared bit)可能被设定当一过程随时读取而另一过程已写入的数据。此共享位指出写入器(writer)不再单独控制记忆体位置。若一多任务处理器系统中的一处理器使用一记忆位置与另一处理器交换数据，一旦目的处理器(destinationprocessor)已读过该数据，则一“含有效数据”位(”contains valid data”bit)可被清除，以使该记忆位置供后续的写入。在一多绪应用及/或非序列式处理器(multithreaded and/or non-sequential processor)中，一记忆位置的“含有效数据”位可在其数据已被读取后清除使此记忆位置能够提供后绪的覆写。
根据图2的硫属化物记忆胞，也可加入对应硫属化物随机存取记忆胞的额外字元线，以扩充提供给记忆体阵列的记忆位置的数量。根据图2的硫属化物记忆胞，也可加入对应硫属化物随机存取记忆胞的额外的位元线，以扩充在每个提供给记忆体阵列的记忆位置中每字节的位的数量。
流过任何特定硫属化物随机存取记忆胞的电流，由一与对应位元线连接的电流依赖电路(current-dependent circuit)(未绘出)读取。例如，一反转偏压或稳压二极管(reversed-biased or Zener diode)可用作此电流依赖电路。
图3中再次强调了低电流互补式金氧半导体晶体管组件与硫属化物记忆胞的集成。硫属化物记忆胞通常认为需要较大电流来写入，但是如图3所示，硫属化物记忆胞可集成到一包括互补式金氧半导体晶体管电路(如二极管)的记忆体阵列中。根据本发明的第一实施例，该硫属化物记忆胞有如此小的横截面区域，以至其写入所需电流/电源从典型互补式金氧半导体晶体管电路(如二极管)中已有的低电流即可获得。
图3中记忆体阵列包括多个硫属化物随机存取记忆胞，多个字元线及多个位元线。每个硫属化物随机存取记忆胞有一横截面区域，其由一薄膜制程(例如硫属化物沉积薄膜制程)以及等向性蚀刻制程所定义。多个字元线中的每一个字元线可有效宣称一个数据字元(“word”)。例如，该数据字元可以是8位、16位或32位，数据字元可视为硫属化物随机存取记忆胞的一子集合。该子集合的每个硫属化物随机存取记忆胞可看作数据字元的一独立位(distinct bit)，该子集合中的每个硫属化物随机存取记忆胞与字元线耦合。
此字元线声明对一互补式金氧半导体晶体管电路反应，该互补式金氧半导体晶体管电路例如包括一记忆体控制器(memory controller)，一直接记忆体存取器(direct memory aceess，DMA)，一高速缓冲存储器控制器(cache controller)，或另一逻辑电路。根据本发明，字元线通过一串联的半导体组件与硫属化物随机存取记忆胞耦合。例如，此半导体组件为一有效驱使电流通过该硫属化物结构的二极管。若需要，该半导体组件可包括一选择晶体管(selecting transistor)，当选择晶体管的一闸极端点(gate terminal)被一电压启动后，进而驱使电流通过硫属化物结构。选择晶体管的闸极端点有效地与一记忆体阵列的一字元线耦合，选择晶体管的一源极端点有效地与记忆体阵列的一驱动线(drive line)耦合，而选择晶体管的汲极端点有效地与记忆体阵列的一位元线耦合。
图3中记忆体阵列也包括多个位元线，其中每个位元线有效地连接一组硫属化物随机存取记忆胞。每个有效连接到一位元线的硫属化物随机存取记忆胞属于一个单独数据字元(a distinct data word)。例如，位元线37可连接到字元为0的位0、字元1的位0，以及字元2的位0等。当一字元线声明一个字元，每个位元线都存取该选定字元的一个位。
图4是本发明第二实施例中的硫属化物记忆胞的横截面结构的示意图。图4中硫属化物记忆胞不同于图1中的硫属化物记忆胞。例如，图1中钨插塞50(tungsten plug 50)已被P型硅(或P掺杂多晶硅(p-dopedpolysilicon))150所代替。以P型硅150所代替钨插塞50可允许钨线130于底层(substrate layer)连接硫属化物结构142，而不是与金属层(metalization layer)连接，如此可使装置更小、更简单。图4中硫属化物记忆胞仅需要一极低电流/电源，低到足以使典型互补式金氧半导体晶体管电路如二极管110中所具有的低电流即可写入。
如同写入图1的硫属化物记忆胞所需电流一样，图4的硫属化物记忆胞写入所需电流很小，因为硫属化物结构具有一小横截面区域。图4的硫属化物记忆胞和图1的硫属化物记忆胞一样，具有一由硫属化物沉积薄膜制程所定义的横截面区域。换言之，硫属化物结构142的高度取决于先沉积后蚀刻的硫属化物的厚度。等向性蚀刻制程亦决定着硫属化物记忆胞的横截面区域。若等向性蚀刻的硫属化物记忆体单元宽度为500，并且硫属化物层厚度为200，则横截面区域小于0.001平方μm，这就是一个0.036μm接触窗的横截面区域。
如图1的硫属化物结构42一样，图4的硫属化物结构142为水平式而制作的，其并非垂直式而制作的。硫属化物结构142有一可完全控制的任意长度，而不需要二氧化硅厚层。此硫属化物结构有一在整个硫属化物结构长度上都一致的横截面区域，而不需要逐渐钻穿(tapering downthrough)二氧化硅层以形成一小孔。硫属化物沉积薄膜制程以及等向性蚀刻制程基本上不再需要生成一穿过一二氧化硅厚层的宽度均匀的孔，然后强制一宽度均匀的硫属化物结构进该孔中。
如图1的硫属化物结构42横截面区域一样，图4的硫属化物结构142的横截面区域非常小，用标准互补式金氧半导体晶体管电路中可获得的小电流密度就足以使之产生相位变化。用于计算机架构的典型互补式金氧半导体晶体管电路，一般不产生足以改变一般横截面区域较大的硫属化物结构的相位的电流密度。然而根据本发明第一实施例，由于图4的硫属化物结构142有非常小的横截面区域，典型互补式金氧半导体晶体管电路所产生的小电流实际上足以向图1的硫属化物记忆胞写入。
如图1的硫属化物结构42一样，图4的硫属化物结构142为水平加以实施，基本上与基底平行，因而大大不同于可能垂直实施通过一二氧化硅层的小孔的硫属化物结构。由于由一薄膜沉积所覆的硫属化物层极小，通过一刻线罩幕蚀刻其方向不必十分精确。
图5是为包括有四个硫属化物记忆胞的记忆体阵列的俯视示意图，其中的记忆体阵列为图3绘示的记忆体阵列。图6是为本发明第三实施例中的硫属化物记忆胞240的横截面结构的示意图。本发明的第三实施例不同于本发明的第一实施例，例如，二极管10被一第二钨插塞210以及一选择晶体管220(如一个由闸极端点(gate terminal)，一源极端点(sourceterminal)以及一汲极端点(drain terminal))所代替，并与硫属化物记忆胞串联。
如同在第一实施例中一样，硫属化物记忆胞240包括一硫属化物结构242，一底层二氧化硅层245、一上层二氧化硅层244、一对氮化钛间隙壁结构248、249，以及一个硫属化物层242。硫属化物记忆胞240通过一钨插塞250与一铝线230相连。然而，在图6所绘的实施例中，硫属化物记忆胞240通过第二钨插塞210与选择晶体管220的汲极端点222连接，并通过选择晶体管220连接任何可能与选择晶体管220的源极端点224相连的更多导体。
换言之，类似于图1至图5中所描绘各实施例，硫属化物记忆胞包括一硫属化物随机存取记忆胞240以及一有效存取硫属化物随机存取记忆胞240的互补式金氧半导体晶体管电路。此硫属化物随机存取记忆胞240有一取决于薄膜制程以及等向性蚀刻制程的横截面区域。确切地说，该横截面区域取决于一硫属化物沉积薄膜制程以及等向性蚀刻制程。此硫属化物结构242与一半导体组件串联，且半导体组件于图6的实施例中为一选择晶体管220，它被其闸极端点226的一电压启动后，可有效地驱使电流通过硫属化物结构242。选择晶体管220的闸极端点226有效地与记忆体阵列的一字元线耦合，而选择晶体管220的源极端点224有效地与记忆体阵列的驱动线耦合，且选择晶体管220的汲极端点222有效地与记忆体阵列的一位元线耦合。
图7是为图6中第三实施例的硫属化物记忆胞的电路示意图。选择晶体管220用来选择通过硫属化物记忆胞240的电流。由互补式金氧半导体晶体管电路(未绘出)控制的字元线225毋需载有足以向硫属化物记忆胞240写入的大电流，字元线225只需载有开启选择晶体管220的几可忽视的电流。
如图7所示，用以向硫属化物记忆胞240写入的电流来自驱动线265，而非如前述本发明实施例的来自字元线。例如，驱动线265自电流缓冲器(current buffer)(未绘出)获得电流，此电流缓冲器可产生相当大的电流。当字元线225有一足以启动选择晶体管220的电压时，驱动线265提供一电流流过选择晶体管220至硫属化物记忆胞240。因此，向硫属化物随机存取记忆胞240写入时，选择晶体管220是有用的，因为它可将一电流送入硫属化物随机存取记忆胞240，该电流可能比任何字元线自己所能产生的电流大得多。
因此，选择晶体管220在向硫属化物记忆胞240写入时是有用的。然而，选择晶体管220在从硫属化物记忆胞240读取时也是有用的。由于硫属化物随机存取记忆胞240上的电压降取决于通过硫属化物随机存取记忆胞240的电流，该电流允许驱动线265提供一个相当大的电流以确保位元线235可解析(resolving)任何可能实施为硫属化物随机存取记忆胞240上电阻的变化的数据。
另一方面，在读取时，一电流源/汲极可引出入一预定电流用以读取硫属化物记忆胞240。由于图6所绘的实施例允许通过硫属化物随机存取记忆胞240的电流无害地通过选择晶体管220以及驱动线265，而不是通过字元线225的互补式金氧半导体晶体管电路，因此可用更大的电流而不会对字元线225的互补式金氧半导体晶体管电路产生危害。更大电流在硫属化物随机存取记忆胞240上为同样的数据依赖的电阻变化(data-dependentchanges in resistance)产生一个较大的电压降，以确保可解析数据依赖的电阻变化。
图8是为包括四个硫属化物记忆体胞组成的记忆体阵列的电路示意图，其中每一记忆胞为图7中所示的硫属化物记忆胞240。图9是为根据本发明的第三实施例一种记忆体阵列于一第一金属化步骤(first metalizationstep)时的布局俯视示意图。图10是为根据本发明的第三实施例一种记忆体阵列于一第二金属化步骤(second metalization step)时的布局俯视示意图。图11是为根据本发明的第三实施例一种记忆体阵列于一介层窗开口蚀刻步骤(via etch step)时的布局俯视示意图。介层窗开口270允许外部对于位元线235的存取。图12是为一个记忆体阵列于实行介层窗开口蚀刻后，所显示的每个硫属化物记忆胞的位置的布局俯视示意图。
图13A是为本发明的第四实施例中的一记忆胞形成流程的俯视示意图，图13B为图13A的剖面图。在第一步骤中，于一二氧化硅基底实施一钨插塞结构310，此钨插塞结构可以为其它结构，例如是P型多晶硅(p-poly)结构或二极管。第二步骤，在第一步骤的结果上实施二氧化硅层345/硫属化物层342/二氧化硅层345的三明治结构。该二氧化硅层可用化学气相沉积(chemical vapor deposition，CVD)方法制作，而硫属化物层可用溅镀法(sputtering)制作。第三步骤，此三明治结构根据微影制程(photolithography)技术以制成图案(pattern)。二氧化硅层被蚀刻而图案化。此图案不需太深，因为较佳实施例只需要很浅的沟渠。第四步骤，对硫属化物层进行等向性蚀刻，充分除去所有硫属化物，只在记忆胞单元格(memory unit cell)中心留有硫属化物。图13A显示一个记忆体阵列的俯视图，而图13B显示为记忆体阵列中一个单独硫属化物记忆胞的剖面图。
图14A及14B是为根据图13A与图13B中的制程，一第五步骤的俯视及剖面示意图。如图14A和图14B所示，整个记忆体阵列都覆盖一额外二氧化硅层344。图15A和15B为根据图13A和图13B、图14A和图14B所示制程的第六步骤的俯视及剖面示意图，其中图15A和15B继续描述起初由图13A和图13B、图14A和图14B所描述的制程。如图15A和图15B所示，在整个记忆体阵列中的每个硫属化物记忆胞皆被图案化。图案化可透过微影蚀刻制程(photolithographic etching)，例如使用任何对钨(或者跟据图13A和图13B所示第一步所用的任何其它材料)没有选择性的蚀刻来完成。
图16A和图16B为根据图13A至图15B所示制程的第七步骤的俯视以及剖面示意图，其中图16A和图16B继续描述起初由图13A至图15B所描述的制程。如图16A和图16B所示，记忆体阵列上镀有一氮化钛层347，经蚀刻而形成一介于钨(或如图13A和图13B所示第一步骤中所用任何其它材料)以及硫属化物之间的接触窗。图17A和图17B为根据图13A至图16B所示制程的第八步骤的俯视以及剖面示意图，其中图17A和图17B继续描述起初由图13A至图16B所描述的制程。如图17A和图17B所示，氮化钛层347和厚氧化硅层344经进一步蚀刻，从而隔离记忆体阵列上的每个硫属化物随机存取记忆胞。因此，图13A至图17B提出一制备硫属化物记忆体阵列的方法，该硫属化物记忆体阵列可实现本发明的各种优点。
根据以上所述，熟悉本技术者可知，本发明的方法可促进集成电路中只读存储器(ROM)，尤其是展示双位记忆胞结构(dual bit cell structures)的只读存储器的形成。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (19)

1、一种记忆胞，其特征在于其包括：
一硫属化物随机存取记忆胞；以及
一互补式金氧半导体晶体管操作电路，用以存取该硫属化物随机存取记忆胞。
2、根据权利要求1所述的记忆胞，其特征在于其中所述的硫属化物随机存取记忆胞具有一横截面区域，该横截面区域由一薄膜制程以及一等向性蚀刻制程所定义。
3、根据权利要求2所述的记忆胞，其特征在于其中所述的硫属化物随机存取记忆胞具有一横截面区域，该横截面区域由一硫属化物沉积薄膜制程以及一等向性蚀刻制程所定义。
4、根据权利要求1所述的记忆胞，其特征在于其中所述的硫属化物随机存取记忆胞更包括一硫属化物结构，其与一半导体组件串联。
5、根据权利要求4所述的记忆胞，其特征在于其中所述的半导体组件为一二极管，用以有效地驱使一电流通过该硫属化物结构。
6、根据权利要求4所述的记忆胞，其特征在于其中所述的半导体组件为一选择晶体管，该选择晶体管的一闸极端点被一电压启动后，进而驱使一电流通过该硫属化物结构。
7、根据权利要求6所述的记忆胞，其特征在于其中：
该选择晶体管的该闸极端点有效地与一记忆体阵列的一字元线耦合；
该选择晶体管的一源极端点有效地与该记忆体阵列的一驱动线耦合；以及
该选择晶体管的汲极端点有效地与该记忆体阵列的一位元线耦合。
8、一种记忆体阵列，其特征在于其包括：
多数个硫属化物随机存取记忆胞；
多数个字元线，每一该些字元线用以存取一数据字元，其包括：
该硫属化物随机存取记忆胞的一子集合，并对一互补式金氧半导体晶体管电路反应；以及
多数个位元线，每一该些位元线用以有效地存取该些硫属化物随机存取记忆胞中的一硫属化物随机存取记忆胞，以响应一字元线的判定值。
9、根据权利要求8所述的记忆体阵列，其特征在于其中所述的该些硫属化物随机存取记忆胞中的每一该些硫属化物随机存取记忆胞具有一横截面区域，该横截面区域由一薄膜制程以及一等向性蚀刻制程所定义。
10、根据权利要求9所述的记忆体阵列，其特征在于其中所述的该些硫属化物随机存取记忆胞中的每一该些硫属化物随机存取记忆胞具有一横截面区域，该横截面区域由一硫属化物沉积薄膜制程以及一等向性蚀刻制程所定义。
11、根据权利要求8所述的记忆体阵列，其特征在于其中所述的该些硫属化物随机存取记忆胞中的每一该些硫属化物随机存取记忆胞更包括一硫属化物结构，与一半导体组件串联。
12、根据权利要求11所述的记忆体阵列，其特征在于其中所述的半导体组件为一二极管，用以有效地驱使一电流通过该硫属化物结构。
13、根据权利要求11所述的记忆体阵列，其特征在于其中所述的半导体组件为一选择晶体管，该选择晶体管的一闸极端点被一电压启动后，进而驱使一电流通过该硫属化物结构。
14、根据权利要求13所述的记忆体阵列，其特征在于其中：
该选择晶体管的该闸极端点有效地与一记忆体阵列的一字元线耦合；
该选择晶体管的一源极端点有效地与该记忆体阵列的一驱动线耦合；以及
该选择晶体管的汲极端点有效地与该记忆体阵列的一位元线耦合。
15、一种制作记忆胞的方法，其特征在于其包括下列步骤：
在一基底上沉积一硫属化物结构，以形成一硫属化物随机存取记忆胞；
利用一薄膜制程，决定该硫属化物结构的一高度；
利用一等向性蚀刻制程，决定该硫属化物结构的一宽度，用以使该硫属化物结构具有一横截面区域，且该横截面区域由该薄膜制程以及该等向性蚀刻制程所定义；以及
连接该硫属化物结构到一互补式金氧半导体晶体管电路，以有效地存取该硫属化物随机存取记忆胞。
16、根据权利要求15所述的制作记忆胞的方法，其特征在于更包括沉积一半导体组件与该硫属化物随机存取记忆胞串联的步骤。
17、根据权利要求16所述的制作记忆胞的方法，其特征在于其中所述的沉积一半导体组件的步骤包括一制作一二极管用以有效地驱使一电流通过该硫属化物结构的步骤。
18、根据权利要求16所述的制作记忆胞的方法，其特征在于其中所述的沉积一半导体组件的步骤包括制作一选择晶体管，当该选择晶体管的一闸极端点被一电压启动后，进而有效地驱使一电流通过该硫属化物结构。
19、根据权利要求16所述的制作记忆胞的方法，其特征在于其中所述的沉积一半导体组件的步骤，包括下列步骤：
制作该选择晶体管的一闸极端点以有效地与一记忆胞阵列的一字元线耦合；
制作该选择晶体管的一源极端点以有效地与该记忆体阵列的一驱动线耦合；以及
制作该选择晶体管的一汲极端点以有效地与该记忆体阵列的一位元线耦合。
CNB2005100059097A 2004-01-26 2005-01-26 存储单元、存储体阵列与制作存储单元的方法 Expired - Fee Related CN100438116C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/764,750 US7138687B2 (en) 2004-01-26 2004-01-26 Thin film phase-change memory
US10/764,750 2004-01-26

Publications (2)

Publication Number Publication Date
CN1722488A true CN1722488A (zh) 2006-01-18
CN100438116C CN100438116C (zh) 2008-11-26

Family

ID=34795335

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100059097A Expired - Fee Related CN100438116C (zh) 2004-01-26 2005-01-26 存储单元、存储体阵列与制作存储单元的方法

Country Status (4)

Country Link
US (3) US7138687B2 (zh)
JP (1) JP4590276B2 (zh)
CN (1) CN100438116C (zh)
TW (1) TWI295104B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8368044B2 (en) 2007-04-20 2013-02-05 Nxp B.V. Electronic device comprising a convertible structure
CN103187523A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
CN109859787A (zh) * 2016-02-26 2019-06-07 江苏时代全芯存储科技有限公司 记忆体电路

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007046144A1 (ja) * 2005-10-19 2007-04-26 Fujitsu Limited 抵抗記憶素子及びその製造方法、並びに不揮発性半導体記憶装置
KR100684889B1 (ko) * 2005-11-17 2007-02-20 삼성전자주식회사 고집적 반도체 장치 및 그 제조 방법
KR100745761B1 (ko) 2006-02-07 2007-08-02 삼성전자주식회사 다이오드겸용 저항소자를 구비하는 상변화 램과 그 제조 및동작 방법
KR100791477B1 (ko) * 2006-08-08 2008-01-03 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
US7655497B1 (en) 2006-08-25 2010-02-02 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Growth method for chalcongenide phase-change nanostructures
WO2008035432A1 (fr) * 2006-09-22 2008-03-27 Fujitsu Limited Dispositif de stockage à semi-conducteur, procédé pour fabriquer un dispositif de stockage à semi-conducteur, procédé d'écriture de dispositif de stockage à semi-conducteur et procédé de lecture de dispositif de stockage à semi-conducteur
US20080272354A1 (en) * 2007-05-04 2008-11-06 Thomas Nirschl Phase change diode memory
US7772580B2 (en) * 2007-08-10 2010-08-10 Qimonda Ag Integrated circuit having a cell with a resistivity changing layer
US7678606B2 (en) 2007-09-04 2010-03-16 Industrial Technology Research Institute Phase change memory device and fabrication method thereof
US8178906B2 (en) * 2008-01-11 2012-05-15 Electro Scientific Industries, Inc. Laser chalcogenide phase change device
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US8426838B2 (en) * 2008-01-25 2013-04-23 Higgs Opl. Capital Llc Phase-change memory
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US8604457B2 (en) * 2008-11-12 2013-12-10 Higgs Opl. Capital Llc Phase-change memory element
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
TWI549229B (zh) * 2014-01-24 2016-09-11 旺宏電子股份有限公司 應用於系統單晶片之記憶體裝置內的多相變化材料
KR102638295B1 (ko) * 2016-08-30 2024-02-20 에스케이하이닉스 주식회사 저항 변화 메모리 장치
FR3115931A1 (fr) * 2020-10-29 2022-05-06 Stmicroelectronics (Rousset) Sas Mémoire à changement de phase

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61229378A (ja) * 1985-04-04 1986-10-13 Seiko Epson Corp アモルフアス半導体装置
JP2879749B2 (ja) * 1990-06-13 1999-04-05 カシオ計算機株式会社 相転移型メモリ素子およびその製造方法
US5814527A (en) 1996-07-22 1998-09-29 Micron Technology, Inc. Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US5952671A (en) 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6031287A (en) 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US6969866B1 (en) * 1997-10-01 2005-11-29 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US6339544B1 (en) * 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US6466498B2 (en) * 2001-01-10 2002-10-15 Hewlett-Packard Company Discontinuity-based memory cell sensing
US7102150B2 (en) * 2001-05-11 2006-09-05 Harshfield Steven T PCRAM memory cell and method of making same
JP4911845B2 (ja) * 2001-09-20 2012-04-04 株式会社リコー 相変化型不揮発性メモリ素子、該相変化型不揮発性メモリ素子を用いたメモリアレーおよび該相変化型不揮発性メモリ素子の情報記録方法
EP1318552A1 (en) * 2001-12-05 2003-06-11 STMicroelectronics S.r.l. Small area contact region, high efficiency phase change memory cell and fabrication method thereof
US6873538B2 (en) * 2001-12-20 2005-03-29 Micron Technology, Inc. Programmable conductor random access memory and a method for writing thereto
US6579760B1 (en) * 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
JP3999549B2 (ja) * 2002-04-01 2007-10-31 株式会社リコー 相変化材料素子および半導体メモリ
US6850432B2 (en) * 2002-08-20 2005-02-01 Macronix International Co., Ltd. Laser programmable electrically readable phase-change memory method and device
US6778420B2 (en) * 2002-09-25 2004-08-17 Ovonyx, Inc. Method of operating programmable resistant element
US6867425B2 (en) * 2002-12-13 2005-03-15 Intel Corporation Lateral phase change memory and method therefor
US7337160B2 (en) * 2002-12-31 2008-02-26 Bae Systems Information And Electronic Systems Integration Inc. Use of radiation-hardened chalcogenide technology for spaceborne reconfigurable digital processing systems
US7050327B2 (en) * 2003-04-10 2006-05-23 Micron Technology, Inc. Differential negative resistance memory
US7180767B2 (en) * 2003-06-18 2007-02-20 Macronix International Co., Ltd. Multi-level memory device and methods for programming and reading the same
US6838692B1 (en) * 2003-06-23 2005-01-04 Macronix International Co., Ltd. Chalcogenide memory device with multiple bits per cell
US7161167B2 (en) * 2003-08-04 2007-01-09 Intel Corporation Lateral phase change memory
US6903361B2 (en) * 2003-09-17 2005-06-07 Micron Technology, Inc. Non-volatile memory structure
DE20321085U1 (de) * 2003-10-23 2005-12-29 Commissariat à l'Energie Atomique Phasenwechselspeicher, Phasenwechselspeicheranordnung, Phasenwechselspeicherzelle, 2D-Phasenwechselspeicherzellen-Array, 3D-Phasenwechselspeicherzellen-Array und Elektronikbaustein
KR100533958B1 (ko) * 2004-01-05 2005-12-06 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
US6972429B1 (en) * 2004-12-16 2005-12-06 Macronix International Co, Ltd. Chalcogenide random access memory and method of fabricating the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8368044B2 (en) 2007-04-20 2013-02-05 Nxp B.V. Electronic device comprising a convertible structure
CN103187523A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
US8912039B2 (en) 2011-12-31 2014-12-16 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor device and manufacturing method thereof
CN103187523B (zh) * 2011-12-31 2015-04-08 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
CN109859787A (zh) * 2016-02-26 2019-06-07 江苏时代全芯存储科技有限公司 记忆体电路
CN109859787B (zh) * 2016-02-26 2023-04-25 北京时代全芯存储技术股份有限公司 记忆体电路

Also Published As

Publication number Publication date
JP4590276B2 (ja) 2010-12-01
JP2005217408A (ja) 2005-08-11
US20050161747A1 (en) 2005-07-28
TW200603385A (en) 2006-01-16
CN100438116C (zh) 2008-11-26
US7247511B2 (en) 2007-07-24
US7561463B2 (en) 2009-07-14
TWI295104B (en) 2008-03-21
US7138687B2 (en) 2006-11-21
US20060258079A1 (en) 2006-11-16
US20070258279A1 (en) 2007-11-08

Similar Documents

Publication Publication Date Title
CN1722488A (zh) 薄膜相位变化记忆体
CN1213437C (zh) 垂直叠式现场可编程非易失存储器和制造方法
CN1819297A (zh) 侧壁有源接脚存储器及其制造方法
CN1784642A (zh) 硫族化物恒流器件及其制造方法与动作
CN1082249C (zh) 存储器及其制造方法
JP7351947B2 (ja) 半導体装置
JP2021132236A (ja) 半導体装置
CN1702531A (zh) 液晶显示器件及其制造方法
CN101038951A (zh) 管状电极相变化存储器的制造方法
CN1574363A (zh) 包括开关器件和电阻材料的非易失存储器及制造方法
CN1967897A (zh) 管型相变化存储器
CN1804709A (zh) 液晶显示装置及其制造方法
CN1573844A (zh) 图像显示装置
CN1960020A (zh) 非易失存储元件及其制造方法
CN1655359A (zh) 三维记忆体的平面解码方法与元件
CN1497953A (zh) 固体摄像装置
CN1170184C (zh) 光学投影系统中的薄膜型驱动反射镜阵列及其制作方法
CN1457103A (zh) 薄膜晶体管及其制造方法
CN1056763A (zh) 用于半导体存储器的传感放大器驱动电路
CN1139131C (zh) 存储器单元装置及其制造方法
CN1201376C (zh) 半导体装置的制造方法
CN1424771A (zh) 具有存储多个字节的存储单元的半导体存储器及其制造方法
CN1091551A (zh) 制造薄膜晶体管的方法
CN1426584A (zh) 强电介质存储装置及对由强电介质电容器构成的存储单元的操作方法
CN1905064A (zh) 半导体器件及其驱动方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081126

Termination date: 20210126

CF01 Termination of patent right due to non-payment of annual fee