CN1697085A - 与非闪存装置的多输入/输出修复方法及其与非闪存装置 - Google Patents

与非闪存装置的多输入/输出修复方法及其与非闪存装置 Download PDF

Info

Publication number
CN1697085A
CN1697085A CNA2005100057848A CN200510005784A CN1697085A CN 1697085 A CN1697085 A CN 1697085A CN A2005100057848 A CNA2005100057848 A CN A2005100057848A CN 200510005784 A CN200510005784 A CN 200510005784A CN 1697085 A CN1697085 A CN 1697085A
Authority
CN
China
Prior art keywords
data line
memory device
flash memory
nand flash
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100057848A
Other languages
English (en)
Other versions
CN100555457C (zh
Inventor
朴镇寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1697085A publication Critical patent/CN1697085A/zh
Application granted granted Critical
Publication of CN100555457C publication Critical patent/CN100555457C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A44—HABERDASHERY; JEWELLERY
    • A44C—PERSONAL ADORNMENTS, e.g. JEWELLERY; COINS
    • A44C5/00—Bracelets; Wrist-watch straps; Fastenings for bracelets or wrist-watch straps
    • A44C5/18—Fasteners for straps, chains or the like
    • A44C5/20—Fasteners for straps, chains or the like for open straps, chains or the like
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
    • A—HUMAN NECESSITIES
    • A44—HABERDASHERY; JEWELLERY
    • A44C—PERSONAL ADORNMENTS, e.g. JEWELLERY; COINS
    • A44C15/00—Other forms of jewellery
    • A44C15/0045—Jewellery specially adapted to be worn on a specific part of the body not fully provided for in groups A44C1/00 - A44C9/00
    • A44C15/005—Necklaces
    • A—HUMAN NECESSITIES
    • A44—HABERDASHERY; JEWELLERY
    • A44C—PERSONAL ADORNMENTS, e.g. JEWELLERY; COINS
    • A44C3/00—Medals; Badges
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B21—MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21L—MAKING METAL CHAINS
    • B21L11/00—Making chains or chain links of special shape
    • B21L11/005—Making ornamental chains
    • A—HUMAN NECESSITIES
    • A44—HABERDASHERY; JEWELLERY
    • A44D—INDEXING SCHEME RELATING TO BUTTONS, PINS, BUCKLES OR SLIDE FASTENERS, AND TO JEWELLERY, BRACELETS OR OTHER PERSONAL ADORNMENTS
    • A44D2203/00—Fastening by use of magnets
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种“与非”闪存装置的多输入/输出修复方法及其“与非”闪存装置。根据本发明，在页缓冲区系置于主阵列和冗余阵列的上方和下方并具有不同的数据线的“与非”闪存装置中，系根据外部地址选取该冗余阵列的上方/下方页缓冲区，且数据会在冗余数据线上传输，而该数据最后会经由数据线选择单位而被选取。因此，在本发明中，若要修复具有不同地址的主行，可以一对一地将其以冗余行替换，并因此可达到具有相同地址的两主行的多输入/输出修复。

Description

与非闪存装置的多输入/输出修复方法及其与非闪存装置
技术领域
本发明系关于一种“与非”闪存装置的多输入/输出修复方法及其“与非”闪存装置，且更特别的是，关于一种“与非”闪存装置，其中可藉由最小化此面积中因电路增加的面积增加而达到多输入/输出修复。
背景技术
在半导体内存装置中，一种输入/输出(I/O)修复方法可使用将主阵列的失效行以冗余行一对一替换的方法来增加修复效率。然而，若两个或以上的失效行具有M个不同的输入/输出但具有相同地址时，则修复为不可能。为使这样的修复成为可能，需要M个冗余区块，并需要用以控制那些冗余区块的额外电路。此会造成复杂的电路。
发明内容
据此，本发明系鉴于上述问题而产生，且本发明的一个目的系提供一种“与非”闪存装置，其中可达到多输入/输出修复。为达上述目的，根据本发明的一观点，在此提供一种“与非”闪存装置的多输入/输出修复方法，且在该“与非”闪存装置中，第一和第二页缓冲区系被置于主阵列中，而第三和第四页缓冲区则被置于冗余阵列中；该“与非”闪存装置包含第一和第二地址熔丝区块，以分别选取第三和第四页缓冲区，以及第一和第二输入/输出熔丝区块，以选取由第一到第四页缓冲区收到的数据中的一个，并经由第一数据线将选定数据传送至输入/输出缓冲区；其中系根据欲修复主行地址，经由第一和第二地址熔丝区块同时选取第三和第四页缓冲区，而由第三和第四页缓冲区收到的第一和第二数据会因此分别在第二和第三数据线上传输，且经由第二和第三数据线收到的第一和第二数据会根据第一和第二输入/输出熔丝区块的输出信号在第一数据线上传输，因而可修复主行。
另外，根据本发明的另一观点，在此提供一种“与非”闪存装置，其包括置于主阵列中的第一和第二页缓冲区，以根据欲修复主行地址经由第一数据线将数据传送至第二数据线、置于冗余阵列中的第三和第四页缓冲区，其中系根据主行地址同时选取第三和第四页缓冲区，并经由第三和第四数据线传送数据至第二数据线、连接至第二数据线的输入/输出缓冲区，以输出传送至第二数据线的数据、以及数据线选择单位，以根据主行地址选取第一、第三和第四数据线中的一个，并将选定的数据线连接至第二数据线。
附图说明
第1图为说明根据本发明较佳具体实施例的“与非”闪存装置的结构区块图；
第2图为第1图所示的地址熔丝区块电路图；
第3图为第1图所示的输入/输出熔丝区块电路图；
第4图为第1图所示的数据线选择单位电路图；
第5图为第4图所示的多路复用器电路图；
第6图为说明第4图所示的数据线选择单位的操作特性图；及
第7A图和第7B图为说明根据本发明较佳具体实施例的“与非”闪存装置的操作特性图。
[主要部件标号说明]
10：主阵列
11：冗余阵列
12a、12b：主页缓冲区
13a、13b：主行门
14a、14b：冗余页缓冲区
15a、15b：冗余行门
16a、16b：行解码器
17a、17b：地址熔丝区块
18a、18b：输入/输出熔丝区块
19：数据线选择单位
20：输入/输出缓冲区
171：主熔丝部件
172：熔丝部件
181：解码器
IOB0-IOB6：输入/输出区块
具体实施方式
现在将参照附图说明根据本发明的较佳具体实施例。因系提供较佳具体实施例以使本领域技术人员可了解本发明，故此些较佳具体实施例可以不同的方式加以修改，且本发明的范围不应局限于稍后所说明的较佳具体实施例。
第1图为说明根据本发明较佳具体实施例的“与非”闪存装置的结构区块图。
参照第1图，该根据本发明较佳具体实施例的“与非”闪存装置包含主阵列10和冗余阵列11。该主阵列10和该冗余阵列11系由大量的字符串所组成。该等字符串中的每一个皆串连着大量的单元(cell)(例如16或32个)。
主页缓冲区12a、12b和主行门13a、13b系被置于主阵列10的上方及下方。以类似的方法，冗余页缓冲区14a、14b和冗余行门15a、15b系同样被置于冗余阵列11的上方和下方。主页缓冲区12a、12b系由根据外部地址CA[0：8]而操作的地址熔丝区块17a、17b所选取。若选取主页缓冲区12a、12b中的一个，则主页缓冲区12a、12b中的另一个不会被选取。
该冗余阵列11可具有例如2N数量的冗余字符串。在此情况中，该2N数量的冗余页缓冲区14a、14b系被置于冗余阵列11的上方和下方。2N数量的冗余行门15a、15b则分别被置于冗余阵列11的上方和下方，使得冗余行门15a、15b会对应于冗余页缓冲区14a、14b。该冗余页缓冲区14a、14b会分别为冗余行门15a、15b所选取，且冗余行门15a、15b系由地址熔丝区块17a、17b输出的信号rYENt[0：N-1]和rYENb[0：N-1]所控制。
另外，在该“与非”闪存装置中需要和为多输入/输出修复目的的欲修复冗余字符串数量一样多的地址熔丝区块17a、17b和输入/输出熔丝区块18a、18b。这些地址熔丝区块17a、17b和输入/输出熔丝区块18a、18b会以如同冗余页缓冲区14a、14b被置于冗余阵列11的上方和下方的方法被置于冗余阵列11的上方和下方。
地址熔丝区块17a、17b可被构成如第2图所示。地址熔丝区块17a、17b中每一个皆可包括主熔丝部件171、熔丝部件172、PMOS晶体管P1、NMOS晶体管N1以及反相器INV1和INV2，如第2图所示。主熔丝部件171系用以致能地址熔丝区块17a、17b。主熔丝部件171会在修复操作中输出具有高电平的信号SEL，并在除了修复操作外的其它操作期间输出具有低电平的信号SEL。熔丝部件172包含大量的熔丝和交换单元(例如晶体管)，且该交换单元会根据外部地址CA而操作。上面构成的地址熔丝区块17a、17b会根据外部地址CA输出将在修复操作中被修复的输出信号rYENt和rYENb。信号rYENt和rYENb会被传送至输入/输出熔丝区块18a、18b和冗余行门15a、15b。
当由地址熔丝区块17a、17b收到输出信号rYENt和rYENb时，输入/输出熔丝区块18a、18b会输出对应于将修复主行的信息的信号rIOENt和rIOENb。例如，输入/输出熔丝区块18a、18b可被构成如第3图所示。输入/输出熔丝区块18a、18b可具有大量的熔丝IOFUSE[0～2]和IOFUSEb[0～2]、反相器INV4、晶体管N2至N7以及解码器181，如第3图所示。熔丝IOFUSE[0～2]中的每一个皆会串联至电力供应电压源VCC和输出端间的晶体管N2至N4中的一个。此外，熔丝IOFUSEb[0～2]中的每一个皆会串联至接地电压源VSS和输出端间的晶体管N5至N7中的一个。晶体管N2至N7系由地址熔丝区块17a、17b所输出的信号rYEN和rYENb所驱动。一个对应信号IOBUS会依据熔丝IOFUSE和IOFUSEb何者被阻断而具有高电平(″1″)或低电平(″0″)的值。信号IOBUS[0～2]会于解码器181中被解码然后被输出为信号rIOENt[0：7]和rIOENb[0：7]。
可构成由控制信号rIOENt[0：7]和rIOENb[0：7]所控制的数据线选择单位19，例如第4图所示。数据线选择单位19具有和输入/输出数量一样多的交换单元，如第4图所示。例如，这些交换单元系由多路复用器MUX所组成。在本具体实施例中，多路复用器的数量为8个。多路复用器MUX0到MUX7中每一个皆会分别选取主数据线mDL[0：7]中的一个，及冗余数据线rDLt和rDLb中的一个，并分别将选定的数据线连接至数据线DL[0：7]。例如，在修复时，多路复用器MUX0到MUX7中的每一个皆会在信号rIOENt被致能时连接冗余数据线rDLt和数据线DL，并在信号rIOENb被致能时连接冗余数据线rDLb和数据线Dli。
作为参考之用，数据线rDLt和rDLb系依据具有相同地址CA的主行数量来决定。例如，若具有相同地址CA的主阵列10的行数为M，则冗余区块需要M个数据线rDLt和rDLb。
另一方面，可如第5图所示构成多路复用器MUX0到MUX7。该等多路复用器MUX0到MUX7可包含NOR门NOR1及传送门TG1至TG3，如第5图所示。该等传送门TG1至TG3系于接收到高电平信号时操作。例如，当NOR门NOR1的输出信号在高电平时，传送门TG1会操作并将主数据线mDL[I]连接至数据线DL[I]。亦即，若信号rIOENt[i]、rIOENb[i]两者皆被致能(高)时，传送门TG1会被关闭。因此，会切断主数据线mDL[i]和数据线DL[i]的连接。相反地，若信号rIOENt[i]和rIOENb[i]中仅一个被致能或是该等信号两者皆未被致能时，传送门TG1会被开启且因此而连接主数据线mDL[i]和数据线DL[I]。以相同的方法，传送门TG2会在信号rIOENt[i]为高电平时操作并因此连接冗余数据线rDLt和数据线DL[i]。
现在将说明根据本发明较佳具体实施例的“与非”闪存装置的多输入/输出修复方法。
在修复操作时，地址CA会同时被输入上方/下方地址熔丝区块17a、17b。此时，地址CA也会被输入上方/下方行解码器16a、16b。上方/下方行解码器16a、16b会将地址CA解码，并将解码地址分别输出至上方/下方主行门13a、13b。上方/下方主行门13a、13b会根据上方/下方行解码器16a、16b的解码信号将经由对应之主页缓冲区12a、12b所收到的主阵列10的数据会在主数据线mDL上传输。实际上，系选取上方/下方行解码器16a、16b中的一个，并因此将主阵列10的数据传输于主数据线mDL上。
同时，上方/下方地址熔丝区块17a、17b会根据地址CA分别输出信号rYENt和rYENb。信号rYENt会被输入上方冗余行门15a和上方输入/输出熔丝区块18a。此外，信号rYENb会被输入下方冗余行门15b和下方输入/输出熔丝区块18b。分别根据信号rYENt和rYENb选取冗余行门15a、15b，并将经由对应之冗余页缓冲区14a、14b收到的数据传输于冗余数据线rDLt和rDLb上。例如，在双输入/输出修复时，系同时根据上方地址熔丝区块17a和下方地址熔丝区块17b的信号rYENt和rYENb分别选取上方冗余行门15a和下方冗余行门15b。例如，对应于一欲修复主行的一冗余行系经由上方冗余行门15a被选取，而对应于另一欲修复主行的冗余行系经由经由下方冗余行门15b被选取。因此，两主行数据和对应于其之两冗余行数据会传输于上方冗余数据线rDLt和下方冗余数据线rDLb上。
另一方面，上方/下方输入/输出熔丝区块18a、18b会根据上方/下方地址熔丝区块17a、17b的信号rYENt和rYENb分别输出用以控制数据线选择单位19的控制信号rIOENt和r1OENb。数据线选择单位19会根据个别由上方/下方输入/输出熔丝区块18a、18b输出的信号r1OENt和r1OENb选取主数据线mDL中的一个和冗余数据线rDL和rDLb中的一个，并将选定数据线连接至数据线DL。例如，如第5图和第6图所示，若在不同电平上收到控制信号rIOENt和r1OENb，则传送门TG1不会操作且会因此切断主数据线mDL和数据线DL的连接。同样地，若在高电平收到控制信号rIOENt而在低电平收到控制信号rIOENb，则上方冗余数据线rDLt和数据线DL会被相互连接。相反地，若在低电平收到控制信号rIOENt且在高电平收到控制信号rIOENb，则下方冗余数据线rDLb和数据线DL会被相互连接。因此，若在高电平收到控制信号r1OENt，则传送至上方冗余数据线rDLt的数据会经由数据线DL传输至输入/输出缓冲区20。若在高电平收到控制信号r1OENb，则传送至下方冗余数据线rDLb的数据会经由数据线DL传输至输入/输出缓冲区20。
在前述之根据本发明较佳具体实施例的“与非”闪存装置中，修复可在多种情况下达到，如第7A图和第7B图所示。在如第7A图所示的地址不同的情况中，可一对一执行修复而不考虑欲修复主行是否存在不同的输入/输出区块IOB0和IOB2或是相同的输入/输出区块IOB6。因此，可执行和冗余行数量相同的修复(见1和2)。此外，在如第7B所示的地址相同的情况中，上方冗余行门15a和下方冗余行门15b会同时选取对应于对应地址的冗余行，如上所述。之后，数据加载的冗余数据线rDLt和rDLb会被数据线选择单位19所选取，并被连接至数据线DL。因此，该数据会被传送至输入/输出缓冲区20。故即使在具有相同地址CA的主行中仍可达到双输入/输出修复。
如上所述，根据本发明，在页缓冲区系置于主阵列和冗余阵列的上方和下方并具有不同的数据线的“与非”闪存装置中，系根据外部地址选取所有冗余阵列的上方/下方页缓冲区且将数据传输于冗余数据线上。该数据最后会经由数据线选择单位而被选取。因此，在具有不同地址的主行可被修复的情况中，可使用冗余行一对一替代这些主行。此外，可执行具有相同地址的两主行的多输入/输出修复。
另外，在本发明中，在页缓冲区系分别置于主阵列和冗余阵列的上方和下方并具有不同的数据线的“与非”闪存装置中，多输入/输出修复系可达到且不需要除了数据线选择单位以外的额外电路。
虽然先前说明系参照该较佳具体实施例而得，应了解在不偏离本发明及其所附权利要求范围的发明精神及领域下，本领域技术人员皆可对本发明作出改变及修正。

Claims (8)

1.一种“与非”闪存装置的多输入/输出修复方法，且在该“与非”闪存装置中，第一和第二页缓冲区系置于主阵列中，而第三和第四页缓冲区则置于冗余阵列中；该“与非”闪存装置包括第一和第二地址熔丝区块，以分别选取第三和第四页缓冲区，以及第一和第二输入/输出熔丝区块，以选取由第一到第四页缓冲区所收到的数据中的一个，并经由第一数据线将选定数据传送至输入/输出缓冲区，
其中系根据欲修复主行地址，经由第一和第二地址熔丝区块同时选取第三和第四页缓冲区，且由第三和第四页缓冲区收到的第一和第二数据系因此分别传输于第二和第三数据线上，而经由第二和第三数据线收到的第一和第二数据则会根据第一和第二输入/输出熔丝区块的输出信号传输于第一数据线上，藉此可修复主行。
2.根据权利要求1所述的多输入/输出修复方法，其中在主行修复操作时由第一和第二页缓冲区输出的第三数据会传输于连接至第一和第二页缓冲区的第三数据线上，其中该第三数据不会因第一和第二输入/输出熔丝区块输出信号而传输于第二数据线上。
3.一种“与非”闪存装置，包括：
置于主阵列中的第一和第二页缓冲区，以根据欲修复主行地址经由第一数据线将数据传送至第二数据线；
置于冗余阵列中的第三和第四页缓冲区，该第三和第四页缓冲区系根据主行地址同时被选取，并经由第三和第四数据线将数据传送至第二数据线；
连接至第二数据线的输入/输出缓冲区，以输出传送的数据至第二数据线；及
数据线选择单位，以根据主行地址选取第一、第三和第四数据线中的一个，并将选定的数据线连接至第二数据线。
4.根据权利要求3所述的“与非”闪存装置，其中若主行地址相同，则经由数据线选择单位同时选取第三和第四数据线，并将第三和第四数据线连接至第二数据线。
5.根据权利要求3所述的“与非”闪存装置，其中若主行地址不同，则经由数据线选择单位选取第三和第四数据线中的一个，并将其连接至第二数据线。
6.根据权利要求3所述的“与非”闪存装置，还包括根据主行地址分别选取第三和第四页缓冲区的第一和第二地址熔丝区块。
7.根据权利要求6所述的“与非”闪存装置，还包括根据该第一和第二地址熔丝区块的输出信号来控制数据线选择单位的第一和第二输入/输出熔丝区块。
8.根据权利要求3所述的“与非”闪存装置，其中该数据线选择单位系由多路复用器构成。
CNB2005100057848A 2004-05-11 2005-01-25 与非闪存装置的多输入/输出修复方法及其与非闪存装置 Expired - Fee Related CN100555457C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2004-0033206A KR100530930B1 (ko) 2004-05-11 2004-05-11 낸드 플래시 메모리 장치의 멀티-ｉ/ｏ 리페어 방법 및그의 낸드 플래시 메모리 장치
KR0033206/04 2004-05-11

Publications (2)

Publication Number Publication Date
CN1697085A true CN1697085A (zh) 2005-11-16
CN100555457C CN100555457C (zh) 2009-10-28

Family

ID=35309242

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100057848A Expired - Fee Related CN100555457C (zh) 2004-05-11 2005-01-25 与非闪存装置的多输入/输出修复方法及其与非闪存装置

Country Status (6)

Country Link
US (1) US7027330B2 (zh)
JP (1) JP5073166B2 (zh)
KR (1) KR100530930B1 (zh)
CN (1) CN100555457C (zh)
DE (1) DE102004059410A1 (zh)
TW (1) TWI281668B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308702B (zh) * 2007-05-18 2010-06-02 瑞昱半导体股份有限公司 适用于闪存的数据结构及其数据写入方法和数据读取方法

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040050385A1 (en) * 2000-10-20 2004-03-18 Bonney Stanley George Inhaler
US7170802B2 (en) * 2003-12-31 2007-01-30 Sandisk Corporation Flexible and area efficient column redundancy for non-volatile memories
US6985388B2 (en) * 2001-09-17 2006-01-10 Sandisk Corporation Dynamic column block selection
KR101165027B1 (ko) * 2004-06-30 2012-07-13 삼성전자주식회사 반도체 메모리 장치에서의 리던던시 프로그램 회로
KR100666171B1 (ko) * 2005-01-10 2007-01-09 삼성전자주식회사 로드 프리 타입의 와이어드 오어 구조를 가지는 불휘발성반도체 메모리 장치와, 이에 대한 구동방법
KR100666170B1 (ko) * 2005-01-17 2007-01-09 삼성전자주식회사 결함 페이지 버퍼로부터의 데이터 전송이 차단되는와이어드 오어 구조의 불휘발성 반도체 메모리 장치
KR100739927B1 (ko) * 2005-06-29 2007-07-16 주식회사 하이닉스반도체 반도체 메모리 장치의 리페어 입출력 퓨즈 회로
US7447066B2 (en) * 2005-11-08 2008-11-04 Sandisk Corporation Memory with retargetable memory cell redundancy
KR100761395B1 (ko) * 2006-06-29 2007-09-27 주식회사 하이닉스반도체 반도체 메모리 장치
KR100953028B1 (ko) * 2008-07-10 2010-04-14 주식회사 하이닉스반도체 Ｉｏ 리페어 회로 및 이를 구비한 불휘발성 메모리 소자
US8102705B2 (en) * 2009-06-05 2012-01-24 Sandisk Technologies Inc. Structure and method for shuffling data within non-volatile memory devices
US8027195B2 (en) * 2009-06-05 2011-09-27 SanDisk Technologies, Inc. Folding data stored in binary format into multi-state format within non-volatile memory devices
US7974124B2 (en) * 2009-06-24 2011-07-05 Sandisk Corporation Pointer based column selection techniques in non-volatile memories
US20110002169A1 (en) 2009-07-06 2011-01-06 Yan Li Bad Column Management with Bit Information in Non-Volatile Memory Systems
US8468294B2 (en) * 2009-12-18 2013-06-18 Sandisk Technologies Inc. Non-volatile memory with multi-gear control using on-chip folding of data
US8725935B2 (en) 2009-12-18 2014-05-13 Sandisk Technologies Inc. Balanced performance for on-chip folding of non-volatile memories
US8144512B2 (en) 2009-12-18 2012-03-27 Sandisk Technologies Inc. Data transfer flows for on-chip folding
KR101053480B1 (ko) * 2009-12-31 2011-08-03 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 입력 회로 및 방법
US8238178B2 (en) * 2010-02-12 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Redundancy circuits and operating methods thereof
JP2011198414A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 半導体記憶装置
KR101085724B1 (ko) * 2010-05-10 2011-11-21 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 동작 방법
KR101100958B1 (ko) * 2010-09-06 2011-12-29 주식회사 하이닉스반도체 불휘발성 메모리 장치
KR101196907B1 (ko) 2010-10-27 2012-11-05 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
US9342446B2 (en) 2011-03-29 2016-05-17 SanDisk Technologies, Inc. Non-volatile memory system allowing reverse eviction of data updates to non-volatile binary cache
US8842473B2 (en) 2012-03-15 2014-09-23 Sandisk Technologies Inc. Techniques for accessing column selecting shift register with skipped entries in non-volatile memories
US8681548B2 (en) 2012-05-03 2014-03-25 Sandisk Technologies Inc. Column redundancy circuitry for non-volatile memory
KR101890819B1 (ko) 2012-05-22 2018-08-22 에스케이하이닉스 주식회사 메모리 장치 및 상기 장치의 데이터 입/출력 방법
US9076506B2 (en) 2012-09-28 2015-07-07 Sandisk Technologies Inc. Variable rate parallel to serial shift register
US8897080B2 (en) 2012-09-28 2014-11-25 Sandisk Technologies Inc. Variable rate serial to parallel shift register
US9490035B2 (en) 2012-09-28 2016-11-08 SanDisk Technologies, Inc. Centralized variable rate serializer and deserializer for bad column management
KR20150008281A (ko) * 2013-07-12 2015-01-22 에스케이하이닉스 주식회사 반도체 메모리 장치, 그것을 포함하는 메모리 시스템
US9934872B2 (en) 2014-10-30 2018-04-03 Sandisk Technologies Llc Erase stress and delta erase loop count methods for various fail modes in non-volatile memory
US9224502B1 (en) 2015-01-14 2015-12-29 Sandisk Technologies Inc. Techniques for detection and treating memory hole to local interconnect marginality defects
US10032524B2 (en) 2015-02-09 2018-07-24 Sandisk Technologies Llc Techniques for determining local interconnect defects
US9269446B1 (en) 2015-04-08 2016-02-23 Sandisk Technologies Inc. Methods to improve programming of slow cells
US9564219B2 (en) 2015-04-08 2017-02-07 Sandisk Technologies Llc Current based detection and recording of memory hole-interconnect spacing defects

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471426A (en) * 1992-01-31 1995-11-28 Sgs-Thomson Microelectronics, Inc. Redundancy decoder
US5268866A (en) * 1992-03-02 1993-12-07 Motorola, Inc. Memory with column redundancy and localized column redundancy control signals
KR940007242B1 (ko) * 1992-04-03 1994-08-10 현대전자산업 주식회사 반도체 메모리 소자의 컬럼 입출력 구조
KR0140179B1 (ko) * 1994-12-19 1998-07-15 김광호 불휘발성 반도체 메모리
JPH10172294A (ja) * 1996-12-10 1998-06-26 Toshiba Corp 半導体記憶装置
KR19990061991A (ko) * 1997-12-31 1999-07-26 김영환 다수개의 리던던시 입출력 라인들을 구비하는 반도체 장치
KR100505632B1 (ko) * 1999-03-23 2005-08-03 삼성전자주식회사 반도체 메모리 장치의 결함 구제 회로
JP2001052495A (ja) * 1999-06-03 2001-02-23 Toshiba Corp 半導体メモリ
JP3888808B2 (ja) * 1999-08-16 2007-03-07 富士通株式会社 Ｎａｎｄ型不揮発性メモリ
JP3916862B2 (ja) * 2000-10-03 2007-05-23 株式会社東芝 不揮発性半導体メモリ装置
KR100437461B1 (ko) * 2002-01-12 2004-06-23 삼성전자주식회사 낸드 플래시 메모리 장치 및 그것의 소거, 프로그램,그리고 카피백 프로그램 방법
KR100460993B1 (ko) * 2002-12-27 2004-12-09 주식회사 하이닉스반도체 워드라인 리페어가 가능한 플래시 메모리 소자
KR100512178B1 (ko) * 2003-05-28 2005-09-02 삼성전자주식회사 플렉서블한 열 리던던시 스킴을 갖는 반도체 메모리 장치
KR20050031000A (ko) * 2003-09-27 2005-04-01 주식회사 하이닉스반도체 낸드 플래시 메모리의 리던던시 회로
KR100624287B1 (ko) * 2004-05-11 2006-09-18 에스티마이크로일렉트로닉스 엔.브이. 낸드 플래시 메모리 소자의 리던던시 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308702B (zh) * 2007-05-18 2010-06-02 瑞昱半导体股份有限公司 适用于闪存的数据结构及其数据写入方法和数据读取方法

Also Published As

Publication number Publication date
CN100555457C (zh) 2009-10-28
KR20050108142A (ko) 2005-11-16
US7027330B2 (en) 2006-04-11
KR100530930B1 (ko) 2005-11-23
JP5073166B2 (ja) 2012-11-14
US20050254297A1 (en) 2005-11-17
TWI281668B (en) 2007-05-21
JP2005327432A (ja) 2005-11-24
DE102004059410A1 (de) 2005-12-08
TW200537499A (en) 2005-11-16

Similar Documents

Publication Publication Date Title
CN1697085A (zh) 与非闪存装置的多输入/输出修复方法及其与非闪存装置
CN1324480C (zh) Nand闪存装置
CN101933095B (zh) 具有可配置页面尺寸的非易失性存储器设备
CN1744230A (zh) 具有支持多存储块的列冗余电路的半导体存储设备
JP2798497B2 (ja) メモリ回路
CN1037721C (zh) 修复半导体存储器器件中缺陷的方法和电路
CN1902713A (zh) 用于非易失性存储器的灵活和区域有效的列冗余
CN1901093A (zh) 用于非易失性存储设备的冗余选择器电路
JPS59135700A (ja) 半導体記憶装置
CN1509479A (zh) 用于测试和修复的电路和方法
CN1183547C (zh) 具有冗余存储电路的半导体存储器件
CN1114927C (zh) 存储器装置的冗余电路及其存取冗余地址的方法
CN1183162A (zh) 非易失存储器分块结构及冗余性
CN1021998C (zh) 半导体存储器件
CN1242088A (zh) 利用错误定位码校正一个多级单元存储器的方法和装置
EP0668563A1 (en) Method for programming redundancy registers in a row redundancy integrated circuitry for a semiconductor memory device
CN1801395A (zh) 修复和运行存储器件的方法
US7027338B2 (en) Semiconductor memory device with shift redundancy circuits
CN1677573A (zh) 半导体存储器及其制造方法
JPS63302499A (ja) メモリ
CN1186725C (zh) 减少信号路径延迟的列冗余电路
CN1992074A (zh) 防止泄漏电流的行解码器及包括其的半导体存储器件
KR20090007859A (ko) 플래시 메모리 소자 및 그의 리페어 방법
CN1146919C (zh) 具有替换编程电路的半导体存储装置
CN103177771B (zh) 可修复的多层存储器芯片堆迭及其修复方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091028

Termination date: 20140125