CN1691510A - 锁相环检测装置 - Google Patents

Abstract

本发明公开了一种锁相环检测装置，包括用于判断锁相环的输入参考时钟CLK与锁相环的反馈输入CLKFB相差的第一失锁检测部件(6)和第一或门G7；所述第一失锁检测部件(6)进一步包括：第一循环移位寄存器U1、第二循环移位寄存器U2、多个与门；所述第一循环移位寄存器U1的各个位各自分别连接到一个与门的一个输入端，所述第二循环移位寄存器U2的各个位分别连接到相应与门的另一个输入端，所述多个与门的输出端连接所述第一或门G7的输入端，所述锁相环的输入参考时钟CLK作为第一循环移位寄存器U1的时钟信号，所述锁相环的反馈输入CLKFB作为第二循环移位寄存器U2的时钟信号。由于采用上述部件使本发明的锁相环检测装置的成本低、能够检测短时失锁或者跳周。

Description

锁相环检测装置

技术领域

本发明涉及一种控制电路检测装置，尤指一种用于检测锁相环失锁或者跳周的检测装置。

背景技术

锁相环是一种正常工作状态下能够使输出反馈时钟与输入参考时钟保持相同频率(锁相环输入输出频率不一定相同)、并且相差恒定(在较小范围内波动)的闭环控制电路。锁相环广泛应用于广播、通信、频率合成、自动控制及时钟同步等技术领域。

有时，锁相环会出现失锁现象，极易导致应用锁相环的系统死机。所述失锁是指锁相环的输出反馈时钟不能与输入参考时钟保持恒定相差，进而不能保证同频的状态。如果锁相环的反馈输入(输出时钟)与输入参考时钟的相位差在短时间内跳变的绝对值大于180度，这种失锁现象又叫跳周。

由于锁相环会出现失锁或者跳周，因而就需要能够检测出锁相环发生失锁或者跳周的检测电路，以便于及时发现问题及时处理，有利于保证应用锁相环的系统能够稳定良好地运行。

现有的锁相环检测装置如图1所示，包括异或门1、积分电路2和电压比较器3。其中，所述异或门1将锁相环的反馈输入和输入参考时钟作为其两个输入信号；积分电路2是具有固定泻放能力的电路，相当于低通滤波电路，用于将异或门1的输出信号a进行滤波；所述电压比较器3，用于将积分电路2的输出信号b与一个可调阈值进行比较，输出信号UNLOCK，用于指示是否有失锁发生。在图1中，锁相环的反馈输入和输入参考时钟经过异或门1异或后输出信号a，当锁相环锁定时，锁相环的反馈输入和输入参考时钟是同频同相的，异或门1的输出信号a为低电平，如果锁相环的反馈输入和输入参考时钟有相位差，异或门1的输出信号a为高电平，锁相环的反馈输入和输入参考时钟有相位差越大，输出信号a为高电平的时间就越长，输出信号a经过积分电路2，滤波后，输出表示锁相环的反馈输入和输入参考时钟在一段时间内发生相位不一致程度的输出信号b，在电压比较器3将输出信号b与一个可调阈值V_REF进行比较。如果输出信号b大于可调阈值V_REF，则表示锁相环失锁。

如上所述装置中，由于采用了积分电路2和电压比较器3，成本高。另外，积分电路2是基于检测一段时间内相位差异程度的累积，故短时的失锁或者跳周不能使积分电路2的输出信号b大于可调阈值，因此不能检测出锁相环的短时失锁或者跳周，从而使得锁相环的检测不可靠。

发明内容

本发明解决的技术问题是提供一种具有成本低、高检测可靠性的锁相环检测装置，该装置能够克服现有装置成本高、不能有效检测短时失锁或者跳周的缺陷。

为了解决上述问题，本发明锁相环检测装置，包括：

用于判断锁相环的输入参考时钟CLK与锁相环的反馈输入CLKFB相差的第一失锁检测部件(6)和第一或门G7；

所述第一失锁检测部件(6)进一步包括：

第一循环移位寄存器U1、第二循环移位寄存器U2、多个与门；

所述第一循环移位寄存器U1的各个位各自分别连接到一个与门的一个输入端，所述第二循环移位寄存器U2的各个位分别连接到相应与门的另一个输入端，所述多个与门的输出端连接所述第一或门G7的输入端，所述锁相环的输入参考时钟CLK作为第一循环移位寄存器U1的时钟信号，所述锁相环的反馈输入CLKFB作为第二循环移位寄存器U2的时钟信号。

本发明锁相环检测装置还包括第一延迟部件(17)、第二延迟部件(15)和与第一失锁检测部件(6)相同的第二失锁检测部件(16)；

所述第一延迟部件(17)位于锁相环的输入参考时钟CLK与第一失锁检测部件(6)之间，用于将锁相环的输入参考时钟CLK延迟τ；

所述第二延迟部件(15)，用于将锁相环的反馈输入CLKFB延迟2τ；

所述第二失锁检测部件(16)，将锁相环的输入参考时钟CLK经过第一延迟部件(17)后作为该第二失锁检测部件(16)中的一个循环移位寄存器的时钟信号，将锁相环的反馈输入CLKFB经过第二延迟部件(15)后作为该第二失锁检测部件(16)的另一个循环移位寄存器的时钟信号。

本发明锁相环检测装置还包括：

第二或门G6；

所述第一失锁检测部件(6)或者第二失锁检测部件(16)还包括与所述与门的个数相同的多个触发器，每一个与门的输出端分别连接一个触发器的输入端；

所述多个触发器的输出端连接所述第二或门G6的输入端。

本发明锁相环检测装置还包括：

触发器F1，复位信号 RST接入该触发器F1的输入和复位端，该触发器的输出作为其它部件的复位信号 r_RST；

第三或门G1，该第三或门G1的两个输入端分别接锁相环的输入参考时钟CLK和锁相环的反馈输入CLKFB，输出端作为所述触发器F1的时钟信号。

本发明锁相环检测装置还包括反向器G2，该反向器G2的输入端连接所述触发器F1的输出端，该反向器G2的输出端分别连接第二或门G6和第一或门G7的一个输入端。

所述第一循环移位寄存器U1和第二循环移位寄存器U2的各个位采用D触发器实现。

所述第一循环移位寄存器U1和第二循环移位寄存器U2的位数最小是3。

与现有技术相比，本发明锁相环检测装置的有益效果：

首先，本发明锁相环检测装置包括与锁相环的输入参考时钟CLK相连的第一循环移位寄存器U1；与锁相环的反馈输入CLKFB相连的第二循环移位寄存器U2；第一循环移位寄存器U1的各个位各自分别连接到一个与门的一个输入端，所述第二循环移位寄存器U2的各个位分别连接到相应与门的另一个输入端，所述多个与门的输出端连接第一或门G7的输入端；当锁相环的反馈输入CLKFB与锁相环的参考时钟CLK的相位差绝对值小于180度时，这些所述与门都不会有输出，只要锁相环的反馈输入CLKFB与锁相环的参考时钟CLK的相位差绝对值大于180度，就至少有一个与门有输出，因而，可以检测短时的失锁或者跳周。

其次，本发明锁相环检测装置中采用了第一延迟部件和第二延迟部件，用来将锁相环的输入参考时钟CLK和锁相环的反馈输入CLKFB延迟，这样就能检测出相差的绝对值大于(180度-τ)的范围，理论上τ的值可以是任意值，故能检测任意大小的相差。

再者，第一循环移位寄存器U1和第二循环移位寄存器是采用D触发器构成的，其硬件成本要比积分电路和电压比较器的成本低得多。

附图说明

图1是现有技术的锁相环检测电路图。

图2是本发明的基本模型图；

图3是本发明的一个实施例的电路图；

图4是图3中的循环移位寄存器U1的电路图；

图5是图3中的循环移位寄存器U2的电路图；

图6是图3的时序图；

图7是图3的非理想情况下的时序图。

图8是本发明又一实施例的电路图；

图9是图8的时序图。

具体实施方式

如图3所示，本发明锁相环检测装置包括：

用于判断锁相环的输入参考时钟CLK与锁相环的反馈输入CLKFB相差的第一失锁检测部件6和第一或门G7，所述第一失锁检测部件6进一步包括：

第一循环移位寄存器U1、第二循环移位寄存器U2、多个与门；

所述锁相环的输入参考时钟CLK作为第一循环移位寄存器U1的时钟信号，所述锁相环的反馈输入CLKFB作为第二循环移位寄存器U2的时钟信号。

所述第一循环移位寄存器U1的各个位各自分别连接到一个与门的一个输入端，所述第二循环移位寄存器的各个位分别连接到相应与门的另一个输入端，所述多个与门的输出端连接所述第一或门G7的输入端，在本实施例中第一循环移位寄存器U1和第二循环移位寄存器U2是3位的，因而有与门G3、与门G4和与门G5，第一循环移位寄存器U1的各个位分别连接到与门G3、与门G4和与门G5的一个输入端，第二循环移位寄存器U2的各个位分别连接到与门G3、与门G4和与门G5的另一个输入端，将与门G3、与门G4和与门G5的输出作为输入的第一或门G7。

如果锁相环的输入参考时钟CLK与锁相环的反馈输入CLKFB相差绝对值超过180度，与门G3或者与门G4或者与门G5就会有输出，进而第一或门G7有输出，表明锁相环有失锁现象发生。

如图3所示，本发明锁相环检测装置还包括第一延迟部件17、第二延迟部件15和与第一失锁检测部件6相同的第二失锁检测部件16。

所述第一延迟部件17位于锁相环的输入参考时钟CLK与第一失锁检测部件6之间，用于将锁相环的输入参考时钟CLK延迟τ，所述第二延迟部件15，用于将锁相环的反馈输入CLKFB延迟2τ，所述第二失锁检测部件16，将锁相环的输入参考时钟CLK经过第一延迟部件17后作为该第二失锁检测部件16中的一个循环移位寄存器(未标出)的时钟信号，将锁相环的反馈输入CLKFB经过第二延迟部件15后作为该第二失锁检测部件16的另一个循环移位寄存器(未标出)的时钟信号。

第一失锁检测电路6还包括将与门G3的输出作为时钟信号的触发器F2、将与门G4的输出作为时钟信号的触发器F3和将与门G5的输出作为时钟信号的触发器F4；

将触发器F2、触发器F3和触发器F4的输出端连接第二或门G6的输入端。如果有失锁现象发生，第二或门G6就会有输出并直到下次复位信号 RST有效，表明在上次复位信号 RST无效后的至下次复位信号 RST有效期间是否有失锁现象发生；

本发明锁相环检测装置还包括触发器F1和第三或门G1，所述触发器F1的输入端和复位端连接复位信号 RST，其输出作为其它部件的复位信号 r_RST，所述第三或门G1的两个输入端分别连接锁相环的输入参考时钟CLK和锁相环的反馈输入CLKFB，其输出作为触发器F1的时钟信号。

本发明锁相环检测装置中的第一循环移位寄存器U1和第二循环移位寄存器U2的位数只要超过两位(至少是3位)就可以实现对锁相环失锁的检测。

本发明锁相环检测装置的采用三位的第一循环移位寄存器U1和第二循环移位寄存器U2的实施例的基本模型图，如图2所示，包括内环4、外环5和三个与门。内环4和外环5分别分为两个0部分和1部分，内环4的1部分位于内环4纵向最顶端，外环5的1部分位于外环纵向最底端。内环4由锁相环的输入参考时钟CLK的上升沿驱动，外环5由锁相环的反馈输入CLFFB的下降沿驱动，内环4和外环5都在驱动下逆时针方向旋转。输出信号e的与门的一个输入端是外环5的一0部分，另一个输入端是内环4的1部分；输出信号d的与门的一个输入端是外环5的1部分，另一个输入端是内环4的一0部分；输出信号c的与门的一个输入端是外环5的另一个0部分，另一个输入端是内环4的另一个0部分。

如果锁相环的输入参考时钟CLK和锁相环的反馈输入CLKFB相位保持不变，内环4和外环5将保持如图2中所示的当前的相对角度，内环4的1部分与外环3的1部分永远也碰不到一起；如果锁相环的输入参考时钟CLK和锁相环的反馈输入CLKFB相位变化的绝对值超过180度，即发生跳周，内环4的1部分与外环5的1部分就会碰在一起，此时就会一个与门有输出，即能检测出有跳周发生。

如图3所示，在本实施例中通过第一失锁检测部件6的循环移位寄存器U1来实现图2中的内环4的功能。锁相环的输入参考时钟CLK作为第一循环移位寄存器U1的时钟信号。本例中的第一循环移位寄存器U1是3位的，初始状态是100，其中，第1位的信号为r_shift1_a，第2位的信号为r_shift2_a，第3位的信号为r_shift3_a。第一循环移位寄存器U1的电路图如图4所示，第一循环移位寄存器U1是以逆时针方向循环的，其每一位是由一个触发器F构成的，当锁相环的输入参考时钟CLK的上升沿来临时，这三个触发器F被触发，向逆时针方向循环一位。

如图3所示，在本实施例中通过第一失锁检测部件6的第二循环移位寄存器U2实现图2中的外环5的功能，锁相环的反馈输入CLKFB作为第二循环移位寄存器U2的时钟信号。本例中第二循环移位寄存器U2是三位的，其初始状态是001，其中，本例中的第1位的信号为r_shift1_b，第2位的信号为r_shift2_b，第3位的信号为r_shift3_b。第二循环移位寄存器U2的电路图如图5所示，第二循环移位寄存器U2是以逆时针方向循环的，其每一位是由一个触发器F构成的，当锁相环的输入参考时钟CLK的上升沿来临时，这三个触发器F被触发，向逆时针方向循环一位。

如图3中的与门G3，其一个输入端连接第一循环移位寄存器U1的r_shift1_a，另一个输入端连接第二循环移位寄存器U2的r_shift1_b；与门G4，其一个输入端连接第一循环移位寄存器U1的r_shift2_a，另一个输入端连接第二循环移位寄存器U2的r_shift2_b；与门G5，其一个输入端连接第一循环移位寄存器U1的r_shift3_a，另一个输入端连接第二循环移位寄存器U2的r_shift3_b，与门G3、与门G4和与门G5的输出端作为第一或门G7的输出，第一或门G7的输出信号UNLOCK用来显示是否有跳周发生。如果输出信号UNLOCK有输出，即是1，表示有跳周发生；如果输出信号UNLOCK没有输出，即是0，表示没有跳周发生。

图3中的部件都连至同一个复位信号，即可同时复位。在复位信号有效时，第一循环移位寄存器U1和第二循环移位寄存器U2都处于初始状态，即分别为100和001，如图6所示，假设现处在理想的情况下，锁相环的输入参考时钟CLK和锁相环的反馈输入CLKFB是同频同相的，即锁相环处于锁定状态，复位后，锁相环的输入参考时钟CLK的上升沿来临时，如图6中的直线7所示位置，第一循环移位寄存器U1被触发，移一位，为010，第二循环移位寄存器U2保持不变是001，所以图3中的或门G3、或门G4和或门G5都不会有输出，随后，锁相环的反馈输入CLKFB下降沿来临时，如图6中的直线8所示位置，第二循环移位寄存器U2被触发移一位，为100，第一循环移位寄存器U1为010，所以图3中的与门G3、与门G4和与门G5都不会有输出。

锁相环的输入参考时钟CLK的上升沿再次来临时，如图6中的直线9所示位置，第一循环移位寄存器U1被触发，移一位，为001，第二循环移位寄存器U2保持是100不变，所以图3中的与门G3、与门G4和与门G5都不会有输出，随后，锁相环的反馈输入CLKFB下降沿再次来临时，如图6中的直线10所示位置，第二循环移位寄存器U2被触发移一位，为010，第一循环移位寄存器U1为001，所以图3中的与门G3、与门G4和与门G5都不会有输出。

又一个锁相环的输入参考时钟CLK的上升沿来临时，如图6中的直线11所示位置，第一循环移位寄存器U1被触发，移一位，为100，第二循环移位寄存器U2保持是010不变，所以图3中的与门G3、与门G4和与门G5都不会有输出，随后，锁相环的反馈输入CLKFB下降沿再次来临时，如图6中的直线12所示位置，第二循环移位寄存器U2被触发移一位，为001，第一循环移位寄存器U1为100，所以图3中的与门G3、与门G4和与门G5都不会有输出。第一循环移位寄存器U1和第二循环移位寄存器U2又回到了初始状态。

故在锁相环锁定的状态下，图3中的与门都不会有输出，故第一或门G7也不会有输出，表示锁定状态，只要锁相环的输入参考时钟CLK和锁相环的反馈输入CLKFB的相差绝对值超过180度，就会有一个与门有输出，进而第一或门G7有输出值为1，表示有跳周发生。

如图3所示，本发明锁相环失锁检测装置还包括与第一失锁检测部件6相同的第二失锁检测部件16、第一延迟部件17、第二延迟部件15。

第一延迟部件17，位于在第一失锁检测部件6和锁相环的输入参考时钟CLK之间，用于将锁相环的输入参考时钟CLK延迟τ；

第二延迟部件15，位于第二失锁检测部件16与锁相环的反馈输入CLKFB之间，用于将锁相环的反馈输入CLKFB延迟2τ；

第一失锁检测部件6，直接将锁相环的反馈输入CLKFB作为该第一失锁检测部件6中的第一循环移位寄存器U2的时钟信号，将锁相环的输入参考时钟CLK经过将其延迟τ的第一延迟部件17后作为该第一失锁检测部件6的第二循环移位寄存器U1的时钟信号；

第二失锁检测部件16，将锁相环的反馈输入CLKFB经过将其延迟2τ的第二延迟部件15后作为该第二失锁检测部件16中的一个循环移位寄存器(未标出)的时钟信号，将锁相环的输入参考时钟CLK经过将其延迟τ的第一延迟部件17后作为该第二失锁检测部件16的另一个循环移位寄存器(未标出)的时钟信号，第二失锁检测部件16的与循环移位寄存器(未标出)直接相连的与门(未标出)的输出端连接第一或门G7的输入端，第二失锁检测部件16的与循环移位寄存器(未标出)直接相连的触发器(未标出)的输出端连接第二或门G6的输入端。

第二延迟部件15和第一延迟部件17都可采用ASIC(Application specificintergrate circuit，专用集成电路)内部的特定驱动门(如非门等)、走线延迟等实现，本例中，第一延迟部件17采用四个非门，将锁相环的反馈输入CLKFB延迟2τ，延迟后为信号g，接入第一失锁检测部件6；第二延迟部件15采用两个非门，将锁相环的输入参考时钟CLK延迟τ，延迟后为信号h和信号i，信号h接入第二失锁检测部件16，信号i接入第一失锁检测部件6。

第二失锁检测部件16的两端，即信号g和信号h的相差绝对值超过180度，第二或门G6和第一或门G7就会有输出；第一失锁检测部件6的两端，即信号i和信号j的相差绝对值超过180度，第二或门G6和第一或门G7就会有输出，故得到下列式子：

(-180度＞g-h或g-h＞180度)

或(-180度＞i-j或i-j＞180度)

由于g＝CLKFB-2τ

j＝CLKFB

h＝i＝CLK-τ

将上面等式代入不等式得：

-180度+τ＞(CLKFB-CLK)或(CLKFB-CLK)＞180度+τ

或-180度+τ＞-(CLKFB-CLK)或-(CLKFB-CLK)＞180度+τ即

-180度+τ＞(CLKFB-CLK)或(CLKFB-CLK)＞180度+τ

或180度-τ＜(CLKFB-CLK)或(CLKFB-CLK)＜-180度-τ

因为τ为正值

所以-180度+τ＞(CLKFB-CLK)或(CLKFB-CLK)＞180度-τ

即-(180度-τ)＞(CLKFB-CLK)或(CLKFB-CLK)＞180度-τ

故，能够检测锁相环的反馈输入CLKFB和锁相环的输入参考时钟CLK的相差绝对值大于180-τ的情况，理论上来说，τ的值可以是任意大小的，故能检测出任意大小的相差。

如图3所示，第一失锁检测部件6还包括将与门G3的输出作为时钟信号的触发器F2、将与门G4的输出作为时钟信号的触发器F3、与门G5的输出作为时钟信号的触发器F4以及将触发器F2、触发器F3和触发器F4的输出端连接第一或门G7的输入。所述触发器F2、触发器F3和触发器F4的D端都置为1。

当锁相环处于锁定状态时，与门G3、与门G4和与门G5没有输出，故触发器F2、触发器F3和触发器F4也不会有输出，第一或门G7就不会有输出，表示锁相环处于锁定状态。当CLK和CLKFB的相差绝对值超过(180-τ)时，与门G3或者与门G4或者与门G5有输出，所以触发器F2或者触发器F3或者触发器F4有输出，进而第一或门G7有输出，表示有失锁发生。对于有输出的触发器F2或者触发器F3或者触发器F4来说，会一直保持有输出状态，直到下一个复位信号有效才恢复初始状态。可表示失锁的历史状态，即在前一个复位信号无效后至现在是否有失锁现象发生。

如图3所示，本发明失锁检测装置还包括第三或门G1和触发器F1。其中，触发器F1的D端和复位端连接复位信号 RST输出端连接第一循环移位寄存器U1、第二循环移位寄存器U2、触发器F2、触发器F3和触发器F4的复位端；第三或门G1的两个输入端分别连接锁相环的输入参考时钟CLK和锁相环的反馈输入CLKFB，其输出端作为触发器F1的时钟信号。

在理想的情况下，锁相环的输入参考时钟CLK和锁相环的反馈输入CLKFB是同频同相的，而实际上并不能保证总是这种情况，通常锁相环的输入参考时钟CLK和锁相环的反馈输入CLKFB有较小的相位差，因而，锁相环的输入参考时钟CLK与锁相环的反馈输入CLKFB相或后输出的占空比将发生变化，高电平被展宽，它的下降沿比锁相环的输入参考时钟CLK与锁相环的反馈输入CLKFB中的任何一个都晚出现，复位信号 RST被锁相环的输入参考时钟CLK与锁相环的反馈输入CLKFB相或后输出时钟的下降沿延迟一拍，相当于选择锁相环的输入参考时钟CLK与锁相环的反馈输入CLKFB两个时钟中下降沿较晚的时钟，这样才能够保证可靠的把第一循环移位寄存器U1和第二循环移位寄存器U2的相对相位置为初始状态(第一循环移位寄存器U1为100，第二循环移位寄存器U2为001)，如图7所示，图中符号clk|clkfb表示锁相环的输入参考时钟CLK与锁相环的反馈输入CLKFB相或。

如图3所示，本发明锁相环检测装置还包括反向器G2，该反向器G2的输入端连接所述触发器F1的输出端，该反向器G2的输出端分别连接第二或门G6和第一或门G7的一个输入端。当复位信号 r_RST有效(低点平有效)时，该反向器G2的输出为1，此时第二或门G6和第一或门G7输出为1，表示有失锁现象发生。该反向器G2的作用是当复位时，使本发明锁相环检测装置指示有失锁现象发生。

上述给出了第一循环移位寄存器U1和第二循环移位寄存器U2的位数是3位的实施例，下面给出本发明锁相环检测装置的另一个实施例，第一循环移位寄存器U1和第二循环移位寄存器U2的位数是5位的。

如图8所示，5位的第一循环移位寄存器U1的初值是00011，5位的第二循环移位寄存器U2的初值是11000，由于第一循环移位寄存器U1和第二循环移位寄存器U2是5位的，故在本例中采用了5个与门和5个触发器。这5个与门和5个触发器与第一循环移位寄存器U1和第二循环移位寄存器U2以及它们之间的连接，与第一循环移位寄存器U1和第二循环移位寄存器U2是3位的同理。本实施例的时序图如图9所示，如果锁相环的输入参考时钟CLK和锁相环的反馈输入CLKFB的相差绝对值超过(180-τ)度，第一或门G7和第二或门G6就会有输出，表示有失锁现象发生。其中，第一或门G6会一直有输出直到复位信号 r_RST有效，表示在上次复位信号 r_RST无效后到现在有失锁现象发生，表示失锁的历史状态。

综上所述，本发明锁相环检测装置包括与锁相环的输入参考时钟CLK相连的第一循环移位寄存器U1；与锁相环的反馈输入CLKFB相连的第二循环移位寄存器U2；第一循环移位寄存器U1的各个位各自分别连接到一个与门的一个输入端，所述第二循环移位寄存器U2的各个位分别连接到相应与门的另一个输入端，所述多个与门的输出端连接第一或门G7的输入端；当锁相环的反馈输入CLKFB与锁相环的参考时钟CLK的相位差绝对值小于180度时，这些所述与门都不会有输出，只要锁相环的反馈输入CLKFB与锁相环的参考时钟CLK的相位差绝对值大于180度，就至少有一个与门有输出，因而，可以检测短时的失锁或者跳周。

其次，本发明锁相环检测装置中采用了第一延迟部件和第二延迟部件，用来将锁相环的输入参考时钟CLK和锁相环的反馈输入CLKFB延迟，这样就能检测出相差的绝对值大于(180度-τ)的范围，理论上τ的值可以是任意值，故能检测任意大小的相差。

再者，第一循环移位寄存器U1和第二循环移位寄存器是采用D触发器构成的，其硬件成本要比积分电路和电压比较器的成本低得多。

上述通过实施例的方式对本发明锁相环检测装置进行了描述，但本领域的普通技术人员仍然可以在不脱离上述请求保护的本发明范围的情况下，做出各种改变、替换和更改。

Claims (9)

1、一种锁相环检测装置，用于检测锁相环的失锁，其特征在于，包括：

用于判断锁相环的输入参考时钟CLK与锁相环的反馈输入CLKFB相差的第一失锁检测部件(6)和第一或门G7；

所述第一失锁检测部件(6)进一步包括：

第一循环移位寄存器U1、第二循环移位寄存器U2、多个与门；

所述第一循环移位寄存器U1的各个位各自分别连接到一个与门的一个输入端，所述第二循环移位寄存器U2的各个位分别连接到相应与门的另一个输入端，所述多个与门的输出端连接所述第一或门G7的输入端，所述锁相环的输入参考时钟CLK作为第一循环移位寄存器U1的时钟信号，所述锁相环的反馈输入CLKFB作为第二循环移位寄存器U2的时钟信号。

2、如权利要求1所述的锁相环检测装置，其特征在于，包括：

第一延迟部件(17)、第二延迟部件(15)和与第一失锁检测部件(6)相同的第二失锁检测部件(16)；

所述第一延迟部件(17)位于锁相环的输入参考时钟CLK与第一失锁检测部件(6)之间，用于将锁相环的输入参考时钟CLK延迟τ；

所述第二延迟部件(15)，用于将锁相环的反馈输入CLKFB延迟2τ；

所述第二失锁检测部件(16)，将锁相环的输入参考时钟CLK经过第一延迟部件(17)后作为该第二失锁检测部件(16)中的一个循环移位寄存器的时钟信号，将锁相环的反馈输入CLKFB经过第二延迟部件(15)后作为该第二失锁检测部件(16)的另一个循环移位寄存器的时钟信号。

3、如权利要求2所述的锁相环检测装置，其特征在于，包括：

第二或门G6；

所述第一失锁检测部件(6)或者第二失锁检测部件(16)还包括与所述与门的个数相同的多个触发器，每一个与门的输出端分别连接一个触发器的输入端；

所述多个触发器的输出端连接所述第二或门G6的输入端。

4、如权利要求3所述的锁相环检测装置，其特征在于，包括：

触发器F1，复位信号 RST接入该触发器F1的输入和复位端，该触发器的输出作为其它部件的复位信号 r_RST；

第三或门G1，该第三或门G1的两个输入端分别接锁相环的输入参考时钟CLK和锁相环的反馈输入CLKFB，输出端作为所述触发器F1的时钟信号。

5、如权利要求4所述的锁相环检测装置，其特征在于，包括反向器G2，该反向器G2的输入端连接所述触发器F1的输出端，该反向器G2的输出端分别连接第二或门G6和第一或门G7的一个输入端。

6、如权利要求1至5所述的任意一种锁相环检测装置，其特征在于，所述第一循环移位寄存器U1和第二循环移位寄存器U2的各个位采用D触发器实现。

7、如权利要求6所述的锁相环检测装置，其特征在于，所述第一循环移位寄存器U1和第二循环移位寄存器U2的位数是3，其初始状态分别是100和001。

8、如权利要求6所述的锁相环检测装置，其特征在于，所述第一循环移位寄存器U1和第二循环移位寄存器U2的位数是5，其初始状态分别是11000和00011。

9、如权利要求6所述的锁相环检测装置，其特征在于，所述第一循环移位寄存器U1和第二循环移位寄存器U2的位数最小是3。

Images