CN1682372A - 鳍形场效晶体管半导体存储器的字线和位线排列 - Google Patents
鳍形场效晶体管半导体存储器的字线和位线排列 Download PDFInfo
- Publication number
- CN1682372A CN1682372A CNA038212390A CN03821239A CN1682372A CN 1682372 A CN1682372 A CN 1682372A CN A038212390 A CNA038212390 A CN A038212390A CN 03821239 A CN03821239 A CN 03821239A CN 1682372 A CN1682372 A CN 1682372A
- Authority
- CN
- China
- Prior art keywords
- bit line
- fin
- semiconductor memory
- shaped thing
- shaped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000003860 storage Methods 0.000 claims description 24
- 230000004888 barrier function Effects 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 230000014759 maintenance of location Effects 0.000 claims description 6
- 239000002800 charge carrier Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000000463 material Substances 0.000 abstract description 3
- 230000005669 field effect Effects 0.000 description 33
- 239000002184 metal Substances 0.000 description 17
- 101150083013 FIN1 gene Proteins 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 206010010904 Convulsion Diseases 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 239000002784 hot electron Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- SJHPCNCNNSSLPL-CSKARUKUSA-N (4e)-4-(ethoxymethylidene)-2-phenyl-1,3-oxazol-5-one Chemical compound O1C(=O)C(=C/OCC)\N=C1C1=CC=CC=C1 SJHPCNCNNSSLPL-CSKARUKUSA-N 0.000 description 1
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 230000001550 time effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种半导体存储器，其具有由半导体材料制成的多个鳍形物(FIN)，其彼此分离且有多个信道区域与接触区域(S/D)形成于各鳍形物(FIN)中；多个字线(WL)；多个储存层(14)，至少一储存层(14)是排列在各信道区域与该字线(WL)间；以及多个位线(BL)。其中，第一位线部分(22)的纵轴与一第一位线方向((BL1))平行而第二位线部分(24)的纵轴与一第二位线方向((BL2))平行，该第二位线方向((BL2))相对于该第一位线方向((BL1))而旋转；以及各位线(BL)电性连接至多个接触区域(S/D)，在连接至一位线(BL)的同一鳍形物(FIN)的两接触区域(S/D)间有一未连接至此一位线(BL)的接触区域(S/D)。
Description
技术领域
本发明是关于一种如权利要求1所述的半导体存储器。
背景技术
传统的非易失性半导体存储元件根据应用而有许多不同的设计，例如PROM、EPROM、EEPROM、FLASH EEPROM与SONOS等；这些不同设计的差异特别在于擦除选择、编程能力与编程时间、保持时间、存储密度、以及其制造成本；而目前则特别需要高密度与符合经济效益的闪速半导体存储器。特别是，已知的设计是关于NAND与ETOX存储单元，然而其存储密度需高于4F2，其中F是在制程中，该半导体存储器的最小结构尺寸。
在B.Eitan等人于IEEE Electron Device Letters第21卷第11期(2000年11月)所公开的文献“NROM：A novel localized trapping，2-bit nonvolatile Memory Cell”中，即说明了一种利用2位单元的NROM存储器，其使得存储单元具有2F2的表面密度。然而，正如其它具有捕捉层(例如氧化物-氮化物-氧化物捕捉层，即所谓的ONO堆栈)的传统EEPROM存储器，构成平面组件的所述NROM存储单元的尺寸弹性亦有所限制。在一已知方式中，为了编程该捕捉层，此类组件是利用将沟道热电子(CHE)自该晶体管沟道注入至该捕捉层，其由于在源极、漏极与栅极接触处产生合适的电位条件之故。
上述的尺寸问题可通过具有所谓的鳍形场效晶体管(FINFETs)的存储器排列而获得改善，其中该晶体管沟道是形成于一由半导体材料所制成的脊形鳍形物中，而其具有的进一步优势为可经由鳍形物的高度来设定存储元件的读取电流。由于在此类型的鳍形场效晶体管存储器排列中的栅电极自三个侧边围绕了该鳍形晶体管沟道区域，因此可有效抑制限制该尺寸弹性的短沟道效应，而给予该晶体管参数的一合适选择。
鳍形场效晶体管的存储器排列(参考DE 102 11 931.7)具有许多优势，在该排列中字线是运行于与该鳍形物纵轴方向(鳍方向)平行的方向。至于所述半导体存储器的非常高的单元阵列密度，则用以产生鳍形场效晶体管存储器阵列，其中彼此隔开来且彼此平行排列的所述硅鳍形物之间的距离则小于50nm(即最小结构尺寸F小于50nm)。然而，在此一尺寸中，运行于其鳍形物纵轴方向中两邻近鳍形物之间的字线则容易短路。
发明内容
因此，本发明的一项目的在于具体说明一种半导体存储器，其实现了不具上述短路问题的高密度单元阵列。
此一目的可通过本案所述的半导体存储器而实现，其附属的权利要求项则与较佳实施例有关。
根据本发明，一种半导体存储器，具有：
由半导体材料制成的多个脊形鳍形物，其与彼此之间隔开且其鳍形物纵轴方向彼此之间平行运行，多个沟道区域与传导性掺杂接触区域(S/D)则形成于各所述鳍形物中，且该沟道与接触区域两者之一是一个接着一个地排列在该鳍形物纵轴方向中；
多个字线，其与该鳍形物纵轴方向垂直排列且彼此平行，并作为栅电极而运行于多个所述沟道区域上以控制其电传导性，所述字线与该接触与沟道区域电性绝缘；
多个储存层，其用于捕捉与输出电荷载流子，至少一所述储存层是排列于一方式而由各所述沟道区域之间的一绝缘层围绕，且该字线是指定至此一沟道区域；以及
多个位线
--其相对于该字线纵轴方向呈倾斜排列，且相对于该鳍形物纵轴方向呈倾斜排列，
--所述位线各包含了至少一第一与一第二位线部分，
--该第一位线部分的纵轴与一第一位线方向平行运行而该第二位线部分的纵轴与一第二位线方向平行运行，该第二位线方向相对于该第一位线方向则旋转了一非零度的角度；以及
--各所述位线电性连接至多个接触区域，在连接至所述位线其一的相同鳍形物的两接触区域之间排列有一未连接至此一位线的接触区域。
根据本发明的半导体存储器利用了所谓的鳍形场效晶体管(FINFETs)作为“存储晶体管”；在此情形中，晶体管沟道是形成在一脊形半导体鳍形物中，且具有邻近于该鳍形物纵向方向的掺杂接触区域。该晶体管沟道(即该沟道区域)的电传导性可经由一已知的(控制)栅电极以电场效应的方式加以控制；一储存层排列在构成该半导体存储器所述字线之一的该栅电极与该沟道区域之间，且该储存层通过一薄绝缘层而与其周围(特别是该沟道区域与该栅电极)电性绝缘。然而在给定适合的源极、漏极与栅极电位时，电荷载流子(例如在一n型沟道鳍形场效晶体管中的电子)可克服该鳍形物绝缘层而由该储存层永久捕捉；由于引入该储存层的一电荷影响了特性曲线，特别是影响了该鳍形场效晶体管的容限电压，因而其可用以储存一“位”于非易失性形式。所述不同的容限电压可用于该存储单元的“读取”，特别是，该读取方法已见于上述的由B.Eitan等人所发表的著作，亦可见于国际专利申请案WO99/97000；关于本发明的半导体存储器的编程、读取与擦除方法，可参考上述著作文献，因此上述著作文献整体的公开内容可视为本发明所公开的整合要素。
本发明可解决在引言中所提及的问题，亦即在高密度存储单元阵列的情形中，于两邻近的鳍形物间的该鳍形物纵向方向中平行运行的字线将产生短路的问题；其解决方式是由于本质上与该鳍形物纵向方向垂直排列的所述字线所致。同时，经由所述位线所接触连接的所述鳍形场效晶体管的高度掺杂接触区域(源极与漏极接触)则相对于该鳍形物纵向方向呈倾斜排列，且同样相对于该字线方向呈倾斜排列；因此在所述字线与各所述位线之间具有一非零度的角度；同样地，在该鳍形物纵向方向与该位线的纵向方向之间亦具有一非零度的角度。
改善了该半导体存储器的性质的本发明另一项方式在于，各所述位线包含了至少两位线部分；各位线的该两位线部分在该位线平面中相对于彼此而旋转了一角度，使得该第一位线方向与该第二位线方向并不一致；其可避免两位线之间因其长度差异过大而可能在存储单元读取期间产生的关于位线阻抗不同与传送时间效应等等的困难。若所述位线包含了一相对于该字线纵向方向与该鳍形物纵轴呈倾斜排列的单一直线部分，则连接一单一接触区域的位线与沿着该存储单元阵列的整体对角线延伸的位线将产生极端的情形。
该两位线部分较佳为彼此直接连接于一接触区域上，使得该位线的“方向改变”可于所述高度掺杂接触区域中产生，在所述“方向改变”之间，所述位线部分则延伸为一位线平面中的直线金属轨迹。
根据本发明的半导体存储器所具有的优势为可经由该鳍形物的高度变化而以一可变化方式来设定一读取电流，其适于“高性能”或“低性能”的应用。相较于平面组件(例如NROM存储器)，该鳍形场效晶体管的所谓“双重栅极”效应可产生较佳的尺寸弹性(scalability)；此外，由于所述金属位线之故，本发明的半导体存储器因其较低的导线阻值而具有更快速的存取时间(在驱动寄生电容时，具较短的RC时间)。字线与位线的新颖排列实现了特别高的储存密度，即使所述鳍形物间隔小于50nm(即F＜50nm)。
较佳为，各所述位线包含了多个位线部分，其具有一第一与第二位方向两者之一；较佳为，所述位线具有一所谓的锯齿状形状，其中所述位线是以一锯齿状或z字形的方式而排列于一位线平面中。在此例中，彼此连接的所述位线部分的位线方向是沿着在该第一与该第二为元线方向之间的位线两者之一。
所述位线部分最好是具有相同的长度，较佳为，所有的位线皆配置为规律的锯齿图形，且该锯齿图形的锯齿相互啮合(intermesh)，使得该单元阵列(远离可能的边缘区域)可以完全接触连接。
较佳为，各存储区段具有一数量为Nfins的鳍形物，且各所述位线部分电性连接至在该位线方向上邻近的不同鳍形物中最多Nfins/10的接触区域；因此，所述位线部分仅延伸于整体单元阵列的其中一小部份上，且特别是最多横越存在于该存储单元阵列中的所述鳍形物的十分之一。因此在一般的256×256字线与位线的单元阵列中，该锯齿图形的“振幅”少于约25个鳍形物，较佳为少于10个鳍形物。
在一较佳的排列中，各位线以一锯齿形状的方式而电性连接在该单元阵列中斜向邻近的所述接触区域，因而在此一位线排列中，电性连接至该位线的各接触区域上将产生一“方向改变”。
所述位线最好是具有相同的面积配置，特别是，所述面积配置可通过沿着该字线纵向方向的一鳍形物周期(pitch)的平行位移量而彼此转移至该位线平面中。
较佳为，各所述位线是连接至至少Nmin与至多Nmax的所述接触区域，使得(Nmax□Nmin)/Nmax＜20％为真，因而接触区域数量以及与其电性连接的位线的相对偏移量则落于一低于10％的扰动范围内。因此，所述位线的数量仅与其所电性连接的接触区域数量稍微不同，此可使该位线的电性特性量仅具微小变化，特别是其阻抗，使得连接至所述位线的电子评估调整得以更加简化。更理想的是，所有的位线具有一本质上与其所连接的接触区域数量相同的数量，使得所述位线具有相同的“电性长度”。
较佳为，该鳍形物宽度与该字线宽度相等，且与邻近的字线间的垂直距离相等。该鳍形物宽度，即平行运行的鳍形物相对的侧边区域之间的垂直距离，最好是选择为与该字线宽度及该字线间隔相等，因而产生一正方形的1∶1单元阵列网格；此一单元阵列排列具有最高的储存密度。
较佳为，该半导体存储器具有两位线平面，且于该字线纵轴方向中相邻的位线是排列在不同的位线平面中。如前所述，当该鳍形物宽度、位线宽度、字线宽度以及该字线间隔与该半导体存储器的最小特征尺寸F相符时，这样的实施例特别具有好处；在此例中，一锯齿状的位线可使在邻近位线之间的距离小于该最小特征尺寸F。此问题可通过排列在不同位线平面(亦即在不同的金属平面)中各别相邻的位线而克服，举例而言，奇数的位线是位于一第一位线平面而偶数的位线则位于一进一度远离该半导体基板的第二位平面(其位于一较高的层级)中。较高的位线平面是通过深的接触孔洞而连接至欲连接的所述鳍形场效晶体管的接触区域中。通过此类型的位线配置，能够获得可储存两位的一4F2存储单元；而自NROM存储器中所已知的编程与读取原理亦可使用于此一情形中。
较佳为，所述位线方向相对于该字线与鳍形物纵轴方向旋转一约45°的角度，且该第一与该第二位线方向之间的角度是90°。在具有一方形1∶1单元排列的存储单元中，此一排列方式特别有利且可具有所述位线的一对称配置。
较佳为，所述储存层是捕捉层，而所述绝缘层是氧化物层；该捕捉层最好是由氧化物层(特别是二氧化硅层)所围绕的一氮化物层(特别是一氮化硅层)。在该(控制)栅电极与该沟道区域之间的此一氧化物-氮化物-氧化物排列方式亦称为一ONO堆栈，然而其亦可使用其它的捕捉材料，例如所谓的“硅充足氧化物”或其它未经掺杂的多晶硅或是其它的高介电值k的材料。此种捕捉层具有大缺陷状态(即所谓的“捕捉状态”)密度，其适于捕捉与发射电荷载流子(电子或电洞)。
因此本发明较佳为提供了一种非易失性半导体存储器于一“虚拟接地”排列(VGA)中，其具有每一位为2F2的单元阵列密度，其中所述位线为锯齿状形式且位于该第一与第二金属平面(位线平面)两者之一中，因而产生了一具有平面NROMs之储存密度的存储器排列，其具有一可调整的读取电流、通过该鳍形场效晶体管排列的“双重栅极”效应、以及一较佳的尺寸弹性与通过所述金属位线而对各存储单元存取的一较快的存取时间；亦可于非常靠近的鳍形物(其中F＜50nm)中，达成此一非常高的每一位2F2的储存密度。
附图说明
本发明将参考伴随的附图而以下述的较佳实施例加以详细说明，其中：
图1为适用于本发明的一半导体存储器的一第一鳍形场效晶体管排列的简单截面示意图；
图2为适用于本发明的一半导体存储器的一第二鳍形场效晶体管排列的简单截面示意图；
图3为适用于本发明的一半导体存储器的一第三鳍形场效晶体管排列的简单截面示意图；
图4为根据本发明的半导体存储器的一较佳实施例的一存储单元阵列的简单平面示意图，其中所述锯齿状位线排列在该第一与第二金属平面两者之一中；
图5为沿着图4的A-A线的截面示意图，其说明了所述位线的方向；以及
图6为根据本发明的半导体存储器的另一较佳实施例的一存储单元阵列的简单平面示意图，其中所述锯齿状位线运行于同一金属平面中。
具体实施方式
图1为适用于本发明的一半导体存储器的一鳍形场效晶体管排列的简单截面示意图；为更清楚说明，在此一截面图中省略了位线的描述以及位于一较高层级的结构。
图1的截面图是运行于一垂直于所述鳍形物FIN的鳍形物纵向方向的平面；在此一实施例中，所述鳍形物FIN具有一本质上为矩形的截面，其具有一鳍形物顶侧10与相对的鳍形物侧边区域12；图1的截面是经由一字线WL而沿其纵向方向运行。该字线纵向方向是以一箭号(WL)加以表示。在该字线WL以及形成于该鳍形物FIN中的沟道区域之间具有一储存层14，所述的储存层即为一捕捉层，该储存层14最好是由薄氧化物壁16所围绕的氮化物所组成。
由适当的电位条件而在该晶体管沟道中所产生的热电子可克服氧化物层18并穿透至该储存层14中而作为所谓的“沟道热电子(CHE)”，其存在于他储存层14中并以一已知方式产生该鳍形场效晶体管的容限电压的偏移，因此而能够编程一“位”。相较于平面组件而言，由于该沟道区域上(特别适从该鳍形物侧边区域12)的该字线WL的“双重栅极”效应，该鳍形场效晶体管的尺寸弹性可因而或得提升。为产生此种鳍形场效晶体管排列，适合使用的是SOI(绝缘层上覆硅)基板，特别是在此情形中，由半导体材料所制成(且最好是由硅所制成)的脊形的鳍形物是排列在一埋藏的氧化物层BOX上，其系部分位于一硅基板上。所述鳍形物FIN是形成于该顶部硅层(主体硅层)中。
图1所示的所述鳍形物FIN的宽度，亦即相对的鳍形物侧边区域12之间的垂直距离，最好是小于100nm，特别是最好小于50nm；其整体结构是由一绝缘层20所围绕，特别是由一氮化物层所围绕。
图2为适用于本发明的一半导体存储器的另一鳍形场效晶体管排列的简单截面示意图；在此例中，该截面方向与图1所示者相同，且相同或相似的特征是以相同的组件符号加以标记，因而能够省略重复部分的说明。
与图1所示的鳍形场效晶体管不同的是，在图2所说明的例子中，该储存层14是以通过一氧化物层18而与该鳍形物顶侧10隔开的方式而排列，该储存层14亦沿着该鳍形物侧边区域12而延伸。在一般的方式中，该储存层14是通过绝缘层16、18而与所述接触区域(图中未示)与该鳍形物FIN的沟道区域以及该字线(栅电极)电性绝缘；位于该字线WL与该鳍形物FIN之间的储存层排列较佳为一所谓的ONO堆栈，其中一氮化硅层是埋嵌在两二氧化硅层之间。根据该储存层14的方向，如图2所示的鳍形场效晶体管亦称为一所谓的“自动分行(wrap around)”存储器鳍形场效晶体管。
图3说明了同样适用于本发明的半导体存储器的鳍形场效晶体管的另一种变化，图3所示的截面方向与图1及图2所示者相同，在图3所示的鳍形场效晶体管的变化例中，该储存层14仅沿着该鳍形物侧边区域12而排列，且由一绝缘层18而隔开来；在该鳍形物顶侧10上并没有储存层14，相较之下，其因而形成了一所谓的“双侧边ONO”存储器鳍形场效晶体管。
图4说明了本发明的一半导体存储器的第一较佳实施例的简化平面图。
由半导体材料所制成的所述脊形鳍形物FIN1、FIN2是从该附图的平面中顶部至底部而运行；该鳍形物纵向方向是由方向箭头(FIN)所表示。在图4所示的实施例中，鳍形物FIN1、FIN2具有一对应至该半导体存储器的最小结构宽度的鳍形物宽度F。在该鳍形物纵向方向(FIN)中，具有高度与轻微掺杂的半导体区段两者之一。在图4中以点状图形表示的该高度掺杂区段形成了电传导性掺杂的接触区域S/D(该鳍形场效晶体管的源极与漏极区域)，在该鳍形场效晶体管沟道所形成的一沟道区域各排列在该鳍形物纵向方向(FIN)上相邻的两接触区域S/D之间。
所述字线WL1、WL2是垂直该齐形物纵向方向(FIN)而运行，所述字线的方向是表示为方向箭号(WL)。所述字线WL1、WL2形成了该鳍形场效晶体管的(控制)栅电极，且运行于所述鳍形物FIN1、FIN2的该沟道区域上。各字线WL1、WL2以各鳍形物FIN1、FIN2而具有精确的一交叉点。在图4所示的实施例中，所述字线WL1、WL2的宽度以及相邻的字线之间的距离为F，亦即该半导体存储器的最小结构宽度。位线BL1、BL2是以锯齿状的形式运行于由所述字线WL1、WL2与所述鳍形物FIN1、FIN2所形成的矩阵形式单元阵列上。
所述位线BL1、BL2是由彼此连接的多个位线部分22、24所组成，该第一位线部分22是运行于一第一位线方向(BL1)而该第二位线部分24是运行于一第二位线方向(BL2)；所述位线方向(BL1)、(BL2)相对于该字线纵向方向(WL)以及该鳍形物纵向方向(FIN)而呈倾斜运行。在图4所示的实施例中，所述位线方向(BL1)、(BL2)相对于该字线纵向方向(WL)与该鳍形物纵向方向(FIN)的倾斜角各约为45°；较佳为，各所述位线BL1、BL2是以锯齿状形式运行于两相邻的鳍形物FIN之间。举例而言，该位线BL1是以锯齿状形式运行于该鳍形物FIN1与该鳍形物FIN2之间，各所述位线部分22、24分别以该位线方向(BL1)与(BL2)而延伸于所述鳍形物FIN1与FIN2之间。
所述位线BL1、BL2运行于形成在所述鳍形物FIN1、FIN2中的所述接触区域S/D上。所述金属位线BL是经由接触孔洞而电性连接至下方的接触区域S/D。在图4所示的实施例中，所述位线BL的宽度与该半导体存储器的最小结构宽度F相等，其具有的效应是在一位线平面上的相邻位线BL之间的最小距离可转而小于该最小特征尺寸F，而此一问题可通过形成于该第一或是该第二金属平面中的位线而获得解决。举例而言，该位线BL1是形成于该第一(最底部)金属平面，且由图4中的实线加以表示；相较之下，该位线BL2是形成于相邻较高的第二金属平面，并以图4中的虚线加以表示；其实现了一种具有可储存两位的4F2存储单元的高密度存储单元阵列。该4F2存储单元则图标于图4中。
虽然图4中所描述的锯齿状位线行是代表了本发明的半导体存储器的最佳实施变化例，然其亦可使用以一倾斜方式运行的其它位线图形；在所达到的位线排列的一实施例中，其并非仅仅连接了两彼此相邻的鳍形物FIN1、FIN2，而是连接了一个较大数量(例如小于20，较佳为小于10)的鳍形物。在所述位线平面中的所述位线BL的图形最好是相同的，使得所述位线BL具有相同的面积配置。特别是，各位线可通过沿着该字线纵向方向(WL)的一鳍形物周期(pitch；2F)的平行位移量而彼此转移至相邻的位线的面积配置中。
图5为沿着图4的A-A线的截面示意图；其中所述鳍形物FIN1、FIN2与FIN3仅作为示意性说明。所述鳍形物FIN1、FIN2、FIN3是形成于由FIN_E所表示的鳍形场效晶体管平面中。一接触孔洞平面KL_E位于该鳍形场效晶体管平面FIN_E上，所述接触孔洞KL是经由此接触孔洞平面而字上方的第一金属平面M1_E延伸至所述鳍形场效晶体管的所述接触区域S/D。位于形成在该第一金属平面(第一位线平面)M1_E中的两位线BL1、BL2间则是运行于上方的第二金属平面M2_E上的一位线BL2，该金属位线BL2经由一“深”接触孔洞KL而连接至该鳍形物FIN2的该接触区域S/D：所述位线BL因此运行于该第一M1_E与该第二M2_E两者之一中，使得所述平面之间的距离可小于该最小特征尺寸F。
图6以一简单平面示意图说明了根据本发明的半导体存储器的一第二较佳实施例的一存储单元阵列；在图4中已经说明的特征在此处具有相同的组件符号而不再重复说明。相较于图4所示的实施例，图6的存储单元阵列仅具有位于一单一金属平面(位线平面)的位线BL。由于给定了与位线BL宽度相同的该半导体存储器的一最小结构宽度F，因而需要选择一不同尺寸的所述鳍形物FIN1、FIN2的鳍形物宽度以及所述位线WL1、WL2与位线间隔的宽度。由于所述位线BL相对于该字线纵向方向(WL)与该鳍形物纵向方向(FIN)是以一45°的角度运行，因此该鳍形物与该字线宽度以及该字线间隔为
因而该存储单元可被放大为
的—存储单元。在如图6所示的一“虚拟接地阵列(VGA)”排列中的该存储单元阵列的整合密度因而小于图4所示者，然由于其仅需要一位线平面，因而其制作过程较为简单。
附图标记说明
10 鳍形物顶侧
12 鳍形物侧边区域
14 储存层(捕捉层)，例如氮化物
16 绝缘层，例如氧化物
18 鳍形物顶侧与储存层之间的绝缘层
20 绝缘层
22 第一位线部分
24 第二位线部分
BL 位线
(BL1) 第一位线方向
(BL2) 第二位线方向
BOX 埋层氧化物层
FIN 由半导体材料制成的脊形鳍形物
(FIN) 鳍形物纵向方向
KL_E 接触孔洞平面
M1_E 第一金属或位线平面
M2_E 第二金属或位线平面
S/D 接触区域
WL 字线
(WL) 字线的方向
Claims (11)
1.一种半导体存储器，其具有
-由半导体材料制成的多个脊形鳍形物(FIN)，其彼此间隔开且其鳍形物纵轴方向((FIN))彼此平行运行，多个沟道区域与传导性掺杂接触区域(S/D)则形成于各所述鳍形物(FIN)中，且该沟道与接触区域是一个接着一个地排列在该鳍形物纵轴方向((FIN))；
-字线(WL)，其与该鳍形物纵轴方向((FIN))垂直排列且彼此平行，并作为栅极电极而跨过该多个等沟道区域以控制其电传导性，所述字线(WL)与该接触与沟道区域电性绝缘；
-多个储存层(14)，其用于捕捉与输出电荷载流子，至少一所述储存层(14)在各沟道区域及指定至该沟道区域的字线(WL)间是以借助于一绝缘层(16，18)所围绕的方式排列；以及
-多个位线(BL)
--其以对于该字符纵轴方向(WL))以及对于该鳍形物纵轴方向((FIN))为倾斜的方式排列，
--所述位线(BL)各包含了至少一第一与一第二位线部分(22，24)，
--该第一位线部分(22)的纵轴与一第一位线方向((BL1))平行运行而该第二位线部分(24)的纵轴与一第二位线方向((BL2))平行运行，该第二位线方向((BL2))相对于该第一位线方向((BL1))则旋转了一非零度的角度；以及
--各所述位线(BL)电性连接至所述多个接触区域(S/D)，在连接至所述位线(BL)其-的同一鳍形物(FIN)的两接触区域(S/D)间排列有一未连接至此一位线(BL)的接触区域(S/D)。
2.如权利要求1所述的半导体存储器，其中各所述位线(BL)包含了具有一第一((BL1))与第二((BL2))位线方向的其一的多个位线部分(22，24)。
3.如前述各项权利要求中任一项所述的半导体存储器，其中所述位线部分(22，24)具有相同的长度。
4.如前述各项权利要求中任一项所述的半导体存储器，其中各存储区段具有一数量为Nfins的鳍形物(FIN)，且各所述位线部分(22，24)电性连接至在该位线方向((BL1)，(BL2))上相邻的不同鳍形物(FIN)中最多Nfins/10个的接触区域(S/D)。
5.如前述各项权利要求中任一项所述的半导体存储器，其中所述位线具有相同的面积配置。
6.如前述各项权利要求中任一项所述的半导体存储器，其中各所述位线(BL)连接至至少Nmin与至多Nmax个所述接触区域(S/D)，并使得(Nmax□Nmin)/Nmax＜20％为真。
7.如前述各项权利要求中任一项所述的半导体存储器，其中该鳍形物宽度与该字线宽度相等，且与邻近的字线(WL)间的垂直距离相等。
8.如前述各项权利要求中任一项所述的半导体存储器，其具有两位线平面(M1_E，M2_E)，且于该字线纵轴方向((WL))中相邻的位线(BL)是排列在不同的位线平面(M1_E，M2_E)中。
9.如前述各项权利要求中任一项所述的半导体存储器，其中所述位线方向((BL1)，(BL2))相对于该字线与鳍形物纵轴方向旋转了一个约45°的角度，且该第一((BL1))与该第二((BL2))位线方向间的角度是90°。
10.如前述各项权利要求中任一项所述的半导体存储器，其中所述储存层(14)是捕捉层，而所述绝缘层(16，18)是氧化物层。
11.如权利要求9所述的半导体存储器，其中该半导体材料是硅，该捕捉层是氮化硅层，而该氧化物层是二氧化硅层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10241171.9 | 2002-09-05 | ||
| DE10241171A DE10241171A1 (de) | 2002-09-05 | 2002-09-05 | Wort- und Bitleitungsanordnung für einen FINFET-Halbleiterspeicher |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1682372A true CN1682372A (zh) | 2005-10-12 |
| CN100435338C CN100435338C (zh) | 2008-11-19 |
Family
ID=31724385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB038212390A Expired - Fee Related CN100435338C (zh) | 2002-09-05 | 2003-08-21 | 鳍形场效晶体管半导体存储器的字线和位线排列 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US20050199913A1 (zh) |
| EP (1) | EP1535334B1 (zh) |
| JP (1) | JP2005538539A (zh) |
| CN (1) | CN100435338C (zh) |
| AU (1) | AU2003255473A1 (zh) |
| DE (2) | DE10241171A1 (zh) |
| TW (1) | TW200405557A (zh) |
| WO (1) | WO2004023556A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104078466B (zh) * | 2013-03-26 | 2017-02-08 | 中国科学院微电子研究所 | Flash器件及其制造方法 |
| CN106935258A (zh) * | 2015-12-29 | 2017-07-07 | 旺宏电子股份有限公司 | 存储器装置 |
| CN109427791A (zh) * | 2017-08-30 | 2019-03-05 | 三星电子株式会社 | 半导体器件 |
| WO2023071141A1 (zh) * | 2021-10-29 | 2023-05-04 | 长鑫存储技术有限公司 | 一种半导体结构及其制作方法 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10220923B4 (de) * | 2002-05-10 | 2006-10-26 | Infineon Technologies Ag | Verfahren zur Herstellung eines nicht-flüchtigen Flash-Halbleiterspeichers |
| US7629640B2 (en) * | 2004-05-03 | 2009-12-08 | The Regents Of The University Of California | Two bit/four bit SONOS flash memory cell |
| DE102004023985B4 (de) * | 2004-05-14 | 2007-12-27 | Infineon Technologies Ag | Verfahren zum Herstellen einer Wortleitung eines Speicherbausteins und Verwendung des Verfahrens zur Herstellung eines FIN-FET Transistors |
| JP2006041354A (ja) | 2004-07-29 | 2006-02-09 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| US7423310B2 (en) * | 2004-09-29 | 2008-09-09 | Infineon Technologies Ag | Charge-trapping memory cell and charge-trapping memory device |
| DE102004055929B4 (de) * | 2004-11-19 | 2014-05-22 | Qimonda Ag | Nichtflüchtige Speicherzellen-Anordnung |
| KR100640620B1 (ko) * | 2004-12-27 | 2006-11-02 | 삼성전자주식회사 | 트윈비트 셀 구조의 ｎｏｒ형 플래쉬 메모리 소자 및 그제조 방법 |
| WO2007026391A1 (ja) * | 2005-08-30 | 2007-03-08 | Spansion Llc | 半導体装置およびその製造方法 |
| US7773412B2 (en) * | 2006-05-22 | 2010-08-10 | Micron Technology, Inc. | Method and apparatus for providing a non-volatile memory with reduced cell capacitive coupling |
| US7589019B2 (en) * | 2006-05-31 | 2009-09-15 | Infineon Technologies, Ag | Memory cell array and method of forming a memory cell array |
| US7608504B2 (en) * | 2006-08-30 | 2009-10-27 | Macronix International Co., Ltd. | Memory and manufacturing method thereof |
| US7817454B2 (en) * | 2007-04-03 | 2010-10-19 | Micron Technology, Inc. | Variable resistance memory with lattice array using enclosing transistors |
| US7723786B2 (en) * | 2007-04-11 | 2010-05-25 | Ronald Kakoschke | Apparatus of memory array using FinFETs |
| US8779495B2 (en) * | 2007-04-19 | 2014-07-15 | Qimonda Ag | Stacked SONOS memory |
| US7700427B2 (en) * | 2007-06-13 | 2010-04-20 | Qimonda Ag | Integrated circuit having a Fin structure |
| US7742328B2 (en) * | 2007-06-15 | 2010-06-22 | Grandis, Inc. | Method and system for providing spin transfer tunneling magnetic memories utilizing non-planar transistors |
| JP4518180B2 (ja) * | 2008-04-16 | 2010-08-04 | ソニー株式会社 | 半導体装置、および、その製造方法 |
| US20090303794A1 (en) * | 2008-06-04 | 2009-12-10 | Macronix International Co., Ltd. | Structure and Method of A Field-Enhanced Charge Trapping-DRAM |
| US8148776B2 (en) * | 2008-09-15 | 2012-04-03 | Micron Technology, Inc. | Transistor with a passive gate |
| CN103137695B (zh) * | 2011-12-02 | 2015-08-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体存储单元及其制造方法 |
| US20130339603A1 (en) * | 2011-12-23 | 2013-12-19 | Feng Zhu | Method, apparatus and system for determining access to a memory array |
| US20140048867A1 (en) * | 2012-08-20 | 2014-02-20 | Globalfoundries Singapore Pte. Ltd. | Multi-time programmable memory |
| CN105633088B (zh) * | 2014-11-20 | 2018-10-26 | 上海华虹集成电路有限责任公司 | 防止eeprom被紫外线擦写的版图实现方法 |
| US11450675B2 (en) * | 2018-09-14 | 2022-09-20 | Intel Corporation | One transistor and one ferroelectric capacitor memory cells in diagonal arrangements |
| KR20200111582A (ko) * | 2019-03-19 | 2020-09-29 | 삼성전자주식회사 | 다방향 채널 트랜지스터 및 그 트랜지스터를 포함한 반도체 소자 |
| US10978459B2 (en) * | 2019-09-05 | 2021-04-13 | Nanya Technology Corporation | Semiconductor device with bit lines at different levels and method for fabricating the same |
| US11177280B1 (en) | 2020-05-18 | 2021-11-16 | Sandisk Technologies Llc | Three-dimensional memory device including wrap around word lines and methods of forming the same |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2681285B2 (ja) * | 1988-09-19 | 1997-11-26 | 富士通株式会社 | 半導体記憶装置 |
| US5411905A (en) * | 1994-04-29 | 1995-05-02 | International Business Machines Corporation | Method of making trench EEPROM structure on SOI with dual channels |
| JP3185540B2 (ja) * | 1994-06-10 | 2001-07-11 | 松下電器産業株式会社 | 半導体集積回路 |
| JP2638487B2 (ja) * | 1994-06-30 | 1997-08-06 | 日本電気株式会社 | 半導体記憶装置 |
| DE19600422C1 (de) * | 1996-01-08 | 1997-08-21 | Siemens Ag | Elektrisch programmierbare Speicherzellenanordnung und Verfahren zu deren Herstellung |
| US6768165B1 (en) * | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
| DE19843979C1 (de) * | 1998-09-24 | 2000-03-02 | Siemens Ag | Speicherzellenanordnung mit ferroelektrischem oder dynamischen Speicherzellen und entsprechendes Herstellungsverfahren |
| US6320780B1 (en) * | 1999-09-28 | 2001-11-20 | Infineon Technologies North America Corp. | Reduced impact from coupling noise in diagonal bitline architectures |
| DE10038877A1 (de) * | 2000-08-09 | 2002-02-28 | Infineon Technologies Ag | Speicherzelle und Herstellungsverfahren |
| US6413802B1 (en) * | 2000-10-23 | 2002-07-02 | The Regents Of The University Of California | Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture |
-
2002
- 2002-09-05 DE DE10241171A patent/DE10241171A1/de not_active Withdrawn
-
2003
- 2003-08-21 AU AU2003255473A patent/AU2003255473A1/en not_active Abandoned
- 2003-08-21 CN CNB038212390A patent/CN100435338C/zh not_active Expired - Fee Related
- 2003-08-21 WO PCT/EP2003/009294 patent/WO2004023556A1/de active IP Right Grant
- 2003-08-21 DE DE50308471T patent/DE50308471D1/de not_active Expired - Lifetime
- 2003-08-21 EP EP03793745A patent/EP1535334B1/de not_active Expired - Lifetime
- 2003-08-21 JP JP2004533383A patent/JP2005538539A/ja active Pending
- 2003-08-25 TW TW092123327A patent/TW200405557A/zh unknown
-
2005
- 2005-03-07 US US11/074,345 patent/US20050199913A1/en not_active Abandoned
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104078466B (zh) * | 2013-03-26 | 2017-02-08 | 中国科学院微电子研究所 | Flash器件及其制造方法 |
| CN106935258A (zh) * | 2015-12-29 | 2017-07-07 | 旺宏电子股份有限公司 | 存储器装置 |
| CN109427791A (zh) * | 2017-08-30 | 2019-03-05 | 三星电子株式会社 | 半导体器件 |
| CN109427791B (zh) * | 2017-08-30 | 2023-07-04 | 三星电子株式会社 | 半导体器件 |
| WO2023071141A1 (zh) * | 2021-10-29 | 2023-05-04 | 长鑫存储技术有限公司 | 一种半导体结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1535334A1 (de) | 2005-06-01 |
| JP2005538539A (ja) | 2005-12-15 |
| CN100435338C (zh) | 2008-11-19 |
| WO2004023556A1 (de) | 2004-03-18 |
| DE10241171A1 (de) | 2004-03-18 |
| US20050199913A1 (en) | 2005-09-15 |
| EP1535334B1 (de) | 2007-10-24 |
| TW200405557A (en) | 2004-04-01 |
| DE50308471D1 (de) | 2007-12-06 |
| AU2003255473A1 (en) | 2004-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1682372A (zh) | 鳍形场效晶体管半导体存储器的字线和位线排列 | |
| USRE46522E1 (en) | Memory device, manufacturing method and operating method of the same | |
| JP7035221B2 (ja) | トランジスタ、トランジスタのアレイ、コンデンサと高さ方向に延伸するトランジスタと個別に含むメモリセルのアレイ、及びトランジスタのアレイを形成する方法 | |
| US9379129B1 (en) | Assist gate structures for three-dimensional (3D) vertical gate array memory structure | |
| CN1689162A (zh) | 高密度氮化物只读存储器鳍形场效晶体管 | |
| CN1773709A (zh) | 多位闪速存储器件及其操作方法 | |
| CN1841748A (zh) | 三维存储装置及其制造和操作方法 | |
| KR102359067B1 (ko) | 메모리 회로 | |
| CN1670961A (zh) | 自对准分离栅与非型快闪存储器及制造工艺 | |
| CN103226973A (zh) | Nand快闪存储器单元、nand快闪存储器阵列及其操作方法 | |
| CN1855511A (zh) | 具有电荷捕获存储单元的半导体存储器及其制造方法 | |
| US9991276B2 (en) | Semiconductor device | |
| CN1901200A (zh) | 非易失存储器及其制造方法 | |
| CN1637949A (zh) | 具有加强编程和擦除功能的与非闪速存储器及其制造方法 | |
| CN1653615A (zh) | 非易失半导体闪存及制造方法 | |
| CN1828935A (zh) | 半导体元件及其制造方法与记忆体元件及其操作方法 | |
| TW200408120A (en) | Semiconductor memory with vertical memory transistors in a cell array arrangement with 1-2F<SP>2</SP> cells | |
| US9865614B2 (en) | Semiconductor device | |
| US7053447B2 (en) | Charge-trapping semiconductor memory device | |
| JP2006086522A (ja) | 電荷捕獲半導体メモリデバイス | |
| US7136301B2 (en) | Semiconductor memory device and driving method thereof | |
| CN1828900A (zh) | 含具有垂直栅电极的晶体管的半导体器件及其制造方法 | |
| KR101362219B1 (ko) | 바디를 공유하는 메모리 셀 스트링 스택 및 이를 이용한 메모리 어레이 | |
| CN1816913A (zh) | 非易失性半导体存储器 | |
| CN113707205A (zh) | 闪存阵列的擦除方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081119 Termination date: 20090821 |