CN1656385A - 用于集成电路的具有固定输出电压的单元 - Google Patents

Abstract

本发明涉及一种可测试的集成电路。为了在这种电路的某些点上替换地和VDD，该电路包含一个单元(34)，该单元包含触发器(11)和能够在该电路处于操作模式时设置输出电压的装置(31)。这些用于设置输出电压的装置由控制信号(15)控制，该控制信号取决于指示信号处于测试模式或操作模式的模式信号。

Description

用于集成电路的具有固定输出电压的单元

发明领域

本发明涉及可测试的集成电路领域，当该电路处于操作模式时，其中的一些点(points)连接到地或连接到固定电压。

发明背景

在大部分集成电路中，当该电路运行时，电路中的一些点需要保持在固定的电压。例如，该电路的一些点常常连接到“地”或“VDD”，这意味着这些点分别具有，例如，等于0或5伏特的电压。这些点呈现出对静电放电敏感的缺陷，其具有破坏集成电路的危险。而且，这些点不能被测试，因为即使电路处于测试模式时，它们仍具有固定的电压。在集成电路测试步骤中，这带来了测试覆盖率降低的缺点。

为了消除这些不利情况，这些点被一些在集成电路处于操作模式时传递固定输出电压的单元(cell)替代。这些单元包含触发器，在测试步骤期间，所述触发器可以与测试链结合在一起。当电路处于测试模式时，有可能使该单元的输出电压改变。因此，借助于该单元，在操作模式中具有固定电压的这些点可以在测试模式中进行测试。所以这样可增加测试覆盖率。而且，这样的触发器对静电放电不是很敏感。这样减少了这种放电破坏集成电路的危险。

由申请人投放市场的称为CMOS18的单元是这种单元的一个例子。该单元包含触发器，该触发器具有两个输出并且由时钟激活。该触发器接收一个指示该电路处于测试模式还是处于操作模式的信号。在操作模式中，当时钟有效时，触发器的输出之一具有固定的正电压，另一个输出是0电压。因此而将该触发器两个输出中的一个作为该单元的输出，该单元能够替换该集成电路一些点上的地或电压VDD。

这种单元的缺陷在于以下事实，即为了在操作模式中获得固定的输出电压，当该电路处于操作模式时，该单元持续地被时钟激活。这使其产生相当大的电流消耗。在某些应用中，电流消耗是关键的数据。在用电池工作的便携式应用诸如便携式电话中尤其如此。

发明概述

本发明的一个目的是减少集成电路中的电流消耗。

该目的借助于涉及一种集成电路的本发明的第一目的来实现，该集成电路包含一个单元，当该集成电路处于操作模式时，该单元的一个输出具有固定的输出电压，所述单元包含触发器和当该电路处于操作模式时用于设置输出电压的装置，所述装置通过控制信号来控制，该控制信号取决于指示电路处于操作模式或处于测试模式的模式信号。

本发明得益于以下事实，即在操作模式中，现有技术的触发器并不起时序(sequential)作用。然而，在测试模式中，该触发器却起到时序的作用，因为其特别地与移位寄存器集成在一起。因此，当电路处于测试模式时，不能取消时钟，但是当电路处于操作模式时，却能够取消时钟，于是触发器不再起任何时序作用。

根据本发明，当集成电路处于操作模式时，时钟不必为触发器而有效，因为此时的输出电压是由和所述时钟无关的控制信号来控制的。该控制信号可以是，例如，模式信号。当电路处于操作模式时这是固定的。所以电路处于操作模式时，输出电压是固定的。

因为时钟没有为触发器而有效，所以当电路处于操作模式时，单元的功耗降低。结果，集成电路的功耗降低。

在本发明第一目的的第一实施例中，触发器是具有连接到输出的输入和受控于控制信号的异步重置0(reset-to-zero)装置或异步置1(set-to-one)装置的D型触发器，该触发器的输出对应该单元的输出。

根据该实施例，控制信号是初始化信号。如果触发器包含异步重置0装置，那么该初始化信号允许输出电压变为0。当电路变化为操作模式时，该初始化信号被发送到触发器。信号的发送是由一个管理电路从测试模式转变为操作模式的处理器控制的。所以，当模式信号改变时，发送该初始化信号。所以该初始化信号取决于模式信号。从而，“控制信号取决于模式信号”的表达应该理解为意指控制信号可以等同于模式信号或借助于，例如，处理器从模式信号获得。

当触发器的重置0装置接收初始化信号时，触发器的输出变为0电压。然后，只要电路处于操作模式，那么将如下文中看到的那样，触发器的输出保持为零。这与触发器接收的时钟无关。从而当电路处于操作模式时，时钟可在触发器的电平处被去活(deactivate)。如果希望在单元的输出获得电压VDD，那么采用具有置1装置的异步触发器。

在本发明的第一目的的第二实施例中，该单元还包括一个逻辑电路，该逻辑电路具有连接到触发器的输出的第一输入，受控于模式信号的第二输入以及对应于该单元输出的输出，当该电路处于操作模式时，所述逻辑电路能够在其输出端传递一个作为所述模式信号的函数的电压。

根据该实施例，控制信号是指示电路处于操作模式或处于测试模式的模式信号。该信号存在于所有的可测试电路中。因此，本发明的第二优选实施例可以使用在所有可测试的集成电路中。当电路处于测试模式时，模式信号等于，例如，VDD，而当电路处于操作模式时，模式信号等于0。当电路处于操作模式时，连接到触发器的逻辑电路传递一个不依赖于触发器的输出而仅依赖于模式信号的电压。因此，当电路处于操作模式时，时钟可在触发器的电平处被去活。

本发明的第二目的涉及一种集成电路，该集成电路包含当该集成电路处于操作模式时具有固定输出电压的输出的第一单元，以及包含触发器和逻辑电路的第二单元，所述逻辑电路具有连接到触发器的输出的第一输入，连接到第一单元的输出的第二输入以及相应于第二单元的输出的输出，并且当该电路处于操作模式时，能够在其输出上传递一个作为第一单元输出电压的函数的电压。

与包含根据本发明第一目的的第二实施例的单元的电路相比，这种电路能够较好地被测试。实际上，在包含根据本发明第一目的的第二实施例的单元的电路中，该单元逻辑电路的第二输入不能被测试。实际上，当电路处于测试模式时，它们的电压等于模式信号。当电路处于测试模式时，如果一个点的电压不能改变，则该点不能被测试。

相反地，在以上所定义的电路中，第二单元逻辑电路的第二输入可被测试，因为它的电压等于第一单元的输出电压，其在电路处于测试模式时可以变化。第一单元可以是，例如，根据本发明第一目的的第二实施例的单元。在这种情况下，该集成电路仅有一个不能被测试的点，其为第一单元的逻辑电路的第二输入。

附图的简要描述

结合下文中所描述的实施例，通过非限制性的实例描述，本发明的这些和其他方面都是显然和将被阐明的。

在附图中：

图1示出了根据本发明第一目的的第一实施例的集成电路的结构图；

图2示出了图1的集成电路的另一配置的结构图；

图3示出了根据本发明第一目的的第二实施例的集成电路的结构图；

图4示出了图3的集成电路的变体的结构图；以及

图5示出了根据本发明第二目的的集成电路的结构图。

优选实施例的描述

图1示出了根据本发明第一目的的第一实施例的集成电路。该电路包含含有该集成电路的基本元件的方框10、第一触发器11和第二触发器12。每一触发器都具有操作输入(D1，D2)、测试输入(DT1，DT2)、模式输入(T1，T2)、时钟输入(CLK1，CLK2)以及连接到操作输入(D1，D2)的输出(Q1，Q2)。时钟信号13允许激活时钟输入(CLK1，CLK2)并且模式信号15允许控制模式输入(T1，T2)。第一触发器11的测试输入DT1用来接收第一测试信号16并且第二触发器12的测试输入DT2用来接收第二测试信号17。第一触发器11包含异步重置0装置R而第二触发器12包含异步置1装置S。初始化信号14允许控制这些异步重置0装置R和置1装置S。第一触发器11及其异步量置0装置R构成第一单元18。第二触发器12及其异步置1装置S构成第二单元19。

在随后的讨论中，所考虑的各种信号都是逻辑信号。例如，“逻辑0”对应于0伏特而“逻辑1”对应于等于VDD的电压。

方框10可划分为一个含有逻辑电路的组合逻辑和当电路处于测试模式时形成测试链的触发器。当该电路处于测试模式时，第一触发器11和第二触发器12与该测试链结合。该测试包括使组合逻辑和触发器的输入改变并且对起因于这种输入变化的组合逻辑和触发器的输出进行观察。这种测试技术在，例如，1994年1月3日申请的美国专利5574853中被描述。

该测试的一个特别目的是检验该电路的点是否因为集成电路制造期间的预置而没被“粘到(stuck)”特定电压。为了获得该电路的合适的可测性，当该电路处于测试模式时，必须能够使该电路的所有点的电压改变。所以，将不同的测试向量应用到组合逻辑以及触发器的输入，以便使得该电路的所有点改变。当一点具有0值，而作为施加测试向量的结果它应当具有1值时，就说该电路的这一点被“粘到0”。

当图1的集成电路处于测试模式时，模式信号15具有值1。其结果就是在时钟信号13的上升沿，触发器的输出Q1和Q2复制测试输入DT1和DT2的值。通过向测试输入DT1和DT2发送不同的第一测试信号16和不同的第二测试信号17，触发器11和12的输出Q1和Q2能被改变以便测试它们。因此，当集成电路处于测试模式时，触发器11和12的操作与现有技术单元CMOS18的操作相同。

当图1的集成电路处于操作模式时，模式信号15的值为0。其结果就是在时钟信号13的上升沿，触发器的输出Q1和Q2复制操作输入D1和D2的值。

现在让我们考虑第一触发器11。当该电路改变到操作模式时，初始化信号14被发送到异步重置0装置R。该初始化信号14可以是，例如，时间片，其效果是使异步重置0装置R被触发。因为当模式信号改变时产生所述时间片，所以初始化信号14依赖于模式信号。例如，借助于一个具有模式信号输入并且当其输入具有下降沿时能够发出时间片的电路，该初始化信号14可以由模式信号得到。也可以通过一个包含存储有时刻的存储器的电路来产生该初始化信号14，在所述时刻上，该电路改变到操作模式。当这样的时刻发生时，该电路产生初始化信号14。在这个特别的时刻，模式信号从1变为0，该初始化信号14确实取决于模式信号。

当异步重置0装置R被初始化信号14触发时，其结果是输出Q1变为0。操作输入D1连接到输出Q1，该操作输入D1也变为0。因此，如果时钟信号13具有上升沿，那么输出Q1保持为0，因为其复制了操作输入D1。如果时钟信号13未示出上升沿，那么输出Q1也保持为0。所以当信号处于操作模式时，第一触发器11的输出Q1一直保持为0并且因此独立于时钟信号。所以当电路处于操作模式时，便可能使时钟信号13在时钟输入CLK1的电平处被去活。那么这可减少第一触发器11的功耗。

当电路处于操作模式时，第一触发器11的输出Q1保持为0，该输出Q1可以替换该电路中将被连接到地的点处的地。所以第一单元18具有与现有技术CMOS18单元相同的功能，表现出较低的功耗。

将相似的推理应用到第二触发器12。当异步置1装置S被初始化信号14触发时，其结果是输出Q2变为1。这发生在该电路变为操作模式的时候。因此，只要该电路处于操作模式，第二单元Q2的输出就保持为1，与时钟信号13无关。所以当电路处于操作模式时，便可能使时钟信号13在时钟输入CLK2的电平处被去活。

所以第二触发器12的输出Q2可以替换该电路中必须被连接到VDD的点处的电压VDD。所以第二单元19具有与现有技术单元CMOS18相同的功能，而同时表现出较低的功耗。

图2示出了可在这种电路中使用的另一配置。在该配置中，与第一触发器11一样，第二触发器12包含异步重置0装置R。第二触发器12具有第一输出Q2以及与第一输出互补的第二输出QN2，也就是说，当第一输出Q2具有值0时，第二输出QN2具有值1，反之亦然。

通过采用与图1描述中所用相同的推理，容易发现当该电路处于操作模式时，第二触发器12的第二输出QN2具有值1。因此，通过将第二触发器12的输出QN2作为第二单元19的输出，第二单元19的输出能够替换该电路中必须被连接到VDD的点上的电压VDD。所以，第二单元19具有与现有技术单元CMOS18相同的功能，而同时表现出较低的功耗。

用其它配置来实施本发明也是可能的。例如，对于替接地，可以采用具有异步置1装置的触发器的输出QN。

图3示出了根据本发明的第二优选实施例的集成电路。除了在图1中已经提及的一些元件之外，该电路还包含与门31、或门32以及反相器33。

第一触发器11的输出Q1连接到与门31的第一输入。与门31的第二输入b被模式信号15控制。第一触发器11的操作输入D1连接到与门31的输出c。第一触发器11和与门31形成第三单元34，其以与门31的输出c作为它的输出。

第二触发器12的输出Q2连接到或门32的第一输入a’。或门32的第二输入由借助于反相器33而得到的模式信号15的逻辑反控制。第二触发器12的操作输入D2连接到或门32的输出c’。第二触发器12、或门32以及反相器33形成第四单元35，其以或门32的输出c’作为它的输出。或门32和反相器33形成逻辑电路。

当集成电路处于测试模式时，触发器11和12的操作与图1说明中的详细描述相同。应当看到在测试模式中该电路的某些点不能被测试。实际上与门31的第二输入b和反相器33的输入b’一样不能被测试，因为它们被电路处于测试模式时固定不变的模式信号15所控制。所以当电路处于测试模式时，与图1集成电路中的情况相同，在模式信号15具有值1的情况下，检测这两个输入b和b’是否被粘到1是不可能的。

当图3的集成电路处于操作模式时，模式信号15具有值0。从而，很容易发现与门31的输出c具有值0而或门32的输出c’具有值1。这与第一和第二触发器11和12的输出Q1和Q2无关。因此，当电路处于操作模式时，使时钟信号13在时钟输入CLK1和CLK2的电平处被去活是可能的。那么这样能减少触发器11和12的功耗。

第三单元34的输出c可以替换该电路中必须连接到地的点处的地而第四单元35的输出c’可以替换该电路中必须连接到VDD的点处的电压VDD。所以，第三单元34和第四单元35具有与现有技术CMOS18单元相同的功能，表现出较低的功耗。

应该指出，在某些集成电路中，当该电路处于操作模式时，模式信号15具有值1而非0。

图4示出了在操作模式中模式信号15具有值1时的图3电路的实施例。

在该情况中，所使用的触发器稍微有些不同，以便在模式信号15具有值1时，让触发器的输出(Q1，Q2)复制功能输入(D1，D2)，而当模式信号15具有值0时，让触发器的输出(Q1，Q2)复制测试输入(DT1，DT2)。在该情况中，可能要修改图3的电路以便在操作模式中获得等效的操作。为产生这种情况，如在图3的集成电路中所作的那样，在每一单元中包容一个输出仅取决于模式信号15的逻辑电路就足够了。图4示出了一个在操作模式下当模式信号15具有值1时能获得与图3电路的操作等效的电路。在图4的电路中，反相器33在与门31的第二输入b上，或门32的第二输入b’没有反相器。

自然地，可以使用其他可能更复杂的逻辑电路而不脱离本发明的范围。

借助于图4的电路，很容易发现第三单元34的输出c能够替换该电路中必须连接到地的点处的地，而第四单元35的输出c’能够替换该电路中必须连接到VDD的点处的电压VDD。所以，第三单元34和第四单元35具有与现有技术CMOS18单元相同的功能，表现出较低的功耗。

图5示出了根据本发明的一个变体的集成电路。在该电路中，第三单元34的输出c连接到反相器33的输入b’。

让我们考虑当电路处于操作模式时，模式信号15具有值0的情况。在该情况中，当电路处于操作模式时，与门31的输出c具有值0，而因此，当电路处于操作模式时，或门32的输出c’具有值1。所以，第四单元35的输出c’能够替换该电路中必须连接到VDD的点处的电压VDD。

如果想要一种能替换地的单元，那用一个与门来代替反相器33和或门32。

这种电路的优点在于以下事实，即与图3的电路相比，其包括较少的不能被测试的点。所以，尽管图3电路中反相器33的输入b’不能被测试，但是在图5的电路中它能被测试。实际上，与在图1说明中所描述的一样，当该电路处于测试模式时，可能使第一触发器11的输出Q1改变。因此，容易发现当该电路处于测试模式时，可能使第三单元34的输出c改变。因而可能测试反相器33的输入b’。

自然地，可能使用和第四单元35相同类型的各种单元，以便在电路处于操作模式时传递0电压或等于VDD的电压。这些单元包含一个逻辑电路，该逻辑电路输入中的一个连接到它们的触发器的输出，而其他输入连接到第三单元34的输出。不管这些单元的数量怎样，该集成电路将仅包含单个不能被测试的点，其对应于第三单元34的与门31的第二输入b。

使用其他类型的单元来代替图5的第三单元34也是可能的。当该电路处于操作模式时，这单元将能够传递固定的电压，并且在电路处于测试模式时，该单元具有能够改变的输出电压。例如，能够使用图1集成电路单元中的一个。在该情况中，该电路所有的点都能被测试，因为图1单元中所有的点都能被测试。

动词“包含”及其变体应在广泛的意义上解释，也就是说，不仅不排除与所述动词之后所列元件不同的其他元件的存在，而且不排除已在所述动词之后列出的多个元件以及前置冠词“一个”的多个元件的存在。

Claims (5)

1.一种包含单元(18，34)的集成电路，当该集成电路处于操作模式时该单元具有一个输出电压固定的输出，所述单元包含触发器(11)和用于在该电路处于操作模式时设置输出电压的装置(R，31)，所述装置由控制信号(14，15)控制，该控制信号取决于一个指示该电路是处于操作模式还是处于测试模式的模式信号(15)。

2.如权利要求1所要求的集成电路，其特征在于所述触发器是一个D型触发器，它具有连接到输出(Q1)的输入(D1)和受控于控制信号(14)的异步重置0装置(R)或异步置1装置(S)，该触发器的输出对应于该单元(18，19)的输出。

3.如权利要求1所要求的集成电路，其特征在于所述触发器是一个D型触发器，它具有连接到第一输出(Q2)的输入(D2)、第二输出(QN2)以及受控于控制信号(14)的异步重置0装置(R)或异步设置1装置(S)，该第一输出(Q2)或第二输出(QN2)对应于该单元(19)的输出。

4.如权利要求1所要求的集成电路，其特征在于所述单元(35)还包括一个逻辑电路(32，33)，该逻辑电路具有连接到触发器输出(Q2)的第一输入(a’)、受控于模式信号(15)的第二输入(b’)和对应于该单元(35)的输出的输出(c’)，当该电路处于操作模式时，所述逻辑电路能够在其输出(c’)上传递一个作为所述模式信号(15)函数的电压。

5.一种集成电路，包含：

-第一单元(34)，当该集成电路处于操作模式时，其具有输出电压固定的输出(c)；

-第二单元(35)，包含触发器(12)和逻辑电路(32，33)，所述逻辑电路具有连接到触发器(12)的输出的第一输入(a’)、连接到第一单元(34)的输出(c)的第二输入(b’)和对应于第二单元的输出的输出(c’)，并且当该电路处于操作模式时，能够在其输出(c’)上传递一个作为第一单元(34)输出电压函数的电压。

Images