CN1154046C - 一种检测单板在位的方法 - Google Patents
一种检测单板在位的方法 Download PDFInfo
- Publication number
- CN1154046C CN1154046C CNB011110988A CN01111098A CN1154046C CN 1154046 C CN1154046 C CN 1154046C CN B011110988 A CNB011110988 A CN B011110988A CN 01111098 A CN01111098 A CN 01111098A CN 1154046 C CN1154046 C CN 1154046C
- Authority
- CN
- China
- Prior art keywords
- throne
- veneer
- information
- circuit
- master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Time Recorders, Dirve Recorders, Access Control (AREA)
Abstract
本发明涉及一种检测单板在位的方法,是一种主控板通过背板多主总线检测单板在位的方法。包括背板多主总线,在位信息发送与接收电路以及信息格式四个要素。在各单板上设置单板在位信息接收电路和/或单板在位信息发送电路,并利用背板多主总线连接信息发送与接收电路;各发送电路通过背板总线定时向接收电路上报本板的在位信息;接收电路通过背板总线接收由各发送电路所发送的本板在位信息。可节省背板信号资源,提高检测结果的及时、可靠性。
Description
本发明涉及一种检测技术,更确切地说是涉及一种检测设备框中所插单板是否在位的检测方法。
通常设备框中插设有多块电路板,包括若干业务板和管理各业务板的主控板,其中主控板又包括主用主控板和备用主控板。背板用于连接框内所有单板,即框内所有单板都通过背板总线连接至背板上。
在设备(或系统)运行过程中,主控板需要及时检测本框中所插单板的在位情况,在位包括单板是否确实插置在槽内及其上电情况,以确保系统正常运行和方便故障诊断。
目前通常的在位检测方法有两种:一种是主控板与所有的业务板连接成星型结构,通过检测连接信号线的电平来确定单板是否在位,该方法的优点是实现非常简单,其缺点是由于每块单板均需要一根信号线,故占用的背板总线太多;另一种是主控板通过串口定时查询各业务板状态,如果长时间没有得到响应,则认为该业务板不在位,该方法的优点是减少了占用的背板信号线,但由于有CPU参与,使检测的可靠性降低,此外该方法还无法判断是业务板故障还是业务板不在位,会相对增加软件的工作量,和降低其及时性。
本发明的目的是设计一种主控板检测本框中单板在位的方法与电路,可减少背板信号线资源的占用,同时还能保证检测结果的及时性与可靠性。
实现本发明目的的技术方案是这样的:一种检测单板在位的方法,其特征在于是一种主控板通过背板多主总线检测单板在位的方法,包括:
在各单板上设置单板在位信息接收电路和/或单板在位信息发送电路,并利用背板多主总线连接单板在位信息接收电路与各单板在位信息发送电路;各单板在位信息发送电路通过背板多主总线定时向单板在位信息接收电路上报本板的在位信息;单板在位信息接收电路通过背板多主总线接收由各单板的单板在位信息发送电路所发送的本板在位信息。
所述的单板在位信息,信息码数据至少包括有起始位字段、单板地址字段与包含了单板在位状态的单板信息字段。
所述的单板在位信息,信息码数据还包括有校验位字段和停止位字段;所述的单板信息字段中还包含有单板类型信息。
所述的单板在位信息,信息码格式、各字段长度是采用自定义方式。
所述的背板多主总线是使用同步多主方式单板在位检测总线实现的,进一步包括:在所述的主控板上与各业务板上同时设置单板在位信息发送电路,和仅在主控板上设置单板在位信息接收电路;由单板在位信息发送电路同时进行单板在位信息的数据发送和进行整个单板在位信息数据发送的时钟分发;由单板在位信息接收电路同时进行单板在位信息的数据接收和产生时钟(CLK)。
所述的由单板在位信息发送电路同时进行单板在位信息的数据发送和进行整个单板在位信息数据发送的时钟分发,进一步包括:各单板上电后,由其单板在位信息发送电路根据背板输入的槽位信号生成本板的在位信息,并进行信息码锁存,和在控制电路的控制下进行信息码的并/串转换及经线与驱动或线或驱动后输出到所述的背板多主总线,定时发送信息码;所述的时钟分发,各业务板所使用的时钟(CLK)是从所述的背板多主总线上接收的,主控板上所使用的时钟是通过时钟选择电路,为主用主控板选择使用本板时钟,和为备用主控板选择使用从背板多主总线上接收的时钟(CLK)。
所述的在控制电路的控制下进行信息码的并/串转换及经线与驱动或线或驱动后输出到所述的背板多主总线,定时发送信息码,进一步包括:设置一冲突检测电路和一定时控制电路;由冲突检测电路对所述线与驱动或线或驱动的输出信号及并/串转换后的输出信号进行冲突检测;由定时控制电路根据冲突检测结果控制并/串转换,定时发送信息码。
所述的由单板在位信息接收电路同时进行单板在位信息的数据接收和产生时钟(CLK),进一步包括:由串/并转换电路将信息码转换成并行的单板在位信息数据;由信息处理电路从并行的单板在位信息数据中提取出单板在位信息并存储;由主用主控板的主时钟产生电路产生所述的时钟(CLK),并送主用主控板的串/并转换电路、信息处理电路和送所述的背板多主总线;备用主控板的主时钟产生电路输出禁止,备用主控板的串/并转换电路、信息处理电路所需的时钟(CLK)由背板多主总线提供。
所述的信息处理电路上还设置有CPU接口,供CPU通过软件获取各单板的在位信息。
所述的背板多主总线是使用异步多主方式单板在位检测总线实现的,进一步包括:在所述的主控板上与各业务板上同时设置单板在位信息发送电路,和仅在主控板上设置单板在位信息接收电路;由单板在位信息发送电路同时进行单板在位信息的数据发送和进行整个单板在位信息数据发送的时钟分发;由单板在位信息接收电路同时进行单板在位信息的数据接收和产生时钟(CLK)。
所述的由单板在位信息发送电路同时进行单板在位信息的数据发送和进行整个单板在位信息数据发送的时钟分发,进一步包括:各单板上电后,由其单板在位信息发送电路根据背板输入的槽位信号生成本板的在位信息,并进行信息码锁存,和在控制电路的控制下进行信息码的并/串转换及经线与驱动或线或驱动后输出到所述的背板多主总线,定时发送信息码;所述的时钟分发,各业务板及主控板所使用的时钟(CLK)是由本板的时钟产生电路产生的。
所述的在控制电路的控制下进行信息码的并/串转换及经线与驱动或线或驱动后输出到所述的背板多主总线,定时发送信息码,进一步包括:设置一冲突检测电路和一定时控制电路;由冲突检测电路对所述线与驱动或线或驱动的输出信号及并/串转换后的输出信号进行冲突检测;由定时控制电路根据冲突检测结果控制并/串转换,定时发送信息码。
所述的由单板在位信息接收电路同时进行单板在位信息的数据接收和产生时钟(CLK),进一步包括:由采样判决电路接收来自多主背板总线上的信息码;由串/并转换电路将信息码转换成并行的单板在位信息数据;由信息处理电路从并行的单板在位信息数据中提取出单板在位信息并存储;所述的时钟(CLK),由各板的主时钟产生电路产生。
所述的信息处理电路上还设置有CPU接口,供CPU通过软件获取各单板的在位信息。
本发明的在背板上采用多主总线方式检测单板的在位信息,整个多主方式的单板在位检测总线体系,包括背板多主总线,单板在位信息发送电路、单板在位信息接收电路以及信息码的信息格式四个要素。单板在位信息发送电路定时通过背板多主总线上报单板的在位信息,主控板通过单板在位信息接收电路获取各单板的在位状态,在位检测总线使用的背板信号线的数目可以是1根、2根信号线,有利于节省背板的信号线资源,提高检测结果的可靠性与及时性。而该在位信息检测总线的时钟模式则可以使用同步方式也可以使用异步方式,可根据设计要求选定。
本发明方法,通过对信息码内容进行扩展,其背板多主总线还可以用于检测单板的其它固有信息。
下面结合实施例及附图进一步说明本发明的方法。
图1是本发明的通过背板多主总线检测单板在位方法的原理框图。
图2是采用同步多主方式时的单板在位信息发送的原理性框图。
图3是采用同步多主方式时的单板在位信息接收的原理性框图。
图4是采用异步多主方式时的单板在位信息发送的原理性框图。
图5是采用异步多主方式时的单板在位信息接收的原理性框图。
参见图1,本发明的通过背板多主总线检测单板在位方法,是在主控板12上设置单板在位信息接收电路121,在各业务板11上设置单板在位信息发送电路111,并利用背板多主总线(单板在位检测总线)13连接单板在位信息接收电路121与各单板在位信息发送电路111;各业务板11的单板在位信息发送电路111通过背板多主总线13定时向主控板12上报本板的在位信息;主控板12的单板在位信息接收电路121通过背板多主总线13接收由各业务板11的单板在位信息发送电路111所发送的本板在位信息,从而获取本框中所有单板的在位状态。
单板在位信息发送与单板在位信息接受,都可以采用硬件电路实现,其中的信息产生电路允许用软件替代。单板在位信息,体现在信息码中,信息码格式应该包含单板地址、单板信息、校验等内容,且由于采用总线方式,背板必需要采用线与驱动器或线或驱动器,且必需进行冲突检测。
多主方式的单板在位检测总线可以使用同步总线或异步总线来实现,即在位检测总线的时钟模式可以使用同步方式或异步方式。采用同步总线方式时总线的时钟由主用主控板提供;采用异步总线方式时各单板使用本板自己的时钟。
参见图2,同步多主方式单板在位检测总线的实现,包括在主控板上和各业务板上均设置单板在位信息发送电路,该单板在位信息发送电路主要包括在位信息数据发送和时钟接收两部分。
在位信息数据发送部分包括单板在位信息产生电路21,并/串转换电路22、线与驱动器或线或驱动器23、定时控制电路24和冲突检测电路25。单板上电时,单板在位信息产生电路21首先根据由背板输入的槽位号生成单板在位信息,并进行信息码数据锁存;锁存后的信息码数据经过并/串转换电路22并串转换,送到线与驱动器或线或驱动器23,再输出到背板多主总线13(DAT)。由于此总线是多主总线,需要进行冲突检测,因此,分别从线与驱动器或线或驱动器23的输出端及并/串转换电路22的输出端各引入一路检测信号至冲突检测电路25进行冲突检测,并将检测结果送到定时控制电路24,控制单板的在位信息数据发送部分定时发送在位信息码。
时钟接收部分负责整个单板在位信息发送电路的时钟分发。对于业务板,图中所有电路模块使用的时钟都是从背板多主总线13上接收的时钟CLK;对于主控板,则还需在本板的时钟接收部分与背板多主总线13间增加一时钟选择电路,并连接一本板时钟,让主用的主控板选择使用该本板时钟,而让备用的主控板选择使用背板输入时钟CLK。
参见图3,同步多主方式单板在位检测总线的实现,包括仅在主控板上设置单板在位信息接收电路,该单板在位信息接收电路主要包括在位信息数据接收和时钟产生两部分。
在位信息数据接收部分主要包括串/并转换电路31和信息处理电路32。首先,串/并转换电路31将来自背板多主总线13上的串行的单板在位信息数据(DAT)转换成并行的数据;然后经过信息处理电路32从单板在位信息数据中提取出各单板的在位信息数据并存储。通过在信息处理电路32上设置一CPU接口,可供设备的中央处理单元利用软件并通过该CPU接口获取所有单板的在位状态。
时钟产生部分设置有时钟产生电路33,负责向图2所示的单板在位信息接收电路111及背板多主总线13提供所需的时钟CLK。但时钟产生电路33的时钟输出受设备主、备主控板的主备状态控制,即受时钟输出使能信号34的控制,是主用的主控板,则允许时钟产生电路33输出时钟CLK,若是备用的主控板,则禁止时钟产生电路33输出输出时钟CLK,此时,在位信息数据接收部分所需的时钟CLK由背板多主总线13提供。
同步多主方式时,单板信息码的格式可定义如下,可包括起始位、单板地址位、单板在位信息位、校验位、停止位等字段内容。其中校验位和停止位字段为可选,信息码的格式及每个字段的长度均可以灵活定义,校验形式也可以任意选择。单板在位信息字段包含了单板的在位状态,同时还可以包含单板的类型等信息,可视设计需求灵活定义。
起始位 | 单板地址位 | 单板在位信息位 | 校验位 | 停止位 |
参见图4,异步多主方式单板在位检测总线的实现,包括在主控板上和各业务板上均设置单板在位信息发送电路,该单板在位信息发送电路主要包括在位信息数据发送和时钟产生两部分。
在位信息数据发送部分包括单板在位信息产生电路411,并/串转换电路42、线与驱动器或线或驱动器43、定时控制电路44和冲突检测电路45。单板上电时,单板在位信息产生电路41首先根据由背板输入的槽位号生成单板在位信息,并进行信息码数据锁存;锁存后的信息码数据经过并/串转换电路42并串转换,送到线与驱动器或线或驱动器43,再输出到背板多主总线13(DAT)。由于此总线是多主总线,需要进行冲突检测,因此,分别从线与驱动器或线或驱动器43的输出端及并/串转换电路42的输出端各引入一路检测信号至冲突检测电路45进行冲突检测,并将检测结果送到定时控制电路44,控制单板的在位信息数据发送部分定时发送在位信息码。
时钟产生部分由时钟产生电路46产生整个单板在位信息发送电路的时钟CLK。
图4所示的异步多主方式单板在位检测总线的单板信息发送电路,其结构与图2所示的同步多主方式单板在位检测总线的单板信息发送电路基本相同,工作原理也基本相同,区别仅在于所有电路模块使用的同步时钟CLK均由本板的时钟产生电路46产生。
参见图5,异步多主方式单板在位检测总线的实现,包括仅在主控板上设置单板在位信息接收电路,该单板在位信息接收电路主要包括在位信息数据接收和时钟产生两部分。
在位信息数据接收部分主要包括采样判决电路51、串/并转换电路52和信息处理电路53。首先,由采样判决电路51对来自背板多主总线13上的串行的单板在位信息数据(DAT)进行采样判决,并送串/并转换电路52将串行的单板在位信息数据(DAT)转换成并行的数据;然后经过信息处理电路53从单板在位信息数据中提取出各单板的在位信息数据并存储。通过在信息处理电路53上设置一CPU接口,可供设备的中央处理单元利用软件并通过该CPU接口获取所有单板的在位状态。
时钟产生部分设置有时钟产生电路54,负责向本板的在位信息接收部分提供所需的时钟CLK。
图5所示的异步多主方式单板在位检测总线的信息接收电路与图3所示的同步多主方式单板在位检测总线的信息接收电路,具有基本相同的结构与工作原理,区别在于于串/并转换电路之前还需增加一个采样判决电路,用于接收异步的串行数据,且所有电路模块使用的同步时钟均由本板的时钟产生电路54产生。
异步多主方式下,单板在位信息码的格式定义如下,包括起始位、单板地址位、单板在位信息位、校验位、停止位共五个字段的内容,其中校验位和停止位字段为可选。信息码的格式及每个字段的长度可以灵活定义,校验形式也可以任意选择。单板在位信息字段包含了单板的在位状态,同时还可以包含单板的类型等其它单板固有信息,可根据设计需求灵活定义。
起始位 | 单板地址位 | 单板在位信息位 | 校验位 | 停止位 |
综上所述,本发明的通过背板多主总线的方式检测单板在位的方法,可缓解主控板的背板信号资源的需求紧张程度,提高检测结果的及时性和可靠性。具体实施时,可根据发送与接收电路的设计复杂程度以及背板信号资源的紧张程度综合进行。
Claims (13)
1.一种检测单板在位的方法,其特征在于:是一种主控板通过背板多主总线检测单板在位的方法,包括:
在各单板上设置单板在位信息接收电路和/或单板在位信息发送电路,并利用背板多主总线连接单板在位信息接收电路与各单板在位信息发送电路;各单板在位信息发送电路通过背板多主总线定时向单板在位信息接收电路上报本板的在位信息;单板在位信息接收电路通过背板多主总线接收由各单板的单板在位信息发送电路所发送的本板在位信息;所述的背板多主总线是使用同步多主方式单板在位检测总线实现的,进一步包括:在所述的主控板上与各业务板上同时设置单板在位信息发送电路,和仅在主控板上设置单板在位信息接收电路;由单板在位信息发送电路同时进行单板在位信息的数据发送和进行整个单板在位信息数据发送的时钟分发;由单板在位信息接收电路同时进行单板在位信息的数据接收和产生时钟CLK。
2.根据权利要求1所述的一种检测单板在位的方法,其特征在于:所述的单板在位信息,信息码数据至少包括有起始位字段、单板地址字段与包含了单板在位状态的单板信息字段。
3.根据权利要求2所述的一种检测单板在位的方法,其特征在于:所述的单板在位信息,信息码数据还包括有校验位字段和停止位字段;所述的单板信息字段中还包含有单板类型信息。
4.根据权利要求1或2或3所述的一种检测单板在位的方法,其特征在于:所述的单板在位信息,信息码格式、各字段长度是采用自定义方式。
5.根据权利要求1所述的一种检测单板在位的方法,其特征在于:所述的由单板在位信息发送电路同时进行单板在位信息的数据发送和进行整个单板在位信息数据发送的时钟分发,进一步包括:各单板上电后,由其单板在位信息发送电路根据背板输入的槽位信号生成本板的在位信息,并进行信息码锁存,和在控制电路的控制下进行信息码的并/串转换及经线与驱动或线或驱动后输出到所述的背板多主总线,定时发送信息码;所述的时钟分发,各业务板所使用的时钟CLK是从所述的背板多主总线上接收的,主控板上所使用的时钟是通过时钟选择电路,为主用主控板选择使用本板时钟,和为备用主控板选择使用从背板多主总线上接收的时钟CLK。
6.根据权利要求5所述的一种检测单板在位的方法,其特征在于:所述的在控制电路的控制下进行信息码的并/串转换及经线与驱动或线或驱动后输出到所述的背板多主总线,定时发送信息码,进一步包括:设置一冲突检测电路和一定时控制电路;由冲突检测电路对所述线与驱动或线或驱动的输出信号及并/串转换后的输出信号进行冲突检测;由定时控制电路根据冲突检测结果控制并/串转换,定时发送信息码。
7.根据权利要求1所述的一种检测单板在位的方法,其特征在于:所述的由单板在位信息接收电路同时进行单板在位信息的数据接收和产生时钟CLK,进一步包括:由串/并转换电路将信息码转换成并行的单板在位信息数据;由信息处理电路从并行的单板在位信息数据中提取出单板在位信息并存储;由主用主控板的主时钟产生电路产生所述的时钟CLK,并送主用主控板的串/并转换电路、信息处理电路和送所述的背板多主总线;备用主控板的主时钟产生电路输出禁止,备用主控板的串/并转换电路、信息处理电路所需的时钟CLK由背板多主总线提供。
8.根据权利要求7所述的一种检测单板在位的方法,其特征在于:所述的信息处理电路上还设置有CPU接口,供CPU通过软件获取各单板的在位信息。
9.根据权利要求1所述的一种检测单板在位的方法,其特征在于:所述的背板多主总线是使用异步多主方式单板在位检测总线实现的,进一步包括:在所述的主控板上与各业务板上同时设置单板在位信息发送电路,和仅在主控板上设置单板在位信息接收电路;由单板在位信息发送电路同时进行单板在位信息的数据发送和进行整个单板在位信息数据发送的时钟分发;由单板在位信息接收电路同时进行单板在位信息的数据接收和产生时钟CLK。
10.根据权利要求9所述的一种检测单板在位的方法,其特征在于:所述的由单板在位信息发送电路同时进行单板在位信息的数据发送和进行整个单板在位信息数据发送的时钟分发,进一步包括:各单板上电后,由其单板在位信息发送电路根据背板输入的槽位信号生成本板的在位信息,并进行信息码锁存,和在控制电路的控制下进行信息码的并/串转换及经线与驱动或线或驱动后输出到所述的背板多主总线,定时发送信息码;所述的时钟分发,各业务板及主控板所使用的时钟CLK是由本板的时钟产生电路产生的。
11.根据权利要求10所述的一种检测单板在位的方法,其特征在于:所述的在控制电路的控制下进行信息码的并/串转换及经线与驱动或线或驱动后输出到所述的背板多主总线,定时发送信息码,进一步包括:设置一冲突检测电路和一定时控制电路;由冲突检测电路对所述线与驱动或线或驱动的输出信号及并/串转换后的输出信号进行冲突检测;由定时控制电路根据冲突检测结果控制并/串转换,定时发送信息码。
12.根据权利要求10所述的一种检测单板在位的方法,其特征在于:所述的由单板在位信息接收电路同时进行单板在位信息的数据接收和产生时钟CLK,进一步包括:由采样判决电路接收来自多主背板总线上的信息码;由串/并转换电路将信息码转换成并行的单板在位信息数据;由信息处理电路从并行的单板在位信息数据中提取出单板在位信息并存储;所述的时钟CLK,由各板的主时钟产生电路产生。
13.根据权利要求12所述的一种检测单板在位的方法,其特征在于:所述的信息处理电路上还设置有CPU接口,供CPU通过软件获取各单板的在位信息。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB011110988A CN1154046C (zh) | 2001-04-06 | 2001-04-06 | 一种检测单板在位的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB011110988A CN1154046C (zh) | 2001-04-06 | 2001-04-06 | 一种检测单板在位的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1379330A CN1379330A (zh) | 2002-11-13 |
CN1154046C true CN1154046C (zh) | 2004-06-16 |
Family
ID=4658942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB011110988A Expired - Fee Related CN1154046C (zh) | 2001-04-06 | 2001-04-06 | 一种检测单板在位的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1154046C (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100421494C (zh) * | 2005-06-13 | 2008-09-24 | 上海华为技术有限公司 | 一种接入网设备的数据配置方法 |
WO2011079666A1 (zh) * | 2009-12-30 | 2011-07-07 | 中兴通讯股份有限公司 | 单板通信方法、系统和装置 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1332529C (zh) * | 2003-02-25 | 2007-08-15 | 华为技术有限公司 | 一种路由器主机控制单板用户命令执行的方法 |
CN100380320C (zh) * | 2003-03-28 | 2008-04-09 | Ut斯达康(中国)有限公司 | 单板自动配置的方法 |
CN1319339C (zh) * | 2003-10-30 | 2007-05-30 | 华为技术有限公司 | 一种单板信息的配置方法及装置 |
CN100379187C (zh) * | 2004-07-27 | 2008-04-02 | 华为技术有限公司 | 一种检测多框设备连接方式的方法 |
CN100409590C (zh) * | 2004-10-13 | 2008-08-06 | 中兴通讯股份有限公司 | 实现系统高可用性的装置 |
CN100395728C (zh) * | 2005-10-25 | 2008-06-18 | 华为技术有限公司 | 单板信息的读写系统与方法 |
CN100507585C (zh) * | 2006-08-24 | 2009-07-01 | 华为技术有限公司 | 一种单板在位检测方法及系统 |
CN101605052B (zh) * | 2009-06-24 | 2011-09-21 | 中兴通讯股份有限公司 | 一种sdh设备主子架获取扩展子架在位信息的方法及系统 |
CN101615977B (zh) * | 2009-07-31 | 2013-05-08 | 中兴通讯股份有限公司 | 一种提高板间数据信息读取可靠性的方法及系统 |
CN101661417B (zh) * | 2009-09-17 | 2014-01-08 | 中兴通讯股份有限公司南京分公司 | 保证子卡与背板连接可靠性的接口系统、背板和方法 |
CN101867488B (zh) * | 2010-06-11 | 2015-04-01 | 中兴通讯股份有限公司 | 一种单板在位信息监测和记录装置和方法 |
CN102346501A (zh) * | 2010-07-30 | 2012-02-08 | 中兴通讯股份有限公司 | 一种具有统一机框管理架构的设备及其管理控制方法 |
CN102012880B (zh) * | 2010-11-26 | 2015-01-28 | 中兴通讯股份有限公司 | 多单板系统的启动方法及装置 |
CN103186440B (zh) * | 2011-12-28 | 2019-01-15 | 中兴通讯股份有限公司 | 检测子卡在位的方法、装置及系统 |
CN104063296B (zh) * | 2014-06-30 | 2018-01-02 | 华为技术有限公司 | 单板在位状态检测方法及装置 |
CN105954606A (zh) * | 2016-04-20 | 2016-09-21 | 上海斐讯数据通信技术有限公司 | 一种信号监测装置和方法 |
CN108959010A (zh) * | 2018-06-28 | 2018-12-07 | 新华三技术有限公司 | 板卡以及电子设备 |
TWI686692B (zh) * | 2018-12-21 | 2020-03-01 | 緯穎科技服務股份有限公司 | 電源控制方法及其相關電腦系統 |
-
2001
- 2001-04-06 CN CNB011110988A patent/CN1154046C/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100421494C (zh) * | 2005-06-13 | 2008-09-24 | 上海华为技术有限公司 | 一种接入网设备的数据配置方法 |
WO2011079666A1 (zh) * | 2009-12-30 | 2011-07-07 | 中兴通讯股份有限公司 | 单板通信方法、系统和装置 |
Also Published As
Publication number | Publication date |
---|---|
CN1379330A (zh) | 2002-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1154046C (zh) | 一种检测单板在位的方法 | |
CN111586205B (zh) | 一种电池管理系统中自动分配从机地址的方法 | |
CN1211737A (zh) | 集成电路芯片测试器及其测试方法 | |
CN1506821A (zh) | 检测和显示计算机自检信息的方法及装置 | |
CN1334466A (zh) | 在基于事件的测试系统上用于存储器测试的模块化结构 | |
CN1912641A (zh) | 一种单板在位检测方法及系统 | |
CN113434346B (zh) | 一种差分信号极性连接的自动检测方法及系统 | |
US20120054391A1 (en) | Apparatus and method for testing smnp cards | |
JP3180015B2 (ja) | 複数のロック・ステップ作動回路の同期エラーを検出する装置及び方法 | |
CN1320621C (zh) | 基于事件的测试系统的延迟时间插入 | |
US6505338B1 (en) | Computer readable medium with definition of interface recorded thereon, verification method for feasibility to connect given circuit and method of generating signal pattern | |
CN1622069A (zh) | 实现多个主动装置对单一总线上从动装置进行存取的设备 | |
CN103809051A (zh) | 开关矩阵、自动测试系统及其中的开关矩阵的检测方法 | |
CN1684054A (zh) | 矩阵状总线连接系统 | |
CN1147676A (zh) | 先进先出存储器 | |
CN114123457A (zh) | 一种供电方法、装置及设备 | |
CN1263343C (zh) | 用于在电路板之间交换状态信息的装置和方法 | |
CN114629860B (zh) | 数据传输方法、装置、业务线卡和存储介质 | |
CN1315018C (zh) | 时钟脉冲切换系统及其时钟脉冲切换方法 | |
CN111212124A (zh) | 将共识转化为处理对异步系统并发请求的异步排序技术 | |
CN200966066Y (zh) | 一种检测单板在位工作的检测电路 | |
CN116150073B (zh) | PCIe通道拆分自动识别电路与方法 | |
CN1459027A (zh) | 具有改进的可靠性的集成电路测试装置 | |
CN1779475A (zh) | 板间连接故障检测方法及单板与背板的插座结构 | |
CN115421748B (zh) | 多云环境下kubernetes容器升级系统及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
DD01 | Delivery of document by public notice |
Addressee: Xiong Jun Document name: Notification to Pay the Fees |
|
DD01 | Delivery of document by public notice |
Addressee: Huawei Technologies Co., Ltd. Document name: Notification of Termination of Patent Right |
|
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040616 Termination date: 20140406 |