CN1263343C - 用于在电路板之间交换状态信息的装置和方法 - Google Patents

用于在电路板之间交换状态信息的装置和方法 Download PDF

Info

Publication number
CN1263343C
CN1263343C CNB011448288A CN01144828A CN1263343C CN 1263343 C CN1263343 C CN 1263343C CN B011448288 A CNB011448288 A CN B011448288A CN 01144828 A CN01144828 A CN 01144828A CN 1263343 C CN1263343 C CN 1263343C
Authority
CN
China
Prior art keywords
circuit board
state information
signal
clock signal
address signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011448288A
Other languages
English (en)
Other versions
CN1362651A (zh
Inventor
朴宰永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ericsson LG Co Ltd
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of CN1362651A publication Critical patent/CN1362651A/zh
Application granted granted Critical
Publication of CN1263343C publication Critical patent/CN1263343C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/4226—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Dc Digital Transmission (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

公开了一种在本发明的电路板之间交换状态信息的装置和方法。对于以8位实现的状态信息，通过将地址信号与状态信息相对应，地址引脚每增加1位，可传输的状态信息数量增加8×2n。另外，不仅可以用有限的边沿引脚交换更多的状态信息，而且可以更有效地实现电路板之间的副本功能。

Description

用于在电路板之间交换状态信息的装置和方法
技术领域
本发明涉及在电路板之间交换状态信息的装置和方法，更具体地讲，涉及能够用有限的输入/输出引脚发送、接收大量信息的在电路板之间交换状态信息的装置和方法。
背景技术
通常，在个人移动通信基站系统和其它的通信系统中，主电路板具有副本。相应地，为了实现每个电路板的副本，单独地生成副本专用信号，或者需要附加的软件处理。为此，需要附加的逻辑和边沿引脚以生成副本专用信号。
图1显示了根据现有技术在电路板之间交换状态信息的装置。
如图1所示，用于在电路板之间交换状态信息的装置包括用于连接的连接单元30，从而使第一电路板10和第二电路板20相互向对方电路板传输状态信息。第一电路板10包括：状态信息传输单元11，用于缓存第一电路板10的状态信息(ICD[0:N])，并向外发送所缓存的状态信息；接收单元12，用于接收第二电路板的状态信息(XCD[0:n])；以及现场可编程门阵列(FPGA)13，用于对第一电路板10的状态信息(ICD[0:n])和第二电路板10的状态信息(XCD[0:n])进行比较，并确定第一电路板和第二电路板的状态(工作/待机)。
状态信息发送单元11和状态信息接收单元12分别包括缓存器11a和12a，用于缓存信号，连接单元30包括位于每个电路板一边的角部的边沿引脚，用于向/从不同的电路板或单元发送/接收数据。
以下说明如上所述构建的用于在电路板之间交换状态信息的装置的操作。
首先，FPGA 13生成第一电路板10的状态信息(ICD[0:N])。所生成的状态信息(ICD[0:N])通过状态信息发送单元11的缓存器11a输出。输出的状态信息通过连接单元30的边沿引脚而发送到第二电路板20。
同时，第二电路板20的状态信息(XCD[0:n])通过连接单元30而被发送到第一电路板10的缓存器12a，其在缓存器12a中进行缓存。然后，被缓存的第二电路板20的状态信息(BXCD[0:n])由FPGA 13接收。
FPGA 13比较接收到的第二电路板20的状态信息(BXCD[0:n])和接收到的第一电路板10的状态信息(ICD[0:n])，并根据比较结果确定第一电路板10和第二电路板20的工作状态或待机状态。
通常，在实现这样的电路板的副本功能时，如果N位的第一电路板状态信息(ICD[0:n])通过缓存器11a发送到第二电路板20，则需要使用N个边沿引脚来输出信息。另外，第一电路板10接收N位的第二电路板状态信息(XCD[0:n])，并使用了N个边沿引脚用来输入信息。
于是，需要2N个边沿引脚来在第一电路板10和第二电路板20之间交换N个的状态信息。
但是，传统的用于在电路板之间交换状态信息的装置，用于在第一和第二电路板交换状态信息的边沿引脚的数量在物理上受到限制。因此，如果要交换的状态信息量增加，则传统的系统无法容纳增加的信息。
在此结合上述的参考以更好地说明另外的或可选的细节、特征和/或技术背景。
发明内容
因此，本发明的一个目的是提供一种用于在电路板之间交换状态信息的装置和方法，其能够用有限的边沿引脚而在电路板之间进行更多的状态数据的交换。
本发明的另一个目的是提供一种用于在电路板之间交换状态信息的装置和方法，其能够有效地实现电路板之间的副本功能。
为了至少全部或部分地实现上述的目的，提供了一种用于在电路板之间交换状态信息的装置，包括：第一和第二电路板，它们具有相同的结构，根据地址信号把自己的状态信息发送给对方，并通过时钟信号锁存从其它方接收到的状态信息，从而确定该状态；以及用于连接的连接单元，使得能够在所述第一和第二电路板之间进行数据发送和接收；其中所述第一和第二电路板包括：信号发生器，其根据第一电路板的状态信息而分配地址引脚和时钟引脚，并生成第一地址信号和第一时钟信号；状态信息发送单元，缓存第一地址信号、第一时钟信号和对应于第一地址信号的第一电路板的状态信息，并将它们发送到第二电路板；状态信息接收单元，其接收第二电路板的状态信息、第一地址信号和第二时钟信号；以及现场可编程门阵列，其输出第一电路板的状态信息，同时对通过状态信息接收单元而传输的第二电路板的状态信息和第一电路板的状态信息进行比较。
为了至少全部或部分地实现这些优点，还提供了一种在电路板之间交换状态信息的方法，包括以下步骤：按照一定的时间间隔生成第一地址信号；使第一电路板的状态信息和所生成的第一地址信号对应；生成第一时钟信号，所述第一时钟信号定时为使第一电路板的状态信息可以锁存在第二电路板中；现场可编程门阵列根据从第二电路板来的第二地址信号接收第二电路板的状态信息；以及比较第一电路板和第二电路板的状态信息，从而确定第一电路板和第二电路板的状态。
本发明的其它优点、目的和特征有一部分将在以下的说明书中进行阐述，有一部分则对于本领域的技术人员经过对以下内容的检验后会变得明了，或者通过本发明的实践而体验到。本发明的目的和优点将按所附的权利要求书具体指出的方式实现。
附图简述
以下参照附图对本发明进行详细说明，其中类似的标号指示类似的部件，附图中：
图1显示了根据现有技术的用于在电路板之间交换状态信息的装置；
图2显示了根据本发明一个优选实施例的用于在电路板之间交换状态信息的装置；
图3A至3E显示了根据本发明优选实施例的用于在电路板之间交换状态信息的装置的信号波形；
图4显示了根据本发明优选实施例的现场可编程门阵列(FPGA)的详细结构；以及
图5显示了根据本发明优选实施例的在电路板之间交换状态信息的方法的流程图。
优选实施例详述
图2显示了根据本发明一个优选实施例的用于在电路板之间交换状态信息的装置，而图3显示了根据本发明优选实施例的用于在电路板之间交换状态信息的装置的信号波形。
如图2所示，根据本发明一个优选实施例的用于在电路板之间交换状态信息的装置包括：第一电路板100和第二电路板200，它们具有相同的结构，通过连接单元(边沿)300而相互进行数据的发送和接收。
第一电路板100包括信号发生器101，其根据第一电路板100的状态信息的数量分配地址引脚，生成第一地址信号(ICA[0:n])和第一时钟信号(ICREF_CLK)；状态信息发送单元102，其把第一电路板100的信号发送到第二电路板200；状态信息接收单元103，其接收从第二电路板200发送的信号；以及现场可编程门阵列(FPGA)104，其对第一电路板100的状态信息(ICD[0:7])和第二电路板200的状态信息(XCD[0:7])进行比较。
图3A至3E显示了根据本发明优选实施例的用于在电路板之间交换状态信息的装置的信号波形。
如图3A所示，信号发生器101以特定的时间间隔周期性地生成地址信号(ICA[0:n])，并将其发送到FPGA 104，同时还将其发送到状态信息发送单元102，并生成对应于状态信息(ICD[0:7])的时钟信号(ICREF_CLK)。
时钟信号(ICREF_CLK)如图3C所示那样定时，并从信号发生器101输出，从而对方电路板可以锁存各电路板的状态信息。此时，时钟信号(ICREF_CLK)要和状态信息的数据中心部分同步，以准确地锁存状态信息。
状态信息发送单元102和状态信息接收单元103分别包括：缓存器102a和103a，用于将从第一电路板100向外发送的各种信号和从第二电路板200接收到到第一电路板100的信号缓存。
缓存器102a和103a分别安装在状态信息发送单元102和状态信息接收单元103中，状态信息发送单元102和状态信息接收单元103将每个电路板的状态信息、地址信号和时钟信号一起发送。
图4显示了根据本发明优选实施例的现场可编程门阵列(FPGA)的详细结构。
如图4所示，FPGA包括多个寄存器，其根据从外部源输入的地址信号和时钟信号存储并输出状态信息。
第一电路板100的状态信息输入到寄存器(IREG)，第二电路板200的状态信息输入到寄存器(XREG)，每个寄存器由地址信息使能。
也就是说，FPGA 104输出状态信息(N*ISTSD[0:7])，该状态信息是根据信号发生器输出的地址信号(ICA[0:n])而从每个电路板输入的，并且对所接收到的第二电路板200的状态信息(BXCD[0:7])和第一电路板100的状态信息(ICD[0:7])进行比较，从而确定每个电路板的状态。这里，如图3B所示，第一电路板的状态信息以8位为单元而对应于地址信号输出的。
另外，如图3D和3E所示，通过在第二时钟信号(BXCREF_CLK)处于高电平的时候锁存第二电路板200的状态信息(BXCD[0:7])，FPGA可以得知第二电路板的状态信息。
在每个电路板的一角上有边沿引脚，其用于连接，使得能够和不同的电路板或单元进行数据发送和接收。
图5显示了根据本发明优选实施例的在电路板之间交换状态信息的方法的流程图。
以下参照图5说明根据本发明的用于在电路板之间交换状态信息的装置的操作。
第一电路板和第二电路板具有相同的结构，因此下面代表性地说明第一电路板的结构。
首先，以固定的时间间隔从信号发生器101输出第一地址信号(ICA[0:n])，输出的第一地址信号(ICA[0:n])被发送到FPGA 104和状态信息发送单元102(步骤S21)。
FPGA 104根据FPGA 104自己所属的第一电路板的状态信息数量分配地址引脚，并根据信号发生器101发出的第一地址信号(ICA[0:n])输出第一电路板100的状态信息(ICD[0:7])(步骤S22)。这里，第一电路板100的状态信息是按照8位实现的。
另外，信号发生器101还分配了另外一个引脚，以生成根据第一地址信号(ICA[0:n])来锁存的第一时钟信号(ICREF_CLK)(步骤S23)。
以下详细说明FPGA 104的操作。
从第一电路板100输入的状态信息(N:ISTSD[0:7])输入到第一电路板的第1至第8寄存器(IREG0～IREG7)中，当第一时钟信号(ICREF CLK)处于上升沿时，状态信息根据第一地址信号(ICA[0:2])以8位存储在各寄存器(IREG0～IREG7)中。
这时，因为8位的状态信息输入到8个寄存器(IREG0～IREG7)中，所以一共有64个状态信息输入到FPGA 104中，第一地址信号(ICA[0:2])(这是一个3位的地址)使能(enable)这8位的寄存器(IREG)。
随着第一地址信号(ICA[0:2])值的重复，存储在各寄存器(IREG0～IREG7)中的状态信息(N*ISTSD[0:7])被更新并输出(ICD[0:7])。
信号发生器101所生成的第一地址信号(ICA[0:n])和第一时钟信号(ICREF_CLK)、以及从FPGA 104输出的第一电路板的状态信息(ICD[0:7])由状态信息发送单元102的缓存器102a进行缓存(步骤S24)。
被缓存的第一地址信号(BICA[0:n])和第一时钟信号(BICREF_CLK)，以及第一电路板100的状态信息(BICD[0:7])通过边沿引脚300发送到第二电路板200(步骤S25)。
随着在第一电路板100和第二电路板200之间交换的状态信息数量的增加，地址引脚的分配数量也相应增加。当地址引脚的分配数量为“n”时，可传输的状态信息数量的最大值为“2n”。
最大数据信息数量＝8×2n     ……(1)
使用的边沿引脚总数＝n+8+1    ……(2)
公式(1)表示当电路板的状态信息以8位实现，并且有n个地址引脚时可传输的数据信息数量，公式(2)表示用于传输的边沿引脚的总数。
例如，如果以8位实现的第一电路板100的状态信息(ICD[0:7])是32位，则信号发生器101分配2个地址引脚，并生成第一地址信号(ICA[0:3])：00、01、10、11。另外，信号发生器101分配一个时钟信号引脚以生成根据第一地址信号锁存的第一时钟信号(ICREF_CLK)。
FPGA 104根据第一地址信号(ICA[0:3])以8位为单位输出第一电路板100的状态信息(ICD[0:7])。所输出的第一电路板100的状态信息、第一地址信号(ICA[0:3])和第一时钟信号(ICREF_CLK)由状态信息发送单元102的缓存器102a缓存，并通过边沿引脚300向外发送。
当第一电路板100的状态信息(ICD[0:7])为33～64位时，信号发生器101分配3个地址引脚，并生成地址信号(ICA[0:7])000、001、010、011、100、101、110、111，如果第一电路板100的状态信息(ICD[0:7])为65～128位，则信号发生器101根据上述的原则分配4个地址引脚。
因此，如果为以8位实现的状态信息分配了“n”位地址引脚，则可传输的状态信息的最大数量为8×2n位，地址引脚的分配数量(n)每增加1位，则可传输的状态信息数量增加8×2n。
如果传输的状态信息为64位，则一共分配12个边沿引脚，其中3个用于地址引脚，8个用于状态信息，1个用于时钟信号。
因此，与要为传输64位数据而分配64个边沿引脚的现有技术相比较，在本发明中，可以只用12个边沿引脚而传输64位的数据。因此，本发明具有更高的效率。
和第一电路板100的原理一样，第二电路板200的状态信息(XCD[0:7])、第二地址信号(XCA[0:n])和第二时钟信号(XCREF_CLK)通过第二电路板200的边沿引脚300传输到状态信息接收单元103的缓存器103a(步骤S26)。
由缓存器103a缓存的第二电路板状态信息(BXCD[0:7])、第二地址信号(BXCA[0:n])和第二时钟信号(BXCREF_CLK)被输入到FPGA104(步骤S27)。
FPGA 104对在输入的第二电路板的状态信息(BXCD[0:7])中根据第二时钟信号(BXCREF_CLK)锁存的第二电路板200的状态信息(BXCD[0:7])、以及第二地址信号(BXCA[0:n])和第二时钟信号(BXCREF_CLK)进行分析，并比较第二电路板200的状态信息(BXCD[0:7])和第一电路板100的状态信息(ICD[0:7])(步骤S28)。
以下参照图4对FPGA 104的操作进行详细的说明。
由第二电路板200发出的第二电路板200的状态信息(N*BXCD[0:7])被输入到FPGA 104的第二电路板的第1寄存器至第8寄存器(XREG0～XREG7)，当第二时钟信号(XCREF CLK)处于上升沿时，状态信息根据第二地址信号(BXCA[0:2])按8位存储于各寄存器(XREG0～XREG7)中。这里，第二地址信号(BXCA[0:2])(这是一个3位的地址)使能8位寄存器(XREG)。
随着第二地址信号(BXCA[0:2])值的重复，存储在各寄存器(XREG0～XREG7)中的状态信息(N:BXCD[0:7])被更新而输出为(RBXCD[0:7])。
然后，FPGA 104对比各寄存器的第一电路板100的状态信息(ICD[0:7])和第二电路板200的状态信息(RBXCD[0:7])。
根据这个对比，FPGA 104确定第一电路板或第二电路板的工作状态或待机状态，从而得知各电路板的状态，并进行控制以实现副本。
如上所述，用于在本发明的电路板之间交换状态信息的装置和方法具有以下优点。
例如，对于以8位实现的状态信息，通过将地址信号与状态信息相对应，地址引脚每增加1位，可传输的状态信息数量增加8×2n。
另外，不仅可以用有限的边沿引脚而交换更多的状态信息，而且可以更有效地实现电路板之间的副本功能。
上述的实施例和优点仅仅是示例性的，并不对本发明构成限制。本发明可以容易地应用于其它类型的装置。本发明的说明书是用于进行说明，不限制权利要求的范围。对于本领域的技术人员，很显然可以有很多的替换、改进和变化。在权利要求书中，装置加功能的语句旨在涵盖实现所述功能的结构，其不仅包括结构的等同，也包括等同的结构。

Claims (16)

1.一种用于在电路板之间交换状态信息的装置，包括：
第一和第二电路板，它们具有相同的结构，根据地址信号把自己的状态信息发送给对方，并通过时钟信号锁存从其它方接收到的状态信息，从而确定该状态；以及
用于连接的连接单元，使得能够在所述第一和第二电路板之间进行数据发送和接收；
其中所述第一和第二电路板包括：
信号发生器，其根据第一电路板的状态信息而分配地址引脚和时钟引脚，并生成第一地址信号和第一时钟信号；
状态信息发送单元，缓存第一地址信号、第一时钟信号和对应于第一地址信号的第一电路板的状态信息，并将它们发送到第二电路板；
状态信息接收单元，其接收第二电路板的状态信息、第一地址信号和第二时钟信号；以及
现场可编程门阵列，其输出第一电路板的状态信息，同时对通过状态信息接收单元而传输的第二电路板的状态信息和第一电路板的状态信息进行比较。
2.如权利要求1所述的装置，其中所述信号发生器按照特定的时间间隔周期性地生成所述地址信号，并输出所述地址信号。
3.如权利要求1所述的装置，其中所述信号发生器输出时钟信号，所述时钟信号定时为使一个电路板可以锁存另一个电路板的状态信息。
4.如权利要求1所述的装置，其中所述状态信息发送单元和状态信息接收单元分别包括缓存器，所述缓存器缓存从第一电路板向外输出的信号和从第二电路板接收到第一电路板的信号。
5.如权利要求1所述的装置，其中所述状态信息发送单元和状态信息接收单元传输每个电路板的状态信息，地址信号和时钟信号。
6.如权利要求1所述的装置，其中所述的现场可编程门阵列包括多个寄存器，其根据从信号发生器输入的地址信号和时钟信号输存储并输出电路板的状态信息。
7.如权利要求6所述的装置，其中所述的寄存器划分为一些用于第一电路板，用于接收第一电路板的状态信息，另一些用于第二电路板，用于接收第二电路板的状态信息。
8.如权利要求6所述的装置，其中所述的寄存器由所述的地址信号使能。
9.如权利要求1所述的装置，其中所述的现场可编程门阵列根据信号发生器输出的第一地址信号输出第一电路板的状态信息。
10.如权利要求1所述的装置，其中所述的现场可编程门阵列通过第二时钟信号而锁存第二电路板的状态信息。
11.如权利要求1所述的装置，其中地址引脚的分配数量随第一电路板和第二电路板之间交换的状态信息数量的增加而增加。
12.如权利要求1所述的装置，其中地址引脚的分配数量n每增加1，可传输的状态信息数量就增加2n。
13.一种在电路板之间交换状态信息的方法，包括以下步骤：
按照一定的时间间隔生成第一地址信号；
使第一电路板的状态信息和所生成的第一地址信号对应；
生成第一时钟信号，所述第一时钟信号定时为使第一电路板的状态信息可以锁存在第二电路板中；
现场可编程门阵列根据从第二电路板来的第二地址信号接收第二电路板的状态信息；以及
比较第一电路板和第二电路板的状态信息，从而确定第一电路板和第二电路板的状态。
14.如权利要求13所述的方法，还包括发送第一时钟信号的步骤，从而第一电路板的状态信息可以锁存在第二电路板中。
15.如权利要求13所述的方法，其中所述第一时钟信号被生成为与第一电路板的状态信息同步。
16.如权利要求13所述的方法，其中所述第二电路板状态信息接收步骤包括：
第一电路板的状态信息接收单元缓存第二地址信号、第二状态信息和第二时钟信号；以及
现场可编程门阵列接收所缓存的第二地址信号、第二电路板状态信息和第二时钟信号。
CNB011448288A 2000-12-26 2001-12-26 用于在电路板之间交换状态信息的装置和方法 Expired - Fee Related CN1263343C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR81790/2000 2000-12-26
KR1020000081790A KR100652224B1 (ko) 2000-12-26 2000-12-26 보드간 상태정보 교환 장치

Publications (2)

Publication Number Publication Date
CN1362651A CN1362651A (zh) 2002-08-07
CN1263343C true CN1263343C (zh) 2006-07-05

Family

ID=19703581

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011448288A Expired - Fee Related CN1263343C (zh) 2000-12-26 2001-12-26 用于在电路板之间交换状态信息的装置和方法

Country Status (3)

Country Link
US (1) US6807584B2 (zh)
KR (1) KR100652224B1 (zh)
CN (1) CN1263343C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7159061B2 (en) * 2003-12-23 2007-01-02 Agere Systems Inc. Link layer device with configurable address pin allocation
CN115691088B (zh) * 2023-01-04 2023-05-02 上海海栎创科技股份有限公司 一种控制信号传输单元、系统及方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930013999A (ko) 1991-12-31 1993-07-22 정몽헌 그래픽 콘트롤러의 블록별 레지스터 제어회로
GB2282472B (en) 1993-10-01 1998-07-15 Nokia Mobile Phones Ltd An interface between unsynchronised devices
US6078318A (en) * 1995-04-27 2000-06-20 Canon Kabushiki Kaisha Data transfer method, display driving circuit using the method, and image display apparatus
JPH0981289A (ja) * 1995-09-20 1997-03-28 Fujitsu Ltd データ伝送方式及びデータ伝送回路
US6381293B1 (en) * 1996-04-03 2002-04-30 United Microelectronics Corp. Apparatus and method for serial data communication between plurality of chips in a chip set
US5844856A (en) * 1996-06-19 1998-12-01 Cirrus Logic, Inc. Dual port memories and systems and methods using the same
US6014036A (en) * 1997-11-20 2000-01-11 International Business Machines Corporation Bidirectional data transfer path having increased bandwidth

Also Published As

Publication number Publication date
KR20020052497A (ko) 2002-07-04
CN1362651A (zh) 2002-08-07
US20020084819A1 (en) 2002-07-04
KR100652224B1 (ko) 2006-11-30
US6807584B2 (en) 2004-10-19

Similar Documents

Publication Publication Date Title
CN1205562C (zh) 总线系统的分隔事务协议
CN1146253C (zh) 利用蜂窝系统的信道的方法和设备
CN1152321C (zh) 用于串行传输的计算机系统
CN1179283C (zh) 数据通信的方法和数据通信的集线器
CN86100934A (zh) 局部区域网络专用功能帧
CN1552028A (zh) 用于片上系统的分布式直接存储器访问的方法和装置
CN1154046C (zh) 一种检测单板在位的方法
CN1652098A (zh) 总线装置及其方法
US7340669B2 (en) Memory efficient streamlined transmitter with a multiple instance hybrid ARQ
CN115718711A (zh) 一种dma数据传输的系统和方法
CN1263343C (zh) 用于在电路板之间交换状态信息的装置和方法
CN1224918C (zh) 总线、属于此总线的冗余总线系统和其内传输信息的方法
CN1324499C (zh) 处理不期望的完成分组和具有非成功完成状态的完成分组的方法
CN1622069A (zh) 实现多个主动装置对单一总线上从动装置进行存取的设备
CN1561491A (zh) 总线系统和总线接口
CN1848103A (zh) 实现中央控制单元对单板集中控制的方法和系统
CN1296687A (zh) 用于串行接口的仲裁方案
CN100341010C (zh) 通过总线进行数据读取的装置和方法
CN1324922C (zh) 码分多址通信系统中基带信号处理子系统的测试装置
CN101052955A (zh) 用于多存储顺序模式总线匹配的装置和方法
CN1193566C (zh) 灵活快速通信的方法及装置
CN1671165A (zh) Pda电话的调制解调器共享设备及其方法
CN1265300C (zh) 一种紧凑型外围部件互连总线系统中控制平面的实现方法
CN1157913C (zh) 实时地面数据传输链路控制装置及设计方法
CN1280338A (zh) 电子设备和计算机系统

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: LG- NORTEL CO., LTD.

Free format text: FORMER OWNER: LG ELECTRONIC CO., LTD.

Effective date: 20061117

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20061117

Address after: Seoul, South Kerean

Patentee after: LG Nortel Co., Ltd.

Address before: Seoul, South Kerean

Patentee before: LG Electronics Inc.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060705

Termination date: 20101226