CN1265300C - 一种紧凑型外围部件互连总线系统中控制平面的实现方法 - Google Patents

Abstract

本发明公开了一种紧凑型外围部件互连总线系统中控制平面的实现方法，首先设置数据传送需要采用的数据格式，然后在CPCI系统中构建控制平面在主系统板和每一个从业务板上分别设置数据发送控制器和数据接收控制器，利用上述数据发送控制器和数据接收控制器在主系统板和每一个从业务板之间建立一条点对点的串行通信通道，所述通道包括时钟信号线(CLK)、数据发送信号线(Tx)和数据接收信号线(Rx)，每一个通道的上述信号线利用设定的数据格式在主系统板和从业务板之间进行业务数据的传递；采用上述方案能够解决目前的CPCI系统在槽位多、负载大时数据传输速率降低的问题，同时能够避免类似I2C总线的协议实现复杂、系统性能降低的问题。

Description

一种紧凑型外围部件互连总线系统中控制平面的实现方法

技术领域

本发明涉及紧凑型外围部件互连总线(CPCI总线)系统中控制平面的实现方法。

背景技术

在目前多槽位的CPCI通信系统中，通常的控制平面实现方法是使用内部集成(I2C，Inter-Integrated Circuit)总线来作为多槽位CPCI系统中的控制总线，实现系统控制平面的作用。I2C总线只有两个信号线：SDA(SerialData)和SCL(Serial Clock)；其中SDA为串行数据线，SCL为串行时钟线。系统的所有业务板按照总线式的拓扑结构连接起来，参考图1。I2C总线上的业务板分为主(Master)系统板(或主设备)和从(Slave)业务板(或从设备)，当主系统板发送数据时，它要寻址相应的从业务板，同时给出发送时钟和发送数据到总线上。当主系统板接收数据的时候，它寻址从业务板并给出接收时钟，同时接收SDA线上的数据。从而来实现设备间的数据传送。

按照上述方法，当I2C总线上业务板较少时，即槽位较少时，主、从业务板之间的数据传送速率较高。但在总线上有多个主系统板时，还要考虑总线使用中的总线仲裁环节，同时，每一个主系统板都要有一个执行I2C协议的发送/接收控制器(MicroController)来支持。因此，对于目前的多槽位CPCI系统中的控制平面来说，I2C协议的实现变得很复杂，导致系统主系统板与从业务板之间的通信速率降低，从而使多槽位CPCI系统的性能受到影响。

发明内容

本发明的目的在于提供一种紧凑型外围部件互连总线系统中控制平面的实现方法，使用该方法能提高CPCI系统的性能。

为达到上述目的，本发明提供的紧凑型外围部件互连总线系统中控制平面的实现方法，包括：

步骤1：设置数据传送采用的数据格式；

步骤2：在主系统板和每一个从业务板上分别设置数据发送控制器和数据接收控制器；

步骤3：利用上述数据发送控制器和数据接收控制器在主系统板和每一个从业务板之间建立一条点对点的串行通信通道，每一个通道的上述信号线利用设定的数据格式在主系统板和从业务板之间进行业务数据的传递；

其中，所述设置数据发送控制器的实现具体为：

在可编程逻辑芯片中设置位长相同的串行发送移位寄存器和数据寄存器，所述串行发送移位寄存器按照所设定的数据格式设置，使串行发送移位寄存器的数据位和数据寄存器的数据位一一对应；

设置能对串行发送移位寄存器的最后一个数据位循环置位的置位位。

由于本发明采用在主系统板和每一个从业务板之间建立一条点对点的串行通信通道来传递业务数据，与现有方法相比，通过点对点的串行数据传送，能够解决目前的CPCI系统在槽位多、负载大时数据传输速率降低的问题，同时，能够避免类似12C总线的协议实现复杂、系统性能降低的问题。

附图说明

图1是现有系统中控制平面的结构图；

图2是按照本发明所述方法提供的CPCI系统控制平面的实施例结构图；

图3是图2中的主系统板和从业务板的具体的连接关系图；

图4是图3采用的通信时序参考图；

图5是图2采用的数据发送控制器结构图；

图6是图2采用的数据接收发送控制器结构图。

具体实施方式

下面结合附图对本发明作进一步详细的描述。

按照本发明所述的方法，首先设置数据传送需要采用的数据格式，然后在CPCI系统中构建控制平面在主系统板和每一个从业务板上分别设置数据发送控制器和数据接收控制器，利用上述数据发送控制器和数据接收控制器在主系统板和每一个从业务板之间建立一条点对点的串行通信通道，所述通道包括时钟信号线(CLK)、数据发送信号线(Tx)和数据接收信号线(Rx)，每一个通道的上述信号线利用设定的数据格式在主系统板和从业务板之间进行业务数据的传递，参考图2所示的按照本发明所述方法提供的CPCI系统控制平面的实施例结构图。图2中，1号板为主系统板，其他为从业务板。为了实现主系统板对从业务板的通信，将主系统板和每一块从业务板建立一条串行通信通道。其中每条通信通道由3根信号线CLk、Tx、Rx组成，每块从业务板均提供以点到点的方式连接到系统控制板上的接口。主系统板和从业务板之间采用设定的数据格式或串口通信协议进行数据的传递。图2中的主系统板和从业务板的具体的连接关系参考图3。

上述设定的数据格式顺序包括下述数据位：

起始位、地址位、数据位、停止位。

本例中依据上述数据位定义的一种串行数据传送协议的二进制位定义如下：

起始位：1位(bit)。当线路空闲的时候，发送端驱动线路为高电平，当要发送数据的时候，首先驱动线路为低电平，通知对方准备接收数据。

地址位：2bit。地址位用于区分寻址从业务板中操作的寄存器。本例中从业务板的寄存器在一块可编程逻辑中实现，使用3个寄存器，固地址位采用2位。

数据位：8bit。数据位用于传输消息，每条消息长度为8bit，发送时，最低有效位在前。

停止位：1bit。用于通知对方数据传输完毕。

依据上述定义的通信时序参考图4。

在上述数据格式定义中，没有读写位的定义，因此操作均是写操作，不支持主系统板对从业务板寄存器或从业务板板对主系统板寄存器的读操作。

在本例中，在没有消息发送时，主系统板驱动Tx为高，表示无消息发送。当主系统板需要向从业务板发送消息时，主系统板首先驱动Tx为低，指示消息传送的开始，然后驱动从业务板中寄存器的地址到Tx，再驱动需要传送的数据。从业务板则按照约定的传送协议来接收数据。同样，当从业务板要发送数据给主系统板的时候，也遵守上面的协议。

上述设置数据发送控制器在本例中是这样实现的：在可编程逻辑芯片中设置位长相同的串行发送移位寄存器11和数据寄存器12，所述串行发送移位寄存器11按照所设定的数据格式设置，使串行发送移位寄存器11的数据位和数据寄存器12的数据位一一对应；再设置能对串行发送移位寄存器的最后一个数据位循环置位的置位位13。参考图5。图5中，串行发送移位寄存器11的S表示起始位；Addr表示地址；Data表示数据；T表示中止位；对数据的发送来说，在可编程逻辑中实现串行发送移位寄存器11和一个软件可写的数据寄存器12。串行发送移位寄存器11的初始值为全1，并且在每一个时钟从串行发送移位寄存器11的高位向Tx发送出1bit的数据，同时，从与低位T相接的置位位13移入bit1到串行发送移位寄存器11。当没有数据发送时，从Tx发送出的数据为全1，表示没有有效数据。当软件写入一个有效的发送数据到数据寄存器12时，利用一个时钟周期将数据寄存器12的内容存人串行发送移位寄存器11中，由串行发送移位寄存器11将有效的数据发送到Tx线上。

上述设置数据接收控制器在本例中是这样实现的：在可编程逻辑芯片中设置串行接收移位寄存器21和两个数据寄存器22、23及一个译码器24，所述串行接收移位寄存器21按照所设定的数据格式设置，使串行接收移位寄存器21的数据位和上述两个数据寄存器22、23的数据位一一对应，在译码器24的控制下，上述两个数据寄存器22、23与串行接收移位寄存器21分时连接。按照上述步骤设置的数据接收控制器参考图6。图6中，串行接收移位寄存器21的S表示起始位；Addr表示地址位；Data表示数据位；T表示中止位；对数据的接收来说，可编程逻辑内部也实现一个串行接收移位寄存器21，和对应的数据寄存器22和数据寄存器23。移位寄存器的初始值为全1，并且在每一个时钟周期从Rx信号线上移进一个1bit的Rx采样数据；同时，使用s，T，Addr的状态进行译码生成相应寄存器的使能信号。例如：当Addr＝0时寻址的是串行接收移位寄存器21，Addr＝1时寻址的是数据寄存器22；那么，按照上面的传送协议，当S＝0且T＝0且Addr＝0时，送出数据寄存器22的使能信号，则串行接收移位寄存器21中的数据就被锁存在数据寄存器22中；当s＝0且T＝0且Addr＝1时，送出数据寄存器23的使能信号，则串行接收移位寄存器21中的数据就被锁存在数据寄存器23中；此时，软件可以来读取相应寄存器的状态，作相应的处理。

在本发明的具体应用中，也可以按照下述步骤设置数据接收控制器：在可编程逻辑芯片中设置串行接收移位寄存器和数据寄存器，所述串行移位寄存器按照所设定的数据格式设置，使串行接收移位寄存器的数据位和数据寄存器的数据位一一对应。按照上述步骤设置的数据接收控制器与图6所示的数据接收控制器相比，仅缺少译码器24和对应的数据寄存器22和数据寄存器23其中之一。

Claims (5)

1、一种紧凑型外围部件互连总线系统中控制平面的实现方法，在于：

步骤1：设置数据传送采用的数据格式；

步骤2：在主系统板和每一个从业务板上分别设置数据发送控制器和数据接收控制器；

步骤3：利用上述数据发送控制器和数据接收控制器在主系统板和每一个从业务板之间建立一条点对点的串行通信通道，每一个通道的上述信号线利用设定的数据格式在主系统板和从业务板之间进行业务数据的传递；

其中，所述设置数据发送控制器的实现具体为：

在可编程逻辑芯片中设置位长相同的串行发送移位寄存器和数据寄存器，所述串行发送移位寄存器按照所设定的数据格式设置，使串行发送移位寄存器的数据位和数据寄存器的数据位一一对应；

设置能对串行发送移位寄存器的最后一个数据位循环置位的置位位。

2、根据权利要求1所述的紧凑型外围部件互连总线系统中控制平面的实现方法，其特征在于，步骤3所述通道包括时钟信号线(CLK)、数据发送信号线(Tx)和数据接收信号线(Rx)。

3、根据权利要求1所述的紧凑型外围部件互连总线系统中控制平面的实现方法，其特征在于，所述数据格式顺序包括下述数据位：

起始位、地址位、数据位、停止位。

4、根据权利要求1、2或3所述的紧凑型外围部件互连总线系统中控制平面的实现方法，其特征在于，所述设置数据接收控制器按照下述步骤实现：

在可编程逻辑芯片中设置串行接收移位寄存器和数据寄存器，所述串行移位寄存器按照所设定的数据格式设置，使串行接收移位寄存器的数据位和数据寄存器的数据位一一对应。

5、根据权利要求1、2或3所述的紧凑型外围部件互连总线系统中控制平面的实现方法，其特征在于，所述设置数据接收控制器按照下述步骤实现：

在可编程逻辑芯片中设置串行接收移位寄存器和两个数据寄存器及一个译码器，所述串行接收移位寄存器按照所设定的数据格式设置，使串行接收移位寄存器的数据位和上述两个数据寄存器的数据位一一对应，在译码器的控制下，上述两个数据寄存器与串行接收移位寄存器分时连接。

Images