CN1655453A - 电平移动器 - Google Patents

电平移动器 Download PDF

Info

Publication number
CN1655453A
CN1655453A CNA2005100080666A CN200510008066A CN1655453A CN 1655453 A CN1655453 A CN 1655453A CN A2005100080666 A CNA2005100080666 A CN A2005100080666A CN 200510008066 A CN200510008066 A CN 200510008066A CN 1655453 A CN1655453 A CN 1655453A
Authority
CN
China
Prior art keywords
drain electrode
grid
level shifter
voltage
pmost
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100080666A
Other languages
English (en)
Other versions
CN100344062C (zh
Inventor
浅见宗广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1655453A publication Critical patent/CN1655453A/zh
Application granted granted Critical
Publication of CN100344062C publication Critical patent/CN100344062C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of El Displays (AREA)
  • Manipulation Of Pulses (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一种紧凑的电平移动器，它具有低功耗和快速的操作，能够容易地进行大差值的电压电平的电平转换。电压调整电路(10a)、p沟道MOS场效应晶体管(PMOST)(103)和n－沟道场效应晶体管(NMOST)(105)串联在两个电源之间。电压调整电路(10b)、PMOST(102)、PMOST(104)和NMOST(106)串联在两个电源之间。在电平转换工作的过渡周期穿透电流流动期间，上述电压调整电路有效地减小电源电压，从而使大差值电压电平的电平转换能够容易地进行。

Description

电平移动器
本申请是申请号为01111656.0，申请日为2001年3月14日，发明名称为“电平移动器”的原案申请的分案申请，该原案申请的在先申请号为JP71256/00，在先申请日为2000年3月14日。
技术领域
本发明涉及用于以开关元件和排列成矩阵的象素来显示诸如图像等信息的图像显示装置(有源矩阵图像显示装置)驱动电路的电平移动器。
背景技术
近年来，半导体制造技术日益精细化。另外，由于诸如要求低功耗的便携式设备等普及的电子设备，这些设备中使用的LSI(大规模集成电路)变成3.3V，就是说，3.3V低电源电压驱动已经变成主流。另一方面，在由于用作便携式终端、计算机等的显示器而当前大量需求的液晶显示器中，液晶驱动是用10至20V电压振幅的信号进行的。于是就有必要至少提供一种在与其驱动电路电压振幅相应的高电源电压下工作的电路部分。
所以，在控制器LSI的低电压振幅信号与驱动液晶显示器所需的高电压振幅信号之间，用于进行电压振幅转换的电平移动器变得必不可少。
一般使用的传统的电平移动器示于图23。这种电平移动器把电压振幅为0至VDD1(＞0，例如5V)的信号转换成电压振幅为0至VDD2(＞0，例如10V)的信号。。就是说，这是一种使高电位侧平移同时低电平侧固定不变的电平移动器。其结构如下。P沟道MOS晶体管(下文中简称为PMOST)101的源极和PMOST 102的源极中的每一个都连接到电源VDD2，而PMOST 101的漏极连接到PMOST 103的源极，同时PMOST 102的漏极连接到PMOST 104的源极。另外，PMOST 103的漏极连接到PMOST 102的栅极和N沟道MOS晶体管(下文中简称NMOST)105的漏极，PMOST 104的漏极连接到PMOST101的栅极和NMOST 106的漏极。NMOST 105的源极和NMOST 106的源极连接到地电位(GND)(0V)。此外，输入信号(IN)馈送到PMOST103的栅极和NMOST 105的栅极，同时输入信号(IN)的反相后的输入信号(/IN)分别馈送到PMOST 104的栅极和NMOST 106的栅极，从而从NMOST 106的漏极提取输出信号(OUT)。应该指出，上述输出信号的反相后的输出信号(/OUT)可以从NMOST 105的漏极取出。
应该指出，对于电源电压，在整个本说明书中，电源电压的VDD#表示为VDD#(其中#表示号码)。另外，将把GND，VDD1，VDD2，VDD3和VDD4看作5种电源电压，而它们的关系按照电压电平满足VDD4＜VDD3＜GND＜VDD1＜VDD2。但是，为了简化说明，GND电压设置为0V。
下面将要解释所述传统电平移动器的例子的基本操作。当输入信号(IN)的电位为VDD1的“Hi”(高)时，NMOST 105导通，而PMOST103截止，从而把GND的“Lo”(低)电位馈送到PMOST 102的栅极，从而使PMOST 102导通。另一方面，反相输入信号(/IN)的电位为GND的“Lo”，于是，NMOST 106截止，同时PMOST 104导通。所以，PMOST 102和104都导通，于是输出电位被平移，从而使输出信号变为VDD2的“Hi”。应该指出，PMOST 101变为截止，从而保证PMOST 102的栅极借助该电位维持在GND的“Lo”电平。
当输入信号(IN)的电位为GND的“Lo”时，图23中的电平移动器采取对称的结构。于是，与上述类似，可以理解，从输出端子(OUT)输出GND(0V)的“Lo”电位。
相应地，具有0至VDD1电压振幅的信号因此被转换成具有0至VDD2电压振幅的信号。
接着，图24示出平移低电位侧而同时高电位侧固定不变的传统电平移动器一个例子。这种电平移动器把具有VDD3(＜0)至0电压振幅的信号转换成具有VDD4(＜VDD3)至0电压振幅的信号。其结构如下。NMOST 107的源极和NMOST 108的源极中的每一个都连接到电源VDD4，而NMOST 107的漏极连接到NMOST 109的源极，同时NMOST 108的漏极连接到NMOST 110的源极。另外，NMOST 109的漏极连接到NMOST 108的栅极和PMOST 111的漏极，NMOST 110的漏极连接到NMOST 107的栅极和PMOST 112的漏极。PMOST 111的源极和PMOST 112的源极连接到GND(0V)。此外，输入信号(IN)馈送到NMOST 109的栅极和PMOST 111的栅极，同时输入信号(IN)的反相输入信号(/IN)分别馈送到NMOST 110的栅极和PMOST 112的栅极，从而从PMOST 112的漏极提取输出信号(OUT)。应该指出，上述输出信号的反相输出信号(/OUT)可以从PMOST 111的漏极取出。
下面将要解释图24中所示的传统电平移动器的例子的基本操作。当输入信号(IN)的电位为VDD3的“Lo”(低)时，PMOST 111导通，而NMOST 109截止，从而把GND的“Hi”(高)电位馈送到NMOST 108的栅极，从而使NMOST 108导通。另一方面，反相输入信号(/IN)的电位为GND的“Hi”，于是，PMOST 112截止，同时NMOST 110导通。所以，NMOST 108和110都导通，于是该电位被平移，从而使输出信号变为VDD4的“Lo”。应该指出，NMOST107变为OFF，从而保证NMOST 108的栅极借助该电位维持GND的“Hi”电平。
当输入信号(IN)的电位为GND的“Hi”时，图24中的电平移动器采取对称的结构。于是，与上述类似，可以理解，从输出端子(OUT)输出GND(0V)的“Hi”电位。
相应地，具有VDD3至0电压振幅的信号因此被转换成具有VDD4至0电压振幅的信号。
传统电平移动器的上述例子可以比较轻易地进行电压振幅差小的信号之间的电平转换。但是，随着电压振幅之间的差值变大，该电平移动器变得难以完成电平转换，结果出现问题。下面就要解释这些问题。
尽管上面简单地解释了举例说明的传统的电平移动器的基本操作，但是，准确地说，只指出是否进行操作，操作时间决定于准备转换的电压振幅、晶体管的特性等。在图23所示的电平移动器中，例如，假定VDD1＝5V，VDD2＝15V，PMOST 101至104的阈电压为-2V，而NMOST 105至106的阈电压为2V。在这种情况下，以及在正常工作时的稳态下，若输入信号(IN)的电位从0V的“Lo”变为5V的“Hi”，则NMOST 105的栅极和源极之间的电压超过其阈电压，从而使NMOST 105导通。另一方面，因为PMOST 103的源极电位开始时是15V，PMOST 103的栅极和源极之间的电压为-10V，超过其阈电压，于是PMOST 103也导通。PMOST 101最初也处于ON(导通)状态，所以渗透电流通过PMOST 101，103和NMOST 105在VDD2和GND之间流动。PMOST 101或PMOST 103未截止之前一直维持这个状态。结果，为了避免这种渗透电流，考虑1)使PMOST 101截止的方法，和2)使PMOST 103截止的方法。
1)使PMOST 101截止的方法
为了使PMOST 101截止，必须使PMOST 102和104导通，以便接收从连接到PMOST 102源极的电源VDD2提供的电荷，从而把PMOST 101的栅极电位提高到13V或更高。输入信号(IN)的反相输入信号(/IN)的电位是0V的“Lo”，于是NMOST 106截止，而PMOST104导通。若PMOST 102导通，则NMOST 106截止。所以，PMOST101的栅极电位可以被迅速充电至15V，而没有渗透电流流动。然而为了做到这一点，PMOST 102的栅极电位必须低于13V，就是说，必须通过NMOST 105把电荷从PMOST 102的栅极放电到GND。但是，如上所述，由于渗透电流通过PMOST 101，103和NMOST 105流动，所以不宜从PMOST 102的栅极放电。结果，在渗透电流流动的情况下设计PMOST 101，103和NMOST 105，使得NMOST 105的漏极电位小于13V，则PMOST 101可以截止。
2)使PMOST 103截止的方法
为了使PMOST 103截止，必须将其栅极和源极之间的电压提高到-2V或更高。因为输入信号(IN)的电位是5V，类似地，PMOST 103的栅极电位是5V。所以，PMOST 103的源极电压必须降低到7V或更低。在这种情况下，通过在渗透电流流动的条件下设计PMOST101，103和NMOST 105，使得PMOST 103的源极电位小于7V，则PMOST 103可以截止。
无论如何，采用以上两种方法，PMOST 101，103和NMOST 105的设计都必须考虑导通电阻，使得即使渗透电流流动，电平转换也可以通过截断渗透电流的流动来进行。另外，为了工作迅速，必须抑制从连接到PMOST 101的源极的电源VDD2通过PMOST 101和103流到PMOST 102的栅极的电流。这与是否提高从PMOST 102的栅极通过PMOST 105流出到GND的电流有关。为了在PMOST 102导通之后迅速把输出(OUT)提高到“Hi”，PMOST 102和104的电流驱动能力也必须考虑在内。
至于输入信号(IN)，当其电位从5V的“Hi”变化到0V的“Lo”时，PMOST 101和102，PMOST 103和104，NMOST 105和106的作用只是分别交换了。所以，在上述操作中替换各个晶体管也是可以接受的。
相应地，关于图23的示范的传统电平移动器，PMOST 101至104具有最低的电流驱动能力，因此，这里的要点是把PMOST 105和106设计成使它们与PMOST 101和104相比具有较高的电流驱动能力。与此相应，最好把PMOST 105和106的沟道宽度设计成随着电平转换用的具有大的差值的电压振幅变大而变得较大。但是，电平移动器本身变大，而且输入栅极电容也加大，从而使较高电流的电路也变大。结果，这使电路占用的面积增大。
关于图24的示范的传统电平移动器，也可以发现同样的问题。
发明内容
本发明是鉴于上述问题而作出的，因此，目的是提供一种新的电平移动器，它减小了操作的过渡周期期间渗透电流的流动造成的电力消耗，使具有大差值的电压振幅的电平转换易于进行，改善其操作速度，并因此抑制电路占用面积的增大。
按照本发明的一个方面，提供一种电平移动器，它包括：第一导电类型的第一MOS晶体管，其源极连接到第一电源，而第一信号输入到其栅极；和导电类型与第一导电类型相似的第二MOS晶体管，其源极连接到第一电源，而作为第一输入信号的反相信号的第二输入信号输入到其栅极。
另外，本发明的电平移动器具有：第二导电类型的第三MOS晶体管，其导电类型不同于第一导电类型，其漏极连接到第一MOS晶体管的漏极，而第一输入信号输入的其栅极；和导电类型与第二导电类型相似的第四MOS晶体管，其漏极连接到第二MOS晶体管的漏极，而第二输入信号输入到其栅极。
另外，本发明的电平移动器具有其导电类型类似于第二导电类型的第五MOS晶体管，其漏极连接到第三MOS晶体管的源极，而其栅极连接到第二晶体管的漏极；和导电类型与第二导电类型相似的第六MOS晶体管，其漏极连接到第四MOS晶体管的源极，而其栅极连接到第一MOS晶体管的漏极。
还有，本发明的电平移动器具有连接在所述第五MOS晶体管的源极和第二电源之间的第一电压调整电路，和连接在所述第六MOS晶体管的源极和第二电源之间的第二电压调整电路。
这种电平移动器把第一电压振幅的第一和第二输入信号转换成第二电压振幅的信号，从而从第一MOS晶体管的漏极或第二MOS晶体管的漏极中至少一个输出信号。在电平转换操作的过渡周期期间，所述2个电压调整电路调节第五MOS晶体管的源极电位和第六MOS晶体管的源极电位，使具有大差值的电压振幅的电平转换易于进行，进而解决上述问题。
按照本发明的另一方面，提供一种电平移动器，它包括：第一导电类型的第一MOS晶体管，其源极连接到第一电源，而第一输入信号输入到其栅极；和其导电类型类似于第一导电类型的第二晶体管，其源极连接到第一电源，而作为第一输入信号的反相信号的第二信号输入到其栅极。
另外，所述电平移动器具有：第二导电类型的第三MOS晶体管，其导电类型不同于第一导电类型，其漏极连接到第一MOS晶体管的漏极，而其栅极连接到第二MOS晶体管的漏极；和导电类型与第二导电类型相似的第四MOS晶体管，其漏极连接到第二MOS晶体管的漏极，而其栅极连接到第一MOS晶体管的漏极。
还有，所述电平移动器具有连接在所述第三MOS晶体管的源极和第二电源之间的第一电压调整电路，和连接在所述第四MOS晶体管的源极和第二电源之间的第二电压调整电路。
这种电平移动器把第一电压振幅的第一和第二输入信号转换成第二电压振幅的信号，从而从第一MOS晶体管的漏极或第二MOS晶体管的漏极中至少一个输出信号。在电平转换操作的过渡周期期间，所述2个电压调整电路调节第三MOS晶体管的源极电位和第四MOS晶体管的源极电位，使具有大差值的电压振幅的电平转换易于进行，进而解决上述问题。
上述电压调整电路可以具有其漏极和栅极连接在一起的MOS晶体管。
另外，上述电压调整电路可以是一个具有含多晶硅层或用杂质元素掺杂的硅层的电阻的电路。
此外，上述电压调整电路可以是包括其栅极上加有恒定电压的MOS晶体管的电路。
附图说明
从结合附图进行的以下的描述，本发明的上述和其他目的和特征将变得更加显而易见，附图中：
图1是表示按照本发明实施例模型1的电平移动器的视图；
图2是表示按照本发明实施例模型2的电平移动器的视图；
图3是表示按照本发明实施例模型3的电平移动器的视图；
图4是表示按照本发明实施例模型4的电平移动器的视图；
图5是表示按照本发明实施例1的电平移动器的视图；
图6是表示按照实施例1的电平移动器和示范的传统的电平移动器操作对比的模拟结果的曲线图；
图7A和7B是表示按照实施例1的电平移动器和示范的传统的电平移动器操作滞后时间对比的模拟结果的曲线图；
图8是表示按照本发明实施例2的电平移动器的视图；
图9是表示按照本发明实施例3的电平移动器的视图；
图10是表示按照实施例3的电平移动器和示范的传统的电平移动器操作对比的模拟结果的曲线图；
图11是表示按照本发明实施例4的电平移动器的视图；
图12是表示按照本发明实施例5的电平移动器的视图；
图13是表示按照本发明实施例6的电平移动器的视图；
图14是表示按照本发明实施例7的电平移动器的视图；
图15是表示按照本发明实施例8的电平移动器的视图；
图16A至16C是表示TFT制造过程的剖面图；
图17A至17C是表示TFT制造过程的剖面图；
图18是表示有源矩阵基片的剖面图的示意图；
图19是表示有源矩阵液晶显示装置的剖面结构的示意图；
图20A至20F是表示使用本发明的电子设备的例子的示意图；
图21A至21D是表示使用本发明的电子设备的例子的示意图；
图22A至22D是表示投影仪型液晶显示装置结构的示意图；
图23是表示示范的传统的电平移动器的视图；而
图24是表示示范的传统的电平移动器的视图。
具体实施方式
下面将参照附图描述本发明各实施例模型。应该指出，为了简化与示范的传统电平移动器的对比，在以下各实施例模型的描述中，对于与传统例子的各个组件对应的晶体管等使用相同的标号。
[实施例模型1]
在实施例模型1中，将描述图1所示的采取移动信号的高电位侧并固定其低电位侧的结构的电平移动器。在这种电平移动器结构中，用于当电流流动时产生电位差的头两个元件或电路(10a，10b)(以下称作电压调整电路)连接到电源VDD2(＞VDD1＞0)。电压调整电路10至少具有两个端子，其中第一端子连接到电源VDD2，而第二端子则连接到PMOST的源极。在图1中，第一电压调整电路10a的第二端子连接到PMOST 101的源极，而第二电压调整电路10b的第二端子连接到PMOST 102的源极。PMOST 101的漏极连接到PMOST 103的源极，而PMOST 102的漏极连接到PMOST 104的源极。此外，PMOST 103的漏极连接到PMOST 102的栅极和NMOST 105的漏极，而PMOST 104的漏极连接到PMOST 101的栅极和NMOST 106的漏极。NMOST 105的源极和NMOST 106的源极连接到GND(0V)。另外，具有0至VDD1电压振幅的输入信号(IN)馈送到PMOST 103的栅极和NMOST 105的栅极，具有同样电压振幅的该输入信号(IN)的反相输入信号(/IN)分别馈送到PMOST 104的栅极和NMOST 106的栅极，以便从NMOST 106的漏极取出进行过电平转换的输出信号(OUT)。应该指出，可从NMOST 105的漏极取出上述输出信号(OUT)的反相输出信号(/OUT)。这个电平移动器与传统电平移动器的差别在于两个电压调整电路10a和10b连接到电源VDD2和PMOST 101和102之间。
由于这些电压调整电路10a和10b的缘故，当电平转换的过渡周期期间出现的渗透电流流动时，PMOST 101和102的源极电位减小到电源电压VDD2以下。结果，具有大差值电压振幅的电平转换操作得以轻易地完成。若电平转换得以轻易地完成，则电平转换操作也变得快速，结果缩短了渗透电流的流动时间，就是说，在减小电力消耗方面也是有效的。
[实施例模型2]
在实施例模型2中，将描述图2所示的采取移动信号的低电位侧并固定其高电位侧的结构的电平移动器。在这种电平移动器结构中，与实施例模型1相似，两个电压调整电路10c和10d的第一端子首先连接到电源VDD4(＜VDD3＜0)。第一电压调整电路10c的第二端子连接到NMOST 107的源极，而第二电压调整电路10d的第二端子连接到NMOST 108的源极。NMOST 107的漏极连接到NMOST 109的源极，而NMOST 108的漏极连接到NMOST 110的源极。此外，NMOST 109的漏极连接到NMOST 108的栅极和PMOST 111的漏极，而NMOST 110的漏极连接到NMOST 107的栅极和PMOST 112的漏极。PMOST 111的源极和PMOST 112的源极连接到GND(0V)。另外，而具有VDD3至0电压振幅的输入信号(IN)馈送到NMOST 109的栅极和PMOST 111的栅极，具有同样电压振幅的该输入信号(IN)的反相输入信号(/IN)分别馈送到NMOST 110的栅极和PMOST 112的栅极，以便从PMOST 112的漏极取出进行过电平转换的输出信号(OUT)。应该指出，从PMOST 111的漏极取出上述输出信号(OUT)的反相输出信号(/OUT)。这个电平移动器与传统电平移动器的差别在于两个电压调整电路10c和10d连接到电源VDD4并且连接在NMOST 107和108的源极之间。
由于这些电压调整电路10c和10d的缘故，当在电平转换操作的过渡周期期间出现的渗透电流流动时，NMOST 107和108的源极电位提升到电源电压VDD4以上。结果，具有大差值的电压振幅的电平转换操作得以轻易地完成。若电平转换得以轻易地完成，则电平转换操作也变得快速，结果缩短了渗透电流的流动时间，就是说，在减小电力消耗方面也是有效的。
[实施例模型3]
在实施例模型3中，将解释图3所示的采取移动信号的高电位侧并固定其低电位侧的结构的但不同于实施例模型1的电平移动器。在这种电平移动器结构中，类似于实施例模型1，2个电压调整电路10a，10b的第一端子连接到电源VDD2(＞VDD1＞0)。第一电压调整电路10a的第二端子连接到PMOST 101的源极，而第二电压调整电路10b的第二端子连接到PMOST 102的源极。PMOST 101的漏极连接到PMOST 102的的栅极和NMOST 105的漏极，而PMOST 102的漏极连接到PMOST 101的栅极和NMOST 106的漏极。NMOST 105的源极和NMOST 106的源极连接到GND(0V)。另外，具有0至VDD1电压振幅的输入信号(IN)馈送到NMOST 105的栅极，并且输入信号(IN)的具有同样电压振幅的反相输入信号(/IN)馈送到NMOST 106的栅极，以便从NMOST 106的漏极取出进行过电平转换的输出信号(OUT)。应该指出，从NMOST 105的漏极可以取出上述输出信号(OUT)的反相输出信号(/OUT)。去掉实施例模型1中PMOST 103和104的结构是实施例模型3中的电平移动器的结构。应该指出，与实施例模型1的对应的组件使用了相同的标号，为的是简化2种电平移动器之间的比较。
由于这些电压调整电路10a和10b的缘故，当电平转换的过渡周期期间出现的渗透电流流动时，PMOST 101和102的源极电位减小到电源电压VDD2以下。结果，具有大差值电压振幅的电平转换操作得以轻易地完成。若电平转换得以轻易地完成，则电平转换操作也变得快速，结果缩短渗透电流的流动时间，就是说，在减小电力消耗方面也是有效的。另外，与实施例模型1相比，晶体管数目可以减少。
[实施例模型4]
在实施例模型4中，将描述图4中所示的采取移动信号的低电位侧并固定其高电位侧但不同于实施例模型2的结构的电平移动器。在这种电平移动器结构中，与实施例模型2相似，两个电压调整电路10c和10d的第一端子首先连接到电源VDD4(＜VDD3＜0)。第一电压调整电路10c的第二端子连接到NMOST 107的源极，而第二电压调整电路10d的第二端子连接到NMOST 108的源极。NMOST 107的漏极连接到NMOST 108的栅极和PMOST 111的漏极，而NMOST108的漏极连接到NMOST 107的栅极和PMOST 112的漏极。PMOST111的源极和PMOST 112的源极连接到GND(0V)。另外，具有VDD3至0电压振幅的输入信号(IN)馈送到NMOST 111的栅极，而具有同样电压振幅的输入信号(IN)的反相输入信号(/IN)馈送到NMOST 112的栅极，以便从PMOST 112的漏极取出进行过电平转换的输出信号(OUT)。应该指出，可以从PMOST 111的漏极取出上述输出信号(OUT)的反相输出信号(/OUT)。去掉实施例模型2中的NMOST 109和110的结构便是实施例模型4的结构。应该指出，与实施例模型2的对应的组件使用了相同的标号，为的是简化2种电平移动器之间的比较。由于这些电压调整电路10c和10d的缘故，当电平转换的过渡周期期间出现的渗透电流流动时，NMOST 107和108的源极电位提升到电源电压VDD4以上。结果，具有大差值电压振幅的电平转换操作得以轻易地完成。若电平转换得以轻易地完成，则电平转换操作也变得快速，结果缩短渗透电流的流动时间，就是说，在减小电力消耗方面也是有效的。另外，与实施例模型2相比，晶体管数目可以减少。
实施例
以下将参照附图描述本发明的各个实施例。
[实施例1]
在实施例1中将解释图5中一种移动信号的高电位侧并固定其低电位侧的电平移动器。应该指出，实施例1是详细说明关于实施例模型1的电压调整电路具体实例的实施例。此外，实施例1的电平移动器是图23中传统例子的改造型，因此，与各个部件对应的晶体管等使用了相同的标号。实施例1的电平移动器结构如下。PMOST113的源极和PMOST 114的源极每一个都连接到电源VDD2，而PMOST 113的栅极和漏极连接到PMOST 101的源极，同时PMOST114的栅极和漏极连接到PMOST 102的源极。PMOST 101的漏极连接到PMOST 103的源极，而PMOST 102的漏极连接到PMOST 104的源极。此外，PMOST 103的漏极连接到PMOST 102的栅极和NMOST 105的漏极，而PMOST 104的漏极连接到PMOST 101的栅极和NMOST 106的漏极。NMOST 105的源极和NMOST 106的源极连接到GND(0V)。另外，具有0至VDD1电压振幅的输入信号(IN)馈送到PMOST 103的栅极和NMOST 105的栅极，并且具有同样电压振幅的输入信号(IN)的反相输入信号(/IN)馈送到PMOST 104的栅极和NMOST 106的栅极，以便从NMOST 106的漏极取出进行过电平转换的输出信号(OUT)。应该指出，可以从NMOST 105的漏极取出上述输出信号(OUT)的反相输出信号(/OUT)。实施例1的电平移动器与传统例子的差别在于加上了PMOST 113和114。
下面将解释实施例1电平移动器的操作。但是，晶体管101至106起与传统例子相同的作用，因此其解释从简。主要解释加上PMOST113和114之后操作如何变化。
在图5的电平移动器中，假定对于VDD1＝5V，VDD2＝15V的例子，PMOST 101至104以及113和114的阈电压为-2V，而NMOST105和106的阈电压为2V。首先，考虑输入信号(IN)的电位为0V的“Lo”，就是说，在这些条件下的稳态。在此时刻，PMOST 101和103导通，而NMOST 105截止，因此来自电源VDD2的电位向PMOST 102的栅极充电。但是，由于PMOST 113不变地工作在饱和区域下，所以在充电完毕的稳态下，PMOST 101的源极电位变为13V，这是从VDD2的15V电位只减去PMOST 113的阈电压的绝对值而得到的。因此，PMOST 102的栅极电位(反相输出电压(/IN))也变成13V的“Hi”。另一方面，PMOST 102截止，而PMOST 106导通，从而PMOST101的栅极电位(输出信号(OUT))为0V的“Lo”。于是，PMOST 102的源极电位变为13V，类似于PMOST 101的源极电位。
接着，考虑当输入信号(IN)的电位从这种状态变成5V的“Hi”时发生什么情况。此刻也与上述类似，PMOST 101，103和NMOST 105在输入信号改变之后立即导通。因此，渗透电流试图在连接到电源VDD2的PMOST 113源极和连接到GND的NMOST 105的源极之间流动。但是，因为有工作在饱和区的PMOST113，PMOST 113的源极和漏极之间的电压进一步增大(在下文中增大的量用Δ1表示)至电流试图流动的量，而PMOST 113的源极电位进一步降低到(13-Δ1)V。因此，在传统例子的电平移动器中，类似地可以得到电源电压VDD2从15V降低到(13-Δ1)V的作用。Δ1随着渗透电流增大而增大，PMOST 101的源极电位亦与此相应地减小。于是，PMOST 101和103可以轻易地截止，从而电平移动器这样工作，使得渗透电流被截断。或者，若渗透电流小，则从PMOST 102的栅极通过NMOST105放电的电流将占优势，从而使PMOST 102立即导通。于是，PMOST101的栅极被充电到13V，结果使这个晶体管截止。所以，它具有使PMOST 113的电平转换变得轻易的作用。
这些状态可以从图6中所示的模拟结果得到证实。用轮廓线表示的示范的传统的电平移动器的结果也同时示于图中。应该指出，模拟中使用的晶体管的主要参数设置如下：所有PMOST的阈电压和迁移率分别设置为-2V和100cm2/Vs；所有NMOST的阈电压和迁移率分别设置为2V和100cm2/Vs；另外，晶体管的沟道长度设置为4μm。至于其沟道宽度，PMOST 101至104设置为10μm，NMOST 105至106设置为30μm，PMOST 113至114设置为20μm。还应指出，VS101表示PMOST 101的源极电位，而I1则表示在PMOST 113的源极和漏极之间流动的电流。于是，显然，在这个电平移动器中，与传统例子相比，电平转换的工作速度已经改善，已经使渗透电流变小，从而使电力消耗减小。
在改变NMOST 105和106的沟道宽度(W)(其他条件与上述相同)的情况下，通过模拟获得从输入信号(IN)上升50％起到输出信号(OUT)上升至7.5V(设置为15V的50％)为止的延迟时间(Td)并示于图7A。与传统的例子相比，图中示出即使NMOST 105和106的沟道宽度减小了约20μm，仍能完成类似的操作。所以，电路占用的面积几乎没有由于增加PMOST 113和114而增大。
图7B中所示是改变电源电压VDD2时延迟时间(Td)的模拟结果。但是，在这种情况下，延迟时间是指从输入信号(IN)上升50％的时刻起到输出信号(OUT)上升至电源电压VDD2的50％的时刻为止的延迟时间。在这种情况下模拟中使用的晶体管的迁移率和阈值与上述相同。关于沟道宽度，PMOST 101至104设置为10μm，NMOST105和106设置为20μm，而PMOST 113和114设置为10μm。传统例子的模拟结果也示于图7B，以供比较。但是，在传统的例子中，NMOST 105和106的沟道宽度设置为30μm，只有加到实施例1中的PMOST 113和114的一部分在相同的条件下占用面积增大。正如在图中看到的，对于示范的传统电平移动器，具有大差值电压振幅的电平转换困难，而实施例1的电平移动器却可以轻易完成。另外，在示范的传统电平移动器中，若电源电压VDD2增大，则有电平转换突然失败的趋势。但是，本发明的电平移动器在这一点上却是宽容的，可以认为，本发明的电平移动器对于晶体管特性波动也是强壮的。
当输入信号(IN)的电位从5V的“Hi”变化到0V的“Lo”时，PMOST 113和114、PMOST 101和102、PMOST 103和104以及NMOST 105和106各自的作用只是相互调换。所以，若替换各个晶体管，则上述操作也可以接受。
[实施例2]
在实施例2中还将解释一种移动信号的高电位侧并固定其低电位侧的不同的电平移动器例子。如图8所示，实施例2的电平移动器是这样的电平移动器：其中把实施例1中的PMOST 113和114分别换成NMOST 115和116，并且它们的栅极连接到电源VDD2。应该指出，实施例2也是详细说明关于实施例模型1的电压调整电路的具体例子的实施例。另外，实施例2的电平移动器是图23中所示例子传统电平移动器的改造型，因而对于与各自部分对应的晶体管采用相同的标号。
实施例2的电平移动器结构如下。NMOST 115的漏极和栅极以及NMOST 116的漏极和栅极每一个都连接到电源VDD2，而NMOST115的源极连接到NMOST 101的源极，同时NMOST 116的源极连接到PMOST 102的源极。PMOST 101的漏极连接到PMOST 103的源极，而PMOST 102的漏极连接到PMOST 104的源极。此外，PMOST103的漏极连接到PMOST 102的栅极和NMOST 105的漏极，而PMOST 104的漏极连接到PMOST 101的栅极和NMOST 106的漏极。NMOST 105的源极和NMOST 106的源极连接到GND(0V)。另外，具有0至VDD1电压振幅的输入信号(IN)馈送到PMOST 103的栅极和NMOST 105的栅极，输入信号(IN)的具有同样电压振幅的反相输入信号(/IN)馈送到PMOST 104的栅极和NMOST 106的栅极，以便从NMOST 106的漏极取出进行过电平转换的输出信号(OUT)。应该指出，可以从NMOST 105的漏极取出上述输出信号(OUT)的反相输出信号(/OUT)。实施例2的电平移动器与传统例子的差别在于加上了NMOST 115和116。
在实施例2的电平移动器中，尽管实施例1中的PMOST 113和114的作用被NMOST 115和116代替，但是其操作与实施例1基本相同。所以，实施例2的电平移动器把具有0至VDD1电压振幅的信号转换成具有0至(VDD2-Vth1)电压振幅的信号。这里，Vth1表示NMOST 115或116的阈值。
于是，类似于实施例1，实施例2的电平移动器可以轻易地完成具有大电平差的电平转换，其操作速度得以提高。此外，渗透电流小，所以在减小电力消耗上是有效的。另外，实施例2的电平移动器对于晶体管特性波动也是强壮的。在实施例2中，通过这样制造晶体管、使得NMOST的阈电压比PMOST的阈电压的绝对值小，对于把输出信号输入到下一级的逻辑电路的PMOST的截止，实施例2的电平移动器可以具有适当的余量。
[实施例3]
在实施例3中将解释图9中所示的移动信号的低电位侧并固定其高电位侧的电平移动器。应该指出，实施例3是详细说明关于实施例模型2的电压调整电路的具体例子的实施例。另外，实施例3的电平移动器是图24中所示示范的传统电平移动器的改造型，因而对于与各自部分对应的晶体管等采用相同的标号。
实施例3的电平移动器的结构如下。NMOST 117的源极和NMOST 118的源极每一个都连接到电源VDD4，而NMOST 117的栅极和漏极连接到NMOST 107的源极，同时NMOST 118的栅极和漏极连接到NMOST 108的源极。NMOST 107的漏极连接到NMOST109的源极，而NMOST 108的漏极连接到NMOST 110的源极。此外，NMOST 109的漏极连接到NMOST 108的栅极和PMOST 111的漏极，而NMOST 110的漏极连接到NMOST 107的栅极和NMOST 112的漏极。PMOST 111的源极和PMOST 112的源极连接到GND(0V)。另外，具有VDD3至0电压振幅的输入信号(IN)馈送到NMOST 109的栅极和PMOST 111的栅极，而该输入信号(IN)的具有同样电压振幅的反相输入信号(/IN)分别馈送到NMOST 110的栅极和PMOST 112的栅极，以便从PMOST 112的漏极取出进行过电平转换的输出信号(OUT)。应该指出，可以从PMOST 111的漏极取出上述输出信号(OUT)的反相输出信号(/OUT)。实施例3的电平移动器与传统例子的差别在于加上了NMOST 117和118。
接着将解释实施例3电平移动器的操作，但是，晶体管107至112完成的作用与传统的例子相同，所以其解释从简。主要将解释加上PMOST 117和118之后操作如何变化。
在图9所示的电平移动器中，例如假定VDD3＝-5V，VDD4＝-15V，NMOST 107至110以及117和118的阈电压为2V，而PMOST111和112的阈电压为-2V。首先，考虑输入信号的电位为0V的“Hi”，就是说，在这些条件下的稳态。此时，NMOST 107和109导通，而PMOST 111截止，所以，存储在NMOST 108栅极上的电荷向电源VDD4放电。但是，因为NMOST 117不变地工作在饱和区，所以在放电完成的稳态下，NMOST 107的源极电位变为-13V，这是通过把NMOST 117的阈电压加在电源电压VDD4的电位-15V上获得的。所以NMOST 108(反相输出信号(/OUT))的栅极电位也变为-13V的“Lo”。另一方面，NMOST 108导通，从而使NMOST 107(输出信号OUT)的栅极电位为0V的“Hi”。于是，NMOST 108的源极电位变为-13V，与NMOST 107相似。
接着，考虑当输入信号(IN)的电位从这种状态变化到-5V的“Lo”时发生什么情况。此时，与上述类似，NMOST 107和109以及PMOST111在输入信号改变之后立即导通。所以渗透电流将试图在连接到电源VDD4的NMOST 111的源极和连接到GND的PMOST 111的源极之间流动。但是，因为有工作在饱和区的NMOST 117，所以NMOST117源极和漏极之间的电压进一步变大到试图流动的电流的量(下文中增大的量用Δ2表示)，NMOST 107的源极电位进一步缩小到-(13-Δ2)。因此，在示范的传统电平移动器中，可以类似地得到电源电压VDD4从-15V增大到-(13-Δ2)V的效果。Δ2随着渗透电流增大而增大，而NMOST 107的源极电位也相应增大。于是，NMOST 107和109可以轻易地截止，从而，电平移动器这样工作，使得截断渗透电流。或者，若渗透电流小，则通过PMOST 111给NMOST 108的栅极充电的电流占优势，从而使NM0ST 108立即导通。于是，NMOST107的栅极被充电到-13V，结果该晶体管截止。所以，它有使NMOST117的电平转换变得轻易的作用。
其状态可以从图10中所示的模拟结果得到证实。示范的传统电平移动器的结果也同时用轮廓线示于图中。应该指出，用于模拟中的晶体管的主要参数设置如下：所有PMOST的阈电压和迁移率均分别设置为-2V和100cm2/Vs；所有NMOST的阈电压和迁移率均分别设置为2V和100cm2/Vs。另外，晶体管的所有沟道长度均设置为4μm。关于沟道宽度，NMOST 107和110设置为10μm，PMOST 111和112的设置为30μm，而NMOST 117和118设置为20μm。还应指出，VS107表示NMOST 107的源极电位，而I2表示NMOST 117源极和漏极之间流动的电流。于是，显然，在这个电平移动器中，与传统的例子相比，该电平移动器的工作速度得到改进，渗透电流减小了，因此电力消耗降低了。另外，和实施例1的电平移动器相似，实施例3的电平移动器在晶体管参数波动方面也是强壮的。
当输入信号(IN)的电位从-5V的“Lo”变化到0V的“Hi”时，只是改变了NMOST 117和118、NMOST 107和108、NMOST 109和110以及PMOST 111和112各自的作用。因此，若这些晶体管被替换，上述操作也是可以接受的。
[实施例4]
在实施例4中也将解释移动信号的低电位侧并固定其高电位侧的一种不同的电平移动器例子。如同图11所示，实施例4的电平移动器是这样的电平移动器：其中把实施例3电平移动器中的NMOST117和118分别换成PMOST 119和120，而且它们的栅极连接到电源VDD4上。应该指出，实施例4也是详细说明关于实施例模型2的电压调整电路具体例子的实施例。另外，实施例4的电平移动器是图24中所示示范的传统电平移动器的改造型，因而对于与各自部分对应的晶体管采用相同的标号。
实施例4的电平移动器结构如下。PMOST 119的漏极和栅极以及PMOST 120的漏极和栅极每一个都连接到电源VDD4，而PMOST119的源极连接到NMOST 107的源极，同时PMOST 120的源极连接到NMOST 108的源极。NMOST 107的漏极连接到NMOST 109的源极，而NMOST 108的漏极连接到NMOST 110的源极。此外，NMOST 109的漏极连接到NMOST 108的栅极和PMOST 111的漏极，而NMOST 110的漏极连接到NMOST 107的栅极和NMOST 112的漏极。PMOST 111的源极和PMOST 112的源极均连接到GND(0V)。另外，具有VDD3至0电压振幅的输入信号(IN)馈送到NMOST 109的栅极和PMOST 111的栅极，而输入信号(IN)的具有同样电压振幅的反相输入信号(/IN)馈送到NMOST 110的栅极和PMOST112的栅极，以便从PMOST 112的漏极取出进行过电平转换的输出信号(OUT)。应该指出，可以从PMOST 111的漏极取出上述输出信号(OUT)的反相输出信号(/OUT)。实施例4的电平移动器与传统例子的电平移动器的差别在于加上了PMOST 119和120。在实施例4的电平移动器中，尽管实施例3中的NMOST 117和118被PMOST 119和120代替，但是它们的操作与实施例3的相同。所以，实施例4的电平移动器把具有VDD3至0电压振幅的信号转换成具有(VDD4-Vth2)至0电压振幅的信号。其中Vth2表示PMOST 119或120的阈电压。
于是，与实施例3相似，与传统的例子相比，实施例4的电平移动器可以轻易地完成具有大电平差的电平转换，而且其工作速度得以改进。另外，渗透电流小，所以，在降低电力消耗方面有作用。此外，在晶体管参数波动方面，实施例4的电平移动器是强壮的。在实施例4中，通过这样制造晶体管，使得PMOST的阈电压的绝对值小于NMOST的阈电压，对于把输出信号输入到下一级的逻辑电路的NMOST的截止，实施例4的电平移动器就可以具有适当的余量
[实施例5]
在实施例5中将解释移动信号的高电位侧并固定其低电位侧的图12所示的电平移动器。应该指出，实施例5是详细说明实施例模型3的电压调整电路具体例子的实施例。另外，实施例5的电平移动器是示于图5的实施例1的电平移动器的改造型，因而对于与各个部分对应的晶体管采用相同的标号。实施例5的电平移动器结构如下。PMOST 113的源极和PMOST 114的源极均连接到电源VDD2，而PMOST 113的栅极和漏极连接到PMOST 101的源极，而PMOST114的栅极和漏极连接到PMOST 102的源极。PMOST 101的漏极连接到PMOST 102的栅极和NMOST 105的漏极，而PMOST 102的漏极连接到PMOST 101的栅极和NMOST 106的漏极。NMOST 105的源极和NMOST 106的源极连接到GND(0V)。另外，具有0至VDD1电压振幅的输入信号(IN)馈送到NMOST 105的栅极，而输入信号(IN)的具有同样电压振幅的反相输入信号(/IN)馈送到NMOST 106的栅极，以便从NMOST 106的漏极取出进行过电平转换的输出信号(OUT)。应该指出，从NMOST 105的漏极可以取出上述输出信号(OUT)的反相输出信号(/OUT)。去掉实施例1中PMOST 103和104的结构便是实施例模型5中的电平移动器结构，因此其操作与实施例1的基本相同。去掉PMOST 103和104是没有问题的，因为它们不再起大电平差电平转换中原来的作用。实施例5的电平移动器把具有0至VDD1电压振幅的信号转换成具有0至(VDD2-Vth3)电压振幅的信号。其中Vth3表示PMOST 113或114的阈电压。
于是，与实施例1相似，与传统的例子相比，实施例5的电平移动器可以轻易地完成具有大电平差的电平转换，而且其工作速度得以改进。另外，渗透电流小，所以，在降低电力消耗方面有作用。此外，在晶体管参数波动方面，实施例5的电平移动器是强壮的。应该指出，实施例5的电平移动器包括的晶体管数目与传统的例子相同。因此，只要电平移动器具有大致相同的电平的工作特性，该电路占用的面积可以做得比较小。
[实施例6]
在实施例6中还将解释移动信号的高电位侧并固定其低电位侧的一种不同的电平移动器。如图13所示，实施例6的电平移动器是图12所示的实施例5电平移动器中的PMOST 113和114分别用NMOST 115和116代替而它们的栅极连接到电源VDD2的电平移动器。应该指出，实施例6也是详细说明关于实施例模型3的电压调整电路的具体例子的实施例。另外，实施例6的电平移动器是示于图8的实施例2的电平移动器的改造型，因而对于与各自部分对应的晶体管采用相同的标号。
实施例6的电平移动器结构如下。NMOST 115的漏极和栅极以及NMOST 116的漏极和栅极连接到电源VDD2，而NMOST 115的源极连接到PMOST 101的源极，同时NMOST 116的源极连接到PMOST 102的源极。PMOST 101的漏极连接到PMOST 102的的栅极和NMOST 105的漏极，而PMOST 102的漏极连接到PMOST 101的栅极和NMOST 106的漏极。NMOST 105的源极和NMOST 106的源极连接到GND(0V)。另外，具有0至VDD1电压振幅的输入信号(IN)馈送到NMOST 105的栅极，而输入信号(IN)的具有同样电压振幅的反相输入信号(/IN)馈送到NMOST 106的栅极，以便从NMOST106的漏极取出进行过电平转换的输出信号(OUT)。应该指出，从NMOST 105的漏极可以取出上述输出信号(OUT)的反相输出信号(/OUT)。去掉实施例2中PMOST 103和104的结构是实施例6的电平移动器结构，因此其操作与实施例1的基本上相同。去掉PMOST 103和104是没有问题的，因为它们不再起大电平差电平转换中原来的作用。实施例6的电平移动器把具有0至VDD1电压振幅的信号转换成具有0至(VDD2-Vth1)电压振幅的信号。其中Vth1表示PMOST 115或116的阈电压。
于是，与实施例2相似，与传统的例子相比，实施例6的电平移动器可以轻易地完成具有大电平差的电平转换，而且其工作速度得以改进。另外，渗透电流小，所以，在降低电力消耗方面有作用。此外，在晶体管参数波动方面，实施例6的电平移动器是强壮的。在实施例6中，通过这样制造晶体管，使得NMOST的阈电压小于PMOST阈电压的绝对值，实施例6的电平移动器在把输出信号输入到下一级的逻辑电路的PMOST的截止上具有适当的余量。应该指出，实施例6的电平移动器包括的晶体管数目与传统的例子相同。因此，只要使用具有大致相同的电平工作特性的电平移动器，该电路占用的面积可以做得比较小。
[实施例7]
在实施例7中将解释图14所示的移动信号的低电位侧并固定其高电位侧的电平移动器。应该指出，实施例7是详细说明关于实施例模型4的电压调整电路的具体例子的实施例。另外，实施例7的电平移动器是示于图9的实施例3的电平移动器的改造型，因而对于与各自部分对应的晶体管采用相同的标号。
实施例7的电平移动器结构如下。NMOST 117的源极和NMOST118的源极均连接到电源VDD4，而NMOST 117的栅极和漏极连接到NMOST 107的源极，同时NMOST 118的栅极和漏极连接到NMOST 108的源极。NMOST 107的漏极连接到NMOST 108的的栅极和PMOST 111的漏极，而NMOST 108的漏极连接到NMOST 107的栅极和PMOST 112的漏极。PMOST 111的源极和PMOST 112的源极连接到GND(0V)。另外，具有VDD3至0电压振幅的输入信号(IN)馈送到PMOST 111的栅极，而输入信号(IN)的具有同样电压振幅的反相输入信号(/IN)馈送到PMOST 112的栅极，以便从PMOST 112的漏极取出进行过电平转换的输出信号(OUT)。应该指出，从PMOST111的漏极可以取出上述输出信号(OUT)的反相输出信号(/OUT)。
去掉实施例3中NMOST 109和110的结构便是实施例7的电平移动器结构，因此其操作与实施例3的基本上相同。去掉NMOST 109和110是没有问题的，因为它们不再起大电平差电平转换中原来的作用。实施例7的电平移动器把具有VDD3至0电压振幅的信号转换成具有(VDD4-Vth2)至0电压振幅的信号。其中Vth2表示NMOST 117或118的阈电压。
于是，与实施例3相似，与传统的例子相比，实施例7的电平移动器可以轻易地完成具有大电平差的电平转换，而且其工作速度得以改进。另外，渗透电流小，所以，在降低电力消耗方面有作用。此外，在晶体管参数波动方面，实施例7的电平移动器是强壮的。应该指出，实施例7的电平移动器包括的晶体管数目与传统的例子的相同。因此，只要使用具有大致相同电平的工作特性的电平移动器，该电路占用的面积可以做得比较小。
[实施例8]
在实施例8中还将解释移动信号的低电位侧并固定其高电位侧的一种不同的电平移动器。如图15所示，实施例8的电平移动器是示于图14中的实施例7的电平移动器中NMOST 117和118分别用PMOST 119和120代替、而且它们的栅极都连接到电源VDD4的电平移动器。应该指出，实施例8是详细说明关于实施例模型4的电压调整电路的具体例子的实施例。另外，实施例8的电平移动器是图11所示的实施例4的电平移动器的改造型，因而对于与各个部分对应的晶体管等采用相同的标号。
实施例8的电平移动器结构如下。PMOST 119的漏极和栅极以及PMOST 120的漏极和栅极均连接到电源VDD4，而PMOST 119的源极连接到NMOST 107的源极，同时PMOST 120的源极连接到NMOST 108的源极。NMOST 107的漏极连接到NMOST 108的栅极和PMOST 111的漏极，而NMOST 108的漏极连接到NMOST 107的栅极和PMOST 112的漏极。PMOST 111的源极和PMOST 112的源极连接到GND(0V)。另外，具有VDD3至0电压振幅的输入信号(IN)馈送到PMOST 111的栅极，而输入信号(IN)的具有同样电压振幅的反相输入信号(/IN)馈送到PMOST 112的栅极，以便从PMOST 107的漏极取出进行过电平转换的输出信号(OUT)。应该指出，可以从PMOST 111的漏极取出上述输出信号(OUT)的反相输出信号(/OUT)。实施例8的电平移动器和图11所示的实施例4的电平移动器的差别在于其中是否设置NMOST 109和110。
实施例4中去掉了NMOST 109和110的结构就是实施例模型8的电平移动器结构，因此其操作与实施例4的基本上相同。去掉NMOST 109和110是没有问题的，因为它们不再起大电平差电平转换中原来的作用。实施例8的电平移动器把具有VDD3至0电压振幅的信号转换成具有(VDD4-Vth2)至0电压振幅的信号。其中Vth2表示NMOST 119或120的阈电压。
于是，与实施例4相似，与传统的例子相比，实施例8的电平移动器可以轻易地完成具有大电平差的电平转换，而且其工作速度得以改进。另外，渗透电流小，所以，在降低电力消耗方面有作用。此外，在晶体管特性波动方面，实施例8的电平移动器是强壮的。在实施例8中，通过这样制造晶体管，使得PMOST的阈电压的绝对值小于NMOST阈电压，实施例8的电平移动器在把输出信号输入到下一级的逻辑电路的NMOST的截止上具有适当的余量。应该指出，实施例8的电平移动器包括的晶体管数目与传统的例子相同。因此，只要使用具有大致相同电平的工作特性的电平移动器，该电路占用的面积可以做得比较小。
[实施例9]
在实施例9中，将解释一种用电阻作为实施例模型1至4中的电压调整电路的电平移动器。作为电阻，有一些方法，诸如利用通过给其栅极加大于其阈电压的偏置电压使得该晶体管不变地处于导通(ON)状态来利用该晶体管源极和漏极之间的电压作为电阻的方法、利用该晶体管源极和漏极区域的方法以及利用LDD区的方法。即使利用这些电阻也有轻易地完成电平转换操作的效果。应该指出，在这种情况下，不仅阈电压像实施例1至9那样波动，而且电平移动器的输出振幅变成满刻度的振幅。
[实施例10]
在实施例10中，将描述实施例1至9的电平移动器应用于有源矩阵液晶显示装置的驱动电路的情况下的制造方法的一个例子。应该指出，所描述的是作为象素部分的开关元件的象素薄膜晶体管(TFT)和用于驱动电路(信号线驱动电路和扫描线驱动电路等)的TFT的制造步骤，该驱动电路具有设置在同一基片上象素部分外围的电平移动器。为了简化解释，利用沿着路径所取的剖面图说明作为驱动电路部分的基本结构电路的CMOS电路和象素部分中用于象素TFT的n-沟道TFT。
首先，如图16A所示，在诸如硼硅酸钡玻璃或硼硅酸钡铝璃玻，典型的是Corning公司的诸如#7059玻璃或#1737玻璃等玻璃制成的基片400上，形成用诸如氧化硅薄膜、氮化硅薄膜、氮氧化硅薄膜等绝缘薄膜制成的底层薄膜401。例如，形成用等离子体CVD(化学汽相淀积法)由SiH4，NH3和N2O制成并做成具有10至200nm(最好在50和100nm之间)的氮氧化硅薄膜的叠层薄膜401a和以类似方法用SiH4和N2O制成的具有50至200nm(最好在100和150nm之间)的氢化氮氧化硅薄膜401b。在实施例10中，示出两层结构作为底层薄膜401，但也可以形成绝缘薄膜的单层薄膜和其中层叠了两层以上的结构。
用由具有无定形结构的半导体薄膜利用激光结晶法或已知的热结晶法制成的结晶半导体薄膜来形成岛形半导体层402至406。可以形成厚度25至80nm(最好在30和60nm之间)的岛形半导体层402至406。在形成结晶半导体薄膜用是材料上不设限制，但最好用硅或硅锗(SiGe)合金形成。
可以用脉冲振荡型或连续光发射型准分子激光器、YAG激光器或YVO4激光器以激光结晶法来制造结晶半导体薄膜。使用这些类型的激光器时，可以用光学系统把从激光振荡器发射的激光凝聚成线形，然后把该光线照射在半导体薄膜上。可以由操作者适当选择结晶条件，但当使用准分子激光器时，脉冲振荡频率设置为30Hz，并且激光能量密度设置为100至400mJ/cm2(典型的在200和300mJ/cm2之间)。另外，当利用YAG激光器时，使用二次谐波，脉冲振荡频率设置为1至10kHz，激光能量密度设置为300至600mJ/cm2(典型的在350和500mJ/cm2之间)。然后把凝聚成100至1000μm，例如400μm宽的线形的激光照射在基片的整个表面上。对于线性激光这是用80％至98％的覆盖率来完成的。
形成覆盖岛形半导体层402至406的栅极绝缘薄膜407。用等离子体CVD或溅射由厚度40至150nm含硅的绝缘薄膜形成栅极绝缘薄膜407。在实施例10中形成120nm厚的氮氧化硅薄膜。当然，栅极绝缘薄膜不限于这种类型的氮氧化硅薄膜，其他含硅的绝缘薄膜也可以以单层或多层结构的形式使用。例如，当利用氧化硅薄膜时，可以把基片温度设置为300至400℃，通过0.5至0.8W/cm2高频(13.56MHz)电功率密度下的放电，在40Pa(巴)反应压力下借助等离子体CVD用TEOS(原硅酸四乙酯)和O2形成。随后在400和500℃之间的温度下对这样制造的氧化硅薄膜进行热退火即可获得作为绝缘薄膜的良好特性。
然后在栅极绝缘薄膜上形成第一导电薄膜408和第二导电薄膜409，以便形成栅电极(与TFT的栅极相当的部分)。在实施例10中，第一导电薄膜由厚度为50至100nm的Ta薄膜形成，而第二导电薄膜由厚度为100至300nm的W薄膜形成。
Ta薄膜用溅射形成，Ta靶的溅射用Ar完成。若在Ar中加入适量的Xe和Kr，则Ta薄膜的内部应力松驰，可以防止薄膜剥落。α相Ta薄膜的电阻率约为20μΩcm，可用于栅极电极，但是β相Ta薄膜电阻率约为180μΩcm，不宜用于栅极电极。为了形成α相Ta薄膜，若以10至50nm的厚度形成一种具有类似于α相Ta薄膜晶体结构的氮化钽薄膜作为Ta薄膜的基底，则可以容易地获得α相Ta薄膜。
用W靶溅射方法形成W薄膜，该种薄膜也可以利用六氟化钨(WF6)热CVD法形成。不论使用哪一种，为了用它作为栅电极，都必须使薄膜变成低电阻，而且最好使W薄膜的电阻率等于或小于20μΩcm。可以通过增大W薄膜的晶粒来降低电阻率，但是，对于W薄膜内有许多诸如氧等杂质元素的情况，结晶被抑制，使薄膜变为高电阻。于是在溅射中使用纯度为99.9999％的W靶。另外，采取在注意在薄膜形成时不使杂质从气相引入的同时形成W薄膜的方法，电阻率可以达到9至20μΩcm。
请注意，在实施例10中，尽管第一导电薄膜408是Ta薄膜，而第二导电薄膜409是W薄膜，但是两者也都可以由从包括Ta，W，Ti，Mo，Al和Cu的一组中选择的元素形成，或者由具有这些元素之一作为主要组成部分的合金材料和一种化合物材料形成。另外，也可以使用掺有诸如磷等杂质元素的半导体薄膜，通常是多晶硅薄膜。除实施例10中使用者外，其他最佳组合的例子包括：用氮化钽(TaN)形成第一导电薄膜，与由W薄膜形成的第二导电薄膜组合；用氮化钽(TaN)形成第一导电薄膜，与由Al薄膜形成的第二导电薄膜组合；和用氮化钽(TaN)形成第一导电薄膜，与由Cu薄膜形成的第二导电薄膜组合。无论使用哪一种，最好把能够适当地选择性蚀刻的导电材料组合进去。
然后，由抗蚀剂形成掩模410至417，并完成第一蚀刻处理，以形成电极和引线。在实施例10中采用ICP(电感耦合等离子体)蚀刻法。用CF4和Cl2的气体混合物作为蚀刻气体，等离子体在1Pa下用给线圈型电极施加500W RF(射频)电功率(13.56MHz)来产生。还给基片侧(测试片阶段)施加100W RF电功率，有效地施加负的自偏置电压。在CF4和Cl2混合的情况下，把W薄膜和Ta薄膜蚀刻到大致同样的程度。
第一导电层和第二导电层的边缘部分按照在上述蚀刻条件施加在基片侧的偏置电压的作用利用适当的抗蚀剂掩模的形状作成斜坡形。斜坡部分的角度是由15°至45°。蚀刻时间可以增大约10至20％，以便完成蚀刻而在栅电极绝缘薄膜上不留下任何残留物。氧氮化硅薄膜相对于W薄膜的选择性是从2至4(典型情况是3)，因此，氧氮化硅薄膜的暴露表面的约有20至50nm被这种过蚀刻过程所蚀刻。第一形状的导电层419至426(第一导电层419a至426a和第二导电层419a至426b)是这样按照第一蚀刻过程由第一导电层和第二导电层形成的。标号418表示栅极绝缘薄膜，而不被第一形状的导电层419至426覆盖的区域被蚀刻掉约20至50nm而变得较薄。
然后，完成第一掺杂过程，加入赋予n-型导电性的杂质元素(图16B)。作为掺杂方法可以进行离子掺杂或离子注入。离子掺杂在剂量为1×1013至5×1014原子/cm2，而加速电压为60至100keV的条件下进行。用元素周期表15族元素，典型的是磷(P)或砷(As)作为赋予n-型导电性的杂质元素。这里用磷(P)。在这种情况下，导电层419至423对于赋予n-型导电性的杂质元素变成掩模，第一杂质区域427至431用自对准的方法形成。赋予n-型导电性的杂质元素以1×1020至1×1021原子/cm3的浓度加到第一掺杂区域。
接着，如图16C所示，进行第二掺杂过程。类似地采用ICP蚀刻法，用CF4，Cl2和O2的混合物作为蚀刻气体，在1Pa的压力下通过把500W RF电功率(13.56MHz)施加在线圈形电极上产生等离子体。把50W RF电功率(13.56MHz)施加在基片侧(测试片阶段)，并施加比第一蚀刻过程的低的自偏置电压。在这些的条件下各向异性地蚀刻W薄膜，并以较慢的速度各向异性地蚀刻Ta(第一导电层)，形成第二形状的导电层433至440(第一导电层433a至440a和第二导电层433b至440b)。标号432表示栅极绝缘薄膜，而不被第二形状导电层433至437复盖的区域被额外蚀刻，数量约为20至50nm，形成较薄的区域。
按照CF4和Cl2的混合气体，从所产生的基团和离子类型以及反应产物的蒸汽压力可以估计出W薄膜和Ta薄膜的蚀刻反应。比较W和Ta的氟化物和氯化物的蒸汽压力，W的氟化合物WF6极高，而WCl5，TaF5和TaCl5的蒸汽压力数值相近。因此，W薄膜和Ta薄膜都用C1F4和Cl2气体混合物蚀刻。但是，若在这个气体混合物中加入适量的O2，则CF4和O2反应，形成CO和F，并产生大量的F基团或F离子。结果，具有高的氯化物蒸汽压力的W薄膜的蚀刻速度增大。另一方面，即使F增加，Ta的蚀刻速度并不相对增大。另外，与W相比，Ta容易氧化，所以Ta的表面由于加入O2而氧化。Ta薄膜的蚀刻速度由于Ta氧化物不与氟和氯反应而进一步减小。因此，在W薄膜和Ta薄膜之间变得有可能具有速度上的差异，而且变得有可能使W薄膜的蚀刻速度大于Ta薄膜的蚀刻速度。
然后如图17A所示，进行第二掺杂过程。在这种情况下，使剂量小于第一掺杂过程，并在高的加速电压条件下掺杂赋予n-型导电性的杂质元素。例如，把加速电压设置为70至120keV，剂量设置为1×1013原子/cm3，进行掺杂，并在图16B的岛型半导体层中形成的第一杂质区域内部形成新的杂质区域。对于杂质元素用第二导电层433至437作为掩模，进行掺杂，以便把杂质元素也加入第一导电层433a至437a以下的区域。这样形成重叠在第一导电层433a至437a上的第三杂质区域441至445以及第一杂质区域和第三杂质区域之间的第二杂质区域。加入赋予n-型导电性的杂质元素，使得在第二杂质区域中浓度变为1×1017至1×1019原子/cm3，在第三杂质区域中变为1×1016至1×1018原子/cm3。
然后，在形成p-沟道TFT的岛形半导体层403中，如图17B所示，形成加有具有与上述导电类型杂质元素相反的导电类型的杂质元素的第四杂质区域454至456。用第二导电层434作为对该杂质元素的掩模，以自对准方法形成杂质区。用抗蚀剂掩膜451至453覆盖形成n-沟道TFT的岛型半导体层402，404，405和406的整个表面。在不同的浓度下把磷加入杂质区454至456，在这里利用二硼烷(B2H6)进行离子掺杂，使得各个杂质区具有2×1020至2×1021原子/cm3的杂质浓度。
用上述过程在各个岛型半导体层内形成杂质区。覆盖这个岛型半导体层的导电层433至436起栅极作用。另外，标号439表示信号线，440表示扫描线，437表示电容引线，而438表示驱动电路。
然后如图17C所示，进行加到各个岛型半导体层中的杂质层的杂质的激活，目的在于控制导电类型。为了完成该过程利用退火炉完成热退火。另外，也可以采用激光退火和快速热退火(RTA)。以等于或小于1PPM(百万分之一)、最好在等于或小于0.1PPM的氧浓度，在400至700℃下，典型地在500和600℃之间在氮气氛中进行热退火。在实施例10中在500℃进行4小时热退火。但是，对于在引线433至440中使用的引线材料不耐热的情况，最好在形成层间绝缘薄膜(以硅作为主要组分)之后完成激活，以便保护引线等。
此外，在含有3和100％氢之间的气氛中在300至450℃下进行1至12小时的热处理，进行岛型半导体层的氢化。这个过程是借助热激活的氢结束岛型半导体层内的悬挂键的过程。作为另一种氢化手段也可以采用等离子体氢化(利用等离子体激活的氢)。
紧接着具有100至200nm厚度的氧氮化物薄膜形成第一层问绝缘薄膜457。然后在第一层间绝缘薄膜上形成由有机绝缘材料制成的第二层间绝缘薄膜458。然后进行蚀刻以便形成接触孔。
然后，形成驱动电路部分中与岛型半导体层的源极区(相当于TFT的源极)接触用的源极引线459至461，以及形成与漏极区(相当于TFT的漏极)接触用的漏极引线462至464。另外，在像素区域，形成像素电极466和467，以及连接电极465。(见图18)，在信号线439和像素TFT 504之间，按照连接电极465形成电连接。像素电极466形成与相当于像素TFT有源层的岛型半导体层405和形成存储电容(图中未示出)的岛型半导体层的电连接。应该指出，像素电极467和存储电容505是相邻象素之间共享的。
具有n-沟道TFT 501、p-沟道TFT 504和n-沟道TFT的驱动电路部分以及具有像素TFT 504和存储电容505的像素部分可以这样地在同一个基片上形成。为了方便起见，在这整个说明书中这种类型的基片称作有源矩阵基片。
驱动电路部分的n-沟道TFT 501具有：沟道形成区468；与形成栅极的导电层433重叠的第三杂质区441(GOLD区)；在栅极以外形成的第二杂质区446(LDD区)；和起源极区或漏极区作用第一杂质区。P-沟道TFT 502具有：沟道形成区469；与形成栅极的导电层434重叠的第四杂质区456；在栅极以外形成的第四杂质区域455；和起源极区或漏极区作用第四杂质区454。n-沟道TFT 503具有：沟道形成区470；与形成栅极的导电层435重叠的第三杂质区443(GOLD区)；在栅极以外形成的第二杂质区域448(LDD区)；和起源极区或漏极区作用第一杂质区429。
像素部分的像素TFT 504具有：沟道形成区471；与形成栅极的导电层436重叠的第三杂质区(GOLD区)；在栅极以外形成的第二杂质区449(LDD区)；以及起源极区或漏极区作用的第一杂质区430。另外，加入赋予n-型导电类型的杂质：对于起存储电容505的一个电极的作用的半导体层431以与第一杂质区相同的浓度加入；对于半导体层445以与第三杂质区相同的浓度加入；而对于半导体层450则以与第二杂质区相同的浓度加入。存储电容用电容引线437和它们之间的绝缘层(与栅极绝缘薄膜同一层)形成。
另外，像素电极的边缘部分安排成与信号线及扫描线重叠，使得像素电极之间的间隙与光隔绝，而不必使用黑色矩阵。
此外，按照实施例10所示的过程，有源矩阵基片可以用5个光掩模(岛型半导体层图案、第一引线图案(扫描线、信号线、电容引线)、n-沟道区掩模图案、接触孔图案和第二引线图案(包括像素电极和连接电极)。结果，减少了工序，而这又导致制造成本的降低和产量的提高。
[实施例11]
下面将在实施例11中解释从在实施例10制造的有源矩阵基片制造有源矩阵液晶显示器。图19用于解释。
首先按照实施例10制成有源矩阵基片之后，在图18的有源矩阵基片上形成调整薄膜506，并进行摩擦处理。
制备对面基片507。在对面基片507上形成彩色滤光薄膜层508和509以及覆盖涂层510。这样形成彩色滤光层，使得具有红颜色的彩色滤光层508、和具有兰颜色的彩色滤光层509彼此重叠，并用作光屏蔽薄膜。当使用实施例10的基片时，至少需要屏蔽TFT之间的间隙以及连接电极和像素电极之间的间隙，因此，最好这样设置红色滤光层和蓝色滤光层，以便使它们重叠并且屏蔽必要的部分。
另外，与连接电极465结合，红色滤光层508、蓝色滤光层509和绿色滤光层511重叠，形成间隔层。通过把颜料混进丙烯酸树脂来形成具有1至3μm厚度的每一种颜色的滤光层。使用用光敏材料制成的掩模来形成预定的图案。考虑1至4μm的覆盖层厚度、可以形成2至7μm，最好4至6μm的间隔层高度。当把有源矩阵基片与对面基片结合在一起时，形成具有这个高度的间隙。用光硬化或热固化形成覆盖层510，例如，使用有机树脂材料和诸如聚酰亚胺和丙烯酸树脂等材料。
间隔层的布置可以任意决定，可以把间隔层布置在对面基片上，以便例如如图19所示地与连接电极上的位置对齐。另外，间隔层也可以布置在对面基片上，以便与驱动电路的TFT上的位置对齐。间隔层也可以布置在驱动电路部分的整个表面上，并且这样排列，以便覆盖源极引线和漏极引线。
形成覆盖涂层510后通过形成图案来形成对面电极512，并在形成调整薄膜513之后进行摩擦处理。
然后用密封剂514把其上形成像素部分和驱动电路的有源矩阵基片与对面基片结合在一起。把填料混入密封剂514中，并用该填料和间隔层维持均匀间隙，把这两个基片结合在一起。然后在两个基片之间注入液晶材料515，并用密封材料(图中未示出)将其完全密封。可以使用已知的液晶材料作为液晶材料515。于是，图19所示的有源矩阵显示器件便已完成。
尽管按照上述过程制造的TFT具有顶部栅极结构，但是本发明也可以应用于底部栅极结构TFT或其他结构的TFT。
本发明可以用于使用光发射元件代替液晶材料的光发射器件、自发射型图像显示器件。在本说明书中所说的光发射器件，例如，包括基于三元组(triplet-based)的光发射器件和/或基于单一元件(singlet-based)的光发射器件。
[实施例12]
在这个实施例中，在实施例12中将解释包括使用本发明电平移动器的光发射器件和有源矩阵型液晶器件的电子设备。作为电子设备有便携式信息终端(诸如电子书籍、移动计算机、移动电话)、摄像机、静止(steel)照相机、个人计算机、电视机等。电子设备的例子示于图20、图21和图22。有源矩阵型液晶显示器件用于图20、图21和图22，而光发射器件用于图20和图21。
图20A表示移动电话，它包括机体9001、声输出单元9002、声输入单元9003、显示装置9004、操作开关9005、天线9006。本发明可以应用于显示装置9004。
图20B表示摄像机，它包括机体9101、显示装置9102、声输入单元9103、操作开关9104、电池9105和图像接收装置9106。本发明可以应用于显示装置9102。
图20C表示移动计算机，个人计算机中的一种，或便携式信息终端，它包括机体9201、摄像装置9202、图像接收装置9203、操作开关9204和显示装置9205。本发明可以应用于显示装置9205。
图20D表示头带式显示装置(护目镜型显示器)，它包括机体9301、显示装置9302和臂部9303。本发明可以应用于显示装置9302。
图20E表示电视机，它包括机体9401、扬声器9402、显示装置9403、接收装置9404和放大器9405。本发明可以应用于显示装置9403。
图20F表示便携式书籍，它包括机体9501、显示装置9502、记录介质9504、操作开关9505和天线9506。这种书籍显示记录在小型光盘(MD)和数字通用光盘(DVD)上的数据和天线接收的数据。本发明可以应用于显示装置9502。
图21A表示个人计算机，它包括机体9601、图像接收装置9602、显示装置9603和键盘9604。本发明可以应用于显示装置9603。
图21B表示利用记录了程序的记录介质(下文中称作记录介质)的重放机，它包括机体9701、显示装置9702、扬声器9703、记录介质9704、操作开关9705。这种设备利用DVD，CD等作为介质来实现音乐欣赏、电影欣赏，玩游戏和上互联网。本发明可以应用于显示装置9702。
图21C表示数字照相机，它包括机体9801、显示装置9802、取景器9803、操作开关9804和图像接收装置(图中未示出)。本发明可以应用于显示装置9802。
图21D表示单目头带式显示器，它包括显示装置9901和头带部分9902。本发明可以应用于显示装置9901。
图22A表示前端式投影机，它包括投影装置3601和屏幕3602。
图22B表示后端式投影机，它包括机体3701、投影装置3702反光镜3703和屏幕3704。
示于图22C的是分别示于图22A和22B的投影装置3601和3701。投影装置3601和3701中的每一个包括光源光学系统3801、反射镜3802和3804至3806、双色镜3803、棱镜3807、液晶显示装置3808、相位差板3809和投影光学系统3810。投影光学系统3801用包括投影透镜的光学系统构成。三板系统的一个例子示于实施例12，但并无特别的限制。例如，单板光学系统的光学系统也是可以接受的。另外，在图22C中箭头所示的光路内，操作者可以适当地设置诸如光学透镜、偏振薄膜、用来调节相位差的薄膜、IR(红外)薄膜。
另外，图22D表示图22C光源光学系统3801结构的一个例子。在该实施例中，光源光学系统3801包括反射镜3811、光源3812、透镜阵列3813和3814、偏振转换元件3815和聚光透镜3816。应该指出，图22D所示的光源光学系统只是一个例子而已，它并不限于示出的结构。例如，操作者可以适当地设置诸如光学透镜、偏振薄膜、用于调节相位差的薄膜和IR薄膜。
如上所述，本发明用途非常宽广，可以用于所有领域中使用图像显示装置的电子设备。
按照本发明的电平移动器，电平转换操作过渡周期中出现的渗透电流减小了，使之容易进行具有大差值电压振幅的电平转换。另外，还可以抑制电路占用的面积的增大，并改善其工作速度。因此，具有低功率消耗但有大的工作允差的本发明的电平移动器在提高产量和降低制造成本上是有效的。

Claims (21)

1.一种电平移动器，它包括：
第一导电类型的第一MOS晶体管，其源极连接到第一电源，而第一输入信号输入到其栅极；
其导电类型与所述第一导电类型相同的第二MOS晶体管，其源极连接到所述第一电源，而第二输入信号输入到其栅极，其中所述第二输入信号是所述第一输入信号的反相信号；
不同于所述第一导电类型的第二导电类型的第三MOS晶体管，其漏极连接到所述第一MOS晶体管的漏极，而所述第一输入信号输入到其栅极；
导电类型与所述第二导电类型相同的第四MOS晶体管，其漏极连接到所述第二MOS晶体管的漏极，而所述第二输入信号输入到其栅极；
其导电类型与所述第二导电类型相同的第五MOS晶体管，其漏极连接到所述第三MOS晶体管的源极，而其栅极连接到所述第二晶体管的漏极；
导电类型与所述第二导电类型相同的第六MOS晶体管，其漏极连接到所述第四MOS晶体管的源极，而其栅极连接到所述第一MOS晶体管的漏极；
连接在所述第五MOS晶体管的源极和第二电源之间的第一电压调整电路；和
连接在所述第六MOS晶体管的源极和所述第二电源之间的第二电压调整电路，
其中所述第一电压振幅的所述第一和第二输入信号被转换成第二电压振幅的信号，从而从所述第一MOS晶体管的漏极或所述第二MOS晶体管的漏极中的至少一个输出信号。
2.按照权利要求1的电平移动器，其特征在于：所述电压调整电路包括其漏极与栅极相连的一个MOS晶体管。
3.按照权利要求1的电平移动器，其特征在于：所述电压调整电路具有包含用杂质元素掺杂的多晶硅层或硅层的电阻。
4.按照权利要求1的电平移动器，其特征在于：所述电压调整电路包括其栅极加有恒定电压的一个MOS晶体管。
5.按照权利要求1的电平移动器，其特征在于：所述第一电源的电压固定为0V。
6.按照权利要求1的电平移动器，其特征在于：所述电平移动器包括在有源矩阵型液晶显示器或发光显示装置中。
7.按照权利要求1的电平移动器，其特征在于：所述电平移动器包括在由移动电话、摄像机、个人计算机、头带式显示器、电视机、便携式书、DVD播放机、数字照相机和投影机构成的组中选定的一个中。
8.一种电平移动器，它包括：
第一导电类型的第一MOS晶体管，其源极连接到第一电源，而第一输入信号输入到其栅极；
其导电类型与第一导电类型相同的第二MOS晶体管，其源极连接到所述第一电源，而第二输入信号输入到其栅极，其中所述第二输入信号是所述第一输入信号的反相信号；
其导电类型不同于第一导电类型的第二导电类型的第三MOS晶体管，其漏极连接到所述第一MOS晶体管的漏极，而其栅极连接到所述第二MOS晶体管的漏极；
导电类型与第二导电类型相同的第四MOS晶体管，其漏极连接到所述第二MOS晶体管的漏极，而其栅极连接到所述第一MOS晶体管的漏极；
连接在所述第三MOS晶体管的源极和第二电源之间的第一电压调整电路，和
连接在所述第四MOS晶体管的源极和所述第二电源之间的第二电压调整电路，
其中第一电压振幅的所述第一和第二输入信号被转换成第二电压振幅的信号，从而从所述第一MOS晶体管的漏极或所述第二MOS晶体管的漏极中的至少一个输出信号。
9.按照权利要求8的电平移动器，其特征在于：所述电压调整电路包括其漏极与栅极相连的MOS晶体管。
10.按照权利要求8的电平移动器，其特征在于：所述电压调整电路具有包含用杂质元素掺杂的多晶硅层或硅层的电阻。
11.按照权利要求8的电平移动器，其特征在于：所述电压调整电路包括其栅极加有恒定电压的MOS晶体管。
12.按照权利要求8的电平移动器，其特征在于：所述第一电源的电压固定为0V。
13.按照权利要求8的电平移动器，其特征在于：所述电平移动器包括在有源矩阵型液晶显示器或发光显示装置中。
14.按照权利要求8的电平移动器，其特征在于：所述电平移动器包括在由移动电话、摄像机、个人计算机、头带式显示器、电视机、便携式书、DVD播放机、数字照相机和投影机构成的组中选定的一个中。
15.一种有源矩阵型显示器，包括：
基片上的多个像素薄膜晶体管；和
所述基片上的驱动电路，用来驱动所述像素薄膜晶体管；所述驱动电路包括至少一个电平移动器，
其中所述电平移动器包括：
第一导电类型的第一薄膜晶体管，其源极连接到第一电源，而第一输入信号输入到其栅极；
其导电类型与所述第一导电类型相同的第二薄膜晶体管，其源极连接到所述第一电源，而第二输入信号输入到其栅极，其中所述第二输入信号是所述第一输入信号的反相信号；
不同于所述第一导电类型的第二导电类型的第三薄膜晶体管，其漏极连接到所述第一薄膜晶体管的漏极，而所述第一输入信号输入到其栅极；
导电类型与所述第二导电类型相同的第四薄膜晶体管，其漏极连接到所述第二薄膜晶体管的漏极，而所述第二输入信号输入到其栅极；
其导电类型与所述第二导电类型相同的第五薄膜晶体管，其漏极连接到所述第三薄膜晶体管的源极，而其栅极连接到所述第二晶体管的漏极；
导电类型与所述第二导电类型相同的第六薄膜晶体管，其漏极连接到所述第四薄膜晶体管的源极，而其栅极连接到所述第一薄膜晶体管的漏极；
连接在所述第五薄膜晶体管的源极和第二电源之间的第一电压调整电路；和
连接在所述第六薄膜晶体管的源极和所述第二电源之间的第二电压调整电路，
其中所述第一电压振幅的所述第一和第二输入信号被转换成第二电压振幅的信号，从而从所述第一薄膜晶体管的漏极或所述第二薄膜晶体管的漏极中的至少一个输出信号。
16.按照权利要求15的有源矩阵型显示器，其特征在于：所述电压调整电路包括其漏极与栅极相连的薄膜晶体管。
17.按照权利要求15的有源矩阵型显示器，其特征在于：所述电压调整电路具有包含用杂质元素掺杂的多晶硅层或硅层的电阻。
18.按照权利要求15的有源矩阵型显示器，其特征在于：所述电压调整电路包括其栅极加有恒定电压的薄膜晶体管。
19.按照权利要求15的有源矩阵型显示器，其特征在于：所述第一电源的电压固定为0V。
20.按照权利要求15的有源矩阵型显示器，其特征在于：所述有源矩阵型显示器是液晶显示器或发光显示装置。
21.按照权利要求15的有源矩阵型显示器，其特征在于：所述有源矩阵型显示器是从包括移动电话、摄像机、个人计算机、头带式显示器、电视机、便携式书、DVD播放机、数字照相机和投影机的组中选择的一个。
CNB2005100080666A 2000-03-14 2001-03-14 电平移动器 Expired - Fee Related CN100344062C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000071256A JP4416901B2 (ja) 2000-03-14 2000-03-14 レベルシフタ
JP71256/2000 2000-03-14
JP71256/00 2000-03-14

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB011116560A Division CN1197043C (zh) 2000-03-14 2001-03-14 电平移动器

Publications (2)

Publication Number Publication Date
CN1655453A true CN1655453A (zh) 2005-08-17
CN100344062C CN100344062C (zh) 2007-10-17

Family

ID=18589870

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB011116560A Expired - Fee Related CN1197043C (zh) 2000-03-14 2001-03-14 电平移动器
CNB2005100080666A Expired - Fee Related CN100344062C (zh) 2000-03-14 2001-03-14 电平移动器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB011116560A Expired - Fee Related CN1197043C (zh) 2000-03-14 2001-03-14 电平移动器

Country Status (6)

Country Link
US (2) US6384808B2 (zh)
EP (1) EP1134893B1 (zh)
JP (1) JP4416901B2 (zh)
KR (1) KR100783030B1 (zh)
CN (2) CN1197043C (zh)
TW (1) TW478186B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103106869A (zh) * 2011-11-11 2013-05-15 索尼公司 电平移位电路、扫描电路、显示装置和电子设备
TWI425764B (zh) * 2006-01-31 2014-02-01 Seiko Instr Inc 電壓位準移位電路及半導體積體電路
CN108667450A (zh) * 2017-03-29 2018-10-16 台湾积体电路制造股份有限公司 位准移位器与位准移位方法
CN109039327A (zh) * 2018-10-18 2018-12-18 上海艾为电子技术股份有限公司 一种电平转换电路

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1006589B1 (en) 1998-12-03 2012-04-11 Semiconductor Energy Laboratory Co., Ltd. MOS thin film transistor and method of fabricating same
US6825488B2 (en) 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6646692B2 (en) * 2000-01-26 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal display device and method of fabricating the same
DE20006642U1 (de) 2000-04-11 2000-08-17 Agilent Technologies Inc Optische Vorrichtung
US7525165B2 (en) * 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US6580475B2 (en) * 2000-04-27 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US7804552B2 (en) * 2000-05-12 2010-09-28 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device with light shielding portion comprising laminated colored layers, electrical equipment having the same, portable telephone having the same
JP2001356741A (ja) * 2000-06-14 2001-12-26 Sanyo Electric Co Ltd レベルシフタ及びそれを用いたアクティブマトリクス型表示装置
TW518642B (en) * 2000-06-27 2003-01-21 Semiconductor Energy Lab Level shifter
US6933928B1 (en) * 2000-07-18 2005-08-23 Scott E. Lilienthal Electronic book player with audio synchronization
US6562671B2 (en) 2000-09-22 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
US6825496B2 (en) 2001-01-17 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
TW591268B (en) * 2001-03-27 2004-06-11 Sanyo Electric Co Active matrix type display device
US6828584B2 (en) 2001-05-18 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2003084733A (ja) * 2001-07-04 2003-03-19 Sharp Corp 表示装置および携帯機器
US6737302B2 (en) * 2001-10-31 2004-05-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for field-effect transistor
JP4216092B2 (ja) * 2002-03-08 2009-01-28 株式会社半導体エネルギー研究所 液晶表示装置
KR100461467B1 (ko) * 2002-03-13 2004-12-13 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자
JP2003347926A (ja) * 2002-05-30 2003-12-05 Sony Corp レベルシフト回路、表示装置および携帯端末
JP4339103B2 (ja) 2002-12-25 2009-10-07 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP2005004835A (ja) * 2003-06-10 2005-01-06 Toshiba Corp 半導体記憶装置
US7215043B2 (en) * 2003-12-30 2007-05-08 Ememory Technology Inc. Power supply voltage switch circuit
TWI297476B (en) * 2004-03-10 2008-06-01 Au Optronics Corp Voltage level shifter and sequential pulse generator
JP2005333595A (ja) * 2004-05-21 2005-12-02 Matsushita Electric Ind Co Ltd 電圧レベル変換回路
US7034572B2 (en) * 2004-06-14 2006-04-25 Micron Technology, Inc. Voltage level shifting circuit and method
JP2006135560A (ja) * 2004-11-05 2006-05-25 Matsushita Electric Ind Co Ltd レベルシフト回路およびこれを含む半導体集積回路装置
US7332936B2 (en) * 2004-12-03 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, display device, electronic apparatus
US7323924B2 (en) * 2005-04-19 2008-01-29 Semiconductor Energy Laboratory Co., Ltd. Level shifter circuit
US9153341B2 (en) 2005-10-18 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
KR101137855B1 (ko) * 2005-11-14 2012-04-20 엘지디스플레이 주식회사 표시장치의 구동회로 및 이의 구동방법
KR100784890B1 (ko) * 2005-12-26 2007-12-11 주식회사 하이닉스반도체 반도체 메모리 장치의 내부 전압 제어 회로 및 방법
US7443202B2 (en) 2006-06-02 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus having the same
KR101230313B1 (ko) * 2006-07-05 2013-02-06 재단법인서울대학교산학협력재단 레벨 시프터 및 그의 구동 방법
JP5034372B2 (ja) * 2006-08-24 2012-09-26 ソニー株式会社 レベルシフト回路、駆動装置、撮像装置
JP2008111861A (ja) * 2006-10-27 2008-05-15 Toshiba Corp 液晶表示装置とその駆動回路
KR100849209B1 (ko) * 2006-12-14 2008-07-31 삼성전자주식회사 스택 구조의 부하 트랜지스터 쌍들을 구비하는 레벨 쉬프터및 이를 구비하는 장치
US7679418B2 (en) * 2007-04-27 2010-03-16 Mosaid Technologies Incorporated Voltage level shifter and buffer using same
US7560972B1 (en) 2008-01-29 2009-07-14 Texas Instruments Incorporated Methods and apparatus to reduce propagation delay of circuits
JP4565043B1 (ja) * 2009-06-01 2010-10-20 シャープ株式会社 レベルシフタ回路、走査線駆動装置、および表示装置
US8665192B2 (en) * 2009-07-08 2014-03-04 Hitachi Displays, Ltd. Liquid crystal display device
JP5530344B2 (ja) 2010-12-08 2014-06-25 ルネサスエレクトロニクス株式会社 レベルシフト回路及びそれを備えた駆動回路
TW201234778A (en) * 2011-02-01 2012-08-16 Raydium Semiconductor Corp Level shifter
CN103065680A (zh) * 2011-10-20 2013-04-24 上海新储集成电路有限公司 一种基于相变存储单元的可编程电平转换器及其实现方法
CN103297034B (zh) * 2012-02-28 2017-12-26 恩智浦美国有限公司 电压电平移位器
TWI459341B (zh) * 2012-03-19 2014-11-01 Raydium Semiconductor Corp 電位平移電路
US9251753B2 (en) * 2013-05-24 2016-02-02 Texas Instruments Deutschland Gmbh Cost effective low pin/ball count level-shifter for LCD bias applications supporting charge sharing of gate lines with perfect waveform matching
KR102277901B1 (ko) 2014-09-01 2021-07-15 삼성전자주식회사 광 변조 장치 및 이를 구동하는 방법
CN104184458A (zh) * 2014-09-16 2014-12-03 上海坤锐电子科技有限公司 一种具有上电清零功能的电平转换器
US10033361B2 (en) * 2015-12-28 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Level-shift circuit, driver IC, and electronic device
CN107370485B (zh) * 2017-06-30 2020-11-17 湖南国科微电子股份有限公司 负压电平转换电路
WO2020100681A1 (ja) * 2018-11-14 2020-05-22 ソニーセミコンダクタソリューションズ株式会社 レベルシフト回路、及び電子機器
KR20210094175A (ko) * 2020-01-20 2021-07-29 삼성전자주식회사 레벨 시프터를 포함하는 전자 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2770941B2 (ja) * 1985-12-10 1998-07-02 シチズン時計株式会社 シユミツトトリガ回路
JPS63164526A (ja) * 1986-12-25 1988-07-07 Toshiba Corp レベルコンバ−タ
JPH04253417A (ja) * 1991-01-29 1992-09-09 Nec Corp レベルシフト回路
JPH04269011A (ja) * 1991-02-25 1992-09-25 Nec Corp レベルシフト回路
JPH04277920A (ja) 1991-03-06 1992-10-02 Nec Corp レベルシフト回路
US5399915A (en) 1992-03-23 1995-03-21 Nec Corporation Drive circuit including two level-shift circuits
JP2586785B2 (ja) 1993-02-01 1997-03-05 日本電気株式会社 信号レベル変換回路
GB9314849D0 (en) * 1993-07-16 1993-09-01 Philips Electronics Uk Ltd Electronic devices
JPH0879053A (ja) * 1994-09-06 1996-03-22 Toshiba Corp レベルシフト回路
KR0145615B1 (ko) 1995-03-13 1998-12-01 김광호 박막 트랜지스터 액정 표시장치의 구동장치
JP3483714B2 (ja) * 1996-09-20 2004-01-06 株式会社半導体エネルギー研究所 アクティブマトリクス型液晶表示装置
JP3676018B2 (ja) * 1997-02-25 2005-07-27 シャープ株式会社 電圧レベルシフター回路
JP3428380B2 (ja) * 1997-07-11 2003-07-22 株式会社東芝 液晶表示装置の駆動制御用半導体装置および液晶表示装置
JP4036923B2 (ja) 1997-07-17 2008-01-23 株式会社半導体エネルギー研究所 表示装置およびその駆動回路
JP3613940B2 (ja) * 1997-08-29 2005-01-26 ソニー株式会社 ソースフォロワ回路、液晶表示装置および液晶表示装置の出力回路
JP3697873B2 (ja) * 1997-12-05 2005-09-21 セイコーエプソン株式会社 レベルシフト回路、これを用いた信号ドライバおよび表示装置ならびに半導体装置
KR100543030B1 (ko) * 1998-07-24 2006-05-09 삼성전자주식회사 액정 표시 장치
TW522354B (en) * 1998-08-31 2003-03-01 Semiconductor Energy Lab Display device and method of driving the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI425764B (zh) * 2006-01-31 2014-02-01 Seiko Instr Inc 電壓位準移位電路及半導體積體電路
CN103106869A (zh) * 2011-11-11 2013-05-15 索尼公司 电平移位电路、扫描电路、显示装置和电子设备
CN103106869B (zh) * 2011-11-11 2016-08-17 株式会社日本有机雷特显示器 电平移位电路、扫描电路、显示装置和电子设备
CN108667450A (zh) * 2017-03-29 2018-10-16 台湾积体电路制造股份有限公司 位准移位器与位准移位方法
CN108667450B (zh) * 2017-03-29 2022-08-09 台湾积体电路制造股份有限公司 位准移位器与位准移位方法
CN109039327A (zh) * 2018-10-18 2018-12-18 上海艾为电子技术股份有限公司 一种电平转换电路

Also Published As

Publication number Publication date
US20020118159A1 (en) 2002-08-29
CN1197043C (zh) 2005-04-13
KR20010102842A (ko) 2001-11-16
JP2001257581A (ja) 2001-09-21
EP1134893A3 (en) 2006-05-24
CN1325096A (zh) 2001-12-05
US6567067B2 (en) 2003-05-20
US6384808B2 (en) 2002-05-07
EP1134893A2 (en) 2001-09-19
CN100344062C (zh) 2007-10-17
US20010054999A1 (en) 2001-12-27
KR100783030B1 (ko) 2007-12-07
JP4416901B2 (ja) 2010-02-17
TW478186B (en) 2002-03-01
EP1134893B1 (en) 2012-05-09

Similar Documents

Publication Publication Date Title
CN100344062C (zh) 电平移动器
CN100350446C (zh) 发光装置
CN1304894C (zh) 液晶显示装置及其驱动方法
CN1286493A (zh) 半导体器件及其制造方法
CN1311562C (zh) 发光器件
CN100338879C (zh) 配备了校正电路的数字电路及具有该数字电路的电子装置
KR100841904B1 (ko) 레벨 시프터
CN1320760C (zh) 钟控反相器、“与非”门、“或非”门和移位寄存器
CN1207777C (zh) 半导体基片制造方法、半导体基片、电光学装置及电子设备
CN1310435A (zh) 图象显示器设备及其驱动电路
CN1832171A (zh) 半导体电路、显示装置及具有该显示装置的电子设备
CN1432984A (zh) 发光器件
CN1750099A (zh) 显示装置及其驱动方法
CN1638559A (zh) 显示器件及其制造方法
CN1504990A (zh) 电源供给方法及电源电路
CN1855515A (zh) 半导体器件及其制造方法
CN101043038A (zh) 非易失性半导体存储装置
CN1652186A (zh) 发光装置
CN1858839A (zh) 显示装置的驱动方法
CN1405887A (zh) 半导体器件
CN1612345A (zh) 半导体器件和显示器件
CN1794340A (zh) 显示装置及其工作方法
CN1432980A (zh) 显示器和使用该显示器的电气设备
CN101043039A (zh) 非易失性半导体存储装置
CN1390040A (zh) 图像显示器件及其驱动方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071017

Termination date: 20180314

CF01 Termination of patent right due to non-payment of annual fee