KR20010102842A - 레벨 시프터 - Google Patents

레벨 시프터 Download PDF

Info

Publication number
KR20010102842A
KR20010102842A KR1020010012402A KR20010012402A KR20010102842A KR 20010102842 A KR20010102842 A KR 20010102842A KR 1020010012402 A KR1020010012402 A KR 1020010012402A KR 20010012402 A KR20010012402 A KR 20010012402A KR 20010102842 A KR20010102842 A KR 20010102842A
Authority
KR
South Korea
Prior art keywords
drain
level shifter
gate
source
thin film
Prior art date
Application number
KR1020010012402A
Other languages
English (en)
Other versions
KR100783030B1 (ko
Inventor
아자미무네히로
Original Assignee
야마자끼 순페이
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마자끼 순페이, 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 야마자끼 순페이
Publication of KR20010102842A publication Critical patent/KR20010102842A/ko
Application granted granted Critical
Publication of KR100783030B1 publication Critical patent/KR100783030B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of El Displays (AREA)
  • Manipulation Of Pulses (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

소비 전력이 낮고 동작이 신속하고 레벨 차이가 큰 전압 레벨의 레벨 변환 동작을 용이하게 수행할 수 있는 소형 레벨 시프터가 제공된다. 두 전원사이에는, 전압조정회로(10a), P채널형 MOS 전계효과 트랜지스터(이하, PMOST라 칭함)(101), PMOST(103), 및 N채널형 MOS 전계효과 트랜지스터(이하, NMOST라 칭함)(105)가 직렬로 접속된다. 이와 유사하게, 두 전원 사이에는, 전압조정회로(10b), PMOST(102), PMOST(104), 및 NMOST(106)가 직렬로 접속된다. 일시적인 레벨 변환 동작 기간에 투과 전류가 흐르는 동안, 전원 전압은 상기 전압조정회로에 의해 효과적으로 감소되어, 레벨 차이가 큰 전압 레벨의 레벨 변환 동작이 용이하게 수행된다.

Description

레벨 시프터{Level shifter}
본 발명은 매트릭스 형태로 배열되어 있는 스위칭 소자들과 화소들에 의해 영상과 같은 정보를 표시하기 위한 화상표시장치(액티브 매트릭스형 화상표시장치)의 구동회로에 사용하는 레벨 시프터(level shifter)에 관한 것이다.
최근 수년간 반도체 제조에 있어서의 미세화 기술은 계속 진행되고 있다.더욱이, 휴대형 장비와 같은 보편화된 전자장치들은 낮은 소비전력을 요구하기 때문에 이러한 장비에 사용되는 LSI는 3.3 V로 되었다. 즉, 3.3 V의 저전원 전압구동이 보편화되었다. 한편, 최근 휴대형 단말기, 컴퓨터 등의 모니터로서 각광을 받고 있는 액정 표시장치의 경우에는 10∼20 V의 전압 진폭 신호에 의해 액정구동이 행해지고 있고, 이에 따라 구동회로의 전압 진폭에 대응하는 높은 전원전압에서 동작하는 회로부를 최소한 제공할 필요성이 대두되었다.
따라서, 제어 LSI의 저전압 진폭 신호와 액정표시장치를 구동시키는데 필요한 고전압 진폭 신호간에 전압 진폭변환을 수행하기 위해 레벨 시프터의 사용이 필수적으로 되었다.
도 23에는 일반적으로 사용하는 종래의 레벨 시프터가 도시되어 있는데, 이 레벨 시프터는 0 내지 VDD1(>0, 예를 들어, 5 V)의 전압진폭을 갖는 신호를 0 내지 VDD2(>VDD1, 예를 들어, 10 V)의 전압진폭을 갖는 신호로 변환시킨다. 즉, 이 레벨 시프터는 저 전위측은 고정시키는 반면, 고 전위측은 시프트시키는 레벨 시프터이다. 이러한 레벨 시프터의 구조를 살펴보면, P채널형 MOS 트랜지스터(이하 PMOST로 약칭함)(101)의 소스와 PMOST(102)의 소스는 각각 전원 VDD2에 접속되고, 상기 PMOST(101)의 드레인은 PMOST(103)의 소스에 접속되며, 상기 PMOST(102)의 드레인은 PMOST(104)의 소스에 접속되어 있다. 또한, 상기 PMOST(103)의 드레인은 상기 PMOST(102)의 게이트 및 N채널형 MOS트랜지스터(이하, NMOST로 약칭함)(105)의 드레인에 접속되고, 상기 PMOST(104)의 드레인은 상기 PMOST(101)의 게이트 및 NMOST(106)의 드레인에 접속되어 있다. 또한, 상기 NMOST(105)의 소스 및 상기NMOST(106)의 소스는 접지단자(이하, GND로 약칭함)(0V)에 접속되어 있다. 또한, 상기 PMOST(103) 및 NMOST(105)의 각 게이트에는 입력신호(IN)가 인가되고, 상기 PMOST(104) 및 NMOST(106)의 각 게이트에는 상기 입력신호(IN)의 반전 입력신호(/IN)가 인가되어, 상기 NMOST(106)의 드레인으로부터 출력신호(OUT)가 출력되게 된다. 여기서 주지할 점은, 상기 출력신호(OUT)의 반전 출력신호(/OUT)는 NMOST(105)의 드레인으로 부터 출력될 수 있다는 점이다.
또한, 주지해야 할 점은, 전원 전압과 관련하여 전원의 VDD#는 본 명세서 전반에 걸쳐 전원 VDD#(여기서, #는 번호를 지칭함)로서 표현된다는 점이다. 또한, GND, VDD1, VDD2, VDD3, VDD4는 5 종류의 전원 전압으로서, 이 전원 전압들은 VDD4 < VDD3 < GND < VDD1 < VDD2 를 만족하는 전압 레벨 관계를 갖는다. 그러나, GND의 전압은 설명의 단순화를 위해 0 V로 설정한다.
그러면, 상기 종래예의 레벨 시프터의 기본 동작에 관해 살펴본다. 입력신호(IN)의 전위가 VDD1의 "Hi"이면, 상기 NMOST(105)는 "온"되고, 상기 PMOST(103)는 "오프"되어 GND의 전위"Lo"가 상기 PMOST(102)의 게이트에 인가되고, 그 결과 상기 PMOST(102)가 "온"된다. 반면에, 반전 입력 신호(/IN)의 전위가 GND의 "Lo"이면, 상기 NMOST(106)는 "오프"되고, 상기 PMOST(104)는 "온"되게 된다. 이에 따라, 상기 두 PMOST(102, 104)가 모두 "온"되어 전위의 시프트가 이루어지고, 그 결과 출력신호(OUT)는 VDD2의 "Hi"로 되게 된다. 여기서 주지할 점은, 상기 PMOST(101)는 "오프"상태로 되어 상기 PMOST(102)의 게이트가 상기 전위에 의해 GND의 "Lo" 레벨로 유지된다는 점이다.
입력신호(IN)의 전위가 GND의 "Lo"이면, 도 23에 도시된 레벨 시프터는 대칭구조를 갖게 된다. 그리하여, 상기한 바와 유사하게, GND(0 V)의 전위 "Lo"가 출력단자(OUT)으로부터 출력되는 것을 알 수 있다.
따라서, 0 내지 VDD1의 전압 진폭을 갖는 신호가 0 내지 VDD2의 전압 진폭을 갖는 신호로 변환되게 된다.
도 24에는 고전위측은 고정시키고 저전위측은 시프트시키는 종래의 레벨 시프터의 일례가 도시되어 있다. 이 레벨 시프터는 VDD3 (< 0) 내지 0 V의 전압 진폭을 갖는 신호를 VDD4 (< VDD3)내지 0 V의 전압 진폭을 갖는 신호로 변환시킨다. 이러한 레벨 시프터의 구조를 살펴보면, NMOST(107)의 소스와 NMOST(108)의 소스는 각각 전원 VDD4에 접속되고, 상기 NMOST(107)의 드레인은 상기 NMOST(103)의 소스에 접속되며, 상기 NMOST(108)의 드레인은 NMOST(110)의 소스에 접속되어 있다. 또한, 상기 NMOST(109)의 드레인은 상기 NMOST(108)의 게이트 및 상기 PMOST(112)의 드레인에 접속되고, 상기 NMOST(110)의 드레인은 상기 NMOST(107)의 게이트 및 상기 PMOST(112)의 드레인에 접속되어 있다. 또한, 상기 PMOST(111)의 소스 및 상기 PMOST(112)의 소스는 GND(0 V)에 접속되어 있다. 또한, 상기 NMOST(109) 및 상기 PMOST(111)의 각 게이트에는 입력신호(IN)가 인가되고, 상기 NMOST(110) 및 상기 PMOST(112)의 각 게이트에는 상기 입력신호(IN)의 반전 입력신호(/IN)가 인가되어 상기 PMOST(112)의 드레인으로부터 출력신호(OUT)가 출력되게 된다. 여기서 주지할 점은, 상기 출력신호(OUT)의 반전 출력신호(/OUT)는 상기 PMOST(111)의 드레인으로 부터 출력될 수 있다는 점이다.
그러면 도 24의 상기 종래예의 레벨 시프터의 기본 동작에 관해 설명하기로 한다. 입력신호(IN)의 전위가 VDD3의 "Lo"이면, PMOST(111)는 "온"되고, 상기 NMOST(109)는 "오프"되어 GND의 전위 "Hi"가 상기 NMOST(108)의 게이트에 인가되고, 그 결과 상기 NMOST(108)가 "온"된다. 반면에, 반전 입력 신호(/IN)의 전위가 GND의 "Hi"이면, 상기 PMOST(112)는 "오프"되고, 상기 NMOST(110)는 "온"되게 된다. 이에 따라, 상기 두 NMOST(108, 110)가 모두 "온"되어 전위의 시프트가 이루어지고, 그 결과 출력신호(OUT)는 VDD4의 "Lo"로 되게 된다. 여기서 주지할 점은, 상기 NMOST(107)은 "오프"상태로 되어 상기 NMOST(108)의 게이트가 상기 전위에 의해 GND의 "Hi" 레벨로 유지된다는 점이다.
입력신호(IN)의 전위가 GND의 "Hi"이면, 도 24에 도시된 레벨 시프터는 대칭구조를 갖게 된다. 그리하여 상기한 바와 유사하게, GND의 전위 "Hi"가 출력단자(OUT)로부터 출력되는 것을 알 수 있다.
따라서, VDD3 내지 0의 전압진폭을 갖는 신호가 VDD4 내지 0의 전압진폭을 갖는 신호로 변환되게 된다.
상기한 종래예의 레벨 시프터는 차이가 작은 전압 진폭들간의 레벨 변환을 비교적 쉽게 수행할 수 있다. 그러나, 전압 진폭차가 커지게 되면 될수록 레벨 시프터의 레벨 변환은 점점 더 어려워지고, 그 결과 문제가 발생하게 된다. 이하, 이러한 문제점에 대해 설명한다.
상기 종래예의 레벨 시프터의 기본 동작을 상기에서 간단히 설명하였지만, 엄밀하게는 동작의 수행여부 또는 동작시간과 같은 사항들은 변환시킬 전압 진폭,트랜지스터의 특성 등에 따라 결정된다. 일례로, 도 23에 도시된 레벨 시프터의 경우, VDD1 = 5 V, VDD2 = 15 V 라고 가정하면, 상기 PMOST(101∼104)의 스레시홀드 전압은 -2 V이고, 상기 NMOST(105, 106)의 스레시홀드 전압은 2 V이다. 이러한 조건하에서, 그리고 정상 동작시간의 지속 상태하에서, 만일 입력 신호(IN)의 전위가 0 V의 "Lo"로부터 5 V의 "Hi"로 변화된다면, 상기 NMOST(105)의 게이트와 소스간의 전압이 그 트랜지스터의 임계전압을 초과하게 되고, 그 결과 상기 NMOST(105)가 "온"되게 된다. 한편, 상기 PMOST(103)의 소스 전위는 초기상태에서 15 V이기 때문에, 상기 PMOST(103)의 게이트와 소스간의 전압은 상기 트랜지터의 임계전압을 초과하는 -10 V로 되고, 그 결과 상기 PMOST(103)도 "온"된다. 또한, 상기 PMOST(101)도 초기상태에서 "온"상태에 있고, 이에 따라 상기 PMOST(101, 103) 및 상기 NMOST(105)를 통해 전원 VDD2와 GND간에 투과전류가 흐르게 된다. 이러한 상태는 상기 PMOST(101 또는 103)가 "오프"되지 않는 한 계속된다. 따라서, 이러한 투과 전류의 발생을 방지하기 위해서는 상기 PMOST(101)를 "오프" 시키는 제 1 방법과, 상기 PMOST(103)를 "오프"시키는 제 2 방법을 고려할 수 있다.
1) PMOST(101)를 "오프"시키는 방법
상기 PMOST(101)를 "오프"시키기 위해서는, 상기 PMOST(102, 104)를 "온"시켜 상기 PMOST(102)의 소스에 접속된 전원 VDD2로부터 공급되는 전하를 공급받게 하는 것에 의해 상기 PMOST(101)의 게이트전위를 13 V이상으로 승압시켜야만 한다. 입력신호(IN)의 반전 입력신호(/IN)의 전위는 0 V의 "Lo"이고, 따라서 상기 NMOST(106)는 "오프"되고, 상기 PMOST(104)는 "온"된다. 만일 상기 PMOST(102)가"온"되면, 상기 NMOST(106)가 "오프"된다. 따라서, 상기 PMOST(101)의 게이트전위는 투과전류의 흐름을 발생시킴이 없이 15 V까지 신속히 충전될 수 있다. 그러나, 이렇게 하기 위해서는, 상기 PMOST(102)의 게이트 전위는 13 V보다 낮아야 한다. 즉, 상기 PMOST(102)의 게이트로 부터 상기 GND로 전하를 방전시켜야 한다. 그러나, 상기한 바와 같이, 상기 PMOST(102)의 게이트로 부터의 전하 방전은 상기 PMOST(101, 103) 및 NMOST(105)를 통해 흐르는 상기 투과 전류로 인해 적절하지 못하다. 그 결과, 상기 투과 전류가 흐르는 상황하에서, 상기 PMOST(101, 103) 및 상기 NMOST(105)를 설계함으로써, 상기 NMOST(105)의 드레인 전위가 13 V보다 작게 되어, 상기 PMOST(101)이 "오프"될 수 있다.
2) PMOST(103)를 "오프"시키는 방법
상기 PMOST(103)를 "오프"시키기 위해서는, 상기 PMOST(103)의 게이트와 소스간 전압을 -2 V 정도로 승압시켜야 한다. 상기 입력 신호(IN)의 전위는 5V이기 때문에, 이와 마찬가지로 상기 PMOST(103)의 게이트 전위도 5 V가 된다. 따라서, 상기 PMOST(103)의 소스 전위는 7 V 이하로 감압되어야 한다. 이 경우, 상기 투과 전류가 흐르는 상황하에서, 상기 PMOST(101, 103) 및 상기 NMOST(105)를 설계함으로써, 상기 PMOST(103)의 소스 전위가 7 V보다 작게 되어 상기 PMOST(103)이 "오프"될 수 있다.
상기한 두 가지 경우중 어느 경우에 있어서는, 상기 PMOST(101, 103) 및 상기 NMOST(105)의 설계는, 비록 상기 투과 전류가 흐르더라도 레벨 변환이 상기 투과 전류의 흐름을 차단함으로써 행해지도록 고려된 ON 저항으로 이루어져야 한다.더욱이, 신속한 동작을 위해서는, 상기 PMOST(101, 103)를 통해 상기 PMOST(101)의 소스에 접속되는 상기 전원 VDD2로부터 상기 PMOST(102)의 게이트로 흐르는 전류는 억압되어야 한다. 이것은 상기 NMOST(105)를 통해 상기 PMOST(102)의 게이트에서 상기 GND로 흘러나가는 전류의 양을 증가시킬 것이 지의 여부와 관련이 있다. 상기 출력(OUT)을 "Hi"로 신속하게 상승시키기 위해서는, 상기 PMOST(102)가 일단 "온"되면, 상기 PMOST(102, 104)의 전류 구동 능력도 고려해야만 한다.
상기 입력 신호(IN)와 관련하여, 그 전위가 5 V의 "Hi"에서 0 V의 "Lo"로 변경되면, 상기 PMOST(101, 102)의 역할, 상기 PMOST(103, 104)의 역할, 및 상기 NMOST(105, 106)의 역할들이 각각 바뀐다. 따라서, 상기한 동작에 있어서 각각의 트랜지스터를 교체하는 것이 허용될 수 있다.
따라서, 도 23의 상기 종래예의 레벨 시프터와 관련하여, 상기 PMOST(101∼104)는 가장 낮은 전류 구동 능력을 갖게 되고, 그 결과 이 때, 관심 사항은 상기 NMOST(105, 106)가 상기 PMOST(104∼104)보다 더 높은 전류 구동 능력을 갖도록 상기 NMOST(105, 106)를 설계해야 한다는 점이다. 그에 따라, 차이가 큰 전압 진폭이 레벨 변환을 위해 더 커짐에 따라 상기 NMOST(105, 106)의 채널폭을 더 길게 설계하는 것이 적절하다. 그러나, 상기 레벨 시프터 자체의 크기가 커지고, 입력 게이트 용량 또한 증가하게 되어, 상부측 전류 회로의 크기 역시 커진다. 결과적으로, 이것은 상기 회로가 점유하는 면적을 증가시키는 요인이 된다.
도 24의 상기 종래예의 레벨 시프터와 관련하여 동일한 사항들을 관찰할 수 있다.
따라서, 본 발명은 상기한 문제점들을 감안하여 안출된 것으로서, 본 발명의 목적은 일시적인 동작 기간동안에 발생되는 투과 전류에서 기인하는 소비 전력를 감소시키고, 차이가 큰 전압 진폭의 레벨 변환 동작을 용이하게 하고, 그 동작 속도를 향상시켜 회로가 점유하는 면적의 증가를 억제시켜주는, 신규한 레벨 시프터를 제공하는데 있다.
도 1은 본 발명의 실시형태 1에 따른 레벨 시프터의 구성을 나타내는 도면.
도 2는 본 발명의 실시형태 2에 따른 레벨 시프터의 구성을 나타내는 도면.
도 4는 본 발명의 실시형태 4에 따른 레벨 시프터의 구성을 나타내는 도면.
도 5는 본 발명의 실시예 1에 따른 레벨 시프터의 구성을 나타내는 도면.
도 6은 본 발명의 실시예 1에 따른 레벨 시프터와 종래예의 레벨 시프터간의 동작을 비교한 시뮬레이션 결과를 나타내는 그래프.
도 7(A) 및 도 7(B)는 본 발명의 실시예 1에 따른 레벨 시프터와 종래예의 레벨 시프터간의 동작 지연 시간을 비교한 시뮬레이션 결과를 나타내는 그래프.
도 8은 본 발명의 실시예 2에 따른 레벨 시프터의 구성을 나타내는 도면.
도 9는 본 발명의 실시예 3에 따른 레벨 시프터의 구성을 나타내는 도면.
도 10는 본 발명의 실시예 3에 따른 레벨 시프터와 종래예의 레벨 시프터간의 동작을 비교한 시뮬레이션 결과를 나타내는 그래프.
도 11은 본 발명의 실시예 4에 따른 레벨 시프터의 구성을 나타내는 도면.
도 12는 본 발명의 실시예 5에 따른 레벨 시프터의 구성을 나타내는 도면.
도 13은 본 발명의 실시예 6에 따른 레벨 시프터의 구성을 나타내는 도면.
도 14는 본 발명의 실시예 7에 따른 레벨 시프터의 구성을 나타내는 도면.
도 15는 본 발명의 실시예 8에 따른 레벨 시프터의 구성을 나타내는 도면.
도 16(A) 내지 도 16(C)는 TFT의 제작공정을 나타내는 공정 단면도.
도 17(A) 내지 도 17(C)는 TFT의 제작공정을 나타내는 공정 단면도.
도 18은 액티브 매트릭스형 액정표시장치의 단면 구조를 나타내는 종단면도.
도 19는 액티브 매트릭스형 액정표시장치의 단면 구조를 나타내는 종단면도.
도 20(A) 내지 도 20(F)는 본 발명을 이용한 전자장치의 실례들을 나타내는 도면.
도 21(A) 내지 도 21(D)는 본 발명을 이용한 전자장치의 실례들을 나타내는 도면.
도 22(A) 내지 도 22(D)는 프로젝터형 액정표시장치의 구조를 나타내는 도면.
도 23은 종래예의 레벨 시프터의 구성을 나타내는 도면.
도 24는 종래예의 레벨 시프터의 구성을 나타내는 도면.
본 발명의 일면에 따르면, 제 1 전원에 접속되는 소스와 제 1 입력 신호가 입력되는 게이트를 구비한 제 1 도전형의 제 1 MOS 트랜지스터, 및 상기 제 1 전원에 접속되는 소스와 상기 제 1 입력 신호의 반전 신호인 제 2 입력 신호가 입력되는 게이트를 구비한, 상기 제 1 도전형과 유사한 도전형의 제 2 MOS 트랜지스터를 포함하는 레벨 시프터가 제공된다.
또한, 본 발명의 레벨 시프터는, 상기 제 1 MOS 트랜지스터의 드레인에 접속되는 드레인과 상기 제 1 입력 신호가 입력되는 게이트를 구비한, 상기 제 1 도전형과 상이한 도전형인 제 2 도전형의 제 3 MOS 트랜지스터, 및 상기 제 2 MOS 트랜지스터의 드레인에 접속되는 드레인과 상기 제 2 입력 신호가 입력되는 게이트를 구비한, 상기 제 2 도전형과 유사한 도전형의 제 4 MOS 트랜지스터를 포함한다.
또한, 본 발명의 레벨 시프터는, 상기 제 3 MOS 트랜지스터의 소스에 접속되는 드레인과 상기 제 2 MOS 트랜지스터의 드레인에 접속되는 게이트를 구비한, 상기 제 2 도전형과 유사한 도전형의 제 5 트랜지스터, 및 상기 제 4 MOS 트랜지스터의 소스에 접속되는 드레인과 상기 제 1 MOS 트랜지스터의 드레인에 접속되는 게이트를 구비한, 상기 제 2 도전형과 유사한 도전형의 제 6 MOS 트랜지스터를 포함한다.
또한, 본 발명의 레벨 시프터는, 상기 제 5 MOS 트랜지스터의 소스와 제 2 전원사이에 접속되는 제 1 전압조정회로, 및 상기 제 6 MOS 트랜지스터의 소스와 상기 제 2 전원사이에 접속되는 제 2 전압조정회로를 포함한다.
상기 레벨 시프터는, 제 1 전압 진폭의 상기 제 1 및 제 2 입력 신호를 제 2 전압 진폭 신호로 변환하여 상기 제 1 MOS 트랜지스터의 드레인과 상기 제 2 MOS 트랜지스터의 드레인중 최소 하나의 드레인으로 부터 신호를 출력시킨다. 일시적인 레벨 변환 동작 기간동안에, 상기 두개의 전압조정회로는 상기 제 5 MOS 트랜지스터의 소스 전위와 상기 제 6 MOS 트랜지스터의 소스 전위를 조절하여, 차이가 큰 전압 진폭의 레벨 변환이 용이하게 행해짐으로써, 상기한 문제점이 해결된다.
본 발명의 또 다른 일면에 따르면, 제 1 전원에 접속되는 소스와 제 1 입력 신호가 입력되는 게이트를 구비한 제 1 도전형의 제 1 MOS 트랜지스터, 및 상기 제 1 전원에 접속되는 소스와 상기 제 1 입력 신호의 반전 신호인 제 2 입력 신호가 입력되는 게이트를 구비한, 상기 제 1 도전형과 유사한 도전형의 제 2 MOS 트랜지스터를 포함하는 레벨 시프터가 제공된다.
또한, 상기 레벨 시프터는, 상기 제 1 MOS 트랜지스터의 드레인에 접속되는 드레인과 상기 제 2 MOS 트랜지스터의 드레인에 접속되는 게이트를 구비한, 상기 제 1 도전형과 상이한 도전형인 제 2 도전형의 제 3 MOS 트랜지스터, 및 상기 제 2MOS 트랜지스터의 드레인에 접속되는 드레인과 상기 제 1 MOS 트랜지스터의 드레인에 접속되는 게이트를 구비한, 상기 제 2 도전형과 유사한 도전형의 제 4 MOS 트랜지스터를 포함한다.
또한, 상기 레벨 시프터는, 상기 제 3 MOS 트랜지스터의 소스와 제 2 전원사이에 접속되는 제 1 전압조정회로, 및 상기 제 4 MOS 트랜지스터의 소스와 상기 제 2 전원사이에 접속되는 제 2 전압조정회로를 포함한다.
상기 레벨 시프터는, 제 1 전압 진폭의 상기 제 1 및 제 2 입력 신호를 제 2 전압 진폭 신호로 변환하여 상기 제 1 MOS 트랜지스터의 드레인과 상기 제 2 MOS 트랜지스터의 드레인중 최소 하나의 드레인으로 부터 신호를 출력시킨다. 일시적인 레벨 변환 동작 기간동안에, 상기 두개의 전압조정회로는 상기 제 3 MOS 트랜지스터의 소스 전위와 상기 제 4 MOS 트랜지스터의 소스 전위를 조절하여, 차이가 큰 전압 진폭의 레벨 변환이 용이하게 행해짐으로써, 상기한 문제점이 해결된다.
상기한 전압조정회로들은 일정한 전압이 게이트에 인가된 MOS 트랜지스터를 구비하는 회로일 수도 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시형태가 설명될 것이다.
종래예의 레벨 시프터와의 비교를 단순화하기 위해, 이하의 실시형태에 관한 설명에 있어서 종래예의 각 구성 요소들에 대응하는 트랜지스터등에 대해 동일한 참조 부호가 사용된다.
[실시형태 1]
신호의 저전위측은 고정되고 고전위측은 시프트되는 구조를 갖는 도 1에 도시된 레벨 시프터가 실시형태 1에서 설명될 것이다. 이러한 레벨 시프터 구조의 경우, 전류가 흐를 때, 전위차를 발생시키는 두개의 제 1 소자 또는 회로(10a, 10b)(이,는 전압조정회로라 칭한다)는 전원 VDD2 (〉VDD1〉0)에 접속된다. 상기 전압조정회로(10a, 10b)는 최소 두개의 단자, 즉 상기 전원 VDD2에 접속되는 제 1 단자와 상기 PMOST의 소스에 접속되는 제 2 단자를 구비한다. 도 1에서, 상기 제 1 전압조정회로(10a)의 제 2 단자는 상기 PMOST(101)의 소스에 접속되고, 상기 제 2 전압조정회로(10b)의 제 2 단자는 상기 PMOST(102)의 소스에 각각 접속된다. 상기 PMOST(101)의 드레인은 상기 PMOST(103)의 소스에 접속되고, 상기 PMOST(102)의 드레인은 상기 PMOST(104)의 소스에 각각 접속된다. 또한, 상기 PMOST(103)의 드레인은 상기 PMOST(102)의 게이트 및 상기 NMOST(105)의 드레인에 접속되고, 상기 PMOST(104)의 드레인은 상기 PMOST(101)의 게이트 및 상기 NMOST(106)의 드레인에 접속된다. 상기 NMOST(105)의 소스 및 상기 NMOST(106)의 소스는 접지 단자 GND(0 V)에 접속된다. 또한, 0 내지 VDD1의 전압 진폭을 갖는 입력 신호(IN)가 상기 PMOST(103) 및 상기 NMOST(105)의 게이트에 인가되고, 상기 전압 진폭과 동일한 전압 진폭을 갖는, 상기 입력 신호(IN)의 반전 입력 신호(/IN)가 상기 PMOST(104) 및 상기 NMOST(106)의 게이트에 각각 인가되어, 레벨 변환 과정을 거친 출력 신호(OUT)를 상기 NMOST(106)의 드레인으로 부터 추출할 수 있다. 여기서, 주지해야 할 점은, 상기한 출력 신호(OUT)의 반전 출력 신호(/OUT)가 상기 NMOST(105)의 드레인으로 부터 추출될 수 있다는 사실이다. 상기 레벨 시프터와 종래의 레벨 시프터간의 차이는, 상기 두개의 전압조정회로(10a, 10b)가 상기 전원 VDD2에 접속됨은 물론, 상기 PMOST(101) 및 (102)의 소스에 접속된다는 점이다.
이들 전압조정회로(10a, 10b)로 인해, 일시적인 레벨 변환 동작기간동안 발생하는 투과 전류가 흐르면, 상기 PMOST(101, 102)의 소스 전위는 상기 전원 전압 VDD2보다 작아지도록 감소된다. 그 결과, 차이가 큰 전압 진폭의 레벨 변환 동작이 용이하게 수행될 수 있다. 만약, 레벨 변환이 용이하게 수행되면, 레벨 변환 동작 역시 고속으로 수행되어, 그 결과, 상기 투과 전류의 유동 시간이 줄어든다. 즉, 소비 전력의 감소에 있어 효과적이다.
[실시형태 2]
신호의 고전위측은 고정되고 저전위측은 시프트되는 구조를 갖는 도 2에 도시된 레벨 시프터가 실시형태 2에서 설명될 것이다. 실시형태 1과 유사한 이러한 레벨 시프터 구조의 경우, 전류가 흐를 때, 두개의 전압조정회로(10c, 10d)의 제 1 단자들은 전원 VDD4 (〈VDD3〈0)에 접속된다. 상기 제 1 전압조정회로(10c)의 제 2 단자는 상기 NMOST(107)의 소스에 접속되고, 상기 제 2 전압조정회로(10d)의 제 2 단자는 상기 NMOST(108)의 소스에 각각 접속된다. 상기 NMOST(107)의 드레인은 상기 NMOST(109)의 소스에 접속되고, 상기 NMOST(108)의 드레인은 상기 NMOST(110)의 소스에 각각 접속된다. 또한, 상기 NMOST(109)의 드레인은 NMOST(108)의 게이트 및 상기 PMOST(111)의 드레인에 접속되고, 상기 NMOST(110)의 드레인은 상기 NMOST(107)의 게이트 및 상기 PMOST(112)의 드레인에 접속된다. 상기 PMOST(111)의 소스 및 상기 PMOST(112)의 소스는 접지 단자 GND(0 V)에 접속된다. 또한, VDD3 내지 0의 전압 진폭을 갖는 입력 신호(IN)가 상기 NMOST(109) 및 상기PMOST(111)의 게이트에 인가되고, 상기 전압 진폭과 동일한 전압 진폭을 갖는, 상기 입력 신호(IN)의 반전 입력 신호(/IN)가 상기 NMOST(110) 및 상기 PMOST(112)의 게이트에 각각 인가되어, 레벨 변환 과정을 거친 출력 신호(OUT)를 상기 PMOST(112)의 드레인으로 부터 추출할 수 있다. 여기서, 주지해야 할 점은, 상기한 출력 신호(OUT)의 반전 출력 신호(/OUT)가 상기 PMOST(111)의 드레인으로 부터 추출될 수 있다는 사실이다. 상기 레벨 시프터와 종래의 레벨 시프터간의 차이는, 상기 두개의 전압조정회로(10c, 10d)가 상기 전원 VDD4에 접속됨은 물론, 상기 NMOST(107, 108)의 소스에 접속된다는 점이다.
이들 전압조정회로(10c, 10d)로 인해, 일시적인 레벨 변환 동작기간동안 발생하는 투과 전류가 흐르면, 상기 NMOST(107, 108)의 소스 전위는 상기 전원 전압 VDD4보다 커지도록 상승된다. 그 결과, 차이가 큰 전압 진폭의 레벨 변환 동작이 용이하게 수행될 수 있다. 만약, 레벨 변환이 용이하게 수행되면, 레벨 변환 동작 역시 고속으로 수행되어, 그 결과, 상기 투과 전류의 유동 시간이 줄어든다. 즉, 소비 전력의 감소에 있어 효과적이다.
[실시형태 3]
신호의 저전위측은 고정되고 고전위측은 시프트되는 구조이면서, 실시형태 1과 상이한 구조를 갖는 도 3에 도시된 레벨 시프터가 실시형태 3에서 설명될 것이다. 실시형태 1과 유사한 이러한 레벨 시프터 구조의 경우, 상기 두개의 전압조정회로(10a, 10b)의 제 1 단자들은 우선 전원 VDD2 (〉VDD1〉0)에 접속된다. 상기 제 1 전압조정회로(10a)의 제 2 단자는 상기 PMOST(101)의 소스에 접속되고, 상기제 2 전압조정회로(10b)의 제 2 단자는 상기 PMOST(102)의 소스에 각각 접속된다. 상기 PMOST(101)의 드레인은 상기 PMOST(102)의 게이트 및 상기 NMOST(105)의 드레인에 접속되고, 상기 PMOST(102)의 드레인은 상기 PMOST(101)의 게이트 및 상기 NMOST(106)의 드레인에 각각 접속된다. 또한, 상기 PMOST(103)의 드레인은 상기 PMOST(102)의 게이트 및 상기 NMOST(105)의 드레인에 접속되고, 상기 PMOST(104)의 드레인은 상기 PMOST(101)의 게이트 및 상기 NMOST(106)의 드레인에 접속된다. 상기 NMOST(105)의 소스 및 상기 NMOST(106)의 소스는 접지 단자 GND(0 V)에 접속된다. 또한, 0 내지 VDD1의 전압 진폭을 갖는 입력 신호(IN)가 상기 NMOST(105)의 게이트에 인가되고, 상기 전압 진폭과 동일한 전압 진폭을 갖는, 상기 입력 신호(IN)의 반전 입력 신호(/IN)가 상기 NMOST(106)의 게이트에 각각 인가되어, 레벨 변환 과정을 거친 출력 신호(OUT)를 상기 NMOST(106)의 드레인으로부터 추출할 수 있다. 여기서, 주지해야 할 점은, 상기한 출력 신호(OUT)의 반전 출력 신호(/OUT)가 상기 NMOST(105)의 드레인으로 부터 추출될 수 있다는 사실이다. 실시형태 3의 레벨 시프터 구조는, 실시형태 1에서 PMOST(103, 104)가 제거된 구조이다. 여기서, 주지해야 점은 상기 두 레벨 시프터간의 비교를 단순화하기 위해 실시형태 1의 참조 부호에 대응하는 구성 요소에 대해 동일한 참조 부호들이 사용된다는 점이다.
이들 전압조정회로(10a, 10b)로 인해, 일시적인 레벨 변환 동작기간동안 발생하는 투과 전류가 흐르면, 상기 PMOST(101, 102)의 소스 전위는 상기 전원 전압 VDD2보다 작아지도록 감소된다. 그 결과, 차이가 큰 전압 진폭의 레벨 변환 동작이 용이하게 수행될 수 있다. 만약, 레벨 변환이 용이하게 수행되면, 레벨 변환 동작 역시 고속으로 수행되어, 그 결과, 상기 투과 전류의 유동 시간이 줄어든다. 즉, 실시형태 1에 비해 트랜지스터의 개수를 줄일 수 있다.
[실시형태 4]
신호의 고전위측은 고정되고 저전위측은 시프트되는 구조이면서, 실시형태 2와 상이한 구조를 갖는 도 4에 도시된 레벨 시프터가 실시형태 4에서 설명될 것이다. 실시형태 2과 유사한 이러한 레벨 시프터 구조의 경우, 전류가 흐를 때, 두개의 전압조정회로(10c, 10d)의 제 1 단자들은 전원 VDD4 (〈VDD3〈0)에 접속된다. 상기 제 1 전압조정회로(10c)의 제 2 단자는 상기 NMOST(107)의 소스에 접속되고, 상기 제 2 전압조정회로(10d)의 제 2 단자는 상기 NMOST(108)의 소스에 각각 접속된다. 상기 NMOST(107)의 드레인은 상기 NMOST(108)의 게이트 및 상기 PMOST(111)의 드레인에 접속되고, 상기 NMOST(108)의 드레인은 상기 NMOST(107)의 게이트 및 상기 PMOST(112)의 드레인에 각각 접속된다. 또한, VDD3 내지 0의 전압 진폭을 갖는 입력 신호(IN)가 상기 PMOST(111)의 게이트에 인가되고, 상기 전압 진폭과 동일한 전압 진폭을 갖는, 상기 입력 신호(IN)의 반전 입력 신호(/IN)가 상기 PMOST(112)의 게이트에 각각 인가되어, 레벨 변환 과정을 거친 출력 신호(OUT)를 상기 PMOST(112)의 드레인으로 부터 추출할 수 있다. 여기서, 주지해야 할 점은, 상기한 출력 신호(OUT)의 반전 출력 신호(/OUT)가 상기 PMOST(111)의 드레인으로 부터 추출될 수 있다는 사실이다. 실시형태 4의 레벨 시프터 구조는, 실시형태 2에서 NMOST(109, 110)가 제거된 구조이다. 여기서, 주지해야 점은 상기 두 레벨시프터간의 비교를 단순화하기 위해 실시형태 2의 참조 부호에 대응하는 구성 요소에 대해 동일한 참조 부호들이 사용된다는 점이다.
이들 전압조정회로(10c, 10d)로 인해, 일시적인 레벨 변환 동작기간동안 발생하는 투과 전류가 흐르면, 상기 NMOST(107, 108)의 소스 전위는 상기 전원 전압 VDD4보다 커지도록 상승된다. 그 결과, 차이가 큰 전압 진폭의 레벨 변환 동작이 용이하게 수행될 수 있다. 만약, 레벨 변환이 용이하게 수행되면, 레벨 변환 동작 역시 고속으로 수행되어, 그 결과, 상기 투과 전류의 유동 시간이 줄어든다. 즉, 실시형태 2에 비해 트랜지스터의 개수를 줄일 수 있다.
[실시예]
이하에, 본 발명의 실시예를 첨부 도면을 참조하여 설명한다.
[실시예 1]
신호의 저전위측은 고정되고 고전위측은 시프트되는 구조를 갖는 도 5 도시된 레벨 시프터가 실시예 1에서 명될 것이다. 여기서, 주지해야 할 점은 실시예 1이 실시형태 1에 대해 상기 전압조정회로의 구체적인 실례들을 상술한 실시예라는 점이다. 또한, 실시예 1의 레벨 시프터는 도 23에 도시된 종래예의 개량형 레벨 시프터이고, 각각의 구성 요소에 대응하는 트랜지스터등에 대해 동일한 참조 부호가 사용된다. 실시예 1의 레벨 시프터 구조를 설명하면 다음과 같다. PMOST(113)의 소스 및 PMOST(114)의 소스는 각각 전원 VDD2에 접속되고, 상기 PMOST(113)의 게이트 및 드레인은 상기 PMOST(101)의 소스에 접속되고, 상기 PMOST(114)의 게이트 및 드레인은 상기 PMOST(102)의 소스에 각각 접속된다. 상기 PMOST(101)의 드레인은 상기 PMOST(103)의 소스에 접속되고, 상기 PMOST(102)의 드레인은 상기 PMOST(104)의 소스에 각각 접속된다. 또한, 상기 PMOST(103)의 드레인은 상기 PMOST(102)의 게이트 및 상기 NMOST(105)의 드레인에 접속되고, 상기 PMOST(104)의 드레인은 상기 PMOST(101)의 게이트 및 상기 NMOST(106)의 드레인에 접속된다. 상기 NMOST(105)의 소스 및 상기 NMOST(106)의 소스는 접지 단자 GND(0 V)에 접속된다. 또한, 0 내지 VDD1의 전압 진폭을 갖는 입력 신호(IN)가 상기 PMOST(103) 및 상기 NMOST(105)의 게이트에 인가되고, 상기 전압 진폭과 동일한 전압 진폭을 갖는, 상기 입력 신호(IN)의 반전 입력 신호(/IN)가 상기 PMOST(104) 및 상기 NMOST(106)의 게이트에 각각 인가되어, 레벨 변환 과정을 거친 출력 신호(OUT)를 상기 NMOST(106)의 드레인으로 부터 추출할 수 있다. 여기서, 주지해야 할 점은, 상기한 출력 신호(OUT)의 반전 출력 신호(/OUT)가 상기 NMOST(105)의 드레인으로 부터 추출될 수 있다는 사실이다. 실시예 1의 상기 레벨 시프터와 종래예의 레벨 시프터간의 차이는 상기 PMOST(113, 114)가 부가된다는 점이다.
실시예 1의 레벨 시프터의 동작을 이하에 설명한다. 그러나, 상기 트랜지스터(101∼106)는 종래 예시된 레벨 시프터의 트랜지스터와 동일한 기능을 수행하고, 따라서, 이에 대해서는 간단히 설명된다. 상기 PMOST(113, 114)를 부가함으로써 상기 레벨 시프터의 동작이 어떻게 변경되는지에 대해 주로 설명하기로 한다.
도 5에 도시된 레벨 시프터의 경우, 예를 들어, VDD1 = 5 V이고, VDD2 = 15 V라고 가정하면, 상기 PMOST(101∼104, 113, 114)의 스레시홀드 전압은 -2 V가 되고, 상기 NMOST(105, 106)의 스레시홀드 전압은 2 V가 된다. 우선, 상기 입력 신호(IN)의 전위가 0 V의 "Lo"이라고 간주한다. 즉, 이러한 조건하에서 지속 상태가 이루어진다. 이때, 상기 PMOST(101, 103)는 "온"되고, 상기 NMOST(105)는 "오프"되고, 그에 따라 상기 전원 VDD2의 전위는 상기 PMOST(102)의 게이트로 충전될 될 것이다. 그러나, 상기 PMOST(113)는 포화 영역하에서 일정하게 작동하기 때문에, 충전이 완료되는 지속 상태하에서는, 상기 PMOST(113)의 소스 전위는 13 V가 되고, 이것은 상기 VDD2의 전위 15 V에서 상기 PMOST(113)의 스레시홀드 전압의 절대값만을 감산함으로써 얻어진 값이다. 따라서, 상기 PMOST(102)의 게이트 전위(반전 출력 신호(/OUT))역시 13 V의 "Hi"가 된다. 반면에, 상기 PMOST(102)는 "오프"되고, 상기 NMOST(106)는 "온"되어, 상기 PMOST(101)의 게이트 전위(출력 신호(OUT))는 0 V의 "Lo"가 된다. 따라서, 상기 PMOST(102)의 소스 전위는 상기 PMOST(101)의 소스 전위와 유사하게 13 V가 된다.
다음으로, 상기 입력 신호(IN)의 전위가 이 상태에서 5 V의 "Hi"로 변경될 때 발생하는 현상을 고찰하기로 한다. 또한, 이때, 상기한 바와 같이, 상기 PMOST(101, 103) 및 상기 NMOST(105)는 상기 입력 신호의 전위가 변경된 바로 이후에 "온"된다. 따라서, 상기 전원 VDD2에 접속되는 상기 PMOST(113)의 소스와, 상기 GND에 접속되는 상기 NMOST(105)의 소스사이에 투과 전류가 흐를려고 할 것이다. 그러나, 상기 PMOST(113)가 포화 영역에서 작동하기 때문에, 상기 PMOST(113)의 소스와 드레인간의 전압은 흐를려고 하는 전류의 양으로 보다 커지고(이하는, 커지는 전류의 양을 △1으로 표시하기로 함), 상기 PMOST(101)의 소스 전위는 (13-△1)V으로 작아진다. 따라서, 종래예의 레벨 시프터의 경우, 상기 전원 전압 VDD2를 15 V에서 (13-△1)V로 감압시키는 효과가 유사하게 얻어질 수 있다. 상기 △1은 상기 투과 전류가 커짐에 따라 그리고, 상기 PMOST(101)의 소스 전위가 작아짐에 따라 증가한다. 따라서, 상기 PMOST(101, 103)는 쉽게 "오프"될 수 있어, 그 결과 상기 레벨 시프터는 상기 투과 전류가 차단되도록 동작한다. 이와는 달리, 만약 상기 투과 전류의 양이 작으면, 상기 PMOST(102) 내지 상기 NMOST(105)의 게이트로 부터 방전되는 전류는 매우 커지므로, 상기 PMOST(102)는 즉시 "온"될 것이다. 따라서, 상기 PMOST(101)의 게이트는 13 V로 충전되어, 상기 트랜지스터는 "오프"된다. 그 결과, 상기 PMOST(113)의 레벨 변환을 용이하게 수행하는 효과가 있다.
그 상태는 도 6에 도시된 시뮬레이션 결과로 부터 확인할 수도 있다. 개략적인 윤곽선으로 표시된 상기 예시한 종래 레벨 시프터의 결과가 도 6에 동시에 도시된다. 여기서, 주지해야 할 점은, 상기 시뮬레이션에서 사용된 트랜지스터의 주요 파라미터들은 다음과 같이 설정된다: 상기 모든 PMOST의 스레시홀드 전압 및 이동도는 각각 -2 V 및 100 ㎠/Vs로 설정되고; 상기 모든 NMOST의 스레시홀드 전압 및 이동도는 각각 2 V 및 100 ㎠/Vs로 설정된다. 또한, 상기 트랜지스터들의 채널 길이는 4 ㎛로 설정된다. 상기 트랜지스터들의 채널 폭과 관련하여, 상기 PMOST(101∼104)는 10 ㎛로 설정되고, 상기 NMOST(105, 106)는 30 ㎛로 설정되며, PMOST(113, 114)는 20 ㎛로 설정된다. 또한, 여기서, 주지해야 할 점은, 도 6에서, VS101은 상기 PMOST(101)의 소스 전위를 나타내고, I1은 상기 PMOST(113)의 소스와 드레인사이를 흐르는 전류를 각각 나타낸다는 점이다. 따라서, 명백한 사실은 종래의 레벨 시프터와 비교해 볼때 이러한 레벨 시프터의 경우, 레벨 변환의 동작 속도가 향상되어, 상기 투과 전류가 점점 작아짐으로써, 소비 전력이 감소한다는 점이다.상기 NMOST(105, 106)의 채널 폭(W)이 변경되는 경우(다른 조건은 상기한 경우와 동일함), 상기 출력 신호(OUT)가 7.5 V(15 V의 50%로 설정됨)로 상승될 때 까지 상기 입력 신호(IN)의 상승으로 부터의 지연 시간(Td)은 시뮬레이션에 의해 얻어지고 도 7(A)에 도시된다. 종래예와 비교해 볼 때, 비록 상기 NMOST(105, 106)의 채널 폭이 약 20 ㎛로 작게 감소되었더라도 유사한 동작이 수행될 수 있다는 사실이 도면에 도시되어 있다. 따라서, 상기 PMOST(113, 114)가 부가됨으로 인해 회로가 차지하는 면적이 거의 증가하지 않는다.
도 7(B)에는 상기 전원 전압 VDD2가 변경된 경우의 지연 시간(Td)의 시뮬레이션 결과가 도시된다. 그러나, 이 경우의 지연 시간은 상기 입력 신호(IN)가 50% 상승한 시간부터 상기 출력 신호(OUT)가 상기 전원 전압 VDD2의 50%로 상승한 시간까지의 지연 시간을 나타낸다. 이 경우의 시뮬레이션에 이용된 트랜지스터들의 이동도 및 스레시홀드 전압은 상기한 경우의 트랜지스터들의 이동도 및 스레시홀드 전압과 동일하다. 채널 폭과 관련하여, 상기 PMOST(101∼104)는 10 ㎛로 설정되고, 상기 NMOST(105, 106)는 20 ㎛로 설정되며, 상기 PMOST(113, 114)는 10 ㎛로 설정된다. 또한, 종래예의 시뮬레이션 결과가 비교용으로서 도 7(B)에 도시된다. 그러나, 종래예의 경우, 상기 NMOST(113, 114)의 부분들만이 동일한 조건하에서 점유된 면적에서 증가한다. 도면에서 명백히 알 수 있는 바와 같이, 차이가 큰 전압진폭의 레벨 변환이 어려운 상기 종래예의 레벨 시프터에 대해, 실시예의 레벨 시프터는 상기 레벨 변환을 용이하게 수행할 수 있다. 또한, 상기 종래예의 레벨 시프터의 경우, 만약 상기 전원 전업 VDD2가 증가하면, 상기 레벨 변환이 갑자기 실패할 확률이 있다. 그러나, 본 발명의 레벨 시프터는 이러한 관점에 대해 유연한 면이 있기 때문에, 본 발명의 레벨 시프터는 상기 트랜지스터들의 특성 변화에 강한 면이 있다고 말할 수 있다.
상기 입력 신호(IN)의 전위가 5 V의 "Hi"로 부터 0 V의 "Lo"로 변경되면, 단지 상기 PMOST(113, 114), 상기 PMOST(101, 102), 상기 PMOST(103, 104), 및 상기 NMOST(105, 106)의 각 기능들이 변경될 뿐이다. 따라서, 상기한 동작은 상기 각 트랜지스터들이 교체되는 경우에 허용될 수 있다.
[실시예 2]
신호의 저전위측은 고정되고 고전위측은 시프트되는 구조를 갖는 상이한 레벨 시프터의 일례가 실시예 2에서 설명될 것이다. 도 8에 도시된 바와 같이, 실시예 2의 레벨 시프터는 실시예 1의 레벨 시프터에서 상기 PMOST(113, 114)가 NMOST(115, 116)로 각각 교체되고, 상기 NMOST(115, 116)의 게이트들이 상기 전원 VDD2에 접속되는 레벨 시프터이다. 여기서, 주지해야 할 점은 실시예 2가 실시형태 1에 대해 상기 전압조정회로의 구체적인 실례들을 상술한 실시예라는 점이다. 또한, 실시예 2의 레벨 시프터는 도 23에 도시된 종래예의 개량형 레벨 시프터이고, 각각의 구성 요소에 대응하는 트랜지스터등에 대해 동일한 참조 부호가 사용된다.
실시예 2의 레벨 시프터 구조를 설명하면 다음과 같다. NMOST(115)의 드레인 및 게이트와, 상기 NMOST(116)의 드레인 및 게이트는 각각 상기 전원 VDD2에 접속되고, 상기 NMOST(115)의 소스는 상기 PMOST(101)의 소스에 접속되고, 상기 NMOST(116)의 소스는 상기 PMOST(102)의 소스에 접속된다. 상기 PMOST(101)의 드레인은 상기 PMOST(103)의 소스에 접속되고, 상기 PMOST(102)의 드레인은 상기 PMOST(104)의 소스에 각각 접속된다. 또한, 상기 PMOST(103)의 드레인은 상기 PMOST(102)의 게이트 및 상기 NMOST(105)의 드레인에 접속되고, 상기 PMOST(104)의 드레인은 상기 PMOST(101)의 게이트 및 상기 NMOST(106)의 드레인에 각각 접속된다. 상기 NMOST(105)의 소스 및 상기 NMOST(106)의 소스는 접지 단자 GND(0 V)에 접속된다. 또한, 0 내지 VDD1의 전압 진폭을 갖는 입력 신호(IN)가 상기 PMOST(103) 및 상기 NMOST(105)의 게이트에 인가되고, 상기 전압 진폭과 동일한 전압 진폭을 갖는, 상기 입력 신호(IN)의 반전 입력 신호(/IN)가 상기 PMOST(104) 및 상기 NMOST(106)의 게이트에 각각 인가되어, 레벨 변환 과정을 거친 출력 신호(OUT)를 상기 NMOST(106)의 드레인으로 부터 추출할 수 있다. 여기서, 주지해야 할 점은, 상기한 출력 신호(OUT)의 반전 출력 신호(/OUT)가 상기 NMOST(105)의 드레인으로 부터 추출될 수 있다는 사실이다. 실시예 2의 상기 레벨 시프터와 종래예의 레벨 시프터간의 차이는 상기 PMOST(115, 116)가 부가된다는 점이다.
실시예 2의 레벨 시프터의 경우, 비록 실시예 1의 상기 PMOST(113, 114)가 상기 NMOST(115, 116)로 대체되더라도, 그 동작은 실시예 1과 기본적으로 동일하다. 따라서, 실시예 2의 레벨 시프터는 0 내지 VDD1 전압 진폭을 갖는 신호를 0내지 (VDD2-Vth1) 전압 진폭을 갖는 신호로 변환한다. 여기서, Vth1은 상기 NMOST(115, 116)의 스레시홀드 전압을 나타낸다.
따라서, 실시예 1과 유사하게, 실시예 2의 레벨 시프터는 레벨 차가 큰 레벨 변환을 용이하게 수행할 수 있고, 그 동작 속도가 향상된다. 또한, 투과 전류가 작아지고, 그에 따라, 소비 전력이 감소하는 효과가 있다. 또한, 실시예 2의 레벨 시프터는 상기 트랜지스터들의 특성 변화에 강한 면이 있다. 실시예 2에서는, 상기 NMOST의 스레시홀드 전압이 상기 PMOST의 스레시홀드 전압의 절대값보다 더 작도록 상기 트랜지스터들을 제조함으로써, 실시예 2의 레벨 시프터는 다음 단계에서 출력 신호의 입력을 위해 논리 회로의 PMOST를 "오프"하기 위한 적절한 마진을 가질 수 있다.
[실시예 3]
신호의 고전위측은 고정되고 저전위측은 시프트되는 구조를 갖는 도 9에 도시된 레벨 시프터가 실시예 3에서 설명될 것이다. 여기서, 주지해야 할 점은 실시예 3이 실시형태 2에 대해 상기 전압조정회로의 구체적인 실례들을 상술한 실시예라는 점이다. 또한, 실시예 3의 레벨 시프터는 도 23에 도시된 종래예의 개량형 레벨 시프터이고, 각각의 구성 요소에 대응하는 트랜지스터등에 대해 동일한 참조 부호가 사용된다.
실시예 2의 레벨 시프터 구조를 설명하면 다음과 같다. 상기 NMOST(117)의 소스 및 상기 NMOST(118)의 소스는 각각 상기 전원 VDD4에 접속되고, 상기NMOST(117)의 게이트 및 드레인은 상기 NMOST(107)의 소스에 접속되고, 상기 NMOST(118)의 게이트 및 드레인은 상기 NMOST(108)의 소스에 각각 접속된다. 상기 NMOST(107)의 드레인은 상기 NMOST(109)의 소스에 접속되고, 상기 NMOST(108)의 드레인은 상기 NMOST(110)의 소스에 각각 접속된다. 또한, 상기 NMOST(109)의 드레인은 NMOST(108)의 게이트 및 상기 PMOST(111)의 드레인에 접속되고, 상기 NMOST(110)의 드레인은 상기 NMOST(107)의 게이트 및 상기 PMOST(112)의 드레인에 접속된다. 상기 PMOST(111)의 소스 및 상기 PMOST(112)의 소스는 접지 단자 GND(0 V)에 접속된다. 또한, VDD3 내지 0의 전압 진폭을 갖는 입력 신호(IN)가 상기 NMOST(109) 및 상기 PMOST(111)의 게이트에 인가되고, 상기 전압 진폭과 동일한 전압 진폭을 갖는, 상기 입력 신호(IN)의 반전 입력 신호(/IN)가 상기 NMOST(110) 및 상기 PMOST(112)의 게이트에 각각 인가되어, 레벨 변환 과정을 거친 출력 신호(OUT)를 상기 PMOST(112)의 드레인으로 부터 추출할 수 있다. 여기서, 주지해야 할 점은, 상기한 출력 신호(OUT)의 반전 출력 신호(/OUT)가 상기 PMOST(111)의 드레인으로 부터 추출될 수 있다는 사실이다. 실시예 3의 레벨 시프터와 종래의 레벨 시프터간의 차이는, 상기 NMOST(117, 118)가 부가된다는 점이다.
다음은, 실시예 3의 레벨 시프터의 동작을 설명한다. 그러나, 상기 트랜지스터(107∼112)는 종래예의 레벨 시프터의 트랜지스터와 동일한 기능을 수행하고, 따라서, 이에 대해서는 간단히 설명된다. 상기 NMOST(117, 118)를 부가함으로써 상기 레벨 시프터의 동작이 어떻게 변경되는지에 대해 주로 설명한다.
도 9에 도시된 레벨 시프터의 경우, 예를 들어, VDD3 = -5 V이고, VDD4 = -15 V라고 가정하면, 상기 NMOST(107∼110, 117, 118)의 스레시홀드 전압은 2 V가 되고, 상기 PMOST(111, 112)의 스레시홀드 전압은 -2 V가 된다. 우선, 상기 입력 신호(IN)의 전위가 0 V의 "Hi"이라고 간주한다. 즉, 이러한 조건하에서 지속 상태가 이루어진다. 이때, 상기 NMOST(107, 109)는 "온"되고, 상기 PMOST(111)은 "오프"되고, 그에 따라 상기 NMOST(108)의 게이트에 저장된 전하는 상기 전원 VDD4로 방전된다. 그러나, 상기 NMOST(117)은 포화 영역하에서 일정하게 작동하기 때문에, 방전이 완료되는 지속 상태하에서는, 상기 NMOST(107)의 소스 전위는 -13 V가 되고, 이것은 상기 VDD4의 전위 -15 V에 상기 NMOST(117)의 스레시홀드 전압만을 가산함으로써 얻어진 값이다. 따라서, 상기 NMOST(108)의 게이트 전위(반전 출력 신호(/OUT))역시 -13 V의 "Lo"가 된다. 반면에, 상기 NMOST(108)은 "오프"되고, 상기 PMOST(112)는 "온"되어, 상기 NMOST(107)의 게이트 전위(출력 신호(OUT))는 0 V의 "Hi"가 된다. 따라서, 상기 NMOST(108)의 소스 전위는 상기 NMOST(107)의 소스 전위와 유사하게 -3 V가 된다.
다음으로, 상기 입력 신호(IN)의 전위가 이 상태에서 -5 V의 "Lo"로 변경될 때 발생하는 현상을 고찰하기로 한다. 또한, 이때, 상기한 바와 같이, 상기 NMOST(107, 109) 및 상기 PMOST(111)는 상기 입력 신호의 전위가 변경된 바로 이후에 "온"된다. 따라서, 상기 전원 VDD4에 접속되는 상기 NMOST(117)의 소스와, 상기 GND에 접속되는 상기 PMOST(111)의 소스사이에 투과 전류가 흐를려고 할 것이다. 그러나, 상기 NMOST(117)이 포화 영역에서 작동하기 때문에, 상기 NMOST(117)의 소스와 드레인간의 전압은 흐를려고 하는 전류의 양으로 보다 커지고(이하는,커지는 전류의 양을 △2으로 표시하기로 함), 상기 NMOST(107)의 소스 전위는 -(13-△2)V으로 작아진다. 따라서, 종래 예시된 레벨 시프터의 경우, 상기 전원 전압 VDD4를 -15 V에서 -(13-△2)V로 승압시키는 효과가 유사하게 얻어질 수 있다. 상기 △2는, 상기 투과 전류가 커짐에 따라 그리고, 상기 NMOST(107)의 소스 전위는 작아짐에 따라 증가한다. 따라서, 상기 NMOST(107, 109)는 쉽게 "오프"될 수 있어, 그 결과 상기 레벨 시프터는 상기 투과 전류가 차단되도록 동작한다. 이와는 달리, 만약 상기 투과 전류의 양이 작으면, 상기 NMOST(108) 내지 상기 PMOST(111)의 게이트로 충전되는 전류는 매우 커지므로, 상기 NMOST(108)는 즉시 "온"될 것이다. 따라서, 상기 NMOST(107)의 게이트는 -13 V로 충전되어, 상기 트랜지스터는 "오프"된다. 그 결과, 상기 NMOST(117)의 레벨 변환을 용이하게 수행하는 효과가 있다.
그 상태는 도 10에 도시된 시뮬레이션 결과로 부터 확인할 수도 있다. 개략적인 윤곽선으로 표시된 상기 종래예의 레벨 시프터의 결과가 도 10에 동시에 도시된다. 여기서, 주지해야 할 점은, 상기 시뮬레이션에서 사용된 트랜지스터의 주요 파라미터들은 다음과 같이 설정된다: 상기 모든 PMOST의 스레시홀드 전압 및 이동도는 각각 -2 V 및 100 ㎠/Vs로 설정되고; 상기 모든 NMOST의 스레시홀드 전압 및 이동도는 각각 2 V 및 100 ㎠/Vs로 설정된다. 또한, 상기 트랜지스터들의 모든 채널 길이는 4 ㎛로 설정된다. 상기 트랜지스터들의 채널 폭과 관련하여, 상기 NMOST(107∼110)는 10 ㎛로 설정되고, 상기 PMOST(111, 112)는 30 ㎛로 설정되며, NMOST(117, 118)는 20 ㎛로 설정된다. 또한, 여기서, 주지해야 할 점은, 도 6에서, VS107은 상기 NMOST(107)의 소스 전위를 나타내고, I2는 상기 NMOST(117)의 소스와 드레인 사이를 흐르는 전류를 각각 나타낸다는 점이다. 따라서, 명백한 사실은 종래의 레벨 시프터와 비교해 볼때 이러한 레벨 시프터의 경우, 레벨 변환의 동작 속도가 향상되고, 상기 투과 전류가 점점 작아짐으로써, 소비 전력이 감소한다는 점이다. 또한, 실시예 1의 레벨 시프터와 유사하게, 실시예 3의 레벨 시프터는 상기 트랜지스터들의 특성 변화에 강하다.
상기 입력 신호(IN)의 전위가 -5 V의 "Lo"로 부터 0 V의 "Hi"로 변경되면, 단지 상기 NMOST(117, 118), 상기 NMOST(107, 108), 상기 NMOST(109, 110), 및 상기 PMOST(111, 112)의 각 기능들이 변경될 뿐이다. 따라서, 상기한 동작은 상기 각 트랜지스터들이 교체되는 경우에 허용될 수 있다.
[실시예 4]
신호의 고전위측은 고정되고 저전위측은 시프트되는 구조를 갖는 상이한 레벨 시프터의 일례가 실시예 4에서 설명될 것이다. 도 11에 도시된 바와 같이, 실시예 4의 레벨 시프터는 실시예 3의 레벨 시프터에서 상기 NMOST(117, 118)가 PMOST(119, 120)로 각각 교체되고, 상기 PMOST(119, 120)의 게이트들이 상기 전원 VDD4에 접속되는 레벨 시프터이다. 여기서, 주지해야 할 점은 실시예 4가 실시형태 2에 대해 상기 전압조정회로의 구체적인 실례들을 상술한 실시예라는 점이다. 또한, 실시예 4의 레벨 시프터는 도 24에 도시된 종래예의 개량형 레벨 시프터이고, 각각의 구성 요소에 대응하는 트랜지스터등에 대해 동일한 참조 부호가 사용된다.
실시예 4의 레벨 시프터 구조를 설명하면 다음과 같다. 상기 PMOST(119)의 드레인 및 게이트와, 상기 PMOST(120)의 드레인 및 게이트는 각각 상기 전원 VDD4에 접속되고, 상기 PMOST(119)의 소스는 상기 NMOST(107)의 소스에 접속되고, 상기 PMOST(120)의 소스는상기 NMOST(108)의 소스에 각각 접속된다. 상기 NMOST(107)의 드레인은 상기 NMOST(109)의 소스에 접속되고, 상기 NMOST(108)의 드레인은 상기 NMOST(110)의 소스에 각각 접속된다. 또한, 상기 NMOST(109)의 드레인은 NMOST(108)의 게이트 및 상기 PMOST(111)의 드레인에 접속되고, 상기 NMOST(110)의 드레인은 상기 NMOST(107)의 게이트 및 상기 PMOST(112)의 드레인에 접속된다. 상기 PMOST(111)의 소스 및 상기 PMOST(112)의 소스는 접지 단자 GND(0 V)에 접속된다. 또한, VDD3 내지 0의 전압 진폭을 갖는 입력 신호(IN)가 상기 NMOST(109) 및 상기 PMOST(111)의 게이트에 인가되고, 상기 전압 진폭과 동일한 전압 진폭을 갖는, 상기 입력 신호(IN)의 반전 입력 신호(/IN)가 상기 NMOST(110) 및 상기 PMOST(112)의 게이트에 각각 인가되어, 레벨 변환 과정을 거친 출력 신호(OUT)를 상기 PMOST(112)의 드레인으로 부터 추출할 수 있다. 여기서, 주지해야 할 점은, 상기한 출력 신호(OUT)의 반전 출력 신호(/OUT)가 상기 PMOST(111)의 드레인으로 부터 추출될 수 있다는 사실이다. 실시예 4의 레벨 시프터와 종래의 레벨 시프터간의 차이는, 상기 PMOST(119, 120)가 부가된다는 점이다.
실시예 4의 레벨 시프터의 경우, 비록 실시예 3의 상기 NMOST(117, 118)가 상기 PMOST(119, 120)로 대체되더라도, 그 동작은 실시예 3과 기본적으로 동일하다. 따라서, 실시예 4의 레벨 시프터는 VDD3 내지 0 전압 진폭을 갖는 신호를 (VDD4-Vth2) 전압 진폭을 갖는 신호로 변환한다. 여기서, Vth2는 상기 PMOST(119 또는 120)의 스레시홀드 전압을 나타낸다.
따라서, 실시예 3과 유사하게, 실시예 4의 레벨 시프터는 종래의 레벨 시프터에 비해 레벨 차가 큰 레벨 변환을 용이하게 수행할 수 있고, 그 동작 속도가 향상된다. 또한, 투과 전류가 작아지고, 그에 따라, 소비 전력이 감소하는 효과가 있다. 또한, 실시예 4의 레벨 시프터는 상기 트랜지스터들의 특성 변화에 강한 면이 있다. 실시예 4에서는, 상기 PMOST의 스레시홀드 전압의 절대값이 상기 NMOST의 스레시홀드 전압보다 더 작도록 상기 트랜지스터들을 제조함으로써, 실시예 4의 레벨 시프터는 다음 단계에서 출력 신호의 입력을 위해 논리 회로의 NMOST를 "오프"하기 위한 적절한 마진을 가질 수 있다.
[실시예 5]
신호의 저전위측은 고정되고 고전위측은 시프트되는 구조를 갖는 도 12에 도시된 레벨 시프터가 실시예 5에서 설명될 것이다. 여기서, 주지해야 할 점은 실시예 5가 실시형태 3에 대해 상기 전압조정회로의 구체적인 실례들을 상술한 실시예라는 점이다. 또한, 실시예 5의 레벨 시프터는 도 5에 도시된 실시예 1의 개량형 레벨 시프터이고, 각각의 구성 요소에 대응하는 트랜지스터등에 대해 동일한 참조 부호가 사용된다.
실시예 5의 레벨 시프터 구조를 설명하면 다음과 같다. 상기 PMOST(113)의소스 및 상기 PMOST(114)의 소스는 각각 상기 전원 VDD2에 접속되고, 상기 PMOST(113)의 게이트 및 드레인은 상기 PMOST(101)의 소스에 접속되고, 상기 PMOST(114)의 게이트 및 드레인은 상기 PMOST(102)의 소스에 각각 접속된다. 상기 PMOST(101)의 드레인은 상기 PMOST(102)의 게이트 및 상기 NMOST(105)의 드레인에 접속되고, 상기 PMOST(102)의 드레인은 상기 PMOST(101)의 게이트 및 상기 NMOST(106)의 드레인에 각각 접속된다. 상기 NMOST(105)의 소스 및 상기 NMOST(106)의 소스는 접지 단자 GND(0 V)에 접속된다. 또한, 0 내지 VDD1의 전압 진폭을 갖는 입력 신호(IN)가 상기 NMOST(105)의 게이트에 인가되고, 상기 전압 진폭과 동일한 전압 진폭을 갖는, 상기 입력 신호(IN)의 반전 입력 신호(/IN)가 상기 NMOST(106)의 게이트에 각각 인가되어, 레벨 변환 과정을 거친 출력 신호(OUT)를 상기 NMOST(106)의 드레인으로 부터 추출할 수 있다. 여기서, 주지해야 할 점은, 상기한 출력 신호(OUT)의 반전 출력 신호(/OUT)가 상기 NMOST(105)의 드레인으로 부터 추출될 수 있다는 사실이다. 실시형태 5의 레벨 시프터 구조는, 실시형태 1에서 PMOST(103, 104)가 제거된 구조이다. 상기 PMOST(103, 104)는 레벨 차가 큰 레벨 변환시 원래의 기능을 수행하지 않기 때문에, 상기 PMOST(103, 104)의 제거시 문제점이 발생하지 않는다. 실시예 5의 레벨 시프터는 0 내지 VDD1 전압 진폭을 갖는 신호를 0 내지 (VDD2-Vth3) 전압 진폭을 갖는 신호로 변환한다. 여기서, Vth3는 상기 PMOST(113 또는 114)의 스레시홀드 전압을 나타낸다.
따라서, 실시예 1과 유사하게, 실시예 5의 레벨 시프터는 종래의 레벨 시프터에 비해 레벨 차가 큰 레벨 변환을 용이하게 수행할 수 있고, 그 동작 속도가 향상된다. 또한, 투과 전류가 작아지고, 그에 따라, 소비 전력이 감소하는 효과가 있다. 또한, 실시예 5의 레벨 시프터는 상기 트랜지스터들의 특성 변화에 강한 면이 있다. 여기서, 주지해야 할 점은, 실시예 5의 레벨 시프터는 종래의 레벨 시프터와 동일한 개수의 트랜지스터로 구성된다는 점이다. 따라서, 거의 동일한 레벨의 동작 특성을 갖는 레벨 시프터가 사용되는 한, 회로가 차지하는 면적은 보다 작게 줄일 수 있다.
[실시예 6]
신호의 저전위측은 고정되고 고전위측은 시프트되는 구조를 갖는 상이한 레벨 시프터의 일례가 실시예 6에서 설명될 것이다. 도 13에 도시된 바와 같이, 실시예 6의 레벨 시프터는 도 12에 도시된 실시예 5의 레벨 시프터의 상기 PMOST(113, 114)가 NMOST(115, 116)로 각각 교체되고, 상기 NMOST(115, 116)의 게이트들이 상기 전원 VDD2에 접속되는 레벨 시프터이다. 여기서, 주지해야 할 점은 실시예 6이 실시형태 3에 대해 상기 전압조정회로의 구체적인 실례들을 상술한 실시예라는 점이다. 또한, 실시예 6의 레벨 시프터는 도 8에 도시된 종래예의 개량형 레벨 시프터이고, 각각의 구성 요소에 대응하는 트랜지스터등에 대해 동일한 참조 부호가 사용된다.
실시예 6의 레벨 시프터 구조를 설명하면 다음과 같다. 상기 NMOST(115)의 드레인 및 게이트와, 상기 NMOST(116)의 드레인 및 게이트는 각각 상기 전원 VDD2에 접속되고, 상기 NMOST(115)의 소스는 상기 PMOST(101)의 소스에 접속되고, 상기NMOST(116)의 소스는 상기 PMOST(102)의 소스에 접속된다. 상기 PMOST(101)의 드레인은 상기 PMOST(102)의 게이트 및 상기 NMOST(105)의 드레인에 접속되고, 상기 PMOST(102)의 드레인은 상기 PMOST(101)의 게이트 및 상기 NMOST(106)의 드레인에 각각 접속된다. 상기 NMOST(105)의 소스 및 상기 NMOST(106)의 소스는 접지 단자 GND(0 V)에 접속된다. 또한, 0 내지 VDD1의 전압 진폭을 갖는 입력 신호(IN)가 상기 NMOST(105)의 게이트에 인가되고, 상기 전압 진폭과 동일한 전압 진폭을 갖는, 상기 입력 신호(IN)의 반전 입력 신호(/IN)가 상기 NMOST(106)의 게이트에 각각 인가되어, 레벨 변환 과정을 거친 출력 신호(OUT)를 상기 NMOST(106)의 드레인으로 부터 추출할 수 있다. 여기서, 주지해야 할 점은, 상기한 출력 신호(OUT)의 반전 출력 신호(/OUT)가 상기 NMOST(105)의 드레인으로 부터 추출될 수 있다는 사실이다. 실시예 6의 레벨 시프터 구조는, 실시예 2에서 PMOST(103, 104)가 제거된 구조이고, 그 동작은 실시예 2의 동작과 기본적으로 동일하다. 상기 PMOST(103, 104)는 레벨 차가 큰 레벨 변환시 원래의 기능을 수행하지 않기 때문에, 상기 PMOST(103, 104)의 제거시 문제점이 발생하지 않는다. 실시예 6의 레벨 시프터는 0 내지 VDD1 전압 진폭을 갖는 신호를 0 내지 (VDD2-Vth1) 전압 진폭을 갖는 신호로 변환한다. 여기서, Vth1은 상기 NMOST(115 또는 116)의 스레시홀드 전압을 나타낸다.
따라서, 실시예 2과 유사하게, 실시예 6의 레벨 시프터는 종래의 레벨 시프터에 비해 레벨 차가 큰 레벨 변환을 용이하게 수행할 수 있고, 그 동작 속도가 향상된다. 또한, 투과 전류가 작아지고, 그에 따라, 소비 전력이 감소하는 효과가 있다. 또한, 실시예 6의 레벨 시프터는 상기 트랜지스터들의 특성 변화에 강한 면이 있다. 실시예 6에서, 상기 NMOST의 스레시홀드 전압이 상기 PMOST의 스레시홀드 전압의 절대값보다 더 작도록 상기 트랜지스터들을 제조함으로써, 실시예 6의 레벨 시프터는 다음 단계에서 출력 신호의 입력을 위해 논리 회로의 PMOST를 "오프"하기 위한 적절한 마진을 가질 수 있다. 여기서, 주지해야 할 점은, 실시예 6의 레벨 시프터는 종래의 레벨 시프터와 동일한 개수의 트랜지스터로 구성된다는 점이다. 따라서, 거의 동일한 레벨의 동작 특성을 갖는 레벨 시프터가 사용되는 한, 회로가 차지하는 면적은 보다 작게 줄일 수 있다.
[실시예 7]
신호의 고전위측은 고정되고 저전위측은 시프트되는 구조를 갖는 도 14에 도시된 레벨 시프터가 실시예 7에서 설명될 것이다. 여기서, 주지해야 할 점은 실시예 7가 실시형태 4에 대해 상기 전압조정회로의 구체적인 실례들을 상술한 실시예라는 점이다. 또한, 실시예 7의 레벨 시프터는 도 9에 도시된 실시예 3의 개량형 레벨 시프터이고, 각각의 구성 요소에 대응하는 트랜지스터등에 대해 동일한 참조 부호가 사용된다.
실시예 7의 레벨 시프터 구조를 설명하면 다음과 같다. 상기 NMOST(117)의 소스 및 상기 NMOST(118)의 소스는 각각 상기 전원 VDD4에 접속되고, 상기 NMOST(117)의 게이트 및 드레인은 상기 NMOST(107)의 소스에 접속되고, 상기 NMOST(118)의 게이트 및 드레인은 상기 NMOST(108)의 소스에 각각 접속된다. 상기NMOST(107)의 드레인은 상기 NMOST(108)의 게이트 및 상기 상기 PMOST(111)의 드레인에 접속되고, 상기 NMOST(108)의 드레인은 상기 NMOST(107)의 게이트 및 상기 PMOST(112)의 드레인에 접속된다. 상기 PMOST(111)의 소스 및 상기 PMOST(112)의 소스는 접지 단자 GND(0 V)에 접속된다. 또한, VDD3 내지 0 전압 진폭을 갖는 입력 신호(IN)가 상기 PMOST(111)의 게이트에 인가되고, 상기 전압 진폭과 동일한 전압 진폭을 갖는, 상기 입력 신호(IN)의 반전 입력 신호(/IN)가 상기 PMOST(112)의 게이트에 각각 인가되어, 레벨 변환 과정을 거친 출력 신호(OUT)를 상기 PMOST(112)의 드레인으로 부터 추출할 수 있다. 여기서, 주지해야 할 점은, 상기한 출력 신호(OUT)의 반전 출력 신호(/OUT)가 상기 PMOST(111)의 드레인으로 부터 추출될 수 있다는 사실이다.
실시예 7의 레벨 시프터 구조는, 실시예 3에서 NMOST(109, 110)가 제거된 구조이고, 그 동작은 실시예 3의 동작과 기본적으로 동일하다. 상기 NMOST(109, 110)는 레벨 차가 큰 레벨 변환시 원래의 기능을 수행하지 않기 때문에, 상기 NMOST(109, 110)의 제거시 문제점이 발생하지 않는다. 실시예 7의 레벨 시프터는 VDD3 내지 0 전압 진폭을 갖는 신호를 (VDD4-Vth2) 내지 0 전압 진폭을 갖는 신호로 변환한다. 여기서, Vth2는 상기 NMOST(117 또는 118)의 스레시홀드 전압을 나타낸다.
따라서, 실시예 3과 유사하게, 실시예 7의 레벨 시프터는 종래의 레벨 시프터에 비해 레벨 차가 큰 레벨 변환을 용이하게 수행할 수 있고, 그 동작 속도가 향상된다. 또한, 투과 전류가 작아지고, 그에 따라, 소비 전력이 감소하는 효과가 있다. 또한, 실시예 7의 레벨 시프터는 상기 트랜지스터들의 특성 변화에 강한 면이 있다. 여기서, 주지해야 할 점은, 실시예 7의 레벨 시프터는 종래의 레벨 시프터와 동일한 개수의 트랜지스터로 구성된다는 점이다. 따라서, 거의 동일한 레벨의 동작 특성을 갖는 레벨 시프터가 사용되는 한, 회로가 차지하는 면적은 보다 작게 줄일 수 있다.
[실시예 8]
신호의 저전위측은 고정되고 고전위측은 시프트되는 구조를 갖는 상이한 레벨 시프터의 일례가 실시예 8에서 설명될 것이다. 도 15에 도시된 바와 같이, 실시예 8의 레벨 시프터는 도 14에 도시된 실시예 7의 레벨 시프터의 상기 NMOST(117, 118)가 NMOST(119, 120)로 각각 교체되고, 상기 NMOST(119, 120)의 게이트들이 상기 전원 VDD4에 접속되는 레벨 시프터이다. 여기서, 주지해야 할 점은 실시예 8이 실시형태 4에 대해 상기 전압조정회로의 구체적인 실례들을 상술한 실시예라는 점이다. 또한, 실시예 8의 레벨 시프터는 도 11에 도시된 실시예 4의 개량형 레벨 시프터이고, 각각의 구성 요소에 대응하는 트랜지스터 등에 대해 동일한 참조 부호가 사용된다.
실시예 8의 레벨 시프터 구조를 설명하면 다음과 같다. 상기 PMOST(119)의 드레인 및 게이트와, 상기 PMOST(120)의 드레인 및 게이트는 각각 상기 전원 VDD4에 접속되고, 상기 PMOST(119)의 소스는 상기 NMOST(107)의 소스에 접속되고, 상기 PMOST(120)의 소스는 상기 NMOST(108)의 소스에 각각 접속된다. 상기 NMOST(107)의 드레인은 상기 NMOST(108)의 게이트 및 상기 상기 PMOST(111)의 드레인에 접속되고, 상기 NMOST(108)의 드레인은 상기 NMOST(107)의 게이트 및 상기 상기 PMOST(112)의 드레인에 접속된다. 상기 PMOST(111)의 소스 및 상기 PMOST(112)의 소스는 접지 단자 GND(0 V)에 접속된다. 또한, VDD3 내지 0 전압 진폭을 갖는 입력 신호(IN)가 상기 PMOST(111)게이트에 인가되고, 상기 전압 진폭과 동일한 전압 진폭을 갖는, 상기 입력 신호(IN)의 반전 입력 신호(/IN)가 상기 PMOST(112)의 게이트에 각각 인가되어, 레벨 변환 과정을 거친 출력 신호(OUT)를 상기 PMOST(112)의 드레인으로 부터 추출할 수 있다. 여기서, 주지해야 할 점은, 상기한 출력 신호(OUT)의 반전 출력 신호(/OUT)가 상기 PMOST(111)의 드레인으로부터 추출될 수 있다는 사실이다. 실시예 8의 레벨 시프터와 도 11에 도시된 실시예 4의 레벨 시프터간의 차이는 상기 NMOST(109, 110)가 설치되었지는지의 여부에 달려있다.
실시예 8의 레벨 시프터 구조는, 실시예 4에서 상기 NMOST(109, 110)가 제거된 구조이고, 그 동작은 실시예 4의 동작과 기본적으로 동일하다. 상기 NMOST(109, 110)는 레벨 차가 큰 레벨 변환시 원래의 기능을 수행하지 않기 때문에, 상기 NMOST(109, 110)의 제거시 문제점이 발생하지 않는다. 실시예 8의 레벨 시프터는 VDD3 내지 0 전압 진폭을 갖는 신호를 (VDD4-Vth2) 내지 0 전압 진폭을 갖는 신호로 변환한다. 여기서, Vth2는 상기 PMOST(119 또는 120)의 스레시홀드 전압을 나타낸다.
따라서, 실시예 4과 유사하게, 실시예 8의 레벨 시프터는 종래의 레벨 시프터에 비해 레벨 차가 큰 레벨 변환을 용이하게 수행할 수 있고, 그 동작 속도가 향상된다. 또한, 투과 전류가 작아지고, 그에 따라, 소비 전력이 감소하는 효과가 있다. 또한, 실시예 8의 레벨 시프터는 상기 트랜지스터들의 특성 변화에 강한 면이 있다. 실시예 8에서, 상기 PMOST의 스레시홀드 전압의 절대값이 상기 NMOST의 스레시홀드 전압보다 더 작도록 상기 트랜지스터들을 제조함으로써, 실시예 8의 레벨 시프터는 다음 단계에서 출력 신호의 입력을 위해 논리 회로의 NMOST를 "오프"하기 위한 적절한 마진을 가질 수 있다. 여기서, 주지해야 할 점은, 실시예 8의 레벨 시프터는 종래의 레벨 시프터와 동일한 개수의 트랜지스터로 구성된다는 점이다. 따라서, 거의 동일한 레벨의 동작 특성을 갖는 레벨 시프터가 사용되는 한, 회로가 차지하는 면적은 보다 작게 줄일 수 있다.
[실시예 9]
실시예 9에서는, 실시형태 1 내지 4의 전압조정회로로서 저항을 이용한 레벨 시프터에 대해 설명할 것이다. 저항으로서, 트랜지스터가 "온" 상태에서 일정하게 있도록 그 게이트 전압을 그 스레시홀드 전압 이상으로 바아어스시켜 트랜지스터의 소스와 드레인 사이의 전압을 이용하는 방법, 트랜지스터의 소스 영역과 드레인 영역을 이용하는 방법, 및 LDD 영역을 이용하는 방법과 같은 방법들이 있다. 이들 저항을 이용하여 레벨 변환 동작을 용이하게 수행하는 효과가 있다. 주지해야 할 점은, 이 경우, 실시예 1∼9에서 스레시홀드 전압이 변동할 뿐만 아니라, 레벨 시프터의 출력 진폭이 최대값이 된다는 점이다.
[실시예 10]
실시예 10에서는, 실시예 1∼9의 레벨 시프터가 액티브 매트릭스형 액정표시장치의 구동회로에 적용되는 경우의 제작방법의 일례를 설명한다. 주지해야 할 점은, 여기서는, 동일 기판상에서 화소부의 스위칭 소자인 화소 TFT 및 상기 화소부의 주변부에 형성되는 레벨 시프터를 구비하는 구동회로(신호선 구동회로, 주사선 구동회로 등)용 TFT를 제작하는 공정에 관해 설명한다. 간결한 설명을 위해, 구동회로부의 기본 구조 회로인 CMOS 회로, 및 상기 화소부의 화소 TFT의 n채널형 TFT가 경로를 따라 절취한 단면으로 도시된다.
우선, 도 16(A)에 도시된 바와 같이, 붕규산 바륨 유리 또는 붕규산 알루미늄 유리와 같은 유리, 전형적으로는, 코닝사의 #7059 유리 또는 #1737 유리로 된 기판(400)상에, 산화규소막, 질화규소막, 또는 질화산화규소막과 같은 절연막으로 구성되는 하지막(401)이 형성된다. 예를 들어, 플라즈마 CVD법에 의해 SiH4, NH3또는 N2O로 제조되고 10∼200 ㎚(바람직하게는. 50∼100 ㎚)의 두께로 형성되는 질화산화규소막(401a)과, SiH4, 및 N2O로 유사하게 제조되고 50∼200 ㎚(바람직하게는, 100∼150 ㎚)의 두께로 형성되는 수소화된 산화질화규소막(401b)의 적층막이 형성된다. 실시예 10에서는 상기 하지막(401)에 대해 2 층 구조가 도시되지만, 절연막의 단일층, 및 두개 이상의 층이 적층된 구조가 형성될 수도 있다.
레이저 결정화 방법 또는 공지된 열 결정화 방법을 사용하여, 비결정성 구조를 갖는 반도체막으로 제조된 결정성 반도체막에 의해 섬모양의 반도체층(402∼406)이 형성된다. 상기 섬모양의 반도체층(402∼406)의 두께는 25∼80 ㎚(바람직하게는, 30∼60 ㎚)로 형성될 수도 있다. 결정성 반도체막을 형성하기 위한 재료에 제한은 없지만, 규소 또는 규소 게르마늄(SiGe) 합금에 의해 상기 결정성 반도체막을 형성하는 것이 바람직하다.
펄스 발진형 또는 연속 방출형의 엑시머 레이저, YAG 레이저, 또는 YVO4레이저와 같은 레이저가 상기 레이저 결정화 방법에 의해 상기 결정성 반도체막 제조시 사용될 수 있다. 이들 타입의 레이저가 사용될 때에는, 레이저 발진기로부터 방사되는 레이저광을 광학계에 의해 선형으로 집속시킨 다음, 그 레이저광을 반도체막에 조사(照射)하는 방법이 사용될 수 있다. 결정화 조건은 오퍼레이터에 의해 적절히 선택될 수 있지만, 상기 엑시머 레이저 사용시에는, 펄스 발진 주파수가 30 Hz로 설정되고, 레이저 에너지 밀도는 100∼400 mJ/㎠(전형적으로는, 200∼300 mJ/㎠)으로 설정된다. 또한, YAG 레이저를 사용하는 경우, 제 2 고조파가 사용되고, 펄스 발진 주파수는 1∼10 KHz로 설정되고, 레이저 에너지 밀도는 300∼600 mJ/㎠(전형적으로는, 350∼500 mJ/㎠)으로 설정될 수도 있다. 이때, 100∼1000 ㎛, 예를 들어, 400 ㎛의 폭을 가지는 선형으로 집속된 상기 레이저광이 상기 기판의 전체 표면에 조사된다. 이것은 선형 레이저광에 대해 80∼98%의 중복 비율(overlap ratio)로 수행된다.
그 다음, 상기 섬모양의 반도체 층(402∼406)을 덮도록 게이트 절연막(407)이 형성된다. 상기 게이트 절연막(407)은 플라즈마 CVD법 또는 스퍼터링법에 의해 40∼150 ㎚의 두께를 갖는 규소 함유 절연막으로 형성된다. 실시예 10에서는, 두께 120 ㎚의 질화산화규소막이 형성된다. 물론, 상기 게이트 절연막은 이러한 타입의 질화산화규소막에 한정되지 않고, 규소을 함유한 다른 절연막들이 단층 또는 적층 구조로 사용될 수도 있다. 예를 들어, 산화규소막을 사용할 경우, 상기 게이트 절연막은, 기판 온도가 300∼400℃로 설정되고 40 Pa의 반응 압력에서 TEOS(tetraethyl orthosilicate)와 O2의 혼합물로 플라즈마 CVD법을 사용하고, 고주파수(13.56 MHz)에서 0.5∼0.8 W/㎠의 전력 밀도를 방출함으로써 형성될 수 있다. 이어서, 형성된 산화규소막에 대해 400∼500℃에서 열 어닐을 행함으로써, 게이트 절연막의 우수한 특성을 얻을 수 있다.
그 다음, 제 1 도전막(408) 및 제 2 도전막(409)이 상기 게이트 절연막(407) 위에 형성되어 게이트 전극(TFT의 게이트에 대응하는 부분)을 형성한다. 실시예 10에서, 상기 제 1 도전막(408)은 50∼100 ㎚의 두께를 갖는 Ta막으로 형성되고, 상기 제 2 도전막(409)은 100∼300 ㎚의 두께를 갖는 W막으로 형성된다.
상기 Ta막은 스퍼터링 기술에 의해 형성되고, Ta 타깃에 대한 스퍼터링 공정은 Ar에 의해 수행된다. 만약, 적절한 양의 Xe와 Kr이 스퍼터링 공정시 Ar에 첨가되면, 상기 형성된 Ta막의 내부 변형력이 완화되고, 상기 Ta막의 벗겨짐 현상을 방지할 수 있다. α상태 Ta막의 저항률은 약 20 μΩ㎝이고, 상기 게이트 전극에서 사용될 수 있지만, β상태 Ta막의 저항률은 약 180 μΩ㎝이고, 상기 게이트 전극에는 적합하지 않다. 만약, 상기 α상태 Ta막과 유사한 결정 구조를 갖는 질화탄탈막이 Ta막을 위한 하지막으로서 약 10∼50㎚의 두께로 형성되어 상기 α상태 Ta막을 형성하는 경우, 상기 α상태 Ta막은 용이하게 얻어질 수 있다.
상기 W막은 W 타깃으로 스퍼터링 공정을 수행함으로써 형성되고, 이것은 또한, 헥사 플루오르화 텅스텐(WF6)을 사용하여 열 CVD법에 의해 형성될 수 있다. 이중 어느 방법이 사용되든지 간에, 상기 W막을 상기 게이트 전극으로 사용하기 위해서는 상기 W막을 낮은 저항을 갖도록 하는 것이 필요하고, 상기 W막의 저항률은 20 μΩ㎝와 같거나 이보다 작은 것이 바람직하다. 상기 저항률은 상기 W막의 결정을 확대함으로써 감소될 수 있지만, 상기 W막의 내부에 산소와 같은 많은 불순물 원소가 존재하는 경우에는, 결정화 과정이 억제되고, 상기 W막은 높은 저항을 갖게 된다. 따라서, 99.9999%의 순도를 갖는 W 타깃이 스퍼터링 공정시 사용된다. 또한, 상기 W막 형성시, 기체 상태에서 불순물이 유입되지 않도록 충분한 주의를 기울이면서 상기 W막을 형성함으로써, 9∼20 μΩ㎝ 의 저항률이 달성될 수 있다.
여기서 주지해야 할 점은, 비록, 실시예 10에서, 상기 제 1 도전막(408)은 Ta막이고, 상기 제 2 도전막(409)은 W막이지만, 이들 도전막들은 상기 Ta막과 \막에 한정되지 않고, Ta, W, Ti, Mo, Al 및 Cu로 구성되는 원소족, 이들 원소중 한 원소를 그 주성분으로 갖는 합금 물질, 및 이들 원소의 화학적 화합물로 부터 선택된 원소로 형성될 수도 있다. 또한, 반도체막, 전형적으로는, 인(P)과 같은 불순물 원소가 도핑되는 다결정성 규소막이 사용될 수도 있다. 실시예 10에서 사용된 화합물이외의 바람직한 화합물의 실례로서, 다음과 같은 공정들이 포함된다: 상기 제 1 도전막을 질화탄탈(TaN)에 의해 형성하고, 이 제 1 도전막을 W막으로 형성된상기 제 2 도전막과 결합하는 공정; 상기 제 1 도전막을 질화탄탈(TaN)에 의해 형성하고, 이 제 1 도전막을 Al막으로 형성된 상기 제 2 도전막과 결합하는 공정; 및 상기 제 1 도전막을 질화탄탈(TaN)에 의해 형성하고, 이 제 1 도전막을 Cu막으로 형성된 상기 제 2 도전막과 결합하는 공정.
그 다음, 레지스트로 마스크(410∼417)가 형성되고, 제 1 에칭 공정이 수행되어 전극 및 배선을 형성한다. 실시예 10에서는, ICP(inductively coupled plasma:유도 결합 플라즈마) 에칭 방법이 사용된다. 에칭 가스로서 CF4와 Cl2의 가스 혼합물이 사용되고, 1 ㎩에서, 코일 형태의 전극에 500 W RF 전력(13.56 MHz)을 인가함으로써 플라즈마가 발생된다. 또한, 100 W RF 전력(13.56 MHz)이 상기 기판측에 인가됨으로써, 부(-)의 자기 바이어스 전압이 효과적으로 인가된다. CF4와 Cl2를 혼합하는 경우, 상기 W막과 상기 Ta막은 거의 동일한 레벨로 에칭 처리된다.
상기 제 1 및 제 2 도전층의 가장자리부는 적절한 레지스트 마스크 형태를 사용하여 상기 에칭 조건하에서 상기 기판측에 인가된 바이어스 전압의 효과에 따라 끝이 가늘어지는 테이퍼진 형태로 형성된다. 상기 테이퍼진 가장자리부의 각도는 15∼45°이다. 상기 게이트 절연막 위에 잔류물을 남기지 않고 상기 에칭 공정을 수행하기 위해 상기 에칭 시간을 약 10∼20%로 증가시킬 수도 있다. W막에 대한 질화산화규소막의 선택도는 2∼4(전형적으로는, 3)이고, 따라서, 상기 질화산화규소막의 노출 표면의 약 20∼50 ㎚ 두께가 상기 오버에칭 공정에 의해 에칭 처리된다. 따라서, 제 1 형태 도전층(419∼426)(제 1 도전층(419a-426a) 및 제 2 도전층(419b∼426b))은 제 1 에칭 공정에 따라 상기 제1 도전층 및 제 2 도전층으로 형성된다. 부호 418은 게이트 절연막을 나타내고, 상기 제 1 형태 도전층(419∼426)에 의해 덮여지지 않은 영역들은 약 20∼50 ㎚ 두께가 에칭되어 그 두께가 얇아진다.
그 다음, 제 1 도핑 공정이 수행되고, n형 도전형을 부여하는 불순물 원소가 첨가된다(도 16(B) 참조). 도핑 방법으로서는, 이온 도핑법 또는 이온 주입법이 수행될 수 있다. 상기 이온 도핑 공정은 1×1013∼5×1014원자/cm2의 도스량과 60∼100 keV의 가속 전압하에서 수행된다. 주기율표의 15족 원소, 전형적으로는, 인(P) 또는 비소(As)가 n형 도전형을 부여하는 불순물 원소로서 사용되고, 여기서는 인(P)이 사용된다. 상기 도전층(419∼423)은 이 경우, n형 도전형 부여 불순물 원소에 대해 마스크가 되고, 상기 제 1 불순물 영역(427∼431)은 자기정합적으로 형성된다. 상기 n형 드전형을 부여하는 불순물 원소는 1×1020∼1×1021원자/cm3의 농도로 상기 제 1 불순물 영역(427∼431)에 첨가된다.
그 다음, 도 16(C)에 도시된 바와 같이, 제 2 에칭 공정이 수행된다. ICP 에칭 방법이 위와 유사하게 사용되고, CF4, Cl2, 및 O2의 혼합물이 상기 에칭 가스로 사용되고, 1 ㎩의 압력에서 코일 형태의 전극에 500 W RF 전력(13.56 MHz)을 인가함으로써 플라즈마가 발생된다. 50 W RF 전력(13.56 MHz)이 상기 기판측(시료편 스테이지)에 인가되고, 상기 제 1 에칭 공정에 비해 낮은 자기 바이어스 전압이 인가된다. 상기 W막은 이들 에칭 조건하에서, 이방성으로 에칭 처리되고, Ta막(상기제 1 도전층)은 보다 느린 에칭 속도로 이방성으로 에칭 처리됨으로써, 제 3 형태 도전층(433∼440)(제 1 도전층(433a∼440a) 및 제 2 도전층(433b∼440b))이 형성된다. 부호 432는 게이트 절연막을 나타내고, 상기 제 2 형태 도전층(433∼437)에 의해 덮여지지 않은 영역은 약 20∼50 ㎚ 두께로 추가로 에칭 처리되어 보다 얇은 영역이 형성된다.
ClF4와 Cl2의 혼합 가스에 따른 W막 또는 Ta막의 에칭 반응은 발생된 라디칼 및 반응 생성물의 이온 형태 및 증기압으로부터 평가될 수 있다. W와 Ta의 플루오르화물과 염화물의 증기압을 비교해보면, W 플루오르화물 화합물 WF6은 매우 높고, WCl5, TaF5, TaCl5의 증기압은 비슷하다. 따라서, 상기 W막 과 Ta막은 ClF4와 Cl2가스 혼합물에 의해 에칭된다. 그러나, 적절한 양의 O2가 상기 가스 혼합물에 참가되면, ClF4와 O2가 반응하여 CO 및 F이 형성되고, 많은 양의 F 라디칼 또는 F 이온이 발생한다. 그 결과, 높은 플루오르화물 증기압을 갖는 상기 W막의 에칭 속도가 증가한다. 반면에, F가 증가하더라도, Ta의 에칭 속도는 비교적 증가하지 않는다. 더욱이, Ta는 W에 비해 용이하게 산화되고, 그에 따라, Ta의 표면은 O2가의 첨가로 인해 산화된다. Ta막의 에칭 속도는, Ta 산화물이 불소 및 염소와 반응하지 않기 때문에 감소한다. 따라서, 상기 W막과 Ta막 사이에 에칭 속도 차이를 두는 것이 가능하고, 상기 W막의 에칭 속도를 상기 Ta막의 에칭 속도보다 빠르게 하는 것이 가능해진다.
그 다음, 도 17(A)에 도시된 바와 같이, 제 2 도핑 공정이 수행된다. 이 경우, 도스량은 상기 제 1 도핑 공정때 보다 작아지고, n형 도전형을 부여하는 불순물 원소가 높은 가속 전압 조건하에서 도핑된다. 예를 들어, 도핑 공정은 70∼120 keV로 설정된 가속 전압 및 1×1013원자/cm3의 도스량으로 수행되고, 도 16(B)의 섬모양 반도체층에 형성된 상기 제 1 불순물 영역 내부에 새로운 불순물 영역이 형성된다. 상기 제 2 도전층(433∼437)은 상기 불순물 원소에 대해 마스크로서 사용되고, 상기 제 1 도전층(433a∼437a) 아래 영역속에 불순물 원소를 첨가하기 위해 도핑 공정이 수행된다. 이렇게 하여, 상기 제 1 도전층(433a∼437a)와 중첩되는 제 3 불순물 영역(441∼445) 및, 상기 제 1 불순물 영역과 상기 제 3 불순물 영역 사이의 제 2 불순물 영역(446∼450)이 형성된다. n형 도전형을 부여하는 불순물 원소는, 상기 제 2 불순물 영역에서의 농도가 1×1017∼1×1019원자/cm3가 되고, 상기 제 3 불순물 영역에서의 농도가 1×1016∼1×1018원자/cm3가 되도록 첨가된다.
상기한 도전형의 불순물 원소와 반대의 도전형을 갖는 불순물 원소가 첨가된 제 4 불순물 영역(454∼456)이 도 17(B)에 도시된 바와 같이, p채널형 TFT를 형성하는 상기 섬모양 반도체층(403)내에 형성된다. 상기 제 2 도전층(434)이 불순물 원소에 대해 마스크로서 사용되어 불순물 영역이 자기정합적으로 형성된다. n채널형 TFT를 형성하는 상기 섬모양 반도체층(402, 404, 405, 406)은 레지스트 마스크(451∼453)에 의해 그 전체 면적위에 덮여진다. 상기 불순물 영역(454∼456)에 대해 농도를 차등화하기 위해 인이 첨가되고, 여기서는,디보란(B2H6)을 사용하여 이온 도핑 공정이 수행됨으로써, 상기 불순물 영역에서의 불순물 농도는 2×1020∼2×1021원자/cm3가 된다.
상기한 공정에 의해 상기 각각의 섬모양 반도체층에 불순물 영역이 형성된다. 상기 섬모양 반도체층과 중첩되는 상기 도전층(433∼436)은 TFT의 게이트 전극 역할을 수행한다. 또한, 부호 439는 신호선을, 부호 440은 주사선을, 부호 437은 용량 배선을 나타내고, 부호 438은 구동회로를 나타낸다.
도전형을 조절하기 위한 목적으로, 상기 섬모양 반도체층에 첨가된 불순물 원소를 활성화하는 공정이 도 17(C)에 도시된 바와 같이 수행된다. 이러한 활성화 공정을 위해, 어닐 노(annealing furnace)를 사용한 열 어닐 공정이 수행된다. 또한, 레이저 어닐 공정 및 급속 열 어닐 공정(RTA)이 적용될 수도 있다. 상기 열 어닐 공정은 400∼700℃, 전형적으로는, 500∼600℃의 질소 분위기에서 1 ppm, 바람직하게는, 0.1 ppm이거나 이보다 작은 산소 농도로 수행된다. 실시예 10에서는, 500℃에서 4시간 가열처리가 수행된다. 그러나, 상기 배선(433∼440)에 사용된 배선 물질이 열에 약한 경우, 상기 배선 등을 보호하기 위해, (규소을 주성분으로 하는) 층간절연막을 형성한 후, 활성화 공정을 수행하는 것이 바람직하다.
또한, 3∼100% 수소를 함유한 분위기에서 300∼450℃로 1∼12시간 가열 처리 공정이 수행되어 상기 섬모양의 반도체층의 수소화가 수행된다. 이러한 공정은 열적으로 활성화된 수소에 의해 섬모양 반도체막의 댕글링 결합(dangling bonds)을 수소로 종단사키는 것이다. (플라즈마에 의해 활성화되는 수소를 사용하는) 플라즈마 수소화가 또 다른 수소화 수단으로서 수행될 수도 있다.
그 다음, 제 1 층간절연막(457)이 100∼200 ㎚의 두께를 갖는 질화산화규소막으로 형성된다. 유기 절연 물질로 이루어진 제 2 층간절연막(458)이 상기 제 1 층간절연막(457) 위에 형성된다. 그 다음, 에칭 공정이 수행되어 콘택트 홀을 형성하게 된다.
그 다음, 구동회로부의 상기 섬모양 반도체층중, 소스 영역과 콘택트를 형성하기 위한 소스 배선(459∼461), 및 드레인 영역과 콘택트를 형성하기 위한 드레인 배선(462∼464)이 형성된다. 또한, 화소부에서는, 화소 전극(466, 467)과 접속 전극(465)가 형성된다(도 18 참조). 상기 신호선(439)과 화소 TFT(504) 사이에는 상기 접속 전극(465)에 따라 전기 접속부가 형성된다. 상기 화소 전극(466)은 상기 화소 TFT의 활성층에 대응하는 섬모양 반도체층(405) 및 보유 용량(도시 생략)을 형성하는 섬모양 반도체층과의 전기 접속부를 형성한다. 여기서, 주지해야 할 점은, 인접 화소 사이에는 화소 전극(467)과 보유 용량(505)이 공유된다는 사실이다.
따라서, n채널형 TFT(501), p채널형 TFT(502), 및 n채널형 TFT(503)를 구비한 구동회로부와, 화소 TFT(504) 및 보유 용량(505)을 구비한 화소부가 동일 기판상에 형성될 수 있다. 편의상, 이러한 타입의 기판은 본 명세서를 통해 액티브 매트릭스 기판이라 지칭한다.
상기 구동회로부의 n채널형 TFT(501)는, 채널 형성 영역(468); 게이트 전극을 형성하는, 도전층(433)과 중첩되는 제 3 불순물 영역(441)(GOLD 영역); 상기 게이트 전극외부에 형성되는 제 2 불순물 영역(446)(LDD 영역); 및 소스 영역 또는드레인 영역 역할을 수행하는 제 1 불순물 영역(427)을 구비한다. 상기 p채널형 TFT(502)는, 채널 형성 영역(469); 게이트 전극을 형성하는, 도전층(434)과 중첩되는 제 4 불순물 영역(456); 상기 게이트 전극외부에 형성되는 제 4 불순물 영역(455); 및 소스 영역 또는 드레인 영역 역할을 수행하는 제 4 불순물 영역(454)를 구비한다. 상기 n채널형 TFT(503)는, 채널 형성 영역(470); 게이트 전극을 형성하는, 도전층(435)와 중첩되는 제 3불순물 영역(443)(GOLD 영역); 상기 게이트 전극외부에 형성되는 제 2 불순물 영역(448)(LDD 영역); 및 소스 영역 또는 드레인 영역 역할을 수행하는 제 1 불순물 영역(429)를 구비한다.
상기 화소부의 화소 TFT(504)는, 채널 형성 영역(471); 게이트 전극을 형성하는, 도전층(436)중첩되는 제 3 불순물 영역(444)(GOLD 영역); 상기 게이트 전극외부에 형성되는 제 2 불순물 영역(449)(LDD 영역); 및 소스 영역 또는 드레인 영역 역할을 수행하는 제 1 불순물 영역(430)을 구비한다. 또한, 상기 보유 용량(505)의 한 전극의 역할을 수행하는 반도체층(431)에 상기 제 1 불순물 영역과 동일한 농도로, 상기 반도체층(445)에 상기 제 3 불순물 영역과 동일한 농도로, 그리고, 상기 반도체층(450)에 상기 제 2 불순물 영역과 동일한 농도로, n형 도전형을 부여하는 불순물 원소가 첨가된다. 상기 보유 용량은 상기 용량 배선(437)과 절연층(상기 게이트 절연막과 동일한 층)에 의해 형성된다.
또한, 본 실시예에서는, 상기 화소 전극의 가장자리부는 상기 신호선과 상기 주사선을 중첩하여 상기 화소 전극 사이의 간극이 블랙 매트릭스를 사용하지 않고 차광할 수 있도록 배열된다.
더욱이, 실시예 10에 도시된 공정들에 따르면, 상기 액티브 매트릭스 기판은 5개의 포토마스크(섬모양 반도체층 패턴), 제 1 배선 패턴(주사선, 신호선, 용량 배선), n채널 영역 마스크 패턴, 콘택트 홀 패턴, 및 제 2 배선 패턴(화소 전극 및 접속 전극을 구비함)을 사용하여 제조될 수 있다. 그 결과, 상기 공정들의 수가 줄어들고, 결국, 제조 비용의 감소 및 스루풋(throughput)의 증가를 가져온다.
[실시예 11]
실시예 10에서 제작된 액티브 매트릭스 기판으로 액티브 매트릭스형 액정표시장치를 제작하는 공정이 실시예 11에서 설명된다. 도 19는 액티브 매트릭스형 액정표시장치의 구조를 나타내는 것으로서 상기 제작공정을 설명하기 위해 사용된다.
우선, 실시예 10에 따라 도 18의 액티브 매트릭스 기판을 얻은 후, 도 18의 액티브 매트릭스 기판 위에 배향막(506)이 형성되고, 러빙 처리 공정이 수행된다.
대향 기판(507)이 준비된다. 상기 대향 기판(507)상에는 컬러 필터층(508, 509)과, 오버코트(overcoat)층(510)이 형성된다. 상기 컬러 필터층(508, 509)은 적색을 갖는 상기 컬러 필터층(508)과 청색을 갖는 상기 컬러 필터층(509)이 서로 중첩되도록 형성되고, 차광막의 역할을 수행한다. 실시예 10의 기판을 사용할 때, 적어도 상기 TFT 사이의 공간, 및 상기 접속 전극과 화소 전극 사이의 공간을 차단하는 것이 필요하고, 따라서, 상기 적색 필터 및 청색 필터는 필요한 위치를 중첩하여 차단하도록 배열되는 것이 바람직하다.
또한, 상기 접속 전극(465)과 결합시, 상기 적색 필터층(508) 및 청색 필터층(509), 및 녹색 필터층(511)이 중첩 배치되어 스페이서를 형성하게 된다. 상기 각각의 컬러 필터는 염료를 아크릴 수지속에 혼합하여 1∼3 ㎛의 두께로 형성된다. 감광 물질을 사용하는 마스크를 이용하여 소정의 패턴이 형성될 수 있다. 1∼4 ㎛인 상기 오버코트 층(510)의 두께를 고려해 볼 때, 상기 스페이서의 높이는 2∼7 ㎛, 바람직하게는, 4∼6 ㎛로 형성될 수 있다. 상기 액티브 매트릭스 기판과 그 대향 기판이 함께 결합될 때 상기 높이에 의해 간극이 형성된다. 상기 오버코트 층(510)은, 예를 들어, 유기 수지물질과, 폴리이미드 및 아크릴 수지와 같은 물질을 광학 경화 또는 열 경화 처리하여 형성된다.
상기 스페이서의 배열은 임의로 결정될 수도 있고, 상기 스페이서들은, 예를 들어, 도 19에 도시된 바와 같이, 상기 접속 전극 위에서 위치 정렬되도록 상기 대향 기판위에 배열될 수도 있다. 또한, 상기 스페이서는 상기 구동회로의 TFT위에서 위치 정렬되도록 상기 대향 기판위에 배열될 수도 있다. 상기 스페이서는 상기 구동회로부의 전체 표면위에 배열될 수도 있고, 상기 소스 배선과 드레인 배선을 덮도록 배열될 수도 있다.
상기 오버코트층(510)을 형성한 후, 패터닝 공정을 거쳐 대향 전극(512)이 형성되고, 배향막(513)을 형성한 후, 러빙 공정이 수행된다.
상기 화소부와 상기 구동회로부가 형성되는 액티브 매트릭스 기판이 형성된 다음, 상기 대향 기판이 밀봉재(514)에 의해 함께 결합된다. 충전재가 상기 밀봉재(514)속에서 혼합되고, 상기 두개의 기판은 상기 충전재와 스페이서에 의해 유지되는 균일한 간극으로 함께 결합된다. 그런 다음, 상기 두개의 기판 사이에 액정물질(515)이 주입되고, 이것은 밀봉재(도시 생략)를 사용하여 완전히 밀폐된다. 상기 액정 물질로서 공지의 액정 물질(515)이 사용될 수도 있다. 따라서, 도 19에 도시된 액티브 매트릭스형 액정표시장치가 완성된다.
상기한 공정에 따라 형성된 TFT는 탑(top) 게이트 구조를 가지지만, 본 발명은 보텀(bottom) 게이트 구조 또는 다른 구조를 갖는 TFT에도 적용될 수 있다.
또한, 본 발명은 자기 발광형 화상표시장치, 즉, 액정 물질 대신, 발광 소자를 사용한 발광 장치에도 적용될 수 있다. 본 명세서에서 언급된 발광 장치로는, 3중계 발광 장치(triplet-based light emission devices) 및/또는 단일계 발광 장치(singlet-based light emission device)를 예로 들수 있다.
[실시예 12]
본 실시예에서는, 발광 장치 및 본 발명의 레벨 시프터를 사용한 액티브 매트릭스형 액정표시장치를 구체화한 전자장치에 대해 실시예 12를 통해 설명하기로 한다. 상기 전자장치로는 (전자책, 이동형 컴퓨터, 및 휴대형 전화기와 같은) 휴대형 정보 단말기; 비디오 카메라; 스틸 카메라; 개인용 컴퓨터; 및 텔레비전 등을 예로 들수 있다. 상기한 전자장치의 실례들은 도 20∼도 22에 도시된다. 도 20, 도 21 및 도 22는 액티브 매트릭스형 액정표시장치를 나타내는 것이고, 도 20 및 도 21은 발광 장치를 나타내는 것이다.
도 20(A)는 주 본체(9001), 음성 출력부(9002), 음성 입력부(9003), 표시부(9004), 조작 스위치(9005), 및 안테나(9006)로 구성되는 휴대형 전화기를 나타내는 도면이다. 본 발명은 상기 표시부(2003)에 적용될 수 있다.
도 20(B)는 주 본체(9101), 표시부(9102), 음성 입력부(9103), 조작 스위치(9104), 배터리(9105), 및 수상부(受像部)(9106)로 구성되는 비디오 카메라를 나타내는 도면이다. 본 발명은 상기 표시부(9102)에 적용될 수 있다.
도 20(C)는 주 본체(9201), 카메라부(9202), 수상부(9203), 조작 스위치(9204), 및 표시부(9205)로 구성되는 개인용 컴퓨터 또는 휴대형 정보 단말기의 일종인 이동형 컴퓨터를 나타내는 도면이다. 본 발명은 상기 표시부(9205)에 적용될 수 있다.
도 20(D)는 주 본체(9301), 표시부(9302), 및 아암(arm)부(9303)로 구성되는 헤드 장착 표시장치(고글형 표시장치)를 나타내는 도면이다. 본 발명은 상기 표시부(9302)에 적용될 수 있다.
도 20(E)는 주 본체(9401), 스피커 부(9402), 표시부(9403), 수신부(9404), 및 증폭기(9405)로 구성되는 텔레비전을 나타내는 도면이다. 본 발명은 상기 표시부(9403)에 적용될 수 있다.
도 20(F)는 주 본체(9501), 표시부(9502), 기록 매체(9504), 조작 스위치(9505) 및 안테나(9506)로 구성되는 휴대형 전자책을 나타내는 도면이다. 상기 전자책은 미니 디스크(MD) 또는 DVD(디지털 비디오 디스크)에 저장된 데이터, 또는 상기 안테나로 수신되는 데이터를 표시하는데 사용된다. 본 발명은 상기 표시부(9502)에 적용될 수 있다.
도 21(A)는 주 본체(9061), 수상부(9602), 표시부(9603), 및 키보드(9604)로 구성되는 개인용 노트북 컴퓨터를 나타내는 사시도이다. 본 발명은 상기표시부(9603)에 적용될 수 있다.
도 21(B)는 프로그램이 저장되는 기록 매체를 사용하고, 주 본체(9701), 표시부(9702), 스피커부(9703), 기록 매체(9704), 및 조작 스위치(9705)로 구성되는 플레이어를 나타내는 도면이다. 상기 플레이어에는 상기 기록 매체로서 DVD, CD등이 사용되어 상기 플레이어를 통해 음악 및 영화를 감상할 수 있고, 비디오 게임 또는 인터넷을 즐길 수 있다. 본 발명은 상기 표시부(9702)에 적용될 수 있다.
도 21(C)는 주 본체(9801), 표시부(9802), 뷰 파인더(view finder)(9803), 조작 스위치(9804), 및 수상부(도시생략)로 구성되는 디지털 카메라를 나타내는 도면이다. 본 발명은 상기 표시부(9802)에 적용될 수 있다.
도 21(D)는 표시부(9901), 및 헤드 장착부(9902)로 구성되는 단안(單眼) 헤드 장착 표시장치를 나타내는 도면이다. 본 발명은 상기 표시부(9901)에 적용될 수 있다.
도 22(A)는 프로젝션 장치(projection device)(3601), 및 스크린(3602)으로 구성되는 전방형의 프로젝터를 나타내는 도면이다.
도 22(B)는 주 본체(3701), 프로젝션 장치(3702), 미러(3703), 스크린(304) 등으로 구성되는 후방형의 프로젝터를 나타내는 도면이다.
도 22(C)는 도 22(A) 및 도 22(B)에 나타낸 프로젝션 장치(3601, 3702)의 구조예를 나타내는 도면이다. 상기 프로젝션 장치(3601, 3702)는 광원 광학계(3801), 미러(3802, 3804∼3806), 2색 미러(3803), 프리즘(3807), 액정 표시부(3808), 위상차 판(3809), 및 프로젝션 광학계(3810) 등으로 구성된다. 상기 프로젝션 광학계(3810)는 프로젝션 렌즈를 포함하는 광학계로 구성된다. 본 실시예는 3판형 프로젝션 시스템의 한 예를 나타내고 있지만, 단일 판형 프로젝션 시스템이 사용될 수도 있다. 또한, 조작자는 광학 렌즈와 같은 광학계, 편광막(필름), 위상차를 조절하기 위한 막, 및 IR막을 도 22(C)에서 화살로 표시된 광학 경로내에 적절히 배치할 수도 있다.
또한, 도 22(D)는 도 22(C)의 광원 광학계의 구조의 한 예를 나타내는 도면이다. 본 실시예에서, 상기 광원 광학계(3801)는 반사기(3811), 광원(3812), 렌즈 어레이(3813, 3814), 편광 변환 소자(3815), 및 집광 렌즈(3816)로 구성된다. 여기서, 주지해야 할 점은, 도 22(D)에 도시된 광원 광학계는 일례에 불과한 것이고, 특별히 상기 예시된 구조에 제한되는 것이 아니라는 점이다. 예를 들어, 조작자는 광학 렌즈, 편광막, 위상차를 조절하기 위한 막, 및 IR막과 같은 광학계를 상기 광원 광학계에 적절히 설정할 수도 있다.
상기한 바와 같이, 본 발명의 적용 범위는 매우 넓고, 본 발명은 모든 분야에 걸친 화상표시장치를 사용하는 전자장치에 적용될 수 있다.
본 발명에 따른 레벨 시프터에 따르면, 일시적인 레벨 변환 동작 기간중에 발생하는 투과 전류의 양이 줄어들어, 레벨 차가 큰 전압 진폭의 레벨 변환를 용이하게 수행할 수 있다. 또한, 회로가 차지하는 면적이 증가하는 것을 억제함은 물론, 그 동작 속도를 향상시킬 수 있다. 따라서, 소비 전력이 작으면서 동작 마진이 큰 본 발명의 레벨 시프터는 수율을 향상시키고 제조 비용을 줄이는데 효과적이다.

Claims (28)

  1. 제 1 전원에 접속되는 소스와, 제 1 입력 신호가 입력되는 게이트를 구비한 제 1 도전형의 제 1 MOS 트랜지스터;
    상기 제 1 전원에 접속되는 소스와, 상기 제 1 입력 신호의 반전 신호인 제 2 입력 신호가 입력되는 게이트를 구비한, 상기 제 1 도전형과 동일한 도전형의 제 2 MOS 트랜지스터;
    상기 제 1 MOS 트랜지스터의 드레인에 접속되는 드레인과, 상기 제 1 입력 신호가 입력되는 게이트를 구비한, 상기 제 1 도전형과 상이한 제 2 도전형의 제 3 MOS 트랜지스터;
    상기 제 2 MOS 트랜지스터의 드레인에 접속되는 드레인과, 상기 제 2 입력 신호가 입력되는 게이트를 구비한, 상기 제 2 도전형과 동일한 도전형의 제 4 MOS 트랜지스터;
    상기 제 3 MOS 트랜지스터의 소스에 접속되는 드레인과, 상기 제 2 MOS 트랜지스터의 드레인에 접속되는 게이트를 구비한, 상기 제 2 도전형과 동일한 도전형의 제 5 MOS 트랜지스터;
    상기 제 4 MOS 트랜지스터의 소스에 접속되는 드레인과, 상기 제 1 MOS 트랜지스터의 드레인에 접속되는 게이트를 구비한, 상기 제 2 도전형과 동일한 도전형의 제 6 MOS 트랜지스터;
    상기 제 5 MOS 트랜지스터의 소스와 제 2 전원사이에 접속되는 제 1 전압조정회로; 및
    상기 제 6 MOS 트랜지스터의 소스와 상기 제 2 전원사이에 접속되는 제 2 전압조정회로를 포함하고,
    제 1 전압 진폭의 상기 제 1 및 제 2 입력 신호는 제 2 전압 진폭 신호로 변환되어 상기 제 1 MOS 트랜지스터의 드레인과 상기 제 2 MOS 트랜지스터의 드레인중 최소 하나의 드레인으로 부터 신호를 출력시키는 것을 특징으로 하는 레벨 시프터.
  2. 제 1 항에 있어서, 상기 전압조정회로는 드레인과, 접속되는 게이트를 구비한 MOS 트랜지스터를 포함하는 것을 특징으로 하는 레벨 시프터.
  3. 제 1 항에 있어서, 상기 전압조정회로는 다결정성 규소층 또는 불순물 원소로 도핑되는 규소층을 구비한 저항기를 포함하는 것을 특징으로 하는 레벨 시프터.
  4. 제 1 항에 있어서, 상기 전압조정회로는 일정한 전압이 인가되는 게이트를 구비한 MOS 트랜지스터를 포함하는 것을 특징으로 하는 레벨 시프터.
  5. 제 1 항에 있어서, 상기 제 1 전원의 전압은 0 V로 고정되는 것을 특징으로 하는 레벨 시프터.
  6. 제 1 항에 있어서, 상기 레벨 시프터는 액티브 매트릭스형 액정표시장치 또는 발광 표시장치에서 구현되는 것을 특징으로 하는 레벨 시프터.
  7. 제 1 항에 있어서, 상기 레벨 시프터는 휴대형 전화기, 비디오 카메라, 개인용 컴퓨터, 헤드 장착 디스플레이 장치, 텔레비전, 휴대형 책, DVD 플레이어, 디지털 카메라, 및 프로젝터로 구성되는 전자장치그룹으로 부터 선택된 전자장치에서 구현되는 것을 특징으로 하는 레벨 시프터.
  8. 제 1 전원에 접속되는 소스와, 제 1 입력 신호가 입력되는 게이트를 구비한 제 1 도전형의 제 1 MOS 트랜지스터;
    상기 제 1 전원에 접속되는 소스와, 상기 제 1 입력 신호의 반전 신호인 제 2 입력 신호가 입력되는 게이트를 구비한, 상기 제 1 도전형과 동일한 도전형의 제 2 MOS 트랜지스터;
    상기 제 1 MOS 트랜지스터의 드레인에 접속되는 드레인과, 상기 제 2 MOS 트랜지스터의 드레인에 접속되는 게이트를 구비한, 상기 제 1 도전형과 상이한 제 2 도전형의 제 3 MOS 트랜지스터;
    상기 제 2 MOS 트랜지스터의 드레인에 접속되는 드레인과, 상기 제 1 MOS 트랜지스터의 드레인에 접속되는 게이트를 구비한, 상기 제 2 도전형과 동일한 도전형의 제 4 MOS 트랜지스터;
    상기 제 3 MOS 트랜지스터의 소스와 제 2 전원사이에 접속되는 제 1 전압조정회로; 및
    상기 제 4 MOS 트랜지스터의 소스와 상기 제 2 전원사이에 접속되는 제 2 전압조정회로를 포함하고,
    제 1 전압 진폭의 상기 제 1 및 제 2 입력 신호는 제 2 전압 진폭 신호로 변환되어 상기 제 1 MOS 트랜지스터의 드레인과 상기 제 2 MOS 트랜지스터의 드레인중 최소 하나의 드레인으로 부터 신호를 출력시키는 것을 특징으로 하는 레벨 시프터.
  9. 제 8 항에 있어서, 상기 전압조정회로는 드레인과, 접속되는 게이트를 구비한 MOS 트랜지스터를 포함하는 것을 특징으로 하는 레벨 시프터.
  10. 제 8 항에 있어서, 상기 전압조정회로는 다결정성 규소층 또는 불순물 원소로 도핑되는 규소층을 구비한 저항기를 포함하는 것을 특징으로 하는 레벨 시프터.
  11. 제 8 항에 있어서, 상기 전압조정회로는 일정한 전압이 인가되는 게이트를 구비한 MOS 트랜지스터를 포함하는 것을 특징으로 하는 레벨 시프터.
  12. 제 8 항에 있어서, 상기 제 1 전원의 전압은 0 V로 고정되는 것을 특징으로 하는 레벨 시프터.
  13. 제 8 항에 있어서, 상기 레벨 시프터는 액티브 매트릭스형 액정표시장치 또는 발광 표시장치에서 구현되는 것을 특징으로 하는 레벨 시프터.
  14. 제 8 항에 있어서, 상기 레벨 시프터는 휴대형 전화기, 비디오 카메라, 개인용 컴퓨터, 헤드 장착 디스플레이 장치, 텔레비전, 휴대형 책, DVD 플레이어, 디지털 카메라, 및 프로젝터로 구성되는 전자장치그룹으로 부터 선택된 전자장치에서 구현되는 것을 특징으로 하는 레벨 시프터.
  15. 기판상에 형성되는 다수의 화소 박막트랜지스터와;
    상기 다수의 화소 박막트랜지스터를 구동시키기 위해 최소 하나의 레벨 시프터를 구비한 채 상기 기판상에 형성되는 구동회로를 포함하는 액티브 매트릭스형 표시장치에 있어서,
    상기 레벨 시프터는,
    제 1 전원에 접속되는 소스와, 제 1 입력 신호가 입력되는 게이트를 구비한 제 1 도전형의 제 1 박막트랜지스터;
    상기 제 1 전원에 접속되는 소스와, 상기 제 1 입력 신호의 반전 신호인 제 2 입력 신호가 입력되는 게이트를 구비한, 상기 제 1 도전형과 동일한 도전형의 제 2 박막트랜지스터;
    상기 제 1 박막트랜지스터의 드레인에 접속되는 드레인과, 상기 제 1 입력 신호가 입력되는 게이트를 구비한, 상기 제 1 도전형과 상이한 제 2 도전형의 제 3박막트랜지스터;
    상기 제 2 박막트랜지스터의 드레인에 접속되는 드레인과, 상기 제 2 입력 신호가 입력되는 게이트를 구비한, 상기 제 2 도전형과 동일한 도전형의 제 4 박막트랜지스터;
    상기 제 3 박막트랜지스터의 소스에 접속되는 드레인과, 상기 제 2 박막트랜지스터의 드레인에 접속되는 게이트를 구비한, 상기 제 2 도전형과 동일한 도전형의 제 5 박막트랜지스터;
    상기 제 4 박막트랜지스터의 소스에 접속되는 드레인과, 상기 제 1 박막트랜지스터의 드레인에 접속되는 게이트를 구비한, 상기 제 2 도전형과 동일한 도전형의 제 6 박막트랜지스터;
    상기 제 5 박막트랜지스터의 소스와 제 2 전원사이에 접속되는 제 1 전압조정회로; 및
    상기 제 6 박막트랜지스터의 소스와 상기 제 2 전원사이에 접속되는 제 2 전압조정회로를 포함하고,
    제 1 전압 진폭의 상기 제 1 및 제 2 입력 신호는 제 2 전압 진폭 신호로 변환되어 상기 제 1 박막트랜지스터의 드레인과 상기 제 2 박막트랜지스터의 드레인중 최소 하나의 드레인으로 부터 신호를 출력시키는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  16. 제 15 항에 있어서, 상기 전압조정회로는 드레인과, 접속되는 게이트를 구비한 박막트랜지스터를 포함하는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  17. 제 15 항에 있어서, 상기 전압조정회로는 다결정성 규소층 또는 불순물 원소로 도핑되는 규소층을 구비한 저항기를 포함하는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  18. 제 15 항에 있어서, 상기 전압조정회로는 일정한 전압이 인가되는 게이트를 구비한 박막트랜지스터를 포함하는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  19. 제 15 항에 있어서, 상기 제 1 전원의 전압은 0 V로 고정되는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  20. 제 15 항에 있어서, 상기 액티브 매트릭스형 표시장치는 액정표시장치 또는 발광 표시장치인 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  21. 제 15 항에 있어서, 상기 액티브 매트릭스형 표시장치는 휴대형 전화기, 비디오 카메라, 개인용 컴퓨터, 헤드 장착 디스플레이 장치, 텔레비전, 휴대형 책, DVD 플레이어, 디지털 카메라, 및 프로젝터로 구성되는 전자장치그룹으로 부터 선택된 전자장치인 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  22. 기판상에 형성되는 다수의 화소 박막트랜지스터와;
    상기 다수의 화소 박막트랜지스터를 구동시키기 위해 최소 하나의 레벨 시프터를 구비한 채 상기 기판상에 형성되는 구동회로를 포함하는 액티브 매트릭스형 표시장치에 있어서,
    상기 레벨 시프터는,
    제 1 전원에 접속되는 소스와, 제 1 입력 신호가 입력되는 게이트를 구비한 제 1 도전형의 제 1 박막트랜지스터;
    상기 제 1 전원에 접속되는 소스와, 상기 제 1 입력 신호의 반전 신호인 제 2 입력 신호가 입력되는 게이트를 구비한, 상기 제 1 도전형과 동일한 도전형의 제 2 박막트랜지스터;
    상기 제 1 박막트랜지스터의 드레인에 접속되는 드레인과, 상기 제 2 박막트랜지스터의 드레인에 접속되는 게이트를 구비한, 상기 제 1 도전형과 상이한 제 2 도전형의 제 3 박막트랜지스터;
    상기 제 2 박막트랜지스터의 드레인에 접속되는 드레인과, 상기 제 1 박막트랜지스터의 드레인에 접속되는 게이트를 구비한, 상기 제 2 도전형과 동일한 도전형의 제 4 박막트랜지스터;
    상기 제 3 박막트랜지스터의 소스와 제 2 전원사이에 접속되는 제 1 전압조정회로; 및
    상기 제 4 박막트랜지스터의 소스와 상기 제 2 전원사이에 접속되는 제 2 전압조정회로를 포함하고,
    제 1 전압 진폭의 상기 제 1 및 제 2 입력 신호는 제 2 전압 진폭 신호로 변환되어 상기 제 1 박막트랜지스터의 드레인과 상기 제 2 박막트랜지스터의 드레인중 최소 하나의 드레인으로 부터 신호를 출력시키는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  23. 제 22 항에 있어서, 상기 전압조정회로는 드레인과, 접속되는 게이트를 구비한 박막트랜지스터를 포함하는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  24. 제 22 항에 있어서, 상기 전압조정회로는 다결정성 규소층 또는 불순물 원소로 도핑되는 규소층을 구비한 저항기를 포함하는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  25. 제 22 항에 있어서, 상기 전압조정회로는 일정한 전압이 인가되는 게이트를 구비한 박막트랜지스터를 포함하는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  26. 제 22 항에 있어서, 상기 제 1 전원의 전압은 0 V로 고정되는 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  27. 제 22 항에 있어서, 상기 액티브 매트릭스형 표시장치는 액정표시장치 또는 발광 표시장치인 것을 특징으로 하는 액티브 매트릭스형 표시장치.
  28. 제 22 항에 있어서, 상기 액티브 매트릭스형 표시장치는 휴대형 전화기, 비디오 카메라, 개인용 컴퓨터, 헤드 장착 디스플레이 장치, 텔레비전, 휴대형 책, DVD 플레이어, 디지털 카메라, 및 프로젝터로 구성되는 전자장치그룹으로 부터 선택된전자장치인 것을 특징으로 하는 액티브 매트릭스형 표시장치.
KR1020010012402A 2000-03-14 2001-03-10 레벨 시프터 및 액티브 매트릭스형 표시장치 KR100783030B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-071256 2000-03-14
JP2000071256A JP4416901B2 (ja) 2000-03-14 2000-03-14 レベルシフタ

Publications (2)

Publication Number Publication Date
KR20010102842A true KR20010102842A (ko) 2001-11-16
KR100783030B1 KR100783030B1 (ko) 2007-12-07

Family

ID=18589870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010012402A KR100783030B1 (ko) 2000-03-14 2001-03-10 레벨 시프터 및 액티브 매트릭스형 표시장치

Country Status (6)

Country Link
US (2) US6384808B2 (ko)
EP (1) EP1134893B1 (ko)
JP (1) JP4416901B2 (ko)
KR (1) KR100783030B1 (ko)
CN (2) CN1197043C (ko)
TW (1) TW478186B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100849209B1 (ko) * 2006-12-14 2008-07-31 삼성전자주식회사 스택 구조의 부하 트랜지스터 쌍들을 구비하는 레벨 쉬프터및 이를 구비하는 장치
KR101137855B1 (ko) * 2005-11-14 2012-04-20 엘지디스플레이 주식회사 표시장치의 구동회로 및 이의 구동방법

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1006589B1 (en) 1998-12-03 2012-04-11 Semiconductor Energy Laboratory Co., Ltd. MOS thin film transistor and method of fabricating same
US6825488B2 (en) 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6646692B2 (en) * 2000-01-26 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal display device and method of fabricating the same
DE20006642U1 (de) 2000-04-11 2000-08-17 Agilent Technologies Inc Optische Vorrichtung
US7525165B2 (en) * 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US6580475B2 (en) 2000-04-27 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US7804552B2 (en) * 2000-05-12 2010-09-28 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device with light shielding portion comprising laminated colored layers, electrical equipment having the same, portable telephone having the same
JP2001356741A (ja) * 2000-06-14 2001-12-26 Sanyo Electric Co Ltd レベルシフタ及びそれを用いたアクティブマトリクス型表示装置
TW518642B (en) 2000-06-27 2003-01-21 Semiconductor Energy Lab Level shifter
US6933928B1 (en) * 2000-07-18 2005-08-23 Scott E. Lilienthal Electronic book player with audio synchronization
US6562671B2 (en) 2000-09-22 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
US6825496B2 (en) 2001-01-17 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
TW591268B (en) * 2001-03-27 2004-06-11 Sanyo Electric Co Active matrix type display device
US6828584B2 (en) * 2001-05-18 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2003084733A (ja) * 2001-07-04 2003-03-19 Sharp Corp 表示装置および携帯機器
US6737302B2 (en) 2001-10-31 2004-05-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for field-effect transistor
JP4216092B2 (ja) * 2002-03-08 2009-01-28 株式会社半導体エネルギー研究所 液晶表示装置
KR100461467B1 (ko) * 2002-03-13 2004-12-13 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자
JP2003347926A (ja) * 2002-05-30 2003-12-05 Sony Corp レベルシフト回路、表示装置および携帯端末
JP4339103B2 (ja) 2002-12-25 2009-10-07 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP2005004835A (ja) * 2003-06-10 2005-01-06 Toshiba Corp 半導体記憶装置
US7215043B2 (en) * 2003-12-30 2007-05-08 Ememory Technology Inc. Power supply voltage switch circuit
TWI297476B (en) * 2004-03-10 2008-06-01 Au Optronics Corp Voltage level shifter and sequential pulse generator
JP2005333595A (ja) * 2004-05-21 2005-12-02 Matsushita Electric Ind Co Ltd 電圧レベル変換回路
US7034572B2 (en) * 2004-06-14 2006-04-25 Micron Technology, Inc. Voltage level shifting circuit and method
JP2006135560A (ja) * 2004-11-05 2006-05-25 Matsushita Electric Ind Co Ltd レベルシフト回路およびこれを含む半導体集積回路装置
US7332936B2 (en) * 2004-12-03 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, display device, electronic apparatus
US7323924B2 (en) * 2005-04-19 2008-01-29 Semiconductor Energy Laboratory Co., Ltd. Level shifter circuit
US9153341B2 (en) 2005-10-18 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
KR100784890B1 (ko) * 2005-12-26 2007-12-11 주식회사 하이닉스반도체 반도체 메모리 장치의 내부 전압 제어 회로 및 방법
JP4800781B2 (ja) * 2006-01-31 2011-10-26 セイコーインスツル株式会社 電圧レベルシフト回路、および半導体集積回路
US7443202B2 (en) 2006-06-02 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus having the same
KR101230313B1 (ko) * 2006-07-05 2013-02-06 재단법인서울대학교산학협력재단 레벨 시프터 및 그의 구동 방법
JP5034372B2 (ja) * 2006-08-24 2012-09-26 ソニー株式会社 レベルシフト回路、駆動装置、撮像装置
JP2008111861A (ja) * 2006-10-27 2008-05-15 Toshiba Corp 液晶表示装置とその駆動回路
US7679418B2 (en) * 2007-04-27 2010-03-16 Mosaid Technologies Incorporated Voltage level shifter and buffer using same
US7560972B1 (en) 2008-01-29 2009-07-14 Texas Instruments Incorporated Methods and apparatus to reduce propagation delay of circuits
JP4565043B1 (ja) * 2009-06-01 2010-10-20 シャープ株式会社 レベルシフタ回路、走査線駆動装置、および表示装置
US8665192B2 (en) * 2009-07-08 2014-03-04 Hitachi Displays, Ltd. Liquid crystal display device
JP5530344B2 (ja) 2010-12-08 2014-06-25 ルネサスエレクトロニクス株式会社 レベルシフト回路及びそれを備えた駆動回路
TW201234778A (en) * 2011-02-01 2012-08-16 Raydium Semiconductor Corp Level shifter
CN103065680A (zh) * 2011-10-20 2013-04-24 上海新储集成电路有限公司 一种基于相变存储单元的可编程电平转换器及其实现方法
JP5780650B2 (ja) * 2011-11-11 2015-09-16 株式会社Ｊｏｌｅｄ レベルシフタ回路、走査回路、表示装置、及び、電子機器
CN103297034B (zh) * 2012-02-28 2017-12-26 恩智浦美国有限公司 电压电平移位器
TWI459341B (zh) * 2012-03-19 2014-11-01 Raydium Semiconductor Corp 電位平移電路
US9251753B2 (en) * 2013-05-24 2016-02-02 Texas Instruments Deutschland Gmbh Cost effective low pin/ball count level-shifter for LCD bias applications supporting charge sharing of gate lines with perfect waveform matching
KR102277901B1 (ko) 2014-09-01 2021-07-15 삼성전자주식회사 광 변조 장치 및 이를 구동하는 방법
CN104184458A (zh) * 2014-09-16 2014-12-03 上海坤锐电子科技有限公司 一种具有上电清零功能的电平转换器
US10033361B2 (en) * 2015-12-28 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Level-shift circuit, driver IC, and electronic device
CN108667450B (zh) * 2017-03-29 2022-08-09 台湾积体电路制造股份有限公司 位准移位器与位准移位方法
CN107370485B (zh) * 2017-06-30 2020-11-17 湖南国科微电子股份有限公司 负压电平转换电路
CN109039327A (zh) * 2018-10-18 2018-12-18 上海艾为电子技术股份有限公司 一种电平转换电路
WO2020100681A1 (ja) * 2018-11-14 2020-05-22 ソニーセミコンダクタソリューションズ株式会社 レベルシフト回路、及び電子機器
KR20210094175A (ko) * 2020-01-20 2021-07-29 삼성전자주식회사 레벨 시프터를 포함하는 전자 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2770941B2 (ja) * 1985-12-10 1998-07-02 シチズン時計株式会社 シユミツトトリガ回路
JPS63164526A (ja) * 1986-12-25 1988-07-07 Toshiba Corp レベルコンバ−タ
JPH04253417A (ja) * 1991-01-29 1992-09-09 Nec Corp レベルシフト回路
JPH04269011A (ja) * 1991-02-25 1992-09-25 Nec Corp レベルシフト回路
JPH04277920A (ja) 1991-03-06 1992-10-02 Nec Corp レベルシフト回路
US5399915A (en) 1992-03-23 1995-03-21 Nec Corporation Drive circuit including two level-shift circuits
JP2586785B2 (ja) 1993-02-01 1997-03-05 日本電気株式会社 信号レベル変換回路
GB9314849D0 (en) * 1993-07-16 1993-09-01 Philips Electronics Uk Ltd Electronic devices
JPH0879053A (ja) * 1994-09-06 1996-03-22 Toshiba Corp レベルシフト回路
KR0145615B1 (ko) 1995-03-13 1998-12-01 김광호 박막 트랜지스터 액정 표시장치의 구동장치
JP3483714B2 (ja) * 1996-09-20 2004-01-06 株式会社半導体エネルギー研究所 アクティブマトリクス型液晶表示装置
JP3676018B2 (ja) * 1997-02-25 2005-07-27 シャープ株式会社 電圧レベルシフター回路
JP3428380B2 (ja) * 1997-07-11 2003-07-22 株式会社東芝 液晶表示装置の駆動制御用半導体装置および液晶表示装置
JP4036923B2 (ja) 1997-07-17 2008-01-23 株式会社半導体エネルギー研究所 表示装置およびその駆動回路
JP3613940B2 (ja) * 1997-08-29 2005-01-26 ソニー株式会社 ソースフォロワ回路、液晶表示装置および液晶表示装置の出力回路
JP3697873B2 (ja) * 1997-12-05 2005-09-21 セイコーエプソン株式会社 レベルシフト回路、これを用いた信号ドライバおよび表示装置ならびに半導体装置
KR100543030B1 (ko) * 1998-07-24 2006-05-09 삼성전자주식회사 액정 표시 장치
TW522354B (en) * 1998-08-31 2003-03-01 Semiconductor Energy Lab Display device and method of driving the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101137855B1 (ko) * 2005-11-14 2012-04-20 엘지디스플레이 주식회사 표시장치의 구동회로 및 이의 구동방법
KR100849209B1 (ko) * 2006-12-14 2008-07-31 삼성전자주식회사 스택 구조의 부하 트랜지스터 쌍들을 구비하는 레벨 쉬프터및 이를 구비하는 장치

Also Published As

Publication number Publication date
EP1134893A2 (en) 2001-09-19
JP2001257581A (ja) 2001-09-21
CN100344062C (zh) 2007-10-17
CN1197043C (zh) 2005-04-13
EP1134893B1 (en) 2012-05-09
US20010054999A1 (en) 2001-12-27
JP4416901B2 (ja) 2010-02-17
US6567067B2 (en) 2003-05-20
EP1134893A3 (en) 2006-05-24
TW478186B (en) 2002-03-01
CN1325096A (zh) 2001-12-05
KR100783030B1 (ko) 2007-12-07
CN1655453A (zh) 2005-08-17
US20020118159A1 (en) 2002-08-29
US6384808B2 (en) 2002-05-07

Similar Documents

Publication Publication Date Title
KR100783030B1 (ko) 레벨 시프터 및 액티브 매트릭스형 표시장치
US6731273B2 (en) Level shifter
US9893094B2 (en) Semiconductor device
USRE41215E1 (en) Semiconductor device
US6756816B2 (en) Semiconductor device
JP4748884B2 (ja) レベルシフタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131101

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171027

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee