CN1650409A - 晶体管的制造方法 - Google Patents

晶体管的制造方法 Download PDF

Info

Publication number
CN1650409A
CN1650409A CNA038098725A CN03809872A CN1650409A CN 1650409 A CN1650409 A CN 1650409A CN A038098725 A CNA038098725 A CN A038098725A CN 03809872 A CN03809872 A CN 03809872A CN 1650409 A CN1650409 A CN 1650409A
Authority
CN
China
Prior art keywords
product
base material
semiconductor layer
hole
baffle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038098725A
Other languages
English (en)
Other versions
CN100372082C (zh
Inventor
S·D·西斯
P·F·宝德
M·A·哈泽
S·K·西斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Publication of CN1650409A publication Critical patent/CN1650409A/zh
Application granted granted Critical
Publication of CN100372082C publication Critical patent/CN100372082C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/18—Deposition of organic active material using non-liquid printing techniques, e.g. thermal transfer printing from a donor sheet
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/221—Changing the shape of the active layer in the devices, e.g. patterning by lift-off techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/211—Fullerenes, e.g. C60
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/311—Phthalocyanine
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/943—Movable
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/944—Shadow

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种晶体管的制造方法，它包括：将源电极和漏极零件通过固定障板内的单孔沉积到基材上，所述孔具有至少两条对边，其中所述零件的形状由所述孔与源材料相对于基材的位置所确定。

Description

晶体管的制造方法
技术领域
本发明涉及一种使用障板(shadow mask)制造晶体管的方法。本发明的另一方面涉及一种包含障板的晶体管。
背景技术
传统上，采用光刻法来形成晶体管和电路的图案。但是，出于低成本、大规模应用的考虑，采用光刻法不太好，因为它成本较高。因此，一直以来，人们持续致力于开发低成本的形成图案的技术。人们提出了多种形成图案的技术，用于低成本、大规模应用，包括印刷方法和使用机械障板。但是，它们仍存在问题。
已知的机械障板技术一般采用预形成的障板层次系统。每个障板层次必须精确定位，使得它对准先前的层。在卷材加工基材上的具有所要求的精确度(通常约5微米)的对准的硬障板，在满足低成本、大生产量的要求方面，存在困难。
另外，依赖于加工条件和基材的材料，晶体管基材在加工过程中可以膨胀或收缩。如果基材的尺寸变化超过了一些标准值，后续的荫障板层次就不再能与已经位于基材上的对准。虽然该问题能够通过采用动态形成图案方法或通过设置硬障板大容许偏差得以避免，但是每个方法都不理想。动态形成图案的技术成本高，而且慢，设计大容许偏差最后会降低电路的性能。
发明内容
鉴于上述问题，本发明的发明人认识到：需求一种低成本、大规模应用的形成晶体管图案的经济的方法，该方法可以避免多层次对准的困难。此外，发明人认识到：如果有一个障板，它在加工过程中与基材同时发生变形，将是有利的。
简要地说，本发明的第一方面提供一种采用固定障板(即：一个相对于基材固定的障板)来形成晶体管图案的方法。该方法包括将源电极和漏极零件通过固定障板内的单孔沉积到基材上(即：直接沉积到基材上或沉积到基材上的另一个零件或层上)，所述孔具有至少两条对边，其中所述零件的形状由所述孔与源材料相对于基材的位置所确定。障板优选永久附着于基材上，更优选障板永久附着于基材上、而且障板由弹性模量低于基材的材料制成。
已经发现：上述方法通过使用单个障板来确定每个层，从而避免了晶体管零件层的对不准问题。在一个卷材加工的基材上，采用单个障板来确定每个晶体管就会减少所需要的对准步骤的数量。由此，提高产量。另外，本发明的至少一部分方法提供一种形成图案的技术，该技术采用永久附着的障板。这些障板不会遇到基材在加工过程中收缩或膨胀所引起的问题，因为它们与基材是同时变形的。
由此，本发明的方法满足了本行业的这样的需求：以经济、低成本、大规模应用的方法形成晶体管的图案，该方法免除了对准多个零件层次的困难。
在另一方面，本发明提供一种沉积n沟道和p沟道互补半导体材料的方法，这些互补半导体材料是彼此相邻的，并用于互补晶体管电路元件例如金属氧化物半导体(CMOS)元件。该方法包括在基材上形成栅极、栅介质、源电极和漏极零件，并通过固定障板内的单孔沉积第一半导体材料和第二半导体材料。该孔具有至少两条对边，使得每一半导体材料的至少一部分不会重叠到另一半导体材料上。该方法避免了采用多个障板时对准晶体管的多个零件层次的困难。
在本发明的再一方面，本发明还提供包含晶体管的制件，该晶体管包含永久附着于基材的障板，还提供包含该制件的设备。
附图说明
图1是本发明的一个具体实施方式。
图2a、2b、2c是一个典型的次序，该次序用于采用永久附着的障板来成角度沉积电极零件。
图3a、3b示出了本发明的一个实施方式，该方式能够沉积彼此相邻的用于CMOS电路的互补半导体。
图4示出了本发明的一个实施方式，该方式使用了可拆障板。
具体实施方式
本发明的制造晶体管的方法包括将晶体管零件通过固定障板内的单孔沉积到基材上。一个特别有用的晶体管器件的类型--薄膜晶体管(TFT)--通常包括栅极零件、与栅极零件相邻的栅介质零件、与栅介质零件相邻的源电极和漏极零件、和与栅介质零件相邻并与源电极和漏极零件相邻的半导体层(见例如S.M.Sze，半导体器件物理，第二版，John Wiley and Sons出版社出版，第492页，纽约(1981))。如图1所示，已经发现：根据本发明，以下述方式就能够制成晶体管10，将源电极12和漏极14零件通过障板18内的单孔16，从沉积源20、30进行沉积，沉积源20、30与基材22保持一个固定的角度(即：成角度进行沉积)。另外，晶体管的栅极24和栅介质26零件和半导体层28能够通过同一个单孔16沉积，使得整个晶体管都能够采用一个障板制成。通过采用单个障板，避免了采用多个障板时对准晶体管的多个零件层次的困难。
障板的孔和源材料相对于基材的位置确定晶体管零件的形状。孔优选在其底部(即：孔相邻于基材的部分)比其顶部宽。如果系统的几何尺寸设计合适，由成角度蒸发而沉积的源电极和漏极零件就会被精确规定的沟道长度分隔，所述沟道长度由障板相对边的高度和源对于基材法线的角度所确定。一般地，障板相对边基本平行而且基本是直的。
障板优选永久地附着于基材上，使得所述障板能够在加工过程中与基材同时变形。
源电极和漏极零件优选从一个或多个源进行沉积，所述源以一般相对于基材呈非法向的一个或多个角度定位，这样使得形成的源电极和漏极零件之间存在一个间隙(或沟道)。源电极和漏极零件可以这样从一个单源沉积：在每个电极零件的沉积之间，相对于源移动基材(例如将基材旋转大约180°)。尽管不必严格地控制在基材的平面内，通常，基材在基材所属的平面内移动。另外，源电极和漏极零件可以自位于孔的相对边上的不同源进行沉积。
一般，源电极和漏极零件沉积成它们之间间隔长约5-50微米的沟道(优选约为5-20微米)。通过以不同的角度利用源，或通过以与基材的不同距离来利用源，栅介质零件就可以沉积在与栅极零件覆盖的区域不同的区域上(例如更大)。栅介质零件优选完全覆盖栅极零件，以便防止源电极、漏极和栅极之间短路。通过将栅介质零件的源相对于基材定位得比栅极零件的源近，就能够达到该目的。
在一个典型的制造永久障板的加工顺序中，将厚膜干或湿抗蚀剂施加到晶体管基材上，并由光刻法形成图案。如果使用一个单源，就将基材固定在一个旋转的夹具上。在图2a中，栅极零件24、电介质零件26和任选的半导体层28(未示出)，可以从垂直于基材22的源20进行沉积。源电极12和漏极14零件从相对于基材成固定角度的源30进行沉积。在沉积源电极零件12(或漏极零件14)之后，如图2b所示，就合上光闸，将基材旋转180°，断开光闸，沉积其他电极零件，如图2c所示。或者，源电极零件和漏极零件也能够从位于孔的对边的不同源进行沉积。
采用上述方法制成的许多晶体管都能够沉积到单一基材上。所述许多晶体管能够连接起来，形成回路。器件之间的互连可以在晶体管图案形成之前形成图案。
本发明的另一个实施方式，能够沉积n沟道和p沟道互补半导体，这些互补半导体是彼此相邻的，并用于CMOS电路图案。栅极零件24、栅介质零件26和源电极12和漏极14零件能够采用本行业内的已知的标准方法形成图案，如图3a所示。互补半导体材料(即第一半导体层32和第二半导体层34)从成角度的源30通过障板18内的单孔进行沉积，形成半导体零件，以便每个半导体零件的至少一部分不会重叠另一个半导体零件，如图3b所示。所述孔具有至少两条对边。沉积源相对于基材以一个角度固定，使得所沉积的不同半导体材料不会在中心处重叠。
在本发明的另一个实施方式中，使用一个可拆障板40来形成晶体管10的零件的图案。如图4所示。可拆障板优选可重复使用。使用可拆障板会形成基本平整的基材(在沉积零件和取下障板之后)。在一些情形下，在后续加工工序中，使用它要比障板留下、并附着于基材的情形容易。
许多包含晶体管的不同电子器件都能够采用由本发明方法制成的晶体管来制造。所述器件可以包括栅极、栅介质、源电极和漏极零件、半导体层、基材和永久附着于基材的障板。所述障板包含孔，其底部优选比顶部宽。源电极和漏极零件可以在半导体层的顶部或下面，但是优选在半导体层的顶部。
栅介质零件优选覆盖的区域比栅极零件覆盖的区域大。这可以通过将电介质零件的源相对于基材定位得比栅极零件的源较近来实现。栅介质零件优选完全覆盖栅极零件。
在另一个实施方式中，制件可以有栅极、栅介质、源电极、漏极零件、第一半导体零件、第二半导体零件、基材和包含孔的永久附着的障板。在该实施方式中，每个所述半导体零件的至少一部分都不会重叠到另一个半导体零件上。
本发明的制件能够用于包含许多晶体管的集成电路中，所述晶体管具有集成的障板，也可以用于各种电子系统内。这样的系统包括：例如射频识别(RFID)标记系统(例如K.Finkenzeller所著的《RFID手册》中有描述，JohnWiley and Sons出版，纽约(1999))、传感器件、显示器(用于例如个人电脑、手提电话或手提器件)(例如S.Sherr的《电子显示》第201-340页中有描述，John Wiley and Sons出版，纽约(1993))等。
障板
晶体管零件通过固定障板内的单孔进行沉积。该孔具有至少两条对边。在制造晶体管之前，适用于该方法的障板可以永久地附着于或构造在晶体管基材上(或作为晶体管基材的一部分)。这样的障板可以包含光致抗蚀剂，包括湿或干膜光致抗蚀剂，而且可以由常规的光刻法制成(在例如B.E1-Kareh的《半导体加工技术基础》第169-252页有描述，波士顿(1995))。干膜光致抗蚀剂能够用辊子施加。或者，障板也可以是可拆的。可拆障板优选也是能够重复使用的。适用于制造可拆障板的材料包括结晶材料例如硅、金属材料例如铜和钢、聚合物材料例如聚酰亚胺、聚酯、聚苯乙烯、聚甲基丙烯酸甲酯、聚碳酸酯或它们的组合。可拆障板一般这样制成：从要设置孔的部位除取材料，同时留下要形成障板整体的材料。可拆障板可以由多种技术形成图案，包括常规的机械加工、微型机械加工、金刚石机械加工、激光烧蚀；或化学的等离子、或离子束蚀刻(一般由光刻法形成)。电子放电加工(EDM)，也称为电子放电或电火花加工，是众所周知的能够用于制造障板的技术。EDM侵蚀位于电子放电沟道内的材料，在电极用具(例如金属丝)与工件之间形成电弧。
结晶材料的晶片(例如硅、锗或砷化镓)非常适于制造用于成角度蒸发的可以重复使用的活动障板。两面抛光并具有合适厚度(例如约为100-200微米)的硅片被广泛使用。障板能够由众所周知的方法制成，包括光刻法和蚀刻(在例如B.El-Kareh的《半导体加工技术基础》第169-252页有描述，KluwerAcademic出版社出版，波士顿(1995))。孔的图案可以由任何合适的技术通过片进行蚀刻，包括各向异性湿化学蚀刻(在例如Marc Madou的《微型制造基础》第168-176页有描述，CRC出版社出版(1997))、或各向异性离子蚀刻(见例如美国专利№5501893)。
基材
基材一般在制造、测试和/或使用过程中支撑着晶体管。任选地，基材可以为晶体管提供电功能。有用的基材材料包括有机和无机材料。例如，基材可以包含无机玻璃、陶瓷箔、聚合物材料(例如丙烯酸类、环氧类、聚酰胺类、聚碳酸酯类、聚酰亚胺类、聚酮类、聚(氧-1，4-亚苯基氧-1，4-亚苯基羰基-1，4-亚苯基)(有时称为聚(醚醚酮)或PEEK)、聚降冰片烯类、聚苯醚类、聚(萘二羧酸乙二醇酯)(PEN)、聚(对苯二甲酸乙二醇酯)(PET)、聚(苯硫醚类))、填充的聚合物材料(例如纤维增强塑料(FRP))和有涂层的金属箔。基材优选是柔性的(即能绕在直径小于1米的辊上)。
栅极零件
栅极零件能够由任何有用的导电材料制成。例如，栅极零件能够包含掺杂硅或金属，例如铝、铬、金、银、镍、钯、铂、钽或钛。导电聚合物也可以使用，例如聚苯胺或聚(3，4-亚乙二氧基噻吩(thiopene))/聚(苯乙烯磺酸酯)(PEDOT：PSS)。另外，这些材料的合金、混合物和多层材料也是有用的。在一些晶体管中，一些材料能够提供栅极功能，也提供基材的支撑功能。例如，掺杂硅能够起栅极零件的作用，并支撑晶体管。
栅介质零件
栅介质零件通常位于栅极零件附近。该栅介质零件使栅极零件与晶体管器件的其他部分之间电绝缘。对于栅介质零件，有用的材料可以包含例如无机电绝缘材料。
用于栅介质零件的材料的具体例子包括锶酸盐、钽酸盐、钛酸盐、锆酸盐、氧化铝、氧化硅、氧化钽、氧化钛、氮化硅、钛酸钡、钛酸钡锶、钛酸锆酸钡、硒化锌和硫化锌。另外，也可以使用这些材料的合金、混合物和多层，用于栅介质零件。
源电极和漏极零件
源电极、漏极零件通过栅介质零件与栅极零件分隔。而半导体层能够在源电极和漏极零件的上方或下面。源电极和漏极零件可以是任何有用的导电材料。有用的材料包括上述用于栅极零件的材料中的大多数，例如铝、钡、钙、铬、金、银、镍、钯、铂、钛、聚苯胺、PEDOT：PSS、其他导电聚合物、上述材料的合金、混合物和多层材料。这些材料中的一些材料适合与导电半导体材料一同使用，其他适合与本行业内已知的穴导电半导体材料一同使用。
半导体层
半导体层可以包含有机或无机半导体材料。有用的无机半导体材料包括无定形硅、硫化镉、硒化镉和碲。有用的有机半导体材料包括并苯及其取代的衍生物。具体例子包括并三苯、萘、并四苯、并五苯、和取代的并五苯(优选并五苯或取代的并五苯)。其他例子包括半导体聚合物、二萘嵌苯、富勒烯(fullerene)、酞菁、低聚噻吩及其取代的衍生物。
并苯的取代的衍生物包括：被至少一个供电子基、卤原子或它们的组合所取代的并苯，或苯并-稠合(annellated)的并苯或聚苯并-稠合的并苯，它任选被至少一个供电子基、卤原子或它们的组合所取代。供电子基选自具有1-24个碳原子的烷基、烷氧基、或硫代烷氧基。烷基的优选而非局限性的例子是：甲基、乙基、正丙基、异丙基、正丁基、仲丁基、正戊基、正己基、正庚基、2-甲基己基、2-乙基己基、正辛基、正壬基、正癸基、正十二烷基、正十八烷基和3，5，5-三甲基己基。
取代的并五苯及其制造方法在正在审理的专利申请USSN09/966954和USSN09/966961中有描述，两者都是在2001年9月26日提出的申请。
苯并-稠合和聚苯并稠合的并苯的详细说明可以在现有技术例如NIST特刊922“多环芳香烃结构索引”(美国政府出版局，Sander and Wise出版(1997))中找到。
当半导体层含有第一半导体材料和第二半导体材料时，例如在CMOS电路设计中，两种半导体材料都可以是无机的，或至少一种(或两种)半导体材料可以是有机的(见例如美国专利5625199)。CMOS电路设计的有用的材料包括上述列出的半导体材料。优选的是，至少一种半导体材料包含并五苯、取代的并五苯、或无定形硅，更优选的是，一种半导体材料是无定形硅，而另一半导体材料是并五苯或取代的并五苯。
实施例
本发明的目的和优点在下面的实施例中进一步说明。但是，这些实施例所示的具体材料及其用量和其他条件以及细节，不应当理解为限制本发明。采用干膜光致抗蚀剂制备具有一系列肋条的障板，所述肋条限定孔。障板肋条的制作包括：将2层100微米的干膜抗蚀剂(Shipley Laminar5040，购自Shipley公司，L.L.C.，455Forest大街，Marlborough，马萨诸塞州)叠压到热氧化硅片上，并通过合适的光刻障板将抗蚀剂UV曝光。然后，根据制造商的说明书，加工曝光后的抗蚀剂。所形成的肋条的高度和宽度约为190和135微米，肋条的中心-中心的间距约为300微米。
障板形成于基材上。基材包含单晶<100>定向的硅片的氧化硅面(购自加利弗尼亚州San Jose的硅谷微电子公司)，它的前表面上具有1000埃的高温热氧化硅层，在硅片的背面上具有5000埃的铝金属蒸气沉积层。将具有1mm的线条和间隔的金属箔障板放置到干膜障板的顶部，使线条垂直于肋条，来限定分隔的晶体管。接着，将源电极和漏极(Au)以这样的方式通过成角度蒸发来沉积到被障板住的片的氧化硅层上：首先沉积一个电极器件，将被障板住的片旋转180°，并沉积另一个电极器件。调整角度以便提供源电极与漏极之间的约20微米的沟道长度。沉积半导体层之前，在室温下将形成的样品暴露于六甲基二硅氮烷(HMDS)达10分钟。
在减压、恒定氮气流吹扫下，采用一个3区的炉子(Thermolyne 79500管式炉，购自爱荷华州Dubuque的Barnstead Thermolyne公司)纯化并五苯(购自Aldrich化学公司)。在真空(约10-6托(或1.33×10-4帕))下，将纯化后的并五苯通过升华作用，沉积到保持在65℃的HMDS处理过的样品表面(即：源电极和漏极及其它们之间的空隙)上达400埃厚度。
在室温下，在空气中，采用本行业内已知的技术，测试所形成薄膜晶体管(TFT)的晶体管性能，所述晶体管具有铝层作为共用栅极，所述已知的技术例如在S.M.Sze所著的《半导体器件物理》(John Wiley and Sons出版社出版、第442页，纽约1981)中有描述。例如，漏电流ID与漏电压VD的曲线，在栅-源偏压量为0V-60V时，表明TFT是完全起作用的。使用半导体参数分析仪(型号4145A，购自加利弗尼亚州San Jose的Hewlett-Packard)。
不脱离本发明的范围和精神，普通技术人员能够明显看出本发明的各种变化和改变。应当明白，本发明不局限于上述的具体实施例和实施方式，本发明的范围仅由所附的权利要求书所限定。

Claims (49)

1.一种晶体管的制造方法，它包括：
将源电极和漏极零件通过固定障板内的单孔沉积到基材上，所述孔具有至少两条对边，其中所述零件的形状由所述孔与源材料相对于基材的位置所确定。
2.如权利要求1所述的方法，其中所述的基材是柔性的。
3.如权利要求1所述的方法，其中所述的障板是活动的。
4.如权利要求3所述的方法，其中所述的可拆障板能够重复使用。
5.如权利要求1所述的方法，其中所述的障板永久地附着于基材上。
6.如权利要求1所述的方法，它还包括：将栅极和栅介质零件通过所述单孔进行沉积。
7.如权利要求1所述的方法，它还包括：将半导体层通过所述单孔进行沉积。
8.如权利要求7所述的方法，其中所述的半导体层是有机的。
9.如权利要求8所述的方法，其中所述的源电极和漏极零件沉积到所述半导体层的顶部。
10.如权利要求8所述的方法，其中所述的半导体层含有并五苯或取代的并五苯。
11.如权利要求7所述的方法，其中所述的半导体层是无机的。
12.如权利要求11所述的方法，其中所述的半导体层含有无定形硅。
13.一种器件的制造方法，它包括：
在基材上形成栅极、栅介质、源电极和漏极零件，并通过固定障板内的单孔沉积第一半导体材料和第二半导体材料，所述孔具有至少两条对边，这样使得每个所述半导体材料的至少一部分不重叠到另一半导体材料上。
14.如权利要求13所述的方法，其中所述的基材是柔性的。
15.如权利要求13所述的方法，其中所述的第一半导体材料和第二半导体材料两者都是无机的。
16.如权利要求13所述的方法，其中所述的半导体材料中的至少一种是有机的。
17.如权利要求16所述的方法，其中所述的半导体材料中的一种包含并五苯或取代的并五苯。
18.如权利要求13所述的方法，其中所述的半导体中的至少一种包含无定形硅。
19.如权利要求13所述的方法，其中所述的第一半导体材料是无定形硅，所述第二半导体材料是并五苯。
20.如权利要求1所述的方法，其中所述的源电极和漏极零件从一个或多个源进行沉积，所述源的位置是：相对于基材呈一个或多个角度，这样使得形成的零件之间有间隙。
21.如权利要求20所述的方法，其中所述的源电极和漏极零件从一个单源这样沉积：在每个电极零件的沉积之间，相对于源移动基材。
22.如权利要求20所述的方法，其中所述的源电极和漏极零件从位于所述孔的相对边上的不同源进行沉积。
23.如权利要求1所述的方法，其中所述孔的底部比顶部宽。
24.如权利要求6所述的方法，其中所述的栅介质零件从一个或多个相对于基材定位的源进行沉积，使得所述栅介质零件覆盖的区域比栅极零件覆盖的区域大。
25.如权利要求1所述的方法，其中所述的许多晶体管都沉积在一个基材上。
26.如权利要求25所述的方法，它还包括：连接所述许多晶体管，来形成一个电路。
27.一种制件，它包含：栅极、栅介质、源电极、漏极零件、半导体层、基材和包含孔的障板；
其中所述的障板永久附着于所述基材上，所述源电极和漏极零件由所述孔确定。
28.如权利要求27所述的制件，其中所述的基材是柔性的。
29.如权利要求27所述的制件，其中所述的半导体层是有机的。
30.如权利要求27所述的制件，其中所述的半导体层是无机的。
31.如权利要求29所述的制件，其中所述的半导体层包含并五苯或取代的并五苯。
32.如权利要求30所述的制件，其中所述的半导体层包含无定形硅。
33.如权利要求29所述的制件，它在所述半导体层顶部上具有源电极和漏极零件。
34.一种制件，它包含：栅极、栅介质、源电极、漏极零件、第一半导体零件、第二半导体零件、基材和包含孔的障板；
其中所述的障板永久附着于所述基材上，所述半导体零件由所述孔确定，每个所述半导体零件的至少一部分不重叠到另一半导体零件上。
35.如权利要求34所述的制件，其中所述的基材是柔性的。
36.如权利要求34所述的制件，其中所述的第一半导体零件和第二半导体零件两者都是无机的。
37.如权利要求34所述的制件，其中所述的半导体零件中的至少一种是有机的。
38.如权利要求37所述的制件，其中所述半导体零件中的至少一种包含并五苯或取代的并五苯。
39.如权利要求34所述的制件，其中所述半导体零件中的至少一种包含无定形硅。
40.如权利要求27所述的制件，其中所述孔的底部比顶部宽。
41.如权利要求27所述的制件，其中所述栅介质零件完全覆盖栅极零件。
42.一种射频识别标记，它包含权利要求27所述的制件。
43.一种射频识别标记，它包含权利要求34所述的制件。
44.一种传感器件，它包含权利要求27所述的制件。
45.一种传感器件，它包含权利要求34所述的制件。
46.一种显示器，它包含权利要求27所述的制件。
47.一种显示器，它包含权利要求34所述的制件。
48.如权利要求27所述的制件，其中所述的制件是集成电路。
49.如权利要求34所述的制件，其中所述的制件是集成电路。
CNB038098725A 2002-05-02 2003-04-17 晶体管的制造方法 Expired - Fee Related CN100372082C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/137,562 US6667215B2 (en) 2002-05-02 2002-05-02 Method of making transistors
US10/137,562 2002-05-02

Publications (2)

Publication Number Publication Date
CN1650409A true CN1650409A (zh) 2005-08-03
CN100372082C CN100372082C (zh) 2008-02-27

Family

ID=29269106

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038098725A Expired - Fee Related CN100372082C (zh) 2002-05-02 2003-04-17 晶体管的制造方法

Country Status (9)

Country Link
US (2) US6667215B2 (zh)
EP (1) EP1502295B1 (zh)
JP (1) JP4426438B2 (zh)
KR (1) KR20040105251A (zh)
CN (1) CN100372082C (zh)
AT (1) ATE442673T1 (zh)
AU (1) AU2003226425A1 (zh)
DE (1) DE60329177D1 (zh)
WO (1) WO2003094219A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103270581A (zh) * 2010-12-22 2013-08-28 三菱化学株式会社 场效应晶体管、其制造方法及具有该场效应晶体管的电子器件
CN109844164A (zh) * 2017-09-27 2019-06-04 应用材料公司 用于掩蔽基板的掩模布置、用于处理基板的设备及其方法

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030151118A1 (en) * 2002-02-14 2003-08-14 3M Innovative Properties Company Aperture masks for circuit fabrication
US6897164B2 (en) * 2002-02-14 2005-05-24 3M Innovative Properties Company Aperture masks for circuit fabrication
US6821348B2 (en) * 2002-02-14 2004-11-23 3M Innovative Properties Company In-line deposition processes for circuit fabrication
ES2284738T3 (es) * 2002-03-19 2007-11-16 Scheuten Glasgroep Conexion en serie autoajustable de capas delgadas y gruesas y procedimiento de fabricacion.
EP1357602A1 (de) * 2002-03-19 2003-10-29 Scheuten Glasgroep Selbstjustierende Serienverschaltung von Dünnschichten und Verfahren zur Herstellung
DE10212878B4 (de) * 2002-03-22 2007-11-29 Qimonda Ag Halbleiterschaltungsanordnung und Halbleiterspeichereinrichtung
US6784017B2 (en) * 2002-08-12 2004-08-31 Precision Dynamics Corporation Method of creating a high performance organic semiconductor device
JP2004319964A (ja) * 2003-03-28 2004-11-11 Mitsubishi Electric Corp 半導体装置及びその製造方法
US7556982B2 (en) * 2003-08-07 2009-07-07 Uchicago Argonne, Llc Method to grow pure nanocrystalline diamond films at low temperatures and high deposition rates
US7459839B2 (en) * 2003-12-05 2008-12-02 Zhidan Li Tolt Low voltage electron source with self aligned gate apertures, and luminous display using the electron source
US7078937B2 (en) 2003-12-17 2006-07-18 3M Innovative Properties Company Logic circuitry powered by partially rectified ac waveform
US7772063B2 (en) * 2004-08-11 2010-08-10 Identifi Technologies, Inc. Reduced-step CMOS processes for low-cost radio frequency identification devices
KR101090250B1 (ko) * 2004-10-15 2011-12-06 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
ATE518259T1 (de) * 2004-11-09 2011-08-15 Creator Technology Bv Selbstausgerichtetes verfahren zur herstellung organischer transistoren
US20060105550A1 (en) * 2004-11-17 2006-05-18 Manish Sharma Method of depositing material on a substrate for a device
DE102004059467A1 (de) * 2004-12-10 2006-07-20 Polyic Gmbh & Co. Kg Gatter aus organischen Feldeffekttransistoren
US20060128165A1 (en) * 2004-12-13 2006-06-15 3M Innovative Properties Company Method for patterning surface modification
JP4938984B2 (ja) * 2005-02-02 2012-05-23 独立行政法人理化学研究所 トップコンタクト型電界効果トランジスタの製造方法およびトップコンタクト型電界効果トランジスタ
KR20060104092A (ko) * 2005-03-29 2006-10-09 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
US7410907B2 (en) * 2005-03-31 2008-08-12 Lucent Technologies Inc. Fabricating integrated devices using embedded masks
EP1727219B1 (en) 2005-05-25 2014-05-07 Samsung SDI Germany GmbH Organic thin film transistor and method for producing the same
US7615501B2 (en) * 2005-08-11 2009-11-10 3M Innovative Properties Company Method for making a thin film layer
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
US8414962B2 (en) 2005-10-28 2013-04-09 The Penn State Research Foundation Microcontact printed thin film capacitors
JP4722679B2 (ja) * 2005-11-11 2011-07-13 日本電信電話株式会社 電極の製造方法及び素子の製造方法
US20080187651A1 (en) * 2006-10-24 2008-08-07 3M Innovative Properties Company Conductive ink formulations
US20080171422A1 (en) * 2007-01-11 2008-07-17 Tokie Jeffrey H Apparatus and methods for fabrication of thin film electronic devices and circuits
US7960708B2 (en) * 2007-03-13 2011-06-14 University Of Houston Device and method for manufacturing a particulate filter with regularly spaced micropores
WO2008117362A1 (ja) * 2007-03-23 2008-10-02 Pioneer Corporation 有機トランジスタ及びその製造方法
JP2010532096A (ja) * 2007-06-28 2010-09-30 スリーエム イノベイティブ プロパティズ カンパニー ゲート構造体を形成する方法
US20090111086A1 (en) * 2007-10-18 2009-04-30 Katz Howard E Kit for facile deposition and evaluation of semiconductor devices
KR20100054630A (ko) * 2008-11-14 2010-05-25 엘지디스플레이 주식회사 유기 박막 트랜지스터와 이의 제조방법 그리고 이를 이용한표시장치
US9625878B2 (en) 2009-03-10 2017-04-18 Drexel University Dynamic time multiplexing fabrication of holographic polymer dispersed liquid crystals for increased wavelength sensitivity
WO2010117021A1 (ja) * 2009-04-10 2010-10-14 三菱化学株式会社 電界効果トランジスタ、その製造方法及びそれを用いた電子デバイス
US9752932B2 (en) * 2010-03-10 2017-09-05 Drexel University Tunable electro-optic filter stack
US10008443B2 (en) 2012-04-30 2018-06-26 California Institute Of Technology Implant device
WO2013165599A1 (en) * 2012-04-30 2013-11-07 California Institute Of Technology High-lead count implant device and method of making the same
US9781842B2 (en) 2013-08-05 2017-10-03 California Institute Of Technology Long-term packaging for the protection of implant electronics
US10274819B2 (en) * 2015-02-05 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. EUV pellicle fabrication methods and structures thereof
WO2017040302A1 (en) * 2015-08-28 2017-03-09 California Institute Of Technology Implant device and method of making the same
CN108735915B (zh) * 2017-04-14 2021-02-09 上海视涯技术有限公司 用于oled蒸镀的荫罩及其制作方法、oled面板的制作方法

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US151118A (en) * 1874-05-19 Improvement in carrbkakes
US195929A (en) * 1877-10-09 Improvement in take-ups for knitting-machines
US150384A (en) * 1874-04-28 Improvement in valve-motions
US100779A (en) * 1870-03-15 Improved animal-trap
US152691A (en) * 1874-06-30 Improvement in ironing-boards
US105365A (en) * 1870-07-12 Improvement in corn-planter
US3851379A (en) * 1973-05-16 1974-12-03 Westinghouse Electric Corp Solid state components
US4065781A (en) * 1974-06-21 1977-12-27 Westinghouse Electric Corporation Insulated-gate thin film transistor with low leakage current
NL7413977A (nl) * 1974-10-25 1976-04-27 Philips Nv Aanbrengen van een geleiderlaagpatroon met op een geringe onderlinge afstand gelegen delen, in het bijzonder bij de vervaardiging van half- geleiderinrichtingen.
JPS52147063A (en) * 1976-06-02 1977-12-07 Toshiba Corp Semiconductor electrode forming method
JPS5462984A (en) * 1978-09-22 1979-05-21 Hitachi Ltd Masking deposition method
US4262296A (en) * 1979-07-27 1981-04-14 General Electric Company Vertical field effect transistor with improved gate and channel structure
DE3128982C2 (de) * 1981-07-22 1985-12-12 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung mindestens eines Josephson-Tunnelelementes
US4469719A (en) * 1981-12-21 1984-09-04 Applied Magnetics-Magnetic Head Divison Corporation Method for controlling the edge gradient of a layer of deposition material
DE3604368A1 (de) * 1985-02-13 1986-08-14 Sharp K.K., Osaka Verfahren zur herstellung eines duennfilm-transistors
US4776868A (en) * 1985-09-09 1988-10-11 Corning Glass Works Lenses and lens arrays
US4679311A (en) * 1985-12-12 1987-07-14 Allied Corporation Method of fabricating self-aligned field-effect transistor having t-shaped gate electrode, sub-micron gate length and variable drain to gate spacing
US4883770A (en) * 1986-09-19 1989-11-28 Hewlett-Packard Company Selective NIPI doping super lattice contacts and other semiconductor device structures formed by shadow masking fabrication
JPS63172121A (ja) * 1987-01-09 1988-07-15 Matsushita Electric Ind Co Ltd 液晶表示パネルの製造法
JP2813428B2 (ja) * 1989-08-17 1998-10-22 三菱電機株式会社 電界効果トランジスタ及び該電界効果トランジスタを用いた液晶表示装置
FR2662290B1 (fr) 1990-05-15 1992-07-24 France Telecom Procede de realisation d'un ecran d'affichage a matrice active et a condensateurs de stockage et ecran obtenu par ce procede.
GB9114018D0 (en) 1991-06-28 1991-08-14 Philips Electronic Associated Thin-film transistor manufacture
US5294870A (en) 1991-12-30 1994-03-15 Eastman Kodak Company Organic electroluminescent multicolor image display device
US5294869A (en) 1991-12-30 1994-03-15 Eastman Kodak Company Organic electroluminescent multicolor image display device
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
CN1095204C (zh) * 1993-03-12 2002-11-27 株式会社半导体能源研究所 半导体器件和晶体管
US5641611A (en) 1995-08-21 1997-06-24 Motorola Method of fabricating organic LED matrices
US5625199A (en) 1996-01-16 1997-04-29 Lucent Technologies Inc. Article comprising complementary circuit with inorganic n-channel and organic p-channel thin film transistors
US5612228A (en) * 1996-04-24 1997-03-18 Motorola Method of making CMOS with organic and inorganic semiconducting region
US6037712A (en) 1996-06-10 2000-03-14 Tdk Corporation Organic electroluminescence display device and producing method thereof
JP2833605B2 (ja) * 1997-02-07 1998-12-09 日本電気株式会社 発光ディスプレイの製造方法
JP3999837B2 (ja) 1997-02-10 2007-10-31 Ｔｄｋ株式会社 有機エレクトロルミネッセンス表示装置
US5946551A (en) * 1997-03-25 1999-08-31 Dimitrakopoulos; Christos Dimitrios Fabrication of thin film effect transistor comprising an organic semiconductor and chemical solution deposited metal oxide gate dielectric
JPH10319870A (ja) * 1997-05-15 1998-12-04 Nec Corp シャドウマスク及びこれを用いたカラー薄膜ｅｌ表示装置の製造方法
AU751935B2 (en) * 1998-06-19 2002-08-29 Mathias Bonse An integrated inorganic/organic complementary thin-film transistor circuit and a method for its production
KR100451381B1 (ko) * 1998-07-30 2005-06-01 엘지.필립스 엘시디 주식회사 박막트랜지스터및그제조방법
GB9817745D0 (en) 1998-08-15 1998-10-14 Philips Electronics Nv Manufacture of electronic devices comprising thin-film circuit elements
JP2000132762A (ja) 1998-10-27 2000-05-12 Matsushita Electric Works Ltd 受光量表示ユニット付き光電式分離型感知器及び波形確認端子ユニット付き光電式分離型感知器
US6384529B2 (en) 1998-11-18 2002-05-07 Eastman Kodak Company Full color active matrix organic electroluminescent display panel having an integrated shadow mask
AU7137800A (en) 1999-07-21 2001-02-13 E-Ink Corporation Preferred methods for producing electrical circuit elements used to control an electronic display
JP4053209B2 (ja) 2000-05-01 2008-02-27 三星エスディアイ株式会社 有機ｅｌディスプレイの製造方法
JP2002050764A (ja) * 2000-08-02 2002-02-15 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、アレイ基板、液晶表示装置、有機ｅｌ表示装置およびその製造方法
US6791258B2 (en) 2001-06-21 2004-09-14 3M Innovative Properties Company Organic light emitting full color display panel
US20030097010A1 (en) 2001-09-27 2003-05-22 Vogel Dennis E. Process for preparing pentacene derivatives
AU2002327747A1 (en) 2001-09-27 2003-04-07 3M Innovative Properties Company Substituted pentacene semiconductors
US6821348B2 (en) 2002-02-14 2004-11-23 3M Innovative Properties Company In-line deposition processes for circuit fabrication
US6897164B2 (en) 2002-02-14 2005-05-24 3M Innovative Properties Company Aperture masks for circuit fabrication
US20030151118A1 (en) 2002-02-14 2003-08-14 3M Innovative Properties Company Aperture masks for circuit fabrication

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103270581A (zh) * 2010-12-22 2013-08-28 三菱化学株式会社 场效应晶体管、其制造方法及具有该场效应晶体管的电子器件
CN109844164A (zh) * 2017-09-27 2019-06-04 应用材料公司 用于掩蔽基板的掩模布置、用于处理基板的设备及其方法
CN109844164B (zh) * 2017-09-27 2021-05-25 应用材料公司 用于掩蔽基板的掩模布置、用于处理基板的设备及其方法

Also Published As

Publication number Publication date
JP4426438B2 (ja) 2010-03-03
EP1502295A1 (en) 2005-02-02
KR20040105251A (ko) 2004-12-14
US6667215B2 (en) 2003-12-23
DE60329177D1 (de) 2009-10-22
WO2003094219A1 (en) 2003-11-13
ATE442673T1 (de) 2009-09-15
US6806520B2 (en) 2004-10-19
AU2003226425A1 (en) 2003-11-17
US20040106262A1 (en) 2004-06-03
EP1502295B1 (en) 2009-09-09
JP2005531131A (ja) 2005-10-13
US20030207505A1 (en) 2003-11-06
CN100372082C (zh) 2008-02-27

Similar Documents

Publication Publication Date Title
CN100372082C (zh) 晶体管的制造方法
US6844579B2 (en) Organic device including semiconducting layer aligned according to microgrooves of photoresist layer
EP1878066A1 (en) Polymeric gate dielectrics for thin film transistors
JP2003258265A (ja) 有機薄膜トランジスタ
JP2006332661A (ja) 有機薄膜トランジスタ及びその製造方法と有機薄膜トランジスタを備えた有機電界発光表示装置
US20110284949A1 (en) Vertical transistor and a method of fabricating the same
JP2006332660A (ja) 有機薄膜トランジスタ及びその製造方法、これを備えた有機電界発光表示装置
CN102263202A (zh) 薄膜晶体管、薄膜晶体管制造方法和电子装置
WO2005020343A1 (en) Method for sealing thin film transistors
JP6887806B2 (ja) 薄膜トランジスタおよびその製造方法
EP2110856A1 (en) Thin film semiconductor device fabrication method and thin film semiconductor device
JP5401727B2 (ja) 有機薄膜トランジスタ及びその製造方法
US20060044500A1 (en) Organic thin film, method of producing the same, and field effect transistor using the same
TWI297553B (zh)
CN100505186C (zh) 垂直薄膜晶体管的制造方法
JP2004063975A (ja) 電界効果トランジスタ
US7816675B2 (en) Organic thin film transistor comprising gate electrode of nanocrystalline conductive carbon layer, fabrication method thereof, and organic semiconductor device comprising the same
CN102655216A (zh) 一种有机场效应晶体管结构及其制备方法
JP2007234974A (ja) 有機薄膜トランジスタ
TWI813813B (zh) 包括有機半導體材料之薄膜電晶體
US7651739B2 (en) Surface treatment method of fiber reinforced plastic substrate
JP2004320006A (ja) 有機薄膜トランジスタおよびその製造方法
EP2301090A1 (en) Method to control deposition of organic molecules and organic electronic device
Jo et al. Fabrication of Organic Thin Film Transistor (OTFT) Array by Using Nanoprinting Process
CN101083303A (zh) 一种基于模版制备各向异性有机场效应管的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080227

Termination date: 20170417

CF01 Termination of patent right due to non-payment of annual fee