CN1645595A - 半导体器件的制造方法 - Google Patents
半导体器件的制造方法 Download PDFInfo
- Publication number
- CN1645595A CN1645595A CN200510004644.9A CN200510004644A CN1645595A CN 1645595 A CN1645595 A CN 1645595A CN 200510004644 A CN200510004644 A CN 200510004644A CN 1645595 A CN1645595 A CN 1645595A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- zone
- mos transistor
- semiconductor substrate
- low concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 90
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 239000012535 impurity Substances 0.000 claims abstract description 151
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 39
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 239000002019 doping agent Substances 0.000 claims description 14
- 230000007423 decrease Effects 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 24
- 238000004380 ashing Methods 0.000 description 23
- 239000003513 alkali Substances 0.000 description 15
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- 230000006866 deterioration Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种半导体器件的制造方法，能抑制结深浅的LDD区域的杂质浓度的降低。具有在半导体衬底上形成的多个MOS晶体管的半导体器件的制造方法，包括：在上述半导体衬底上，分别与上述多个MOS晶体管相对应地形成多个栅极电极构造的工序；以及按上述多个MOS晶体管的LDD区域的结深度深的顺序，在上述多个栅极电极构造的两侧，在上述半导体衬底的表面内形成LDD区域的工序。
Description
技术领域
本发明涉及一种半导体器件的制造方法，特别涉及包括具有LLD(Lightly Doped Drain)构造的MOS(Metal Oxide Semiconductor)晶体管的半导体器件的制造方法。
背景技术
随着半导体集成电路的高集成化及缩小化，要求抑制设置在半导体集成电路中的MOS晶体管的短沟道效应及提高其驱动能力，因此一般在MOS晶体管中采用LDD构造。
LDD构造是在源极区域及漏极区域的端部设置了低浓度的杂质区域(LDD区域)。一般来讲，在栅极电极的侧壁绝缘膜形成前，预先以栅极电极为掩膜离子注入低浓度的杂质，由此形成该LDD区域。
但是，有时在同一半导体衬底上形成LDD区域的结深不同的多个MOS晶体管。这是因为在半导体集成电路内使用多个电源电压的情况下，各MOS晶体管所要求的可靠性不同等缘故。这样在同一半导体衬底上形成LDD区域的结深不同的多个MOS晶体管的情况下，在上述半导体衬底上使抗蚀剂膜图形化，使得露出具有预定结深的MOS晶体管的形成预定区域，并进行杂质的离子注入。之后，剥离上述抗蚀剂膜。并且，每形成具有不同结深的MOS晶体管的LDD区域，都反复进行这些工序。
抗蚀剂膜的剥离工序，用例如灰化(ashing)和碱清洗来进行。实施该灰化工序时，半导体衬底表面被氧化，在半导体衬底表面形成SiO2膜。此时，LDD区域内的杂质被输入SiO2膜中。在该状态下，如果进行碱清洗，则SiO2膜将被腐蚀。这样，被输入SiO2膜中的杂质丧失，结果是LDD区域内的杂质丧失。
在LDD区域的结深比较深的情况下，即使在抗蚀剂膜的剥离工序中发生了杂质的丧失，丧失量相对于整体的注入量也是可以忽略的水平。这样，在杂质的离子注入后，不必考虑进行多少次的抗蚀剂膜的剥离工序。因此，在用于形成具有结深比较深的LDD区域之中的最浅的结深的LDD区域的离子注入后，反复进行用于形成具有更深结深的LDD区域的离子注入，这样的处理是允许的。
但是，在形成例如结深小于或等于30nm的LDD区域的情况下，离子注入杂质的位置接近半导体衬底表面。这样，如果在用于形成结深浅的LDD区域的离子注入之后，反复进行用于形成结深度深的LDD区域的离子注入，则注入半导体衬底的杂质减少进行了抗蚀剂膜的剥离工序的量。
这样，如果杂质从结深浅的LDD区域丧失，则LDD区域的电阻值增加。由此，存在具有LDD区域的MOS晶体管的驱动能力劣化这样的问题。这在LDD区域的杂质是低浓度的情况下更是严重。
【非专利文献1】K.OHUCHI et al.，Ultrashallow JunctionFormation for Sub-100nm Complementary Metal-Oxide-SemiconductorField-Effect Transistor by Controlling Enhanced Diffusion，Jpn.J.Appl.Phys.Vol.40(2001)，pp.2701-2705，April 2001
发明内容
本发明是鉴于上述问题而做出的，目的在于提供半导体器件的制造方法，通过抑制结深浅的LDD区域的杂质浓度的降低，能抑制伴随杂质浓度的降低而产生的LDD区域的电阻值的增加及MOS晶体管的驱动能力的劣化。
为了达到上述目的，本发明的第1方案所涉及的半导体器件的制造方法，是具有在半导体衬底上形成的多个MOS晶体管的半导体器件的制造方法，包括以下工序：在上述半导体衬底上，分别与上述多个MOS晶体管相对应地形成多个栅极电极构造的工序；以及按上述多个MOS晶体管的LDD区域的结深度深的顺序，在上述多个栅极电极构造的两侧在上述半导体衬底的表面内形成LDD区域的工序。
另外，本发明的第2方案所涉及的半导体器件的制造方法，是具有在半导体衬底上形成的多个MOS晶体管的半导体器件的制造方法，包括以下工序：在上述半导体衬底上，分别与上述多个MOS晶体管相对应地形成多个栅极电极构造的工序；以及按在上述多个MOS晶体管的LDD区域内的注入杂质浓度的峰值深度由深到浅的顺序，在上述多个栅极电极构造的两侧在上述半导体衬底的表面内形成LDD区域的工序。
发明的效果如下：
根据本发明，能提供通过抑制结深浅的LDD区域的杂质浓度的降低，能抑制伴随杂质浓度的降低而产生的LDD区域的电阻值的增加及MOS晶体管的驱动能力的劣化的半导体器件的制造方法。
附图说明
图1是表示本发明的第1实施方式所涉及的半导体器件的主要部分的剖面图。
图2是用于说明图1所示的半导体器件的制造工序的剖面图。
图3是用于说明接着图2的制造工序的剖面图。
图4是用于说明接着图3的制造工序的剖面图。
图5是表示图4所示的低浓度杂质区域10及直通氧化膜13的主要部分的剖面图。
图6是用于说明接着图5的制造工序的剖面图。
图7是用于说明接着图6的制造工序的剖面图。
图8是用于说明接着图7的制造工序的剖面图。
图9是用于说明接着图8的制造工序的剖面图。
图10是用于说明接着图9的制造工序的剖面图。
图11是用于说明接着图10的制造工序的剖面图。
图12是用于说明接着图11的制造工序的剖面图。
图13是表示本发明的第2实施方式所涉及半导体器件的主要部分的剖面图。
图14是表示低浓度杂质区域50和低浓度杂质区域60的注入杂质浓度的峰值深度的图。
图15是用于说明图13所示的半导体器件的制造工序的主要部分的剖面图。
图16是用于说明接着图15的制造工序的剖面图。
图17是用于说明接着图16的制造工序的剖面图。
图18是用于说明接着图17的制造工序的剖面图。
图19是用于说明接着图18的制造工序的剖面图。
图20是用于说明接着图19的制造工序的剖面图。
图21是用于说明接着图20的制造工序的剖面图。
具体实施方式
以下，参考附图说明本发明的实施方式。在以下的说明中，对于具有同一功能及结构的结构要素，赋予同一符号，只在需要的情况下进行重复说明。
(第1实施方式)
图1是本发明的第1实施方式所涉及的半导体器件的主要部分，是示出了形成深源极及深漏极前的低浓度杂质区域的剖面图。该低浓度杂质区域的一部分，之后成为低浓度杂质区域。
在本实施方式中，结深不同的低浓度杂质区域10、20、30及40形成在同一半导体衬底(例如，Si衬底)1上。结深满足10＞20＞30＞40的关系。
在半导体衬底1表面，为了分离形成各MOS晶体管的元件区域14、24、34、44，用例如STI(Shallow Trench Isolation：浅沟槽隔离)法形成了元件分离区域2。由此，形成元件区域14、24、34、44。元件分离区域2由例如SiO2构成。在元件区域14上，间隔着栅极绝缘膜11设置有栅极电极12。同样，在元件区域24、34、44上间隔着21、31、41分别设置有栅极电极22、32、42。栅极绝缘膜11、21、31、41由例如SiO2构成。栅极电极12、22、32、42由例如多晶硅构成。
在栅极电极12两侧的半导体衬底1表面内，设置有低浓度杂质区域10。在元件区域14表面和栅极电极12上及两侧壁，设置有直通氧化膜(through-oxide-film)13。该直通氧化膜13由例如SiO2构成。同样，在元件区域24、34、44，分别设置有低浓度杂质区域20、30、40和直通氧化膜23、33、43。由此构成图1所示的半导体器件。
接着，参考图2～图11说明图1所示的半导体器件的制造方法。
在图2中，用例如STI法在半导体衬底1上形成元件分离区域2。由此形成元件区域14、24、34、44。在元件区域14、24、34、44上分别形成栅极绝缘膜11、21、31、41。在栅极绝缘膜11、21、31、41之上分别形成由多晶硅构成的栅极电极12、22、32、42。该栅极绝缘膜和栅极电极分别通过用例如光刻法来图形化成所要的形状而形成。而且，栅极电极也可以是由非晶硅等形成的伪栅极电极。该伪栅极电极可以在例如扩散层形成后置换成金属栅极电极。
接着，在图3中，通过用热氧化法对半导体衬底1表面进行氧化，形成直通氧化膜13、23、33、43。即，直通氧化膜13、23、33、43由SiO2构成。这些直通氧化膜，用于防止在将杂质离子注入到半导体衬底1中时，上述杂质离子从半导体衬底1表面向外部丧失。
接着，在图4中，在半导体衬底1上涂敷抗蚀剂膜15。然后，为了将用于形成结深最深的低浓度杂质区域10的元件区域14露出来，使抗蚀剂膜15图形化。接着，以抗蚀剂膜15为掩膜，对元件区域14离子注入杂质。在此，在形成N型MOS晶体管时，用As(砷)做N型杂质。另外，在形成P型MOS晶体管时，用B(硼)做N型杂质。
图5是表示图4所示的低浓度杂质区域10及直通氧化膜13的主要部分的剖面图。在图6中，使抗蚀剂膜15灰化。作为该灰化的方法，例如，对氧进行等离子分解而产生激活的氧原子及臭氧，并将它们输送到半导体衬底1，进行抗蚀剂15的刻蚀。通过该灰化工序，低浓度杂质区域10上的直通氧化膜13的膜厚，比灰化工序之前厚。这样，低浓度杂质区域10内的杂质取被入到直通氧化膜13中。
接着，在图7中，对半导体衬底1表面进行湿法清洗。该湿法清洗，例如通过使用了碱性液体(例如，NC2类的液体)的碱清洗来进行。通过该碱清洗工序，低浓度杂质区域10上的直通氧化膜13的一部分被刻蚀。由此，输入到直通氧化膜13中的杂质丧失。即，低浓度杂质区域10内的杂质丧失。
通过该灰化工序和碱清洗工序，元件区域24、34、44表面也同样地被刻蚀与元件区域14表面的一部分被刻蚀的量相同的量。但是，由于在元件区域24、34、44内杂质未被注入，因此杂质未丧失。
接着，形成结深第2深的低浓度杂质区域20。低浓度杂质区域20的形成工序，与上述的低浓度杂质区域10的形成工序相同，因此省略说明及附图。通过低浓度杂质区域20形成工序中的灰化工序和碱清洗工序，元件区域14、24、34、44表面的一部分被刻蚀。由此，低浓度杂质区域10及20内的杂质丧失。但是，在元件区域34、44内，杂质未被注入，因此杂质未丧失。
接着，形成结深第3深的低浓度杂质区域30。低浓度杂质区域30的形成工序，与上述的低浓度杂质区域10的形成工序相同，因此省略说明及附图。而且，通过低浓度杂质区域30形成工序中的灰化工序和碱清洗工序，元件区域14、24、34、44表面的一部分被刻蚀。由此，低浓度杂质区域10、20、30内的杂质丧失。但是，在元件区域44内，杂质未注入，因此杂质未丧失。
接着，在图8中，在半导体衬底1上涂敷抗蚀剂膜45。然后，为了将用于形成结深最浅的低浓度杂质区域40的元件区域44露出来，对抗蚀剂膜45进行图形化。接着，以抗蚀剂膜45为掩膜，将杂质离子注入元件区域44。
图9是表示图8所示的低浓度杂质区域40及直通氧化膜43的主要部分的图。在图10中，对抗蚀剂膜45进行灰化。该灰化的方法与抗蚀剂膜15的灰化相同。通过该灰化工序，低浓度杂质区域40上的直通氧化膜43的膜厚比灰化工序之前厚。由此，低浓度杂质区域40内的杂质被输入到直通氧化膜43中。
接着，在图11中，对半导体衬底1表面进行上述碱清洗。通过该碱清洗工序，低浓度杂质区域40上的直通氧化膜43的一部分被刻蚀。由此，被输入到直通氧化膜43中的杂质丧失。即，低浓度杂质区域40内的杂质丧失。对于低浓度杂质区域10、20、30，也同样地丧失杂质。
之后，形成深源极区域及深漏极区域。具体地讲，在图12中，在栅极电极12、22、32、42的两侧壁，分别形成栅极侧壁绝缘膜16、26、36、46。在图12中省略了直通氧化膜的图示。然后，以栅极侧壁绝缘膜16、26、36、46为掩膜，分别离子注入杂质。由此，被栅极侧壁绝缘膜16、26、36、46掩蔽的低浓度杂质区域10、20、30、40的一部分变成LDD区域10a、20a、30a、40a。并且，上述离子注入了杂质的区域，成为结深比LDD区域深的深源极区域和深漏极区域10b、20b、30b、40b。
在用这种制造方法制造的半导体器件中，能使形成了结深最浅的低浓度杂质区域40之后的抗蚀剂剥离工序为一次。由此，能将低浓度杂质区域40内的杂质的丧失量抑制到最低限度。结果是能抑制结深最浅的低浓度杂质区域40的电阻值的增加。
通过抗蚀剂剥离工序，低浓度杂质区域上的半导体衬底1表面的位置变低。这是由于通过抗蚀剂剥离工序所包含的灰化工序和碱清洗工序，低浓度杂质区域上的半导体衬底1表面(具体地讲，被氧化了的半导体衬底1的一部分)被刻蚀的缘故。在结深最深的低浓度杂质区域10中，进行4次抗蚀剂剥离处理。因此，通过4次抗蚀剂剥离处理，半导体衬底1表面的位置进一步降低，低浓度杂质区域10内的杂质丧失。但是，由于低浓度杂质区域10的结深度深，因此由低浓度杂质区域10的电阻值的增加而对半导体器件的特性的影响减少。这样，不会产生这样的问题：具有低浓度杂质区域10的MOS晶体管的驱动能力劣化。
如以上详述的那样，在本实施方式中，在形成结深不同的4个LDD区域的情况下，按结深度深的顺序，形成LDD区域。
因此，根据本实施方式，能抑制结深浅的LDD区域的杂质浓度的降低。由此，能抑制伴随杂质浓度的降低而导致的LDD区域的电阻值的增加。另外，能抑制具有该LDD区域的MOS晶体管的驱动能力的劣化。
由于从因杂质丧失而带来的影响少的LDD区域开始依次形成，因此作为整个半导体器件，能将因杂质丧失而带来的影响抑制到最低限度。
在本实施方式中，在离子注入处理之前，形成了直通氧化膜。由此，能抑制在离子注入杂质时离子从半导体衬底1丧失。
另外，即使没有形成直通氧化膜的工序也可以。此时，通过灰化处理在LDD区域上的半导体衬底1表面形成SiO2膜。即，LDD区域内的杂质被输入SiO2膜。然后，通过之后的碱清洗处理，刻蚀SiO2膜。由此，LDD区域内的杂质丧失。但是，通过用本实施方式所示的制造方法形成结深不同的多个LDD区域，能抑制结深浅的LDD区域的杂质浓度的降低。未设置直通氧化膜的半导体器件与设置了直通氧化膜的情况相比，半导体衬底1表面被刻蚀得多。这样，本实施方式的效果比未设置直通氧化膜的半导体器件更大。
另外，在本实施方式中，根据本发明人的实验，在形成具有结深小于或等于30nm的LDD区域的MOS晶体管的情况下，效果更大。
(第2实施方式)
图13是表示本发明的第2实施方式所涉及的半导体器件的主要部分的剖面图。
在本实施方式中，在同一半导体衬底1上，形成结深不同的低浓度杂质区域10、20、50及60。结深满足10＞20＞50的关系。另外，低浓度杂质区域50和低浓度杂质区域60具有大致相同的结深。
低浓度杂质区域50和低浓度杂质区域60，杂质离子注入时的浓度峰值的深度(以下，称为注入杂质浓度的峰值深度)不同。图14是表示低浓度杂质区域50和低浓度杂质区域60的注入杂质浓度的峰值深度的图。在图14中，虚线表示注入杂质浓度的峰值深度。如图14所示，低浓度杂质区域50和低浓度杂质区域60的注入杂质浓度的峰值深度，满足60＞50的关系。
在半导体衬底1表面形成有元件区域52、62。在元件区域52表面和栅极电极32上及两侧壁，设置有直通氧化膜51。同样，在元件区域62表面和栅极电极42上及两侧壁，设置有直通氧化膜61。在栅极电极32的两侧的半导体衬底1表面内，设置有低浓度杂质区域50。同样，在元件区域62，设置有低浓度杂质区域60。这样，构成图13所示的半导体器件。
接着，参考图15～图20说明图13所示的半导体器件的制造方法。
首先，形成结深最深的低浓度杂质区域10。接着，形成结深第2深的低浓度杂质区域20。低浓度杂质区域10、20的形成工序与上述第1实施方式相同。
接着，在图15中，在半导体衬底1上涂敷抗蚀剂膜63。然后，为了将用于形成低浓度杂质区域60的元件区域62露出来，使抗蚀剂膜63图形化。接着，以抗蚀剂膜63为掩膜，在元件区域62内离子注入杂质。实施该离子注入工序，使得注入杂质浓度的峰值深度处于图15所示的虚线的位置。
接着，在图16中，使抗蚀剂膜63灰化。通过该灰化工序，低浓度杂质区域60上的直通氧化膜61的膜厚和元件区域52上的直通氧化膜51的膜厚，变得比灰化工序前厚。由此，低浓度杂质区域60内的杂质被输入直通氧化膜61中。另一方面，由于还未形成低浓度杂质区域50，因此杂质未输入到直通氧化膜51中。
接着，在图17中，对半导体衬底1表面进行碱清洗。通过该碱清洗工序，低浓度杂质区域60上的直通氧化膜61的一部分和元件区域52上的直通氧化膜51的一部分被刻蚀。由此，输入到直通氧化膜61中的杂质丧失。即，低浓度杂质区域60内的杂质丧失。但是，由于杂质未输入到直通氧化膜51中，因此元件区域50内的杂质未丧失。
接着，在图18中，在半导体衬底1上涂敷抗蚀剂膜53。然后，为了将用于形成低浓度杂质区域50的元件区域52露出来，使抗蚀剂膜53图形化。接着，以抗蚀剂膜53为掩膜，将杂质离子注入元件区域52。进行该离子注入工序，使得低浓度杂质区域50的注入杂质浓度的峰值深度位于图18所示的虚线的位置。
接着，在图19中，使抗蚀剂膜53灰化。通过该灰化工序，低浓度杂质区域50上的直通氧化膜51的膜厚和低浓度杂质区域60上的直通氧化膜61的膜厚，变得比灰化工序之前厚。由此，低浓度杂质区域50内的杂质被输入直通氧化膜51。对于低浓度杂质区域60的杂质也一样。
接着，在图20中，对半导体衬底1表面进行碱清洗。通过该碱清洗工序，低浓度杂质区域50上的直通氧化膜51的一部分和低浓度杂质区域60上的直通氧化膜61的一部分被刻蚀。由此，被输入直通氧化膜51及61的杂质分别丧失。即，低浓度杂质区域50及60内的杂质分别丧失。
之后，形成深源极区域及深漏极区域。具体地讲，在图21中，在栅极电极12、22、32、42的两侧壁分别形成栅极侧壁绝缘膜16、26、36、46。并且，在图21中，省略了直通氧化膜的图示。然后，以栅极侧壁绝缘膜16、26、36、46为掩膜，分别离子注入杂质。由此，被栅极侧壁绝缘膜16、26、36、46掩蔽的低浓度杂质区域10、20、50、60的一部分，变成LDD区域10a、20a、50a、60a。并且，离子注入了上述杂质的区域变成结深比LDD区域深的深源极区域及深漏极区域10b、20b、50b、60b。
在由这样的制造方法制造的半导体器件中，能使在形成结深最浅且注入杂质浓度的峰值深度最浅的低浓度杂质区域50之后的抗蚀剂剥离处理为一次。由此，能将低浓度杂质区域50内的杂质的丧失量抑制在最低限度。
具有与低浓度杂质区域50大致相同的结深的低浓度杂质区域60，进行2次抗蚀剂剥离处理。但是，低浓度杂质区域60的浓度峰值的位置，比低浓度杂质区域50的浓度峰值的位置深。这样，与对低浓度杂质区域50进行2次抗蚀剂剥离处理的情况下的杂质的丧失量相比，能减少低浓度杂质区域60的杂质的丧失量。由此，能抑制半导体器件整体的杂质的丧失量。
如以上所述，在本实施例中，在形成结深不同的多个LDD区域的情况下，首先按结深度深的顺序，形成LDD区域。进而，在有结深大致相同的LDD区域的情况下，按其中注入杂质浓度的峰值深度最深的顺序，形成LDD区域。
因此，根据本实施方式，能抑制结深浅的LDD区域的杂质浓度的降低。由此，能抑制随着杂质浓度的降低而带来的LDD区域的电阻值的增加。进而，能抑制注入杂质浓度的峰值深度浅的LDD区域的杂质浓度的降低。
在本实施方式中，也与上述第1实施方式相同，在形成具有结深小于或等于30nm的LDD区域的MOS晶体管的情况下，效果更大。
本发明并不限于上述实施方式，在不改变本发明的要旨的范围内可以进行各种变形。
Claims (5)
1.一种半导体器件的制造方法，该半导体器件具有在半导体衬底上形成的多个MOS晶体管，上述半导体器件的制造方法的特征在于包括：
在上述半导体衬底上，分别与上述多个MOS晶体管相对应地形成多个栅极电极构造的工序；以及
按上述多个MOS晶体管的LDD区域的结深度深的顺序，在上述多个栅极电极构造的两侧，在上述半导体衬底的表面内形成LDD区域的工序。
2.如权利要求1所述的半导体器件的制造方法，其特征在于：
上述多个MOS晶体管包括第1 MOS晶体管、以及LDD区域的结深比上述第1 MOS晶体管浅的第2 MOS晶体管；
形成上述LDD区域的工序，包括：
用第1抗蚀剂膜覆盖上述半导体衬底的形成上述第2 MOS晶体管的第2区域的工序，
以上述第1抗蚀剂膜为掩膜，对上述半导体衬底的形成上述第1 MOS晶体管的第1区域注入杂质离子，形成上述第1 MOS晶体管的LDD区域的工序，
剥离上述第1抗蚀剂膜的工序，
用第2抗蚀剂膜覆盖上述第1区域的工序，
以上述第2抗蚀剂膜为掩膜，对上述第2区域注入杂质离子，形成上述第2 MOS晶体管的LDD区域的工序，以及
剥离上述第2抗蚀剂膜的工序。
3.一种半导体器件的制造方法，该半导体器件具有在半导体衬底上形成的多个MOS晶体管，上述半导体器件的制造方法的特征在于包括：
在上述半导体衬底上，分别与上述多个MOS晶体管相对应地形成多个栅极电极构造的工序；以及
按上述多个MOS晶体管的LDD区域内的注入杂质浓度的峰值深度深的顺序，在上述多个栅极电极构造的两侧，在上述半导体衬底的表面内形成上述LDD区域的工序。
4.如权利要求3所述的半导体器件的制造方法，其特征在于：
上述多个MOS晶体管包括第1 MOS晶体管、以及LDD区域内的注入杂质浓度的峰值深度比上述第1 MOS晶体管浅的第2 MOS晶体管；
形成上述LDD区域的工序，包括：
用第1抗蚀剂膜覆盖上述半导体衬底的形成上述第2 MOS晶体管的第2区域的工序，
以上述第1抗蚀剂膜为掩膜，对上述半导体衬底的形成上述第1 MOS晶体管的第1区域注入杂质离子，形成上述第1 MOS晶体管的LDD区域的工序，
剥离上述第1抗蚀剂膜的工序，
用第2抗蚀剂膜覆盖上述第1区域的工序，
以上述第2抗蚀剂膜为掩膜，对上述第2区域注入杂质离子，形成上述第2 MOS晶体管的LDD区域的工序，以及
剥离上述第2抗蚀剂膜的工序。
5.如权利要求1所述的半导体器件的制造方法，其特征在于：
形成上述LDD区域的工序，在上述多个MOS晶体管的一部分的LDD区域的结深大致相同的情况下，按上述LDD区域的注入杂质浓度的峰值深度深的顺序形成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004013992A JP2005209836A (ja) | 2004-01-22 | 2004-01-22 | 半導体装置の製造方法 |
| JP013992/2004 | 2004-01-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1645595A true CN1645595A (zh) | 2005-07-27 |
| CN1316600C CN1316600C (zh) | 2007-05-16 |
Family
ID=34857581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100046449A Expired - Fee Related CN1316600C (zh) | 2004-01-22 | 2005-01-21 | 半导体器件的制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20050186748A1 (zh) |
| JP (1) | JP2005209836A (zh) |
| CN (1) | CN1316600C (zh) |
| TW (1) | TWI251859B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4533698B2 (ja) * | 2004-08-12 | 2010-09-01 | 株式会社東芝 | 自動設計システム、自動設計方法及び半導体装置の製造方法 |
| US9437470B2 (en) * | 2013-10-08 | 2016-09-06 | Cypress Semiconductor Corporation | Self-aligned trench isolation in integrated circuits |
| CN106328504B (zh) * | 2015-06-30 | 2019-01-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113764341B (zh) * | 2020-06-05 | 2023-09-19 | 长鑫存储技术有限公司 | 一种半导体结构及其制作方法和半导体存储器 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01187654A (ja) * | 1988-01-21 | 1989-07-27 | Komatsu Ltd | メモリ制御装置 |
| JP2859288B2 (ja) * | 1989-03-20 | 1999-02-17 | 株式会社日立製作所 | 半導体集積回路装置及びその製造方法 |
| US5170232A (en) * | 1989-08-24 | 1992-12-08 | Nec Corporation | MOS field-effect transistor with sidewall spacers |
| JP3064003B2 (ja) * | 1990-11-09 | 2000-07-12 | 旭化成マイクロシステム株式会社 | 半導体装置の製造方法 |
| JP2702338B2 (ja) * | 1991-10-14 | 1998-01-21 | 三菱電機株式会社 | 半導体装置、及びその製造方法 |
| JPH08102499A (ja) * | 1994-09-30 | 1996-04-16 | Hitachi Ltd | 半導体装置 |
| US6004854A (en) * | 1995-07-17 | 1999-12-21 | Micron Technology, Inc. | Method of forming CMOS integrated circuitry |
| JP3777000B2 (ja) * | 1996-12-20 | 2006-05-24 | 富士通株式会社 | 半導体装置とその製造方法 |
| JP2982895B2 (ja) * | 1997-02-06 | 1999-11-29 | 日本電気株式会社 | Ｃｍｏｓ半導体装置およびその製造方法 |
| TW370719B (en) * | 1997-10-23 | 1999-09-21 | Winbond Electronics Corp | Manufacturing method of anti-electrostatic discharge element |
| JP3211233B2 (ja) * | 1998-08-31 | 2001-09-25 | 日本電気株式会社 | Ｓｏｉ基板及びその製造方法 |
| US6235568B1 (en) * | 1999-01-22 | 2001-05-22 | Intel Corporation | Semiconductor device having deposited silicon regions and a method of fabrication |
| JP4818499B2 (ja) * | 2000-09-01 | 2011-11-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2002151686A (ja) * | 2000-11-15 | 2002-05-24 | Nec Corp | 半導体装置およびその製造方法 |
| DE10056872C1 (de) * | 2000-11-16 | 2002-06-13 | Advanced Micro Devices Inc | Implantationsüberwachung unter Anwendung mehrerer Implantations- und Temperschritte |
| JP2002184716A (ja) * | 2000-12-11 | 2002-06-28 | Sharp Corp | 半導体装置の製造方法 |
| JP4733869B2 (ja) * | 2001-07-25 | 2011-07-27 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| KR100396709B1 (ko) * | 2001-12-15 | 2003-09-02 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US20030221711A1 (en) * | 2002-06-04 | 2003-12-04 | Yen-Wu Hsieh | Method for preventing corrosion in the fabrication of integrated circuits |
| JP2005005406A (ja) * | 2003-06-10 | 2005-01-06 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
-
2004
- 2004-01-22 JP JP2004013992A patent/JP2005209836A/ja not_active Abandoned
- 2004-12-21 TW TW093139768A patent/TWI251859B/zh not_active IP Right Cessation
-
2005
- 2005-01-21 CN CNB2005100046449A patent/CN1316600C/zh not_active Expired - Fee Related
- 2005-01-21 US US11/038,475 patent/US20050186748A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| TW200534343A (en) | 2005-10-16 |
| TWI251859B (en) | 2006-03-21 |
| US20050186748A1 (en) | 2005-08-25 |
| JP2005209836A (ja) | 2005-08-04 |
| CN1316600C (zh) | 2007-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1317772C (zh) | 半导体器件及其制造方法 | |
| CN1130757C (zh) | 使用离子注入制造半导体器件的方法 | |
| CN1222021C (zh) | Mosfet器件系统和方法 | |
| CN1293637C (zh) | 具有应变沟道的互补式金属氧化物半导体及其制作方法 | |
| CN1215554C (zh) | 互补型金属氧化物半导体器件及其制造方法 | |
| CN1282253C (zh) | 具有小袋的半导体器件及其制造 | |
| CN1734786A (zh) | 晶体管及其形成方法 | |
| CN1731588A (zh) | 半导体装置及其制造方法 | |
| CN1195199A (zh) | 场效应晶体管及其制造方法 | |
| CN1976033A (zh) | 半导体器件及其制造方法 | |
| CN1909247A (zh) | 场效应晶体管及其制造方法 | |
| CN1913111A (zh) | 半导体元件及其形成方法 | |
| CN1841772A (zh) | 半导体器件及其制造方法 | |
| CN1284217C (zh) | 半导体器件的制造方法 | |
| CN1905160A (zh) | 集成半导体结构的制造方法及相应的集成半导体结构 | |
| CN1405894A (zh) | 半导体器件的结构及其制造方法 | |
| CN1679169A (zh) | 半导体器件及其制造方法 | |
| CN1499646A (zh) | 半导体器件和半导体器件的制造方法 | |
| CN1540742A (zh) | 半导体装置及其制造方法 | |
| CN1499577A (zh) | 制造半导体器件的方法 | |
| CN1645595A (zh) | 半导体器件的制造方法 | |
| CN1101059C (zh) | 制作半导体器件的方法 | |
| US6429062B1 (en) | Integrated-circuit manufacturing using high interstitial-recombination-rate blocking layer for source/drain extension implant | |
| CN1469478A (zh) | 半导体集成电路及其制造方法 | |
| KR100937667B1 (ko) | 트랜지스터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070516 Termination date: 20100221 |