CN1630912B - 从集成电路的物理参数中提取二进制代码的集成单元和方法 - Google Patents

Abstract

本发明涉及在一个集成电路中存储一个不变的二进制代码。本发明更特别地涉及从一个集成电路中，由与这个电路的制造相联系的参数，例如根据两个电阻器之间值的差异，提取一个二进制代码，并涉及一个装置，用于修改所述电阻器的其中一个的值，使得所述值的差异标志不变。

Description

从集成电路的物理参数中提取二进制代码 的集成单元和方法

技术领域

本发明涉及在一个集成电路中存储一个不变的二进制代码。本发明更特别地涉及从一个集成电路中，由与这个电路的制造相联系的参数，提取一个二进制代码。这样的与制造相联系的参数一般被称作物理参数，然后就被一个物理参数网络(PPN)提供。这样的嵌入在一个集成电路中的二进制代码，被用于，例如，避免它在一个寄存器中或其他存储设备中永久性地以数字代码的形式存储，并且防止探测这个代码。在根据与包含在一个集成电路芯片中的识别电路的制造相联系的参数，进行识别一个电子元件或组合的应用中，这个识别当前被称为“集成电路指纹”。 

本发明更特别地涉及提取一个二进制代码，该代码以至少部分地电阻性的电通路的形式存储，并且可被双稳态多谐振荡器或其他的装置译码。用于存储这样的二进制代码的电路，以及被这样的代码识别的一个集成电路芯片的例子，在本发明人的法国专利申请2823340(B4998)以及2823341(B4969)中进行描述。 

背景技术

这些电路使用的原理是利用一个相同的电边沿(electricedge)来触发到达不同的双稳态多谐振荡器的不同电通路中的一个读取循环。根据一个给定的通路的延迟是否比同步双稳态多谐振荡器读操作的一个参考或平均延迟短或长，该对应的双稳态多谐振荡器的输出状态是0或1。所述不同的双稳态多谐振荡器的输出就提供以电通路形式存储的所述二进制代码。这些电通路可以被做的不 同，简单地可通过组成它们的线路的长度实现，但是优选地，让它们包含一个电阻性元件(实践中，与一个电容性元件相联系，由金属氧化物半导体晶体管的栅极组成，组成所述双稳态多谐振荡器)来形成一个阻容(RC)的单元。 

这样的一个二进制代码存储的相当大的好处是所述代码的存储，不是直接以数字形式，而是，在某种程度上，是以模拟的形式，这使得对它的侵犯更加困难。 

在上述的电路中，为了使由所述电通路存储的所述代码不可被探测，必须要确定，相比于提供所述参考延迟的该电通路，所述的通路不是太不相同(在长度方面)。在相反的情况下，根据所述通路是否明显地比该参考通路长或短，存在有可被光探测到的风险。 

进一步地，在某些情况下以及以一种很随机和不可预知的方式，当所述的双稳态多谐振荡器中的一个的电通路与这个双稳态多谐振荡器中的所述边沿的传播相关联时，该电通路可能表现出与所述平均通路相同的延迟。于是，这个双稳态多谐振荡器就存在风险，即，从一个二进制代码的提取到另一个的提取，具有一个不可再生的输出状态。 

以上所述的存储电路中这两个缺点，是由于使用一个平均延迟来同步所述双稳态多谐振荡器的读取操作。 

二进制代码提取的另一个技术包括探测一个单元的两个支路之间的电阻差异。这个差异被电压或电流测量读到。这样，再一次，当所述两个单元电阻相同时，从一个二进制代码的提取到另一个的提取，就得到一个不可再生的状态。 

无论什么读取模式(时间，电流，电压)都产生一个问题，联系到一个所述的理论上的风险，即，具有两个严格相同的电阻。 

另外一个问题是使得提供不同值的位的电阻之间的差异不可(特别是光学地)被探测。 

发明内容

本发明目的在于改善嵌入在一个集成电路中的二进制代码的提取。 

本发明的另一个目的在于提供一个电路，用于存储一个源于一个集成电路的物理参数的二进制代码，这就克服了上述电路的缺点。 

在传播时间测量中，本发明更特别地针对，避免使用一个普通的参考或平均电通路来比较与所述不同的双稳态多谐振荡器相关联的所述电通路。 

本发明的另一个目的在于使得由这样一个双稳态多谐振荡器电路的不同的电通路引起的所述延迟，或一个电压或电流测量单元的电阻之间的差异，不可探测到。 

本发明的又一个目的在于，提供一个与当前使用的形成金属氧化物半导体晶体管的技术相兼容的方法，特别地，该方法不会产生任何附加的制造步骤。 

为了实现这些和其他的目的，本发明提供一个集成单元，其包括两个电阻器用于根据两个电阻器的值之间的差异，来提取一个二进制值，该集成单元为：所述电阻器是按一定的尺寸制造以具有相同的额定值；该集成单元包括：用于二进制读取所述电阻器之间值的差异标志的连接装置；以及其特征在于：该集成单元还包括：在第一读数显示一个较低电阻时，用于不可逆转地仅降低所述电阻器其中的一个，以使所述值的差异标志不变的连接装置。。 

根据本发明的一个实施例，所述值的修改包括，在所述集成单元的读操作电流范围内，以不可逆转的、稳定的方式，减小所述电阻中的其中一个的值。 

根据本发明的一个实施例，所述电阻器由多晶硅制造，并且按一定尺寸使它们具有相同的额定值。 

根据本发明的一个实施例，所述的值的减小，由在相应的电阻器中，临时地施加一个电流引起，该电流大于所述电阻的值取最大时的电流。 

根据本发明的一个实施例，所述的集成单元根据在两个电通路中的一个触发信号的边沿的传播，被用于提取一个二进制值，包括第一电压供应终端和第二电压供应终端之间的两个并联的支路，每一个支路串联地包括： 

所述的电阻器中的一个，用于区分所述电通路； 

一个读取晶体管，所述电阻器与每一个支路的所述读取晶体管之间的交点确定所述集成单元的一个输出终端，以及每一个支路的所述读取晶体管的栅极被连接到另一个支路的所述输出终端；以及 

一个选择晶体管，其中选择晶体管栅极与一个输入终端相连， 

在每个支路中，所述电阻器中的一个的一端与第一电压供应终端(E)相连接，一个选择晶体管一端与读取晶体管相连接，另一端与接地的第二电压供应终端(M)相连接。 

根据本发明的一个实施例，每一个支路进一步包括一个稳定化晶体管，连接该支路的输出终端到第二电压供应终端，第一电压供应终端有一个电压施加并连接所涉及的支路的电阻器。 

根据本发明的一个实施例，所述稳定化晶体管用来引起所述电阻中的其中一个的值的减小。 

根据本发明的一个实施例，所述电压从初始单元状态的一个相对较低的读取电压和一个相对较高的稳定化电压中选择出来。 

根据本发明的一个实施例，所述集成单元包括：两个并联支路，每一个包括所述电阻中的一个，被连接在一个第一电压供应终端和一个用于区分读取所述集成单元状态的终端之间；以及 

至少一个编程开关，连接所述读取终端中的一个到所述第二电压供应终端上，其中每一个所述的电阻器通过一个锁存器，被连接到所述的第二电压供应终端，其中锁存器的控制终端被连接到另外一个支路的所述电阻器。 

根据本发明的一个实施例，每一个支路包括一个编程开关。 

根据本发明的一个实施例，所述第一电压供应终端通过一个选择器，被连接到至少两个供应电压，其中一个是相对较低的读取操作供应电压和一个是相对较高的稳定化供应电压。 

根据本发明的一个实施例，至少一个选择晶体管与每一个所述电阻器串联相连在所述的第一电压供应终端和所对应的读取终端之间。 

根据本发明的一个实施例，每一个所述的电阻器通过一个锁存器，被连接到所述的第二供应终端，锁存器的控制终端被连接到另外一个支路的所述电阻器。 

根据本发明的一个实施例，所述集成单元包括一个差动放大器，用于读取所述集成单元状态。 

根据本发明的一个实施例，每一个支路，在它的电阻器的任一边，分别包括一个N通道晶体管和一个P通道晶体管，它们的栅极被一起连接到另一个支路的电阻器远离供应电压的终端。 

本发明还提供一个用于编程一个存储器单元的方法，包括，为了使两个电阻之间的差异的标志不可逆转，暂时地在其中一个电阻器上，施加一个稳定化电流，该电流大于涉及的支路的电阻值呈现最大时的电流。 

根据本发明的一个实施例，该方法包括下列步骤： 

逐步地增加所选择的电阻器中的电流；以及 

在一较高电流每一次施加以后，测量在这个电阻器的工作读取状态下的值。 

根据本发明的一个实施例，使用一个稳定化电流和期望的最终电阻之间的对应关系的一个预定的表，向所述被选择的编程电阻器，施加适合的编程电流。 

根据本发明的一个实施例，所述方法包括下列步骤： 

引起对所述集成单元的初始状态的读取；以及 

暂时地向与提供一个高输出状态的所述支路相联系的所述电阻器，施加一个约束电流，该电流大于所述电阻的值呈现最大时的电流。 

根据本发明的一个实施例，所述约束电流从所述约束电流和期望的最终电阻之间的对应关系的一个预定的表中选择出来。 

本发明还提供了一个电路，用于在一个集成电路芯片中存储和从中提取包括n位的一个二进制代码，包括： 

n个集成单元，以及 

一个中央控制单元，连接到所述连接装置的控制终端。 

根据本发明的一个实施例，所述第n个集成单元中包含的所述第n位被并行地读出。 

本发明还提供一个电路，用于识别一个集成电路芯片。 

附图说明

前述的本发明的目的，特点以及优点会在下文的具体实施例中，结合附图做详细说明，其中： 

图1表示了根据本发明的一个实施例的一个集成单元，用于存储以电通路的形式的一位； 

图2表示了一个非常简单的部分透视图，根据本发明由一个电通路构成的一个多晶硅电阻器的实施例； 

图3以一组曲线，表示了根据本发明的一个实施例的一个电通路的值的稳定化； 

图4以框图形式，表示了根据本发明的一个实施例的，用来存储和提取一个二进制代码的一个电路的例子； 

图5表示了，根据本发明的另一个实施例的一个存储单元队列的电路图； 

图6表示了，图5的所述差异读取放大器的一个实施例的电路图； 

图7表示了，图5的所述差异读取电路的另一个实施例的电路图； 

图8表示了，根据本发明的另一个实施例的一个存储单元的电路图； 

图9表示了，图8中使用的一个放大器和一个施密特触发器的实施的例子；以及 

图10表示了，根据本发明的另一个实施例的一个存储单元的电路图。 

相同的元件在不同的图中使用相同的标记指代。清晰起见，只有那些对于理解本发明有必要的元件显示在图中，并在后文中进行描述。特别地，根据本发明，用于读取和使用存储在所述电路中的所述二进制代码的不同的电路，也没有详细描述。本发明可以被实现，无论对该依赖于所述集成电路的物理参数的二进制代码进行何种操作。进一步地，通过沉淀，蚀刻形成一个多晶硅电阻器的操作没有详细描述，本发明在一个按惯例制造的电阻器上可以被实现。 

具体实施方式

本发明的一个特点是探测一个限制要被提取的二进制状态的电阻间的初始的(本身的)区别，并且确认或稳定化(使不变)这个区别的标志，无论它可能是什么。 

在一个应用于时间测量的实施例中，本发明的一个特点是，在提供一个嵌入的二进制代码的一位的双稳态的或双稳态多谐振荡器类型的每一个读取或提取元件中，提供一个电参考通路与代表所述嵌入的位的一条电通路进行比较。更特别地，本发明为具有不同时间常数的以电通路形式存储的一个二进制代码的每一位，提供，所述对应位的提取的不同结构。 

在另一个应用于不同电压或电流测量的实施例中，本发明的一个特点是通过在一个不变的电流，一个电阻到电压的转换，或通过在一个不变的电压，一个电阻到电流的转换，引起电阻器之间的差异的读取。这个读取，应用于所述初始的(本身的或在制造之后的)状态，被用于探测电阻之间的差异的标志，这个标志随后即被确认或稳定化，如下文所示。 

图1表示了根据本发明的一个实施例的一个单元1的电路图，它用于提取以电通路的形式存储的一位。 

单元1包括在一个电压施加的两个终端E和M之间，两个结构相同的并联的支路，终端M代表地面。在后文中可以看到，这个供应所述单元的电压，根据是提取或读取该位，或是一个典型的步骤来稳定化或确认这个位，是不同的。 

第一支路，在该图的方向中被称作右手支路，包括，串联的一个电阻器Rd，一个第一读取金属氧化物半导体晶体管MN1d，和一个第二选择金属氧化物半导体晶体管MN2d。在电阻器Rd和晶体管MN1d(这个晶体管的所述的漏极)之间的连接，形成一个第一输出终端Q，被任意地称作所述直接(非转化的)输出终端。第二支路，在该图的方向中被称作左手支路，包括，串联的一个电阻器，Rg，一个第一读取金属氧化物半导体晶体管MN1g，和一个第二选择金属氧化物半导体晶体管MN2g。在电阻器Rg和晶体管MN1g(这个晶体管的所述的漏极)之间的连接，形成一个第二输出终端NQ，它 是终端Q的反面。晶体管MN1g的栅极被连接到终端Q，而晶体管MN1d的栅极被连接到终端NQ，以得到想要的双稳态效果。晶体管MN2g和MN2d的栅极被一起连接到一个准备从单元1接收一个用于读取的选择信号的终端R上。在显示出的例子中，所有所述的晶体管具有N通道。 

根据本发明，电阻器Rg和Rd，在其制造中，被规定相同尺寸，以具有相同的值。这些电阻器属于与单元1相关联的所述电通路。它们，每一个和与它们分别连接的支路相反的一个所述支路的晶体管的栅极，定义一个阻容单元。这些阻容单元分别限制连接终端E到终端Q和NQ的所述电通路的时间常数。 

根据本发明，一个单元的工作，如上面已经在读模式描述的，如下文所述。输入终端R接收一个读取配置或提取信号(高态)，开启所述的两个晶体管MN2g和MN2d。 

然后，一个边沿(edge)(与这个实施例的偏压为正的)被施加到上面所述的单元的输入E。如果所述部件都严格的相同，这个边沿在终端Q和NQ应该是同时出现的。在实践中，由于技术和制造过程的差异，情况不是这样的。结果，终端Q和NQ的其中一个经历电压升高比另一个要快。这种不平衡启动了晶体管MN1g和MN1d中的一个。由于这些晶体管的所述栅极相交，第一个启动的晶体管是其栅极具有最小的时间常数参与到电通路中的晶体管，并且这样，这个晶体管的漏极电压增加的比另一个晶体管慢。一旦开启，这个晶体管MN1使得它的漏极(以及所述的相应的输出终端Q或NQ)接地，这确定了另一条支路中的晶体管MN1被屏蔽，以及相应的输出终端上的高状态。 

假设所述时间常数只因为电阻间的差异而不同(或者与电阻间的值的差别相比，其他的差异可以被忽略)，所述具有最低值的电阻产生一个较小的时间常数。 

施加在输入E上的所述提取信号的持续时间是不重要的。它是一个两状态“数字”信号，在这个例子中，由所述上升的边沿引起所述提取或读取。然后，高态的消失抑制了所述单元的供应，以及所述被存储的位。 

为了使所述代码不被探测到，并且使它依赖于技术和制造过程的差异，重要的是电阻器Rg和Rd是相同的，并且它们仅有的差异(大体上，不能观察出)应该在制造的末尾，限制从所述单元中提取的位。即使电阻器Rg以及Rd严格地相同，单元1的结构决定着它不能接收一个未确定的状态。例如，它有必要接收一个状态，根据其他的差异(晶体管之间，从终端E带来所述边沿的所述电通路之间，等等)。 

本发明的一个优点已经体现出来，即，读取一个单元的所述内容，不需要与该单元外部的元件进行比较。 

为了保证每一个读取的该单元状态(位)的可再生性，根据本发明的另一个特点，可以在第一次读取时，稳定化这个内容。换而言之，在开始，第一次使用，配置短语或类似的情况下，执行对源于所述物理参数的位的第一次读取之后，就触发一个单元稳定化步骤。 

在本发明的意义上，稳定化意味着对所述单元的本身的值(由制造产生的)的持续的确认。 

为此，根据本发明的一个特点，电阻器Rg和Rd是多晶硅电阻器，它们不同的值可以被提交一个不可逆转的减小，这将在后文中结合图2和图3进行讨论。此时，应该提到的是，如果电阻器Rg或Rd被提交一个所谓的稳定化或确认电流，大于它的电阻取最大时的电流，当回到额定工作范围电流时，它的电阻值会不可逆转地减小。根据本发明，使用的一个多晶硅电阻器的工作电流的额定范围 小于几百个微安，并且经常地，小于几十个微安。所述稳定化电流的幅度相当于几个毫安的量级。 

根据本发明，所述稳定化步骤包括向所述支路的所述电阻器，施加比所述工作电流范围高的一个电流，该电阻器在第一次读取中，显示一个高态(理论上，这表明较小阻值的电阻)。这就确认了所述单元状态，通过显著地减小这个电阻的阻值。当然，所述稳定化电流不能被施加到另一个电阻器上，这样其会经历一个相同的值的减小，会取消掉所期望的确认效果。 

为了在电阻器Rg和Rd中的一个，施加一个稳定化电流，比这个电阻器的工作电流大，终端E被使用在稳定化阶段，用于施加一个直流供应电压Vp(这里，正的)。根据本发明，这个供应电压大于该单元在读模式使用的电压Vr，即，大于施加在终端E上的电压的高电压。进一步地，两个金属氧化物半导体晶体管MN3d和MN3g(在本例中，N通道)通过分别连接终端Q，NQ到接地，与每一个支路相关联。所述晶体管的各自的栅极形成所述单元的两个稳定化控制输入终端W和NW。晶体管MN3g和MN3d中的单独一个在所述稳定化步骤中，要被启动。 

晶体管MN3g和MN3d短路所述有关的支路的其他两个晶体管MN1和MN2，并且施加一个电流流过这个支路的电阻器Rg和Rd。稳定性电压Vp被选择，使得流过电阻器Rg和Rd的电流大于这个电阻取最大值时的电流。本发明的这个特点，会在后文中，结合图2和图3的描述中更好地体现出来。 

所述单元的晶体管MN2g和MN2d在所述稳定性阶段(输入R低态)必须关闭。通过使它们的源极浮动，它们被用来保护读取晶体管MN1g和MN2g。通过切断晶体管MN1，晶体管MN2，阻止高电压Vp通过它们的终端。相应地，根据读取电压Vr，晶体管MN1和MN2可以被规定尺寸。只有晶体管MN3g和MN3d需要被规定尺寸来经受用 来稳定化所述单元的电压Vp以及相对较高的电流(与所述读工作范围相比)。 

图2表示了根据本发明的用来形成一个单元的电阻器Rd和Rg的多晶硅电阻器的一个实施例。 

这样一个电阻器(在图2中，用11代表)，由一个多晶硅道组成(也称作一个条)，通过一层蚀刻沉淀在一个绝缘的基底12上得到。基底12无差别地直接由所述集成电路的基底构成，或者由一类似为电阻器11一样形成绝缘基底的一绝缘层构成。电阻器11的两端连接到传导的道(例如，金属道)13和14，来连接所述的电阻性的条形到其他集成电路元件。图2的简单表示没有给出一般构成所述集成电路的不同的绝缘和传导层。简单起见，只显示了置于绝缘基底12上的电阻条11，以及电阻条11通过它的上表面的两端接触的所述两个金属道13和14。实践中，电阻性元件11到其他集成电路部件的连接由从条形11的末端开始的更宽些的多晶硅道排列得到。换而言之，电阻性元件11通常由使得一个多晶硅道的截面比剩余的截面狭窄些而形成。 

元件11的电阻R由以下公式给出： 

R＝ρ(L/s)， 

其中ρ表示构成所述道的材料的电阻系数(多晶硅，可能有掺杂)，元件11在所述道中被蚀刻，其中L表示元件11的长度，并且s表示它的截面，即它的宽度1乘以它的厚度e。其中，元件11的电阻系数ρ依赖于组成其的多晶硅的可能的掺杂程度。 

经常地，一旦组成一个集成电路，所述的电阻器指的是一个所谓的正方电阻(square resistance)R□的概念。这个正方电阻R□定义为所述材料的电阻系数被材料沉淀的厚度除。用以上关系表示元件11的所述电阻，这样该电阻由以下关系得到： 

R＝R□*L/l。 

商L/l对应于被称作组成电阻性元件11的正方数目。从上面可以看出，这代表，依赖于该技术的给定尺寸的正方的个数，并排地放置来形成元件11。 

所述多晶硅电阻的值在制造时就这样根据以上的参数，被定义了，得到所谓的额定的电阻系数和电阻。一般地，所述多晶硅的厚度e由所述集成电路的其他制造参数设定。例如，这个厚度由所述集成电路金属氧化物半导体晶体管的栅极需要的厚度设定。 

本发明的一个特点是，在一个多晶硅电阻器(Rg或Rd)中，临时施加一个编程或一个约束电流，大于所述电阻到达最大值的电流，这个电流超过这个电阻的所述的正常工作电流的范围(在读模式中)，该多晶硅电阻器的值期望能够被不能逆转地减小。换而言之，所述的多晶硅的电阻系数，通过临时地在对应的电阻性元件中施加一个超过所述工作电流范围的电流，以一种稳定的、不可逆转的方式在该工作电流范围内减小。 

本发明的另外一个特点是用于减小电阻值的电流，相反于一个可熔的元件，该电流对于所述多晶硅元件没有破坏性。 

图3，根据流经图2中显示的那种类型的多晶硅元件的电流，以一组曲线给出其电阻，描述本发明的一个实施例，用于通过它的其中一个电阻器的值的减小，来稳定化一个单元。 

假设，被用于制造电阻性元件11(Rg或Rd)的所述多晶硅，显示给定元件11额定的电阻系数，对于给定的尺寸l，L，和e，一个电阻值R_nom。这个额定的(原始的)电阻的值对应于被电阻性元件11在系统的所述的工作电流范围内，以一个稳定性的方式得到的值，即，一般地，当电流小于100μA。 

根据本发明，要减小所述电阻的值，以及以一个不可逆转的、稳定的方式转换，例如，到一个小于R_nom的值R1，一个所谓的约束电流(例如，I1)被施加于电阻性元件11，该电流大于元件11的 电阻R的值取最大时但不至于无限大的电流Im。如图3所示，一旦电流I1施加于电阻性元件11，就得到一个稳定的值为R1的电阻，处于所述集成电路的工作电流的范围A1内。实际上，根据所述电流的电阻曲线S_nom对于相对小的电流是稳定的(小于100μA)。对于更加高的电流，约为几毫安或更高(范围A2)，这个曲线开始增长。在这个电流范围内，对应于电流Im，曲线S_nom到达一个最大值。然后所述电阻就逐渐减小。图3描述了对应于通常用来产生熔合的范围的电流的第三个范围A3。这些电流为十分之一安培的量级，在该电流下，所述电阻突然地开始增大到无限大。据此，可以认为本发明利用介于工作电流范围A1和破坏性范围A3之间的电流范围A2，来不可逆转地减小所述电阻的值，或者更明确地，减小所述多晶硅元件的电阻系数。 

实际上，一过了根据所述电流的电阻系数曲线S_nom的最大值，在所述工作电流范围内的电阻的取值就会小于值R_nom。所述的新值，例如，R1，依赖于所述电流的更高的值(这里，I1)，这个电流被施加于不可逆转的电流阶段。需要说明的是，本发明执行的所述的不可逆转的减小发生在一个特定的编程阶段，处于所述集成电路的正常的提取操作模式(范围A1)之外，即，处于所述电阻器的正常的操作之外。 

理论上，所述多晶硅电阻的值一被降低到一个较低的值(例如，图3中的R1)，这个值的不可逆转的减小就会进一步实现。完成这个，根据所述电流，就足以超过所述电阻的新曲线S1的最大电流I1。例如，所述电流的值可以被增加，到达值I2。当所述电流又一次被减小，所述电阻器在它的正常工作范围，就得到值R2。值R2比值R1小，当然也比值R_nom小。因此，在如图1所示的从一个不同的单元中提取一位的应用中，这表示所述引入的稳定化的不可逆转 性。第二个稳定化阶段最多只是提高了所述电阻的值的减小，相对于其额定值，并且这样只是进一步地确认了所述第一检测的状态。 

可以看到，根据所述电流的所述电阻的所有曲线，在通过了曲线的最大值后，在电阻值的下降范围内相交。因此，对于一个给定的电阻性元件(ρ，L，s)，必须要到达的电流I1，I2等，转换到一个较小的电阻是独立于所述电阻的值的(R_nom，R1，R2)，在该值处发生所述的减小。 

以上描述了，所述电阻值实际上对应于组成所述电阻性元件的所述多晶硅的电阻系数的减小。本发明的发明者认为所述多晶硅的晶体结构以一种稳定的方式被修改，并且，在某种程度上，所述材料被软熔，最终得到的晶体结构依赖于电流所到达的最大值。实际上，所述约束电流引起所述硅元件的温度的升高，这导致流动。 

当然，所述编程电流范围A2(几个毫安的量级)不应该被超过，以避免破坏所述多晶硅电阻器。在实践中，这个警示不会带来任何问题，因为利用多晶硅制造一个熔丝需要更高的电流(十分之一安培的量级)，一旦所述电路形成，这个电流就不可能达到。 

根据本发明的一个多晶硅电阻器的实际形成和一个传统的电阻器的形成没有什么不同。从一个绝缘的基座开始，根据所述电阻器需要的尺寸，一多晶硅层被沉淀，蚀刻。因为所述沉淀的多晶硅厚度一般由该技术决定，其可以调节的两个尺寸是宽度和长度。一般地，一层绝缘体被再次沉淀在这样得到的多晶硅条形上。在边相互连接的情况下，由于更宽的道具有更强的传导性，宽度l被修改。图2所示的一个从顶到所述条形的末端的通路中，通路被制造在所述多晶硅的上面的绝缘体中(未示出)来连接金属道13和14触点。 

在实践中，为了以最小的约束电流得到最大的电阻调节能力，一个最小厚度和最小宽度最好被用于在所述电阻性元件上。在这种 情况下，一旦所述的多晶硅结构确定下来，只有长度L限制所述电阻的额定的值。所述多晶硅中的可能的杂质，无论是什么类型的，并不阻碍本发明的实施。由于杂质，唯一的不同就是所述的约束之前的额定的电阻系数，以及为给定的约束电流得到的所述电阻系数。换而言之，对于一个给定尺寸的元件，这个限制着所述电阻值的起始点，并且相应地限制着为给定的约束电流得到的所述电阻值。 

为了能够应用正确的值，施加不同的电流来转换所述的不同的电阻值到更低的值是预先设定的，例如，通过测量。例如，使用一个通过电流的步进增加的测试电阻器，在每一次增加之后又回到所述的工作电流范围来测量得到的电阻值。所述的测量的值会遵循曲线S_nom。相应地，所述电流(图3中I1，I2)和相关的电阻(R1，R2)可以被确定。这样得到的图表中的值之间的差异，依赖于通过所述约束电流的步进为所述增加选择的程度。当然这个预定考虑到使用的所述多晶硅的性质，以及优先地，考虑其所述的正方电阻，即，所述材料的电阻系数以及它被沉淀的厚度。实际上，因为图3描述的曲线也可被看作所述正方电阻的曲线，所以所述计算的值可被变换到由所述电阻性截面的宽和长定义的一个集成电路的不同电阻器。要被施加到所述电阻性元件上以不可逆转的、稳定的方式减小它的阻值的所述的约束电流的值就可以被预先确定了。这个确定能够设定用在所述稳定化阶段的电压Vp。应该注意的是，根据需要的结果(所匹配的两个电阻器中的一个的值显著地降低)，所述的约束电流的精确性并不关键，只要它大于所述电阻器的最大电流Im。优选地，一个合适的安全限度被提供以避免电压Vp的变化或其他电路公差阻止得到所述值的减小。例如，根据一个稳定性电流，所述电路会被确定参数，提供一个小于额定值的一半的一个电阻值。 

所述曲线变化，即，在正常工作中所述电阻值的减小，当一施加所述的相应的约束电流时，几乎是立即的。“几乎立即”表明几十至几百微秒的持续时间，这段时间足够向所述的多晶硅条形提供所对应的约束，并且减小它的电阻值。这个经验值依赖于所述条形的(物理的)尺寸。为了安全，可以选择几个毫秒的持续时间。进一步地，可以考虑，一旦达到所述的最小的持续时间，至少在第一数量级，没有所述约束电流的应用的附加的持续时间修改所得到的电阻。而且，即使给定所述的预定测量，考虑到所述的约束应用的持续时间带来的影响不能被忽略，所述优选的实施例(预先确定时间和强度的约束值)与考虑所述约束应用的持续时间，极好地兼容。 

作为一个实施例的具体例子，一个具有0.225平方微米的横截面面积(1＝0.9μm，e＝0.25μm)，长L为45微米的N⁺掺杂的多晶硅电阻被形成。对于使用的所述多晶硅和相应的掺杂，所述额定电阻大约为6300欧姆。这相当于一个每正方大约为126欧姆的电阻(50个正方)。通过对此电阻器施加大于3毫安的电流，引起它的值的减小，在电流达到500微安的操作下稳定。对于一个3.1毫安的电流，所述电阻值被降低到大约4500欧姆。通过对所述电阻器施加一个4毫安的电流，电阻的值被降低到大约3000欧姆。对于从100微秒到多于100秒的约束时间的过程，所得到的电阻值相同。 

当然，上述的例子以及针对不同范围的给定的电流和电阻的数量级关系到现有技术。对于更先进的技术，范围A1，A2和A3的所述电流可能不一样(更小)，并且可以被转换到电流密度。本发明的原理不通过这个被修改。还是存在三个范围，并且所述的中间的范围用于迫使所述的电阻系数减小。 

本发明的一个好处是它与传统的金属氧化物半导体晶体管制造技术兼容。 

本发明的另一个好处是集成在所述电阻器中的值对于紫外线不敏感。 

本发明的另一个好处是存储在所述存储元件中的代码是光学不可见的，与一个多晶硅电阻器相反，其在硅条形的所述物理损坏使得编程可被探测，该多晶硅电阻器可能会被用做一个熔丝。 

本发明的另一个好处是所述被编程的电阻器的值的不可逆转的修改没有破坏性，这样就不会有损坏其他电路部件的风险。这就特别地使得在制造后提供一个所述电阻值的减小，甚至于在它的应用电路的寿命之中。 

图4显示了一个实施例的集成的存储电路的电路图，该电路与图1表示的那种类型的一些单元1相关联，来提取一个二进制代码或根据一些位的代码。 

在这个例子中，所述电路包括电压Vp或在级别Vr的一个读取边沿应用的一个单一的输入终端2，根据所述工作阶段。所述电路提供一个包括一个预定的n位的二进制代码B₁，B₂，…B_i-1，B_i，…，B_n-1，B_n。每一位B_i被一个单元C_i(i在范围1到n之间)的一个输出(例如，Q)提供。在图4的例子中，双稳态多谐振荡器1的不同的输出Q，被分别地连接到用于存储所得到的二进制代码的一个寄存器3的输入。所述寄存器3的所述连接和结构细节没有示出，并且和本发明的目的无关。一旦所述二进制代码被包含在所述寄存器中，它的利用就依赖于所述应用，并且它的实现在本领域一般技术人员的能力范围之内。 

图4的电路包括一个中央单元4(CU)共享所有单元1。单元4特别地具有置所有单元在读取或稳定化操作的功能。例如，单元4控制终端2的连接的一个选择器K，在直流电压Vp的应用的终端6和终端5之间，在读模式下，在其上要被施加一个数字信号(Vr幅度的边沿)来触发所述的代码的提取。例如，一个开关P(例如， 一个金属氧化物半导体晶体管)连接终端5到电压Vr应用的一个终端。 

单元4还为单元C_i的终端R产生一个控制信号，来置所述单元在读取或稳定化配置，以及一个信号来控制开关P。在该示出的例子中，其中所述读取并联地执行，单元C_i的所有终端R被一同连接到单元4的所对应的终端。或者，单元C_i在读模式，为所述不同的位的串联提取，可以被单独地寻址(例如，周期性地)。然后，应该确保维持所述提取信号为高态(开关P开启)，在提取所有位必要的时间之内。 

为了实现一个单元的稳定化或确认，有必要第一次从中提取它的内容，并且相应地控制晶体管MN3g和MN3d的传导。为此，每一个单元C_i在所述稳定化阶段，与一个逻辑读取和译码电路7(LOGi)相关联。 

每一个电路7包括两个检测输入，分别连到所述单元的Q和NQ终端，两个控制输出，分别连到所述单元的晶体管MN3d和MN3g的控制终端W和NW，以及一个输入控制终端，用于接收一个信号来控制(激发/使无效)单元4。简而言之，连接到单元1的电路7的所述输入/输出终端将根据这个单元的终端的参考被指定。优选地，所有单元的稳定化并行地执行，通过每一个与它的逻辑电路7相关联。 

当所述代码必须被稳定化，例如，在所述电路的第一次使用中，或者在制造后的测试阶段，一个控制信号STAB/USE由单元4接收，启动一个稳定化阶段。 

单元4启动，引起所有位的提取。为实现这个，它置选择器K于一个状态，在该状态它选择终端5，启动晶体管MN2，并激发电路LOGi，就产生一个转换到加在终端5上的信号的高态。为此，单元4开启开关P，以具有一个正的边沿出现在所述单元的终端E上。开 关P开启的时间对应于一个正常的提取的持续时间。在每一个单元，一个状态0或1就出现在它的Q输出。优选地，所有单元具有相同值的电阻器对Rg和Rd。 

所述稳定化会结合一个单元被描述，但是它的执行对于其他单元，是相似的。 

初始时，电路LOGi的输出W和NW是空闲状态(低)，使得两个晶体管MN3都关闭。一旦电路LOGi在其输入Q或NQ的其中一个探测到一个状态1，它就转换它的输出W，或NW到高态，来开启晶体管MN3d，或MN3g，并且锁定这个传导的状态以及一个低态在它的另一个输出NW，或W。对于所述低态的锁定使得由电路LOGi冻结所述控制，甚至于当开启转换晶体管MN3中的一个，反向了所述单元输出的状态。或者，当一探测到其上的一个高状态，可以使对所述Q和NQ的输入的状态的探测无效。 

根据对应于示出的第一个实施例，单元4，在一个预定的时间之后启动，该时间选择的比所述不同的电路LOGi(这样就依赖于所述单元的不同通路的最大的时间常数，特别地，如果不同的单元具有不同额定值的电阻对)的可能的最大锁定持续时间长(带有一个安全级别)，关闭晶体管MN2(在所有输入R上低态)，随后转换选择器K到终端6。这就导致了在每个单元(对应于最短的探测时间常数)的电阻器的其中一个的一股稳定化电流的流动(大约为几个毫安)。这个电流被维持，例如，几个毫秒的持续时间，它具有一个根据图1的所述电阻器的额定特性的预定的值，如结合图3描述的一样。这导致，在每一个单元内，与所述最短的时间常数相关联的电阻器的值的一个不可逆转的，稳定的减小，这样确认所述单元状态。 

然后，通过转换选择器K回到终端5(不通过打开开关P触发一个新的提取)，以及通过无效掉逻辑电路LOGi，单元4使所述稳 定化阶段无效。单元4也可以转换输入R的所述控制信号到一个高态。或者，这个信号为每一个提取阶段，置于高态，这就将提取阶段之外的消耗减到最小。 

每一个单元的状态这样就被稳定化了(确认)，所有的都不可检测到。实际上，每个单元的电阻器Rd和Rg仍具有相同的尺寸。 

根据另一个实施例，每一个逻辑电路LOGi在级别Vp和Vr之间与一个选择器相关联，并且相应地包括一个控制逻辑。在这种情况下，不需要所有的单元都在同一时间转换到级别Vp。 

理论上，所述稳定化步骤只执行一次。然而，它也可以再次进行。它只确认所述相同的状态。 

本发明的一个好处是，不需要采取特别的防范来区分存储着所述代码的电通路。相反，所述电阻器被相同地制造，这进一步增加了所述代码的隐藏性。 

本发明的另一个好处是这样被存储的代码即使通过电源分析也没有被探测到的风险。实际上，一个单元的消耗在读取模式保持不变，无论是经历了值的减小的电阻器Rd还是Rg。 

其他的实施例，用于由一个电流或电压测量读取的在一个不同的结构中的电阻差异的确认，将在后文进行描述。这些实施例运用了所说明的优点，结合上述利用时间的实施例，特别是那些涉及通过不可逆转的减小电阻值的，可编程的多晶硅电阻器的使用的实施例。 

图5表示了根据一个实施例的一列存储单元Cl，…Ci，…Cn。此图描述了将单元与本发明明确的编程电阻器，相联成一个阵列网络的可能性。简单起见，图5只表示了一列。然而，需要注意的是，可以有多个并行的列。 

该列的每一个存储器单元Ci由两个并列的支路组成，每一个支路，在一个所述激发信号的应用的终端E和一个准备被一个差异读 取元件15读取的单独的终端Q或NQ之间，包括所述列单元选择的，一个可编程电阻器Rp1i，或Rp2i，以及一个开关(这里，一个N通道的金属氧化物半导体晶体管)MNS1i，或MNS2i。终端Q和NQ，对应于所述单元排列的输出终端的差异放大器15的输入终端，通过用于所述稳定化阶段的确认晶体管MNP1和MNP2，被分别接地GND。 

不同的存储器单元Ci就这样并联在终端E和终端Q以及NQ之间。在所示的例子中，终端E被分别连接到读取和稳定化供应电压Vr和Vp，通过由一个控制电路(未示出)根据所述工作范围控制的一个开关K。 

在显示的例子中，晶体管MNP1和MNP2分别接收来自于所述控制电路的信号W和NW。或者，在下文中会结合所述差动放大器的一些实施例看到的，信号W和NW可以是一个，并且是相同的稳定化控制信号。 

在图5的电路中，每一个单元的选择晶体管MNS1i和MNS2i由各自的字线选择信号WLi被一同控制。这个字线符号被用来指代在一个存储器面板中的行和列的通常的指代。或者，选择线WLi的所述信号可以被分成关于另外一个支路的其中一个支路的两个单独的选择信号，特别是如果这是所述稳定化所需要的，当一个单独的控制信号被同时用于晶体管MNP1和MNP2。 

从上述的讨论中，我们可以看到每一个单元包括，在一个供应电压应用的两个终端之间的，并列的两个支路，每一个包括一个多晶硅电阻器，以及至少一个读取开关(MNS)，连接每一个电阻器到一个输出终端。 

差异读取元件15的不同的实施例，在后文中会结合图6和图7进行描述。所述读取或选择晶体管被省略，由于用于一个单一列的单元的所述读取元件的单一性，如图5所示。 

晶体管MNP1和MNP2结合图5，被更好地表示出。然而，应该注意的是，所述的晶体管实际上并不属于所述差异读取元件。 

图6表示了一个差异读取放大器15的第一个实施例，探测在一个单元的两个支路之间的电流差异。 

图6是基于两个互导放大器的使用，每一个包括至少两个并行的电流镜像支路。在所示的例子中，三个并联的支路被提供给所述存储单元的每一个输出支路(Q和NQ)。 

例如，在终端Q一侧(任意地，在图所示的方向上的左支路一侧)，每一个支路包括一个晶体管41G，42G和43G，分别(例如，N通道进金属氧化物半导体晶体管)被组合作为电流镜像。晶体管41G连接终端Q到地面，并且是二级管组合的，它的栅极和漏极被相互连接。第二个支路的晶体管42G通过它的源极被连接到终端M，通过它的漏极连接到一个P通道金属氧化物半导体晶体管44G的漏极，44G的源极被连接到供应读电压Vr的线路21’。在第三支路一侧，晶体管43G，通过一个P通道金属氧化物半导体晶体管45G，被连接到供应线路Vr，晶体管43G的源极被接地。 

相同的结构被复制在图的右侧的终端NQ的连接。第一支路的晶体管41D也是二极管组合的。第二支路的晶体管44D连接它的栅极到晶体管44G的栅极，在其上它被组合成一个电流镜像。晶体管44G是二极管组合，它的栅极与它的漏极互连。在第三支路，晶体管45D是二极管组合，它的栅极与它的漏极互连，并且它的栅极被连到左手支路的晶体管45G的栅极。 

所述差异测量由一个运算放大器46执行，它的反向和非反向输入分别被连接到左手第三支路的晶体管45G，43G互连的点47，和右手第二支路的晶体管44D和42D的互连的点48。进一步地，一个测量电阻器R连接放大器46的输入终端。放大器46的输出OUT提供所述读取单元的所述状态。 

图6的实施例的一个好处是，它能够消除所述选择金属氧化物半导体晶体管的结构上的不对称，并且，更加精确地说，是在所述电路中出现的电容的不对称。这样，它就是一个纯电阻测量放大器。 

应该注意的是，类似于为图6的放大器46提供供电，只有读取电压Vr供应所述电流镜像。 

图7显示了应用于图5的存储单元的差异读取放大器的另外一个实施例。这里，所述读取执行在电压上。所述放大器由两个金属氧化物半导体晶体管(这里，N通道51G和51D)组成，分别连接终端Q和NQ到地面M，其中一个晶体管(如，51G)是二极管组合的，并且，晶体管51G和51D的栅极被互连。这样，它就是一个电流镜像，平衡在读取模式中通过终端Q和NQ的电压。所述电流镜像放大所述移位，所述左手支路为另外一个支路设定所述电流。相应地，如果所选定的单元的所述左手支路Q的电阻，比这个单元的右手支路的电阻小，一个更强的电流就流过这个左手支路。因为另一个支路的电流镜像流过相同的电流，它的电阻更强这个事实就导致电压读取点A下降到一个低电压(地面，忽略处在开启状态的晶体管的串联的电阻)。点A被连接到一个读取金属氧化物半导体晶体管52的栅极，与一个持续的电流源53串联在应用读取电压Vr的终端21’和地面M之间。晶体管52和终端53之间的交点可以通过一个反向器54，它的输出终端提供一个所选择的单元的状态。当点A处于一个接近地面的电压，晶体管52关闭。在相反情况下，这个晶体管开启。这样，所述差异读取放大器的输出OUT的A转换就这样有效地得到了。 

根据另一个实施例，所述读取点(晶体管52的栅极)被连接到线路Q，如果所述线路的晶体管51D是二极管组合的晶体管。 

类似于为图6的组合，当其中一个存储器单元需要执行稳定化时，所述单元通过它的信号WLi(图5)被选择，并且，多晶硅电阻器的值希望被减小的支路的所述晶体管MNP1或MNP2，被开启(信号Pg1和Pg2)。 

图8显示了根据本发明的一个提取单元的另一个实施例。这个单元基于一个滞后比较器或放大器(一般被称作施密特触发器)61的应用，与一个差异读取元件形成在同一时刻。 

类似于其他的实施例，所述单元包括两个并联的支路，每一个包括，在终端E和一个供应电压的应用的终端M之间串联的，一个电阻性区分元件RP1，RP2以及至少一个开关，组成确认晶体管MNP1，MNP2。在图8的例中，每一个支路还包括，为了它的读取，一个P通道金属氧化物半导体晶体管62G，62D，分别连接终端E到电阻性元件RP1，RP2的一个第一终端，以及一个N通道金属氧化物半导体晶体管63G，63D分别连接电阻性元件RP1，RP2的另外一个终端到地面M。晶体管63G和63D的栅极分别连接到对面的晶体管的漏极上，即，连接到编程晶体管MNP1和MNP2的各自的漏极上。 

电阻性元件RP1和RP2，每一个分别由两个电阻器串联构成，RP11，RP12和RP21，RP22，各自的连接点被连接到施密特触发器61的非反向和反向输入。所述施密特触发器的输出被分别连接到晶体管62G和62D的栅极。 

阳性终端E，通过一个开关电路K，被连接到电压Vp和Vr。这里，一个可选的开关电路被示出，两个开关K1和K2分别连接应用电Vr和Vp的终端21’和22”到终端E。当然，开关K1和K2不同时接通。 

在读取模式，所述单元一被供应电压Vr，施密特触发器61开启所述两个晶体管62G和62D。所述单元底部的所述双稳态多谐振荡器组合(晶体管63G和63D)探测电阻器RP1和RP2之间的不平 衡。触发器61读取这个不平衡，关闭具有最高电阻值的RP1或RP2的支路上的晶体管62G或62D。 

图8的存储单元的一个好处是，一旦所述读操作执行，没有电流流过所述单元。 

触发器61存在的一个好处是，它能够探测一个小的不平衡，而不用等待双稳态多谐振荡器63G和63D完全关闭晶体管63G和63D的其中一个。 

在所示的例子中，所述单元的直接的和反向的输出Q和NQ，分别由晶体管63D和63G的栅极组成。或者，可选的，如图8中虚线所示，晶体管62G和62D的栅极(所述施密特触发器的输出)也可以用作单元输出。 

为了确认所述单元的初始(制造)状态，信号Pg1和Pg2被交错。晶体管MNP1和MNP2同时开启。所述编程或稳定化就通过减小电阻RP1或RP2的电阻值，确认了所述初始状态，电阻RP1或RP2在制造之后的状态，就已经显示出稍微低些的阻值。 

应该注意的是，图8的实施例与一个单一的供应电压的使用兼容，所述电压就被设定到稳定化或编程电压Vp的级别。实际上，在读取模式，所述状态一被所述施密特触发器确认，就不存在编程所述电阻的风险，因为这里没有电流。为此，必须确定所述读取电流不能持续足够于引起一个编程的时间。换而言之，所述单元供应电压的应用的持续时间必须选择的足够短，与一个单一的供应电压的使用相兼容。 

在两个电压都使用的情况下，施密特触发器61被电压Vr供给。 

图9显示了图8中施密特触发器61的一个实施例。所述触发器包括，在由电压Vp和Vr(终端21)供给的电流源64和地面M之间的两个并联的对称的结构。每一个结构，在源64的输出终端65和 地面之间，包括一个P通道金属氧化物半导体晶体管66D或66G，它们的栅极分别形成所述反向和非反向输入终端-和+，并且它们的漏极分别形成连接到晶体管62G和62D的栅极的所述输出终端。终端62G和62D中的每一个，被连接到地面M，通过串联的两个N通道金属氧化物半导体晶体管67G，68G和67D，68D。晶体管67G和67D是二极管组合的，它们的栅极和漏极分别被互连。晶体管68G和68D的栅极被分别连接到对面支路的晶体管67D和67G的漏极。一个N通道金属氧化物半导体晶体管69G或69D，在晶体管67G和67D上，被分别组合成一个电流镜像。这些晶体管在终端62D和62G之间被分别连接，并且，通过两个N通道金属氧化物半导体晶体管70G或70D，分别接地M，来保证在读取中的所述滞后。晶体管70G和70D的栅极接收一个控制信号CT，只有在读取中是能作用的，并且关闭晶体管70G和70D，以避免在读取后放大器中的消耗。 

如图9所示的，一个施密特触发器61的工作，是公知的。在所述-或+输入(晶体管66D和66G的栅极)的其中一个的电压级别之间一产生不平衡，这个不平衡就被锁定，由于所述集合的较低部分的交叉的电流镜像结构。 

图10显示了根据本发明的一个单元的第三个实施例。 

所述实际的单元C包括两个并联的支路，每一个由一个P通道金属氧化物半导体晶体管81G，81D，一个编程电阻器RP1，RP2，一个N通道金属氧化物半导体晶体管82G，82D构成，在通过一个P通道金属氧化物半导体晶体管84连接到一个读取供应电压Vr(终端21’)的终端83和地面M之间。晶体管84希望被一个信号COM控制，以在读取中供应所述结构。当关闭状态，前面描述的并联支路中不产生任何消耗。信号COM也被送到分别被连接在晶体管81G，81D的栅极和地面之间的，两个N通道金属氧化物半导体晶体管 85G，85D的栅极。晶体管81G和82G的栅极被互连到晶体管82D的漏极，而晶体管81D和82D的栅极被互连到晶体管82G的漏极，来稳定所述读取状态。 

晶体管82对面的电阻器RP1和RP2的终端24，26被分别通过P通道选择金属氧化物半导体晶体管MPS1和MPS2，连接到所述单元的输出终端Q和NQ。或者，终端Q和NQ被通过输出放大器或级别适配器86G和86D相连接，86G和86D产生所述结构的位线的逻辑状态信号LOGi和NLOGi。选择晶体管MPS1和MPS2由一个如图5所示的队列类型的单元的选择信号ROW来控制。对于对单元的简单的读取，上述结构能够有效地在终端Q和NQ上，获得所述单元的被编程状态，由电阻RP1和RP2的值的差异识别，虽然它可能很细微。这个差异被放大，而且所述单元的状态由于它的交叉结构被稳定化。 

如图10所示的一个单元的所述稳定化，通过两个稳定化晶体管MPP1和MPP2(这里，P通道金属氧化物半导体晶体管)来执行，它们的漏极被分别连接到终端Q和NQ(如前面的图中所示)，它们的源极分别要接收稳定化电压Vp。晶体管MPP1和MPP2的栅极接收信号Pg1和Pg2。然而，应该注意的是，因为涉及到P通道金属氧化物半导体晶体管，这些信号的状态必须根据前述的使用N通道金属氧化物半导体晶体管的结构反向。 

在单元选择之前，晶体管MPS1和MPS2都被信号ROW屏蔽。这个结构就这样被隔离。

一个读操作开始，通过设定信号COM的状态为高态，这施加一个低级别到所述单元结构的所有节点。当信号COM被重置，晶体管81D和85D的栅极通过电阻器RP1被充电，而晶体管81G和85G的栅极通过电阻器RP2被充电，所述栅极电容通过对称而相等。假设电阻器RP1取最低的值，晶体管82G的漏极得到一个大于晶体管 82D的漏极的电压。这个反应被放大，来提供一个高级别在终端24上，以及一个低级别在终端26上。这个操作只进行一次，只要保持着供应电压Vr。 

要从这个单元读取，这个单元通过设定信号ROW的高态被选择。晶体管MPS1和MPS2就开启了，能够传输节点24和26的状态到终端Q和NQ，并且到产生逻辑输出信号LOGi和NLOGi的所述位线N和NQ。 

为了稳定化图10所示的单元，从一个状态开始，在该状态选择晶体管MPS1和MPS2关闭。信号COM被转换到高状态，使得晶体管82G和82D的漏极分别接地。因为，晶体管42关闭，不可能有任何电流泄漏到供应Vr。 

一个足够的电压级别(Vp)就这样被施加，通过在终端Q或NQ上的晶体管MPP1和MPP2中的一个，根据期望通过不可逆转地降低阻值来被编程的所述电阻器RP1或RP2。然后，晶体管MPS1和MPS2被信号ROW的转换关闭。所述编程电压立即被传输到要被编程的电阻器上，而对面的节点NQ或Q保持浮动。 

所述编程和读取电压，如在下文中要讨论的，可以有所不同。 

在图10所示的集合中，晶体管MPP1和MPP2的源极各自连接到由编程电压Vp供应的输出元件87G和87D的输出。输出元件87G和87D的输入通过一个输出放大器88，分别接收电压Vp，88的输入接收一个二进制信号PRG，来触发一个编程，并且，其输出被直接地连接到放大器87G的输入，同时，通过一个由电压Vp供应的反向器89，连接到放大器87D的输入。反向器89的功能是根据信号PRG的状态，选择被提交到电压Vp的支路。在这种情况下，晶体管MPP1和MPP2可以通过同一个信号被控制。没有反向器89时，单独的信号Pg1和Pg2被使用。 

为了在所述选择晶体管开启时，避免由于预加压在所述结构的不可控制的线上所述单元状态发生偶然的转变，提供两个晶体管，分别是90G和90D(这里，N通道金属氧化物半导体晶体管)，分别连接线Q和NQ接地。这些晶体管被同时控制，通过信号W和R的结合，分别被一个写阶段的高状态，和一个读取阶段的高状态表示。这两个信号被一个异或非(XNOR)栅极91组合，其输出在驱动晶体管90G和90D的栅极之前，通过由电压Vp供应的一个多级放大器92。这个结构能够使节点Q和NQ在每一次读操作前接地。 

图10的所述结构的控制信号的产生，根据前面的功能性描述在本领域一般技术人员的能力范围之内。 

当然，本发明可能有不同的变化，修改和改进，这对于本领域一般技术人员很容易进行。特别地，设定所述多晶硅电阻器的大小以得到一个额定值，依赖于所述应用，并且根据以上描述的功能说明，在本领域一般技术人员的能力范围之内。进一步地，实施本发明的所述电压或电流约束的值，根据以上描述的功能说明，也在本领域一般技术人员的能力范围之内。进一步地，虽然本发明结合N通道金属氧化物半导体晶体管进行描述，它的结构可以很容易地被转换成P通道金属氧化物半导体晶体管，所述单元电阻器就被连接到最低的(负的)供应电压。最后，应该注意的是，本发明能够被很容易地从一个技术变换到另一个技术。 

Claims (21)

1.一个集成单元(1)，其包括两个电阻器(Rd，Rg；Rp1，Rp2)用于根据两个电阻器(Rd，Rg；Rp1，Rp2)的值之间的差异，来提取一个二进制值，

该集成单元为：所述电阻器按一定的尺寸制造以具有相同的额定值；

该集成单元包括：用于二进制读取所述电阻器之间值的差异标志的第一连接装置；以及

其特征在于：

该集成单元包括：在第一次读取显示一个较低电阻时，用于不可逆转地仅降低所述电阻器中的具有该较低电阻的电阻器，以使所述值的差异标志不变的第二连接装置；所述集成单元(1)用于根据在两个电通路中的一个触发信号的边沿的传播，来提取一个二进制值，包括第一电压供应终端(E)和第二电压供应终端(M)之间的两个并联的支路，每一个支路串联地包括：

所述的电阻器(Rd，Rg)中的一个，用于区分所述电通路；

一个读取晶体管(MN1d，MN1g)，所述电阻器与每一个支路的所述读取晶体管之间的交点确定所述集成单元的一个输出终端(Q，NQ)，以及每一个支路的所述读取晶体管的栅极被连接到另一个支路的所述输出终端；以及

一个选择晶体管(MN2d，MN2g)，其中选择晶体管栅极与一个输入终端相连，

在每个支路中，所述电阻器中的一个的一端与第一电压供应终端(E)相连接，一个选择晶体管一端与读取晶体管相连接，另一端与接地的第二电压供应终端(M)相连接。

2.根据权利要求1所述的集成单元，其中所述降低包括，在所述集成单元的读取工作电流范围内，以不可逆转的以及稳定的方式，减小所述电阻器(Rd，Rg；Rp1，Rp2)的其中一个的值。

3.根据权利要求1中所述的集成单元，其中所述电阻器(Rd，Rg；Rp1，Rp2)由多晶硅制造。

4.根据权利要求1或2所述的集成单元，其中，所述降低，由在相应的电阻器(Rd，Rg)中，临时地施加一个电流引起，该电流大于所述电阻器的值取最大时的电流。

5.根据权利要求1所述的集成单元，其中每一个支路进一步包括一个稳定化晶体管(MN3d，MN3g)，连接该支路的输出终端(Q，NQ)到第二电压供应终端(M)，第一电压供应终端(E)有一个电压施加并连接所涉及的支路的电阻器(Rd，Rg)。

6.根据权利要求5所述的集成单元，其中所述稳定化晶体管(MN3d，MN3g)用来引起所述电阻器(Rd，Rg)中的其中一个的值的减小。

7.根据权利要求5所述的集成单元，其中所述电压从初始单元状态的一个相对较低的读取电压(Vr)和一个相对较高的稳定化电压(Vp)中选择出来。

8.根据权利要求1所述的集成单元，包括：

两个并联支路，每一个包括所述电阻器(RP1，RP2)中的一个，被连接在一个第一电压供应终端(E)和一个用于区分读取所述集成单元状态的输出终端(Q，NQ)之间；

至少一个编程开关(MNP1，MNP2；MPP1，MPP2)，连接所述输出终端中的一个到第二电压供应终端(M)上；以及

其中每一个所述的电阻器通过一个锁存器(63G，63D；85G，85D)，被连接到所述的第二电压供应终端(M)，其中锁存器的控制终端被连接到另外一个支路的所述电阻器。

9.根据权利要求8所述的集成单元，其中每一个支路包括一个编程开关(MNP1，MNP2；MPP1，MPP2)，所述编程开关将支路的所述输出终端连接到所述第二电压供应终端以应用供应的电压。

10.根据权利要求8所述的集成单元，其中所述第一电压供应终端(E)通过一个选择器(K)，被连接到至少两个供应电压，其中一个是相对较低的读取操作供应电压(Vr)和一个是相对较高的稳定化供应电压(Vp)。

11.根据权利要求8所述的集成单元，其中至少一个选择晶体管(MNS1，MNS2；MPP1，MPP2)与每一个所述电阻器串联相连在所述的第一电压供应终端(E)和所述对应的输出终端(Q，NQ)之间。

12.根据权利要求8所述的集成单元，包括一个差动放大器(61，15)，该差动放大器的输入端分别连接到所述输出终端，以用于差动读取所述单元状态。

13.根据权利要求8所述的集成单元，其中每一个支路，在它的电阻器(Rp1，Rp2)的任一边，分别包括一个N通道晶体管(82G，82D)和一个P通道晶体管(81G，81D)，它们的栅极被一起连接到另一个支路的电阻器远离供应电压(Vp)的终端。

14.用于编程根据权利要求1至13中任何一个的所述集成单元的一个方法，包括，为了使两个电阻之间的差异的标志不可逆转，暂时地在其中一个电阻器上，施加一个稳定化电流，该电流大于涉及的支路的电阻器的值呈现最大时的电流。

15.根据权利要求14所述的方法，包括下列步骤：

逐步地增加所选择的电阻器中的电流；以及

在一较高电流每一次施加以后，测量在这个电阻器的工作读取状态下的值。

16.根据权利要求14所述的方法，包括，使用一个稳定化电流和期望的最终电阻之间的对应关系的一个预定的表，向被选择的编程电阻器，施加适合的编程电流。

17.用于控制根据权利要求1至13所述中任何一个的集成单元(1)的值的稳定化的方法，包括下列步骤：

引起对所述集成单元的一个初始状态的读取；以及

暂时地向与提供一个高输出状态的所述支路相联系的所述电阻器，施加一个约束电流，该电流大于所述电阻器的值呈现最大时的电流(Im)。

18.根据权利要求17所述的方法，其中所述约束电流从所述约束电流和期望的最终电阻之间的对应关系的一个预定的表中选择出来。

19.一个电路，用于在一个集成电路芯片中存储和从中提取包括n位的一个二进制代码，包括：

n个根据权利要求1至14中的任何一项所述的集成单元(1)；以及

一个中央控制单元(4)，其中中央控制单元(4)为每个集成单元(1)的终端(R)产生控制信号，来置所述单元在读取或稳定化配置。

20.根据权利要求19所述的电路，其中所述第n个集成单元(1)中包含的所述第n位被并行地读出。

21.一个用于识别一个集成电路芯片的电路，包括权利要求20所述的电路。

Images