CN100459069C - 熔丝及其形成方法 - Google Patents

熔丝及其形成方法 Download PDF

Info

Publication number
CN100459069C
CN100459069C CNB2004800114647A CN200480011464A CN100459069C CN 100459069 C CN100459069 C CN 100459069C CN B2004800114647 A CNB2004800114647 A CN B2004800114647A CN 200480011464 A CN200480011464 A CN 200480011464A CN 100459069 C CN100459069 C CN 100459069C
Authority
CN
China
Prior art keywords
fuse
geometry
mid portion
fuse geometry
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800114647A
Other languages
English (en)
Other versions
CN1799130A (zh
Inventor
至南·布赖恩·李
亚历山大·B.·霍夫勒
德-高·林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1799130A publication Critical patent/CN1799130A/zh
Application granted granted Critical
Publication of CN100459069C publication Critical patent/CN100459069C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本申请提供一种有源熔丝，其包括用于形成可变电阻器(106)和选择晶体管(110)的有源熔丝几何结构(120)。在一个实施例中，该有源熔丝几何结构形成在半导体衬底(140)的部分有源区(160)内，而选择栅(124)被置于该有源熔丝几何结构端部(123)的上方，以形成用于对有源熔丝编程的集成选择晶体管(110)。在该有源区内使用共用的有源熔丝几何结构可以减少所需面积并增加检测余量。

Description

熔丝及其形成方法
技术领域
本发明主要涉及熔丝，特别是涉及到有源熔丝。
背景技术
在集成电路中，熔丝经常被用来存储永久信息，或者形成永久性连接。例如，熔丝可以被用来调整错误的电路连接以及替换有缺陷的元件，如在存储器冗余应用中。另外，熔丝通常用于芯片识别，或用在安全特性的实现中。熔丝还可以用来模拟微调。熔丝也可以用作一次编程(OTP)元件，以替换只读存储器(ROM)，一旦芯片被包装起来，就可对其编程。
现在可用的一种类型的熔丝是多晶硅熔丝，这种熔丝将参照图1-3进行讨论。图1中显示的示意图10示出与激励级晶体管16相结合的多晶硅熔丝14(也可以被称为可变电阻器14)，连接在节点12和20之间(其中晶体管16的控制电极连接在节点18上)。晶体管16和可变电阻器14通过金属部分6相互连接。金属部分6在节点2上的可变电阻器14和节点4上的激励级晶体管16之间提供了互连接。最初，可变电阻器14的电阻值很低。然而，如果需要，通过驱动来自于激励级晶体管16的电流(例如，图1中所标示的“I”)流过可变电阻器14，可以对可变电阻器14编程以具有高电阻，该电流永久性地损坏可变电阻器14，从而产生较高的电阻。所以，可变电阻器14可以根据需要，相应于熔丝的两种状态，具有低电阻或高电阻。然而，高电阻与低电阻的电阻比通常很低，因而很难检测。
图2示出图1中示意图10所对应器件22的顶视图。器件22包括多晶硅部分32，该部分的两端较宽，中间部分34比端部要窄。中间部分34相当于可变电阻器14。应当注意的是，在图3中可以看到，多晶硅部分32还包括上覆的硅部分。器件22还包括用来形成激励级晶体管16的有源区56和栅58。应当注意，为了将激励级晶体管16连接到多晶硅熔丝14上，需要与图1中的金属部分6相对应的金属部分42以提供正确的电连接。器件22包括为金属部分24提供电连接的触点26、28和30，其与图1中节点12相对应，以及为金属部分60提供电连接的触点50、52和54，其与图1中的节点20相对应。器件22还包括提供多晶硅部分32和金属部分42之间电连接的触点36、38和40，以及提供有源区56和金属部分42之间电连接的触点44、46和48。应当注意的是可变电阻器14和激励级晶体管16之间的金属部分42必须有足够的宽度，以承受为了给熔丝编程而由激励级晶体管16提供给可变电阻器14的大电流(例如，图2中标为“I”的电流)。还将参考图3做进一步的讨论，物理设计规则也必须坚持形成金属部分42，以使可变电阻器14和激励级晶体管16相互连接。
图3是器件22的横截面图。如本领域所知，图3示出具有场氧化物区68和72的衬底74。可变电阻器14具有叠加在场氧化物区68上面的多晶硅层66，以及叠加在多晶硅层66上面的硅化物层64。应当注意的是，硅化物层64和多晶硅层66与图2中的多晶硅部分32对应。因而，在对可变电阻器14编程之前，由于触点28和38之间硅化物层64的存在，可变电阻器14的电阻值很低。然而，为了对可变电阻器14编程，使足够大的电流(来自于激励级晶体管16)通过硅化物层64和多晶硅层66，从而使得通过硅化物层64(电阻值小于多晶硅层66)的电流被破坏。例如，由于大电流的作用，硅化物层64通过聚结而变得不连续，从而引起了电阻值的增加。可选地，由于大电流的作用，电迁移可能在硅化物层64的内部产生空隙，从而引起了电阻值的增加。多晶硅层66的厚度通常比硅化物层64厚三倍。
图3还说明可在衬底74中形成的激励级晶体管16的实例。激励级晶体管16包括叠加在衬底74上面的栅58。同样要注意的是，晶体管16还包括栅58和衬底74(未示出)之间的栅氧化层。应当注意，激励级晶体管16可以按本领域技术人员已知的方式形成，可以是任意合适类型的晶体管，因而，在此不再详细讨论。金属部分42叠加在可变电阻器14和激励级晶体管16之间的电介质层78上面，并且通过触点38和46分别与两者电连接。应当注意，金属部分42必须有足够长的间距62以适应物理设计规则，而物理设计规则必须坚持形成可变电阻器14和激励级晶体管16。这些物理设计规则规定，例如，触点38和46之间的必需空间、在下面的场氧化物区68的长度、触点38和硅化物层64和多晶硅层66的边缘之间的间距，等等。物理设计规则还为金属部分42规定了长度62的最小值，以提供可变电阻器14和激励级晶体管16之间适当的电连接。
因而，对于实现多晶硅熔丝，可变电阻器14和激励级晶体管16都有很大的面积需求，从而限制了可用熔丝的数目和其位置。而且，由于多晶硅层66的厚度，在对可变电阻器14编程之前或以后的电阻比通常很低。这使得熔丝的检测余量(sensing margin)较低。因而，需要要求较小面积和较高检测余量的改进型熔丝。
发明内容
根据本发明的一方面，提供一种制作熔丝的方法，其包括：在部分有源区中形成熔丝几何结构；以及形成布置在熔丝几何结构端部上方的选择栅，其中所述选择栅和所述熔丝几何结构端部的在下面的部分形成了用于对熔丝编程的集成选择晶体管。
根据本发明的另一方面，提供一种制作熔丝的方法，其包括：在部分有源区形成熔丝几何结构，其中所述熔丝几何结构包括相对的端部和中间部分，所述中间部分形成了有源电阻器结构；形成布置在所述熔丝几何结构端部上方的选择栅，其中所述选择栅和所述熔丝几何结构端部的在下面的部分形成用于对熔丝编程的集成选择晶体管；在所述选择栅和部分所述熔丝几何结构上方形成硅化物；形成第一和第二触点，第一触点接触所述选择栅附近的所述熔丝几何结构端部，而第二触点接触所述熔丝几何结构的相对端部；以及根据所需熔丝状态，使用所述选择晶体管和通过第一和第二触点的编程电流对所述熔丝编程。
根据本发明的另一方面，提供一种熔丝，其包括：在部分有源区中的熔丝几何结构；以及布置在所述熔丝几何结构端部上方的选择栅，其中所述选择栅和所述熔丝几何结构端部的在下面的部分形成用于对所述熔丝编程的集成选择晶体管。
根据本发明的另一方面，提供一种熔丝，其包括：在部分有源区中形成的熔丝几何结构，其中所述熔丝几何结构包括相对的端部和中间部分，其中中间部分包含有源电阻器结构；布置在所述熔丝几何结构端部的选择栅，其中所述选择栅和所述熔丝几何结构端部的在下面的部分形成用于对所述熔丝编程的集成选择晶体管；在所述选择栅和部分所述熔丝几何结构上方形成的硅化物；以及第一和第二触点，其中，所述第一触点接触所述选择栅附近的所述熔丝几何结构的端部，而所述第二触点接触所述熔丝几何结构的相对端部。
根据本发明的另一方面，提供一种具有熔丝的集成电路，其包括：在部分有源区中的熔丝几何结构；以及布置在所述熔丝几何结构端部的选择栅，其中所述选择栅和所述熔丝几何结构端部的在下面的部分形成用于对所述熔丝编程的集成选择晶体管。
附图说明
本发明通过实例进行图解，但不受附图所限制，附图中相同参考符号表示相似的元件，其中：
图1-3说明本领域中所知的多晶硅熔丝和激励级晶体管的各种视图；
图4以示意图形式说明根据本发明一个实施例的可变电阻器和选择晶体管；
图5说明图4中根据本发明一个实施例的可变电阻器和选择晶体管的顶视布局视图；
图6说明图4和图5中根据本发明一个实施例的可变电阻器和选择晶体管的横截面视图；
图7以示意图形式说明根据本发明一个实施例的检测放大器；
图8以示意图形式说明根据本发明一个实施例的存储器阵列。
熟练的技术人员应当意识到图中元件的示出是为了简单和清楚的目的，没有必要按照比例绘制。例如，图中某些元件的尺寸可相对于其它元件有所扩大，从而有助于加强对本发明实施例的理解。
具体实施方式
在此公开的一个实施例涉及到有源熔丝，其中有源熔丝的几何结构被用来形成可变电阻器和选择晶体管。在一个实施例中，该有源熔丝几何结构在半导体衬底的一部分有源区中形成，而选择栅布置在有源熔丝几何结构端部上方，以形成在对有源熔丝编程中使用的集成选择晶体管。共用有源熔丝几何结构在有源区内部的使用将允许减少所需面积并增加检测余量。
图4示出器件100的原理图，器件100包括以可变电阻器106和选择晶体管110实现的有源熔丝。因而，应当注意可变电阻器106也可以被称作熔丝106或有源熔丝106。(同样应当注意，术语“熔丝”或“有源熔丝”可以被用于指代可变电阻器106和选择晶体管110的结合体。)器件100包括可变电阻器106，其具有与节点104连接的第一接线端，和与选择晶体管110的第一电流电极连接的第二接线端。选择晶体管110包括连接到节点108的第二电流电极，还具有连接到节点102的控制电极。注意，将可变电阻器106的第二接线端电连接到选择晶体管110的第一电流电极不需要附加的金属部分，这一点将在下面参照图5和图6做进一步的说明。而且，尽管图示选择晶体管110为N型晶体管，可选实施例还可以将P型晶体管用作选择晶体管110。
最初，可变电阻器106具有与有源熔丝的第一电阻状态相对应的低电阻。然而，如果有需要，可对可变电阻器106编程，使其具有与有源熔丝的第二电阻状态相对应的高电阻。可以通过驱动来自于选择晶体管110的电流(例如，图4中标示“I”的电流)流过可变电阻器106而对可变电阻器106编程，该电流可以永久性地损坏可变电阻器106，从而产生较高的电阻。因而，可变电阻器106可以根据需要，具有与有源熔丝的两个电阻状态相对应的低电阻或高电阻(其中，例如，两个电阻状态中的其中一个可以对应于逻辑值1，而另一个对应于逻辑值0)。而且，可变电阻器106的形成是使用器件100的有源区而不是多晶硅区，将在下文参照图5和图6详细讨论。这将允许减少装置100所需面积并提高更大检测余量的电阻比。
图5示出与图4中器件100对应的器件101的顶视图。器件101包括用来形成可变电阻器106和选择晶体管110的有源熔丝几何结构120。有源熔丝几何结构120包括121、122和123三部分。部分122是位于部分121和部分123之间的较窄的电阻器部分，用来形成有源电阻器结构(例如，可变电阻器106)。部分121和部分123比电阻器部分122宽。(虽然没有显示，但是有源熔丝几何结构120还可能包括上覆的硅化物部分，在图6中将可以看到)。部分121包括提供部分121和金属部分112之间电连接的触点114、116和118，其与图4中的节点104对应。部分123包括在部分123的一部分上面叠加的选择栅部分124，用来形成选择晶体管110，还包括触点126、128和130，用来提供部分123(与晶体管110的第二电流电极对应)和金属部分132(与图4中节点108对应)之间的电连接。应当注意，图示的实施例包括形成各电连接的三个触点(例如，114、116和118或者126、128和130)；然而可选实施例可以使用任意数目和形状的触点来提供电连接。同样要注意，还可以根据需要使用附加的触点。例如，如果需要，附加的一个或多个触点可以位于部分122和选择栅124之间，用来提供连接晶体管110的第一电流电极的电触点。连接选择栅124的触点(未示出)也可以用来提供与选择晶体管110控制电极的电连接，其与图4中的节点102相对应。
如下面要参照图6作更详细的说明，有源熔丝几何结构120由器件101的有源区形成。这将允许使用有源熔丝几何结构形成可变电阻器106和选择晶体管110。这就避免了对可变电阻器106的第二接线端和选择晶体管110的第一电流电极之间附加金属连接的需要，因而减少了所需面积。因此，和上面参照图1-3描述的现有技术多晶硅熔丝不同，多晶硅电阻器部分和有源区晶体管部分之间的附加金属互连接是不需要的。此外，因为不需要附加的金属互连接，所以可变电阻器106和选择晶体管110之间的触点也是不需要的，这就进一步减少了面积。同样，由于器件101的有源区用来形成有源几何结构120，位于可变电阻器下部的附加场氧化物区就不再需要了。这些减少的面积同样有利于降低加工复杂性和成本。
图6示出器件101(与器件100相对应)的横截面视图。器件101包括衬底140，而衬底140则包括叠加在绝缘体层138上面的有源层160。因此，在图示的实施例中，应当注意，衬底140是绝缘体上硅(SOI)衬底。然而，在可选实施例中，可以使用具有有源区例如有源层160的任何衬底，例如块硅衬底、砷化镓衬底等等。有源层160包括阱141内的掺杂区142、144和146，所述掺杂区和阱是相反极性的。例如，在图示实施例中，为了将选择晶体管110实现为N型晶体管，掺杂区142、144和146是N型的掺杂区，而阱141是P型阱。有源层160还包括掺杂区142和148的两侧上面的场氧化物区136。掺杂区144和146与晶体管110的源区/漏区相对应。如本领域中所知，晶体管110还包括叠加在衬底140上面的栅124，使得沟道区域形成在掺杂区144和146之间的栅124下部。同样应当注意，如本领域中所知，晶体管110包括栅124和衬底140之间的栅氧化层(未示出)。晶体管110还可包括栅124两侧的侧墙隔离区125，叠加在掺杂区144和146上面。栅124可以是任意类型的晶体管栅，例如多晶硅栅、金属栅，或其它合适的栅或栅叠层。晶体管110还可包括扩展区150和148，但是，它们是可选的。如果有扩展区150和148，那么它们通常是和掺杂区144和146(也可以被称为深注入区)导电型相同的浅掺杂区。例如，在图示实施例中，扩展区150和148都是N型扩展区。
尽管图示实施例将晶体管110实现为N型晶体管，可选实施例还可使用P型晶体管。可选地，晶体管110可以是本领域中所知的任意类型的晶体管，可以通过本领域中所知的任何合适的方式形成。此外，晶体管110和可变电阻器106可以使用已知的工艺和材料来形成。类似地，有源层160可以通过本领域中所知的任何方式来形成，从而形成有源熔丝几何结构120。同样，应当注意，可以使用任何形状来形成有源熔丝几何结构120。例如，环状结构可以用来形成选择晶体管110，或者在有源熔丝几何结构120可连接多个指状元件以形成选择晶体管110时，可以使用指状结构。因而，可以使用任意形状和大小的有效面积，通过同一个有源熔丝几何结构来形成可变电阻器和选择晶体管。
如上所述，有源层160还包括掺杂区142(也被成为深注入区)，其提供从金属部分112到有源层160的电接触。在图示实施例中，由于阱141是P型阱，掺杂区142也是N型区。掺杂区142和144之间的区域与可变电阻器106的电阻器区域122相对应。如果存在扩展区150，其就沿着掺杂区144和142上方的有源层160顶部延伸。器件101还包括硅化物层152，其形成在扩展区150(如果存在)上方，如果不存在扩展区150，其就形成在有源层160上方。器件101还包括叠加在栅124上面的硅化物层154，和叠加在掺杂区146以及扩展区148(如果存在)上面的硅化物区156。硅化物区156通过触点128(以及触点126和130)提供了至金属部分132的电连接。类似地，硅化物层152通过触点116(以及触点114和118)提供了至金属部分112的电连接。器件101还包括叠加在晶体管110和可变电阻器106上面的介质层134，以及叠加在介质层134上面的金属部分112和132。应当注意，虚线162和164之间的有源层160部分通常与图5中的有源熔丝几何结构120对应。
如上所述，为了对可变电阻器106编程，强度足够大以至于能损坏硅化物层152的电流(例如图4和5中标示为“I”的电流)由选择晶体管110提供。电阻器部分122与端部123相比较窄，增加了来自于选择晶体管110并对硅化物层152产生影响的电流的电流密度。例如，由于通过电阻器部分122的大电流和增加的电流密度，硅化物层152可能会通过聚结而变得不连续，因而引起了电阻的增加。可选地，由于大电流作用，电迁移可能会在硅化物层152内部产生空隙，从而也使得电阻增大。在一个实施例中，应当注意，硅化物层152的厚度与扩展层150的厚度大致相等。这就引起了电阻比的增加。就是说，高电阻(区域122经过编程后的电阻)相对于低电阻(区域122在编程前的电阻)的比率要高于上述多晶硅熔丝所容许的比率。可选地，扩展区150可能不存在，或至少在区域122中不存在，使高电阻对低电阻的比率更高。在一个实施例中，高电阻对低电阻的电阻比至少为10。电阻比的优选值为至少20，更优选的值为至少30。因此，这里讨论的有源熔丝的实施例在实现所需面积减少的同时，允许增加检测余量。
图7示出一个使用上面参照图4-6所描述的有源熔丝的集成电路170的实施例。集成电路170包括能使用器件101而改进性能和面积需求的检测放大器171。检测放大器171包括N型晶体管180、174、194、186、198和199，P型晶体管178和172，电阻器196以及可变电阻器188。检测放大器171包括P型晶体管178，其具有连接到第一电压源(例如，Vdd)的第一电流电极，和连接到N型晶体管180的第一电流电极的第二电流电极。N型晶体管180包括连接到N型晶体管194第一接线端的第二电流电极。N型晶体管194包括连接到电阻器196第一接线端的第二电流电极，而电阻器196具有连接到参考电压(例如，大地)的第二接线端。检测放大器171还包括P型晶体管172，其具有连接到第一电压源的第一电流电极，和连接到N型晶体管174第一电流电极的第二电流电极。N型晶体管174包括连接到N型晶体管186第一接线端的第二电流电极。N型晶体管186包括连接到可变电阻188第一接线端的第二电流电极，而可变电阻器188具有连接到参考电压的第二接线端。P型晶体管178的控制电极与P型晶体管172的控制电极连接。检测使能信号(sensing enable signal)连接到N型晶体管180和174的控制电极。N型晶体管194的控制电极与N型晶体管186的控制电极连接。N型晶体管194的控制电极与N型晶体管194的第一电流电极连接，而N型晶体管186的控制电极与N型晶体管186的第一电流电极连接。N型晶体管198具有连接到N型晶体管174第二电流电极的第一电流电极，连接到程序电压(Vp)的第二电流电极，以及连接以接收的Vpgm使能的控制电极。N型晶体管199具有连接到N型晶体管186控制电极的第一电流电极，与Vp连接的第二电流电极，以及连接以接收Vpgm选择信号(Vpgm sel)的控制电极。P型晶体管178和172的第二电流电极提供了检测放大器171的输出信号，分别为输出和输出非(outbar)。同样应当注意，在可选实施例中，Vp与Vdd可能是相同的。可选地，Vp和Vdd的数值可不同，或者在另一个实施例中，晶体管198的第二电流电极的Vp可能与晶体管199的第二电流电极的Vp的数值不同。
应当注意，晶体管194和可变电阻器196可以实现为有源熔丝器件，从而使得器件190可以按照图5和图6中的器件101来实现。类似地，应当注意晶体管186和可变电阻器188也可以实现为有源熔丝装置，从而使得器件182可以与图5和图6中的器件101一起使用。因此，检测放大器171在提供增加的检测余量时，可占用较少的面积。
在操作中，检测放大器171的编程可以通过对上文参照图4-6所讨论的可变电阻器188来进行。就是说，Vpgm使能(启动编程)和Vpgm选择(选择电流单元)都可以得到确认，使得N型晶体管186的第一电流电极和控制电极中的每一个都被设置为第一电压源，从而开启N型晶体管186，其驱动电流流过可变电阻器188，因而将可变电阻器188的电阻值由低电阻改变为高电阻(例如通过破坏可变电阻器188的硅化物区)。应当注意可变电阻器196保持在低电阻状态。就是说，可变电阻器196不被编程至高电阻状态，而是作为参考单元(reference cell)起作用。一旦被编程，编程值可以读出或通过确认检测使能而检测出来(当Vpgm使能和Vpgm选择保持在未确定状态时)，该编程值触发N型晶体管180和174，使得有电流通过输出和输出非。这些电流然后用来确定存储在检测放大器171中的数值。例如，如果可变电阻器188编程成高电阻，输出和输出非就将提供第一预设值，而如果可变电阻器188保持在低电阻状态(例如，其未经过编程)，输出和输出非就将提供第二预设值。第一预设值可以与检测放大器171内部的第一存储状态对应，而第二预设值可以对应检测放大器171内部的第二存储状态。在一个实施例中，第一预设值可以对应逻辑电平0或1的其中之一，而第二预设值对应逻辑电平0或1的另外一个。
由于晶体管186和可变电阻器188可以共用同一个有源区，而晶体管194和可变电阻器196也可以共用同一个有源区，集成电路170内形成检测放大器171所需要的面积可以大大减少。同样，由于高电阻和低电阻状态之间电阻比的增加，检测放大器171的检测余量得到提高，从而引起了检测速度和性能的改进。同样应当注意，在可选实施例中，可以使用多种不同的检测放大器设计。
图8示出根据本发明一个实施例的存储器阵列200部分。存储器阵列200包括多个存储单元202、204、206、208、210和212，可以被用来形成永久存储器阵列。就是说，每个单元都有接受一次编程的能力。所以，低电阻状态(例如，未经过编程)可以对应存储单元的第一逻辑状态，而高电阻状态(例如，经过编程)可以对应存储单元的第二逻辑状态。例如，为了对存储单元编程，如存储单元204，周边集成电路(未示出)可以被用来确定第一字线(WL1)和第二位线(BL2)，从而推动电流通过存储单元204的可变电阻器，因此引起了高电阻状态。所以，需要编程为高电阻状态的任何存储单元都可以同样地编程。同样，如本领域中所知，周边集成电路(未示出)然后可以通过选择合适的字线和位线，用来在存储单元内部根据需要检测数值。因此，通过使用像图5和图6中器件101那样的器件来实现每一个存储单元，减少了全部存储器阵列的需要面积，并且由于较高的电阻比，检测性能和速度得到了改进。同样应当注意存储器阵列200可根据需要包括任意数目的存储单元、位线和字线。存储器阵列200同样可以是任何类型的存储器。
因此，可以理解被可变电阻器和选择晶体管所共用的有源熔丝几何结构的使用是如何减少需要面积和增加检测余量的。例如，这里描述的有源熔丝可以在多种应用中使用，例如在存储器阵列、检测放大器，或需要在集成电路中永久存储的任何时间信息，或者在需要OTP元件的任何应用中。
虽然本发明已经针对导电类型或电位极性做出了描述，但是熟练的技术人员意识到导电类型或电位极性可以变为相反。例如，尽管这里的实施例已经根据N型晶体管做出了描述，其中N型晶体管与可变电阻器共用有源区以形成有源熔丝，还是要意识到在可选实施例中，P型晶体管可以与可变电阻器共用有源区以形成有源熔丝，这取决于有源熔丝的应用。同样，在上述的实施例中，对有源熔丝编程是指将可变电阻器的状态由低电阻改变为高电阻。然而，在可选实施例中，编程可能会指将熔丝由一个电阻状态改变到另一个电阻状态。
在前面的说明中，本发明已经根据特殊实施例做出了描述。然而，本领域中一名普通技术人员意识到可以做出的各种修正和改变而脱离下面权利要求中提出的本发明的范围。因此，说明书和图形将被看作是说明性的而不是限制性的，而所有的此类修正都规定包括在本发明范围中。
效益，其它的优点以及问题的解决方法已经根据特定实施例在上面做出了描述。然而，效益，优点，问题的解决方法，以及任何可能促使效益，优点或解决方法产生或更为显著的元件，将不会被认为是任何或所有权利要求的关键的，必需的或本质的特征或元件。这里所使用的术语“包括”，“由……构成”，或任何其它不同表达，都被规定用来包括不唯一的包含物，使得过程、方法、制品或包含一组元件的仪器设备不仅包括那些元件，还可能包括没有特别列出的，或此类过程、方法、制品和仪器设备固有的其它元件。

Claims (10)

1.一种制作熔丝的方法，其包括：
在部分有源区中形成熔丝几何结构，其中所述熔丝几何结构包括相对的端部和中间部分；以及
形成布置在熔丝几何结构端部上方的选择栅，其中所述选择栅和所述熔丝几何结构端部的在下面的部分形成了用于对熔丝编程的集成选择晶体管，其中在编程期间，驱动电流从所述选择晶体管通过所述熔丝几何结构的中间部分，并且，其中从所述选择晶体管通过所述熔丝几何结构的中间部分而驱动的电流破坏所述熔丝几何结构的中间部分上方的一部分硅化物，以改变有源区的电阻。
2.根据权利要求1的方法，所述熔丝几何结构的中间部分适合于增加通过所述熔丝几何结构端部的电流的电流密度，使得对于对熔丝编程是足够的。
3.根据权利要求1的方法，其还包括：
在所述熔丝几何结构端部内形成邻近所述选择栅的触点。
4.根据权利要求1的方法，其还包括：
根据所需熔丝状态，使用所述选择晶体管对所述熔丝编程。
5.根据权利要求4的方法，其中，对所述熔丝编程包括将所述熔丝几何结构的中间部分由第一电阻状态改变为第二电阻状态。
6.根据权利要求1的方法，其还包括：
所述熔丝与存储器阵列的检测电路结合；以及
根据所需熔丝状态，使用所述选择晶体管对所述熔丝编程。
7.一种制作熔丝的方法，其包括：
在部分有源区形成熔丝几何结构，其中所述熔丝几何结构包括相对的端部和中间部分，所述中间部分形成了有源电阻器结构；
形成布置在所述熔丝几何结构端部上方的选择栅，其中所述选择栅和所述熔丝几何结构端部的在下面的部分形成用于对熔丝编程的集成选择晶体管；
在所述选择栅和部分所述熔丝几何结构上方形成硅化物；
形成第一和第二触点，第一触点接触所述选择栅附近的所述熔丝几何结构端部，而第二触点接触所述熔丝几何结构的相对端部；以及
根据所需熔丝状态，使用所述选择晶体管和通过第一和第二触点的编程电流对所述熔丝编程，其中所述编程电流破坏所述熔丝几何结构的中间部分上方的部分硅化物，以改变所述有源电阻器结构的电阻。
8.一种熔丝，其包括：
在部分有源区中的熔丝几何结构，其中所述熔丝几何结构包括相对的端部和中间部分；以及
布置在所述熔丝几何结构端部上方的选择栅，其中所述选择栅和所述熔丝几何结构端部的在下面的部分形成用于对所述熔丝编程的集成选择晶体管，其中在编程期间，驱动电流从所述选择晶体管通过所述熔丝几何结构的中间部分，破坏所述熔丝几何结构的中间部分上方形成的一部分硅化物，以改变有源区的电阻。
9.一种熔丝，其包括：
在部分有源区中形成的熔丝几何结构，其中所述熔丝几何结构包括相对的端部和中间部分，其中中间部分包含有源电阻器结构；
布置在所述熔丝几何结构端部上方的选择栅，其中所述选择栅和所述熔丝几何结构端部的在下面的部分形成用于对所述熔丝编程的集成选择晶体管；
在所述选择栅和部分所述熔丝几何结构上方形成的硅化物；以及
第一和第二触点，其中，所述第一触点接触所述选择栅附近的所述熔丝几何结构的端部，而所述第二触点接触所述熔丝几何结构的相对端部，其中编程电流破坏所述熔丝几何结构的中间部分上方的一部分硅化物，以改变所述有源电阻器结构的电阻。
10.一种具有熔丝的集成电路，其包括：
在部分有源区中的熔丝几何结构，其中所述熔丝几何结构包括相对的端部和中间部分；
布置在所述熔丝几何结构端部上方的选择栅，其中所述选择栅和所述熔丝几何结构端部的在下面的部分形成用于对所述熔丝编程的集成选择晶体管；以及
在所述选择栅和部分所述熔丝几何结构上方形成的硅化物，其中在编程期间，驱动电流从所述选择晶体管通过所述熔丝几何结构的中间部分，破坏所述熔丝几何结构的中间部分上方的一部分硅化物，以改变有源区的电阻。
CNB2004800114647A 2003-04-29 2004-04-23 熔丝及其形成方法 Expired - Fee Related CN100459069C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/425,275 US6911360B2 (en) 2003-04-29 2003-04-29 Fuse and method for forming
US10/425,275 2003-04-29

Publications (2)

Publication Number Publication Date
CN1799130A CN1799130A (zh) 2006-07-05
CN100459069C true CN100459069C (zh) 2009-02-04

Family

ID=33309669

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800114647A Expired - Fee Related CN100459069C (zh) 2003-04-29 2004-04-23 熔丝及其形成方法

Country Status (7)

Country Link
US (1) US6911360B2 (zh)
EP (1) EP1620886A2 (zh)
JP (1) JP2007521644A (zh)
KR (1) KR20060006071A (zh)
CN (1) CN100459069C (zh)
TW (1) TW200509306A (zh)
WO (1) WO2004097898A2 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026692B1 (en) * 2003-11-12 2006-04-11 Xilinx, Inc. Low voltage non-volatile memory transistor
EP1702361A2 (en) * 2003-12-17 2006-09-20 Analog Devices, Inc. Integrated circuit fuse and method of fabrication
DE102004014925B4 (de) * 2004-03-26 2016-12-29 Infineon Technologies Ag Elektronische Schaltkreisanordnung
US7067359B2 (en) * 2004-03-26 2006-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating an electrical fuse for silicon-on-insulator devices
US7239006B2 (en) * 2004-04-14 2007-07-03 International Business Machines Corporation Resistor tuning
US7662674B2 (en) * 2005-05-20 2010-02-16 Intel Corporation Methods of forming electromigration and thermal gradient based fuse structures
JP4783070B2 (ja) * 2005-06-24 2011-09-28 シャープ株式会社 半導体記憶装置及びその製造方法
KR101211213B1 (ko) * 2005-08-31 2012-12-11 인터내셔널 비지네스 머신즈 코포레이션 전기적으로 프로그램가능한 랜덤 액세스 ｅ－퓨즈 롬
US7575958B2 (en) * 2005-10-11 2009-08-18 Freescale Semiconductor, Inc. Programmable fuse with silicon germanium
US7417913B2 (en) * 2006-03-15 2008-08-26 Intel Corporation Fuse cell having adjustable sensing margin
US7557424B2 (en) * 2007-01-03 2009-07-07 International Business Machines Corporation Reversible electric fuse and antifuse structures for semiconductor devices
US7888771B1 (en) 2007-05-02 2011-02-15 Xilinx, Inc. E-fuse with scalable filament link
US7710813B1 (en) 2008-03-05 2010-05-04 Xilinx, Inc. Electronic fuse array
US7724600B1 (en) 2008-03-05 2010-05-25 Xilinx, Inc. Electronic fuse programming current generator with on-chip reference
US7834659B1 (en) 2008-03-05 2010-11-16 Xilinx, Inc. Multi-step programming of E fuse cells
US8564023B2 (en) * 2008-03-06 2013-10-22 Xilinx, Inc. Integrated circuit with MOSFET fuse element
US7923811B1 (en) 2008-03-06 2011-04-12 Xilinx, Inc. Electronic fuse cell with enhanced thermal gradient
KR101043832B1 (ko) 2008-03-11 2011-06-22 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US8411482B2 (en) * 2008-08-20 2013-04-02 Intel Corporation Programmable read only memory
US8102019B1 (en) * 2009-06-19 2012-01-24 Xilinx, Inc. Electrically programmable diffusion fuse
US8143695B1 (en) 2009-07-24 2012-03-27 Xilinx, Inc. Contact fuse one time programmable memory
WO2011024340A1 (ja) * 2009-08-27 2011-03-03 パナソニック株式会社 半導体装置及びその製造方法
US8598679B2 (en) * 2010-11-30 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked and tunable power fuse
US8471296B2 (en) 2011-01-21 2013-06-25 International Business Machines Corporation FinFET fuse with enhanced current crowding
US8368172B1 (en) 2011-07-22 2013-02-05 Freescale Semiconductor, Inc. Fused buss for plating features on a semiconductor die
US8349666B1 (en) 2011-07-22 2013-01-08 Freescale Semiconductor, Inc. Fused buss for plating features on a semiconductor die
US10424521B2 (en) 2014-05-13 2019-09-24 Nxp Usa, Inc. Programmable stitch chaining of die-level interconnects for reliability testing
US9455222B1 (en) * 2015-12-18 2016-09-27 Texas Instruments Incorporated IC having failsafe fuse on field dielectric
US9805815B1 (en) * 2016-08-18 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse bit cell and mask set
US10163783B1 (en) * 2018-03-15 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Reduced area efuse cell structure
CN109037190B (zh) * 2018-07-27 2020-07-10 上海华力集成电路制造有限公司 一种电熔丝结构及其制造方法
KR20220052395A (ko) 2020-10-20 2022-04-28 삼성전자주식회사 집적 회로 및 이를 포함하는 반도체 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291434A (en) * 1989-07-13 1994-03-01 Gemplus Card International MOS fuse with oxide breakdown and application thereof to memory cards
US6238955B1 (en) * 1998-01-29 2001-05-29 Micron Technology, Inc. Integrated circuitry fuse forming methods, integrated circuitry programming methods, and related integrated circuitry
CN1349259A (zh) * 2000-10-18 2002-05-15 三星电子株式会社 用于半导体集成电路的熔丝电路
US6452248B1 (en) * 2000-08-14 2002-09-17 Exar Corporation Low-powered, self-timed, one-time in-circuit programmable MOS fuse element and circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5846174B2 (ja) * 1981-03-03 1983-10-14 株式会社東芝 半導体集積回路
JP3239448B2 (ja) * 1992-07-01 2001-12-17 セイコーエプソン株式会社 半導体装置の製造方法
US5708291A (en) * 1995-09-29 1998-01-13 Intel Corporation Silicide agglomeration fuse device
US6229733B1 (en) * 1999-03-24 2001-05-08 Texas Instruments Incorporated Non-volatile memory cell for linear mos integrated circuits utilizing fused mosfet gate oxide
US6525397B1 (en) * 1999-08-17 2003-02-25 National Semiconductor Corporation Extended drain MOSFET for programming an integrated fuse element to high resistance in low voltage process technology
JP3846202B2 (ja) * 2001-02-02 2006-11-15 ソニー株式会社 半導体不揮発性記憶装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291434A (en) * 1989-07-13 1994-03-01 Gemplus Card International MOS fuse with oxide breakdown and application thereof to memory cards
US6238955B1 (en) * 1998-01-29 2001-05-29 Micron Technology, Inc. Integrated circuitry fuse forming methods, integrated circuitry programming methods, and related integrated circuitry
US20010015471A1 (en) * 1998-01-29 2001-08-23 Manning H. Montgomery Integrated circuitry fuse forming methods, integrated circuitry programming methods, and related integrated circuitry
US6452248B1 (en) * 2000-08-14 2002-09-17 Exar Corporation Low-powered, self-timed, one-time in-circuit programmable MOS fuse element and circuit
CN1349259A (zh) * 2000-10-18 2002-05-15 三星电子株式会社 用于半导体集成电路的熔丝电路

Also Published As

Publication number Publication date
US6911360B2 (en) 2005-06-28
JP2007521644A (ja) 2007-08-02
CN1799130A (zh) 2006-07-05
WO2004097898A2 (en) 2004-11-11
TW200509306A (en) 2005-03-01
US20040217439A1 (en) 2004-11-04
EP1620886A2 (en) 2006-02-01
KR20060006071A (ko) 2006-01-18
WO2004097898A3 (en) 2005-01-13

Similar Documents

Publication Publication Date Title
CN100459069C (zh) 熔丝及其形成方法
KR101146405B1 (ko) 고속 ｏｔｐ 검출 스킴
US6721197B1 (en) Antifuse memory cell and antifuse memory cell array
US5241496A (en) Array of read-only memory cells, eacch of which has a one-time, voltage-programmable antifuse element constructed within a trench shared by a pair of cells
JP5124456B2 (ja) 一回限りプログラム可能なメモリ及びそれを動作させる方法
JP4981661B2 (ja) 分割チャネルアンチヒューズアレイ構造
US7531886B2 (en) MOSFET fuse programmed by electromigration
US6597234B2 (en) Anti-fuse circuit and method of operation
JP2015076556A (ja) メモリ装置、書込方法、読出方法
EP2408001B1 (en) Memory element comprising a fuse in parallel with an anti-fuse
JP2009518843A (ja) メモリマトリクスを有する電子回路
KR102037696B1 (ko) 이-퓨즈 어레이 회로
CA2807739A1 (en) Methods for testing unprogrammed otp memory
KR102284263B1 (ko) 이-퓨즈 셀 및 이를 포함하는 비휘발성 메모리 장치
US9123428B2 (en) E-fuse array circuit
JP2783398B2 (ja) それぞれアンチ・ヒューズ素子を通じて基準電圧線に接続されたメモリー・セルｉｇｆｅｔを有するワン・タイム電圧プログラマブル・リード・オンリー・メモリー・アレイ
US7805687B2 (en) One-time programmable (OTP) memory cell
KR20210052400A (ko) 이-퓨즈 셀 및 이를 포함하는 비휘발성 메모리 장치
JP2013045931A (ja) 半導体記憶装置、及び半導体記憶装置の動作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090204

Termination date: 20170423

CF01 Termination of patent right due to non-payment of annual fee