CN100392756C - 一种用于写存储单元的方法和电路 - Google Patents

一种用于写存储单元的方法和电路 Download PDF

Info

Publication number
CN100392756C
CN100392756C CNB021265291A CN02126529A CN100392756C CN 100392756 C CN100392756 C CN 100392756C CN B021265291 A CNB021265291 A CN B021265291A CN 02126529 A CN02126529 A CN 02126529A CN 100392756 C CN100392756 C CN 100392756C
Authority
CN
China
Prior art keywords
output
pulse
line
write
train
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021265291A
Other languages
English (en)
Other versions
CN1399274A (zh
Inventor
L·T·特兰
M·沙马
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of CN1399274A publication Critical patent/CN1399274A/zh
Application granted granted Critical
Publication of CN100392756C publication Critical patent/CN100392756C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种方法(400)和电路(300)写一个存储单元(210)。该方法(400)将一脉冲串(370)加到已连接到该存储单元(210)的写线上。不预定在脉冲串(370)中的脉冲的数目。该方法(400)将在存储单元(210)的输入侧上的值与参考值比较，其中，存储单元(210)的输入侧提供写操作完成的指示。最好如果在写线上的值超过所述参考值，该方法(400)响应比较步骤，中断在写线上的脉冲串(370)。脉冲最好是宽度窄、幅度大。该方法可以任选地对脉冲串(370)中的脉冲的数目进行计数，并且如果脉冲数目超过预定的最大数，中断在写线上的脉冲串和/或声明该单元不能使用。该电路(300)包括一个脉冲串发生器(310)和一个比较器(330)。

Description

一种用于写存储单元的方法和电路
技术领域
本发明一般涉及电子存储器，更具体地涉及用于写一写多读(WORM)存储器件的方法和电路。
背景技术
在存储器领域内存在一种对日益增加的密度和更低的成本的需求。这种情况尤其符合非易失性存储器。所述非易失性存储器就是当不供应电源时不丢失数据的那些存储器。非易失性存储器可以是一写多读(“WORM”)或可重编程序的。顾名思义，WORM存储器被写(被编程序)一次，以后它对于所有实际用途来说都是永久性的。大多WORM存储器是可现场编程的，而不需要在制造期间进行编程。可现场编程的WORM存储器的实例包括双极型PROM(可编程只读存储器)、CMOS(互补金属氧化物半导体)PROM、EPROM(可擦除PROM)以及基于隧道结的ROM。
通过将相对大的电压加到所选择的单元上以便改变该所选择的单元的物理特性，对WORM存储器编程。改变机制取决于存储器的类型。例如，双极型或CMOS PROM的一个单个存储单元一般由一个与熔丝和/或反熔丝串联的晶体管组成，而一个PROM通过在被选单元的熔丝和/或反熔丝上加一个大电压进行编程。所加的电压使得熔丝开路或使得反熔丝短路(或者，如果熔丝和反熔丝都存在，则两种情况都有)。结果，跨在这个单元上的电阻改变了。通过将一个小的读电压加到该单元上并且检测流过该单元的电流，按照与未改变状态的对比读操作能够探测到这种改变。作为另一个例子，EPROM的一个单个存储单元一般由一个晶体管和一个浮栅组成，而通过加一大电位使电荷从所选单元的硅衬底转移到浮栅，EPROM被编程。在这种情况下的电荷转移的机制是Fowler-Nordheim电子隧道效应。
存储单元的另一个例子是反熔丝隧道结100，如图1所示。反熔丝隧道结100包括一个底电极120、绝缘隔离层140和一个顶电极160。该底电极120和顶电极160可以是如Cu、Al之类的导电金属，或者如NiFe、CoFe、NiFeCo之类的磁材料。绝缘隔离层140通常是很薄的，厚度从5
Figure C0212652900051
(埃)到100
Figure C0212652900052
。绝缘隔离层140一般是由TaOX、AlOX、SiOX、SiNX、AlNX等制成。当一个偏压加到结上时，薄绝缘隔离层允许量子力学隧道效应出现，从而一个电流从一个电极越过隔离层140流到另一个电极。隧道结的电阻呈指数地依赖于隔离层的厚度。因此，通过在制造期间控制厚度，可以把隧道结做到所希望的、适于各别应用的电阻值。
用于编程一个普通WORM存储器的电路是图2A所示的WORM存储系统200的一部分。该WORM存储系统200包括一个存储单元210的阵列。存储单元210最好以行和列的矩形排列形式放置。每个存储单元210在行导线220和列导线230的交叉处。行解码器240连接到行导线220；列解码器250连接到列导线230。地址线(未示出)控制行解码器240和/或列解码器250，以选择所希望的行、列或者个别单元210。如图2A所示，一个各别单元210已为写而被选中。作为写过程的一部分，一个写电压VWR将加到该单元210上。
在图2B上示出了一个写电压VWR图260。写电压VWR是一个高度为V1和固定宽度为T1的脉冲270。对于每个要被写的单元210，通过行解码器240和列解码器250选择那个单元；然后，同样的脉冲270加到该所选择的单元上。
WORM存储器的缺点是，为编程该存储器一般需要V1为高值。在EPROM的情况下，为Fowler-Nordheim电子隧道效应出现需要一个高电压。在带有作为可编程元件的多晶硅熔丝的PROM的情况下，为传递足够烧断该多晶硅熔丝的能量需要一个大的电压。在带有作为存储单元的一个正向二极管和一个反向二极管的双极型PROM的情况下，为超过二极管的反向电压使该二极管被击穿需要一个大电压。在带有作为可编程元件的隧道结反熔丝的WORM的情况下，该隧道结的击穿电压如1.5V(伏)那样低。这个击穿电压可以由隧道结的阻挡层厚度控制。较厚的阻挡层具有较高的击穿电压，而较薄的阻挡层具有较低的击穿电压。但是，这些类型的的反熔丝结在击穿电压上呈现相当大的变化。
一些WORM存储器的编程在所需的写电压电平上呈现从单元到单元的相当大的变化。这种变化是在制造过程中从单元到单元的物理变化所引起的。某些单元被编程时可以需要较小的能量，而其他单元可以需要较大的能量。换句话说，脉冲270对某些单元或许是比需要的长，然而对其他单元或许又是太短。为增加成品比率，脉冲的持续时间T1一般比大多数单元所需要的长得多。
在本专业都知道，当写操作尝试已失败时，要验证写操作的效率和重复标准写操作。一般地，通过检测来自连接到存储单元210输出的检测放大器(未示出)的输出的电压，测试写操作的效率。在美国专利5,684,741中公开了这样的解决方法的例子。
发明内容
在一方面，本发明是一种用于写存储单元的方法。该方法将脉冲串加到被连接到存储单元的写线上。在该脉冲串中的脉冲数目未被预先确定。该方法将在该单元输入侧上的值同一个参考值比较，其中，该存储单元的输入侧提供一个写操作完成的指示。该方法响应该比较步骤，中断在写线上的脉冲串，最好当在写线上的值超过参考值时。所述方法还包括：对在写线上的脉冲串中的脉冲的数目进行计数。这些脉冲最好是宽度窄，而幅度大。其中，如果脉冲数目超过预定的最大值，可以中断在写线上的脉冲串和/或声明该单元为不能使用。
在另一方面，本发明是一种用于写存储单元的电路。该电路包括一个脉冲串发生器和一个比较器。该脉冲串发生器具有一个输出和一个允许输入。输出连接到写线，该写线已连接到存储单元。当被允许时，该输出载有脉冲串。该比较器具有两个输入和一个输出。一个输入连接到写线上。另一个输入连接到参考电压上。该比较器的输出连接到脉冲串发生器的允许输入上，借此依据比较器输出脉冲串发生器被禁止或被允许。该电路还任选地包括一个计数器，对脉冲数目进行计数和在一个预定的最大脉冲数后禁止脉冲串发生器。
在再另一方面，本发明是一个存储系统。该存储系统包括一个存储单元阵列、一个写线、一个脉冲串发生器和如上所述的比较器。
如在这里所使用的，措词“有”及其变形是可扩展的。于是，例如，除上面提到的输出和允许输入外，该脉冲串发生器可以包括其他信号接口。另外，措词“连接”及其变形，如在这里所使用的，意指直接或通过中间元件间接连接。
同已知现有技术比较，本发明的某些实施例是能够实现某些优点的，包括下述的一些或全部：(1)写过程更快和更可靠；(2)与存储单元串联的元件不大可能被损坏；(3)写过程使用很少的功率；(4)需要的脉冲数目可以预先校准；(5)写所需要的脉冲数目是存储单元质量的一种量度；以及，(6)不需要从阵列输出交叉连接，因为所有有关电路都只在阵列的写入侧。在阅读下面参照下列附图的一个优选实施例的详细说明时，本专业技术人员会认识到本发明的各种实施例的这些和其他优点以及益处。
附图说明
图1描写隧道结反熔丝存储单元。
图2A说明用于对普通WORM存储器进行编程的现有技术电路。
图2B是个用于图2A的电路的写电压脉冲图。
图3A说明按照本发明的一个实施例对WORM存储器进行编程的电路。
图3B是个用于图3A的电路的写电压脉冲串图。
图4是按照本发明的一个实施例的方法的流程图。
具体实施方式
图3A说明一个WORM存储系统300，其包括一个按照本发明的一个实施例用于编程所述存储器的电路。该WORM存储系统300包括与图2A所示的相同的基本WORM存储器。但是，该WORM存储系统300包括一个用于编程所述存储器的不同的电路。该编程电路将可变数目的窄且高幅度脉冲加到一个要写的存储单元。该编程电路包括反馈电路，其监测何时写操作有效，并且响应这个监测减少不必要的能量和时间的消耗。
在该存储系统300中的存储单元210可以是任何类型的，现存的或将来开发的，例如，上面讨论的类型中的任何一种类型或串联的熔丝和反熔丝。
该编程电路包括一个脉冲发生器310，其(间接地)连接到一条用于所选存储单元210的写线上。在这种情况下的该写线是行导线220或经行解码器240可(直接地或间接地)连接到行导线220的一条线。标志“行”和“列”除了彼此有关外是任意的。因此，一般说，写线会是列导线230或可经列解码器250连接到列导线230的一条线。
在一个实施例中，脉冲串发生器310包括一个振荡器。该振荡器具有以所希望的频率、幅度和偏置产生方波的外围电路，在下面参照图3B更详细的说明。
脉冲串发生器310的输出连接到晶体管320的漏极端。晶体管320的源极端连接到串联的电阻R1和电阻R2上。电阻R2连接到行解码器240上。晶体管320的栅极端是一个允许输入。当在栅极端的电压高时，晶体管320从漏极到源极导通，允许脉冲串发生器输出到达存储单元210(假定行解码器240和列解码器250被设置为选择存储单元210)。当在栅极端的电压低时，晶体管320“关断”(即，漏极和源极之间开路)。
在电阻R1和电阻R2之间是一个节点325，它连接到电压比较器330的一个输入上。电压比较器330的另一个输入连接到参考电压VREF上。当在节点325上的电压变得比VREF小时，电压比较器330的输出从高到低转换：否则，电压比较器330的输出为高。电压比较器330的输出经一个SR触发器335和一个与门340连接到晶体管320的栅极处。脉冲串发生器310的输出也连接到电压比较器330的允许端。用这个方法，当在节点325的电压超过VREF或降到VREF以下(取决于被写时存储单元如何改变)时，脉冲串在用于存储单元210的写线上中断。
如果写一个单元引起它的电阻减少，则在该写操作完成时在节点325的电压将降落；如果写一个单元引起它的电阻增加，则在该写操作完成时在节点325的电压将上升。在两者的任何情况下，本专业技术人员能够容易地调整VREF和比较器330的极性以鉴别写前和写后的条件。电压比较器330的输出电压上升速率最好是快到足以在从脉冲串发生器310输出的脉冲串的一个脉冲内反应。
电阻R1和电阻R2起分压器的作用。最好是，电阻R1和电阻R2都是很小的电阻，以致写信号不被太严重地衰减。本专业技术人员可以选择R1和R2，使存储系统300的比较器330、存储单元210和其它电路一起的适当操作。
将与门340的另一个输入连接到一个计数器350上。计数器350最好是一个递减计数器，其预先装有表示最大脉冲计数的数值。每次脉冲串发生器310产生一个脉冲，计数器350就递减。当该计数器达到零时，该计数器就建立它的输出。结果，在最大脉冲数后写线上的脉冲串被中断。本专业技术人员会认识到，其他计数器配置(例如递增计数器)能完成同样功能。
在一个替换的实施例中，晶体管320可以由一个具有两个输入和一个输出的与门代替。一个输入连接到脉冲串发生器310上；另一个输入连接到与门340(或它的适当配套)的输出上。在该实施例中，脉冲串的幅度和偏置限于标准逻辑信号电平。
图3A所示的编程电路的最后部件是控制器355，其按需要拨快和复位计数器350。通过启动脉冲串发生器310、预置计数器350和置位SR触发器335，该控制器355激发写序列。该控制器355探测每个从脉冲串发生器310输出的脉冲，并通过每次发送“递减”(或“递增”)信号到计数器350来响应。该控制器355也通过监测电压比较器330的输出来探测何时写完成、复位计数器350和SR触发器335以及相应地禁止脉冲串发生器310。最后，该控制器355控制脉冲串发生器310，当必要时禁止脉冲串，以及设置SR触发器，如果合适的话。
本专业技术人员会认识到，图3A所示的反馈电路只是能起想要的作用的电路的一个例子。许多其他反馈电路能够完成同样的目的：监测何时写线或存储单元的输入侧显示写入已被有效地完成，并相应地终止写信号。
图3B是在图3A的节点325上的写电压脉冲串370的图形。写电压脉冲串370最初是一串高度V2的脉冲。在串370中的每个脉冲具有宽度T2，T2最好是比常规写脉冲270(图2)的宽度T1窄得多。在脉冲串中的脉冲数目是可变的，最好达到一个最大数。只将写一个单元所需要的大约数目的脉冲加到该单元上。这样，脉冲串370最经常比常规写脉冲270窄(通常相当窄)。于是，不同数目的脉冲可以加到不同存储单元，取决于这些单元的可变性。这样，图3B的编程电路对每个单元自行调节。
脉冲串370最好被偏置一个数量VOFF。在某些实施例中，VREF被选为在零到VOFF之间的一个电压值，以允许监测写结束。按照该实施例，当写完成时，在节点325的脉冲降落到VREF以下。由于允许输入连接到脉冲串发生器310的输出，只在这些脉冲期间电压比较器330被启动。
V2、T2和VOFF的值依赖于存储单元210的物理性质。这些脉冲应该具有足够的能量，以便一个合理数目的脉冲能够实现写，但是不应该具有损坏其它电路(例如，行解码器240或列解码器250)那么大的能量。对于给定一各别存储单元210，本专业技术人员能够为V2、T2和VOFF选择合适的值。
虽然在图3B上所示的脉冲串370具有完好方形边沿，但这是理想形式。该脉冲串370一般在电平之间具有指数地上升和下降。事实上，在完全一般意义上脉冲串370中的脉冲的形状是任意的。这些脉冲只代表额外的能量。
图4是按照本发明的一个实施例的方法400的流程图。该方法400选择(410)一个或多个要被写的单元(例如整个行)。方法400激发(420)脉冲串到所选择的单元。激发步骤420打开脉冲串370或类似的脉冲串。接着，方法400监测(430)写入是否已成功。监测步骤430最好通过监测该单元的输入侧，而不是检测该单元输出来执行。如果写入成功时，则方法400任选地记录(440)加到单元上的脉冲数。该数目一般是单元的和存储系统的质量的一种量度。记录的数据可以在以后时间用于器件筛选或统计分析。如果按照监测步骤430写入不成功，方法400检查(450)所加的脉冲数是否那么远远地超过预定的最大数。如果不，则方法400循环返回监测步骤430，并重复。该循环最好是脉冲串370中的每个脉冲重复一次。如果达到最大脉冲数时，则方法400存在检查步骤450，并任选地记录(460)一个写单元的失败。
接着将更详细地说明步骤420、430和450，如在图3A的具体硬件实施例中所实行的。在这种情况下，激发步骤420包含三个具体子步骤。第一、控制器355置计数器350到最大计数；这使得计数器输出为高。第二、控制器355通过S输入将SR触发器335的Q输出置高。第三、控制器355启动脉冲串发生器310输出脉冲。此时，电压比较器230在每个脉冲的持续时间内被启动，并且电压比较器230的输出最初为高，这因为VREF小于在每个脉冲持续时间在节点225上的电压。于是，除非在节点225上的电压降落到VREF以下否则和在此之前监测步骤430继续回答“否”。在节点225的电压降落到VREF以下时，电压比较器230的输出从高变到低，这使得SR触发器335的Q输出变低，从而断开晶体管220。电压比较器230的高输出也发信号给控制器355通知写完成。如果在检查步骤450达到最大脉冲数，则计数器输出变低，从而断开晶体管220。相应地，控制器355复位SR触发器335，使得它的Q输出变低，从而禁止脉冲串发生器310。
在这里已说明和表示的是本发明的优选实施例以及其变化。在这里使用的措词、描述和图是仅以说明的方式提出的，并非意为限制。本专业技术人员会认识到，在本发明的精神和范围内许多变化是可能的。打算用以下的权利要求和其相当的内容来定义本发明的精神和范围。其中，所有措词都意指最广泛合理意义，除非另有说明。

Claims (9)

1.一种用于写存储单元(210)的方法(400)，该方法(400)包括：
在连接到存储单元(210)的写线上激发(420)脉冲串(370)，其中，不预定在脉冲串(370)中的脉冲的数目；
将参考值与在存储单元(210)的输入侧上的值进行比较(430)，其中，存储单元(210)的输入侧提供写操作完成的指示；以及
响应比较步骤，中断在写线上的脉冲串；
所述方法还包括：对在写线上的脉冲串中的脉冲的数目进行计数(440、450)。
2.权利要求1的方法(400)，其中，中断步骤还包括：
如果在写线上的值超过参考值，中断在写线上的脉冲串。
3.权利要求1的方法(400)还包括：
如果脉冲数超过一个预定的最大数，中断在写线上的脉冲串。
4.一种用于写存储单元(210)的电路(300)，该电路包括：
一个具有一个输出和一个允许输入的脉冲串发生器(310)，所述输出连接到连接到存储单元(210)的写线，当被启动时，所述输出是一个脉冲串；以及
一个具有两个输入和一个输出的比较器(330)，所述输入中的一个连接到写线，所述输入中的另一个连接到一个参考，所述输出连接到脉冲串发生器(310)的允许输入，借此根据比较器(330)的输出，禁止或启动脉冲串发生器(310)。
5.权利要求4的电路(300)，还包括：
一个存储计数值的计数器(350)，该计数器(350)具有一个连接到脉冲串发生器(310)的允许输入的输出，其中，计数器(350)对脉冲计数，并且在预定的最大脉冲数目后禁止脉冲串发生器(310)。
6.权利要求5的电路(300)，还包括：
一个具有两个输入和一个输出的逻辑门(340)，所述输入中的一个连接到比较器(330)的输出，所述输入中的另一个连接到计数器(350)的输出，所述逻辑门(340)的输出连接到脉冲串发生器(310)的允许输入。
7.权利要求5的电路(300)，还包括：
一个连接到计数器(350)的控制器(355)。
8.权利要求4的电路(300)，还包括：一个连接在脉冲串发生器(310)的输出和写线之间的分压器，其中，分压器中的中间节点连接到比较器(330)的输入。
9.权利要求4的电路(300)，还包括：
一个连接在脉冲串发生器(310)的输出和写线之间的晶体管(320)，比较器(330)的输出连接到晶体管(320)的一端，使得晶体管(320)根据比较器(330)的输出导通或非导通。
CNB021265291A 2001-07-20 2002-07-19 一种用于写存储单元的方法和电路 Expired - Lifetime CN100392756C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/908,901 US6434048B1 (en) 2001-07-20 2001-07-20 Pulse train writing of worm storage device
US09/908901 2001-07-20

Publications (2)

Publication Number Publication Date
CN1399274A CN1399274A (zh) 2003-02-26
CN100392756C true CN100392756C (zh) 2008-06-04

Family

ID=25426385

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021265291A Expired - Lifetime CN100392756C (zh) 2001-07-20 2002-07-19 一种用于写存储单元的方法和电路

Country Status (7)

Country Link
US (1) US6434048B1 (zh)
EP (1) EP1278203B1 (zh)
JP (1) JP4034135B2 (zh)
KR (1) KR20030009211A (zh)
CN (1) CN100392756C (zh)
DE (1) DE60206223T2 (zh)
TW (1) TWI277097B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6434060B1 (en) * 2001-07-31 2002-08-13 Hewlett-Packard Company Write pulse limiting for worm storage device
US7085154B2 (en) * 2003-06-03 2006-08-01 Samsung Electronics Co., Ltd. Device and method for pulse width control in a phase change memory device
US7132350B2 (en) * 2003-07-21 2006-11-07 Macronix International Co., Ltd. Method for manufacturing a programmable eraseless memory
US20050035429A1 (en) * 2003-08-15 2005-02-17 Yeh Chih Chieh Programmable eraseless memory
JP5015420B2 (ja) * 2003-08-15 2012-08-29 旺宏電子股▲ふん▼有限公司 プログラマブル消去不要メモリに対するプログラミング方法
KR100634384B1 (ko) * 2004-07-16 2006-10-16 삼성전자주식회사 액세스 데이터를 저장하는 회로를 구비한 반도체 메모리 장치
JP4735948B2 (ja) * 2005-03-29 2011-07-27 日本電気株式会社 磁気ランダムアクセスメモリ及びその動作方法
JP5191628B2 (ja) * 2005-03-31 2013-05-08 ヤマハ株式会社 半導体装置構造および半導体装置の製造方法
JP2006286723A (ja) * 2005-03-31 2006-10-19 Yamaha Corp 半導体装置および同装置におけるヒューズ素子の切断方法
US7292466B2 (en) * 2006-01-03 2007-11-06 Infineon Technologies Ag Integrated circuit having a resistive memory
JP4893050B2 (ja) * 2006-03-23 2012-03-07 ヤマハ株式会社 ヒューズ素子の切断ないし高抵抗化方法
TWI430275B (zh) * 2008-04-16 2014-03-11 Magnachip Semiconductor Ltd 用於程式化非揮發性記憶體裝置之方法
KR101114061B1 (ko) * 2009-02-23 2012-02-21 주식회사 포스포 형광체 및 발광소자
JP4774109B2 (ja) * 2009-03-13 2011-09-14 シャープ株式会社 不揮発性可変抵抗素子のフォーミング処理の制御回路、並びにフォーミング処理の制御方法
US8023307B1 (en) * 2010-04-30 2011-09-20 Hewlett-Packard Development Company, L.P. Peripheral signal handling in extensible three dimensional circuits
US8427857B2 (en) * 2010-05-06 2013-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Electrical fuse programming time control scheme

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US500855A (en) * 1893-07-04 Boiler
US5257225A (en) * 1992-03-12 1993-10-26 Micron Technology, Inc. Method for programming programmable devices by utilizing single or multiple pulses varying in pulse width and amplitude
US5502395A (en) * 1994-05-25 1996-03-26 Allen; William J. Method for programming antifuses for reliable programmed links
US5684732A (en) * 1995-03-24 1997-11-04 Kawasaki Steel Corporation Semiconductor devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631701A (en) 1983-10-31 1986-12-23 Ncr Corporation Dynamic random access memory refresh control system
US4740924A (en) * 1985-02-25 1988-04-26 Siemens Aktiengesellschaft Circuit arrangement comprising a matrix-shaped memory arrangement for variably adjustable time delay of digital signals
EP0206743A3 (en) * 1985-06-20 1990-04-25 Texas Instruments Incorporated Zero fall-through time asynchronous fifo buffer with nonambiguous empty/full resolution
US5008855A (en) * 1989-07-18 1991-04-16 Actel Corporation Method of programming anti-fuse element
US5075571A (en) 1991-01-02 1991-12-24 International Business Machines Corp. PMOS wordline boost cricuit for DRAM
JPH05283708A (ja) 1992-04-02 1993-10-29 Mitsubishi Electric Corp 不揮発性半導体記憶装置，その製造方法および試験方法
US5469559A (en) 1993-07-06 1995-11-21 Dell Usa, L.P. Method and apparatus for refreshing a selected portion of a dynamic random access memory
JPH0778484A (ja) 1993-07-13 1995-03-20 Nkk Corp 記憶素子、不揮発性メモリ、不揮発性記憶装置及びそれを用いた情報記憶方法
US5471040A (en) 1993-11-15 1995-11-28 May; George Capacitive data card system
US5684741A (en) 1995-12-26 1997-11-04 Intel Corporation Auto-verification of programming flash memory cells
KR100363108B1 (ko) * 1998-12-30 2003-02-20 주식회사 하이닉스반도체 반도체 메모리장치와 그 장치의 리프레쉬주기 조절방법
KR100322470B1 (ko) 1999-07-22 2002-02-07 윤종용 고밀도 노어형 플래시 메모리 장치 및 그것의 프로그램 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US500855A (en) * 1893-07-04 Boiler
US5257225A (en) * 1992-03-12 1993-10-26 Micron Technology, Inc. Method for programming programmable devices by utilizing single or multiple pulses varying in pulse width and amplitude
US5502395A (en) * 1994-05-25 1996-03-26 Allen; William J. Method for programming antifuses for reliable programmed links
US5684732A (en) * 1995-03-24 1997-11-04 Kawasaki Steel Corporation Semiconductor devices

Also Published As

Publication number Publication date
DE60206223T2 (de) 2006-08-03
CN1399274A (zh) 2003-02-26
JP4034135B2 (ja) 2008-01-16
KR20030009211A (ko) 2003-01-29
TWI277097B (en) 2007-03-21
JP2003109393A (ja) 2003-04-11
DE60206223D1 (de) 2006-02-02
EP1278203B1 (en) 2005-09-21
US6434048B1 (en) 2002-08-13
EP1278203A1 (en) 2003-01-22

Similar Documents

Publication Publication Date Title
CN100392756C (zh) 一种用于写存储单元的方法和电路
US10861537B1 (en) Countermeasures for first read issue
US9570179B2 (en) Non-volatile memory with two phased programming
US9564225B2 (en) Pulse control for non-volatile memory
CN1930631B (zh) 用于非易失性存储器的粗略/精细编程的可变电流吸收
US7002837B2 (en) Non-volatile semiconductor memory device
EP1393323B1 (en) Non-volatile memory with improved programming and method therefore
US7463533B2 (en) Nonvolatile semiconductor storage device
CN1331153C (zh) 一写多读存储器件的写脉冲限制
US6909639B2 (en) Nonvolatile memory having bit line discharge, and method of operation thereof
JP2003196988A (ja) 不揮発性半導体記憶装置
JPH10112195A (ja) 非揮発性メモリ装置
US6501682B2 (en) Nonvolatile semiconductor memory device
US7420850B2 (en) Method for controlling current during programming of memory cells
Li et al. Evaluation of SiO/sub 2/antifuse in a 3D-OTP memory
US11361835B1 (en) Countermeasure for reducing peak current during programming by optimizing timing of latch scan operations
US20170125087A1 (en) Dynamic threshold voltage compaction for non-volatile memory
US6816427B2 (en) Method of utilizing a plurality of voltage pulses to program non-volatile memory elements and related embedded memories
US20090080255A1 (en) Nonvolatile semiconductor memory device
US6141244A (en) Multi level sensing of NAND memory cells by external bias current
US11139022B1 (en) Source line voltage control for NAND memory
KR102675390B1 (ko) 플래시 메모리 디바이스들에서의 감지 회로 및 감지 동작 방법
Kencke et al. A sixteen level scheme enabling 64 Mbit Flash memory using 16 Mbit technology
WO2005109438A2 (en) Non-volatile memory dynamic operations
US20240290412A1 (en) Non-volatile memory with faster post-erase defect testing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: HEWLETT-PACKARD CO. (US) P.O. BOX 10301, PALO ALTO CALIFORNIA U.S.A.

Effective date: 20110222

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: STATE OF CALIFORNIA, THE USA TO: GYEONGGI-DO, SOUTH KOREA

TR01 Transfer of patent right

Effective date of registration: 20110222

Address after: Gyeonggi Do, South Korea

Patentee after: SAMSUNG ELECTRONICS Co.,Ltd.

Address before: California, USA

Patentee before: Hewlett-Packard Co.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20080604