CN1559088A - 半导体器件以及半导体器件的制造方法 - Google Patents

半导体器件以及半导体器件的制造方法 Download PDF

Info

Publication number
CN1559088A
CN1559088A CNA028189604A CN02818960A CN1559088A CN 1559088 A CN1559088 A CN 1559088A CN A028189604 A CNA028189604 A CN A028189604A CN 02818960 A CN02818960 A CN 02818960A CN 1559088 A CN1559088 A CN 1559088A
Authority
CN
China
Prior art keywords
substrate
semiconductor device
splicing ear
chip
pontes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028189604A
Other languages
English (en)
Other versions
CN100382312C (zh
Inventor
崾
芳村淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1559088A publication Critical patent/CN1559088A/zh
Application granted granted Critical
Publication of CN100382312C publication Critical patent/CN100382312C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities

Abstract

这里公开了一个制造半导体器件的方法，该方法包括，准备一个包括一个集成电路芯片(12)的第一衬底(10)与该集成电路端子存在电连接的第一连接端子以及与第一连接端子隔开的第一连接部分(16a、17a)，准备包括电连接到第一连接端子的第二连接端子的第二衬底(20)，以及与第二连接端子隔开的第二连接部分(23a、24a)，提供用来接合到第一连接部分或者第二连接部分上的金属材料部分(30)，以及通过连接第一连接部分和第二连接部分来将第一衬底和第二衬底层叠起来，这是由金属材料部分通过热压缩接合来实现的。

Description

半导体器件以及半导体器件的制造方法
技术领域
本发明涉及一个半导体器件以及半导体器件的制造方法，尤其是将各个带有集成电路芯片的衬底层叠起来的技术。
背景技术
最近几年，人们提出了层叠半导体器件，在这种器件中，多个集成电路芯片(LSI芯片)被互相层叠在一起。
图10就表示了制作这样一个层叠半导体器件的方法。该方法通过没有装配芯片的衬底20(这样的衬底下面将被称为无芯片衬底)将衬底10连接在一起，在每个衬底10上都装有一个LSI芯片(这样的衬底下面将被称为装有芯片的衬底)。通常情况下会层叠有更多的装有芯片的衬底10和无芯片衬底20。但为了描述的简便，在该图表示的这一部分中，只有两个装有芯片的衬底10与一个无衬底芯片20层叠在了一起。
一个LSI芯片12被装配在装有芯片的衬底10的衬底主体11上。LSI芯片12的外部端子(没有示出)通过各向异性导电材料14被连接到衬底主体11上的各自的内部连线(没有示出)上。内部连线被连接到衬底主体11上的各个焊盘16上。焊盘16被连接到穿过衬底主体11的各个通孔塞(通过塞)17上。
多个装有芯片的衬底10被装配到无芯片衬底20上。每个开口(器件孔22)会对应装配了LSI芯片12的装有芯片衬底10的区域而形成在无芯片衬底20中。此外，无芯片衬底20的衬底主体21还带有焊盘23以及穿过衬底主体21的通孔塞(通过塞24)。
当装有芯片的衬底10与无芯片衬底20被层叠在一起时，装有芯片的衬底10与无芯片衬底20是通过在无芯片衬底20的前后表面都涂上树脂-基粘性物质29而接合在一起的。
这样，在上述的传统半导体器件中，装有芯片的衬底10与无芯片衬底20就通过使用树脂-基粘性物质29接合在一起。然而，树脂-基粘性物质29并不具有很高的粘性强度。相应的，就必须扩大接合区域的面积来获得足够的粘性强度。这将不可避免的增加每个装有芯片衬底10的面积，使得在一个无芯片衬底20上所能装配的装有芯片衬底10的数量难以增加，这将是不利的。
此外，如果树脂-基粘性物质29是在形成器件孔22之后加上的话，那么器件孔就会被粘性物质29堵上，从而会发生其它一些问题。所以，粘性物质29是在形成器件孔22之前加到无芯片衬底20的衬底主体21的两个表面上的。然而，由于粘性物质29被加到衬底主体21的两个表面上，所以生产效率就会降低，这是不利的。此外，当器件孔22形成时，粘性物质29会形成毛刺或者类似的东西。这将会降低可靠性。
如上所述，在现有技术中，装有芯片的衬底与无芯片衬底是通过使用粘性不强的树脂-基粘性物质接合在一起的。这样所导致的不利之处就在于，很难减小每个装有芯片的衬底的大小，从而使得在一个无芯片衬底上所能装配的装有芯片衬底的数量难以增加。此外，在现有技术中，由于粘性物质是在形成器件孔之前加到无芯片衬底的两个表面上的，所以生产效率和可靠性都会被降低，这将是不利的。
本发明的一个目标就在于提供一个能够解决上述传统问题的半导体器件以及制造半导体器件的方法。
发明内容
本发明的第一方面是一个制造半导体器件的方法，该方法包括：准备一个包括一个集成电路芯片的第一衬底、与该集成电路端子电连接的第一连接端子、以及与第一连接端子隔开的第一连接部分；准备包括电连接到第一连接端子的第二连接端子的第二衬底，以及与第二连接端子隔开的第二连接部分；提供用来接合到第一连接部分或者第二连接部分上的金属材料部分；以及通过对所述金属材料部分热压缩粘合来连接第一连接部分和第二连接部分来将第一衬底和第二衬底层叠起来。
本发明的第二方面是一个半导体器件，它包括：一个包括一个集成电路芯片的第一衬底、与该集成电路端子电连接的第一连接端子、以及与第一连接端子隔开的第一连接部分；层叠在第一衬底上的第二衬底，所述第二衬底包括第二连接端子以及与第二连接端子隔开的第二连接部分；以及提供在第一连接部分和第二连接部分之间的金属材料部分，该金属材料部分将第一连接部分与第二连接部分接合在一起。
本发明的第三方面是一个制造半导体器件的方法，该方法包括：准备多个单元衬底，每个单元衬底包括层叠的一个第一衬底和一个第二衬底，第一衬底包括一个集成电路以及与该集成电路端子电连接的第一连接端子，第二衬底包括与第一连接端子电连接的第二连接端子；以及通过使用粘性片在层叠方向上将相邻的单元衬底接合在一起，从而实现单元衬底的层叠。
本发明的第四方面是一个半导体器件，它包括：多个单元衬底，所述的每个单元衬底包括层叠的一个第一衬底和一个第二衬底，第一衬底包括一个集成电路以及与该集成电路端子电连接的第一连接端子，第二衬底包括与第一连接端子电连接的第二连接端子；以及置于在层叠方向上相邻的单元衬底之间的粘性片，该粘性片将单元衬底接合在一起。
附图说明
图1A和1B表示了根据本发明的一个实施例来制造半导体器件的过程的一部分。
图2A和2B表示了根据本发明的一个实施例来制造半导体器件的过程的一部分。
图3表示了根据本发明的一个实施例来制造半导体器件的过程的一部分。
图4表示了根据本发明的一个实施例来制造半导体器件的过程的一部分。
图5表示了根据本发明的一个实施例来制造半导体器件的过程的一部分。
图6表示了根据本发明的一个实施例来制造半导体器件的过程的一部分。
图7通过与现有技术对比，显示了基于本发明实施例的方法而获得的粘性强度。
图8A到8C表示了本发明实施例的第一变体。
图9A到9C表示了本发明实施例的第二变体。
图10表示了根据现有技术的一个半导体器件。
具体实施方式
下面将通过参考附图来描述根据本发明一个实施例的制造层叠半导体器件的方法。
图1A示意性的表示了装有芯片的衬底10的平面结构。图1B示意性的表示了装有芯片的衬底10沿图1A中B-B线的截面结构。
一个LSI芯片12通过一个各向异性的导电材料14被装配到装有芯片衬底10的衬底主体11上。LSI芯片12的外部端子13通过各向异性导电材料14连接到提供在衬底主体11上的各自的内部连线15上。内部连线15被连接到提供在衬底主体上的各自的焊盘16上。焊盘16被电连接到穿过衬底主体11的各自的通孔塞(通过塞)17上。内部连线15、焊盘16以及通孔塞17是由像铜这样具有低电阻的金属材料制成的。焊盘16(通孔塞17)具有诸如0.45毫米的间距以及诸如0.35毫米的直径。
一对假焊盘(dummy land)16a以及假通孔塞(dummy throughplug)17a处于含有焊盘16和通孔塞17的连接端子之间的预定部分，作为与焊盘16和通孔塞17相隔开的假端子；也就是说，假端子与LSI芯片12的任何外部端子13都是没有电连接的。假焊盘16a和假通孔塞17a，以及与LSI芯片12的外部端子13存在完全电连接的真的焊盘16和通孔塞17可以是同时用同样的材料制成的。
在每个假焊盘16a上形成有一个金属材料部分30；该金属材料部分是由诸如焊锡、锡、或者锡-铋合金这样具有低熔点的金属材料来形成的。金属材料部分30被用来将装有芯片的衬底10接合到无芯片衬底20上，这一点将会在后面描述。装有芯片的衬底10和无芯片衬底20通过热压缩接合的方式相接合，从而金属材料部分30会熔化。每个金属材料部分30具有诸如0.2毫米的直径和诸如0.75毫米或者更小(例如，0.075毫米)的厚度。正常情况下，金属材料部分都是很类似的完全形成在每个真焊盘16上的。然而，在下面所描述的过程中，焊盘16上的金属材料部分是不会热熔化的。
金属材料部分可以是在装上LSI芯片12之后或者之前形成的。每个假焊盘16a与相邻的焊盘16之间的距离最好大于两个焊盘16之间的距离，这样，在热压缩接合时，熔化的金属材料部分30就不会将假焊盘16a与相邻的焊盘16短路。
图2A示意性的表示了无芯片衬底20的平面结构。图2B示意性的表示了无芯片衬底20沿着图2A中B-B线的截面结构。
多个图1中所示的装有芯片的衬底10会被装配到无芯片衬底20上。形成在无芯片衬底20中的每个开口(器件孔22)会对应装配了LSI芯片12的装有芯片衬底10的区域。此外，无芯片衬底20的衬底主体21带有焊盘23。焊盘23被电连接到穿过衬底主体21的各自的通孔塞(通过塞24)上。焊盘23以及通孔塞24是由像铜这样具有低电阻的金属材料制成的。焊盘23和通孔塞24的位置会根据分别提供于装有芯片衬底10上的焊盘16和通孔塞17的位置来进行安排。
一对假焊盘23a以及假通孔塞24a处于含有焊盘23和通孔塞23的连接端子之间的预定部分，作为与焊盘23和通孔塞24相隔开的假端子。假焊盘23a和假通孔塞24a，以及焊盘23和通孔塞24可以是同时用同样的材料制成的。假焊盘23a和假通孔塞24a的位置会根据分别提供于装有芯片衬底10上的假焊盘16a和假通孔塞17a的位置来进行安排。
这样，如图3所示，上文所描述的装有芯片的衬底10与无芯片衬底20就被互相层叠在一起。将衬底层叠起来是通过对齐衬底然后使用热压缩接合夹具来实现的，对所述热压缩接合夹具加热，可以在将衬底相接触并加压的同时，选择性的只加热存在假焊盘和假通孔塞的各个区域的金属材料部分30。热压缩接合的条件包括诸如95℃这样的温度以及诸如0.5MPa这样的压强。这样的结果在于，金属材料部分30会被熔化，并且在加热之后，假焊盘16a和假通孔塞24a通过金属材料部分30紧紧地接合在一起。在这样的情况下，通过采用超声波以及所需的加热，就可以缩短连接所需的时间(例如，缩短到三分之二)。在含有真的焊盘和真的通孔塞而不是相应的假焊盘和假通孔的每一个部分中，金属材料部分是不会热熔化的。这样，焊盘和通孔塞就会通过仍然是固态的金属材料部分实现电连接。
在本例子中，金属材料部分形成在装有芯片的衬底10的每个假焊盘16a上。然而，金属材料部分30还可以形成在无芯片衬底20的每个假通孔塞24a上。此外，装有芯片的衬底10中的每个假焊盘16a和对应的假通孔塞17a在竖直方向上颠倒顺序，而无芯片衬底20中的每个假焊盘23a和对应的假通孔塞24a可以在竖直方向上颠倒顺序。这样，假通孔塞17a和假焊盘23a就可以通过金属材料部分30连接起来。在这种情况下，假焊盘、假通孔塞以及金属材料部分从图3中顶部到底部的连接顺序为16a、17a、30、23a和24a。同样在这种情况下，金属材料部分30可以形成在装有芯片的衬底10中假通孔塞17a上，或者形成在无芯片衬底20的假焊盘23a上。可替换的，金属材料部分30还可以同时形成在假焊盘和假通孔塞上。
为了与现有技术(图10中表示的方法)进行对比，图7表示了基于根据本发明实施例的方法而获得的粘合强度。横坐标表示了接合区域的面积。纵坐标表示了粘合强度。该图清楚地表示了，即使采用和现有技术相比相对较小的结合面积，也可以获得所需要的粘合强度(OK区域中表示的大约为80g或者更大的粘合强度)。
这样，在本实施例中，每个假焊盘和相应的假通孔塞就通过使用具有高粘合强度的金属材料部分，经过热压缩接合而被连接在一起。从而，就可以在减小接合面积的情况下也可以获得足够的粘合强度。这就使得减小每个装有芯片的衬底的面积成为可能。从而也就可以增加在一个无芯片衬底上所能装配的装有芯片的衬底的数量。此外，假焊盘和假通孔塞可以使用与焊盘和通孔相同的材料，并在形成焊盘和通孔塞的同时形成在安排有焊盘和通孔的区域之间。相应的，假焊盘和假通孔塞的形成在位置和制造过程上可以是高效的。
接着，如图4所示，为了将多个单元衬底层叠起来，一个粘性片(一片状粘性物质)40被放置在每一对单元衬底之间，所述的单元衬底包括接合在一起的装有芯片的衬底10和无芯片衬底20。不带有器件孔的无芯片衬底20a和20b被分别安排在最上层和最下层。粘性片40可以是树脂-基的粘性物质(例如，环氧树脂-基粘性物质)。通孔塞和焊盘可以只在无芯片衬底20a和20b之一内存在。可替换的，多个无芯片衬底20a和20b可以层叠在一起。
当单元衬底已经按照图4中所示的安排好后，它们会在层叠的方向受压，从而就会由于使用了粘性片而接合在一起。粘性片40是柔软的，这样每个假通孔塞17a就被连接到对应的假焊盘23a，从而穿透粘性片40。分别与假焊盘和假通孔塞不同的每个真焊盘以及对应的真通孔被类似的连接起来，从而就穿透了粘性片40。
这样，在本实施例中，单元衬底就通过粘性片接合在了一起。这就不需要像现有技术中那样在形成器件孔之前给每个无芯片衬底都涂上粘性物质。从而也就有可能提高生产效率以及层叠半导体器件的可靠性。
如图5所示，在多个单元衬底已经层叠在一起之后，层叠的衬底会沿线50被切开，从而将层叠衬底分成装配有芯片12的各个区域。这就形成了层叠导体器件，它具有图6所示的层叠在一起的多个装有芯片衬底10和无芯片衬底20。
在上述实施例中，金属材料部分存在于含有假焊盘和假通孔塞的每个部分中。然而，金属材料部分也可以像下面的变体中所描述的那样出现在其它部分中。
图8A到8C表示了第一种变体。图8A表示了装有芯片衬底10的平面结构。图8B表示了无芯片衬底20的平面结构。图8C表示了接合了的衬底的接合区域的截面结构。本变体的基本结构、接合方法以及其它类似的方面是与上述实施例相似的。所以这里就略去对它们的描述。
在本变体中，假焊垫61被提供在装有芯片的衬底10上，假焊垫71被提供在无芯片衬底20上。装有芯片的衬底10与无芯片衬底20通过使用形成在假焊垫61和假焊垫71中至少一个上面的金属材料部分31而接合在一起。金属材料部分31是由像焊锡、锡或者锡-铋合金这样具有低熔点的金属材料制成的。假焊垫61和71是由诸如同这样的金属材料制成的。
本变体可以产生与上述实施例相类似的基本效果。此外，假焊垫可以按任意形式安排在任意区域。这就可以增大设计的自由度。
图9A到9C表示了第二变体。图9A表示了装有芯片衬底10的平面结构。图9B表示了无芯片衬底20的平面结构。图9C表示了接合了的衬底的接合区域的截面结构。本变体的基本结构、接合方法以及其它类似的方面是与上述实施例相似的。所以这里就略去对它们的描述。
本变体采用了对齐标记62和72(由金属形成)，用以在把装有芯片衬底10和无芯片衬底20层叠在一起时，将它们进行对准。每个金属材料部分32形成在对齐标记62和对齐标记72中的至少一个上面。装有芯片的衬底10和无芯片衬底20通过使用金属材料部分32接合在一起。金属材料部分32是由像焊锡、锡或者锡-铋合金这样具有低熔点的金属材料制成的。
本变体可以产生与上述实施例相类似的基本效果。此外，使用对齐标记就不需要使用假端子或者假焊垫。这就使得减小每个衬底的尺寸以及减少过程所需的时间成为可能。
如上所述，根据本发明的实施例，装有芯片的衬底和无芯片衬底通过使用具有高粘合强度的金属材料部分而被连接在一起。从而，就可以在减小接合面积的情况下也可以获得足够的粘合强度。这就使得减小每个装有芯片的衬底的面积成为可能。从而也就可以在很大程度上增加在一个无芯片衬底上所能装配的装有芯片的衬底的数量。
此外，根据本发明的实施例，由装有芯片的衬底和无芯片衬底所组成的各个单元衬底通过粘性片接合在一起。和现有技术相比，这提高了生产效率和层叠衬底的可靠性。
工业应用
根据本发明可以实现很出色的层叠半导体器件。

Claims (20)

1.一个制造半导体器件的方法，该方法包括：
准备一个第一衬底，其包括一个集成电路芯片、与该集成电路芯片的端子电连接的第一连接端子、以及与第一连接端子相间隔的第一连接部分；
准备一个第二衬底，其包括电连接到第一连接端子的第二连接端子，以及与第二连接端子相间隔的第二连接部分；
提供用来接合到第一连接部分或者第二连接部分上的金属材料部分；以及
通过热压缩接合所述金属材料部分来连接第一连接部分和第二连接部分，以将第一衬底和第二衬底层叠起来。
2.权利要求1中的制造半导体器件的方法，还包括将多个单元衬底层叠起来，所述各个单元衬底是由第一和第二衬底层叠形成的。
3.权利要求2中的制造半导体器件的方法，其中对单元衬底的层叠包括使用粘性片来将相邻的单元衬底在层叠方向上接合起来。
4.权利要求1中的制造半导体器件的方法，其中第一连接部分是一个在平面方向上相邻的第一连接端子之间的第一假端子，第二连接部分是在平面方向上相邻的第二连接端子之间的第二假端子。
5.权利要求1中的制造半导体器件的方法，其中第一连接部分是提供在第一衬底上的第一假焊垫，第二连接部分是提供在第二衬底上的第二假焊垫。
6.权利要求1中的制造半导体器件的方法，其中第一连接部分是提供在第一衬底上的第一对齐标记，它被用来将第一衬底与第二衬底对齐，第二连接部分是提供在第二衬底上的第二对齐标记，它被用来将第一衬底与第二衬底对齐。
7.权利要求1中的制造半导体器件的方法，其中金属材料部分是由焊锡、锡或者锡-铋合金制成的。
8.权利要求3中的制造半导体器件的方法，其中粘性片是由树脂制成的。
9.一个半导体器件包括：
一个第一衬底，包括一个集成电路芯片、与该集成电路芯片的端子电连接的第一连接端子、以及与第一连接端子相间隔的第一连接部分；
层叠在第一衬底上的第二衬底，所述第二衬底包括第二连接端子以及与第二连接端子相间隔的第二连接部分；以及
提供在第一连接部分和第二连接部分之间的金属材料部分，该金属材料部分将第一连接部分与第二连接部分接合在一起。
10.权利要求9中的半导体器件，其中多个单元衬底被层叠在一起，每个单元衬底是由第一和第二衬底层叠而成的。
11.权利要求10中的半导体器件，还包括处于在层叠方向上相邻的单元衬底之间的粘性片，该粘性片将单元衬底接合在一起。
12.权利要求9中的半导体器件，其中第一连接部分是一个在平面方向上相邻的第一连接端子之间的第一假端子，第二连接部分是在平面方向上相邻的第二连接端子之间的第二假端子。
13.权利要求9中的半导体器件，其中第一连接部分是提供在第一衬底上的第一假焊垫，第二连接部分是提供在第二衬底上的第二假焊垫。
14.权利要求9中的半导体器件，其中第一连接部分是提供在第一衬底上的第一对齐标记，它被用来将第一衬底与第二衬底对齐，第二连接部分是提供在第二衬底上的第二对齐标记，它被用来将第一衬底与第二衬底对齐。
15.权利要求9中的半导体器件，其中金属材料部分是由焊锡、锡或者锡-铋合金制成的。
16.权利要求11中的半导体器件，其中粘性片是由树脂制成的。
17.一个制造半导体器件的方法，该方法包括：
准备多个单元衬底，每个单元衬底包括层叠的一个第一衬底和一个第二衬底，第一衬底包括一个集成电路芯片以及与该集成电路芯片的端子电连接的第一连接端子，第二衬底包括与第一连接端子电连接的第二连接端子；以及
通过使用粘性片将在层叠方向上彼引相邻的单元衬底接合在一起，从而实现单元衬底的层叠。
18.权利要求17中的制造半导体器件的方法，其中粘性片是由树脂制成的。
19.一个半导体器件包括：
多个单元衬底，所述的每个单元衬底包括层叠的一个第一衬底和一个第二衬底，第一衬底包括一个集成电路芯片以及与该集成电路芯片的端子存在电连接的第一连接端子，第二衬底包括与第一连接端子电连接的第二连接端子；以及
置于在层叠方向上彼此相邻的单元衬底之间的粘性片，该粘性片将单元衬底接合在一起。
20.权利要求19中的半导体器件，其中粘性片是由树脂制成的。
CNB028189604A 2001-09-28 2002-09-25 半导体器件以及半导体器件的制造方法 Expired - Fee Related CN100382312C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP304745/2001 2001-09-28
JP2001304745A JP2003110091A (ja) 2001-09-28 2001-09-28 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1559088A true CN1559088A (zh) 2004-12-29
CN100382312C CN100382312C (zh) 2008-04-16

Family

ID=19124623

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028189604A Expired - Fee Related CN100382312C (zh) 2001-09-28 2002-09-25 半导体器件以及半导体器件的制造方法

Country Status (7)

Country Link
US (1) US7141872B2 (zh)
EP (1) EP1432034A4 (zh)
JP (1) JP2003110091A (zh)
KR (1) KR100628418B1 (zh)
CN (1) CN100382312C (zh)
TW (1) TW571434B (zh)
WO (1) WO2003030260A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103930990A (zh) * 2011-12-14 2014-07-16 富士电机株式会社 半导体装置以及半导体装置的制造方法
CN105895648A (zh) * 2015-02-17 2016-08-24 台湾积体电路制造股份有限公司 具有金属屏蔽层的集成电路和图像感测器件以及相关制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165320A (ja) * 2004-12-08 2006-06-22 Matsushita Electric Ind Co Ltd 半導体積層モジュールとその製造方法
JP4504798B2 (ja) * 2004-12-16 2010-07-14 パナソニック株式会社 多段構成半導体モジュール
JP4356683B2 (ja) * 2005-01-25 2009-11-04 セイコーエプソン株式会社 デバイス実装構造とデバイス実装方法、液滴吐出ヘッド及びコネクタ並びに半導体装置
JP4520355B2 (ja) * 2005-04-19 2010-08-04 パナソニック株式会社 半導体モジュール
JP2007317861A (ja) * 2006-05-25 2007-12-06 Nec Lcd Technologies Ltd 多層プリント基板及び液晶表示装置
KR101563630B1 (ko) * 2009-09-17 2015-10-28 에스케이하이닉스 주식회사 반도체 패키지
JP6434494B2 (ja) * 2014-03-10 2018-12-05 三菱重工業株式会社 マルチチップモジュール、オンボードコンピュータ、センサインターフェース基板、及びマルチチップモジュール製造方法
JP7242342B2 (ja) 2019-02-22 2023-03-20 三菱重工業株式会社 マルチチップモジュール、電子機器およびマルチチップモジュールの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61127153A (ja) * 1984-11-26 1986-06-14 Matsushita Electric Works Ltd 半導体素子の実装構造
US5239448A (en) 1991-10-28 1993-08-24 International Business Machines Corporation Formulation of multichip modules
JPH07106509A (ja) * 1993-09-29 1995-04-21 Nitto Denko Corp 多層構造半導体装置
US5454160A (en) * 1993-12-03 1995-10-03 Ncr Corporation Apparatus and method for stacking integrated circuit devices
US6020629A (en) * 1998-06-05 2000-02-01 Micron Technology, Inc. Stacked semiconductor package and method of fabrication
US6376769B1 (en) * 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
TW472330B (en) 1999-08-26 2002-01-11 Toshiba Corp Semiconductor device and the manufacturing method thereof
JP2001177051A (ja) * 1999-12-20 2001-06-29 Toshiba Corp 半導体装置及びシステム装置
JP2001230365A (ja) * 2000-02-15 2001-08-24 Sony Corp 多層半導体装置及びその製造方法
JP2001339043A (ja) * 2000-05-30 2001-12-07 Mitsubishi Electric Corp 半導体装置及びそれを用いた半導体モジュール
US6404043B1 (en) * 2000-06-21 2002-06-11 Dense-Pac Microsystems, Inc. Panel stacking of BGA devices to form three-dimensional modules
US6577013B1 (en) * 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
JP2002176137A (ja) * 2000-09-28 2002-06-21 Toshiba Corp 積層型半導体デバイス
JP3655242B2 (ja) * 2002-01-04 2005-06-02 株式会社東芝 半導体パッケージ及び半導体実装装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103930990A (zh) * 2011-12-14 2014-07-16 富士电机株式会社 半导体装置以及半导体装置的制造方法
CN103930990B (zh) * 2011-12-14 2016-12-14 富士电机株式会社 半导体装置以及半导体装置的制造方法
CN105895648A (zh) * 2015-02-17 2016-08-24 台湾积体电路制造股份有限公司 具有金属屏蔽层的集成电路和图像感测器件以及相关制造方法
CN105895648B (zh) * 2015-02-17 2020-08-11 台湾积体电路制造股份有限公司 具有金属屏蔽层的集成电路和图像感测器件以及相关制造方法

Also Published As

Publication number Publication date
US7141872B2 (en) 2006-11-28
CN100382312C (zh) 2008-04-16
JP2003110091A (ja) 2003-04-11
TW571434B (en) 2004-01-11
KR100628418B1 (ko) 2006-09-28
KR20040045017A (ko) 2004-05-31
EP1432034A1 (en) 2004-06-23
WO2003030260A1 (fr) 2003-04-10
EP1432034A4 (en) 2007-12-12
US20040238935A1 (en) 2004-12-02

Similar Documents

Publication Publication Date Title
US5628852A (en) Method for manufacturing a polyimide multilayer wiring substrate
CN101937899B (zh) 半导体封装结构及封装工艺
CN100568489C (zh) 电路模块及其制造方法
CN102256452B (zh) 具有内置半导体芯片的电路板以及制造该电路板的方法
CN100411172C (zh) 半导体器件
CN1247053C (zh) 多层电路板及制造多层电路板的方法
CN1223250C (zh) 多层布线衬底及其制造方法
DE102010000407B4 (de) Halbleiter-Package mit einem aus Metallschichten bestehenden Band und Verfahren zum Herstellen eines derartigen Halbleiter-Package
US20070176297A1 (en) Reworkable stacked chip assembly
CN1156970C (zh) 电子元件
JP2001068857A (ja) 多層セラミック基板およびその製造方法
WO2012061199A2 (en) No flow underfill
CN1430272A (zh) 半导体装置及其制造方法
US10672690B2 (en) Method for manufacturing an electronic assembly
CN1559088A (zh) 半导体器件以及半导体器件的制造方法
CN102856219A (zh) 用于把金属表面附着到载体的方法以及包装模块
CN101052273A (zh) Pcb板连接结构及连接方法
CN1574308A (zh) 热方面增强的部件基片
CN102082376B (zh) 电连接器
US8084847B2 (en) Prefabricated lead frame and bonding method using the same
TW202415186A (zh) 電路板組件的製造方法及電路板組件、顯示組件
CN117673016A (zh) 封装结构及封装方法
JP2007311643A (ja) 積層型半導体装置
CN101051628A (zh) 具应力缓冲的微连凸块结构及制造方法
JP4587573B2 (ja) 半導体素子実装体および半導体素子実装体の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080416

Termination date: 20130925