CN117673016A - 封装结构及封装方法 - Google Patents

Abstract

本申请提供一种封装结构及封装方法，所述封装结构包括：基板，包括相对的第一面和第二面，且所述基板中包括贯穿所述基板的内部引线；导电结构，位于所述基板的第一面上且与所述内部引线连接；管脚连接线，位于所述基板的第二面上并与所述内部引线连接；芯片，倒装于所述基板上，且所述芯片的衬垫与所述导电结构对应连接。本申请技术方案的封装结构及封装方法可以解决现有技术中存在的金属线粘合不好及折角问题，提高封装良率。

Description

封装结构及封装方法

技术领域

本申请涉及半导体封装领域，尤其涉及一种封装结构及封装方法。

背景技术

随着电子产品朝着小型化、便携式、超薄化的方向发展，高密度、高性能、高可靠性和低成本的封装形式及其组装技术得到了快速的发展。BGA(Ball Grid Array)封装是常见的封装结构，其中芯片以键合或倒装形式与基板相连接，但是其成本较高。接着QFN封装(Quad Flat No-leads Package，方形扁平无引脚封装)方式应运而生。

QFN封装因具有良好的热性能和电性能、尺寸小、重量轻、成本低以及高生产率等众多优点被广泛使用。但是，QFN封装仍存在一些待改进的缺陷，例如金属线与衬垫及金属线与基板粘合不好、金属线有折角等问题，进而影响良率。

发明内容

本申请要解决的技术问题是提供一种封装结构及封装方法，可以避免现有技术中存在的金属线粘合不好及折角问题，提高封装良率。

为解决上述技术问题，本申请提供了一种封装结构，包括：基板，包括相对的第一面和第二面，且所述基板中包括贯穿所述基板的内部引线；导电结构，位于所述基板的第一面上且与所述内部引线连接；管脚连接线，位于所述基板的第二面上并与所述内部引线连接；芯片，倒装于所述基板上，且所述芯片的衬垫与所述导电结构对应连接。

在本申请的一些实施例中，所述芯片和所述基板的第一面之间还包括粘结层。

在本申请的一些实施例中，所述管脚连接线包括与所述内部引线连接的连接线以及与所述连接线连接的管脚引线。

在本申请的一些实施例中，所述导电结构为球体结构或柱体结构。

在本申请的一些实施例中，所述芯片为至少两块，且相邻所述芯片的相邻导电结构通过导电连接线连接。

在本申请的一些实施例中，所述内部引线、所述导电结构及所述管脚连接线的材料包括金。

本申请还提供一种封装方法，包括：提供基板，所述基板包括相对的第一面和第二面，且所述基板中包括贯穿所述基板的内部引线，所述基板的第一面上形成有与所述内部引线连接的导电结构，所述基板的第二面上形成有与所述内部引线连接的管脚连接线；使芯片的衬垫与所述导电结构对应连接，将所述芯片倒装于所述基板上。

在本申请的一些实施例中，所述内部引线的形成方法包括：在所述基板中形成引线孔；通过电镀工艺在所述引线孔中形成所述内部引线。

在本申请的一些实施例中，所述管脚连接线包括相互连接的连接线和管脚引线，且所述连接线和管脚引线通过电镀工艺形成。

在本申请的一些实施例中，通过焊接的方式使所述导电结构连接在所述内部引线上。

在本申请的一些实施例中，通过焊接的方式使所述芯片的衬垫连接在所述导电结构上。

在本申请的一些实施例中，使芯片的衬垫与所述导电结构对应连接之前，还在所述基板的第一面上形成粘结层；所述芯片的衬垫与所述导电结构对应连接后，所述粘结层连接所述芯片和所述基板的第一面。

在本申请的一些实施例中，使至少两块芯片倒装于所述基板上，且相邻所述芯片的相邻导电结构通过导电连接线连接。

与现有技术相比，本申请技术方案的封装结构及封装方法具有如下有益效果：

通过在基板中形成内部引线，在基板的第一面形成与内部引线连接的导电结构，在基板的第二面形成与内部引线连接的管脚连接线，并使芯片的衬垫与导电结构对应连接，进而使芯片倒装于基板上，其中衬垫、导电结构、内部引线以及管脚连接线共同形成了导电通路，且在导电通路上不存在具有折角的线路，同时还可以避免金属线与芯片、金属线与基板之间的粘合，因此可以大幅度提升封装良率。

所述内部引线、所述导电结构及所述管脚连接线可以采用相同材料，并且可以通过焊接的方式连接，较现有技术的不同材料间的粘合方式相比，连接强度更大，封装效果更好，产品的使用寿命更长。

进一步地，通过粘结层连接芯片和基板，提高了芯片封装的牢固程度。

附图说明

以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本申请的范围，其他方式的实施例也可能同样的完成本申请中的发明意图。应当理解，附图未按比例绘制。其中：

图1为一种QFN封装结构的结构示意图；

图2为本申请实施例的一种封装结构的结构示意图；

图3为本申请实施例的导电结构的分布方式示意图；

图4为本申请实施例的管脚连接线的分布方式示意图；

图5为本申请实施例的另一种封装结构的结构示意图；

图6为本申请实施例在同一基板上封装两块芯片时的结构示意图；

图7为本申请实施例在同一基板上封装两块芯片时导电结构与导电连接线的连接方式示意图。

具体实施方式

以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本申请的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本申请不限于所示的实施例，而是与权利要求一致的最宽范围。

图1示出了一种QFN封装结构，其中芯片11和芯片12采用叠片的方式被封装在基板20上，金属线31连接芯片11与基板20外侧的引线框架21，金属线32连接芯片12与基板20外侧的引线框架21。但是采用这种封装结构时，往往发现封装后的良率并不高。对导致良率不高的因素进行探究，最终发现两方面的原因：一是金属线与芯片和引线框架之间的粘合强度不高；二是金属线存在折角。

基于此，本申请技术方案通过采用基板作为引线框架，并在基板中形成内部引线，同时在基板的一面形成与内部引线连接的导电结构，在基板的另一面形成与内部引线连接的管脚连接线，通过使芯片的衬垫与导电结构对应连接，可以使芯片倒装于基板上，即可实现芯片的封装，避免了金属线与芯片、引线框架之间的粘合，且内部引线、导电结构及管脚连接线中不存在折角，由此可以大幅度提升封装良率。

参考图2，本申请实施例提供一种封装结构，包括：基板100，内部引线200，导电结构300，管脚连接线400以及芯片500。所述基板100包括相对的第一面101和第二面102，所述基板100中形成有内部引线200，所述内部引线200贯穿所述基板100。所述基板100可以是常见的PCB板。

所述导电结构300位于所述基板100的第一面101上，且所述导电结构300与所述内部引线200连接，所述导电结构300还用于连接芯片的衬垫。在一些实施例中，所述导电结构300与所述内部引线200、芯片的衬垫之间通过焊接的方式连接。所述导电结构300和所述内部引线200的材料可以是导电材料，例如金。所述导电结构300可以是球体结构或者柱体结构。所述导电结构300的数量和位置不做具体限定，根据实际需要进行设计。在一些实施例中，所述导电结构300可以均匀分布于所述基板100各边的边缘位置，如图3所示。

所述管脚连接线400位于所述基板100的第二面102上，且所述管脚连接线400与所述内部引线200连接。所述管脚连接线400可以是一条线，也可以是由多个相连接的线构成。在本申请实施例中，所述管脚连接线400包括连接线410和管脚引线420构成，其中所述连接线410一端连接所述内部引线200连接，另一端连接所述管脚引线420。所述连接线410和所述管脚引线420的材料可以和所述导电结构300及所述内部引线200的材料相同，例如金。在一些实施例中，所述连接线410和所述管脚引线420的材料除了金之外，还可以包括镍。

参考图4，所述连接线410的尺寸小于所述管脚引线420的尺寸。由于所述连接线410的作用是连接所述管脚引线420与所述内部引线200，因此小尺寸的连接线即可满足需求。而所述管脚引线420在后续还要连接其他结构，因此尺寸需相对大一些。所述管脚连接线400的数量和分布方式根据实际需要进行调整，图4仅示意出了其中一种情况。

继续参考图2，所述芯片500倒装于所述基板100上，且所述芯片500的衬垫501需要和所述导电结构501对应连接。因此形成了经衬垫501、导电结构501、内部引线200到管脚连接线400的导电通路，实现了芯片的封装。该封装结构简单、容易实施，线与线之间粘合性较好，且导电通路上的线路不存在折角，由此可以有效地克服现有技术存在的缺陷，提高封装良率。

参考图5，为了进一步提高芯片500封装的牢固程度，在所述芯片500和所述基板100的第一面101之间还设置粘结层600，所述粘结层600可以将所述芯片500牢固的粘结在所述基板100上。所述粘结层600的材料不做特殊限定，采用常见的粘结材料即可，例如环氧树脂。

参考图6，在一些实施例中，所述芯片可以有至少两块，图中示意出了在同一基板100上封装两块芯片(芯片510和芯片520)的情况。若不同芯片的衬垫具有电连接的需求时，只需将和相应衬垫对应连接的导电结构连接即可。例如所述芯片510和芯片520的相邻衬垫需进行连接，则可以通过导电连接线410将所述芯片510和芯片520的相邻导电结构连接即可，图7示出了在同一基板上封装两块芯片时导电结构与导电连接线的一种连接方式。

本申请还提供一种封装方法，包括如下步骤：

步骤S1：提供基板，所述基板包括相对的第一面和第二面，且所述基板中包括贯穿所述基板的内部引线，所述基板的第一面上形成有与所述内部引线连接的导电结构，所述基板的第二面上形成有与所述内部引线连接的管脚连接线；

步骤S2：使芯片的衬垫与所述导电结构对应连接，将所述芯片倒装于所述基板上。

所述基板可以是常见的PCB板，在所述基板中形成所述内部引线的方法可以包括：在所述基板中形成引线孔，形成引线孔的工艺可以是刻蚀工艺，然后通过电镀工艺在所述引线孔中形成所述内部引线。

所述导电结构可以采用现有的金属球体结构或是金属柱体结构，所述导电结构可以通过焊接的方法与所述内部引线进行连接。

所述管脚连接线可以包括相互连接的连接线和管脚引线，且所述连接线和管脚引线均可以通过电镀工艺形成，其中所述连接线和所述管脚引线的形成顺序不做要求。在一些实施例中，所述连接线和所述管脚引线可以通过电镀金形成。在另一些实施例中，可以采用先电镀镍，再在镍上电镀金的方法形成所述连接线和所述管脚引线，其中镍可以防止金的扩散。

封装时，将芯片的衬垫对准相应的导电结构，且可以采用焊接的方式实现所述衬垫与导电结构之间的连接，进而使芯片倒装于所述基板上。

与现有技术中金属线与基板、金属线与衬垫间的粘结方式相比，本申请实施例通过焊接的方式实现所述导电结构与所述内部引线之间，以及所述芯片的衬垫和所述导电结构之间的连接，可以使连接关系更加牢固，以提高封装良率。

为了进一步提高封装良率，在芯片的衬垫与所述导电结构对应连接之前，还在所述基板的第一面上形成粘结层，待所述芯片的衬垫与所述导电结构对应连接后，所述粘结层连接所述芯片和所述基板的第一面，以使所述芯片封装的更加牢固。

在一些实施例中，需要将至少两块芯片倒装于所述基板上时，按前述封装方法将每块芯片封装好后，若不同芯片的衬垫具有连接需求时，可以通过导电连接线将所述衬垫对应的导电结构连接即可，例如将相邻所述芯片的相邻导电结构通过导电连接线连接。

综上所述，本申请实施例的封装结构及封装方法有效地解决了以往QFN封装方式存在的金属线与基板、衬垫间的粘合效果不好以及存在折角的问题，能够大幅度提高封装良率。

在阅读本申请内容之后，本领域技术人员可以明白，前述申请内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本申请意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改都在本申请的示例性实施例的精神和范围内。

应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件“上”时，其可以直接在另一个元件上，或者也可以存在中间元件。与之相反，术语“直接地”表示没有中间元件。还应当理解，术语“包含”、“包含着”、“包括”或者“包括着”，在本申请文件中使用时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。

还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本申请的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标记符在整个说明书中表示相同的元件。

此外，本申请说明书通过参考理想化的示例性截面图和/或平面图和/或立体图来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。

Claims (13)

1.一种封装结构，其特征在于，包括：

基板，包括相对的第一面和第二面，且所述基板中包括贯穿所述基板的内部引线；

导电结构，位于所述基板的第一面上且与所述内部引线连接；

管脚连接线，位于所述基板的第二面上并与所述内部引线连接；

芯片，倒装于所述基板上，且所述芯片的衬垫与所述导电结构对应连接。

2.根据权利要求1所述的封装结构，其特征在于，所述芯片和所述基板的第一面之间还包括粘结层。

3.根据权利要求1所述的封装结构，其特征在于，所述管脚连接线包括与所述内部引线连接的连接线以及与所述连接线连接的管脚引线。

4.根据权利要求1所述的封装结构，其特征在于，所述导电结构为球体结构或柱体结构。

5.根据权利要求1所述的封装结构，其特征在于，所述芯片为至少两块，且相邻所述芯片的相邻导电结构通过导电连接线连接。

6.根据权利要求1所述的封装结构，其特征在于，所述内部引线、所述导电结构及所述管脚连接线的材料包括金。

7.一种封装方法，其特征在于，包括：

提供基板，所述基板包括相对的第一面和第二面，且所述基板中包括贯穿所述基板的内部引线，所述基板的第一面上形成有与所述内部引线连接的导电结构，所述基板的第二面上形成有与所述内部引线连接的管脚连接线；

使芯片的衬垫与所述导电结构对应连接，将所述芯片倒装于所述基板上。

8.根据权利要求7所述的封装方法，其特征在于，所述内部引线的形成方法包括：

在所述基板中形成引线孔；

通过电镀工艺在所述引线孔中形成所述内部引线。

9.根据权利要求7所述的封装方法，其特征在于，所述管脚连接线包括相互连接的连接线和管脚引线，且所述连接线和管脚引线通过电镀工艺形成。

10.根据权利要求7所述的封装方法，其特征在于，通过焊接的方式使所述导电结构连接在所述内部引线上。

11.根据权利要求7所述的封装方法，其特征在于，通过焊接的方式使所述芯片的衬垫连接在所述导电结构上。

12.根据权利要求7所述的封装方法，其特征在于，使芯片的衬垫与所述导电结构对应连接之前，还在所述基板的第一面上形成粘结层；所述芯片的衬垫与所述导电结构对应连接后，所述粘结层连接所述芯片和所述基板的第一面。

13.根据权利要求7所述的封装方法，其特征在于，使至少两块芯片倒装于所述基板上，且相邻所述芯片的相邻导电结构通过导电连接线连接。