CN1554101A - 多层电气元件 - Google Patents
多层电气元件 Download PDFInfo
- Publication number
- CN1554101A CN1554101A CNA028176863A CN02817686A CN1554101A CN 1554101 A CN1554101 A CN 1554101A CN A028176863 A CNA028176863 A CN A028176863A CN 02817686 A CN02817686 A CN 02817686A CN 1554101 A CN1554101 A CN 1554101A
- Authority
- CN
- China
- Prior art keywords
- resistance
- described element
- layer
- outer contact
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 claims abstract description 12
- 238000005245 sintering Methods 0.000 claims abstract description 11
- 239000011159 matrix material Substances 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 26
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 19
- 229910010293 ceramic material Inorganic materials 0.000 claims description 10
- 229910052763 palladium Inorganic materials 0.000 claims description 9
- 239000000654 additive Substances 0.000 claims description 8
- 230000000996 additive effect Effects 0.000 claims description 8
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 238000005452 bending Methods 0.000 claims description 5
- 229910001252 Pd alloy Inorganic materials 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 claims description 4
- 238000000034 method Methods 0.000 description 6
- 238000003475 lamination Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910000416 bismuth oxide Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- TYIXMATWDRGMPF-UHFFFAOYSA-N dibismuth;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Bi+3].[Bi+3] TYIXMATWDRGMPF-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- PUDIUYLPXJFUGB-UHFFFAOYSA-N praseodymium atom Chemical compound [Pr] PUDIUYLPXJFUGB-UHFFFAOYSA-N 0.000 description 1
- 229910003447 praseodymium oxide Inorganic materials 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000009707 resistance sintering Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
Abstract
本发明涉及多层电气元件,它包括一个基体(1),该基体有一叠重叠的陶瓷电介质层(2)和两个布置在基体(1)外边的外触点(3)以及一个在该基体(1)内布置在两个电介质层(2)之间的电阻(4,41,42),该电阻与外触点(3)连接且成一种带构造的层(5)的形状,它在外触点(3)之间形成至少一个多次弯折的线路。电介质层(2)和电阻(4,41,42)在唯一一个烧结步骤里被相互连接起来。通过层(5)的多次弯折线路,可以获得特别高的电阻值。
Description
本发明涉及多层电气元件,这包括一个具有一叠重叠的陶瓷电介质层的基体。此外,在基体外边设有外触点。在基体内设有一个与该外触点相连的电阻。
上述类型的多层元件通常是按照所谓的层叠技术制成的。借助这种技术,例如可以制造出多层可变电阻或陶瓷电容。为使这些元件具备就其使用而言是特殊的性能,常常需要加入一个电阻。借助一个这样的电阻,例如可以有利地改变性能如频率特性、介入损耗或是在有电脉冲耦合输入可变电阻时的端电压的变化曲线。已知的陶瓷元件除电介质层外还包括导电的电极层并因此构成一叠通过该电介质层相互分开的重叠的电极层。这种叠层例如可以构成电容或也可变电阻。
文献US 588944公开了上述类型的多层元件,其中,在基体的两个端面上和在两个纵侧面上各布置有一个外触点。这些元件也被技术人员称为“Feedthrough-Bauelemente”(馈通元件)。在已知元件中加入有电阻,这些电阻以沿一条直角轨迹印制的电阻膏的形式被加入到两个陶瓷层之间。它们将元件外触点与一个电极层连接起来,该电极层属于一个也被集成在该元件中的电容。该电阻构造位于一个与形成一电容所需的内电极相同的平面里。因此,按照现有技术,电容和电阻的串联结构被集成在一个多层元件里。
已知电阻的缺点是,构成电阻的材料是沿一条宽轨迹印制在一电介质层上的。因此,很难实现通常所需要的高电阻值。根据现有技术,如此实现高电阻值,即使用特殊的电阻膏。但这种特殊的电阻膏的缺点是,它承受不住通常在制造陶瓷元件时出现的大于1000℃的烧结高温。因此,根据现有技术,多层元件局限于可借助所谓的“LTCC烧结法”烧结制成的陶瓷材料。在这里是指能在小于800℃的低温下进行烧结的陶瓷材料。根据这种要求,肯定明显限制了陶瓷材料的选择,这意味着已知多层元件的另一缺点。
因而,本发明的目的是提出一种多层元件,它允许在将电阻集成到多层元件中时有很大的灵活性。
按照本发明,通过一种如权利要求1所述的多层电气元件来实现该目的。本发明的其它实施形式见从属权利要求。
本发明描述了一种多层电气元件,它包括一基体,基体包含一叠重叠的陶瓷电介质层。在基体的外边设有至少两个外触点。在基体内部在两个电介质层之间设有一个与这两个外触点连接的电阻。电阻呈具有构造的层的形状,它构成一个作为外触点之间电流路径的多次弯折线路。
本发明的多层元件的优点是,由于构成电阻的层具有构造,因而对要实现的电阻值来说有更多选择并且尤其可以获得比较高的电阻值。
对以印制电路形式按照印制导线技术制造的电阻来说,尤其重要的是线路长度与线路宽度之比。线路越长,其电阻也就越大。反之亦然,电阻随线路宽度变小而增大。就是说,大的长/宽比有利于实现大电阻。由于电阻由一个构造化层来实现,因而,尤其对小型元件来说,在两个接点之间有限可供使用的空间可被最佳地用于构成一个大电阻。与此相比,一个不弯曲的而只是笔直地在两个外触点之间的电阻线路只允许很小的电阻。虽然可以通过改变线路宽度且尤其是通过减小线路宽度来降低电阻,但太小的线路宽度可能意味着电阻载流能力也小,因而在因使用多层元件而出现的脉冲状高电流负荷时或在有持续的直流电负荷时,电阻将会熔掉。
在本发明的另一有利的实施形式中,电阻布置在多层元件的一个没有导电电极层的平面里。这意味着,多层元件的一个平面的总面积可供用于构成电阻。因此,与多次弯折的线路一起,可以为实现特别高的电阻提供最佳的大面积。
本发明的多层元件由于其用于电阻的构造化层而允许该电介质层与电阻在唯一一个工序里一起烧结而成。因而,可形成一个整体物,就象通常用在层叠技术中那样,而且它具有常见的优点。
另外,对获得特别高的电阻有利的是,在外触点之间的电阻以线路形式延伸,其长度至少比其宽度大十倍。
在本发明的一个实施形式中,电阻可由一个完整的电阻层来构成。该电阻层事后形成有空缺。这样,可以断开在外触点之间的笔直的电流路径并迫使电流在多次弯折的线路上流动。因而,可以获得高电阻。
在本发明的另一实施形式中,电阻也可被设计成曲折的线路。多次扭转的曲折线路允许实现一个沿该曲折纵向的很长的电流路径。特别是通过许多前后连续的并在相反方向上进行的弯曲,可以实现高电阻。
电阻材料例如可含有一种由银和钯组成的合金,其中钯在合金中的含量为15重量%-100重量%。也可以用纯钯。这种材料在制造多层材料时在层叠技术中是众所周知的。但以前一直只由这种材料制造电极层,对电极层来说重要的是良好的导电性能。这些材料的优点是,它们可以与许多陶瓷材料一起烧结。它们虽然没有所说的高电阻,但通过本发明的构造措施,就可以充分地提高电阻。
特别有利的是,电阻材料含有一种银钯合金,其中钯在合金中的含量达到50重量%-70重量%。通过高的钯含量并由于钯比银的导电能力差,因而电阻可被提高了3倍。
此外,可以这样提高电阻,即电阻由一种电阻材料制成,这种材料在具有构造的层里具有至少为0.1欧姆的表面电阻。
电阻材料的电阻例如可这样提高,即电阻材料除一种导电成分外还含有总量达70体积%的添加物。添加物可以具有至少比导电成分的比电阻大十倍的比电阻。此时应该注意,导电成分并非隔绝地位于绝缘添加物的基材里,这是因为那样就可能没有什么导电性了。
作为添加物,例如可考虑氧化铝(Al2O3)。
重量比为Ag/Pd=70/30的银钯合金对于厚2μm的薄层来说具有0.04Ω的表面电阻。表面电阻是材料的比电阻除以所考察的矩形薄层的厚度。薄层的电阻则通过表面电阻乘以薄层长度并接着除以层宽度而得到的。通过制造一种含有70体积%的Al2O3和30体积%的上述合金的电阻材料,可以使表面电阻由0.04Ω提高到0.12Ω。
当使用适合的电阻材料时,可以将烧结温度为950℃-1200℃的材料用于电介质层的陶瓷材料。这样做的优点是,为本发明的多层元件提供了许多种陶瓷材料,因而可以制成具有最佳陶瓷性能的元件。
例如,对电介质层来说可以考虑采用钛酸钡基陶瓷材料。借助这样的陶瓷材料,例如就可以实现电容器。
另外,考虑将一种所谓“COG”陶瓷用于电介质层。这样的材料例如可能是一种(Sm,Ba)NdTiO3-陶瓷。除了这种一等的电介质外,也考虑所谓的二等的电介质,例如X7R-陶瓷。
氧化锌尤其适于制造可变电阻,它在一定条件下掺有镨或氧化铋。
此外,也需要制造具有很小外形尺寸的上述陶瓷元件。这还使得获得高电阻有困难,因为这样只能够达到很短的直线电阻线路。但是,通过本发明的电阻构造,可获得足够大的值。
在本发明的一个特殊实施形式中,可以这样设计多层元件,即其中包含两个并列的多层可变电阻。通过适当布置一个或多个电阻,就可以通过这样的元件实现一个π滤波器。这种π滤波器基于:多层可变电阻当然除了其可变电阻性能外还具有并非微不足道的电容,该电容用于保证一个这样的滤波器的衰减性能。
这样的π滤波器可以以元件的形式制成,在该元件中,在基体里并列设有两叠各自重叠的且通过电介质层相互隔开的电极层。第一叠电极层交替地与一个第一对外触点的第一和第二外触点接通。通过这种交替接通,可以实现梳齿状相互嵌接的电极构造,它们例如对于实现高电容是必需的。与第一叠相应地,第二叠电极层也交替地与一个第二对外触点中的第一、第二外触点接通。
两个这样形成的多层元件通过一电阻的对应于π滤波器的连接可按如下方法来实现:属于不同对的且位于基体的相互对置的侧面上的外触点通过一个电阻连接起来。在这里,每一对的外触点都位于基体的相互对置的侧面上。总之,在基体的两个对置侧面上各布置有两个外触点。这相当于元件的一种所谓“馈通”实施形式。
使电介质层至少局部含有一种可变电阻陶瓷,由此可以保证每叠电极层是多层可变电阻的一部分。通过这连接两个外触点的电阻,就可以由这两个可变电阻构成一个π滤波器。
这样的π滤波器因提高耦合电阻而有更好的衰减性能,其中,一在两个由可变电阻的电容规定的衰减频率之间的整个频带都可以衰减。
还有利的是,元件是对称于一个平面地形成的,该平面平行于一个电介质层。为此,必需例如在该层叠之上和之下各布置一个电阻。这些电阻最好并联。元件的对称结构形式的优点在于:在将元件装配在一个印制电路板上时,尤其是如果在高频场合中,元件的层叠是否以下面或以上面放在印制电路板上就不再重要了。
本发明的元件可以特别有利地通过烧结一叠重叠的陶瓷生膜来制成。由此产生一种紧凑的整体元件。它可以便捷地大批量制造。
本发明的元件尤其可以设计按照微型化形状来制造,其中基体的底面积小于2.5mm2。这样的底面应该可以通过基体的一种结构型式来实现,在这种结构形式中,长度为1.25mm,宽度为1.0mm。这种结构形式也称为“0405”。
以下,根据实施例和附图对本发明进行详细叙述,其中:
图1:表示图2的D-D剖视图;
图2:表示本发明元件的一纵剖视图;
图3:表示图2中E-E剖视图;
图4:表示图2所示元件的俯视图;
图5:表示图2所示元件的侧视图;
图6:表示图2所示元件的等效电路图;
图7:表示图1所示电阻的另一可行实施形式;
图8:表示图1和7所示电阻的另一可行实施形式;
图9:表示图2所示元件的衰减性能简图。
在所有附图中,相同标记表示相同的部件。
图2表示一根据本发明的多层元件的纵剖示意图。它包括一基体1,该基体成层叠形式的重叠的电介质层2。电介质层2含有一种陶瓷材料。这些层在图2中用点划线表示。此外,在基体1里还有成叠7、8的重叠的电极层9。这些叠7、8分别形成一可变电阻VDR1、VDR2。在可变电阻VDR1、VDR2之上和之下分别设有一个电阻41、42。这些电阻41、42由一具有构造的薄层5形成,其形状尤其如图1所示。在图2中,只能看到曲折形状的各个延伸部分的横断面。图2所示的元件是对称于一平面14形成的,该平面的走向平行于电介质层2。由于对称,所以该元件对用在高频范围内特别有利,在高频范围里,元件在印制电路板上的定向很重要。元件的对称结构形式意味着不必注意元件相对该对称平面的位置。
图1表示图2所示元件的D-D剖视图。
图1示出了电阻41具有什么形状。它具有曲折形状。该曲折形状由宽为b的线路形成。在图1所示的例子中,宽度b为50μm。图1所示曲折形状的长度约为4000μm。在这里,该长度由各矩形的长度相加来定,就这些矩形组成曲折形状。因此,该电阻的如图1所示的本发明实施形式具有长宽比L/B=80。因此,可以制成大电阻。图1所示的电阻约为3欧姆。图1所示的线路为成具有构造的薄层5的形式,其中层厚约为2μm。图1所示的电阻由含有银-钯合金的材料构成,其中钯在合金中的重量百分比为30%。此外,电阻的原材料还含有一种有机物质和一种溶剂。后述的添加物仅包含在电阻材料中,以便借助丝网印刷法将电阻以丝网印刷膏形式涂覆在一陶瓷层上。这些组成成分在烧结时被燃尽。这可以是有机成分。
图1还示出了电阻41将元件的两个外触点3连接在一起。
还如图1所示,在图1所示的平面里,除电阻41之外不再有属于一电容或一可变电阻的电极层。因而,整个如图1所示的平面都可供用于用构成一电阻的曲折物质来填满。
图3表示图2所示元件的E-E剖视图。可在图3左侧看到一叠6电极层9中的一电极层9,在右侧看到一叠8电极层9中的一电极层9。多个同样的这种电极层9在该元件里堆叠起来。由于在这些电极层9之间布置有可变电阻材料,所以它们就分别形成可变电阻VDR1、VDR2,但它由于大面积的相互对置的电极层9而也具有一高电容部分。综合图1、3来看,根据该特殊实施例本发明元件被制作成馈通元件。每个电极层9的叠7、8有一对外触点10、11或12、13。在一叠7、8电极层9内的电极层9与外触点10、11或12、13交替接通。如从图1或图2中看到地,通过电阻41或42实现由层叠7、8形成的可变电阻的电路技术联接。
图4、5表示外触点3的位置。它们布置在基体1的两个对置侧面上。如图4的俯视图所示,外触点3也作用于基体1的上表面或相应地作用于其下表面。因而,元件可以在上表面或下表面通过表面安装技术与一印制电路板导电连接。
图6表示图1-图3所示的本发明元件的等效电路图。如图所示,两个可变电阻VDR1、VDR2通过一个电路技术的电阻R组合成一个π滤波器。电路技术的电路R由图2中的两个电阻41、42的并联线路产生。这是因为图2所示的电阻42与图1所示的电阻41看来完全一样而产生的。在图6中,还单独用标记表示元件外触点3,因而可以实现元件的物理学外触点的电路技术配置。
图7、8表示电阻4的其它实施形式,正如可以代替图1所示的电阻41地使用的那样。图7表示电阻4的另一曲折构造。在这里,构成电阻4的薄层5被制作成曲折形状。曲折形状由一条线路构成,线路宽度b可以相当于图1所示的宽度。与图1不同的是,图1的曲折形不是在基体1的纵向上,而是在横向上。
图8表示一个电阻4,它由一个矩形的完整的薄层5并通过在层5里开设空缺6而形成。这些空缺6可以是圆形的,也可以成其它形状如矩形。通过均匀分布这些空缺6,可明显提高原为矩形的薄层5的电阻。空缺6的效果就是在具有高电阻的外触点3之间形成多个多次弯折的电流路径。
图9表示如图2或图6所示元件的介入损耗。介入损耗S以dB为单位地画在频率f[MHz]坐标上。通过这两个包含在可变电阻VDR1、VDR2里的电容C1、C2,形成共振频率f1、f2。在共振频率f1、f2的位置上,元件表现出更高的衰减。在共振频率f1、f2之间,该元件由于有实现π电路的电阻R而也有很好的衰减,它在频段740MHz和2.7GHz之间好于-20dB。因此,该元件适用于在共振频率f1(属于C1)和共振频率f2(属于C2)之间的一个频带的去干扰。共振频率f1和f2由可变电阻VDR1和VDR2的电容C1和C2来定,它们可以通过将频率换算成C1=40pF和C2=20pF来确定。在附图所示的实施例中,电阻R为1.8Ω。
Claims (18)
1.一种多层电气元件,它具有
-一个基体(1),该基体含有一叠重叠的陶瓷电介质层(2),
-两个布置在该基体(1)外边的外触点(3),
-一个在该基体(1)内布置在两个电介质层(2)之间的电阻(4,41,42),
-该电阻与所述外触点(3)连接,并且
-该电阻成一种带构造的薄层(5)的形式,所述薄层在该外触点(3)之间形成至少一条多次弯折的线路。
2.按权利要求1所述的元件,其中,所述电介质层(2)和该电阻(4,41,42)在唯一一个烧结步骤中共同烧结并形成一个整体物。
3.按权利要求1或2所述的元件,其中,在该基体(1)里设有电极层(9)并且该电阻(4,41,42)的平面没有电极层(9)。
4.按权利要求1至3中任意一项所述的元件,其中,该电阻(4)以线路的形式延伸在该外触点(3)之间,该线路的长度至少比其宽度(b)大十倍。
5.按权利要求1至4中任意一项所述的元件,其中,该电阻(4,41,42)由一个完整的并带有空缺(6)的薄层(5)形成。
6.按权利要求1至4中任意一项所述的元件,其中,该电阻(4,41,42)具有曲折形状。
7.按权利要求1至6中任意一项所述的元件,其中,该电阻(4,41,42)由一种电阻材料构成,所述材料在所述带构造的薄层(5)中具有至少为0.1欧姆的表面电阻。
8.按权利要求1至6中任意一项所述的元件,其中,该电阻(4,41,42)由一种电阻材料构成,该材料含有一种银钯合金,其中钯在合金中的含量为15重量%-100重量%。
9.按权利要求8所述的元件,其中,钯的含量为50重量%-70重量%。
10.按权利要求1至8中任意一项所述的元件,其中,该电阻材料还含有≤70体积%的添加物,该添加物的比电阻至少比该电阻材料的其余成分的比电阻大十倍。
11.按权利要求10所述的元件,其中,该添加物含有Al2O3。
12.按权利要求1至11中任意一项所述的元件,其中,该电介质层(2)含有一种陶瓷材料,其烧结温度达950℃至1200℃。
13.按权利要求12所述的元件,其中,该电介质层(2)含有一种BaTiO3基陶瓷。
14.按权利要求12所述的元件,其中,该电介质层(2)含有一种可变电阻陶瓷。
15.按权利要求1至14中任意一项所述的元件,其中,
-在该基体(1)里并列有两叠(7,8)各自重叠的并通过该电介质层(2)相互分开的电极层(9),
-第一叠(7)的电极层(9)交替地与一个第一对外触点中的第一外触点(10)和第二外触点(11)接通,
-第二叠(8)的电极层(9)交替地与一个第二对外触点中的第一外触点(12)和第二外触点(12)接通,
-属于不同对的且位于该基体(1)的相互对置的侧面上的外触点(10,13;11,12)通过一个布置在该基体内的电阻(4)连接。
16.按权利要求15所述的元件,其中,成叠(7,8)的电极层(9)分别是一多层可变电阻(VDR1,VDR2)的一部分。
17.按权利要求16所述的元件,其中,这两个可变电阻(VDR1,VDR2)和该电阻(4)构成一个π滤波器。
18.按权利要求17所述的元件,其中,该元件是对称于一个平面(14)地形成的,该平面的走向平行于一个电介质层(2)并且在成叠(7,8)的电极层(9)之上和之下各设有一个电阻(41,42)。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10144364.1 | 2001-09-10 | ||
DE10144364A DE10144364A1 (de) | 2001-09-10 | 2001-09-10 | Elektrisches Vielschichtbauelement |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1554101A true CN1554101A (zh) | 2004-12-08 |
CN100490025C CN100490025C (zh) | 2009-05-20 |
Family
ID=7698380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB028176863A Expired - Fee Related CN100490025C (zh) | 2001-09-10 | 2002-08-12 | 多层电气元件 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7012501B2 (zh) |
EP (1) | EP1425762B1 (zh) |
JP (1) | JP4095961B2 (zh) |
CN (1) | CN100490025C (zh) |
AT (1) | ATE352847T1 (zh) |
DE (2) | DE10144364A1 (zh) |
TW (1) | TW569247B (zh) |
WO (1) | WO2003028045A2 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107393784A (zh) * | 2017-09-07 | 2017-11-24 | 上海长园维安电子线路保护有限公司 | 一种可以耐受高压的自控制型保护器及其制备方法 |
CN110071106A (zh) * | 2018-01-22 | 2019-07-30 | 拉碧斯半导体株式会社 | 半导体装置 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10356498A1 (de) * | 2003-12-03 | 2005-07-07 | Epcos Ag | Elektrisches Bauelement und Schaltungsanordnung |
DE102004010001A1 (de) * | 2004-03-01 | 2005-09-22 | Epcos Ag | Elektrisches Bauelement und schaltungsanordnung mit dem Bauelement |
US7763833B2 (en) * | 2004-03-12 | 2010-07-27 | Goodrich Corp. | Foil heating element for an electrothermal deicer |
DE102004037588A1 (de) * | 2004-08-03 | 2006-02-23 | Epcos Ag | Elektrisches Bauelement und Verfahren zur Herstellung eines elektrischen Bauelements |
JP4715248B2 (ja) * | 2005-03-11 | 2011-07-06 | パナソニック株式会社 | 積層セラミック電子部品 |
US7923668B2 (en) * | 2006-02-24 | 2011-04-12 | Rohr, Inc. | Acoustic nacelle inlet lip having composite construction and an integral electric ice protection heater disposed therein |
DE102006060634A1 (de) * | 2006-12-21 | 2008-06-26 | Robert Bosch Gmbh | Verfahren zur Herstellung eines elektrischen Widerstands auf einem Substrat |
DE102007046607A1 (de) | 2007-09-28 | 2009-04-02 | Epcos Ag | Elektrisches Vielschichtbauelement sowie Verfahren zur Herstellung eines elektrischen Vielschichtbauelements |
US8264816B2 (en) * | 2009-08-24 | 2012-09-11 | Kemet Electronics Corporation | Externally fused and resistively loaded safety capacitor |
US8849404B2 (en) * | 2011-09-01 | 2014-09-30 | Medtronic, Inc. | Feedthrough assembly including a lead frame assembly |
JP6113664B2 (ja) * | 2011-12-16 | 2017-04-12 | エプコス アクチエンゲゼルシャフトEpcos Ag | 抵抗体内蔵多層ガラスセラミック基板 |
KR20150069901A (ko) * | 2013-12-16 | 2015-06-24 | 삼성전기주식회사 | 칩 저항기 |
CN112205072B (zh) * | 2017-01-06 | 2022-11-29 | 创新烹饪有限责任公司 | 用于烹饪器具的加热元件 |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB570026A (en) | 1943-12-14 | 1945-06-19 | Johnson Matthey Co Ltd | Improvements in or relating to the manufacture and production of electrical resistors with a low inductance |
US3266005A (en) * | 1964-04-15 | 1966-08-09 | Western Electric Co | Apertured thin-film circuit components |
US3846345A (en) * | 1969-10-06 | 1974-11-05 | Owens Illinois Inc | Electroconductive paste composition and structures formed therefrom |
DE3125281A1 (de) | 1981-06-26 | 1983-01-13 | Siemens AG, 1000 Berlin und 8000 München | Elektrische bauelementekombination, insbesondere r-c-kombination |
DE3336229A1 (de) * | 1983-10-05 | 1985-04-25 | Resista Fabrik elektrischer Widerstände GmbH, 8300 Landshut | Verfahren zur wertjustierung von widerstaenden |
US4568908A (en) * | 1984-12-24 | 1986-02-04 | General Electric Company | Compact resistor assembly |
EP0211331A3 (en) * | 1985-08-02 | 1989-10-25 | Hitachi, Ltd. | Heat-sensitive recording head and method of manufacturing same |
US4811164A (en) * | 1988-03-28 | 1989-03-07 | American Telephone And Telegraph Company, At&T Bell Laboratories | Monolithic capacitor-varistor |
US4870746A (en) * | 1988-11-07 | 1989-10-03 | Litton Systems, Inc. | Method of making a multilayer printed circuit board having screened-on resistors |
JPH02312203A (ja) * | 1989-05-26 | 1990-12-27 | Matsushita Electric Ind Co Ltd | 厚膜抵抗体のトリミング方法 |
ES2079415T3 (es) * | 1989-10-26 | 1996-01-16 | Takeshi Ikeda | Filtro de ruidos lc. |
JPH0833327B2 (ja) * | 1990-06-11 | 1996-03-29 | 株式会社村田製作所 | 温度センサ |
JPH05275958A (ja) * | 1992-03-25 | 1993-10-22 | Murata Mfg Co Ltd | ノイズフィルタ |
JP3097332B2 (ja) * | 1992-07-21 | 2000-10-10 | 株式会社村田製作所 | 積層型チップバリスタ |
US5430429A (en) * | 1992-09-29 | 1995-07-04 | Murata Manufacturing Co., Ltd. | Ceramic resistor wherein a resistance film is embedded |
US5379016A (en) * | 1993-06-03 | 1995-01-03 | E. I. Du Pont De Nemours And Company | Chip resistor |
US5521576A (en) * | 1993-10-06 | 1996-05-28 | Collins; Franklyn M. | Fine-line thick film resistors and resistor networks and method of making same |
JP3138631B2 (ja) * | 1996-01-26 | 2001-02-26 | 太陽社電気株式会社 | チップ抵抗器及びその製造方法 |
US5815367A (en) * | 1996-03-11 | 1998-09-29 | Murata Manufacturing Co., Ltd. | Layered capacitors having an internal inductor element |
DE19612841A1 (de) * | 1996-03-30 | 1997-10-02 | Abb Research Ltd | Strombegrenzender Widerstand mit PTC-Verhalten |
JP3631341B2 (ja) * | 1996-10-18 | 2005-03-23 | Tdk株式会社 | 積層型複合機能素子およびその製造方法 |
GB9623460D0 (en) * | 1996-11-09 | 1997-01-08 | Oxley Dev Co Ltd | Electronic components incorporating capacitors |
JPH1116703A (ja) * | 1997-06-20 | 1999-01-22 | Shoei Chem Ind Co | 超低抵抗抵抗器 |
US5889445A (en) * | 1997-07-22 | 1999-03-30 | Avx Corporation | Multilayer ceramic RC device |
US6362723B1 (en) * | 1999-11-18 | 2002-03-26 | Murata Manufacturing Co., Ltd. | Chip thermistors |
DE10108662A1 (de) * | 2000-02-23 | 2001-08-30 | Tyco Electronics Amp Gmbh | Leiterbahn auf einem Substrat |
DE10064447C2 (de) | 2000-12-22 | 2003-01-02 | Epcos Ag | Elektrisches Vielschichtbauelement und Entstörschaltung mit dem Bauelement |
EP1223591A3 (en) | 2001-01-11 | 2007-06-06 | Matsushita Electric Industrial Co., Ltd. | Multilayer electronic component and communication apparatus |
-
2001
- 2001-09-10 DE DE10144364A patent/DE10144364A1/de not_active Ceased
-
2002
- 2002-08-12 EP EP02754524A patent/EP1425762B1/de not_active Expired - Lifetime
- 2002-08-12 DE DE50209370T patent/DE50209370D1/de not_active Expired - Lifetime
- 2002-08-12 WO PCT/DE2002/002952 patent/WO2003028045A2/de active IP Right Grant
- 2002-08-12 JP JP2003531482A patent/JP4095961B2/ja not_active Expired - Fee Related
- 2002-08-12 US US10/488,518 patent/US7012501B2/en not_active Expired - Lifetime
- 2002-08-12 AT AT02754524T patent/ATE352847T1/de not_active IP Right Cessation
- 2002-08-12 CN CNB028176863A patent/CN100490025C/zh not_active Expired - Fee Related
- 2002-09-09 TW TW091120464A patent/TW569247B/zh active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107393784A (zh) * | 2017-09-07 | 2017-11-24 | 上海长园维安电子线路保护有限公司 | 一种可以耐受高压的自控制型保护器及其制备方法 |
CN110071106A (zh) * | 2018-01-22 | 2019-07-30 | 拉碧斯半导体株式会社 | 半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2003028045A2 (de) | 2003-04-03 |
DE10144364A1 (de) | 2003-04-03 |
WO2003028045A3 (de) | 2003-12-04 |
CN100490025C (zh) | 2009-05-20 |
ATE352847T1 (de) | 2007-02-15 |
JP2005504438A (ja) | 2005-02-10 |
JP4095961B2 (ja) | 2008-06-04 |
EP1425762A2 (de) | 2004-06-09 |
DE50209370D1 (de) | 2007-03-15 |
TW569247B (en) | 2004-01-01 |
US20040239476A1 (en) | 2004-12-02 |
EP1425762B1 (de) | 2007-01-24 |
US7012501B2 (en) | 2006-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102101932B1 (ko) | 적층 세라믹 전자부품 | |
CN100490025C (zh) | 多层电气元件 | |
KR100884499B1 (ko) | 적층 콘덴서 및 그 제조방법 | |
US20110102969A1 (en) | Multilayer capacitor, mounting structure thereof, and method of manufacturing same | |
WO2007060818A1 (ja) | 積層コンデンサ | |
WO2007060817A1 (ja) | 積層コンデンサ | |
CN1481564A (zh) | 电的多层结构元件和具有该结构元件的抗干扰电路 | |
JP2001044076A (ja) | 表面実装rcデバイス | |
JP2015056656A (ja) | 積層セラミックキャパシタ、その製造方法及び積層セラミックキャパシタ実装基板 | |
CN1848310B (zh) | 层叠型片状压敏电阻 | |
KR101138143B1 (ko) | 저항 페이스트 및 적층 세라믹 콘덴서 | |
KR20170077548A (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
US10784048B2 (en) | Capacitor component including amorphous second phase | |
KR102624876B1 (ko) | 적층형 전자 부품 | |
JP2021013012A (ja) | キャパシタ部品 | |
KR20200018554A (ko) | 적층 세라믹 전자부품 | |
KR20220101911A (ko) | 적층형 전자 부품 | |
US11636979B2 (en) | Dielectric composition and multilayer electronic component including the same | |
JP2020088370A (ja) | キャパシタ部品 | |
US20210202176A1 (en) | Multilayered electronic component | |
US20210233710A1 (en) | Multilayer electronic component | |
JP2022097375A (ja) | セラミック電子部品 | |
JPS6320010B2 (zh) | ||
KR20220032339A (ko) | 적층형 전자 부품 및 그 제조방법 | |
JP4697313B2 (ja) | 積層コンデンサ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090520 Termination date: 20200812 |