CN1848310B - 层叠型片状压敏电阻 - Google Patents

层叠型片状压敏电阻 Download PDF

Info

Publication number
CN1848310B
CN1848310B CN200610072399XA CN200610072399A CN1848310B CN 1848310 B CN1848310 B CN 1848310B CN 200610072399X A CN200610072399X A CN 200610072399XA CN 200610072399 A CN200610072399 A CN 200610072399A CN 1848310 B CN1848310 B CN 1848310B
Authority
CN
China
Prior art keywords
electrode
piezo
resistance
layer
electrode part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200610072399XA
Other languages
English (en)
Other versions
CN1848310A (zh
Inventor
森合克成
松冈大
斋藤洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN1848310A publication Critical patent/CN1848310A/zh
Application granted granted Critical
Publication of CN1848310B publication Critical patent/CN1848310B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H01L29/93—Variable capacitance diodes, e.g. varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/1006—Thick film varistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/105—Varistor cores
    • H01C7/108—Metal oxide
    • H01C7/112—ZnO type

Abstract

本发明提供的层叠型片状压敏电阻，包括，沿着规定的方向配置有多个压敏电阻部的层压体、以及、多个端电极。各压敏电阻部，具有表现电压非直线特性的压敏电阻层、以及、夹着压敏电阻层配置的多个内部电极。各端电极，被配置在平行于层压体的外表面中规定的方向的第1外表面上，同时分别与多个内部电极中对应的内部电极电连接。多个内部电极包括，在多个内部电极中相邻的内部电极之间互相重叠的第1电极部分、以及、从第1电极部分以露出于第1外表面的方式引出的第2电极部分。多个端电极通过第2电极部分而与对应的内部电极电连接。

Description

层叠型片状压敏电阻
技术领域
本发明涉及层叠型片状压敏电阻。
背景技术
作为这种层叠型片状压敏电阻，已知的是包括表现电压非直线特性的压敏电阻层、具有以夹着压敏电阻层的方式配置的一对内部电极的压敏电阻素体、以及分别位于压敏电阻素体的两端部分并且与多个内部电极中的对应的内部电极分别连接的一对端电极的层叠型片状压敏电阻。
近年来，为了保护DSC(Digital Still Camera)、DVD(Digital VideoCamera)、PDA(Personal Digital Assistant)、笔记本电脑或移动电话等的电子设备内的各种电路中所含的IC等防止ESD(ElectrostaticDischarge：静电放电)，使用层叠型片状压敏电阻作为ESD应对部件。层叠型片状压敏电阻被用于，例如，LCD面板、按钮部、电池端子、视频I/O端子、音频I/O端子、耳机端子、键盘端子、话筒部等。
但是，在按钮部中，由于通过人体的接触有可能静电被外加，所以需要在每个按钮上使用层叠型片状压敏电阻。另外，在I/O端子中，为了对每条信号线进行ESD应对，需要在每条信号线上使用层叠型片状压敏电阻。这样，根据使用场所，可以安装多个层叠型片状压敏电阻。
但是，在安装多个层叠型片状压敏电阻时，层叠型片状压敏电阻的安装面积增大，而成为阻碍上述电子设备的小型化的主要因素。另外，由于需要安装多个层叠型片状压敏电阻，在安装成本增大的同时，安装工序也变得复杂。
发明内容
本发明的目的是提供一种在缩小安装面积的同时，还可降低安装成本，并容易地安装的层叠型片状压敏电阻。
本发明的层叠型片状压敏电阻，包括，沿着规定的方向配置有、具有表现电压非直线特性的压敏电阻层以及夹着压敏电阻层地配置的多个内部电极的多个压敏电阻部的层压体，以及，配置在层压体的第1外表面上的多个端电极；第1外表面在平行于规定的方向的方向上延伸；多个内部电极包括，在多个内部电极中相邻的内部电极之间互相重叠的第1电极部分，以及，以在第1外表面露出的方式从第1电极部分引出的第2电极部分；多个端电极分别通过第2电极部分与多个内部电极中对应的内部电极电连接。
在本发明相关的层叠型片状压敏电阻中，层压体包括多个压敏电阻部，同时被配置在平行于上述规定的方向的第1外表面上。另外，多个端电极通过第2电极部分与对应的内部电极电连接。所以，通过在使第1外表面与外部基板等相向状态下安装层叠型片状压敏电阻，多个压敏电阻部被相对于外部基板安装。其结果是，在安装多个压敏电阻部时，可以缩小安装面积。另外，还可以降低用于安装多个压敏电阻部的安装成本，并可以容易地安装。
优选的是，还包括在与第1外表面相向的层压体的第2外表面上配置的多个平头电极(pad electrode)，相邻的内部电极中的一方的内部电极的第2电极部分，以在第2外表面上露出的方式被引出；多个平头电极通过第2电极部分分别与对应的一方的内部电极电连接。此时，在层压体的第2外表面上，可以容易地安装其他电路元素和元件等。
优选的是，还包括配置在第2外表面上，同时与多个平头电极中对应的一对平头电极分别电连接的压敏电阻。此时，利用层压体的第2外表面，可以容易地搭载电阻元件。由此，能够达到层叠型片状压敏电阻的复合部件化。
优选的是，层压体是以第1外表面和第2外表面为主面的板状，第1外表面和第2外表面的间隔被设定为比层压体的规定的方向的长度小。此时，可以实现层叠型片状压敏电阻的小尺寸化。
优选上述规定的方向为压敏电阻层的层叠方向。另外，优选上述规定的方向为平行于压敏电阻层的方向。
优选多个端电极在第1外表面上2维排列。
优选第2电极部分从第1电极部分被直线状引出。此时，由于第2电极部分的长度比较短，所以可以降低等效串联电阻(ESR)及等效串联电感(ESL)。
优选第2电极部分包括，第1区域和第2区域，所述第1区域在垂直于与第1外表面以及与第1外表面相向的层压体的第2外表面的相对方向、并且垂直于压敏电阻层的层叠方向的方向上从第1电极部分延伸，所述第2区域在与第1外表面和第2外表面的相对方向上从第1区域延伸；在垂直于第1外表面和第2外表面的相对方向并且垂直于压敏电阻层的层叠方向的方向上的第2区域的长度，被设定为比第1外表面和第2外表面的相对方向上的第1区域的长度大。此时，可以降低ESR及ESL。
另外，本发明者等对能够提高以ZnO为主成分的压敏电阻层(层压体)与端电极的粘结强度的压敏电阻进行了专心研究。其结果是，发现压敏电阻层(层压体)和端电极的粘结强度，根据在压敏电阻层(通过烧结而成为压敏电阻层的坯体(green body))和端电极(通过烧结而成为端电极的导电膏)中中所含的材料而变化这样的新的事实。
在以ZnO为主成分的坯体的外表面上赋予了导电膏之后，将其烧结，得到层压体和端电极。此时，坯体含有稀土金属(例如，Pr(镨)等)，在导电膏含有Pd(钯)时，所得的层压体和端电极的粘结强度提高。
压敏电阻层(层压体)和端电极的粘结强度提高的效果，被认为是由在烧结时的如下现象引起的。在烧结坯体和导电膏时，坯体中中所含的稀土金属在坯体的表面附近、即在坯体和导电膏的界面附近移动。从而，在坯体和导电膏的界面附近移动的稀土金属与导电膏中所含的Pd相互扩散。此时，在压敏电阻层(层压体)与端电极的界面附近，会形成稀土金属与Pd的化合物。通过该稀土金属与Pd的化合物产生固定效果，由烧结得到的压敏电阻层(层压体)与端电极的粘结强度提高。
基于这样的事实，优选压敏电阻层以ZnO为主成分，同时含有稀土金属，多个端电极分别具有电极层，该电极层通过与压敏电阻层同时烧结而在第1外表面上形成并且含有Pd。
此时，压敏电阻层含有稀土金属。多个端电极具有通过与压敏电阻层同时烧结而在第1外表面上形成并且含Pd的电极层。通过压敏电阻层与电极层的同时烧结，在压敏电阻层与各端电极的界面附近，稀土金属与Pd的化合物被形成，并且该化合物存在。由此，可以提高层压体与各端电极的粘结强度。
另外，优选压敏电阻层以ZnO为主成分，同时含有稀土金属，多个端电极分别具有在第1外表面上配置并且含Pd的电极层，在层压体与各端电极的界面附近，存在压敏电阻层中所含的稀土金属与电极层中所含的Pd的化合物。
此时，由于在压敏电阻层与各端电极的界面附近，存在压敏电阻层中所含的稀土金属与电极层中所含的Pd的化合物，因此能够提高层压体与各端电极的粘结强度。
优选电极层通过与压敏电阻层同时烧结，而在第1外表面上形成。此时，在层压体与各端电极的界面附近，能够使压敏电阻层中所含的稀土金属与电极层中所含的Pd的化合物确实存在。
优选压敏电阻层中所含的稀土元素为Pr。此时，通过同时烧结压敏电阻层和电极层，在层压体与各端电极的界面附近，Pr与Pd的氧化物，例如，Pr2Pd2O5和Pr4PdO7等被形成，该氧化物存在。由此，可以提高层压体与端电极的粘结强度。
另外，本发明相关的层叠型片状压敏电阻，包括层叠有表现电压非直线特性的多个压敏电阻层的层压体、以及、配置在层压体的第1外表面上的多个端电极；第1外表面在平行于多个压敏电阻层的层叠方向的方向上延伸；在层压体内，具有压敏电阻层、以及、夹着压敏电阻层地配置的多个内部电极的多个压敏电阻部，被沿着平行于第1外表面的方向配置；多个内部电极包括，在多个内部电极中的相邻的内部电极之间互相重叠的第1电极部分，以及，以在第1外表面露出的方式从第1电极部分引出的第2电极部分；多个端电极分别通过第2电极部分与多个内部电极中对应的内部电极电连接。
在本发明相关的层叠型片状压敏电阻中，可以通过将层叠型片状压敏电阻在使第1外表面与外部基板等相向的状态下进行安装，而相对于外部基板安装多个压敏电阻部。其结果是，在安装多个压敏电阻部时，可以缩小安装面积。另外，还可以降低用于安装多个压敏电阻部的安装成本，并可以容易地安装。
根据本发明，可以提供缩小安装面积，同时降低安装成本，并可容易地安装的层叠型片状压敏电阻。
从以下给出的详细说明以及仅以示例方式给出的附图中，可以更加充分地理解本发明，但这不能被认为是限定本发明。
由以下给出的详细说明，本发明的应用范围将更加清楚。然而，由于由这些详细说明，在本发明的精神和范围内的各种变化和修改对于本领域的技术人员是显而易见的，所以应当理解这些表明本发明的优选实施方式的详细说明和特定例子，只是以示例方式给出。
附图说明
图1是表示第1实施方式相关的层叠型片状压敏电阻的俯视示意图。
图2是表示第1实施方式相关的层叠型片状压敏电阻的仰视示意图。
图3是用于说明沿图2中的III-III线的截面结构的图。
图4是用于说明沿图2中的IV-IV线的截面结构的图。
图5是用于说明沿图2中的V-V线的截面结构的图。
图6是用于说明第1实施方式相关的层叠型片状压敏电阻的等效电路图。
图7是用于说明第1实施方式相关的层叠型片状压敏电阻的制造过程的流程图。
图8是用于说明第1实施方式相关的层叠型片状压敏电阻的制造过程的图。
图9是表示第2实施方式相关的层叠型片状压敏电阻的俯视示意图。
图10是表示第2实施方式相关的层叠型片状压敏电阻的仰视示意图。
图11是用于说明沿图10中的XI-XI线的截面结构的图。
图12是用于说明沿图10中的XII-XII线的截面结构的图。
图13是用于说明第2实施方式相关的层叠型片状压敏电阻的变形例的截面结构的图。
图14是用于说明第2实施方式相关的层叠型片状压敏电阻的变形例的截面结构的图。
图15是用于说明第2实施方式相关的层叠型片状压敏电阻的变形例的截面结构的图。
图16是用于说明第2实施方式相关的层叠型片状压敏电阻的变形例的截面结构图。
图17是用于说明第2实施方式相关的层叠型片状压敏电阻的变形例的截面结构的图。
图18是用于说明第2实施方式相关的层叠型片状压敏电阻的变形例的截面结构的图。
具体实施方式
下面，参照附图详细说明本发明的最佳实施方式。另外，在说明中，对相同要素或具有相同功能的要素，使用相同符号，省略重复的说明。
(第1实施方式)
参照图1～图5，说明第1实施方式相关的层叠型片状压敏电阻11的构成。图1是表示第1实施方式相关的层叠型片状压敏电阻的俯视示意图。图2是表示第1实施方式相关的层叠型片状压敏电阻的仰视示意图。图3是用于说明沿图2中的III-III线的截面结构的图。图4是用于说明沿图2中的IV-IV线的截面结构的图。图5是用于说明沿图2中的V-V线的截面结构的图。
层叠型片状压敏电阻11，如图1～图5所示，包括，制成大致矩形板状的压敏电阻素体21、多个(在本实施方式中为25个)外部电极25～29、以及多个(在本实施方式中为20个)外部电极30a～30d。多个外部电极25～29分别配置在压敏电阻素体21的第1主面(外表面)22上。多个外部电极30a～30d分别配置在压敏电阻素体21的第2主面(外表面)23上。压敏电阻素体21被设定为，例如，长3mm左右、宽3mm左右、厚0.5mm左右。外部电极25、26、28、29发挥作为层叠型片状压敏电阻11的输入输出端电极的功能。外部电极27发挥作为层叠型片状压敏电阻11的接地端电极的功能。外部电极30a～30d发挥作为与后述的电阻元件61、63电连接的平头电极的功能。
压敏电阻素体21，作为层叠有表现电压非直线特性(以下，称作“压敏电阻特性”)的多个压敏电阻层、以及、各个多个第1～第3内部电极层31、41、51的层压体而构成。将各一层的第1～第3内部电极层31、41、51作为一个内部电极群，该内部电极群在压敏电阻素体21内沿着压敏电阻层的层叠方向(以下，简称为“层叠方向”。)多个(在本实施方式中为5个)配置。在各内部电极群中，第1～第3内部电极层31、41、51，以在互相之间至少介有一层压敏电阻层的方式，按第1内部电极层31、第2内部电极层41、第3内部电极层51的顺序配置。即，在层叠方向上看，第2内部电极层41位于第1内部电极层31与第3内部电极层51之间。各内部电极群，以互相之间至少介有一层压敏电阻层的方式配置。在实际的层叠型片状压敏电阻11中，多个压敏电阻层被一体化为相互之间的界限不可目视识别的程度。
压敏电阻层含有ZnO(氧化锌)作为主成分，同时含有稀土金属元素、Co、IIIb族元素(B、Al、Ga、In)、Si、Cr、Mo、碱金属元素(K、Rb、Cs)及碱土金属元素(Mg、Ca、Sr、Ba)等金属单质和它们的氧化物作为副成分。在本实施方式中，压敏电阻层含有Pr、Co、Cr、Ca、Si、K、Al等作为副成分。在压敏电阻层中的第1内部电极层31和第2内部电极层41重叠的区域及第2内部电极层41和第3内部电极层51重叠的区域，以ZnO作为主成分同时含有Pr。
在本实施方式中，作为稀土金属，使用Pr。Pr成为用于表现压敏电阻特性的材料。使用Pr的理由是因为它电压非直线性优异，另外，在批量生产时的特性偏差少。对压敏电阻层中的ZnO的含量，没有特别的限定，但当将构成压敏电阻层的全部的材料作为100质量％时，通常为99.8～69.0质量％。压敏电阻层的厚度例如为5～60μm左右。
各第1内部电极层31，如图3所示，分别包括第1内部电极33和第2内部电极35。第1和第2内部电极33、35，在从平行于压敏电阻素体21中的层叠方向的侧面开始具有规定的间隔的位置上配置。第1内部电极33与第2内部电极35具有规定的间隔以使它们之间互相电绝缘。
各第1内部电极33，包括第1电极部分36和第2电极部分37a、37b。第1电极部分36，从层叠方向看，与后述的第3内部电极43的第1电极部分46a相互重叠。第1电极部分36呈大致矩形状。第2电极部分37a，以露出于第1主面22的方式从第1电极部分36引出，发挥作为引出导体的功能。第2电极部分37b，以露出于第2主面23的方式从第1电极部分36引出，发挥作为引出导体的功能。各第1电极部分36，通过第2电极部分37a与外部电极25电连接，同时通过第2电极部分37b与外部电极30a电连接。第2电极部分37a、37b与第1电极部分36一体地形成。
各第2内部电极35，包括第1电极部分38和第2电极部分39a、39b。第1电极部分38，从层叠方向看，与后述的第3内部电极43的第1电极部分46b相互重叠。第1电极部分38呈大致矩形状。第2电极部分39a，以露出于第1主面22的方式从第1电极部分38引出，发挥作为引出导体的功能。第2电极部分39b，以露出于第2主面23的方式从第1电极部分38引出，发挥作为引出导体的功能。各第1电极部分38，通过第2电极部分39a与外部电极25电连接，同时通过第2电极部分39b与外部电极30a电连接。第2电极部分39a、39b与第1电极部分38形成为一体。
各第2内部电极层41，如图4所示，分别包括第3内部电极43。各第3内部电极43包括第1电极部分46a、46b和第2电极部分47。第1电极部分46a，配置在从平行于压敏电阻素体21中的层叠方向的侧面开始具有规定的间隔的位置上。第1电极部分46a，被配置为从层叠方向看与第1电极部分36相互重叠。第1电极部分46b，配置在从平行于压敏电阻素体21中的层叠方向的侧面开始具有规定的间隔的位置上。第1电极部分46b，被配置为从层叠方向看与第1电极部分38相互重叠。第1电极部分46a、46b分别呈大致矩形状。第2电极部分47，以露出于第1主面22的方式从第1电极部分46a和第1电极部分46b引出，发挥作为引出导体的功能。各第1电极部分46a、46b，通过第2电极部分47与外部电极27电连接。第2电极部分47与第1电极部分46a、46b形成为一体。
各第3内部电极层51，也如图5所示，分别包括第4内部电极53和第5内部电极55。第4和第5内部电极53、55，配置在从平行于压敏电阻素体21中的层叠方向的侧面开始具有规定的间隔的位置上。第4和第5内部电极53、55，从层叠方向看，与第3内部电极43重叠。第4内部电极53与第5内部电极55，具有规定的间隔以使相互电绝缘。
各第4内部电极层53，包括第1电极部分56和第2电极部分57a、57b。第1电极部分56，从层叠方向看，与第3内部电极部分43的第1电极部分46a相互重叠。第1电极部分56呈大致矩形状。第2电极部分57a，以露出于第1主面22的方式从第1电极部分56引出，发挥作为引出导体的功能。第2电极部分57b，以露出于第2主面23的方式从第1电极部分56引出，发挥作为引出导体的功能。各第1电极部分56，通过第2电极部分57a与外部电极25电连接，同时通过第2电极部分57b与外部电极30a电连接。第2电极部分57a、57b与第1电极部分56形成为一体。
各第5内部电极55，包括第1电极部分58和第2电极部分59a、59b。第1电极部分58，从层叠方向看，与第3内部电极部分43的第1电极部分46b相互重叠。第1电极部分58呈大致矩形状。第2电极部分59a，以露出于第1主面22的方式从第1电极部分58被引出，发挥作为引出导体的功能。第2电极部分59b，以露出于第2主面23的方式从第1电极部分58引出，发挥作为引出导体的功能。各第1电极部分58，通过第2电极部分59a与外部电极25电连接，同时通过第2电极部分59b与外部电极30a电连接。第2电极部分59a、59b与第1电极部分58形成为一体。
第1～第5内部电极33、35、43、53、55含有导电材料。作为第1～第5内部电极33、35、43、53、55中所含的导电材料，不作特别限定，但优选由Pd或Ag-Pd合金构成。第1～第5内部电极33、35、43、53、55的厚度，例如在0.5～5μm左右。
外部电极25～29，在第1主面22上，2维排列成M行N列(参数M和N分别为2以上的整数)。在本实施方式中，外部电极25～29被2维排列为5行5列。外部电极25～29呈矩形状(在本实施方式中为正方形状)。外部电极25～29被设定为，例如，每一边的长度为300μm左右，厚度为2μm左右。
外部电极25～29，分别具有第1电极层25a～29a和第2电极层25b～29b。第1电极层25a～29a配置在压敏电阻素体21的外表面上，含Pd。第1电极层25a～29a如后述通过导电膏被烧结而形成。对于导电膏，使用在以Pd粒子为主成分的金属粉末中混合有机粘合剂和有机溶剂的导电膏。金属粉末也可以是以Ag-Pd合金粒子为主成分的。
第2电极层25b～29b配置在第1电极层25a～29a上。第2电极层25b～29b通过印刷法或电镀法形成。第2电极层25b～29b由Au或Pt构成。在使用印刷法时，准备在以Au粒子或Pt粒子为主成分的金属粉末中混合有有机粘合剂和有机溶剂的导电膏，将该导电膏印刷在第1电极层25a～29a上，通过烘干或烧结形成第2电极层25b～29b。当使用电镀法时，通过真空电镀法(真空镀膜法、溅射法、离子电镀法等)，通过蒸镀Au或Pt而形成第2电极层25b～29b。由Pt构成的第2电极层25b～29b，主要适合于通过再流焊接将层叠型片状压敏电阻11安装在外部基板等上时，可以提高耐焊蚀性及可焊性。由Au构成的第2电极层25b～29b，主要适合于通过引线接合将层叠型片状压敏电阻11安装在外部基板等上时。
外部电极30a和外部电极30b，在第2主面23上，在垂直于压敏电阻层的层叠方向并且平行于第2主面23的方向上具有规定的间隔地配置。外部电极30c和外部电极30d，在第2主面23上，在垂直于压敏电阻层的层叠方向且平行于第2主面23的方向上具有规定的间隔地配置。外部电极30a与外部电极30b的上述规定的间隔、以及、外部电极30c与外部电极30d的上述规定的间隔，被设定为相同。外部电极30a～30d呈矩形状(在本实施方式中为长方形状)。外部电极30a、30b被设定为，例如，长边的长度为1000μm左右，短边的长度为150μm左右，厚度为2μm左右。外部电极30c、30d被设定为，例如，长边的长度为500μm左右，短边的长度为150μm左右，厚度为2μm左右。
外部电极30a～30d，与第1电极层25a～29a同样，通过导电膏被烧结而形成。对于该导电膏，使用在以Pt粒子为主成分的金属粉末中混合有机粘合剂合有机溶剂的导电膏。金属粉末也可以将Ag粒子或Pd粒子或Ag-Pd合金粒子作为主成分。
在第2主面23上，电阻元件61以架在外部电极30a和外部电极30b之间的方式配置。在第2主面23上，电阻元件63以架在外部电极30c和外部电极30d之间的方式配置。电阻元件61、63通过涂布Ru系、Sn系或La系的电阻糊而形成。作为Ru系的电阻糊，可以使用在RuO2中混合了Al2O3-B2O3-SiO2等的玻璃的物质。作为Sn系的电阻糊，可以使用在SnO2中混合了Al2O3-B2O3-SiO2等的玻璃的物质。作为La系的电阻糊，可以使用在LaB6中混合了Al2O3-B2O3-SiO2等的玻璃的物质。
电阻元件61的一端，通过外部电极30a和第2电极部分37b与第1电极部分36(第1内部电极33)电连接。电阻元件61的另一端，通过外部电极30b和第2电极部分39b与第1电极部分38(第2内部电极35)电连接。电阻元件63的一端，通过外部电极30c和第2电极部分57b与第1电极部分56(第4内部电极53)电连接。电阻元件63的另一端，通过外部电极30d和第2电极部分59b与第1电极部分58(第5内部电极55)电连接。
第1内部电极33的第1电极部分36和第3内部电极43的第1电极部分46a，如上所述，在相邻的第1内部电极33和第3内部电极43之间相互重叠。第2内部电极35的第1电极部分38和第3内部电极43的第1电极部分46b，如上所述，在相邻的第2内部电极35和第3内部电极43之间相互重叠。所以，在压敏电阻层中的第1电极部分36和第1电极部分46a重叠的区域发挥作为表现压敏电阻特性的区域的功能。另外，在压敏电阻层中的第1电极部分38和第1电极部分46b重叠的区域发挥作为表现压敏电阻特性的区域的功能。
第4内部电极53的第1电极部分56和第3内部电极43的第1电极部分46a，如上所述，在相邻的第4内部电极53和第3内部电极43之间相互重叠。第5内部电极55的第1电极部分58和第3内部电极43的第1电极部分46b，如上所述，在相邻的第5内部电极55和第3内部电极43之间相互重叠。所以，在压敏电阻层中的第1电极部分56和第1电极部分46a重叠的区域发挥作为表现压敏电阻特性的区域的功能。另外，在压敏电阻层中的第1电极部分58和第1电极部分46b重叠的区域发挥作为表现压敏电阻特性的区域的功能。
在具有上述的结构的层叠型片状压敏电阻11中，由第1电极部分36、第1电极部分46a、以及压敏电阻层中的第1电极部分36和第1电极部分46a重叠的区域，构成一个压敏电阻部。同样，由第1电极部分38、第1电极部分46b、以及压敏电阻层中的第1电极部分38和第1电极部分46b重叠的区域，构成一个压敏电阻部。同样，由第1电极部分56、第1电极部分46a、以及压敏电阻层中的第1电极部分56和第1电极部分46a重叠的区域，构成一个压敏电阻部。同样，由第1电极部分58、第1电极部分46b、以及压敏电阻层中的第1电极部分58和第1电极部分46b重叠的区域，构成一个压敏电阻部。
在压敏电阻素体21中，由第1电极部分36、46a以及压敏电阻层中的第1电极部分36、46a重叠的区域构成的压敏电阻部、与由第1电极部分56、46a和压敏电阻层中的第1电极部分56、46a重叠的区域构成的压敏电阻部，沿着压敏电阻层的层叠方向交替地多个重复配置。同样，在压敏电阻素体21中，由第1电极部分38、46b和压敏电阻层中的第1电极部分38、46b重叠的区域构成的压敏电阻部、与由第1电极部分58、46b和压敏电阻层中的第1电极部分58、46b重叠的区域构成的压敏电阻部，沿着压敏电阻层的层叠方向交替地多个重复配置。
在压敏电阻素体21中，由第1电极部分36、46a和压敏电阻层中的第1电极部分36、46a重叠的区域构成的压敏电阻部、与、由第1电极部分38、46b和压敏电阻层中的第1电极部分38、46b重叠的区域构成的压敏电阻部，沿着平行于压敏电阻层的方向配置。同样，在压敏电阻素体21中，由第1电极部分56、46a和压敏电阻层中的第1电极部分56、46a重叠的区域构成的压敏电阻部、与、由第1电极部分58、46b和压敏电阻层中的第1电极部分58、46b重叠的区域构成的压敏电阻部，沿着平行于压敏电阻层的方向配置。
压敏电阻素体21的一对主面22、23互相相对。一对主面22、23在平行于上述的压敏电阻部配置的方向上延伸。即，一对主面22、23在平行于压敏电阻层的层叠方向的方向上延伸，此外，一对主面22、23相对于平行于压敏电阻层的方向平行地延伸。压敏电阻素体21是具有如上所述的一对主面22、23的板状。一对主面22、23的间隔，被设定为比在压敏电阻素体21中的压敏电阻部配置的方向、即、压敏电阻层的层叠方向和平行于压敏电阻层的方向上的长度小。一对主面22、23的间隔，相当于压敏电阻素体21的厚度。
在具有上述结构的层叠型片状压敏电阻11中，如图6所示，电阻R、压敏电阻B1和压敏电阻B2，成π型连接。电阻R相当于电阻元件61或电阻元件63。压敏电阻B1，相当于由第1电极部分36、46a和压敏电阻层中的第1电极部分36、46a重叠的区域构成的压敏电阻部、或由第1电极部分56、46a和压敏电阻层中的第1电极部分56、46a重叠的区域构成的压敏电阻部。压敏电阻B2，相当于由第1电极部分38、46b和压敏电阻层中的第1电极部分38、46b重叠的区域构成的压敏电阻部、或由第1电极部分58、46b和压敏电阻层中的第1电极部分58、46b重叠的区域构成的压敏电阻部。
接着，参照图7和图8，对具有上述结构的层叠型片状压敏电阻11的制造过程进行说明。图7是用于说明第1实施方式相关的层叠型片状压敏电阻的制造过程的流程图。图8是用于说明第1实施方式相关的层叠型片状压敏电阻的制造过程的图。
首先，将构成压敏电阻层的主成分ZnO和Pr、Co、Cr、Ca、Si、K及Al的金属或氧化物等的微量添加物按规定的比例分别进行称量后，混合各成分调整压敏电阻材料(步骤S201)。然后，向该压敏电阻材料中添加有机粘合剂、有机溶剂、有机增塑剂等，用球磨机等进行20小时左右的混合·粉碎得到浆液。
将上述浆液，用流延成型法等的公知的方法，例如涂布在由聚对苯二甲酸乙二醇酯制成的薄膜上之后，进行干燥并形成厚度30μm左右的膜。从薄膜上剥离得到的膜而得到生片(green sheet)(步骤S203)。
接着，在生片上，形成多个(对应于后述的分割片数的数)对应于第1和第2内部电极33、35的电极部分(步骤S205)。同样，在不同的生片上，形成多个(对应于后述的分割片数的数)对应于第3内部电极43的电极部分(步骤S205)。进一步在不同的生片上，形成多个(对应于后述的分割片数的数)对应于第4和第5内部电极53、55的电极部分(步骤S205)。对应于第1～第5内部电极33、35、43、53、55的电极部分，通过将混合有以Pd粒子为主成分的金属粉末、有机粘合剂及有机溶剂的导电膏用丝网印刷等印刷法印刷并干燥而形成。
然后，将形成有电极部分的各生片、以及没有形成电极部分的生片按规定的顺序重叠而形成薄板层压体(步骤S207)。将得到的薄板层压体切断成片状单位，得到分割了的多个坯体LS1(参照图8)(步骤S209)。在得到的坯体LS1中，将形成有对应于第1和第2内部电极33、35的电极部分EL2的生片GS11、形成有对应于第3内部电极43的电极部分EL3的生片GS12、形成有对应于第4和第5内部电极53、55的电极部分EL4的生片GS13、以及没有形成电极部分EL2～EL4的生片GS14按次序层叠。另外，未形成电极部分EL2～EL4的生片GS14，也可根据需要，在各个地方多块重复层叠。
然后，在坯体LS1的外表面上，赋予外部电极25～29的第1电极层25a～29a、外部电极30a～30d用的导电膏以及外部电极25～29的第2电极层25b～29b用的导电膏(步骤S211)。这里，在坯体LS1的第1主表面上，通过以与对应的电极部分EL2～EL4相接触的方式用丝网印刷法印刷导电膏后，并使其干燥，形成对应于第1电极层25a～29a的电极部分。并且，在对应于第1电极层25a～29a的电极部分上，通过用丝网印刷法印刷导电膏后，并使其干燥，形成对应于第2电极层25b～29b的电极部分。另外，在坯体LS1的第2主面上，通过以与对应的电极部分EL2，EL4相接触的方式用丝网印刷法印刷导电膏后，使其干燥，形成对应于外部电极30a～30d的电极部分。第1电极层25a～29a及外部电极30a～30d用的导电膏，如上所述，可以使用在以Ag-Pd合金粒子或Pd粒子为主成分的金属粉末中、混合有有机粘合剂及有机溶剂的导电膏。对于第2电极层25b～29b用的导电膏，如上所述，可以使用在以Pt粒子为主成分的金属粉末中、混合有有机粘合剂及有机溶剂的导电膏。另外，这些导电膏不含玻璃粉。
接着，对赋予了导电膏的坯体LS1，实施180～400℃、0.5～24小时左右的加热处理进行脱粘合剂后，进一步进行1000～1400℃、0.5～8小时左右的烧结(步骤S213)，得到压敏电阻素体21、第1电极层25a～29a、第2电极层25b～29b以及外部电极30a～30d。通过这样的烧结，坯体LS1中的生片GS11～GS14成为压敏电阻层。电极部分EL2成为第1和第2内部电极33、35。电极部分EL3成为第3内部电极43。电极部分EL4成为第4和第5内部电极53、55。
接着，形成电阻元件61、63(步骤S215)。由此，得到层叠型片状压敏电阻11。电阻元件61、63如下形成。首先，在压敏电阻素体21的第2主面23上，以分别架在各一对外部电极30a和外部电极30b、以及、各一对外部电极30c和外部电极30d上的方式，形成对应于电阻元件61、63的电阻区域。对应于电阻元件61、63的各电阻区域，通过用丝网印刷法印刷上述的电阻糊并使其干燥而形成。然后将压敏电阻糊在规定的温度烧接，得到电阻元件61、63。
烧结后，也可以使碱金属(Li、Na等)从压敏电阻素体21的表面扩散。另外，在层叠型片状压敏电阻11的外表面上，除了形成有外部电极25～29的区域外，也可以形成绝缘层(保护层)。绝缘层可以通过印刷抛光玻璃(例如，由SiO2、ZnO、B、Al2O3等构成的玻璃)，并在规定温度下烧接而形成。
如上，根据第1实施方式，压敏电阻素体21包括多个压敏电阻部，同时多个外部电极25～29配置在压敏电阻素体21的第1主面22上。另外，多个外部电极25～29，通过第2电极部分37a、39a、47、57a、59a与对应的内部电极33、35、43、53、55电连接。所以，通过将配置了多个外部电极25～29的第1主面22在与外部基板等相对的状态下安装，多个压敏电阻部被相对于外部基板安装。其结果是，在安装多个压敏电阻部时，可以缩小安装面积。另外，可以降低用于安装多个压敏电阻部的安装成本，并可以容易地安装。
另外，在第1实施方式的层叠型片状压敏电阻11中，发挥作为输入输出端电极的功能的外部电极25、26、28、29以及发挥作为接地端电极的功能的外部电极27，被配置在压敏电阻素体21的第1主面22上。即，层叠型片状压敏电阻11，是被BGA(球闸阵列Ball Grid Array)封装了的层叠型片状压敏电阻。层叠型片状压敏电阻11，通过使用焊球而与各外部电极25～29以及对应于各外部电极25～29的外部基板的焊接区进行电连接及机械连接，而安装在外部基板上。在层叠型片状压敏电阻11被安装在外部基板上的状态下，各内部电极33、35、43、53、55在垂直于外部基板的方向上延伸。
在第1实施方式中，内部电极33、35、53、55的第2电极部分37b、39b、57b、59b，以露出于压敏电阻素体21的第2主面23的方式被引出，具备被配置在压敏电阻素体21的第2主面23上、同时通过第2电极部分37b、39b、57b、59b分别与对应的内部电极33、35、53、55电连接的多个外部电极30a～30d。由此，可以在压敏电阻素体21的第2主面23上，容易地安装其他的电路元素和元件等。
在第1实施方式中，包括在配置有多个外部电极30a～30d的第2主面23上配置、同时分别与一对外部电极30a、30b电连接的多个电阻元件61。另外，还包括被配置在第2主面23上同时分别与一对外部电极30c、30d电连接的多个电阻元件63。由此，可以利用与配置有多个外部电极25～29的第1主面22相对的第2主面23，而容易地安装电阻元件61、63。可以实现层叠型片状压敏电阻11的复合部件化。
在第1实施方式中，压敏电阻素体21为具有一对主面22、23的板状，一对主面22、23的间隔，被设定为比在压敏电阻素体21中的压敏电阻部被配置的方向上的长度小。由此，可以实现层叠型片状压敏电阻11的小尺寸化。
根据第1实施方式，由于坯体LS1含有Pr，外部电极25～29的第1电极层25a～29a及外部电极30a～30d用的导电膏含有Pd，烧结赋予了该导电膏的坯体LS1，而得到压敏电阻素体21和第1电极层25a～29a及外部电极30a～30d，所以压敏电阻素体21和第1电极层25a～29a及外部电极30a～30d被同时烧结。由此，可以提高压敏电阻素体21和外部电极25～29(第1电极层25a～29a)及外部电极30a～30d的粘结强度。
压敏电阻素体21和外部电极25～29、30a～30d的粘结强度提高这样的效果，可以认为是起因于在烧结时的如下现象。在烧结坯体LS1和导电膏时，坯体LS1中所含的Pr移动到坯体LS1的表面附近、即坯体LS1与导电膏的界面附近。于是，移动到坯体LS1与导电膏的界面附近的Pr与导电膏中所含的Pd相互扩散。在Pr和Pd相互扩散时，在压敏电阻素体21和外部电极25～29、30a～30d的界面附近(也包括界面)上，会形成Pr和Pd的氧化物(例如，Pr2Pd2O5和Pr4PdO7等)。由该Pr和Pd的氧化物产生固定效果，而提高由烧结得到的压敏电阻素体21和外部电极25～29、30a～30d的粘结强度。
被BGA封装的层叠型片状压敏电阻，作为输入输出端电极或接地端电极发挥功能的外部电极的面积特别小。因此，压敏电阻素体和外部电极的粘结强度降低，外部电极可能会从压敏电阻素体上剥离。但是，在第1实施方式的层叠型片状压敏电阻11中，由于如上所述的压敏电阻素体21和外部电极25～29(第1电极层25a～29a)的粘结强度提高，所以外部电极25～29不会从压敏电阻素体21上剥离。
在用于形成第1电极层25a～29a的导电膏含有玻璃粉时，在烧结时，玻璃成分有时会在第1电极层25a～29a的表面析出，会有电镀性和附焊性恶化的可能性。但是，在本第1实施方式中，由于用于形成第1电极层25a～29a的导电膏不含玻璃粉，所以不会有电镀性和附焊性恶化。
(第2实施方式)
参照图9～图12，说明第2实施方式相关的层叠型片状压敏电阻71的结构。图9是表示第2实施方式相关的层叠型片状压敏电阻的俯视示意图。图10是表示第2实施方式相关的层叠型片状压敏电阻的仰视示意图。图11是用于说明沿图10中的XI-XI线的截面结构的图。图12是用于说明沿图10中的XII-XII线的截面结构的图。
层叠型片状压敏电阻71，如图9～图12所示，包括，被制成大致矩形状板状的压敏电阻素体81、以及、多个(在本实施方式中为16个)外部电极85～88。多个外部电极85～88分别配置在压敏电阻素体81的第1主面(外表面)82上。压敏电阻素体81具有与第1主面82相向的第2主面(外表面)83。压敏电阻素体81被设定为，例如长2mm左右、宽2mm左右、厚0.5mm左右。外部电极85、88作为层叠型片状压敏电阻71的输入端电极发挥功能。外部电极86、87作为层叠型片状压敏电阻71的接地端电极发挥功能。
压敏电阻素体81，与上述的压敏电阻素体21同样，作为层叠有表现压敏电阻特性的多个压敏电阻层、以及、分别多个第1和第2内部电极层91、95的层压体而被构成。将各层的第1和第2内部电极层91、95作为一个内部电极群，该内部电极群在压敏电阻素体81内沿着层叠方向多个(在本实施方式中为4个)配置。在各内部电极群中，第1和第2内部电极层91、95为，以在互相之间至少介有一层压敏电阻层的方式，第1内部电极层91和第2内部电极层95交替配置。各内部电极群，以互相之间至少介有一层压敏电阻层的方式被配置。在实际的层叠型片状压敏电阻71中，多个压敏电阻层被一体化为相互之间的界限不可目视识别的程度。
压敏电阻层含有ZnO(氧化锌)作为主成分，同时含有稀土金属元素、Co、IIIb族元素(B、Al、Ga、In)、Si、Cr、Mo、碱金属元素(K、Rb、Cs)及碱土金属元素(Mg、Ca、Sr、Ba)等的金属单质和它们的氧化物作为副成分。在本实施方式中，压敏电阻层含有Pr、Co、Cr、Ca、Si、K、Al等作为副成分。第1内部电极层91和第2内部电极层95重叠的领域，以ZnO作为主成分同时含有Pr。在本实施方式中，与第1实施方式同样，使用Pr作为稀土金属。
各第1内部电极层91，如图11所示，包括多个(本实施方式中为2个)第1内部电极92。各第1内部电极92，被配置在从平行于压敏电阻素体81中的层叠方向的侧面起具有规定的间隔的位置上。各第1内部电极92，以互相电绝缘的方式具有规定的间隔。各第1内部电极92包括第1电极部分93和第2电极部分94。
第1电极93，从层叠方向看，与后述的第2内部电极96的第1电极部分97相互重叠。第1电极部分93呈大致矩形状。第2电极部分94，以露出于第1主面82的方式从第1电极部分93引出，发挥作为引出导体的功能。第2电极部分94包括，在垂直于一对主面82、83的相对方向且垂直于层叠方向的方向上从第1电极部分93延伸的第1区域94a，以及，从第1区域94a起在一对主面82、83的相对方向延伸的第2区域94b。各第1电极部分93，通过第2电极部分94与外部电极85、88电连接。第2电极部分94与第1电极部分93形成为一体。
各第2内部电极层95，如图12所示，包括多个(本实施方式中为2个)第2内部电极96。各第2内部电极96，被配置在从平行于压敏电阻素体81中的层叠方向的侧面起具有规定的间隔的位置上。各第2内部电极96，具有规定的间隔以使它们互相电绝缘。各第2内部电极96包括第1电极部分97和第2电极部分98。
第1电极97，从层叠方向看，与第1内部电极92的第1电极部分93相互重叠。第1电极部分97呈大致矩形状。第2电极部分98，以露出于第1主面82的方式从第1电极部分97引出，发挥作为引出导体的功能。第2电极部分98包括，在垂直于一对主面82、83的相对方向且垂直于层叠方向的方向上从第1电极部分97延伸的第1区域98a，以及，从第1区域98a在一对主面82、83的相对方向上延伸的第2区域98b。各第1电极部分97，通过第2电极部分98与外部电极86、87电连接。第2电极部分98与第1电极部分97形成为一体。
在本实施方式中，第1电极部分93的宽度(在一对主面82、83的相对方向上的长度)、第2电极部分94的第1区域94a的宽度(在一对主面82、83的相对方向上的长度)、和第2电极部分94的第2区域94b的宽度(在垂直于一对主面82、83的相对方向并且垂直于层叠方向上的长度)，被设定为大致相等。另外，第1电极部分97的宽度(在一对主面82、83的相对方向上的长度)、第2电极部分98的第1区域98a的宽度(在一对主面82、83的相对方向上的长度)、和第2电极部分98的第2区域98b的宽度(在垂直于一对主面82、83的相对方向并且垂直于层叠方向上的长度)，被设定为大致相等。
第1内部电极92及第2内部电极96，与上述的第1～第5内部电极33、35、43、53、55同样，含有导电材料。作为在第1内部电极92及第2内部电极96中所含的导电材料，没有特别的限定，但优选由Pd或Ag-Pd合金构成。第1内部电极92及第2内部电极96的厚度，例如在0.5～5μm左右。
外部电极85～88，在第1主面82上，2维排列为M行N列(参数M及N分别为2以上的整数)。在本实施方式中，外部电极85～88被2维排列为4行4列。外部电极85～88呈矩形状(在本实施方式中为正方形状)。外部电极85～88被设定为，例如，每边长为300μm左右，厚度为2μm左右。
外部电极85～88，与上述外部电极25～29同样，分别有第1电极层85a～88a及第2电极层85b～88b。第1电极层85a～88a配置在压敏电阻素体81的外表面上，含Pd。第1电极层85a～88a如后述由导电膏烧结形成。对于导电膏，使用在以Pd粒子为主成分的金属粉末中混合有有机粘合剂及有机溶剂的导电膏。金属粉末也可以以Ag-Pd合金粒子为主成分。第2电极层85b～88b与上述第2电极层25b～29b同样，配置在第1电极层85a～88a上。第2电极层85b～88b可以用印刷法或电镀法形成。第2电极层85b～88b由Au或Pt构成。
第1内部电极92的第1电极部分93和第2内部电极96的第1电极部分97，如上所述，在相邻的第1内部电极92和第2内部电极96之间相互重叠。所以，压敏电阻层中的第1电极部分93和第1电极部分97重叠的区域，作为表现压敏电阻特性的区域发挥功能。
在具有上述结构的层叠型片状压敏电阻71中，由各第1电极部分93、各第1电极部分97、以及压敏电阻层中的第1电极部分93和第1电极部分97重叠的各区域，构成一个压敏电阻部。在压敏电阻素体81中，由第1电极部分93、97和压敏电阻层中的第1电极部分93、97重叠的区域构成的压敏电阻部，沿着压敏电阻层的层叠方向交替地多个重复配置。另外，在压敏电阻素体81中，由第1电极部分93、97和压敏电阻层中的第1电极部分93、97重叠的区域构成的压敏电阻部，沿着平行于压敏电阻层的方向配置。压敏电阻层的层叠方向为平行于第1主面82的方向。平行于压敏电阻层的方向也是平行于第1主面82的方向。
压敏电阻素体81的一对主面82、83为互相相向。一对主面82、83，相对于上述压敏电阻部被配置的方向、即、压敏电阻层的层叠方向及平行于压敏电阻层的方向平行。压敏电阻素体81如上所述是具有一对主面82、83的板状。一对主面82、83的间隔，被设定为比在压敏电阻素体81中的压敏电阻部配置的方向、即、压敏电阻层的层叠方向及平行于压敏电阻层的方向上的长度小。一对主面82、83的间隔，相当于压敏电阻素体81的厚度。
接着，对具有上述结构的层叠型片状压敏电阻71的制造过程进行说明。
首先，与第1实施方式同样，按规定的比例分别称量构成压敏电阻层的主成分ZnO以及Pr、Co、Cr、Ca、Si、K及Al的金属或氧化物等的微量添加物后，混合各成分调整压敏电阻材料。然后，向该压敏电阻材料中添加有机粘合剂、有机溶剂、有机增塑剂等，用球磨机等进行20小时左右的混合·粉碎而得到浆液。然后，将该浆液，用流延成型法等公知的方法，例如涂布在由聚对苯二甲酸乙二醇酯制成的薄膜上之后，进行干燥而形成厚度30μm左右的膜。从薄膜上剥离得到的膜而得到生片。
接着，在生片上，形成多个(对应于后述的分割片数的数)对应于第1和第2内部电极92、96的电极部分。对应于第1和第2内部电极92、96的电极部分，通过将混合有以Pd粒子为主成分的金属粉末、有机粘合剂及有机溶剂的导电膏用丝网印刷等的印刷法印刷并干燥而形成。
然后，将形成有电极部分的各生片以及没有形成电极部分的生片按规定的顺序重叠而形成薄板层压体。将得到的薄板层压体切断成片状单位，得到分割了的多个坯体。
然后，在坯体的外表面上，赋予外部电极85～88的第1电极层85a～88a用的导电膏及外部电极85～88的第2电极层85b～88b用的导电膏。这里，在坯体的第1主表面上，通过以接触于对应的电极部分的方式用丝网印刷法印刷导电膏后，使其干燥，而形成对应于第1电极层85a～88a的电极部分。然后，在对应于第1电极层85a～88a的电极部分上，通过用丝网印刷法印刷导电膏后，使其干燥，而形成对应于第2电极层85b～88b的电极部分。
对于第1电极层85a～88a用的导电膏，如上所述，可以使用在以Ag-Pd合金粒子或Pd粒子为主成分的金属粉末中混合了有机粘合剂及有机溶剂的物质。对于第2电极层85b～88b用的导电膏，如上所述，可以使用在以Pt粒子为主成分的金属粉末中混合了有机粘合剂及有机溶剂的物质。另外，这些导电膏不含玻璃粉。
接着，对赋予了导电膏的坯体，实施180～400℃、0.5～24小时左右的加热处理并进行脱粘合剂后，再进行1000～1400℃、0.5～8小时左右的烧结，得到压敏电阻素体81和第1电极层85a～88a和第2电极层85b～88b。通过这样的烧结，坯体中的生片成为压敏电阻层。在生片上形成的电极部分，成为第1和第2内部电极92、96。
烧结后，也可以使碱金属(例如，Li、Na等)从压敏电阻素体81的表面扩散。另外，在层叠型片状压敏电阻71的外表面上，除了已形成外部电极85～88的区域，也可以形成绝缘层(保护层)。绝缘层可以通过印刷抛光玻璃(例如，由SiO2、ZnO、B、Al2O3等构成的玻璃)，并在规定温度下烧接而形成。
如上，根据第2实施方式，压敏电阻素体81包括多个压敏电阻部，同时多个外部电极85～88配置在压敏电阻素体81的第1主面82上。另外，多个外部电极85～88，通过第2电极部分94、98与对应的内部电极92、96电连接。所以，通过将配置了多个外部电极85～88的第1主面82在与外部基板等相对的状态下安装，多个压敏电阻部被相对于外部基板地安装。其结果是，在安装多个压敏电阻部时，可以缩小安装面积。另外，还可以降低用于安装的多个压敏电阻部的安装成本，并可以容易地安装。
另外，第2实施方式的层叠型片状压敏电阻71，与第1实施方式的层叠型片状压敏电阻11同样，为被BGA封装的层叠型片状压敏电阻。层叠型片状压敏电阻71，通过使用焊锡球并将各外部电极85～88与对应于各外部电极85～88的外部基板的焊接区电连接及机械连接，而安装在外部基板上。在层叠型片状压敏电阻71被安装在外部基板上的状态下，各内部电极92、96在垂直于外部基板的方向上延伸。
在第2实施方式中，压敏电阻素体81为具有一对主面82、83的板状，一对主面82、83的间隔被设定为比在压敏电阻素体81中的压敏电阻部配置的方向上的长度小。由此，可以实现层叠型片状压敏电阻71的小尺寸化。
根据第2实施方式，与第1实施方式同样，由于坯体含有Pr，外部电极85～88的第1电极层85a～88a用的导电膏含有Pd，烧结赋予了该导电膏的坯体，得到压敏电阻素体81和第1电极层85a～88a，因此压敏电阻素体81和第1电极层85a～88a被同时烧结。由此，可以提高压敏电阻素体81和外部电极85～88(第1电极层85a～88a)的粘结强度。
在本第2实施方式中，与第1实施方式同样，用于形成第1电极层85a～88a的导电膏不含玻璃粉。因此不会有电镀性和附焊性恶化。
下面，参照图13～图18，说明第2实施方式的层叠型片状压敏电阻71的变形例的结构。图13～图18，是用于说明第2实施方式相关的层叠型片状压敏电阻的变形例的截面结构的图。各变形例是，关于第1内部电极92及第2内部电极层95的形状，与上述层叠型片状压敏电阻71不同。
在图13及图14所示的变形例中，第2内部电极部分94、98的第2区域94b、98b的宽度，被设定为比第2电极部分94、98的第1区域94a、98a的宽度更大。由此，可以降低第1内部电极92及第2内部电极层95的等效串联电阻(ESR)及等效串联电感(ESL)。
在图15及图16所示的变形例中，第2电极部分94、98，从第1电极部分93、97被直线状引出。此时，由于第2电极部分94、98的长度变得比较短，所以可以降低ESR及ESL。
在图17及图18所示的变形例中，第2电极部分94、98，从第1电极部分93、97直线状地被引出。此时，由于第2电极部分94、98的长度变得比较短，所以可以降低ESR及ESL。
此外，在层叠型片状压敏电阻中，在外加ESD这样的脉冲电压时，在内部电极互相重叠的部分中的电场分布，内部电极集中在互相重叠部分的端部。若在内部电极互相重叠的部分存在角部，由于电场分布特别集中在角部，ESD耐量急剧下降。在图17及图18所示的变形例中，第1电极部分93与第1电极部分97互相重叠部分的形状，为圆形。由此，可以抑制在内部电极互相重叠部分中的电场分布的集中，并可以防止ESD耐量的下降。
也可以通过使在图4～图6所示的第1电极部分36、38、46a、46b、56、58的角部和在图11～图16所示的第1电极部分93、97的角部具有圆形，可以抑制电场分布的集中，防止ESD耐量的下降。另外，还可以通过使图11～图14所示的第2电极部分94、98的角部具有圆形，可以抑制电场分布的集中，可以防止ESD耐量的下降。抑制电场分布的效果是，使第1电极部分36、38、46a、46b、56、58、93、97的角部具有圆形的结构的一方，比使第2电极部分94、98的角部具有圆形的结构更大。
在第1和第2实施方式的层叠型片状压敏电阻11、71中，压敏电阻素体21、81(压敏电阻层)不含Bi。压敏电阻素体21、81不含Bi的理由如下。压敏电阻素体，以ZnO为主成分，同时含Bi，在外部电极具有通过与压敏电阻素体同时烧结而形成在压敏电阻素体的外表面且含Pd的电极层时，通过压敏电阻素体与电极层同时烧结，Bi与Pd合金化，在压敏电阻素体与电极层的界面上形成Bi与Pd的合金。Bi与Pd的合金，特别有与压敏电阻素体的润湿性恶化，使压敏电阻素体和电极层的粘结强度下降的作用。所以，要确保压敏电阻素体和电极层的粘结强度达到所希望的状态很困难。
以上，对本发明的最佳实施方式进行了说明，但本发明并不一定限定于这些实施方式。例如，电阻元件61、63的个数，并不限于上述的10个，可以是1个也可以是多个。此时，压敏电阻部及外部电极25～29，30a～30d的个数，成为对应于电阻元件61、63的个数。
在上述层叠型片状压敏电阻11、71中，各压敏电阻部具有一对夹着压敏电阻层并相向的第1电极部分36、38、46a、46b、56、58、93、97。但并不限于此，各压敏电阻部，也可以有多对夹着压敏电阻层并相向的第1电极部分36、38、46a、46b、56、58、93、97。
在上述层叠型片状压敏电阻11、71中，多个压敏电阻部沿着压敏电阻层的层叠方向及平行于压敏电阻层的方向配置，但并不限于此。，多个压敏电阻部也可以只沿着压敏电阻层的层叠方向配置。另外，多个压敏电阻部也可以只沿着平行于压敏电阻层的方向配置。另外，配置的压敏电阻部的个数也不限于上述的个数。
在上述层叠型片状压敏电阻11中，也可以安装电感等的电路元素以代替电阻元件61、63。
从本发明的详细说明看出，本发明可作多种方式的变化是显而易见的。这些变化不能被认为超出了本发明的精神和范围，并且所有这些对于本领域的技术人员是显而易见的修改都被包括在以下权利要求的范围内。

Claims (12)

1.一种层叠型片状压敏电阻，其特征在于，
包括：
层压体，所述层压体层叠有具有表现电压非直线特性的多个压敏电阻层、以及、以在相互之间介有至少一层所述压敏电阻层的方式配置的第1～第3内部电极层；
配置在所述层压体的外表面中的第1外表面上的第1～第5端电极；以及，
在与所述第1外表面相对的第2外表面上形成的第1～第4平头电极，
所述第1外表面与所述多个压敏电阻层的层叠方向平行，且与所述压敏电阻层的长度方向平行，
所述第1～第3内部电极层在所述多个压敏电阻层的层叠方向上，按照所述第1内部电极层、所述第2内部电极层、所述第3内部电极层的顺序配置，
所述第1～第5端电极沿着与所述多个压敏电阻层的层叠方向垂直且与所述第1及第2外表面的相对方向垂直的方向配置，
所述第1及第2平头电极沿着与所述多个压敏电阻层的层叠方向垂直且与所述第1及第2外表面的相对方向垂直的方向配置，
所述第3及第4平头电极以沿着与所述多个压敏电阻层的层叠方向垂直且与所述第1及第2外表面的相对方向垂直的方向，并且，在所述多个压敏电阻层的层叠方向上与所述第1及第2平头电极具有间隔的方式配置，
所述第1内部电极层包括与所述第1端电极和所述第1平头电极电连接的第1内部电极、以及与所述第2端电极和所述第2平头电极电连接的第2内部电极，
所述第2内部电极层包括与所述第3端电极电连接的第3内部电极，
所述第3内部电极层包括与所述第4端电极和所述第3平头电极电连接的第4内部电极、以及与所述第5端电极和所述第4平头电极电连接的第5内部电极，
所述第1、第2、第4及第5内部电极包括：
与相邻的所述第3内部电极相互重叠的第1电极部分；以及，
从该第1电极部分以露出于所述第1外表面和所述第2外表面的方式被引出的第2电极部分，
所述第3内部电极包括：
与相邻的所述第1、第2、第4及第5内部电极相互重叠的第1电极部分；以及，
从该第1电极部分以露出于所述第1外表面的方式被引出的第2电极部分，
所述第1～第5端电极和所述第1～第4平头电极通过与其对应的各自的所述第2电极部分而与对应的所述内部电极电连接。
2.如权利要求1所述的层叠型片状压敏电阻，其特征在于，
还包括配置在所述第2外表面上、同时分别与所述第1平头电极和所述第2平头电极分别电连接的电阻元件、以及在所述第2外表面上形成、并且分别与所述第3平头电极和所述第4平头电极电连接的电阻元件。
3.如权利要求1所述的层叠型片状压敏电阻，其特征在于，
所述层压体是以所述第1外表面和所述第2外表面为主面的板状；
所述第1外表面和所述第2外表面的间隔被设定为比在所述层压体的所述多个压敏电阻层的层叠方向和平行于所述压敏电阻层的长度方向上的长度小。
4.如权利要求1所述的层叠型片状压敏电阻，其特征在于，
所述第1～第5端电极分别在所述第1外表面上形成有多个，
所述第1～第5端电极在所述第1外表面上2维排列。
5.如权利要求1所述的层叠型片状压敏电阻，其特征在于，
以所述第1～第3内部电极层的各一层作为内部电极组，在所述层压体内，沿着所述压敏电阻层的层叠方向配置有多个该内部电极组。
6.如权利要求1所述的层叠型片状压敏电阻，其特征在于，
所述第2电极部分从所述第1电极部分直线状地引出。
7.如权利要求1所述的层叠型片状压敏电阻，其特征在于，
所述第2电极部分包括：
在垂直于所述第1外表面和所述第2外表面的相对方向、并且垂直于所述压敏电阻层的层叠方向的方向上、从所述第1电极部分延伸的第1区域，以及，
在所述第1外表面和所述第2外表面的相对方向上从所述第1区域延伸的第2区域；
在垂直于所述第1外表面和所述第2外表面的相对方向、并且垂直于所述压敏电阻层的层叠方向的方向上的所述第2区域的长度，被设定为比在所述第1外表面和所述第2外表面的相对方向上的所述第1区域的长度更大。
8.如权利要求1所述的层叠型片状压敏电阻，其特征在于，
所述压敏电阻层以ZnO为主成分，同时含有稀土元素；
所述第1～第5端电极分别具有电极层，该电极层通过与所述压敏电阻层同时烧结而在所述第1外表面上形成并且含有Pd。
9.如权利要求8所述的层叠型片状压敏电阻，其特征在于，
所述压敏电阻层中所含的所述稀土元素为Pr。
10.如权利要求1所述的层叠型片状压敏电阻，其特征在于，
所述压敏电阻层以ZnO为主成分，同时含有稀土元素；
所述第1～第5端电极分别具有电极层，该电极层在所述第1外表面上形成并且含有Pd；
在所述层压体和所述各端电极的界面附近，存在所述电阻层中所含的所述稀土元素与所述电极层中所含的Pd的化合物。
11.如权利要求10所述的层叠型片状压敏电阻，其特征在于，
所述电极层通过与所述压敏电阻层同时烧结而在所述第1外表面上形成。
12.如权利要求10所述的层叠型片状压敏电阻，其特征在于，
所述压敏电阻层中所含的所述稀土元素为Pr。
CN200610072399XA 2005-04-14 2006-04-14 层叠型片状压敏电阻 Expired - Fee Related CN1848310B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005117430 2005-04-14
JP2005-117430 2005-04-14
JP2005117430A JP4074299B2 (ja) 2005-04-14 2005-04-14 積層型チップバリスタ

Publications (2)

Publication Number Publication Date
CN1848310A CN1848310A (zh) 2006-10-18
CN1848310B true CN1848310B (zh) 2010-04-21

Family

ID=37077822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610072399XA Expired - Fee Related CN1848310B (zh) 2005-04-14 2006-04-14 层叠型片状压敏电阻

Country Status (6)

Country Link
US (1) US7649435B2 (zh)
JP (1) JP4074299B2 (zh)
KR (1) KR100709914B1 (zh)
CN (1) CN1848310B (zh)
DE (1) DE102006015723A1 (zh)
TW (1) TWI310195B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080174927A1 (en) * 2007-01-22 2008-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Esd protection scheme for semiconductor devices having dummy pads
KR100858359B1 (ko) * 2007-03-22 2008-09-11 (주)웨이브스퀘어 수직구조를 갖는 질화갈륨계 ｌｅｄ소자의 제조방법
DE102007031510A1 (de) * 2007-07-06 2009-01-08 Epcos Ag Elektrisches Vielschichtbauelement
JP5163096B2 (ja) * 2007-12-20 2013-03-13 Ｔｄｋ株式会社 バリスタ
US7772080B2 (en) * 2008-07-02 2010-08-10 Stats Chippac, Ltd. Semiconductor device and method of providing electrostatic discharge protection for integrated passive devices
US8508325B2 (en) * 2010-12-06 2013-08-13 Tdk Corporation Chip varistor and chip varistor manufacturing method
JP5799672B2 (ja) 2011-08-29 2015-10-28 Tdk株式会社 チップバリスタ
JP5696623B2 (ja) 2011-08-29 2015-04-08 Tdk株式会社 チップバリスタ
CN107211528B (zh) * 2015-01-29 2020-08-11 阿莫泰克有限公司 内置有触电保护功能的便携式电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1175069A (zh) * 1996-07-25 1998-03-04 株式会社村田制作所 独石瓷介电容器和它的制作方法
CN1564270A (zh) * 2004-04-05 2005-01-12 广州新日电子有限公司 低温烧结ZnO多层片式压敏电阻器及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2666605B2 (ja) 1991-05-02 1997-10-22 株式会社村田製作所 積層型バリスタ
JPH05166672A (ja) 1991-12-13 1993-07-02 Murata Mfg Co Ltd 複合部品
JPH07220908A (ja) * 1994-01-31 1995-08-18 Marcon Electron Co Ltd 積層型電圧非直線抵抗器
JP2001307910A (ja) 2000-04-25 2001-11-02 Tdk Corp 積層電子部品アレイ
JP2002057066A (ja) 2000-08-10 2002-02-22 Taiyo Yuden Co Ltd チップアレイ及びその製造方法
JP3822798B2 (ja) 2001-02-16 2006-09-20 太陽誘電株式会社 電圧非直線抵抗体及び磁器組成物
KR100436020B1 (ko) * 2002-01-11 2004-06-12 (주) 래트론 적층형 배리스터
KR100502281B1 (ko) * 2003-03-13 2005-07-20 주식회사 이노칩테크놀로지 복수 소자가 결합된 복합 어레이칩 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1175069A (zh) * 1996-07-25 1998-03-04 株式会社村田制作所 独石瓷介电容器和它的制作方法
CN1564270A (zh) * 2004-04-05 2005-01-12 广州新日电子有限公司 低温烧结ZnO多层片式压敏电阻器及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2002-57066A 2002.02.22

Also Published As

Publication number Publication date
TWI310195B (en) 2009-05-21
DE102006015723A1 (de) 2006-11-09
US20060250211A1 (en) 2006-11-09
KR100709914B1 (ko) 2007-04-24
JP2006295080A (ja) 2006-10-26
TW200705470A (en) 2007-02-01
CN1848310A (zh) 2006-10-18
US7649435B2 (en) 2010-01-19
JP4074299B2 (ja) 2008-04-09
KR20060108553A (ko) 2006-10-18

Similar Documents

Publication Publication Date Title
CN1848310B (zh) 层叠型片状压敏电阻
US6314637B1 (en) Method of producing a chip resistor
US4573101A (en) LC Composite component
EP0901316B1 (en) Method of producing a multi-layer ceramic substrate accomodating a passive component
CN101325095B (zh) 陶瓷电子部件
JP3444826B2 (ja) アレイ型多重チップ素子及びその製造方法
US20050195549A1 (en) Electrostatic discharge protection component
CN102741948A (zh) 静电保护用浆料、静电保护部件及其制造方法
CN1983468B (zh) 可变电阻和可变电阻的制造方法
JPH03173402A (ja) チップバリスタ
CN114038685A (zh) 多层电容器和其上安装有该多层电容器的板
JP4715000B2 (ja) チップ型電子部品の製造方法
JPH10199709A (ja) 積層型バリスタ
JPS5917233A (ja) 複合積層セラミツク部品の製造方法
CN1841577B (zh) 可变电阻及其制造方法
JP2006332121A (ja) バリスタ
CN1983469B (zh) 可变电阻元件
US7639470B2 (en) Varistor element
JP3632592B2 (ja) チップサーミスタおよびその製造方法
JPS6092697A (ja) 複合積層セラミツク部品
JP2007266478A (ja) 静電気保護素子とその製造方法
JP2738603B2 (ja) 回路基板
JP3622774B2 (ja) 電圧非直線抵抗体の製造方法
JP3250944B2 (ja) 配線基板
JPH0613206A (ja) 積層型バリスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100421

Termination date: 20140414