CN1538526A - 非易失浮栅存储单元及其阵列以及其形成方法 - Google Patents

非易失浮栅存储单元及其阵列以及其形成方法 Download PDF

Info

Publication number
CN1538526A
CN1538526A CNA2004100333985A CN200410033398A CN1538526A CN 1538526 A CN1538526 A CN 1538526A CN A2004100333985 A CNA2004100333985 A CN A2004100333985A CN 200410033398 A CN200410033398 A CN 200410033398A CN 1538526 A CN1538526 A CN 1538526A
Authority
CN
China
Prior art keywords
district
channel region
floating boom
unit
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100333985A
Other languages
English (en)
Other versions
CN100440514C (zh
Inventor
B
B·陈
D·李
B·叶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Storage Technology Inc
Original Assignee
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Technology Inc filed Critical Silicon Storage Technology Inc
Publication of CN1538526A publication Critical patent/CN1538526A/zh
Application granted granted Critical
Publication of CN100440514C publication Critical patent/CN100440514C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G11C16/0458—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates comprising two or more independent floating gates which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

非易失存储单元具有第一导电类型的单晶半导体材料，如单晶硅。在半导体材料中形成每个为第二导电类型的彼此隔开的第一和第二区，所述第二导电类型不同于第一导电类型。具有第一部分和第二部分的沟道区连接第一和第二区用于传导电荷。电介质位于沟道区上。可以是导电的或不导电的浮栅位于电介质上，并与沟道区的第一部分隔开。沟道区的第一部分与第一区相邻，第一浮栅具有大体上的三角形状。浮栅形成在腔中。栅电极容性耦合到第一浮栅，并与沟道区的第二部分隔开。沟道区的第二部分位于第一部分和第二区之间。双向非易失存储单元具有每个均形成在腔中的两个浮栅。还公开了该非易失存储单元和阵列的制造方法。

Description

非易失浮栅存储单元及其阵列以及其形成方法
技术领域
本发明涉及一种采用形成在腔中、用于存储电荷的浮栅的非易失存储单元。特别是，本发明涉及其中形成两个浮栅、并能在单一单元中双向存储和读取多个位的这种非易失存储单元以及这种单元的阵列，及其制造方法。
背景技术
采用浮栅用于存储的单向读取/编程非易失存储单元在本领域中是公知的。例如参见美国专利US5029130。通常，这些类型的存储单元各采用导电浮栅存储一个位，即浮栅存储电荷或者不存储电荷。存储在浮栅上的电荷控制晶体管的沟道中的电荷的传导。在期望增加这种非易失存储单元的存储容量时，这种存储单元的浮栅被编程以存储一些电荷，以所存储的不同电荷量决定单元的不同状态，由此可以在单一单元中存储多个位。将单元编程为多级状态其中之一然后读取这种状态的问题是：必须非常小心地控制用以区分一个状态和另一个状态的储存在浮栅上的电荷量。此外，在现有技术的单向读取/编程非易失存储单元中，浮栅是通过包括掩蔽步骤等的光刻工艺制造的，结果导致“大”的结构。
在由Z.Krivokapic等人于2002年由IEEE发表的题目为“Quantum-well Memory Device(QWMD)with Extremely Good ChargeRetention(具有极佳电荷保持性能的量子阱存储器件(QWMD))”的文章中，作者介绍了采用浮栅作为量子阱的器件。然而，这与具有间隔区和在其间用于传导电荷的沟道的非易失存储单元是非常不同的。
能在单一单元中存储多个位的双向读取/编程非易失存储单元在本领域中也是公知的。例如参见美国专利US6011725。通常，这些类型的存储单元采用诸如氮化硅的绝缘捕获材料，其位于诸如二氧化硅的两个其它绝缘层之间，以便捕获电荷。电荷在源/漏附近被捕获，以便控制晶体管的沟道中的电荷传导。该单元以一个方向被读取以便确定在源/漏区之一附近捕获的电荷的状态，并以相反方向被读取以便确定在另一源/漏区附近捕获的电荷的状态。因此，这些单元可以双向地被读取和编程。这些类型的单元存在的问题是：为了擦除，还必须精确地在最初捕获编程电荷的相同位置上对空穴或相反导电性的电荷进行“编程”或将其注入到捕获材料中，以便“中和”编程电荷。由于编程电荷和擦除电荷被注入到非导电捕获材料中，因此电荷不像在导电材料中那样移动。因此，如果在向编程电荷的位置注入擦除电荷时存在任何误差，则擦除电荷将不会中和编程电荷，并且该单元将不会被完全擦除。而且，为了注入擦除电荷，该单元必须被双向地擦除，由此增加了擦除一个单元所需的时间。
因此，需要提供一种克服这些问题的非易失存储单元和阵列。
发明内容
在本发明中，非易失存储单元包括第一导电类型的基本上单晶半导体材料，如单晶硅。在半导体材料中形成每个均为与第一导电类型不同的第二导电类型的第一和第二区，其中第一区和第二区彼此隔开。具有第一部分和第二部分的沟道区连接第一和第二区，用于传导电荷。电介质位于沟道区上。浮栅位于电介质上并与沟道区的第一部分隔开。沟道区的第一部分与第一区相邻，其中浮栅具有大体上三角形状。栅电极容性耦合到浮栅，并与沟道区的第二部分隔开。沟道区的第二部分位于第一部分和第二区之间。
本发明还涉及一种具有两个浮栅的双向读取/编程非易失存储单元、前述非易失存储单元的阵列以及非易失存储单元和阵列的制造方法，其中每个浮栅具有大体上三角形状。
附图说明
图1A是用以形成隔离区的本发明的方法的第一步骤中使用的半导体衬底的顶视图。
图1B是表示本发明的初始处理步骤的沿着线1B-1B截取的结构的剖面图。
图1C是表示图1B中结构处理的下一步骤的结构的顶视图，其中限定了隔离区。
图1D是表示形成在该结构中的隔离沟槽的沿着线1D-1D截取的图1C中的结构的剖面图。
图1E是表示在隔离沟槽中形成隔离块材料的图1D中的结构的剖面图。
图2A-2O是沿着线2A-2A截取的图1F中的半导体结构的剖面图，依次表示在形成本发明的浮栅存储单元的非易失存储阵列的单元部分过程中，在半导体结构处理中的步骤。
图3A-3O是沿着线2A-2A截取的图1F中的半导体结构的剖面图，依次表示在形成本发明的浮栅存储单元的非易失存储阵列的外围部分过程中，在半导体结构处理中的步骤。
图4是本发明的存储单元的剖面图。
图5是本发明的存储单元阵列的示意电路图。
具体实施方式
在图1A-1E和2A-2O以及图3A-3O中示出了本发明的方法，其中示出了制造本发明的存储单元阵列的处理步骤，图3A-3O示出了制造本发明的存储单元阵列的外围部分的处理步骤。该方法是以半导体衬底10开始的，该半导体衬底优选是P型的并且是本领域公知的。下述各层的厚度将取决于设计规则和处理技术发展阶段。这里所述的是0.10微米工艺。然而，本领域技术人员应该理解，本发明不限于任何特殊工艺技术发展阶段，也不限于下述任何工艺参数中的任何特殊值。
隔离区的形成
图1A-1E表示在衬底上形成隔离区的公知STI法。参见图1A，其中示出了半导体衬底10(或半导体阱)的顶部平面图，该半导体衬底优选是P型的并且是本领域中公知的。通过任何公知技术如氧化或氧化物淀积(例如化学汽相淀积或CVD)在衬底10上形成(例如生长或淀积)第一层二氧化硅(以下称为“氧化物”)11，并且厚度为约50-120埃。在氧化物11上形成(例如生长或淀积)第二层多晶硅12。如下面更详细地讨论的，此后，第二层多晶硅12包括三个子层：第一本征多晶硅子层(厚度为100-500埃的数量级)、在第一本征多晶硅子层上的第二掺杂多晶硅子层(例如用As掺杂，并且厚度为30-50埃的数量级)、以及在掺杂多晶硅层上的第三本征多晶硅子层(厚度为30-50埃的数量级)。如所看到的，第二多晶硅层12是牺牲层。尽管它被描述为由多晶硅形成，但是它可以由任何材料形成，包括但不限于绝缘材料，如氧化物或氮化硅(以下称为“氮化物”)。最后，优选通过CVD在多晶硅层12上形成厚度约为1000-2000埃的第三层氮化物14。图1B示出了得到的结构的剖面图。
一旦形成了第一、第二和第三层11/12/14，则在氮化物层14上施加合适的光致抗蚀剂材料16，并进行掩蔽步骤，以便从在Y或列方向延伸的特定区域(条18)中选择地除去光致抗蚀剂材料，如图1C所示。在除去光致抗蚀剂材料16的位置，使用标准刻蚀技术(即，各向异性氮化物、多晶硅和氧化物刻蚀工艺)在条18中刻蚀掉暴露的氮化物层14、多晶硅层12和氧化物层11，以便在该结构中形成沟槽20。相邻条18之间的距离W可以与使用的工艺的最小光刻特征尺寸一样小。然后使用硅刻蚀工艺将沟槽20向下延伸到硅衬底10中到达约500-4000埃的深度，如图1D所示。在没有除去光致抗蚀剂材料16的位置，保留了氮化物层14、多晶硅层12和氧化物层11。现在图1D中所示的最终结构限定了与隔离区24交错的有源区22。
进一步处理该结构，以便除去其余的光致抗蚀剂16。然后，通过淀积厚氧化物层而在沟槽20中形成诸如二氧化硅的隔离材料，然后进行化学机械抛光或CMP刻蚀(使用氮化物层14作刻蚀停止层)，以便除去沟槽20中除了氧化物块26以外的氧化物层，如图1E所示。
图1A-1E示出了衬底的存储单元阵列，其中存储单元的列将形成在由隔离区24分隔开的有源区22中。应该指出，衬底10还包括至少一个外围区域，在该外围区域中形成将用于操作形成在存储单元阵列区中的存储单元的控制电路。优选地，在上述相同的STI工艺期间，也在外围区域中形成了隔离块26。
存储单元阵列的形成
进一步如下处理图1E中所示的结构。图2A-2O示出了从垂直于图1E的视图方向所示的有源区22中的结构的剖面图(沿着图1C中所示的线2A-2A)。图2A是沿着存储单元阵列部分中的线2A-2A截取的图1E中所示结构的剖面图。图3A是外围部分的剖面图。
然后在每个位置、包括在外围部分上施加光致抗蚀剂16。进行掩蔽步骤，其中除去了在X方向延伸的条形光致抗蚀剂16。制作在光致抗蚀剂中的开口30。利用该光致抗蚀剂作为掩模，然后进行氮化物14的各向异性刻蚀，其中多晶硅12用做刻蚀停止层。然后，用氧化物11作为刻蚀停止层，进行多晶硅12的各向异性刻蚀。得到的结构示于图2B中。应该指出，由于与开口30相邻的是STI氧化物26，因此图2B中所示的开口30在X方向(即在纸面的出或入方向)不是连续的。由光致抗蚀剂16保护的外围部分保留下来而未受到该工艺的影响，如图3B所示。
然后进行多晶硅12的湿法刻蚀。由于外围仍然由光致抗蚀剂16保护，因此不存在由于多晶硅的湿法刻蚀造成的任何变化。在单元部分中，多晶硅12的湿法刻蚀导致多晶硅12的“侧向”刻蚀，以至于掺杂的多晶硅子层将比未掺杂或本征多晶硅子层刻蚀得更快。这是由于掺杂多晶硅和未掺杂或本征多晶硅之间的刻蚀速度的差异造成的。此外，该刻蚀工艺的固有自身限制在于：该工艺刻蚀多晶硅的侧向长度受到刻蚀剂的扩散速度所限制。然后进行氧化物层11的湿法刻蚀工艺。得到的结构示于图2C中。外围部分保持不变，如图3C所示。
对图2C中所示的结构进行氧化处理。该处理氧化了暴露的多晶硅12，形成层32。此外，优选利用HTO CVD工艺淀积一层氧化物34，形成约200-250埃的层。得到的结构示于图2D中。外围部分保持不变，如图3D所示。
然后，利用例如CVD在该结构上淀积厚度约为100-250埃数量级的掺杂多晶硅36。该多晶硅36填充通过其进行先前的湿法刻蚀的“腔”。然后，用氧化物层34作为刻蚀停止层，进行各向异性刻蚀。得到的结构示于图2E中。外围部分保持不受影响，如图3E所示。或者，代替多晶硅，可以使用诸如氮化物的能捕获电荷的材料填充通过其进行湿法刻蚀的“腔”。使用氮化物将产生类似于美国专利US6011725中公开的存储单元工作。
然后通过各向异性刻蚀除去氧化物层34，露出下面的衬底10。除去氧化物层34还使STI 26中的一部分氧化物被除去。然后将衬底10各向异性地刻蚀到约500-4000埃的深度，这是衬底10中的STI26的深度。然后进行STI中的氧化物26的各向异性刻蚀，其中衬底10用做刻蚀停止层。结果产生在X方向连续的沟槽30，如图2F所示。此外，进行注入，形成围绕沟槽30的源/漏区40(a，b)。这样，源/漏区40(a，b)在X方向连续延伸。此外，源/漏区40(a，b)形成用于到沟槽30的其中一侧的有源器件的源/漏区，并形成用于在沟槽30的另一侧的有源器件的源/漏区。这样，相邻行的器件共享公共的源/漏区。得到的结构示于图2F中。外围部分保持不变，如图3F所示。
除去光致抗蚀剂层16，然后在整个结构上再次施加光致抗蚀剂。在外围部分中形成开口42，如图3G所示。由光致抗蚀剂16保护的单元部分不变，如图2G所示。在外围部分中，用多晶硅层12做刻蚀停止层，进行氮化物层14的各向异性刻蚀。之后，各向异性地刻蚀多晶硅层12，直到达到氧化物层11为止。得到的结构示于图3G中。
对外围部分中的暴露氧化物层11进行各向异性刻蚀，直到达到衬底10为止。然后在外围部分中刻蚀衬底10以形成STI沟槽42。然后除去光致抗蚀剂16。在沟槽42中淀积STI氧化物44，并且在沟槽30中淀积STI氧化物50。使用常规CMP工艺抛光STI 30和42中的氧化物的平坦表面，使其与氮化物层14成一平面。得到的结构示于图2H和3H中。
使用光致抗蚀剂16再次掩蔽单元部分。得到的结构示于图2I中。对于外围部分，可以进行常规工艺以便形成逻辑电路，如除去氮化物层14、掩蔽和刻蚀多晶硅层12以形成逻辑器件的栅极。得到的结构通常示于图3I中。
之后从单元部分除去光致抗蚀剂16。STI氧化物50和STI 44可以被各向异性地刻蚀到期望高度。如下面更详细说明的，位于衬底10的平面之上的STI 50的高度将影响器件工作的容性耦合。得到的结构示于图2J和3J中。
然后除去氮化物层14。使用氧化物层11作为刻蚀停止层，通过反应离子刻蚀各向异性地除去多晶硅层12。由于被淀积在先前形成的“腔”中的多晶硅36被氧化物层32覆盖，因此大体上为三角形形状的多晶硅36不受RIE多晶硅除去工艺的影响。多晶硅36将形成用于存储单元的浮栅。得到的结构示于图2K和3K中。
然后，再次施加光致抗蚀剂16以覆盖器件的外围部分。对器件的单元部分进行离子注入步骤(其可包括多个离子注入步骤)，以便调整存储单元的沟道的Vth。得到的结构示于图2L和3L中。
然后从外围部分除去光致抗蚀剂16，并再次施加光致抗蚀剂以正好覆盖单元部分。对器件的外围部分进行离子注入步骤(其可包括多个离子注入步骤)，以便调整外围逻辑器件的沟道的Vth。得到的结构示于图2M和3M中。
然后除去光致抗蚀剂16。进行湿法氧化物刻蚀，以便除去覆盖浮栅36的氧化物层32。在浮栅36上形成高电压栅极电介质。这可以通过再氧化浮栅36和通过对该结构施加一层HTO(高温氧化物)52来实现。得到的结构示于图2N和3N中。
最后，然后施加多晶硅层54，并进行掺杂和刻蚀以形成控制栅。得到的结构示于图2O和3O中。
本发明的存储单元60的剖面图示例示于图4中。如图4所示，单元60包括第一和第二源/漏40a和40b，例如如果衬底10是P型的，则每个源/漏分别是N型的。沟道区70将第一源/漏40a连接到第二源/漏40b。沟道区70具有三个部分：直接与第一源/漏40a相邻的第一部分、直接与第二源/漏40b相邻的第三部分、以及位于第一部分和第三部分之间的第二部分。第一浮栅36a与沟道区70绝缘并位于第一部分“之上”。第二浮栅36b与沟道区70绝缘并位于第三部分“之上”。控制栅54容性耦合到第一和第二浮栅36a和36b，并与沟道区70的第二部分绝缘。控制栅大体上在Y或列方向延伸。浮栅36a和36b的每一个形成在腔中，并大体上为具有“尖端”62、64和66的三角形状。如前所述，除了多晶硅之外，浮栅36(a和b)可以由捕获材料制成，如氮化物。因此，如这里和权利要求书中所使用的，术语“浮栅”指的是任何电荷存储元件，不管是导电的还是非导电的，只要该材料可以形成在上述“腔”中即可。
如前所述，STI 50的“高度”控制了控制栅54和浮栅36之间的容性耦合。如果STI 50“较高”，则控制栅54将与浮栅36间隔更远，使得在其间产生较小的容性耦合。如果STI 50处于衬底10的平面上或附近，如图4所示，则控制栅54和浮栅36之间的容性耦合接近最大值。
存储单元的工作
现在将描述图4所示的存储单元60的工作。
通过对源/漏40(a，b)施加0伏特，并对控制栅54施加高电压如+12伏特，擦除存储单元60。由于相同的电压都施加于源/漏区40(a，b)，因此在沟道区70中没有电荷传导。此外，由于控制栅54高度容性地耦合到浮栅36(a，b)，因此来自浮栅36(a，b)的电子将被施加于控制栅54的正电压牵引，并通过富尔诺罕(Fowler-Nordheim)隧穿机理，电子从浮栅54(a，b)中被除去，并从尖端62通过隧穿氧化物层52隧穿到控制栅54上。用于擦除的该多晶硅-多晶硅(poly-to-poly)隧穿机理在美国专利US5029130中有记载，这里引证该公开的全部内容供参考。
但是，应该指出，由于控制栅54和浮栅36之间的容性耦合可以由STI 50的高度来改变，因此对于浮栅36来说可以高度容性耦合到源/漏区40(a，b)。在这种情况下，为了擦除，对控制栅54施加零伏电压，并且对源/漏40(a，b)施加高正电压，如+12伏特。然后电子从尖端64通过氧化物层11隧穿到达源/漏40。
编程
存储单元60的编程可以在两个机理之一中产生：对第一浮栅36a编程或对第二浮栅36b编程。让我们首先讨论对第一浮栅36a编程的行为，即在第一浮栅36a上存储电子。第一源区40a保持在10-15伏特之间的正电压上。控制栅54保持在2-3伏特之间的正电压上。第二源区40b保持在0伏特。由于控制栅54很强地容性耦合到第二浮栅40b，因此即使第二浮栅36b被编程，即具有存储在其上的电子，控制栅54上的2-3伏特的正电压也足以开启沟道区70的第三部分，即与第二源/漏区40b相邻的部分，其中第二浮栅36b位于其上。控制栅54上的2-3伏特的正电压足以开启沟道区70的第二部分，即位于第一部分和第三部分之间的沟道区70的部分。第一源区40a上的10-15伏特的正电压足以吸引沟道区70中的电子。因此，电子将在沟道区70中从第二源区40b向第一源区40a穿越。然而，在沟道区70靠近第一浮栅36a的尖端66a的沟道区70中的结上，电子将经受电压的急剧增加，这是由容性耦合到第一浮栅36a的第一源区40a的正高电压引起的。这使电子成为被注入到第一浮栅36a上的热沟道。用于编程的热沟道电子注入的该机理在美国专利US5029130中有记载，这里引证该公开的全部内容供参考。
为了对第二浮栅36b编程，施加于第一源区40a的电压与施加于第二源区40b的电压进行颠倒。
读取
存储单元60的读取可能在两个机理中的一个中发生：读取第一浮栅36a的状态，或者读取第二浮栅36b的状态。让我们首先讨论读取第二浮栅36b的状态的行为，无论电子是否存储在第二浮栅36b上。第一源/漏区40a保持在2-3.5伏特之间的正电压上。这足以产生延伸到超过沟道区70的第一部分的耗尽区。控制栅54保持在1-2伏特之间的正电压上。第二源/漏区40b保持在0伏特。控制栅54上的1-2伏特的正电压足以开启沟道区70的第二部分。电子将在沟道区70中从第二源/漏区40b向第一源/漏区40a穿越，这取决于第二浮栅36b是否被编程。如果第二浮栅36b被编程，则第二浮栅36位于其上的沟道区70的第三部分将不被开启。在这种情况下，没有电子流产生。然而，如果第二浮栅36b被擦除，则电子将从第二源/漏区40b，经过沟道区70的第三部分、经过沟道区70的第二部分(因为控制栅54已经将其开启)并流向由施加于第一源/漏区40a的正电压产生的耗尽区的外部界限。因此，在第一源区40a处感测的电流量或电流的存在/不存在确定了第二浮栅36b的编程状态。
为了读取第一浮栅36a，施加于第一源/漏区40a的电压与施加于第二源/漏区40b的电压进行颠倒。
存储单元阵列的操作
现在将介绍存储单元60的阵列的操作。示意性地，存储单元阵列示于图5中。如图5所示，存储单元60的阵列包括设置在多个列中的多个存储单元60：60a(1-k)、60b(1-k)和60c(1-k)，以及设置在多个行中的多个存储单元：60(a-n)1、60(a-n)2和60(a-n)3。连接到存储单元60的控制栅54还连接到相同列中的其它存储单元60。连接到存储单元60的第一和第二源/漏区40还连接到相同行中的其它存储单元60。
擦除
在擦除操作中，由公共控制栅线54连接的相同列中的存储单元60同时被擦除。因此，例如，如果希望擦除列60b(1-n)中的存储单元60，则控制栅线54b保持在8-12伏特之间。未选中的控制栅线54a和54c保持在0伏特。所有源/漏区线40a、40b和40c保持在0伏特。通过这种方式，所有存储单元60b(1-n)被同时擦除，而相对于其它列中的存储单元60没有产生擦除干扰，这是因为连接到所有其它列中的存储单元60的所有端都处于地电压。
编程
让我们假设将要对存储单元60b2的第二浮栅36b进行编程。则基于前面讨论的内容，施加于各个线的电压如下：控制栅线54b位于2-3伏特之间的正电压。所有其它未选中的控制栅线54都保持在0伏特。源/漏线40b保持在0伏特。与源/漏线40b相邻的(位于面对源/漏40b的该侧上)所有未选中的源/漏线40，如源/漏线40a，保持在0伏特。被选中的源/漏线40c保持在10-15伏特之间的正电压。与源/漏线40b相邻的(位于面对源/漏40a的该侧上)所有未选中源/漏线40，如源/漏线40d，保持在3-4伏特之间的电压。未选中的存储单元15上的“干扰”如下：
对于未选中的列中的存储单元60，对控制栅54施加0伏特的电压意味着对于那些存储单元15c(1-n)和15a(1-n)的沟道区70中没有一个被开启，这是因为沟道区的第二部分(控制栅54直接控制的部分)没有被开启。因此，没有干扰。对于处于相同被选中列、但处于未选中行中的存储单元60b1，对源/漏线40a和40b施加0伏特电压意味着沟道区70没有被开启。对于处于相同被选中列、但处于未选中行中的存储单元60b3，对源/漏线40d施加3-4伏特的电压，这个电压大于施加于控制栅54b的电压，其意味着沟道区将不被开启。对于处于被选中列但处于未选中行中的所有其它存储单元60是类似的，那些存储单元60的沟道区70将不被开启，这是因为施加到存储单元60的源/漏线的电压处于相同的电压。
为了对第一浮栅36a编程，施加于源/漏线40b和40c的电压被颠倒。此外，其它未选中行线将具有以下施加电压：对于处在与源/漏线40c相同侧上的所有未选中源/漏线，如源/漏线40d，施加0伏特；对于处在与源/漏线40b相同侧上的所有未选中源/漏线，如源/漏线40a，施加3-4伏特。
读取
让我们假设将读取存储单元60b2的第二浮栅36b。则基于前面的说明，施加于各个线的电压如下：源/漏线40b保持在2-3.5伏特之间的正电压。控制栅线54b保持在1-2伏特之间的正电压。源/漏线40c保持在0伏特。
施加于未选中的控制栅线54的电压处于地或0伏特。与源/漏线40b在相同侧上的未选中源/漏线40，如源/漏线40a上的电压也处于2-3.5伏特。与源/漏线40c在相同侧上的未选中源/漏线40，如源/漏线40d上的电压处于0伏特。未选中存储单元60上的“干扰”如下：
对于未选中列上的存储单元60，对控制栅线54施加0伏特表示对于那些存储单元60c(1-k)和60a(1-k)的沟道区70中没有一个被开启。因此，没有干扰。对于处于相同的被选中列、但处于未选行中的存储单元60b3，对线40d施加0伏特电压，该电压与施加于源/漏40c的电压相同，这意味着存储单元60b3的沟道区70没有被开启。因此，对存储单元60b3将几乎不或根本不会产生干扰。类似地，对于源/漏40b另一侧的处于相同被选中列、但处于未选中行中的存储单元60，因为沟道区70也将不被开启因此也将不会产生任何干扰，这是由于相同的电压施加于对于每个未选中存储单元60，例如存储单元60b1的源/漏线40这两者上。
为了读取第一浮栅36a，施加于源/漏区线40a的电压与施加于源/漏区线40b的电压进行颠倒。此外，施加于到与源/漏线40b相同侧的所有线的源/漏区40的电压与施加于与源/漏线40c相同侧的电压进行颠倒。
从前面的说明看出，本申请公开了一种新颖的高密度非易失存储单元、阵列及其制造方法。应该理解，尽管已经介绍了在存储单元中的两个浮栅的每一个中存储单一位的优选实施例，但是在单一存储单元中的浮栅的每一个上存储多个位也处于本发明的精神之内，由此进一步提高了存储密度。

Claims (43)

1、一种非易失存储单元，包括：
第一导电类型的基本上单晶半导体材料；
在所述材料中的第二导电类型的第一区，该第二导电类型不同于所述第一导电类型；
与所述第一区隔开的、在所述材料中的所述第二导电类型的第二区；
具有第一部分和第二部分的沟道区，连接所述第一和第二区用于传导电荷；
在所述沟道区上的电介质；
在所述电介质上的第一浮栅，它与所述沟道区的所述第一部分隔开；所述沟道区的所述第一部分与所述第一区相邻，所述第一浮栅具有大体上的三角形状；和
容性耦合到所述第一浮栅、并与所述沟道区的所述第二部分隔开的栅电极，所述沟道区的所述第二部分位于所述第一部分和所述第二区之间。
2、根据权利要求1的单元，其中所述基本上单晶半导体材料是单晶硅。
3、根据权利要求2的单元，其中所述第一浮栅形成在腔中。
4、根据权利要求3的单元，其中所述第一浮栅由多晶硅构成。
5、根据权利要求3的单元，其中所述第一浮栅由氮化硅构成。
6、根据权利要求3的单元，其中所述沟道区具有第三部分，所述第二部分与所述第二区相邻，并且所述第三部分位于所述第一部分和所述第二部分之间；并且其中所述单元进一步包括：
在所述电介质上、并与所述沟道区的所述第二部分隔开的第二浮栅；所述第二浮栅具有大体上的三角形状。
7、根据权利要求6的单元，其中所述第二浮栅形成在腔中。
8、根据权利要求7的单元，还包括具有侧壁和底壁的第一沟槽，其中所述第一区沿着所述第一沟槽的所述侧壁和所述底壁，并且容性耦合到所述第一浮栅。
9、根据权利要求8的单元，还包括具有侧壁和底壁的第二沟槽，其中所述第二区沿着所述第二沟槽的所述侧壁和所述底壁，并且容性耦合到所述第二浮栅。
10、根据权利要求9的单元，其中所述第二浮栅由多晶硅构成。
11、根据权利要求9的单元，其中所述第二浮栅由氮化硅构成。
12、一种用于存储多个位的非易失存储单元，包括：
第一导电类型的基本上单晶半导体材料；
在所述材料中的具有侧壁和底壁的第一沟槽；
在所述材料中的第二导电类型的第一区，该第二导电类型不同于所述第一导电类型，其中所述第一区沿着所述第一沟槽的所述侧壁和所述底壁；
与所述第一区隔开的、在所述材料中的所述第二导电类型的第二区；
具有第一部分、第二部分和第三部分的沟道区，连接所述第一区和第二区用于传导电荷；
在所述沟道区上的电介质；
在所述电介质上的多晶硅的第一浮栅，它与所述沟道区的所述第一部分隔开；所述沟道区的所述第一部分与所述第一区相邻，所述第一浮栅用于存储所述多个位中的至少一个位；
其中所述第一区容性耦合到所述第一浮栅；
在所述电介质上的多晶硅的第二浮栅，它与所述沟道区的所述第二部分隔开；所述沟道区的所述第二部分与所述第二区相邻，所述第二浮栅用于存储所述多个位中的至少另一个位；和
容性耦合到所述第一浮栅和所述第二浮栅、并与所述沟道区的所述第三部分隔开的栅电极，所述沟道区的所述第三部分位于所述第一部分和所述第二部分之间。
13、根据权利要求12的单元，其中所述基本上单晶半导体材料是单晶硅。
14、根据权利要求13的单元，其中所述第一浮栅基本上为三角形。
15、根据权利要求14的单元，其中所述第二浮栅基本上为三角形。
16、根据权利要求12的单元，其中所述栅电极基本上平行于所述沟道区。
17、根据权利要求12的单元，还包括具有侧壁和底壁的第一沟槽，其中所述第一区沿着所述第一沟槽的所述侧壁和所述底壁，并且容性耦合到所述第一浮栅。
18、根据权利要求12的单元，还包括具有侧壁和底壁的第二沟槽，其中所述第二区沿着所述第二沟槽的所述侧壁和底壁，并且容性耦合到所述第二浮栅。
19、一种非易失存储单元阵列，其中非易失存储单元设置在多个行和列中，所述阵列包括：
第一导电类型的基本上单晶半导体衬底材料；
在所述半导体衬底材料中设置成多个行和列的多个非易失存储单元，其中每个单元用于存储多个位，每个单元包括：
在所述材料中的第二导电类型的第一区，该第二导电类型不同于所述第一导电类型；
与所述第一区隔开的、在所述材料中的所述第二导电类型的第二区；
具有第一部分、第二部分和第三部分的沟道区，连接所述第一和第二区用于传导电荷；
在所述沟道区上的电介质；
在所述电介质上的多晶硅的第一浮栅，它与所述沟道区的所述第一部分隔开；所述沟道区的所述第一部分与所述第一区相邻，所述第一浮栅用于存储所述多个位中的至少一个位；
在所述电介质上的第二浮栅，它与所述沟道区的所述第二部分隔开；所述沟道区的所述第二部分与所述第二区相邻，所述第二浮栅用于存储所述多个位中的至少另一个位；和
容性耦合到所述第一浮栅和所述第二浮栅、并与所述沟道区的所述第三部分隔开的栅电极，所述沟道区的所述第三部分位于所述第一部分和所述第二部分之间；
其中相同行中的所述单元具有公共的所述栅电极；
其中相同列中的所述单元具有公共的所述第一区和公共的所述第二区；和
其中相邻列中的所述单元具有公共的所述第一区。
20、根据权利要求19的阵列，其中所述基本上单晶半导体材料是单晶硅。
21、根据权利要求20的阵列，其中所述第一浮栅大体上为三角形。
22、根据权利要求21的阵列，其中所述第二浮栅大体上为三角形。
23、根据权利要求22的阵列，其中所述栅电极基本上平行于所述沟道区。
24、根据权利要求23的阵列，还包括具有侧壁和底壁的第一沟槽，其中所述第一区沿着所述第一沟槽的所述侧壁和底壁，并且容性耦合到所述第一浮栅。
25、根据权利要求24的阵列，还包括具有侧壁和底壁的第二沟槽，其中所述第二区沿着所述第二沟槽的所述侧壁和底壁，并且容性耦合到所述第二浮栅。
26、一种在第一导电类型的基本上单晶半导体材料中制造非易失存储单元的方法，其中所述方法包括：
在所述材料中形成第一区和第二区，所述第一区和所述第二区是不同于所述第一导电类型的第二导电类型，用于传导电荷的沟道区连接所述第一区和所述第二区；所述沟道区具有第一部分和第二部分，所述沟道区的所述第一部分与所述第一区相邻，并且所述沟道区的所述第二部分处于所述第一部分和所述第二区之间；
在所述沟道区上形成电介质；
在所述电介质上形成牺牲层；
在所述牺牲层中形成第一腔，所述第一腔与所述沟道区的所述第一部分隔开；
在所述第一腔中形成第一浮栅；和
形成栅电极，所述栅电极与所述第一浮栅容性耦合，并与所述沟道区的所述第二部分隔开。
27、根据权利要求26的方法，还包括：
在所述牺牲层中形成第二腔，所述第二腔与所述沟道区的所述第二部分隔开；
在所述第二腔中形成第二浮栅；和
其中用于形成所述栅电极的所述步骤形成了容性耦合到所述第二浮栅的所述栅电极。
28、根据权利要求26的方法，其中所述牺牲层包括第一层本征多晶硅、在所述第一层本征多晶硅上的掺杂多晶硅层、和在所述掺杂多晶硅层上的第二层本征多晶硅。
29、根据权利要求26的方法，其中所述牺牲层是氮化硅。
30、根据权利要求26的方法，还包括：
在所述半导体材料中形成彼此隔开的第一和第二沟槽；所述沟槽的每一个具有侧壁和底壁；和
其中用于在所述材料中形成第一区和第二区的所述步骤包括，分别形成与所述第一沟槽和所述第二沟槽的所述侧壁相邻的所述第一区和第二区。
31、根据权利要求28的方法，其中所述第一和第二浮栅的每一个基本上为三角形状。
32、根据权利要求31的方法，其中所述第一和第二浮栅的每一个由多晶硅构成。
33、根据权利要求31的方法，其中所述第一和第二浮栅的每一个由氮化硅构成。
34、一种在第一导电类型的基本上单晶半导体材料中制造非易失存储单元阵列的方法，其中所述非易失存储单元阵列具有在所述半导体衬底材料中设置成多个行和列的多个非易失存储单元，所述方法包括：
在所述半导体衬底上形成隔开的隔离区，这些隔离区基本上彼此平行并在列方向延伸，并且有源区处于每对相邻的隔离区之间，其中所述半导体衬底具有表面；
在每个有源区中形成多个存储单元，其中每个存储单元的形成包括：
在所述材料中形成第一区和第二区，所述第一区和所述第二区是不同于所述第一导电类型的第二导电类型，用于传导电荷的沟道区连接所述第一区和所述第二区；所述沟道区具有第一部分和第二部分，所述沟道区的所述第一部分与所述第一区相邻，并且所述沟道区的所述第二部分处于所述第一部分和所述第二区之间；
在所述沟道区上形成电介质；
在所述电介质上形成牺牲层；
在所述牺牲层中形成第一腔，所述第一腔与所述沟道区的所述第一部分隔开；
在所述第一腔中形成第一浮栅；和
形成栅电极，所述栅电极与所述第一浮栅容性耦合，并与所述沟道区的所述第二部分隔开。
35、根据权利要求34的方法，还包括：
在所述牺牲层中形成第二腔，所述第二腔与所述沟道区的所述第二部分隔开；
在所述第二腔中形成第二浮栅；和
其中用于形成所述栅电极的所述步骤形成了容性耦合到所述第二浮栅的所述栅电极。
36、根据权利要求34的方法，其中所述牺牲层包括第一层本征多晶硅、在所述第一层本征多晶硅上的掺杂多晶硅层、和在所述掺杂多晶硅层上的第二层本征多晶硅。
37、根据权利要求34的方法，其中所述牺牲层是氮化硅。
38、根据权利要求35的方法，还包括：
在所述半导体材料中形成彼此隔开的第一和第二沟槽，所述沟槽的每一个具有侧壁和底壁；和
其中用于在所述材料中形成第一区和第二区的所述步骤包括，分别形成与所述第一沟槽和所述第二沟槽的所述侧壁相邻的所述第一区和第二区。
39、根据权利要求36的方法，其中所述第一和第二浮栅的每一个基本上为三角形状。
40、根据权利要求39的方法，其中所述第一和第二浮栅的每一个由多晶硅构成。
41、根据权利要求39的方法，其中所述第一和第二浮栅的每一个由氮化硅构成。
42、根据权利要求37的方法，其中形成所述第一区和所述第二区的所述步骤包括跨越多个列在所述行方向中连续形成所述第一区和所述第二区，其中相邻的存储单元行共享公共的第一区。
43、根据权利要求37的方法，其中形成所述栅电极的所述步骤包括跨越多个存储单元在所述列方向中连续形成所述栅电极。
CNB2004100333985A 2003-04-07 2004-04-07 非易失浮栅存储单元及其阵列以及其形成方法 Expired - Lifetime CN100440514C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/409,248 US6806531B1 (en) 2003-04-07 2003-04-07 Non-volatile floating gate memory cell with floating gates formed in cavities, and array thereof, and method of formation
US10/409248 2003-04-07

Publications (2)

Publication Number Publication Date
CN1538526A true CN1538526A (zh) 2004-10-20
CN100440514C CN100440514C (zh) 2008-12-03

Family

ID=33097822

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100333985A Expired - Lifetime CN100440514C (zh) 2003-04-07 2004-04-07 非易失浮栅存储单元及其阵列以及其形成方法

Country Status (5)

Country Link
US (2) US6806531B1 (zh)
JP (1) JP4936644B2 (zh)
KR (1) KR101025148B1 (zh)
CN (1) CN100440514C (zh)
TW (1) TWI326905B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101546731B (zh) * 2008-03-25 2011-10-12 海力士半导体有限公司 半导体装置中的垂直沟道晶体管及其制造方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100575339B1 (ko) * 2004-10-25 2006-05-02 에스티마이크로일렉트로닉스 엔.브이. 플래쉬 메모리 소자의 제조 방법
DE102005004596B4 (de) * 2005-02-01 2011-09-15 Austriamicrosystems Ag Verfahren zur Herstellung von verrundeten Polysiliziumelektroden auf Halbleiterbauelementen
US7355236B2 (en) * 2005-12-22 2008-04-08 Taiwan Semiconductor Manufacturing Co., Ltd. Non-volatile floating gate memory cells with polysilicon storage dots and fabrication methods thereof
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
TWI558022B (zh) 2010-10-27 2016-11-11 康寧吉伯特公司 具有耦合器和固持及釋放機制的推入固定式纜線連接器
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
CN102593061B (zh) * 2011-01-07 2015-12-02 上海华虹宏力半导体制造有限公司 分立栅快闪存储器及其制造方法
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
CN102956643A (zh) * 2011-08-24 2013-03-06 硅存储技术公司 制造非易失浮栅存储单元的方法和由此制造的存储单元
US9548380B2 (en) 2013-03-14 2017-01-17 Silicon Storage Technology, Inc. Non-volatile memory cell having a trapping charge layer in a trench and an array and a method of manufacturing therefor

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS538074A (en) * 1976-07-12 1978-01-25 Hitachi Ltd Mis type semiconductor device
JPH07120720B2 (ja) * 1987-12-17 1995-12-20 三菱電機株式会社 不揮発性半導体記憶装置
US5029130A (en) 1990-01-22 1991-07-02 Silicon Storage Technology, Inc. Single transistor non-valatile electrically alterable semiconductor memory device
US5712180A (en) 1992-01-14 1998-01-27 Sundisk Corporation EEPROM with split gate source side injection
US5768192A (en) 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
JP2964969B2 (ja) * 1996-12-20 1999-10-18 日本電気株式会社 不揮発性半導体記憶装置及びその製造方法
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6281545B1 (en) * 1997-11-20 2001-08-28 Taiwan Semiconductor Manufacturing Company Multi-level, split-gate, flash memory cell
US6093945A (en) * 1998-07-09 2000-07-25 Windbond Electronics Corp. Split gate flash memory with minimum over-erase problem
JP3973819B2 (ja) * 1999-03-08 2007-09-12 株式会社東芝 半導体記憶装置およびその製造方法
US6133098A (en) * 1999-05-17 2000-10-17 Halo Lsi Design & Device Technology, Inc. Process for making and programming and operating a dual-bit multi-level ballistic flash memory
US6103573A (en) 1999-06-30 2000-08-15 Sandisk Corporation Processing techniques for making a dual floating gate EEPROM cell array
KR20010004990A (ko) * 1999-06-30 2001-01-15 김영환 플래쉬 이이피롬 셀 및 그 제조 방법
US6525371B2 (en) * 1999-09-22 2003-02-25 International Business Machines Corporation Self-aligned non-volatile random access memory cell and process to make the same
US6329685B1 (en) 1999-09-22 2001-12-11 Silicon Storage Technology, Inc. Self aligned method of forming a semiconductor memory array of floating gate memory cells and a memory array made thereby
KR100360496B1 (ko) * 2000-04-15 2002-11-13 삼성전자 주식회사 이중 양자점 응용 단일 전자 다치 메모리 및 그 구동방법
US6426896B1 (en) 2000-05-22 2002-07-30 Actrans System Inc. Flash memory cell with contactless bit line, and process of fabrication
US6868015B2 (en) * 2000-09-20 2005-03-15 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with control gate spacer portions
US20020163031A1 (en) * 2001-05-02 2002-11-07 Chien-Hung Liu Dual-bit flash memory built from a discontinuous floating gate
CN101388396B (zh) * 2001-11-21 2012-07-04 夏普株式会社 半导体存储器件及其制造和操作方法及便携式电子装置
US6806517B2 (en) * 2003-03-17 2004-10-19 Samsung Electronics Co., Ltd. Flash memory having local SONOS structure using notched gate and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101546731B (zh) * 2008-03-25 2011-10-12 海力士半导体有限公司 半导体装置中的垂直沟道晶体管及其制造方法

Also Published As

Publication number Publication date
JP4936644B2 (ja) 2012-05-23
KR101025148B1 (ko) 2011-03-31
US20040195614A1 (en) 2004-10-07
US6913975B2 (en) 2005-07-05
US20040245568A1 (en) 2004-12-09
CN100440514C (zh) 2008-12-03
JP2004312019A (ja) 2004-11-04
US6806531B1 (en) 2004-10-19
TW200511513A (en) 2005-03-16
TWI326905B (en) 2010-07-01
KR20040087925A (ko) 2004-10-15

Similar Documents

Publication Publication Date Title
CN100440514C (zh) 非易失浮栅存储单元及其阵列以及其形成方法
US7037787B2 (en) Flash memory with trench select gate and fabrication process
US6885586B2 (en) Self-aligned split-gate NAND flash memory and fabrication process
JP3159850B2 (ja) 不揮発性半導体記憶装置及びその製造方法
CN1286182C (zh) 大规模集成半导体存储器和制造该半导体存储器的方法
US9449693B2 (en) Split gate NAND flash memory structure and array, method of programming, erasing and reading thereof, and method of manufacturing
US20070176223A1 (en) Split gate memory cell in a FinFET
JPH09507341A (ja) 自己整列デュアルビット分割ゲートフラッシュｅｅｐｒｏｍセル
US7973366B2 (en) Dual-gate, sonos, non-volatile memory cells and arrays thereof
CN1582498A (zh) 非易失存储器,及其制造和编程方法
US9455352B2 (en) HTO offset for long leffective, better device performance
US20220383953A1 (en) Three-dimensional memory structure fabricated using repeated active stack sections
CN1663026A (zh) 导电间隔物延伸的浮栅
CN1536675A (zh) 具有独立可控的控制栅的双向读取/编程非易失性浮栅存储单元及其阵列和形成方法
CN1653621A (zh) 耦合率增大的浮栅存储单元
US6168995B1 (en) Method of fabricating a split gate memory cell
US6313500B1 (en) Split gate memory cell
CN100481458C (zh) 非易失浮栅存储单元及其阵列以及其形成方法
CN1079994C (zh) 固定值存储单元装置及其制作方法
CN1656614A (zh) 用于非易失性半导体存储器的密集阵列结构
JP2004056071A (ja) 半導体素子の製造方法及びその素子
KR101111917B1 (ko) 세 가지 상태를 갖는 비휘발성 메모리 및 그 제조방법
CN1875468A (zh) 具有共享控制栅极的非易失性晶体管对的制造方法
CN1713385A (zh) 具有氮化物电荷存储栅的与非型快闪存储器及其制造方法
US7943983B2 (en) HTO offset spacers and dip off process to define junction

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20081203