CN1491428A - 带有超薄垂直体晶体管的快速存储器 - Google Patents

带有超薄垂直体晶体管的快速存储器 Download PDF

Info

Publication number
CN1491428A
CN1491428A CNA028047613A CN02804761A CN1491428A CN 1491428 A CN1491428 A CN 1491428A CN A028047613 A CNA028047613 A CN A028047613A CN 02804761 A CN02804761 A CN 02804761A CN 1491428 A CN1491428 A CN 1491428A
Authority
CN
China
Prior art keywords
floating grid
vertical
single crystalline
cylinder
ultra thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028047613A
Other languages
English (en)
Other versions
CN100365768C (zh
Inventor
L
L·福尔贝斯
K·Y·阿恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN1491428A publication Critical patent/CN1491428A/zh
Application granted granted Critical
Publication of CN100365768C publication Critical patent/CN100365768C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7889—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

提供了具有超薄垂直体晶体管(200)的快速存储器的结构和方法。该快速存储器包括一个存储单元阵列，存储单元包括浮动栅极晶体管(200)。每个浮动栅极晶体管(200)包括从半导体基片(202)向外延伸的柱体(201)。该柱体(201)包括由氧化物层(208)垂直分开的单晶第一接触层(204)和第二接触层(206)。在柱体侧面形成单晶垂直晶体管(210)。该单晶垂直晶体管(210)包括将超薄单晶垂直第一源/漏区(214)和超薄单晶垂直第二源/漏区(216)分开的超薄单晶垂直体区(212)。浮动栅极(212)与超薄单晶垂直体区(212)和由绝缘层(220)从浮动栅极(212)分开的控制栅极(218)相对。

Description

带有超薄垂直体晶体管的快速存储器
对相关申请的引用
本申请与下列共同未决的共同转让的美国专利申请有关：“OpenBit Line DRAM with Ultra Thin Body Transistors”，代理卷号：1303.005US1，序列号：09/780,125；″Folded Bit Line DRAM withUltra Thin Body Transistors″，代理卷号：1303.004US1，序列号：09/780,130；″Programmable Logic Arrays with Ultra Thin BodyTransistors，″代理卷号：1303.007US1，序列号：09/780,087；和″Memory Address and Decode Circuits with Ultra Thin BodyTransistors，″代理卷号：1303.006US1，序列号：09/780,144″Programmable Memory Address and Decode Circuits with UltraThin Body Transistors，″代理卷号：1303.008US1，序列号：09/780,126，″In Service Programmable Logic Arrays with UltraThin Body Transistors，″代理卷号：1303.009US1，序列号：09/780,129，这些申请在同一天提交，每个申请的公开内容在此引作参考。
发明领域
本发明总体上涉及集成电路，特别是涉及带有超薄垂直体晶体管的快速存储器。
背景技术
半导体存储器，如动态随机存取存储器(DRAM)，在计算机系统中广泛用于存储数据。一个DRAM存储器典型地包括一个存取场效应晶体管(FET)和一个存储电容器。该存取FET允许在读写操作中，数据电荷在存储电容器中传入和传出。在刷新操作中，存储电容器上的电荷被周期性地刷新。
存储密度通常受制作过程中所采用的平版印刷处理所导致的最小平版印刷特征尺寸(F)限制。例如，当前生产能够存储256兆数据的高密度动态随机存取存储器(DRAM)要求每个数据位8F2的面积。本领域中需要提供更高密度的存储器，以进一步提高存储容量和减小制造成本。提高半导体存储器的存储容量要求减小每个存储单元的存取FET和存储电容器的大小。但是，其它特征，如亚阈值漏电流和α粒子感应的软错误，要求采用更大的存储电容器。因此，本领域需要在允许采用提供充分的抗漏电流和软错误性能的存储电容器的同时，提高存储密度。在更广的集成电路领域，也需要密集的结构和制作技术。
快速存储器单元是高密度要求的一种可能的解决方案。快速存储器包括一个单晶体管，具有高密度时还应当具有替换计算机系统中的硬盘数据存储器的能力。这将导致精密的机械系统被粗糙的、小而耐久的固态存储器组代替，这在计算机系统中具有重大的优点。于是，所需的是具有尽可能高密度和尽可能小尺寸的快速存储器。
但是，持续的缩放还会引起快速存储器的其它问题，因为快速存储器中的单晶体管与常规MOSFET技术的设计限制一样。即，持续缩放到深度亚微米区，即沟道长度小于0.1微米、100纳米、或1000时，会在常规晶体管结构中引起严重的问题。如图1所示，结深度将远小于1000的沟道长度，或者这意味着几百埃的结深度。这样浅的结很难通过常规的植入和扩散技术形成。为了抑制短沟道效应，如漏极感应的阻挡层降低、阈值电压降低(roll off)、和亚阈值导通，要求非常高的沟道掺杂。亚阈值导通在MOSFET技术中特别有问题，因为它缩短电容器单元上的电荷存储保持时间。这些非常高的掺杂水平导致漏电流增加和载流子迁移率降低。所以，因为载流子迁移率较低，不能通过缩短沟道长度来改善性能。
因此，本领域需要提供一种改进的快速存储器密度，同时避免短沟道的有害效应，如漏极感应的阻挡层降低、阈值电压降低、亚阈值导通、漏电流增加和载流子迁移率降低。同时，必须维持电荷存储保持时间。
发明内容
半导体存储器的以上提到的问题和其它问题由本发明解决，通过阅读和研究下面的说明可以理解。提供了具有超薄体的晶体管或表面空间电荷区随其它晶体管尺度的降低而降低的晶体管的系统和方法。
在本发明一个实施例中，快速存储器包括一个含有浮动栅极晶体管的存储单元阵列。每个浮动栅极晶体管包括一个从半导体基片向外延伸的柱。该柱包括由氧化层垂直分开的单晶第一接触层和第二接触层。沿柱的侧面形成一个单晶垂直晶体管。该单晶垂直晶体管包括一个超薄单晶垂直体区，其分开一个超薄单晶垂直第一源/漏区和一个超薄单晶垂直第二源/漏区。浮动栅极与超薄单晶垂直体区相对，一个控制栅极由一个绝缘层与浮动栅极分开。
本发明的这些和其它实施例、方面、优点、和特征中的一部分将在下面的说明中加以阐明，另一部分对于本领域的技术人员来说，通过参考下面的说明和附图，或通过本发明的实践，将会是显而易见的。本发明的方面、优点、和特征借助于所附权利要求中具体指出的手段、方法、和组合来实现和获得。
附图简述
图1是传统MOSFET晶体管的例子，示出当连续缩小到沟道长度小于0.1微米、100纳米、或1000的亚微米区时，这样的传统MOSFET的缺陷；
图2示出根据本发明沿柱体侧面形成的垂直超薄体晶体管；
图3A-3C示出根据本发明形成随后可以在其侧面上形成垂直超薄体晶体管的柱体的初始处理顺序；
图4A-4C示出上述结合图3A-3C描述的技术可以用整体CMOS技术或硅绝缘体(SOI)技术实现；
图5A-5C示出从图3A-4C提供的柱体形成实施例到在柱体侧面形成垂直超薄体晶体管的连续处理顺序；
图6A-6F示出根据本发明形成叠加的水平浮动栅极和控制栅极结构实施例的处理顺序；
图7A-7F示出根据本发明一个实施例的处理说明，通过该处理，可以沿垂直超薄晶体管体结构的侧面形成垂直浮动栅极和垂直控制栅极；
图8A-8E示出根据本发明一个实施例的处理说明，通过该处理，可以沿垂直超薄晶体管体结构的侧面形成垂直浮动栅极，并在上述垂直方向的浮动栅极上形成水平方向的控制栅极；
图9示出包括根据本发明形成的新颖的存储单元的电子系统的一个实施例的框图；
图10示出包括根据本发明形成的新颖的存储单元的存储阵列的一个实施例，其可以包括在诸如存储芯片/电路片上的存储设备中。
优选实施例说明
在下面对本发明的详细说明中，参考构成本说明一部分的附图，这些附图中以图解方式示出其中可以实现本发明的特定实施例。这些实施例用于以充分的细节说明本发明的各个方面，以使本领域的技术人员能够实现本发明。在不脱离本发明的范围的前提下，也可以采用其它实施例和进行变化。在下面的说明中，术语“晶片”和“基片”可以互换使用，总体上用来指其上形成集成电路的任何结构，也指制作集成电路过程中的各个阶段的结构。两个术语都包括掺杂和不掺杂的半导体、支持半导体或绝缘材料上的半导体的外延层、这样的层的组合、以及本领域公知的其它此类结构。下面的详细说明不能被看作限制意义，本发明的范围只是由权利要求限定。
图2示出根据本发明形成的超薄单晶垂直晶体管或存取FET200。如图2所示，存取FET200包括一个垂直超薄体晶体管，或者说超薄单晶垂直晶体管。根据本发明，存取FET200包括一个从半导体基片202向外延伸的柱体201。该柱体包括一个单晶第一接触层204和第二接触层206，二者由一个氧化层208垂直分开。在柱体201侧面形成超薄单晶垂直晶体管210。超薄单晶垂直晶体管210包括超薄单晶垂直体区212，其将超薄单晶垂直第一源/漏区214和超薄单晶垂直第二源/漏区216分开。超薄单晶垂直第一源/漏区214耦合到第一接触层204，超薄单晶垂直第二源/漏区216耦合到第二接触层。栅极218在与超薄单晶垂直体区212相对的位置形成，由薄栅极氧化层220将其与超薄单晶垂直体区212分开。
根据本发明的实施例，超薄单晶垂直晶体管210包括一个垂直长度小于100nm，水平宽度小于10nm的晶体管。因此，在一个实施例中，超薄单晶垂直体区212包括垂直长度(L)小于100nm的沟道。而且，超薄单晶垂直体区212的水平宽度(W)小于10nm。超薄单晶垂直第一源/漏区214和超薄单晶垂直第二源/漏区216的水平宽度小于10nm。根据本发明，超薄单晶垂直晶体管210是通过固相外延生长形成的。
本领域的普通技术人员通过阅读本说明书可以理解，具有本发明的超薄体的超薄单晶垂直晶体管提供一个表面空间电荷区，其随着其它的晶体管尺度缩小而缩小。本发明的该结构解决了增加密度和设计规则要求的问题，同时抑制了短沟道效应，如，漏极感应的阻挡层降低、阈值电压降低、和亚阈值导通。
图2示出n沟道型晶体管。但是，本领域的普通技术人员通过阅读本说明书还可以理解，通过替换掺杂类型可以颠倒此处描述的传导类型，因此，本发明同样可以应用于具有超薄垂直单晶p沟道型晶体管的结构。本发明不限于此。
图3A-3C示出形成随后可以在其侧面上形成垂直超薄体晶体管的柱体的初始处理顺序，作为形成根据本发明的快速存储器的一部分。建议的尺度对于0.1μm单元尺度(CD)技术来说是合适的，对于其它CD尺寸可以相应地缩放。在图3A的实施例中，采用了p型块硅基片310起始物料。例如通过形成单晶第一接触层312的离子注入、外延生长、或这些技术的组合，在基片310上形成n++和n+硅合成第一接触层312。根据本发明，第一接触层312的更重导电掺杂的较低部分还起比特线302的作用。第一接触层312的n++部分的厚度为期望的比特线302的厚度，大约在0.1-0.25μm之间。第一接触层312的总的厚度可以是大约0.2-0.5μm。在第一接触层312上形成厚约100纳米(nm)，0.1μm的氧化层314。在一个实施例中，氧化层314可以利用热氧化生长技术形成。利用形成多晶第二接触层316的公知技术，在氧化层314上形成n+硅的第二接触层316。第二接触层316的厚度小于等于100nm。
然后，在第二接触层316上沉积大约10nm厚的二氧化硅(SiO2)薄层318。在二氧化硅(SiO2)薄层318上沉积较厚的大约100nm的氮化硅层(Si3N4)，以形成垫层如318和320。这些垫层318和320可以利用任何合适的技术，如化学汽相沉积，来沉积。
应用光阻材料，并选择暴露，以提供掩膜，用于通过例如反应离子蚀刻(RIB)，定向蚀刻管沟325。定向蚀刻导致多个列条330，包括氮化物层320、垫氧化物层318、第二接触层316、氧化层314、和第一接触层312的层叠。管沟325被充分蚀刻，深度达到基片310的表面，从而提供导电掺杂的比特线302之间的隔离。除去光阻材料。现在，条330指向比特线302的方向，如列方向。在一个实施例中，条330的表面线宽大约为1微米或更小。每个管沟325的宽度可以大约等于条330的线宽。现在的结构如图3A所示。
在图3B中，隔离材料333，如SiO2，被沉积以填充管沟325。然后通过例如化学机械抛光/平整(CMP)将工作表面平面化。应用第二光阻材料，并选择暴露，以提供掩膜，用于在与比特线302正交的方向，如行方向上定向蚀刻管沟335。管沟335可以利用任何合适的技术形成，如反应离子蚀刻(RIE)。管沟335被蚀刻通过暴露的SiO2和暴露的氮化物层320、垫氧化物层318、第二接触层316、氧化层314的层叠，一直蚀刻进入第一接触层312，但进入的深度仅仅是足够剩下期望的比特线302的厚度，如保留典型地为100nm的比特线厚度。所述结构现在如图3B所示，具有独立限定的柱体340-1、340-2、340-3、和340-4。
图3C示出图3B所示结构的一个截面图，取自截切线3C-3C。图3C示出连续的比特线302连接任何给定列中相邻的柱体340-1和340-2。管沟335保留，用于随后在柱体的相邻行之间，如由柱体340-1和340-4形成的行和由柱体340-2和340-3形成的行，形成浮动栅极和控制栅极，这在下面说明。
图4A-4C示出结合图3A-3C描述的技术能够在整体CMOS技术基片或绝缘体上外延硅(SOI)技术基片上实现。图4A表示图3A-3C所示在轻微掺杂的p型整体硅基片410上形成的处理步骤的完整顺序，减去垫层。图4A所示结构类似于图3C中的截面图，示出一个连续的比特线402，其上形成柱层叠440-1和440-2。柱440-1和440-2包括n+第一层412、其上形成的氧化物层414、和在氧化物层414上形成的第二n+接触层416。
图4B表示图3A-3C所示在商用晶片如SIMOX上形成的处理步骤的完整顺序，减去垫层。如图4B所示，在基片410表面上存在一个掩埋的氧化物层411。图4B所示结构也类似于图3C中的截面图，示出一个连续的比特线402，其上形成柱层叠440-1和440-2，只是此处连续的比特线402由掩埋的氧化物层411与基片410分开。同样，柱440-1和440-2包括n+第一层412、其上形成的氧化物层414、和在氧化物层414上形成的第二n+接触层416。
图4C表示图3A-3C所示处理步骤的完整顺序，减去垫层，在绝缘体上形成硅岛，其中绝缘体413通过氧化物凹割形成。这样的处理包括下列文献中更详细描述的处理：美国专利No.5,691,230，1997年11月25日授予Leonard Forbes，发明名称为“Technique forProducing Small Islands of Silicon on Insulator(在绝缘体上制作小硅岛的技术)”，该文献在此引作参考。图4C所示结构也类似于图3C中的截面图，示出一个连续的比特线402，其上形成柱层叠440-1和440-2，只是此处连续的比特线402由绝缘体413与基片410分开，该绝缘体413通过如根据上述参考文献中的处理的氧化物凹割形成。同样，柱440-1和440-2包括n+第一层412、其上形成的氧化物层414、和在氧化物层414上形成的第二n+接触层416。因此，根据本发明，如图3A-3C所示形成柱体的处理步骤顺序可以包括如图4A-4C所示在至少三种不同类型的基片上形成柱体。
图5A-5C示出接着图3A-3C和图4A-4C中的任一个中提供的柱体形成实施例继续进行的处理顺序，以沿柱体侧面，如图3C中的柱体340-1和340-2，形成垂直超薄体晶体管。仅仅为了说明，图5A示出在p型基片510上形成的并且被管沟530分开的实施例柱体540-1和540-2。与结合图5A-5C提供的说明相似，图5A示出第一单晶n+接触层512，在一个实施例中，其一部分上整体形成有n++比特线502。在第一接触层512上的柱体540-1和540-2中形成氧化物层区514。图中示出第二n+接触层516在柱体540-1和540-2中的氧化物层区514上形成。并且SiO2垫层518和Si3N4分别在柱体540-1和540-2中的第二接触层516上形成。
图5B中，在柱体540-1和540-2上沉积轻微掺杂的p型多晶硅层545，并定向蚀刻该层，以在柱体540-1和540-2的侧壁550上留下轻微掺杂的p型材料545。在根据本发明的一个实施例中，轻微掺杂的p型多晶硅层被定向蚀刻，使得留在柱体540-1和540-2的侧壁550上的轻微掺杂p型材料545的宽度(W)或水平厚度为10nm或以下。所得结构示于图5B。
下面的处理步骤顺序将结合图5C描述。此时，可以应用如上所述相同的另一个掩膜步骤，以便从侧壁550的一部分上蚀刻掉多晶硅545，而只在柱体540-1和540-2的一个侧面留下多晶硅545——如果某些特定结构要求这样做的话，如只在柱体540-1和540-2的一面形成超薄体晶体管。
图5C中，示出只在柱体540-1和540-2的一面形成超薄单晶垂直晶体管或超薄体晶体管。在图5C中，晶片在大约550-700℃加热。该步骤中，多晶硅545将再结晶，并且将垂直发生横向外延固相再生长。如图5C所示，柱体540-1和540-2底部的单晶硅将作为该结晶生长的晶种，并将形成超薄单晶薄膜546，其可以用作超薄单晶垂直MOSFET晶体管的沟道。在图5C的实施例中——其中只在柱体一侧留下薄膜——结晶过程将垂直进行，并进入柱体540-1和540-2顶端的n+多晶第二接触材料/层516。但是，如果柱体540-1和540-2的两侧都被覆盖，结晶将在靠近柱体540-1和540-2顶端的中心留下一个晶界。该实施例示于图5D。
如图5C和5D所示，漏区和源区551和552将分别在沿柱体540-1和540-2的侧壁550的超薄单晶薄膜546中，通过n+掺杂从第一和第二接触层512和516向外扩散，在退火处理中形成。在退火处理中，超薄单晶薄膜546的这些带有n+杂质的部分将与垂直发生的横向外延固相再生长相似地结晶为单晶结构。漏区和源区551和552将被p型材料形成的垂直单晶体区552分开。在本发明一个实施例中，该垂直单晶体区的垂直长度将小于100nm。所得结构示于图5C或5D。通过阅读本说明书，本领域的普通技术人员可以理解。在该超薄单晶薄膜546上可以生长或沉积常规的栅极绝缘体。并且在管沟530中既可以形成水平栅极结构，也可以形成垂直栅极结构。
通过阅读本说明书，本领域的普通技术人员可以理解，漏区和源区551和552已经分别在超薄单晶薄膜546中形成，以形成本发明的超薄单晶垂直晶体管或超薄体晶体管的一部分。现在，超薄单晶薄膜546包括耦合到第一接触层512的超薄单晶垂直第一源/漏区551和耦合到第二接触层516的超薄单晶垂直第二源/漏区552。超薄p型单晶垂直体区553保留在氧化物层514的侧面或反面，并将第一源/漏区551耦合到第二源/漏区552。实际上，超薄p型单晶垂直体区553分别将源区和漏区551和552隔开，并且当由于作用电压而形成一个沟道时，可以电气耦合源区和漏区551和552。源区和漏区551和552以及超薄体区553分别通过在退火步骤中发生的横向固相外延再生长，由单晶材料形成。
结构的尺度现在包括超薄单晶体区553，其垂直长度小于100nm，其中，可以形成垂直长度小于100nm的沟道。尺度还包括漏区和源区551和552，其结深度由超薄单晶薄膜546的水平厚度限定，例如小于10nm。因此，本发明提供了远远小于器件沟道长度的结深度，并且随着设计规则的进一步收缩，可以进一步缩小。此外，本发明提供了具有超薄体的晶体管的一种结构，使得晶体管体中的表面空间电荷区随着其它晶体管尺度的缩小而缩小。实际上，通过物理上将MOSFET的体区做成超薄，如10nm或更小，表面空间电荷区被最小化。
通过阅读本说明书，本领域的普通技术人员可以理解，通过改变掺杂类型，此处所述的导电类型可以改变，因此本发明可以等同地应用于包括具有超薄垂直指向的单晶p沟道型晶体管的结构。本发明不限于此。从以上所述的处理说明，可以继续所述制作过程，在管沟530中形成多个不同的水平和垂直栅极结构实施例，以下结合附图描述。
图6A-6F示出结合本发明，形成此处称为水平替换栅极的叠加的水平浮动栅极和控制栅极实施例的处理顺序。下面的处理步骤中建议采用的尺度对于0.1微米CD技术是合适的，对于其它CD尺寸可以相应缩放。图6A表示类似于图3C所示的结构。即，图6A示出管沟630中沿柱体640-1和640-2侧壁的超薄单晶薄膜646。超薄单晶薄膜646在此处包括耦合到第一接触层612的超薄单晶垂直第一源/漏区651和耦合到第二接触层616的超薄单晶垂直第二源/漏区652。超薄p型单晶垂直体区653出现在氧化物层614的侧面或反面，并将第一源/漏区651耦合到第二源/漏区652。根据图6A所示的处理实施例，n+掺杂的氧化物层621或与本领域的普通技术人员将知道和理解的相同的PSG层通过例如CVD技术在柱体640-1和640-2上沉积。然后，该n+掺杂的氧化物层621被平面化，以去除柱体640-1和640-2的上表面。执行蚀刻处理，以在管沟630的底部留下大约50nm。然后，在柱体640-1和640-2上沉积未掺杂的多晶硅层622或未掺杂的氧化物层622，再次平面化以去除柱体640-1和640-2的上表面。然后，通过例如RIE蚀刻未掺杂的多晶硅层622，在氧化物层614侧面或反面的管沟630中留下100nm厚或更小。然后，另一个n+掺杂的氧化物层623或与本领域的普通技术人员将知道和理解的相同的PSG层通过例如CVD处理在柱体640-1和640-2上沉积。现在的结构示于图6A。
图6B示出制作步骤的下一顺序之后的结构。图6B中，应用热处理，以便将n型掺杂剂从PSG层，例如分别为621和623，扩散到垂直超薄单晶薄膜646中，以便附加地分别形成漏区和源区651和652。然后，如图6B所示，执行本领域的普通技术人员通过阅读本说明可以理解的选择蚀刻，以除去顶部PSG层623和未掺杂多晶硅层622或管沟中的氧化物层622。该结构示于图6B。
然后，在图6C中，按照本领域的普通技术人员将知道或理解的方式，通过例如热氧化，在超薄单晶垂直体区653的表面上生长超薄单晶垂直晶体管或超薄体晶体管的薄栅极氧化物625。然后，可以沉积掺杂的n+型多晶硅层642，以形成超薄单晶垂直晶体管或超薄体晶体管的栅极642。然后对该结构进行CMP处理，以便从柱体640-1和640-2的上表面去除掺杂的n+型多晶硅层642，并进行RIE蚀刻以形成超薄单晶垂直晶体管或超薄体晶体管的栅极642的期望厚度。在一个实施例中，掺杂的n+型多晶硅层642被RIE蚀刻，以形成整体的水平浮动栅极642，其一个垂直面小于100nm，与超薄单晶垂直体区653相对。然后，通过例如CVD处理沉积氧化物层644，并通过CMP处理进行平面化，以填充管沟630。根据上述技术执行蚀刻处理，从该结构上剥去氮化物层620。这可以包括使用磷酸的磷蚀刻处理。此时的结构示于图6C。
图6D示出下面的制作步骤顺序。图6D中，通过例如RIE对水平浮动栅极642顶部的氧化物层644进行掩膜和蚀刻，以除去将要形成共聚(interpoly)栅极绝缘体或控制栅极绝缘体的区域中的氧化物层644。接下来，形成共聚栅极绝缘体或控制栅极绝缘体660。共聚栅极绝缘体或控制栅极绝缘体660可以是热生长的氧化物层660或沉积的氮氧化物控制栅极绝缘层660，如本领域的普通技术人员所能知道和理解的。共聚栅极绝缘体或控制栅极绝缘体660的厚度形成为大约2-4nm。接下来，形成多晶硅控制栅极662。多晶硅控制栅极可以通过常规的平板印刷技术形成图案，然后通过例如CVD在水平方向的浮动栅极642上沉积多晶硅控制栅极线。另一个氧化物层可以通过例如CVD在该结构的表面上沉积，以便继续进一步的制作步骤。
通过阅读本说明书，本领域的普通技术人员可以理解，可以在柱体640-1和640-2的顶部形成与第二接触层616的接触，以继续数据线664的形成和标准BEOL处理。这些方法可以包括常规的接触孔、端子金属和层间绝缘体步骤，以完成单元和外围电路的配线。图6E是完成的结构的透视图。图6F是该结构沿截切线6F-6F的截面图。
可选地，上述制作顺序之后可以有减去替换栅极的步骤。在该替换实施例中，处理也是从类似于图5C所示的结构开始。但是，在图6A中，已经将等方(conformal)氮化物层沉积到大约10nm厚，然后定向蚀刻，将氮化物留在柱体的侧面上。生长热氧化物以绝缘源极线602或y地址线602的暴露段。然后将通过外延蚀刻(如，磷酸)将氮化物剥去，并在暴露的超薄单晶薄膜646的壁上生长大约1-2nm厚的薄隧道浮动栅极氧化物。N型多晶硅层将被沉积，以填充管沟(如，100nm)，并被平面化(如，通过CMP)，然后进行凹陷，使其稍微低于超薄单晶薄膜646顶部的平面。然后，进行如上所述的蚀刻处理，以便从所述结构剥去氮化物层。这可以包括使用磷酸的磷蚀刻。从图6C起，所述处理将如上所述继续，以完成所述结构。
图7A-7E示出一个实施例的处理说明，通过该处理，可以在垂直超薄晶体管体结构的侧面形成垂直浮动栅极和垂直控制栅极。这些结构可以由集成电路制作领域的普通技术人员通过阅读本说明书而实现。下面的处理步骤中建议的尺度对于0.1μmCD技术是合适的，对于其它CD尺寸可以相应地缩放。图7A表示类似于图5C所示的结构，即，图7A示出管沟730中沿柱体740-1和740-2侧面的超薄单晶薄膜746。超薄单晶薄膜746此时包括耦合到第一接触层712的超薄单晶垂直第一源/漏区751和耦合到第二接触层716的超薄单晶垂直第二源/漏区752。超薄p型单晶垂直体区753出现在氧化物层714的侧面或反面，并将第一源/漏区751耦合到第二源/漏区752。根据图7A所示的处理实施例，通过例如CVD沉积大约10nm的等方氮化物层，并定向蚀刻，以便只在柱体740-1和740-2的侧面保留。然后通过例如热氧化生长氧化物层721到大约20nm厚，以绝缘暴露的比特线条702。柱体740-1和740-2侧面的等方氮化物层防止沿超薄单晶薄膜746的氧化。然后利用本领域的普通技术人员已知或理解的常规剥离方法剥去氮化物层。现在的结构示于图7A。
如图7B所示，在暴露的超薄单晶薄膜746的侧面热生长薄隧道氧化物756。隧道氧化物756生长到大约1-2nm厚。通过例如CVD沉积n+掺杂的多晶硅材料或合适的金属750，以填充管沟到大约40nm或更少的厚度。然后通过例如CMP对该n+掺杂的多晶硅材料750平整化，并通过例如RIE使其凹陷到略低于超薄单晶薄膜746顶部平面的高度。然后，通过例如CVD沉积氮化物层761到大约20nm厚，以形成间隔，并定向蚀刻，分别在厚的氧化物层718和氮化物垫层720的侧面留下氮化物761。现在的结构如图7B所示。
图7C示出下面的处理步骤后的结构。图7C中，氮化物间隔761被用作掩膜，柱体列之间暴露的氧化物，如图3B中的氧化物333在源极线702之间被选择蚀刻到近似于源极线/y地址线702上的氧化物721的水平的深度。然后，再次使用氮化物间隔761作为掩膜，选择蚀刻暴露的n+掺杂的多晶硅材料750，直到源极线/y地址线702上的氧化物层721上停止。从而在管沟730中产生一对垂直方向的浮动栅极763。所得结构示于图7C。
图7D示出该制作过程实施例中接下来的顺序。图7D中，共聚浮动栅极绝缘体或控制栅极绝缘体760在管沟730中形成，以覆盖垂直方向的浮动栅极763。共聚栅极绝缘体或控制栅极绝缘体760可以是热生长的氧化物层760或沉积的氮氧化物控制栅极绝缘体760，本领域的普通技术人员可以理解。共聚栅极绝缘体或控制栅极绝缘体760的厚度大约形成为7-15nm。通过例如CVD沉积n+掺杂的多晶硅材料或合适的栅极材料762，将管沟或栅极通过槽730填充到大约100nm厚。然后通过例如CMP对n+掺杂的多晶硅材料762平整化，在厚氮化物垫层720上停止。然后通过例如RIE使n+掺杂的多晶硅材料762凹陷到近似于超薄单晶薄膜746的顶部平面。然后，从柱体740-1和740-2除去氮化物垫层720。该氮化物垫层可以利用磷蚀刻或其它合适的技术除去。然后通过例如CVD在该结构上沉积氧化物775，以覆盖表面。所得结构示于图7D。
通过阅读本说明书，本领域的普通技术人员可以理解，可以在柱体740-1和740-2的顶部形成到第二接触层716的连接，以继续数据线764的形成和标准BEOL处理。这些方法可以包括常规的接触孔、端子金属、和层间绝缘体步骤，以完成单元和外围电路间的配线。图7E是完成的结构的透视图。图7F是沿截切线7F-7F截取的截面图。
图8A-8E示出一个实施例的处理说明，通过该实施例，可以在垂直超薄晶体管体结构侧面形成垂直浮动栅极，在该垂直浮动栅极上可以形成水平方向的控制栅极。这些结构可以由本领域的普通技术人员通过阅读本说明书来实现。下面的处理步骤中建议的尺度适合于0.1μmCD技术，对于其它CD尺寸可以相应地缩放。图8A表示类似于图5C所示的结构，即，图8A示出管沟830中柱体840-1和840-2侧面的超薄单晶薄膜846。超薄单晶薄膜846此时包括耦合到第一接触层812的超薄单晶垂直第一源/漏区851和耦合到第二接触层816的超薄单晶垂直第二源/漏区852。超薄p型单晶垂直体区853出现在氧化物层814的侧面或反面，并将第一源/漏区851耦合到第二源/漏区852。根据图8A所示的处理实施例，通过例如CVD沉积大约10nm的等方氮化物层，并定向蚀刻，以便只在柱体840-1和840-2的侧面保留。然后通过例如热氧化生长氧化物层821到大约20nm厚，以绝缘暴露的比特线条802。柱体840-1和840-2侧面的等方氮化物层防止沿超薄单晶薄膜846的氧化。然后利用本领域的普通技术人员已知或理解的常规剥离方法剥去氮化物层。现在的结构示于图8A。
如图8B所示，在暴露的超薄单晶薄膜846的侧面热生长薄隧道氧化物856。隧道氧化物856生长到大约1-2nm厚。通过例如CVD沉积n+掺杂的多晶硅材料或合适的金属850，以填充管沟到大约40nm或更少的厚度。然后通过例如CMP对该n+掺杂的多晶硅材料850平整化，并通过例如RIE使其凹陷到略低于超薄单晶薄膜846顶部平面的高度。然后，通过例如CVD沉积氮化物层861到大约50nm厚，以形成间隔，并定向蚀刻，分别在厚的氧化物层818和氮化物垫层820的侧面留下氮化物861。现在的结构如图8B所示。
图8C示出下面的处理步骤后的结构。图8C中，氮化物间隔861被用作掩膜，柱体列之间暴露的氧化物，如图3B中的氧化物333在源极线802之间被选择蚀刻到近似于源极线/y地址线802上的氧化物821的水平的深度。然后，再次使用氮化物间隔861作为掩膜，选择蚀刻暴露的n+掺杂的多晶硅材料850，直到源极线/y地址线802上的氧化物层821上停止。从而在管沟830中产生一对垂直方向的浮动栅极863。所得结构示于图8C。
图8D示出该制作过程实施例中接下来的顺序。图8D中，在管沟830中沉积氧化物层880，以覆盖垂直方向的浮动栅极863。通过例如CMP对氧化物层880平整化，直到氮化物垫层820的厚度停止。然后通过例如RIE使氧化物层880凹陷到近似于超薄单晶薄膜846顶部平面。然后，从柱体840-1和840-2除去氮化物垫层820，氮化物间隔861也被除去。氮化物垫层820和氮化物间隔861可以利用磷蚀刻或其它合适的技术除去。在管沟830中的氧化物层880上和垂直方向浮动栅极863上形成共聚栅极绝缘体或控制栅极绝缘体860。该共聚栅极绝缘体或控制栅极绝缘体860可以是热生长的氧化物层860或沉积的氮氧化物控制栅极绝缘体860，本领域的普通技术人员可以理解。共聚栅极绝缘体或控制栅极绝缘体860的厚度大约在垂直方向的浮动栅极863上形成为2-4nm。通过例如CVD在共聚栅极绝缘体或控制栅极绝缘体860上和垂直方向的浮动栅极863上沉积n+掺杂的多晶硅材料或合适的栅极材料862，沉积到大约50nm厚。然后通过本领域普通技术人员知道或理解的方式对n+掺杂的多晶硅材料862图案化为水平条或控制栅极线。然后可以通过例如CVD沉积氧化物875，以覆盖表面。所得结构示于图8D。
通过阅读本说明书，本领域的普通技术人员可以理解，可以在柱体840-1和840-2的顶部形成到第二接触层816的连接，以继续数据线864的形成和标准BEOL处理。这些方法可以包括常规的接触孔、端子金属、和层间绝缘体步骤，以完成单元和外围电路间的配线。图8E是完成的结构的透视图。
图9示出根据本发明的电子系统901的一个实施例的框图。在图9所示实施例中，系统901包括：具有存储单元阵列902的存储设备900、地址解码器904、行访问电路906、列访问电路908、控制电路910、和输入/输出电路012。电路901包括处理器914或用于存储访问的存储控制器。存储设备900通过配线或金属线从处理器914接收控制信号，如WE*、RAS*和CAS*信号。存储设备900用于存储通过I/O线访问的数据。本领域的技术人员可以理解，也可以提供另外的电路和控制信号，存储设备900被简化，以便主要集中于本发明。至少一个存储单元902具有根据本发明该实施例的存储单元。
应当理解，图9所示实施例示出其中具有本发明的新颖存储单元的电子系统电路的实施例。如图9所示，系统901的例子用于提供对本发明的结构和电路的一种应用的总体理解，而不是要作为利用该新颖存储单元的电子系统的全部元素和特征的完全说明。此外，本发明可以等效地用于使用本发明地新颖存储单元的任何大小和类型的存储设备901，而不限于以上所述。本领域的普通技术人员可以理解，这样的电子系统可以制作为单插件处理单元，甚至可以制作在单个半导体芯片上，以减小处理器和存储设备之间的通讯时间。
包含如本说明书中所述的本发明的新颖存储单元的应用包括用于存储模块、设备驱动器、电源模块、通讯调制解调器、处理器模块、和专用模块中的电子系统，可以包括多层、多芯片模块。这样的电路也可以是各种电子系统如时钟、电视、个人电脑、汽车、工业控制系统、飞机等的子单元。
图10示出根据本发明的存储阵列1000的实施例，其可以包括在存储设备如存储芯片/电路中。图10所示存储阵列包括多个存储单元1002-0、1002-1…1002-N。该多个存储单元1002-0、1002-1…1002-N包括至少一个根据本发明形成的新颖存储单元。如图10所示，该多个存储单元通过多个比特线或数字线D0、D0*、D1、D1*…DN*耦合到多个读出放大器1006-1、1006-2…1006N。图10用于说明可以将本发明的新颖存储单元用于一种折叠比特线结构中的方法，以代替常规的折叠比特线存储阵列。通过阅读本说明书，本领域的普通技术人员将会理解，本发明的新颖存储单元还可以用于开放的比特线结构或任何其它的双绞数字线方案(digitline twist scheme)。本发明不限于此。
浮动栅极上存储的电荷的出现与消失通过寻址字线或控制栅极线和y-列/源极线而被读取，以形成特定浮动栅极处的地址一致性。控制栅极线将被驱动到例如1.0V的电压，而y-列/源极线将被接地，如果浮动栅极线没有充上电子，则垂直侧面晶体管将导通，以抑制该特定行上的比特线或数据线，表示该单元中存储的是“1”。如果该特定浮动栅极被充上存储的电子，该晶体管将不会导通，表示在该单元中存储的是“0”。这样，特定浮动栅极上存储的数据可以被读取。实际上，数据最方便的是通过不仅寻址单个数据线，而是寻址特定控制栅极线每一侧的两个数据线，以“比特对”被读出。数据是通过热电子注入而被存入单元的，对于0.1微米技术，数据线用较高的漏极电压如2伏驱动，控制栅极线用该值两倍范围内的某个标称值寻址。在晶体管沟道中产生的热电子将通过栅极或隧道氧化物注入到由寻址方式选定的晶体管的浮动栅极上。擦除是通过用负电压驱动控制栅极线，而用正偏压驱动晶体管的源极线实现的，从而总的电压差在3V数量级，使得浮动栅极的电子释放。数据将按“比特对”擦除，因为控制栅极两侧的浮动栅极将同时被擦除；该结构可以用于阵列的部分被同时擦除或复位的块寻址方案中。
结论
上述结构和制作方法是通过举例，根据带有超薄体晶体管的快速存储器来描述的，而不是通过限制。示出了不同类型的栅极结构，其可以用于三种不同类型的基片上，以构成快速存储器阵列。
可以看到，存储器中越来越高的密度要求导致了结构和晶体管的越来越小的尺度。常规的平面晶体管结构很难缩小到深度亚微米尺度的区域。本发明提供垂直存取或传递晶体管器件，这些器件是在沿氧化物柱体侧面生长的超薄单晶硅薄膜中制作的。这些具有超薄体区的晶体管可以自然缩小到越来越小的尺度，同时维持更小器件的性能优点。在快速存储器阵列中即实现了更高密度的更小尺度的优点，又实现了更好性能的优点。
本发明公开内容描述了一种快速存储器单元，其中与单个数据位关联的面积小于与制作该存储单元时所用的一个最小尺度晶体管和边界关联的面积。这是通过以下方式实现的：1.利用垂直晶体管，2.每个单元中有一个以上的晶体管或存储元件，3.寻址该单元的掩埋线的尺度小于最小特征尺寸。
直到256M比特那一代或以后的DRAM或快速存储器采用的单元结构限制在至少8F平方大小，其中“F”是最小特征大小。这主要是由半导体基片表面上的源极、栅极、和漏极的平面结构决定的。此处描述的结构通过采用垂直晶体管结构和掩埋控制栅极或地址线，使得单元表面面积最小化。超薄垂直体结构允许晶体管在小于100nm的尺度工作，从而进一步增加密度。存储单元的尺度基本上为最小的可能尺度，即，4F平方大小，但是，因为每个晶体管可以存储两位信息，所以，比特密度为每2F平方面积一位。于是，信息存储的密度大于每平方厘米5G比特。

Claims (61)

1.一种浮动栅极晶体管，包括：
从半导体基片向外延伸的柱体，其中，该柱体包括由氧化物层垂直分开的单晶第一接触层和第二接触层；
在该柱体的侧面形成的单晶垂直晶体管，其中该单晶垂直晶体管包括一个超薄单晶垂直体区，该区将超薄单晶垂直第一源/漏区与超薄单晶垂直第二源/漏区分开；
与超薄单晶垂直体区相对的浮动栅极；和
被一个绝缘层从浮动栅极分开的控制栅极。
2.如权利要求1所述的浮动栅极晶体管，其中所述超薄单晶垂直体区包括一个沟道，该沟道的垂直长度小于100nm。
3.如权利要求1所述的浮动栅极晶体管，其中所述超薄单晶垂直体区包括一个沟道，该沟道的水平宽度小于10nm。
4.如权利要求1所述的浮动栅极晶体管，其中所述超薄单晶垂直体区是通过固相外延生长形成的。
5.一种存储单元，包括：
从半导体基片向外延伸的柱体，其中，该柱体包括由氧化物层分开的单晶第一接触层和第二接触层；
在该柱体的侧面形成的单晶垂直晶体管，其中该单晶垂直晶体管包括：
耦合到第一接触层的超薄单晶垂直第一源/漏区；
耦合到第二接触层的超薄单晶垂直第二源/漏区；
在氧化物层的侧面形成的超薄单晶垂直体区，其中该单晶垂直体区将第一源/漏区耦合到第二源/漏区；和
与超薄单晶垂直体区相对，并且被栅极氧化物从超薄单晶垂直体区分开的浮动栅极；
由绝缘层从浮动栅极分开的控制栅极；
一个掩埋比特线，由单晶半导体材料形成，位于超薄单晶垂直体区下面，其中该掩埋比特线耦合到第一接触层；以及
耦合到第二接触层的数据线。
6.如权利要求5所述的存储单元，其中，掩埋比特线的掺杂比第一接触层重，并与第一接触层形成整体。
7.如权利要求5所述的存储单元，其中，超薄单晶垂直体区包括一个p型沟道，该沟道的垂直长度小于100nm。
8.如权利要求7所述的存储单元，其中，所述超薄单晶垂直体区的水平宽度小于10nm。
9.如权利要求5所述的存储单元，其中，所述柱体从半导体基片的一个绝缘部分向外延伸。
10.如权利要求5所述的存储单元，其中，所述半导体基片包括一个绝缘体上外延硅基片。
11.一种存储单元，包括：
从半导体基片向外延伸的柱体，其中，该柱体包括由氧化物层分开的单晶第一接触层和第二接触层；
在该柱体的侧面形成的单晶垂直晶体管，其中该单晶垂直晶体管包括：
耦合到第一接触层的超薄单晶垂直第一源/漏区；
耦合到第二接触层的超薄单晶垂直第二源/漏区；
在氧化物层的侧面形成的超薄单晶垂直体区，其中该
单晶垂直体区将第一源/漏区耦合到第二源/漏区；和
与垂直体区相对，并且被栅极氧化物从该垂直体区分开的浮动栅极；
由绝缘层从浮动栅极分开的控制栅极；
一个掩埋比特线，由单晶半导体材料形成，位于超薄单晶垂直体区下面，其中该掩埋比特线耦合到第一接触层；
耦合到第二接触层的数据线；以及
其中，浮动栅极在柱体顶面下的管沟中形成，用于寻址超薄单晶垂直体区。
12.如权利要求11所述的存储单元，其中，所述控制栅极在柱体顶面下的管沟中形成。
13.如权利要求11所述的存储单元，其中，所述浮动栅极包括一个水平方向的浮动栅极，其中所述水平方向的浮动栅极的一个垂直侧面的长度小于100nm。
14.如权利要求11所述的存储单元，其中，所述浮动栅极包括一个垂直方向的浮动栅极，该垂直方向的浮动栅极的垂直长度小于100nm。
15.一种快速存储单元，包括：
从半导体基片向外延伸的柱体，其中，该柱体包括由氧化物层分开的单晶第一接触层和第二接触层；
在该柱体相对的侧面形成的一对单晶垂直晶体管，其中每个单晶垂直晶体管包括：
耦合到第一接触层的超薄单晶垂直第一源/漏区；
耦合到第二接触层的超薄单晶垂直第二源/漏区；
在氧化物层的侧面形成的超薄单晶垂直体区，其中该单晶垂直体区将第一源/漏区耦合到第二源/漏区；
与垂直体区相对，并且被栅极氧化物从该垂直体区分开的浮动栅极；
其中，第一和第二超薄单晶垂直源/漏区的水平结深度远远小于超薄单晶垂直体区的垂直长度；
由绝缘层从浮动栅极分开的控制栅极；
一个掩埋比特线，由单晶半导体材料形成，位于单晶垂直体区下面，其中该掩埋比特线耦合到第一接触层；以及
耦合到第二接触层的数据线。
16.如权利要求15所述的存储单元，其中所述浮动栅极独立地位于柱体相对的侧面上的一对管沟中，从而每个浮动栅极都在柱体顶面下。
17.如权利要求16所述的存储单元，其中，所述控制栅极在柱体顶面下的管沟中形成。
18.如权利要求15所述的存储单元，其中，每个超薄单晶垂直体区包括一个p型沟道，该沟道的垂直长度小于100nm。
19.如权利要求15所述的存储单元，其中，所述掩埋的比特线与第一接触层形成整体，并由氧化物层从半导体基片上分开。
20.如权利要求15所述的存储单元，其中，每个浮动栅极包括一个水平方向的浮动栅极，该水平方向的浮动栅极的垂直边长度小于100nm。
21.如权利要求15所述的存储单元，其中，每个浮动栅极包括一个垂直方向的浮动栅极，该垂直方向的浮动栅极的垂直长度小于100nm。
22.一个存储单元阵列，包括：
从半导体基片向外延伸的多个柱体，其中，每个柱体包括由氧化物层分开的单晶第一接触层和第二接触层；
在柱体选定的侧面形成的多个单晶垂直晶体管，其中每个单晶垂直晶体管包括：
耦合到第一接触层的超薄单晶垂直第一源/漏区；
耦合到第二接触层的超薄单晶垂直第二源/漏区；
在氧化物层的对面的超薄单晶垂直体区，该单晶垂直体区将第一源/漏区耦合到第二源/漏区；
与垂直体区相对，并且被栅极氧化物从该垂直体区分开的浮动栅极；
多个掩埋比特线，由单晶半导体材料形成，位于阵列存储单元中的柱体下面，用于相互连接存储单元阵列中的列相邻柱体的第一接触层；以及
由绝缘层从每个浮动栅极分开的多个控制线。
23.如权利要求22所述的存储单元阵列，其中每个浮动栅极是在每个柱体顶面下的管沟中形成。
24.如权利要求23所述的存储单元阵列，其中每个浮动栅极包括一个水平方向的浮动栅极，该水平方向的浮动栅极的垂直边长度小于100nm，且其中该水平方向的浮动栅极被浮动栅极氧化物从列相邻柱体的管沟的相对侧面上的超薄单晶垂直体区分开。
25.如权利要求24所述的存储单元阵列，其中多个控制线位于浮动栅极的垂直上方。
26.如权利要求22所述的存储单元阵列，其中，每个单晶垂直体区包括一个p型沟道，该沟道的垂直长度小于100nm。
27.如权利要求22所述的存储单元阵列，其中，多个所述掩埋的比特线中的每一个由氧化物层从半导体基片上分开。
28.如权利要求22所述的存储单元阵列，其中，每个浮动栅极包括一个垂直方向的浮动栅极，该垂直方向的浮动栅极的垂直长度小于100nm。
29.一种快速存储单元阵列，包括：
从半导体基片向外延伸的多个柱体，其中，每个柱体包括由氧化物层分开的单晶第一接触层和第二接触层；
在每个柱体相对的侧面形成的一对单晶垂直晶体管，其中每个单晶垂直晶体管包括：
耦合到第一接触层的超薄单晶垂直第一源/漏区；
耦合到第二接触层的超薄单晶垂直第二源/漏区；
在氧化物层的侧面形成的超薄单晶垂直体区，该单晶垂直体区将第一源/漏区耦合到第二源/漏区；和
与垂直体区相对，并且被浮动栅极氧化物从该垂直体区分开的浮动栅极；
多个掩埋比特线，由单晶半导体材料形成，位于阵列存储单元中的柱体下面，用于相互连接存储单元阵列中的列相邻柱体的第一接触层；
由绝缘层从每个浮动栅极分开的多个控制线；和
耦合到行相邻柱体中的第二接触层的多个数据线。
30.如权利要求29所述的快速存储单元阵列，其中，每个浮动栅极在每个柱体顶面以下的管沟中形成，使得每个管沟容纳与该管沟相对侧面上的列相邻柱体中的超薄单晶垂直体区相对的一对浮动栅极，且其中该对浮动栅极由一个绝缘层分开。
31.如权利要求30所述的快速存储单元阵列，其中，该多个控制线在柱体顶面下的管沟内和所述对浮动栅极之间形成，且其中每个浮动栅极包括一个垂直方向的浮动栅极，该浮动栅极的垂直长度小于100nm。
32.如权利要求30所述的快速存储单元阵列，其中，该多个控制线位于浮动栅极的垂直上方。
33.如权利要求29所述的快速存储单元阵列，其中，每个浮动栅极包括一个水平方向的浮动栅极，该水平方向的浮动栅极的垂直边小于100nm，且其中该水平方向的浮动栅极被浮动栅极氧化物从列相邻柱体的管沟的相对侧面上的超薄单晶垂直体区分开。
34.如权利要求29所述的快速存储单元阵列，其中，该多个控制线位于浮动栅极的垂直上方。
35.如权利要求29所述的快速存储单元阵列，其中，每个单晶垂直晶体管的垂直长度小于100nm，水平宽度小于10nm。
36.一种电子系统，包括：
一个处理器；和
耦合到该处理器的存储设备，其中该存储设备包括一个存储单元阵列，且其中存储单元阵列中的每个存储单元包括：
从半导体基片向外延伸的多个柱体，其中，每个柱体包括由氧化物层分开的单晶第一接触层和第二接触层；
在每个柱体选定的侧面形成的单晶垂直晶体管，其中每个单晶垂直晶体管包括：
耦合到第一接触层的超薄单晶垂直第一源/漏区；
耦合到第二接触层的超薄单晶垂直第二源/漏区；
在氧化物层的对面的超薄单晶垂直体区，该单晶垂直体区将第一源/漏区耦合到第二源/漏区；
与垂直体区相对，并且被栅极氧化物从该垂直体区分开的浮动栅极；
多个掩埋比特线，由单晶半导体材料形成，位于阵列存储单元中的柱体下面，用于相互连接存储单元阵列中的列相邻柱体的第一接触层；以及
由绝缘层从每个浮动栅极分开的多个控制线。
37.如权利要求36所述的电子系统，其中每个浮动栅极在每个柱体顶面下的管沟中形成。
38.如权利要求36所述的电子系统，其中每个浮动栅极包括一个水平方向的浮动栅极，该水平方向的浮动栅极的垂直边小于100nm，且其中该水平方向的浮动栅极被浮动栅极氧化物从列相邻柱体的管沟的相对侧面上的超薄单晶垂直体区分开。
39.如权利要求36所述的电子系统，其中，该多个控制线位于浮动栅极的垂直上方。
40.如权利要求36所述的电子系统，其中，每个单晶垂直体区包括一个p型沟道，该沟道的垂直长度小于100nm。
41.如权利要求36所述的电子系统，其中，多个所述掩埋的比特线中的每一个由氧化物层从半导体基片上分开。
42.如权利要求36所述的电子系统，其中，每个浮动栅极包括一个垂直方向的浮动栅极，该垂直方向的浮动栅极的垂直长度小于100nm。
43.一种电子系统，包括：
一个处理器；和
耦合到该处理器的存储设备，该存储设备包括一个存储单元阵列，且其中该存储单元阵列包括：
从半导体基片向外延伸的多个柱体，其中，每个柱体包括由氧化物层分开的单晶第一接触层和第二接触层；
在每个柱体相对的侧面形成的一对单晶垂直晶体管，其中每个单晶垂直晶体管包括：
耦合到第一接触层的超薄单晶垂直第一源/漏区；
耦合到第二接触层的超薄单晶垂直第二源/漏区；
在氧化物层的侧面形成的超薄单晶垂直体区，该单晶垂直体区将第一源/漏区耦合到第二源/漏区；和
与垂直体区相对，并且被浮动栅极氧化物从该垂直体区分开的浮动栅极；
其中第一和第二超薄单晶垂直源/漏区的水平结深度远远小于超薄单晶垂直体区的垂直长度；
多个掩埋比特线，由单晶半导体材料形成，位于阵列存储单元中的柱体下面，用于相互连接存储单元阵列中的列相邻柱体的第一接触层；
由绝缘层从每个浮动栅极分开的多个控制线；和
耦合到行相邻柱体中的第二接触层的多个数据线。
44.如权利要求43所述的电子系统，其中，每个浮动栅极在每个柱体顶面以下的管沟中形成，使得每个管沟容纳与该管沟相对侧面上的列相邻柱体中的超薄单晶垂直体区相对的一对浮动栅极，且其中该对浮动栅极由一个绝缘层分开。
45.如权利要求44所述的电子系统，其中，该多个控制线在柱体顶面下的管沟内和所述对浮动栅极之间形成，且其中每个浮动栅极包括一个垂直方向的浮动栅极，该浮动栅极的垂直长度小于100nm。
46.如权利要求44所述的电子系统，其中，该多个控制线位于浮动栅极的垂直上方。
47.如权利要求43所述的电子系统，其中，每个浮动栅极包括一个水平方向的浮动栅极，该水平方向的浮动栅极的垂直边小于100nm，且其中该水平方向的浮动栅极被浮动栅极氧化物从列相邻柱体的管沟的相对侧面上的超薄单晶垂直体区分开。
48.如权利要求43所述的电子系统，其中，该多个控制线位于浮动栅极的垂直上方。
49.如权利要求43所述的电子系统，其中，每个单晶垂直晶体管的垂直长度小于100nm，水平宽度小于10nm。
50.一种形成浮动栅极晶体管的方法，包括：
形成从一个半导体基片向外延伸的柱体，其中，形成该柱体包括形成由氧化物层垂直分开的单晶第一接触层和第二接触层；
在该柱体的侧面形成单晶垂直晶体管，其中该单晶垂直晶体管包括一个超薄单晶垂直体区，该区将超薄单晶垂直第一源/漏区与超薄单晶垂直第二源/漏区分开；
形成与超薄单晶垂直体区相对的浮动栅极；和
形成被一个绝缘层从浮动栅极分开的控制栅极。
51.如权利要求50所述的方法，其中，形成超薄单晶垂直晶体管包括形成垂直长度小于100nm，水平宽度小于10nm的超薄单晶晶体管。
52.如权利要求50所述的方法，其中，形成超薄单晶垂直晶体管包括通过固相外延生长形成超薄单晶晶体管。
53.一种形成快速存储单元的方法，包括：
形成从半导体基片向外延伸的柱体，其中，形成柱体包括形成由氧化物层分开的单晶第一接触层和第二接触层；
在该柱体的侧面形成单晶垂直晶体管，其中形成每个单晶垂直晶体管包括：
在柱体上沉积第二导电类型的轻微掺杂的多晶硅层，并定向蚀刻该第二导电类型的多晶硅层，使得只在柱体的侧面保留；
对柱体退火，使得第二导电类型的轻微掺杂的多晶硅层再结晶，并垂直发生横向外延固相再生长，以形成第二导电类型的单晶垂直方向材料；
其中，所述退火使得第一导电类型的单晶第一和第二接触层作为晶种，从第一导电类型的单晶材料生长为第二类型的轻微掺杂的多晶硅层，以形成由现在的第二导电类型的单晶垂直方向的材料分开的第一导电类型的垂直方向第一和第二源/漏区；和
形成与垂直体区相对，并且被栅极氧化物从该垂直体区分开的浮动栅极；
形成由绝缘层从浮动栅极分开的控制栅极；
形成一个单晶半导体材料掩埋比特线，位于超薄单晶垂直体区下面，其中形成该掩埋比特线包括将该掩埋比特线耦合到第一接触层；
形成耦合到第二接触层的数据线；并且
其中，形成每个浮动栅极包括在柱体顶面下的管沟中形成每个浮动栅极，用于寻址超薄单晶垂直体区。
54.如权利要求53所述的方法，其中，在每个柱体顶面下的管沟中形成每个浮动栅极包括形成每个浮动栅极，使得每个管沟容纳与该管沟相对侧面上的列相邻柱体中的超薄单晶垂直体区相对的一对浮动栅极，且其中该对浮动栅极由一个绝缘层分开。
55.如权利要求54所述的方法，其中，形成控制线包括在柱体顶面下的管沟内和所述对浮动栅极之间形成控制线，且其中形成每个浮动栅极包括形成一个垂直方向的浮动栅极，该浮动栅极的垂直长度小于100nm。
56.如权利要求54所述的方法，其中，形成控制线包括形成位于浮动栅极垂直上方的控制线。
57.如权利要求53所述的方法，其中，形成每个浮动栅极包括形成一个水平方向的浮动栅极，其中该水平方向的浮动栅极被浮动栅极氧化物从列相邻柱体的管沟的相对侧面上的超薄单晶垂直体区分开，且其中该水平方向的浮动栅极的垂直边小于100nm。
58.如权利要求53所述的方法，其中，形成控制线包括形成位于浮动栅极的垂直上方的控制线。
59.如权利要求53所述的方法，其中，形成每个单晶垂直晶体管包括形成垂直长度小于100nm，水平宽度小于10nm的每个单晶垂直晶体管。
60.如权利要求53所述的方法，其中形成掩埋的比特线包括与第一接触层整体形成该掩埋的比特线，和形成由氧化物层从半导体基片分开的掩埋比特线。
61.一种形成快速存储单元阵列的方法，包括：
形成从半导体基片向外延伸的多个柱体，其中，形成每个柱体包括形成由氧化物层分开的单晶第一接触层和第二接触层；
在每个柱体相对的侧面形成一对单晶垂直晶体管，其中形成每个单晶垂直晶体管包括：
在柱体上沉积第二导电类型的轻微掺杂的多晶硅层，并定向蚀刻该第二导电类型的多晶硅层，使得只在柱体的侧面保留；
对柱体退火，使得第二导电类型的轻微掺杂的多晶硅层再结晶，并垂直发生横向外延固相再生长，以形成第二导电类型的单晶垂直方向材料；
其中，所述退火使得第一导电类型的单晶第一和第二接触层作为晶种，从第一导电类型的单晶材料生长为第二类型的轻微掺杂的多晶硅层，以形成由用第二导电类型的单晶垂直方向的材料形成的体区分开的第一导电类型的垂直方向第一和第二源/漏区；和
形成与垂直体区相对，并且被浮动栅极氧化物从该垂直体区分开的浮动栅极；
形成由单晶半导体材料形成的多个掩埋比特线，位于阵列存储单元中的柱体下面，用于相互连接存储单元阵列中的列相邻柱体的第一接触层；
形成由绝缘层从每个浮动栅极分开的多个控制线；和
形成耦合到行相邻柱体中的第二接触层的多个数据线。
CNB028047613A 2001-02-09 2002-02-04 带有超薄垂直体晶体管的快速存储器 Expired - Lifetime CN100365768C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/780,169 US6424001B1 (en) 2001-02-09 2001-02-09 Flash memory with ultra thin vertical body transistors
US09/780,169 2001-02-09

Publications (2)

Publication Number Publication Date
CN1491428A true CN1491428A (zh) 2004-04-21
CN100365768C CN100365768C (zh) 2008-01-30

Family

ID=25118835

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028047613A Expired - Lifetime CN100365768C (zh) 2001-02-09 2002-02-04 带有超薄垂直体晶体管的快速存储器

Country Status (6)

Country Link
US (3) US6424001B1 (zh)
EP (1) EP1364393A4 (zh)
JP (1) JP2004527904A (zh)
KR (2) KR100556643B1 (zh)
CN (1) CN100365768C (zh)
WO (1) WO2002065522A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108028255A (zh) * 2015-10-30 2018-05-11 桑迪士克科技有限责任公司 用于三维存储器的具有单晶硅的选择栅极晶体管

Families Citing this family (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652370B1 (ko) 2000-06-15 2006-11-30 삼성전자주식회사 플로팅 바디효과를 제거한 반도체 메모리소자 및 그제조방법
US6437389B1 (en) * 2000-08-22 2002-08-20 Micron Technology, Inc. Vertical gate transistors in pass transistor programmable logic arrays
US6599789B1 (en) * 2000-11-15 2003-07-29 Micron Technology, Inc. Method of forming a field effect transistor
US6531727B2 (en) * 2001-02-09 2003-03-11 Micron Technology, Inc. Open bit line DRAM with ultra thin body transistors
US6496034B2 (en) * 2001-02-09 2002-12-17 Micron Technology, Inc. Programmable logic arrays with ultra thin body transistors
US6559491B2 (en) * 2001-02-09 2003-05-06 Micron Technology, Inc. Folded bit line DRAM with ultra thin body transistors
US6566682B2 (en) * 2001-02-09 2003-05-20 Micron Technology, Inc. Programmable memory address and decode circuits with ultra thin vertical body transistors
US6424001B1 (en) * 2001-02-09 2002-07-23 Micron Technology, Inc. Flash memory with ultra thin vertical body transistors
US6548347B2 (en) 2001-04-12 2003-04-15 Micron Technology, Inc. Method of forming minimally spaced word lines
US7142577B2 (en) * 2001-05-16 2006-11-28 Micron Technology, Inc. Method of forming mirrors by surface transformation of empty spaces in solid state materials and structures thereon
US6898362B2 (en) * 2002-01-17 2005-05-24 Micron Technology Inc. Three-dimensional photonic crystal waveguide structure and method
US6744094B2 (en) * 2001-08-24 2004-06-01 Micron Technology Inc. Floating gate transistor with horizontal gate layers stacked next to vertical body
US20030048656A1 (en) * 2001-08-28 2003-03-13 Leonard Forbes Four terminal memory cell, a two-transistor sram cell, a sram array, a computer system, a process for forming a sram cell, a process for turning a sram cell off, a process for writing a sram cell and a process for reading data from a sram cell
US7132711B2 (en) * 2001-08-30 2006-11-07 Micron Technology, Inc. Programmable array logic or memory with p-channel devices and asymmetrical tunnel barriers
US6754108B2 (en) * 2001-08-30 2004-06-22 Micron Technology, Inc. DRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators
US7075829B2 (en) * 2001-08-30 2006-07-11 Micron Technology, Inc. Programmable memory address and decode circuits with low tunnel barrier interpoly insulators
US7042043B2 (en) * 2001-08-30 2006-05-09 Micron Technology, Inc. Programmable array logic or memory devices with asymmetrical tunnel barriers
US7135734B2 (en) * 2001-08-30 2006-11-14 Micron Technology, Inc. Graded composition metal oxide tunnel barrier interpoly insulators
US7087954B2 (en) 2001-08-30 2006-08-08 Micron Technology, Inc. In service programmable logic arrays with low tunnel barrier interpoly insulators
US7012297B2 (en) * 2001-08-30 2006-03-14 Micron Technology, Inc. Scalable flash/NV structures and devices with extended endurance
US6963103B2 (en) 2001-08-30 2005-11-08 Micron Technology, Inc. SRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators
US7068544B2 (en) 2001-08-30 2006-06-27 Micron Technology, Inc. Flash memory with low tunnel barrier interpoly insulators
US6778441B2 (en) * 2001-08-30 2004-08-17 Micron Technology, Inc. Integrated circuit memory device and method
US6784480B2 (en) * 2002-02-12 2004-08-31 Micron Technology, Inc. Asymmetric band-gap engineered nonvolatile memory device
US20030151077A1 (en) * 2002-02-13 2003-08-14 Leo Mathew Method of forming a vertical double gate semiconductor device and structure thereof
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US7042045B2 (en) * 2002-06-04 2006-05-09 Samsung Electronics Co., Ltd. Non-volatile memory cell having a silicon-oxide nitride-oxide-silicon gate structure
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US6680508B1 (en) * 2002-08-28 2004-01-20 Micron Technology, Inc. Vertical floating gate transistor
US7198974B2 (en) * 2003-03-05 2007-04-03 Micron Technology, Inc. Micro-mechanically strained semiconductor film
US7183163B2 (en) * 2003-04-07 2007-02-27 Silicon Storage Technology, Inc. Method of manufacturing an isolation-less, contact-less array of bi-directional read/program non-volatile floating gate memory cells with independent controllable control gates
US7041575B2 (en) * 2003-04-29 2006-05-09 Micron Technology, Inc. Localized strained semiconductor on insulator
US6967143B2 (en) * 2003-04-30 2005-11-22 Freescale Semiconductor, Inc. Semiconductor fabrication process with asymmetrical conductive spacers
US6987037B2 (en) * 2003-05-07 2006-01-17 Micron Technology, Inc. Strained Si/SiGe structures by ion implantation
US7115480B2 (en) * 2003-05-07 2006-10-03 Micron Technology, Inc. Micromechanical strained semiconductor by wafer bonding
US7273788B2 (en) * 2003-05-21 2007-09-25 Micron Technology, Inc. Ultra-thin semiconductors bonded on glass substrates
US7008854B2 (en) * 2003-05-21 2006-03-07 Micron Technology, Inc. Silicon oxycarbide substrates for bonded silicon on insulator
US7501329B2 (en) * 2003-05-21 2009-03-10 Micron Technology, Inc. Wafer gettering using relaxed silicon germanium epitaxial proximity layers
US7662701B2 (en) * 2003-05-21 2010-02-16 Micron Technology, Inc. Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers
US7192876B2 (en) * 2003-05-22 2007-03-20 Freescale Semiconductor, Inc. Transistor with independent gate structures
US6903967B2 (en) * 2003-05-22 2005-06-07 Freescale Semiconductor, Inc. Memory with charge storage locations and adjacent gate structures
US7095075B2 (en) * 2003-07-01 2006-08-22 Micron Technology, Inc. Apparatus and method for split transistor memory having improved endurance
US6979857B2 (en) 2003-07-01 2005-12-27 Micron Technology, Inc. Apparatus and method for split gate NROM memory
US7196372B1 (en) 2003-07-08 2007-03-27 Spansion Llc Flash memory device
US7439158B2 (en) 2003-07-21 2008-10-21 Micron Technology, Inc. Strained semiconductor by full wafer bonding
US6929984B2 (en) * 2003-07-21 2005-08-16 Micron Technology Inc. Gettering using voids formed by surface transformation
US7153753B2 (en) * 2003-08-05 2006-12-26 Micron Technology, Inc. Strained Si/SiGe/SOI islands and processes of making same
JP2005064031A (ja) * 2003-08-12 2005-03-10 Fujio Masuoka 半導体装置
US20060192249A1 (en) * 2004-09-20 2006-08-31 Samsung Electronics Co., Ltd. Field effect transistors with vertically oriented gate electrodes and methods for fabricating the same
KR100543901B1 (ko) * 2003-09-19 2006-01-20 삼성전자주식회사 반도체 소자 및 그 제조 방법
DE10348006B4 (de) * 2003-10-15 2006-07-20 Infineon Technologies Ag Feldeffekttransistor, insbesondere vertikaler Feldeffekttransistor, Speicherzelle und Herstellungsverfahren
US7098502B2 (en) * 2003-11-10 2006-08-29 Freescale Semiconductor, Inc. Transistor having three electrically isolated electrodes and method of formation
US7202523B2 (en) * 2003-11-17 2007-04-10 Micron Technology, Inc. NROM flash memory devices on ultrathin silicon
US6933558B2 (en) * 2003-12-04 2005-08-23 Advanced Micro Devices, Inc. Flash memory device
US7241654B2 (en) * 2003-12-17 2007-07-10 Micron Technology, Inc. Vertical NROM NAND flash memory array
US6878991B1 (en) * 2004-01-30 2005-04-12 Micron Technology, Inc. Vertical device 4F2 EEPROM memory
US6958512B1 (en) 2004-02-03 2005-10-25 Advanced Micro Devices, Inc. Non-volatile memory device
US7075146B2 (en) * 2004-02-24 2006-07-11 Micron Technology, Inc. 4F2 EEPROM NROM memory arrays with vertical devices
US7098105B2 (en) * 2004-05-26 2006-08-29 Micron Technology, Inc. Methods for forming semiconductor structures
GB0413133D0 (en) * 2004-06-12 2004-07-14 Koninkl Philips Electronics Nv Semiconductor on insulator semiconductor device and method of manufacture
US7518182B2 (en) 2004-07-20 2009-04-14 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
US7247570B2 (en) * 2004-08-19 2007-07-24 Micron Technology, Inc. Silicon pillars for vertical transistors
US7442976B2 (en) 2004-09-01 2008-10-28 Micron Technology, Inc. DRAM cells with vertical transistors
US7285812B2 (en) 2004-09-02 2007-10-23 Micron Technology, Inc. Vertical transistors
US7199419B2 (en) * 2004-12-13 2007-04-03 Micron Technology, Inc. Memory structure for reduced floating body effect
US7229895B2 (en) * 2005-01-14 2007-06-12 Micron Technology, Inc Memory array buried digit line
US20060197140A1 (en) * 2005-03-04 2006-09-07 Freescale Semiconductor, Inc. Vertical transistor NVM with body contact structure and method
US7371627B1 (en) 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US7120046B1 (en) 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
CN101288159B (zh) * 2005-06-16 2010-10-06 Nxp股份有限公司 具有多晶硅电极的半导体器件
US7902598B2 (en) * 2005-06-24 2011-03-08 Micron Technology, Inc. Two-sided surround access transistor for a 4.5F2 DRAM cell
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7768051B2 (en) * 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7575978B2 (en) 2005-08-04 2009-08-18 Micron Technology, Inc. Method for making conductive nanoparticle charge storage element
US7989290B2 (en) 2005-08-04 2011-08-02 Micron Technology, Inc. Methods for forming rhodium-based charge traps and apparatus including rhodium-based charge traps
US7511332B2 (en) * 2005-08-29 2009-03-31 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical flash memory
US7439576B2 (en) * 2005-08-29 2008-10-21 Micron Technology, Inc. Ultra-thin body vertical tunneling transistor
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7557032B2 (en) 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon
US7446372B2 (en) * 2005-09-01 2008-11-04 Micron Technology, Inc. DRAM tunneling access transistor
US7687342B2 (en) 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US7416943B2 (en) * 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
FR2891664B1 (fr) * 2005-09-30 2007-12-21 Commissariat Energie Atomique Transistor mos vertical et procede de fabrication
US7432122B2 (en) 2006-01-06 2008-10-07 Freescale Semiconductor, Inc. Electronic device and a process for forming the electronic device
US7563681B2 (en) * 2006-01-27 2009-07-21 Freescale Semiconductor, Inc. Double-gated non-volatile memory and methods for forming thereof
US7544584B2 (en) * 2006-02-16 2009-06-09 Micron Technology, Inc. Localized compressive strained semiconductor
US7476933B2 (en) * 2006-03-02 2009-01-13 Micron Technology, Inc. Vertical gated access transistor
US7842558B2 (en) * 2006-03-02 2010-11-30 Micron Technology, Inc. Masking process for simultaneously patterning separate regions
US7859026B2 (en) * 2006-03-16 2010-12-28 Spansion Llc Vertical semiconductor device
US8354311B2 (en) * 2006-04-04 2013-01-15 Micron Technology, Inc. Method for forming nanofin transistors
US20070228491A1 (en) * 2006-04-04 2007-10-04 Micron Technology, Inc. Tunneling transistor with sublithographic channel
US7425491B2 (en) 2006-04-04 2008-09-16 Micron Technology, Inc. Nanowire transistor with surrounding gate
US8734583B2 (en) * 2006-04-04 2014-05-27 Micron Technology, Inc. Grown nanofin transistors
US7491995B2 (en) * 2006-04-04 2009-02-17 Micron Technology, Inc. DRAM with nanofin transistors
US7902074B2 (en) * 2006-04-07 2011-03-08 Micron Technology, Inc. Simplified pitch doubling process flow
US7339222B1 (en) * 2006-05-03 2008-03-04 Spansion Llc Method for determining wordline critical dimension in a memory array and related structure
KR100702315B1 (ko) * 2006-05-10 2007-03-30 주식회사 하이닉스반도체 반도체 소자의 형성 방법
JP5248819B2 (ja) * 2006-08-07 2013-07-31 三星電子株式会社 トランジスタ及びその製造方法
KR100871832B1 (ko) * 2007-04-12 2008-12-03 한국과학기술원 3차원 전면 게이트 구조를 갖는 비휘발성 디램 셀과 그제조방법 및 그 구동방법
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8686487B2 (en) * 2007-06-14 2014-04-01 Micron Technology, Inc. Semiconductor devices and electronic systems comprising floating gate transistors
TWI355046B (en) * 2007-07-10 2011-12-21 Nanya Technology Corp Two bit memory structure and method of making the
US20090016118A1 (en) * 2007-07-12 2009-01-15 Silicon Storage Technology, Inc. Non-volatile dram with floating gate and method of operation
US7795673B2 (en) * 2007-07-23 2010-09-14 Macronix International Co., Ltd. Vertical non-volatile memory
KR100945511B1 (ko) 2008-04-10 2010-03-09 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR101037621B1 (ko) 2008-05-13 2011-05-27 재단법인서울대학교산학협력재단 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이와 그제작방법 및 동작방법
US7888729B2 (en) * 2008-08-26 2011-02-15 International Business Machines Corporation Flash memory gate structure for widened lithography window
US8101497B2 (en) 2008-09-11 2012-01-24 Micron Technology, Inc. Self-aligned trench formation
GB2469500B (en) 2009-04-16 2012-06-06 Cambridge Display Tech Ltd Method of forming a polymer
CN101901813B (zh) * 2010-07-20 2012-08-01 复旦大学 一种垂直结构的半导体存储器及其制造方法
US8435856B2 (en) * 2011-03-01 2013-05-07 Wafertech, Llc Floating gate flash cell device and method for partially etching silicon gate to form the same
US9401363B2 (en) 2011-08-23 2016-07-26 Micron Technology, Inc. Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices
JP5715037B2 (ja) * 2011-12-09 2015-05-07 猛英 白土 半導体装置及びその製造方法
US8709890B2 (en) 2011-12-12 2014-04-29 International Business Machines Corporation Method and structure for forming ETSOI capacitors, diodes, resistors and back gate contacts
US8748258B2 (en) 2011-12-12 2014-06-10 International Business Machines Corporation Method and structure for forming on-chip high quality capacitors with ETSOI transistors
KR101898653B1 (ko) 2012-05-10 2018-09-13 삼성전자주식회사 수직 채널 트랜지스터를 구비하는 반도체 장치 및 그 제조 방법
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US10269805B2 (en) * 2017-06-26 2019-04-23 Micron Technology, Inc. Apparatuses having body connection lines coupled with access devices
US10714400B2 (en) 2017-08-30 2020-07-14 Micron Technology, Inc. Methods of forming semiconductor structures comprising thin film transistors including oxide semiconductors
US10522686B2 (en) 2017-09-26 2019-12-31 International Business Machines Corporation Vertical thin film transistor
US10366983B2 (en) 2017-12-29 2019-07-30 Micron Technology, Inc. Semiconductor devices including control logic structures, electronic systems, and related methods
US10340267B1 (en) 2017-12-29 2019-07-02 Micron Technology, Inc. Semiconductor devices including control logic levels, and related memory devices, control logic assemblies, electronic systems, and methods
US10297290B1 (en) 2017-12-29 2019-05-21 Micron Technology, Inc. Semiconductor devices, and related control logic assemblies, control logic devices, electronic systems, and methods
CN109036487B (zh) * 2018-07-20 2021-03-02 福州大学 一种基于短沟道有机晶体管的多级光存储器及其制备方法
FR3089343B1 (fr) * 2018-11-29 2021-10-08 Commissariat Energie Atomique Procede de realisation d’un transistor fet
CN113690137B (zh) * 2020-05-18 2023-05-26 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
KR20210152743A (ko) 2020-06-09 2021-12-16 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법

Family Cites Families (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4051354A (en) * 1975-07-03 1977-09-27 Texas Instruments Incorporated Fault-tolerant cell addressable array
US4604162A (en) * 1983-06-13 1986-08-05 Ncr Corporation Formation and planarization of silicon-on-insulator structures
US5135879A (en) * 1985-03-26 1992-08-04 Texas Instruments Incorporated Method of fabricating a high density EPROM cell on a trench wall
US4864375A (en) 1986-02-05 1989-09-05 Texas Instruments Incorporated Dram cell and method
JPS63239973A (ja) * 1986-10-08 1988-10-05 テキサス　インスツルメンツ　インコーポレイテツド 集積回路およびその製造方法
US5017504A (en) * 1986-12-01 1991-05-21 Mitsubishi Denki Kabushiki Kaisha Vertical type MOS transistor and method of formation thereof
JPS63198323A (ja) 1987-02-13 1988-08-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE68926793T2 (de) * 1988-03-15 1997-01-09 Toshiba Kawasaki Kk Dynamischer RAM
US5272367A (en) 1988-05-02 1993-12-21 Micron Technology, Inc. Fabrication of complementary n-channel and p-channel circuits (ICs) useful in the manufacture of dynamic random access memories (drams)
JPH07105477B2 (ja) * 1988-05-28 1995-11-13 富士通株式会社 半導体装置及びその製造方法
US4926224A (en) * 1988-06-03 1990-05-15 Texas Instruments Incorporated Crosspoint dynamic ram cell for folded bitline array
US4896293A (en) * 1988-06-09 1990-01-23 Texas Instruments Incorporated Dynamic ram cell with isolated trench capacitors
US4958318A (en) * 1988-07-08 1990-09-18 Eliyahou Harari Sidewall capacitor DRAM cell
US4920065A (en) * 1988-10-31 1990-04-24 International Business Machines Corporation Method of making ultra dense dram cells
US5021355A (en) * 1989-05-22 1991-06-04 International Business Machines Corporation Method of fabricating cross-point lightly-doped drain-source trench transistor
US5028977A (en) * 1989-06-16 1991-07-02 Massachusetts Institute Of Technology Merged bipolar and insulated gate transistors
US5192704A (en) * 1989-06-30 1993-03-09 Texas Instruments Incorporated Method and apparatus for a filament channel pass gate ferroelectric capacitor memory cell
US5316962A (en) 1989-08-15 1994-05-31 Matsushita Electric Industrial Co., Ltd. Method of producing a semiconductor device having trench capacitors and vertical switching transistors
US5006909A (en) * 1989-10-30 1991-04-09 Motorola, Inc. Dram with a vertical capacitor and transistor
US5241211A (en) * 1989-12-20 1993-08-31 Nec Corporation Semiconductor device
US5010386A (en) * 1989-12-26 1991-04-23 Texas Instruments Incorporated Insulator separated vertical CMOS
JPH04212450A (ja) * 1990-04-11 1992-08-04 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
JPH0414868A (ja) * 1990-05-09 1992-01-20 Hitachi Ltd 半導体記憶装置とその製造方法
US4987089A (en) * 1990-07-23 1991-01-22 Micron Technology, Inc. BiCMOS process and process for forming bipolar transistors on wafers also containing FETs
US5037773A (en) * 1990-11-08 1991-08-06 Micron Technology, Inc. Stacked capacitor doping technique making use of rugged polysilicon
US5053351A (en) * 1991-03-19 1991-10-01 Micron Technology, Inc. Method of making stacked E-cell capacitor DRAM cell
US5229647A (en) * 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
US5122848A (en) * 1991-04-08 1992-06-16 Micron Technology, Inc. Insulated-gate vertical field-effect transistor with high current drive and minimum overlap capacitance
US5223081A (en) * 1991-07-03 1993-06-29 Doan Trung T Method for roughening a silicon or polysilicon surface for a semiconductor substrate
US5110752A (en) * 1991-07-10 1992-05-05 Industrial Technology Research Institute Roughened polysilicon surface capacitor electrode plate for high denity dram
US5202278A (en) * 1991-09-10 1993-04-13 Micron Technology, Inc. Method of forming a capacitor in semiconductor wafer processing
US5156987A (en) * 1991-12-18 1992-10-20 Micron Technology, Inc. High performance thin film transistor (TFT) by solid phase epitaxial regrowth
US5467305A (en) * 1992-03-12 1995-11-14 International Business Machines Corporation Three-dimensional direct-write EEPROM arrays and fabrication methods
US5365477A (en) 1992-06-16 1994-11-15 The United States Of America As Represented By The Secretary Of The Navy Dynamic random access memory device
US5254499A (en) 1992-07-14 1993-10-19 Micron Technology, Inc. Method of depositing high density titanium nitride films on semiconductor wafers
US5320880A (en) 1992-10-20 1994-06-14 Micron Technology, Inc. Method of providing a silicon film having a roughened outer surface
US5379255A (en) 1992-12-14 1995-01-03 Texas Instruments Incorporated Three dimensional famos memory devices and methods of fabricating
US5266514A (en) 1992-12-21 1993-11-30 Industrial Technology Research Institute Method for producing a roughened surface capacitor
US5616934A (en) 1993-05-12 1997-04-01 Micron Technology, Inc. Fully planarized thin film transistor (TFT) and process to fabricate same
JPH07130871A (ja) 1993-06-28 1995-05-19 Toshiba Corp 半導体記憶装置
US5392245A (en) 1993-08-13 1995-02-21 Micron Technology, Inc. Redundancy elements using thin film transistors (TFTs)
JP2605594B2 (ja) 1993-09-03 1997-04-30 日本電気株式会社 半導体装置の製造方法
US5382540A (en) 1993-09-20 1995-01-17 Motorola, Inc. Process for forming an electrically programmable read-only memory cell
US5449433A (en) 1994-02-14 1995-09-12 Micron Semiconductor, Inc. Use of a high density plasma source having an electrostatic shield for anisotropic polysilicon etching over topography
KR960016773B1 (en) 1994-03-28 1996-12-20 Samsung Electronics Co Ltd Buried bit line and cylindrical gate cell and forming method thereof
US5460988A (en) * 1994-04-25 1995-10-24 United Microelectronics Corporation Process for high density flash EPROM cell
US5414287A (en) 1994-04-25 1995-05-09 United Microelectronics Corporation Process for high density split-gate memory cell for flash or EPROM
US5495441A (en) 1994-05-18 1996-02-27 United Microelectronics Corporation Split-gate flash memory cell
US5432739A (en) 1994-06-17 1995-07-11 Philips Electronics North America Corporation Non-volatile sidewall memory cell method of fabricating same
KR100193102B1 (ko) * 1994-08-25 1999-06-15 무명씨 반도체 장치 및 그 제조방법
US5705415A (en) 1994-10-04 1998-01-06 Motorola, Inc. Process for forming an electrically programmable read-only memory cell
JP2658910B2 (ja) 1994-10-28 1997-09-30 日本電気株式会社 フラッシュメモリ装置およびその製造方法
US5508542A (en) 1994-10-28 1996-04-16 International Business Machines Corporation Porous silicon trench and capacitor structures
US5444013A (en) 1994-11-02 1995-08-22 Micron Technology, Inc. Method of forming a capacitor
US6252267B1 (en) 1994-12-28 2001-06-26 International Business Machines Corporation Five square folded-bitline DRAM cell
JP3549602B2 (ja) 1995-01-12 2004-08-04 株式会社ルネサステクノロジ 半導体記憶装置
US5523261A (en) 1995-02-28 1996-06-04 Micron Technology, Inc. Method of cleaning high density inductively coupled plasma chamber using capacitive coupling
JP2692639B2 (ja) 1995-03-10 1997-12-17 日本電気株式会社 不揮発性半導体記憶装置の製造方法
KR0165398B1 (ko) * 1995-05-26 1998-12-15 윤종용 버티칼 트랜지스터의 제조방법
US5636170A (en) 1995-11-13 1997-06-03 Micron Technology, Inc. Low voltage dynamic memory
US5640342A (en) 1995-11-20 1997-06-17 Micron Technology, Inc. Structure for cross coupled thin film transistors and static random access memory cell
TW326553B (en) 1996-01-22 1998-02-11 Handotai Energy Kenkyusho Kk Semiconductor device and method of fabricating same
TW312852B (en) 1996-06-08 1997-08-11 United Microelectronics Corp Manufacturing method of flash memory
US5691230A (en) 1996-09-04 1997-11-25 Micron Technology, Inc. Technique for producing small islands of silicon on insulator
DE19640235C2 (de) * 1996-09-30 2001-10-25 Infineon Technologies Ag Halbleiter-Festwertspeicher mit in Grabenseitenwänden vertikal verlaufenden Transistoren und Verfahren zu seiner Herstellung
US5885864A (en) 1996-10-24 1999-03-23 Micron Technology, Inc. Method for forming compact memory cell using vertical devices
US5929477A (en) 1997-01-22 1999-07-27 International Business Machines Corporation Self-aligned diffused source vertical transistors with stack capacitors in a 4F-square memory cell array
US5990509A (en) 1997-01-22 1999-11-23 International Business Machines Corporation 2F-square memory cell for gigabit memory applications
US5874760A (en) * 1997-01-22 1999-02-23 International Business Machines Corporation 4F-square memory cell having vertical floating-gate transistors with self-aligned shallow trench isolation
US6034389A (en) 1997-01-22 2000-03-07 International Business Machines Corporation Self-aligned diffused source vertical transistors with deep trench capacitors in a 4F-square memory cell array
US5909618A (en) * 1997-07-08 1999-06-01 Micron Technology, Inc. Method of making memory cell with vertical transistor and buried word and body lines
US6150687A (en) 1997-07-08 2000-11-21 Micron Technology, Inc. Memory cell having a vertical transistor with buried source/drain and dual gates
US6072209A (en) 1997-07-08 2000-06-06 Micro Technology, Inc. Four F2 folded bit line DRAM cell structure having buried bit and word lines
US5936274A (en) 1997-07-08 1999-08-10 Micron Technology, Inc. High density flash memory
US5973356A (en) 1997-07-08 1999-10-26 Micron Technology, Inc. Ultra high density flash memory
US5973352A (en) * 1997-08-20 1999-10-26 Micron Technology, Inc. Ultra high density flash memory having vertically stacked devices
US6066869A (en) * 1997-10-06 2000-05-23 Micron Technology, Inc. Circuit and method for a folded bit line memory cell with vertical transistor and trench capacitor
US5907170A (en) * 1997-10-06 1999-05-25 Micron Technology, Inc. Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor
US5952039A (en) 1997-11-04 1999-09-14 United Microelectronics Corp. Method for manufacturing DRAM capacitor
US5991225A (en) 1998-02-27 1999-11-23 Micron Technology, Inc. Programmable memory address decode array with vertical transistors
US6083793A (en) 1998-02-27 2000-07-04 Texas Instruments - Acer Incorporated Method to manufacture nonvolatile memories with a trench-pillar cell structure for high capacitive coupling ratio
US6124729A (en) 1998-02-27 2000-09-26 Micron Technology, Inc. Field programmable logic arrays with vertical transistors
US6087222A (en) * 1998-03-05 2000-07-11 Taiwan Semiconductor Manufacturing Company Method of manufacture of vertical split gate flash memory device
US6225158B1 (en) 1998-05-28 2001-05-01 International Business Machines Corporation Trench storage dynamic random access memory cell with vertical transfer device
US6026019A (en) 1998-06-19 2000-02-15 International Business Machines Corporation Two square NVRAM cell
US6208164B1 (en) 1998-08-04 2001-03-27 Micron Technology, Inc. Programmable logic array with vertical transistors
US6134175A (en) 1998-08-04 2000-10-17 Micron Technology, Inc. Memory address decode array with vertical transistors
KR20000045305A (ko) 1998-12-30 2000-07-15 김영환 완전 공핍형 에스·오·아이 소자 및 그 제조방법
US6222788B1 (en) 2000-05-30 2001-04-24 Micron Technology, Inc. Vertical gate transistors in pass transistor logic decode circuits
US6219299B1 (en) 2000-05-31 2001-04-17 Micron Technology, Inc. Programmable memory decode circuits with transistors with vertical gates
US6403494B1 (en) 2000-08-14 2002-06-11 Taiwan Semiconductor Manufacturing Company Method of forming a floating gate self-aligned to STI on EEPROM
US6437389B1 (en) * 2000-08-22 2002-08-20 Micron Technology, Inc. Vertical gate transistors in pass transistor programmable logic arrays
US6380765B1 (en) 2000-08-29 2002-04-30 Micron Technology, Inc. Double pass transistor logic with vertical gate transistors
US6448601B1 (en) 2001-02-09 2002-09-10 Micron Technology, Inc. Memory address and decode circuits with ultra thin body transistors
US6424001B1 (en) * 2001-02-09 2002-07-23 Micron Technology, Inc. Flash memory with ultra thin vertical body transistors
US6566682B2 (en) * 2001-02-09 2003-05-20 Micron Technology, Inc. Programmable memory address and decode circuits with ultra thin vertical body transistors
US6496034B2 (en) 2001-02-09 2002-12-17 Micron Technology, Inc. Programmable logic arrays with ultra thin body transistors
US6377070B1 (en) * 2001-02-09 2002-04-23 Micron Technology, Inc. In-service programmable logic arrays with ultra thin vertical body transistors
TW546778B (en) * 2001-04-20 2003-08-11 Koninkl Philips Electronics Nv Two-transistor flash cell
US6800899B2 (en) * 2001-08-30 2004-10-05 Micron Technology, Inc. Vertical transistors, electrical devices containing a vertical transistor, and computer systems containing a vertical transistor
US6680508B1 (en) * 2002-08-28 2004-01-20 Micron Technology, Inc. Vertical floating gate transistor
US7224024B2 (en) * 2002-08-29 2007-05-29 Micron Technology, Inc. Single transistor vertical memory gain cell

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108028255A (zh) * 2015-10-30 2018-05-11 桑迪士克科技有限责任公司 用于三维存储器的具有单晶硅的选择栅极晶体管
CN108028255B (zh) * 2015-10-30 2022-03-15 桑迪士克科技有限责任公司 用于三维存储器的具有单晶硅的选择栅极晶体管

Also Published As

Publication number Publication date
JP2004527904A (ja) 2004-09-09
KR100568645B1 (ko) 2006-04-07
US6424001B1 (en) 2002-07-23
US6881627B2 (en) 2005-04-19
US20020137271A1 (en) 2002-09-26
CN100365768C (zh) 2008-01-30
US6639268B2 (en) 2003-10-28
KR100556643B1 (ko) 2006-03-03
US20020109163A1 (en) 2002-08-15
EP1364393A1 (en) 2003-11-26
EP1364393A4 (en) 2006-06-07
KR20060015355A (ko) 2006-02-16
KR20030078076A (ko) 2003-10-04
WO2002065522A1 (en) 2002-08-22
US20030008461A1 (en) 2003-01-09

Similar Documents

Publication Publication Date Title
CN100365768C (zh) 带有超薄垂直体晶体管的快速存储器
CN100492644C (zh) 具有纵向超薄体晶体管的折叠位线动态随机存取存储器及其制造方法
CN100350613C (zh) 具有垂直超薄体晶体管的可编程存储器的寻址和译码器电路
JP4399258B2 (ja) 超薄垂直ボデイトランジスタを有するオープンビットラインｄｒａｍ
US7626219B2 (en) Surround gate access transistors with grown ultra-thin bodies
US9087730B2 (en) DRAM with nanofin transistors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20080130

CX01 Expiry of patent term