CN1484251A - 带由分离读写信号驱动逻辑行解码器电路的边读边写闪存 - Google Patents

带由分离读写信号驱动逻辑行解码器电路的边读边写闪存 Download PDF

Info

Publication number
CN1484251A
CN1484251A CNA031540384A CN03154038A CN1484251A CN 1484251 A CN1484251 A CN 1484251A CN A031540384 A CNA031540384 A CN A031540384A CN 03154038 A CN03154038 A CN 03154038A CN 1484251 A CN1484251 A CN 1484251A
Authority
CN
China
Prior art keywords
flash memory
row decoder
read
decoder circuit
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031540384A
Other languages
English (en)
Other versions
CN100520974C (zh
Inventor
南佳杓
李昇根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1484251A publication Critical patent/CN1484251A/zh
Application granted granted Critical
Publication of CN100520974C publication Critical patent/CN100520974C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/22—Nonvolatile memory in which reading can be carried out from one memory bank or array whilst a word or sector in another bank or array is being erased or programmed simultaneously

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Abstract

闪存装置能包括本地行解码器电路，其配置为响应从本地行解码器电路外部提供到该本地行解码器电路的分开的读和写控制信号来驱动耦合到闪存的存储体的字线。所以，多重本地行解码器电路能被向其提供分开的读和写控制信号的单个全局行解码器电路所控制。通过将用于解码地址的组合逻辑电路置于全局行解码器电路而非本地行解码器电路中，可以减少本地行解码器电路的体积，从而减小了闪存装置的体积。例如，根据本发明的一些实施例，用于地址解码的与非逻辑电路定位于全局行解码器电路中，因此，允许减少分配给本地行解码器电路的区域。而且，由于在闪存装置中可以由许多本地行解码器电路实现，所以闪存装置的总体积可以减小。

Description

带由分离读写信号驱动逻辑行解码器电路的边读边写闪存
优先权
本发明于2002年8月14日在韩国知识产权局提交，其申请号为2002-0048045的优先权，在这里引用本发明的所有内容作为参考。
技术领域
本发明涉及存储器装置，尤其涉及不易失存储器装置。
背景技术
快闪可擦除可编程只读存储器(Flash EPROM)装置通常称作闪存装置，该闪存装置典型地包括至少一个由闪存单元的行和列组成的存储器阵列。该阵列典型地划分为若干个块，每个块进而划分为若干个扇区。根据施加在闪存装置上的地址，行解码器和列解码器用来选择存储器单元的单个行和至少一列。传感放大器耦合到对应于存储器单元的列的列线来放大在寻址后的列线上的电压电平，该已寻址的列线对应于存储在已寻址的闪存单元中的数据值。已知的阵列和行/列解码器的特殊实现将不在这里进一步讨论。
闪存装置能够典型地执行写操作，通过写操作，数据能够被“写到”(即，编程序到存储器单元或从存储器单元擦除)存储器单元，该存储器单元是由在闪存装置的写操作期间施加在行/列解码器上的写地址选择的。读操作能够用来检索以前写到存储器单元的数据，该存储单元是由在闪存装置的读操作期间施加在行/列解码器上的读地址选择的。
由于在闪存装置中执行写操作比读操作典型地用去较多的时间，所以闪存装置已作为多存储体结构实现，以便在另一个存储体中进行写操作的同时能够在另一存储体中进行读操作，这样对非多存储体结构提供了性能上的改善。这种类型的多存储体结构有时称作“边读边写”(“read-while-write”)。
图1是图解说明传统的具有“边读边写”能力的多存储体闪存装置100的框图。具体地讲，所述闪存装置100包括闪存的多个存储体110A-110C，其中每一个存储体划分为多个扇区。例如，存储体110A划分为扇区115a-e，存储体110B划分为扇区115f-j，以及存储体110C划分为扇区115k-o。闪存装置100的每个扇区115有相关的本地解码电路105。每个本地解码电路105通过能够用来访问位于扇区115内的存储单元的多个字线耦合到相关的扇区115。
本地解码器电路105响应提供到它的地址信号而被激活，该地址信号表明存储器中的哪一个存储单元将被访问。例如，提供到本地解码器电路105的地址信号能够表明在存储器读或写操作期间将访问存储体110A-110C中的哪一个、扇区115a-o中的哪一个和对应于被地址信号识别的存储器单元的多个字线中的哪一个。如上面所讨论的，多存储体装置100能够在存储体之一中执行读或写操作，同时在另一个存储体中执行另一个读或写的操作。例如，在扇区115a中可以对存储单元执行写操作，同时在扇区115o中执行读操作。
图2是图解说明图1示出的本地解码器电路105的示意图。本地解码器电路105包括组合逻辑电路210，该组合逻辑电路210进而包括与非门201，该与非门201接收所选的、表明在读或写操作期间将访问哪一个存储单元的地址信号。这有时称作“解码地址”。
如果提供给组合逻辑电路210的地址信号对包括在与本地解码器电路105有关的扇区中的存储单元执行解码，当确认选择信号时，将拉低耦合到字线驱动电路220的字线驱动信号WL DRV。所述字线驱动器电路220使基于多个字线选择信号PWL<7:0>的字线WL<7:0>之一激活。在存储器复位操作前或后能够用解码器允许信号对字线驱动信号提供电源电压VPX。
能够用地址信号向本地解码器电路105提供字线选择信号PWL<7:0>，其中使字线选择信号PWL<7:0>之一激活，并且使其余的字线选择信号PWL<7:0>去活。对应于激活的字线选择信号PWL<7:0>的字线驱动器电路220的一部分使耦合到该驱动电路的字线WL<7:0>激活。本地解码器电路105也包括复位电路230，该复位电路230能够确保其余的字线WL(即，没选择的字线)保持在关断状态。因此，能够对地址存储单元进行读或写操作。
闪存装置的地址解码也在由Ha申请的美国专利号6,064,623、由Akaogi等人申请的美国专利号6,240,040和由Chen等人申请的美国专利号6,256,262中讨论，因此，这些公开在此全部作为参考。
发明内容
根据本发明的实施例，提供具有本地行解码器电路的多存储体闪存装置，向该本地行解码器电路提供分开的读和写控制线。根据这些实施例，闪存装置能够包括本地行解码器电路，其配置为响应从本地行解码器电路外部提供到该本地行解码器电路的分开的读和写控制信号来驱动耦合到闪存的存储体的字线。所以，向每个本地行解码器电路提供分开的读和写控制信号的单个全局行解码器电路能够控制若干个本地行解码器电路。通过将用于解码地址的组合逻辑电路置于全局行解码器电路而非本地行解码器电路中，本地行解码器电路可以缩小体积，所以，进而允许缩小闪存装置的体积。例如，根据本发明的一些实施例，用于地址解码的与非逻辑电路位于全局行解码器电路中，所以，允许减少分配给本地行解码器电路的区域。而且，由于可以有多个本地行解码器电路在闪存装置中执行，所以闪存装置的总体积可以减小。
根据本发明的一些实施例，闪存装置包括全局行解码器电路，其经由分开的读和写控制信号耦合到本地行解码器电路，并且被配置以基于提供到全局行解码器电路的地址，来激活分开的读和写控制信号，所述全局行解码器电路指向与用字线能够访问的地址相关的存储器单元。
根据本发明的一些实施例，闪存能够包括第二本地行解码器电路，其被配置为经由与第一字线分开的第二字线来驱动闪存的第二存储体，该第二存储体与第一存储体分开，其中第二本地行解码器电路通过分开的读和写控制信号耦合到全局解码器电路。
根据本发明的一些实施例，将全局行解码器电路配置为用分开的读和写控制信号激活第一和第二本地行解码器电路。根据本发明的一些实施例，本地行解码器电路和全局行解码器电路在闪存内是隔开的。
根据本发明的一些实施例，全局行解码器电路能够包括读地址解码器电路，将其配置为基于提供到该读地址解码器电路的读地址来激活耦合到分开的第一和第二存储体的读控制信号；和写地址解码器电路，将其配置为基于提供到该读地址解码器电路的写地址来激活耦合到分开的第一和第二存储体的写控制信号。
根据本发明的一些实施例，本地行解码器电路能够包括第一和第二存储体选择电路，将其配置为向耦合到存储体内的扇区的多个字线驱动器传输分开的读和写控制信号。根据本发明的一些实施例，第一和第二存储体选择电路能够包括至少一个第一和第二晶体管的推拉输出电路配置，其中第一和第二晶体管响应至少一个选择信号从而导通，来向与扇区相关的多个字线驱动器传输分开的读和写控制信号中至少一个，所述选择信号表明本地行解码器电路耦合到包括对应于提供到全局解码器电路的读或写地址的存储器位置的存储体。
根据本发明的一些实施例，第一和第二存储体选择电路能够包括至少一个传输晶体管，将该传输晶体管配置响应至少一个存储体选择信号，以向多个字线驱动器传输分开的读和写控制信号中至少一个，所述存储体选择信号表明耦合到本地行解码器电路的存储体包括对应于提供给闪存的地址的存储器位置。
根据本发明的一些实施例，全局解码器电路能够包括用来提供分开的读和写控制信号的第一和第二与非组合逻辑电路或第一和第二或非组合逻辑电路。根据本发明的一些实施例，分别响应读操作的读地址或写操作的写地址，将第一和第二与非组合逻辑电路或第一和第二或非组合逻辑电路的配置激活。
根据本发明的一些实施例，闪存装置进而能够包括闪存的第二存储体，其被配置为在进行写操作的同时经由第二本地行解码器电路来执行对第二存储体寻址并对其进行读操作。根据本发明的一些实施例，闪存具有边读边写的能力，所述能力包括经由第一本地行解码器电路在闪存的第一存储体中执行写操作，同时经由另一个本地行解码器电路在闪存的第二存储体中执行读操作。
根据本发明的一些实施例，闪存具有边读边写的能力，所述能力包括在存储体的第一扇区中执行第一读或写操作，同时经由另一个本地行解码器电路在存储体的与第一扇区分开的第二扇区中执行第二读和写操作。
附图说明
图1是图解说明传统的具有“边读边写”能力的多存储体闪存装置的框图；
图2是图解说明图1示出的传统的行解码器电路的示意图；
图3是根据本发明图解说明多存储体闪存装置的实施例的框图；
图4是根据本发明图解说明全局行解码器电路的实施例的示意图；
图5是根据本发明图解说明本地行解码器电路的实施例的示意图；
图6是根据本发明图解说明本地行解码器电路的实施例的示意图。
具体实施方式
下文中将参考附图较完整地描述本发明，其中示出本发明的实施例。然而，本发明可以以不同的形式实施，以及应该不限于以下的实施例。相反，提供这些实施例，以便本公开将是全面和完整的，以及向本领域的技术人员完全地传递本发明的范围。在全文相同的号码表示相同的单元。
应当理解，尽管术语第一和第二用在此处来描述各种单元，但是这些单元不限于这些术语。例如，这些术语用来从一个单元区分另一个单元。这样，在下面讨论的第一单元能够称作第二单元，同样，不偏离本公开的内容第二单元可以称作第一单元。
也应当理解，当诸如电路单元涉及“耦合”到另外的元件时，指能够直接地耦合到其它的元件，或者也可以表示插入单元。用在此处的术语是仅仅为了描述特殊的实施例，并非为了限制本发明。依照用在本发明的说明和附加的权利要求中的单数形式“a”、“an”和“the”也意指包括复数形式，除非上下文清楚地表示。否则，除非被定义，所有用在此处的术语具有它们的普遍意义，或在用技术和科学的术语的情况下，具有本发明所属领域的普通技术人员普遍理解的意义。
能够根据本发明的实施例提供本地行解码器电路，配置该本地行解码器电路来驱动与闪存装置相关的扇区的字线。所述本地行解码器电路能够被分开的读和写控制信号激活，该读和写控制信号从本地行解码器电路外部提供，例如来自全局行解码器电路。所以，多重本地行解码器电路能够被单个全局行解码器电路控制，该全局行解码器电路在它的控制下向每个本地行解码器电路提供分开的读和写控制信号。通过将用于解码地址的组合逻辑电路置于全局行解码器电路中，而非本地行解码器电路中，所述本地行解码器电路能够占有较少的空间，因此，进而允许减少闪存装置的体积。
图3是根据本发明图解说明的具有边读边写能力的多存储体闪存装置的实施例的框图。多存储体闪存装置300包括多个存储体301A-301C，其被组织作为扇区。具体地讲，定义存储体301A-301C中的每一个，使之分别地包括扇区315a-e、315f-j和315k-o。存储体的每个扇区通过耦合到扇区内的存储器单元的多个字线耦合到相关的本地行解码器电路305。例如，如图3所示，本地行解码器电路305通过多个字线318耦合到扇区315a。
被选择的多个本地行解码器电路305通过分开的读和写控制线路耦合到多个全局行解码器电路310，该读和写控制线路向该被选择的多个本地行解码器电路305传送全局读和写控制信号。在全局行解码器电路310控制下操作的扇区(经由耦合到那的相应的本地行解码器电路)被组织成为闪存的各个存储体的MAT部分。
当全局读和写控制信号被激活时，将在至少一个扇区中执行读或写操作，所选择的本地行解码器电路305耦合到该扇区。所以，本地行解码器电路305在全局行解码器电路310的控制下进行操作。例如，通过确保将全局写控制信号施加到耦合到全局写控制线的所有的本地行解码器电路305，并在全局行解码器电路310的控制下，经由本地行解码器电路305执行寻址到扇区315a中的写操作。然而，由于提供用于写操作的地址信号与位于扇区315f或315k内的存储器单元相符合，所以在这些扇区中将不执行写操作。因此，例如，当在全局行解码器电路的控制下对位于闪存的扇区中的存储器单元执行写操作时，将在包括于与全局行解码器电路相关的MAT部分中的一个扇区中执行写操作。
可以理解，根据本发明的多存储体闪存装置有边读边写的能力，其中能够在闪存的MAT部分中的一个扇区中执行读操作，同时在同样的MAT部分内的另一个扇区中执行写操作。例如，根据图3，在全局行解码器电路310的控制下，读操作能够在扇区315a中执行，同时写操作在扇区315k中执行。进一步理解，多存储体闪存300的不同的MAT部分能够相互独立的操作。例如，能够在包括于第一MAT部分的扇区中执行写操作，同时在包括于闪存装置的第二MAT部分的扇区中执行第二写操作。也可理解，图3图解说明了可变数量的N个闪存的存储体。多个存储体能够进而组织成为可变数量的m个MAT部分。存储体的m个MAT部分中的每一个具有相关的全局行解码器电路310，该全局行解码器电路310控制与包括在m个MAT部分的每个扇区有关的本地行解码器电路305的操作。
图4是根据本发明图解说明的包括在全局行解码器电路中的组合逻辑电路的实施例的示意图。尤其，全局行解码器电路400包括分别地产生分开的读和写控制信号的分开的组合逻辑电路410和420。所述组合逻辑电路410对选择的读地址信号响应以向在全局行解码器电路400控制下操作的本地行解码器电路提供全局读控制信号。所述组合逻辑电路420对选择的写地址信号响应以向在全局行解码器电路400控制下操作的本地行解码器电路提供全局写控制信号。
可以理解，所选择的读和写地址信号能够基于多存储体闪存装置的地址映射来选择。尤其，如图3所示，每个全局行解码器电路310接收读和写地址信号，并且被配置来确定提供到该全局行解码器电路310的地址信号是否对应于存储器的位置，该存储器耦合到在全局行解码器电路310控制下操作的本地行解码器电路305。此外，选择性地向包括在其余的全局行解码器电路中的组合逻辑电路提供读和写地址信号，该读和写地址信号随经由其余的全局行解码器电路将访问的闪存装置的扇区的不同而不同。根据本发明的一些实施例，所述组合逻辑电路能够是如图4中的与非逻辑电路(或门)。根据本发明的其余实施例，所述组合逻辑电路能够是逻辑的或非门。也可以使用其它类型的组合逻辑电路。
图5是根据本发明图解说明的存储体选择电路的实施例的示意图。尤其，存储体选择电路510包括传输晶体管(pass transistor)512和513，所述传输晶体管分别对分开的读和写存储体选择信号响应而被导通(即，闭合)。所述传输晶体管512和513能够闭合来向字线驱动器线路分别地传输作为字线驱动器信号WL DRV的全局读和写控制信号GWL R和GWL W。根据图5，对处于高电平的解码器允许信号的响应能够使晶体管511不导通(即，关断)以从电源电压VPX来缓冲字线驱动器信号WL DRV。否则，电源电压VPX能够用来提供存储器操作前和后的字线驱动器线路的初始电压。
向字线驱动器电路520提供分开的读和写控制信号，该字线驱动器电路520使所选择的字线WL能够耦合到与本地行解码器电路相关的扇区。所述字线驱动器电路520进而包括多个部分，其中每个部分驱动字线中的一个，该字线耦合到扇区中存储单元。每个部分包括由上和下晶体管构成的推拉输出电路配置，用于驱动相关的字线WL。基于一组字线选择信号来选择被字线驱动器电路520驱动的所述字线WL，将该字线选择信号提供给字线驱动器电路520的每个部分。复位电路530耦合到被字线驱动器电路520的部分所驱动的每个字线WL，并且在存储器操作前和后基于字线复位信号来操作以对每个字线WL上的电压进行复位，根据本发明的一些实施例，所述字线复位信号是字线选择信号的反向形式(inverted form)。
字线选择信号表明包括在字线驱动器电路520的部分中的哪个推拉输出电路将驱动相关的字线WL。例如，包括在字线驱动器电路520中的每个推拉输出电路接收由存储体选择电路510提供的读和写控制信号。所述读和写控制信号引起推拉输出电路中的每个上部晶体管导通，所以，向相关的字线WL传输各个字线选择信号PWL，该字线选择信号PWL耦合到推拉输出电路。因此，每个推拉输出电路在推拉输出电路的输出端向字线WL传输相关的字线选择信号以激活被字线选择信号选择的字线。
可以理解，尽管以上讨论通常涉及字线、字线选择信号和字线复位信号，然而根据本发明的实施例可以利用多个这些信号。例如，根据本发明的一些实施例，八个字线选择信号耦合到每个部分。所以，这样的实施例能够利用八个字线选择信号和八个字线复位信号。在根据本发明的实施例中，能够使用其它数量的字线、字线选择信号和字线复位信号。
图6是根据本发明图解说明的本地解码器电路的实施例的电路图。更具体地讲，本地行解码器电路605包括用于向字线驱动器电路620提供每个分开的读和写控制信号的晶体管的推拉输出电路配置。推拉输出电路配置分别地包括在上和下晶体管612和613，以及在读操作期间响应读存储体选择信号，以向字线驱动器电路620传输读控制信号。所述晶体管的推拉输出电路配置614和615在写操作期间，响应引起晶体管614导通的写存储体选择信号，以向字线驱动器电路620传输写控制信号。如以上参考图4和图5所讨论的，字线驱动器电路620驱动被字线选择信号所选择的字线WL。本地行解码器电路600还包括复位电路630，该复位电路630能够用来响应字线复位信号对每个字线WL进行复位，根据本发明的一些实施例，所述字线复位信号是字线选择信号的反向形式。
如上所讨论的，根据本发明的实施例能够提供不具有组合类型的逻辑电路的本地行解码器电路。而现有技术中组合逻辑电路的特征在于在本地行解码器电路中占据大的区域。用来提供地址解码的组合类型的逻辑电路却是包括在全局行解码器电路中，该全局行解码器电路利用为本地行解码器电路所提供的分开的读和写控制线，来控制选择的本地行解码器电路。因此，占据大的区域的组合类型的逻辑电路能够放置在全局行解码器电路中，该全局行解码器电路控制耦合到闪存的扇区的多重本地行解码器电路。
在不脱离本发明的精神和范围下，由本领域的普通技术人员可以做出许多替换和修改。所以，必须理解图解说明的实施例仅仅是为示例的目的阐明的，并且不应该按照所附的权利要求作为本发明的限止。所以，所附权利要求不仅包括字意上阐明的单元组合，而且所有等同的单元以同样方式执行同样功能并得到同样的结果。这样，将理解权利要求包括上面特别地描述和图解说明、同等的概念和具体体现本发明的基本概念。

Claims (28)

1.一种闪存包括：
本地行解码器电路，其配置为响应从本地行解码器电路外部提供到该本地行解码器电路的分开的读和写控制信号来驱动耦合到闪存的存储体的字线。
2.根据权利要求1所述的闪存，其中所述闪存支持边读边写的能力，其中在所述闪存的第一存储体中能够执行读操作，同时在闪存的第二存储体中执行写操作。
3.根据权利要求1所述的闪存，还包括：
全局行解码器电路，其经由分开的读和写控制信号耦合到本地行解码器电路，并且被配置以基于提供到全局行解码器电路的地址，来激活分开的读和写控制信号，所述全局行解码器电路指向与用字线能够访问的地址相关的存储器单元。
4.根据权利要求3所述的闪存，其中本地行解码器电路包括第一本地行解码器电路，存储体包括第一存储体，以及字线包括第一字线，所述闪存还包括：
第二本地行解码器电路，其被配置为经由与第一字线分开的第二字线来驱动闪存的第二存储体，该第二存储体与第一存储体分开，其中第二本地行解码器电路通过分开的读和写控制信号耦合到全局解码器电路。
5.根据权利要求4所述的闪存，其中将全局行解码器电路配置为用分开的读和写控制信号激活第一和第二本地行解码器电路。
6.根据权利要求3所述的闪存，其中本地行解码器电路和全局行解码器电路在闪存内是隔开的。
7.根据权利要求4所述的闪存，其中全局行解码器电路包括：
读地址解码器电路，将其配置为基于提供到该读地址解码器电路的读地址来激活耦合到分开的第一和第二存储体的读控制信号；和
写地址解码器电路，将其配置为基于提供到该读地址解码器电路的写地址来激活耦合到分开的第一和第二存储体的写控制信号。
8.根据权利要求3所述的闪存，其中本地行解码器电路包括第一和第二存储体选择电路，将其配置为向耦合到存储体内的扇区的多个字线驱动器传输分开的读和写控制信号。
9.根据权利要求8所述的闪存，其中第一和第二存储体选择电路包括至少一个第一和第二晶体管的推拉输出电路配置，其中第一和第二晶体管响应至少一个选择信号从而导通，来向与扇区相关的多个字线驱动器传输分开的读和写控制信号中至少一个，所述选择信号表明本地行解码器电路耦合到包括对应于提供到全局解码器电路的读或写地址的存储器位置的存储体。
10.根据权利要求8所述的闪存，其中第一和第二存储体选择电路包括至少一个传输晶体管，将该传输晶体管配置响应至少一个存储体选择信号，以向多个字线驱动器传输分开的读和写控制信号中至少一个，所述存储体选择信号表明耦合到本地行解码器电路的存储体包括对应于提供给闪存的地址的存储器位置。
11.根据权利要求3所述的闪存，其中全局行解码器电路的配置包括用来提供分开的读和写控制信号的第一和第二与非组合逻辑电路或第一和第二或非组合逻辑电路。
12.根据权利要求11所述的闪存，其中分别响应读操作的读地址或写操作的写地址，将第一和第二与非组合逻辑电路或第一和第二或非组合逻辑电路的配置激活。
13.根据权利要求1所述的闪存，其中闪存的存储体包括闪存的第一存储体，其被配置为经由本地行解码器电路来对第一存储体寻址并对其进行写操作，所述闪存还包括：
闪存的第二存储体，其被配置为在进行写操作的同时经由第二本地行解码器电路来执行对第二存储体寻址并对其进行读操作。
14.根据权利要求3所述的闪存，其中存储体包括第一存储体，其中闪存具有边读边写的能力，所述能力包括经由第一本地行解码器电路在闪存的第一存储体中执行写操作，同时经由另一个本地行解码器电路在闪存的第二存储体中执行读操作。
15.根据权利要求3所述的闪存，其中闪存具有边读边写的能力，所述能力包括在存储体的第一扇区中执行第一读或写操作，同时经由另一个本地行解码器电路在存储体的与第一扇区分开的第二扇区中执行第二读和写操作。
16.一种具有边读边写能力的闪存包括：
多个闪存的存储体；
多个本地行解码器电路，其被配置来驱动耦合到每个存储体中各个扇区的多个字线；
全局行解码器电路，其被配置来向多个本地行解码器电路中的每一个提供分开的写和读控制信号，以使读操作能够在多个存储体中的一个的第一扇区中进行，以及在读操作的同时，使写操作能够在多个存储体中的另一个的第二扇区中进行。
17.根据权利要求16所述的闪存，其中全局行解码器电路经由分开的读和写控制信号耦合到多个本地行解码器电路，并且被配置以基于提供给全局行解码器电路的读或写操作的地址，来确定是否激活分开的读和写控制信号。
18.根据权利要求16所述的闪存，其中在闪存内多个本地行解码器电路和全局行解码器电路被隔开。
19.根据权利要求17所述的闪存，其中全局行解码器电路包括：
读地址解码电路，将其配置为：基于提供到该读地址解码电路的读地址，来激活耦合到第一和第二分开的存储体的读控制信号；和
写地址解码电路，将其配置为：基于提供到该写地址解码电路的写地址，来激活耦合到第一和第二分开的存储体的写控制信号。
20.根据权利要求19所述的闪存，其中将所述读地址解码电路和所述写地址解码电路配置为同时处于激活状态。
21.根据权利要求16所述的闪存，其中本地行解码器电路包括第一和第二存储体选择电路，将该第一和第二存储体选择电路配置为：向耦合到存储体内扇区的多个字线驱动器传输分开的读和写信号。
22.根据权利要求21所述的闪存，其中第一和第二存储体选择电路包括：至少一个第一和第二晶体管的推拉输出电路配置，其中第一和第二晶体管响应至少一个选择信号从而导通，来向与扇区相关的多个字线驱动器传输分开的读和写控制信号中的至少一个，所述选择信号表明本地行解码电路耦合到包括对应于提供给全局解码器电路的读和写地址的存储器位置的存储体。
23.根据权利要求21所述的闪存，其中第一和第二存储体选择电路包括至少一个传输晶体管，将所述传输晶体管配置为响应至少一个存储体选择信号，来向多个字线驱动器传输分开的读和写控制信号中的至少一个，所述存储体选择信号表明耦合到本地行解码电路的存储体包括对应于提供给闪存的地址的存储器位置。
24.根据权利要求18所述的闪存，其中全局行解码器电路包括配置为用来提供分开的读和写控制信号的第一和第二与非组合逻辑电路或第一和第二或非组合逻辑电路。
25.根据权利要求24所述的闪存，其中将第一和第二与非组合逻辑电路或第一和第二或非组合逻辑电路配置为：分别响应对读操作的读地址或写操作的写地址，该组合逻辑电路被激活。
26.根据权利要求16所述的闪存，其中闪存的存储体包括闪存的第一存储体，将其配置以经由本地行解码器电路执行对第一存储体的寻址并对其进行写操作，所述闪存还包括：
闪存的第二存储体，将其配置以在写操作的同时通过第二本地行解码器来执行对第二存储体的寻址并且对其进行读操作。
27.根据权利要求17所述的闪存，其中存储体包括第一存储体，其中闪存具有边读边写的能力，所述能力包括经由第一本地行解码器电路在闪存的第一存储体中执行写操作，同时经由另外的本地行解码器电路在闪存的第二存储体中执行读操作的能力。
28.根据权利要求17所述的闪存，其中闪存具有边读边写的能力，所述能力包括在存储体的第一扇区中执行第一读或写操作，同时经由另外的本地行解码器电路在存储体的与第一扇区分开的第二扇区中执行第二读或写操作。
CNB031540384A 2002-08-14 2003-08-14 带由分离读写信号驱动逻辑行解码器电路的边读边写闪存 Expired - Lifetime CN100520974C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR48045/2002 2002-08-14
KR10-2002-0048045A KR100481857B1 (ko) 2002-08-14 2002-08-14 레이아웃 면적을 줄이고 뱅크 마다 독립적인 동작을수행할 수 있는 디코더를 갖는 플레쉬 메모리 장치
KR48045/02 2002-08-14

Publications (2)

Publication Number Publication Date
CN1484251A true CN1484251A (zh) 2004-03-24
CN100520974C CN100520974C (zh) 2009-07-29

Family

ID=30768216

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031540384A Expired - Lifetime CN100520974C (zh) 2002-08-14 2003-08-14 带由分离读写信号驱动逻辑行解码器电路的边读边写闪存

Country Status (5)

Country Link
US (1) US7079417B2 (zh)
EP (1) EP1389781A3 (zh)
JP (1) JP4452463B2 (zh)
KR (1) KR100481857B1 (zh)
CN (1) CN100520974C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100593820C (zh) * 2004-10-07 2010-03-10 三星电子株式会社 非易失性存储设备中使用的行解码器电路
CN101174460B (zh) * 2006-11-02 2012-05-30 三星电子株式会社 使用电平移动的非易失性存储设备的解码器及解码方法
CN104299638B (zh) * 2005-10-31 2018-02-09 赛普拉斯半导体公司 配置在存储库及扇区内且与解码器相关联的存储器阵列
CN110827903A (zh) * 2018-11-22 2020-02-21 武汉新芯集成电路制造有限公司 本地x解码器及存储系统

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100622349B1 (ko) * 2004-08-04 2006-09-14 삼성전자주식회사 불량 블록 관리 기능을 가지는 플레시 메모리 장치 및플레시 메모리 장치의 불량 블록 관리 방법.
KR100664866B1 (ko) * 2005-04-26 2007-01-03 매그나칩 반도체 유한회사 어드레스 디코더 회로
US7242623B2 (en) 2005-07-12 2007-07-10 Infineon Technologies Flash Gmbh & Co. Kg Non-volatile memory cell device, programming element and method for programming data into a plurality of non-volatile memory cells
US20070165479A1 (en) * 2006-01-17 2007-07-19 Norbert Rehm Local wordline driver scheme to avoid fails due to floating wordline in a segmented wordline driver scheme
KR100704039B1 (ko) * 2006-01-20 2007-04-04 삼성전자주식회사 디코딩 신호가 워드라인 방향으로 버싱되는 반도체 메모리장치
KR101494333B1 (ko) * 2006-07-31 2015-02-17 쌘디스크 3디 엘엘씨 메모리 어레이 블록 선택을 위하여 두 개의 데이터 버스를 통합한 메모리 어레이용 방법과 장치
US7499366B2 (en) 2006-07-31 2009-03-03 Sandisk 3D Llc Method for using dual data-dependent busses for coupling read/write circuits to a memory array
US7596050B2 (en) * 2006-07-31 2009-09-29 Sandisk 3D Llc Method for using a hierarchical bit line bias bus for block selectable memory array
US7570523B2 (en) * 2006-07-31 2009-08-04 Sandisk 3D Llc Method for using two data busses for memory array block selection
US7463536B2 (en) * 2006-07-31 2008-12-09 Sandisk 3D Llc Memory array incorporating two data busses for memory array block selection
US8279704B2 (en) 2006-07-31 2012-10-02 Sandisk 3D Llc Decoder circuitry providing forward and reverse modes of memory array operation and method for biasing same
US7633828B2 (en) * 2006-07-31 2009-12-15 Sandisk 3D Llc Hierarchical bit line bias bus for block selectable memory array
KR100915815B1 (ko) * 2007-09-13 2009-09-07 주식회사 하이닉스반도체 복수의 로우 디코더를 공유하는 제어 블록을 갖는 반도체메모리 장치
US7672163B2 (en) * 2007-09-14 2010-03-02 Sandisk Corporation Control gate line architecture
JP2009272000A (ja) * 2008-05-07 2009-11-19 Toshiba Microelectronics Corp 不揮発性半導体記憶装置およびそのテスト方法
KR101360812B1 (ko) * 2008-06-05 2014-02-11 삼성전자주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
TWI393141B (zh) * 2008-09-03 2013-04-11 Elan Microelectronics Corp A column decoder that can be used to speed up the read speed in a number of programmable flash memories
KR20100040580A (ko) 2008-10-10 2010-04-20 성균관대학교산학협력단 적층 메모리 소자
US20100114768A1 (en) 2008-10-31 2010-05-06 Wachovia Corporation Payment vehicle with on and off function
US10867298B1 (en) 2008-10-31 2020-12-15 Wells Fargo Bank, N.A. Payment vehicle with on and off function
US8189390B2 (en) * 2009-03-05 2012-05-29 Mosaid Technologies Incorporated NAND flash architecture with multi-level row decoding
US8645637B2 (en) * 2010-11-16 2014-02-04 Micron Technology, Inc. Interruption of write memory operations to provide faster read access in a serial interface memory
US8737137B1 (en) 2013-01-22 2014-05-27 Freescale Semiconductor, Inc. Flash memory with bias voltage for word line/row driver
US11429975B1 (en) 2015-03-27 2022-08-30 Wells Fargo Bank, N.A. Token management system
US11170364B1 (en) 2015-07-31 2021-11-09 Wells Fargo Bank, N.A. Connected payment card systems and methods
US11935020B1 (en) 2016-07-01 2024-03-19 Wells Fargo Bank, N.A. Control tower for prospective transactions
US11886611B1 (en) 2016-07-01 2024-01-30 Wells Fargo Bank, N.A. Control tower for virtual rewards currency
US11615402B1 (en) 2016-07-01 2023-03-28 Wells Fargo Bank, N.A. Access control tower
US11386223B1 (en) 2016-07-01 2022-07-12 Wells Fargo Bank, N.A. Access control tower
US10992679B1 (en) 2016-07-01 2021-04-27 Wells Fargo Bank, N.A. Access control tower
US11556936B1 (en) 2017-04-25 2023-01-17 Wells Fargo Bank, N.A. System and method for card control
US11062388B1 (en) 2017-07-06 2021-07-13 Wells Fargo Bank, N.A Data control tower
US11188887B1 (en) 2017-11-20 2021-11-30 Wells Fargo Bank, N.A. Systems and methods for payment information access management
US10992606B1 (en) 2020-09-04 2021-04-27 Wells Fargo Bank, N.A. Synchronous interfacing with unaffiliated networked systems to alter functionality of sets of electronic assets
US11546338B1 (en) 2021-01-05 2023-01-03 Wells Fargo Bank, N.A. Digital account controls portal and protocols for federated and non-federated systems and devices
DE102021107044A1 (de) 2021-03-10 2022-09-15 Elmos Semiconductor Se Sicherheitsrelevantes Rechnersystems mit einem Datenspeicher und einem Datenspeicher

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4620299A (en) 1985-03-04 1986-10-28 Motorola, Inc. Row decoder
US4661724A (en) 1985-05-06 1987-04-28 Motorola, Inc. Row decoder
JPS6366789A (ja) 1986-09-09 1988-03-25 Mitsubishi Electric Corp Ｃｍｏｓ行デコ−ダ回路
JP2525455B2 (ja) 1988-05-30 1996-08-21 富士通株式会社 半導体メモリ装置
JPH02218096A (ja) 1989-02-17 1990-08-30 Sharp Corp 半導体メモリの行選択回路
US5222040A (en) 1990-12-11 1993-06-22 Nexcom Technology, Inc. Single transistor eeprom memory cell
KR940005695B1 (ko) 1990-12-19 1994-06-22 삼성전자 주식회사 불휘발성 기억소자의 로우 디코더 회로
JPH04222998A (ja) 1990-12-25 1992-08-12 Nec Corp 半導体メモリ装置
JP2835215B2 (ja) 1991-07-25 1998-12-14 株式会社東芝 不揮発性半導体記憶装置
IT1253680B (it) 1991-08-30 1995-08-22 St Microelectronics Srl Decodificatore per rom di tipo nand
US5187394A (en) 1992-01-13 1993-02-16 Motorola, Inc. Configurable row decoder driver circuit
DE4311358C2 (de) * 1992-04-07 1999-07-22 Mitsubishi Electric Corp Nicht-flüchtige Halbleiterspeichereinrichtung und Betriebsverfahren für eine nicht-flüchtige Halbleiterspeichereinrichtung und Verfahren zum Programmieren von Information in eine nicht-flüchtige Halbleiterspeichereinrichtung
JP3093432B2 (ja) 1992-04-08 2000-10-03 日本電気株式会社 行デコーダ
US5668485A (en) 1992-05-21 1997-09-16 Texas Instruments Incorporated Row decoder with level translator
KR960008825B1 (en) 1993-11-18 1996-07-05 Samsung Electronics Co Ltd Row redundancy circuit and method of semiconductor memory device with double row decoder
US5365479A (en) 1994-03-03 1994-11-15 National Semiconductor Corp. Row decoder and driver with switched-bias bulk regions
JPH08167285A (ja) * 1994-12-07 1996-06-25 Toshiba Corp 半導体記憶装置
US5696721A (en) 1995-05-05 1997-12-09 Texas Instruments Incorporated Dynamic random access memory having row decoder with level translator for driving a word line voltage above and below an operating supply voltage range
US5615164A (en) 1995-06-07 1997-03-25 International Business Machines Corporation Latched row decoder for a random access memory
US5719818A (en) 1996-04-18 1998-02-17 Waferscale Integration Inc. Row decoder having triple transistor word line drivers
KR100228424B1 (ko) 1996-06-29 1999-11-01 김영환 반도체 메모리 장치의 엑스 디코더 회로
US5777926A (en) 1996-10-24 1998-07-07 Programmable Microelectronics Corporation Row decoder circuit for PMOS non-volatile memory cell which uses channel hot electrons for programming
KR100237624B1 (ko) 1996-10-30 2000-01-15 김영환 반도체 메모리장치의 로우 디코더
KR100250752B1 (ko) * 1996-12-28 2000-05-01 김영환 플래쉬 메모리에서의 디코더회로
KR100224779B1 (ko) 1996-12-31 1999-10-15 김영환 로오 디코더 회로
TW405121B (en) 1996-12-31 2000-09-11 Hyundai Electronics Ind Sub row decoder circuit for semiconductor memory device
US5796656A (en) 1997-02-22 1998-08-18 Programmable Microelectronics Corporation Row decoder circuit for PMOS non-volatile memory cell which uses electron tunneling for programming and erasing
KR100254565B1 (ko) * 1997-08-28 2000-05-01 윤종용 분할된 워드 라인 구조를 갖는 플래시 메모리 장치의 행 디코더회로
US5886923A (en) * 1997-10-27 1999-03-23 Integrated Silicon Solution Inc. Local row decoder for sector-erase fowler-nordheim tunneling based flash memory
US6055203A (en) 1997-11-19 2000-04-25 Waferscale Integration Row decoder
EP0920023B1 (en) 1997-11-26 2010-06-30 STMicroelectronics Srl Row decoder for a flash-EEPROM memory device with the possibility of selective erasing of a sub-group of rows of a sector
KR100744103B1 (ko) * 1997-12-30 2007-12-20 주식회사 하이닉스반도체 플래쉬메모리장치의로우디코더
EP0928003B1 (en) 1997-12-31 2005-09-21 STMicroelectronics S.r.l. Row decoder circuit for an electronic memory device, particularly for low voltage applications
US5999479A (en) 1998-01-21 1999-12-07 Integrated Silicon Solution, Inc. Row decoder for nonvolatile memory having a low-voltage power supply
US6118726A (en) 1998-02-02 2000-09-12 International Business Machines Corporation Shared row decoder
US5991198A (en) 1998-04-02 1999-11-23 Nexflash Technologies, Inc. Local row decoder and associated control logic for fowler-nordheim tunneling based flash memory
US6285360B1 (en) 1998-05-08 2001-09-04 Aurora Systems, Inc. Redundant row decoder
DE19928454B4 (de) 1998-06-29 2010-01-21 Fujitsu Microelectronics Ltd. Speichervorrichtung mit Reihendecodierer
US6044020A (en) 1998-07-28 2000-03-28 Samsung Electronics Co., Ltd. Nonvolatile semiconductor memory device with a row decoder circuit
JP2000268561A (ja) * 1999-03-18 2000-09-29 Toshiba Microelectronics Corp 半導体記憶装置
KR100297725B1 (ko) 1999-04-23 2001-10-29 윤종용 반도체 메모리 장치의 로우 디코더 드라이버
US6377502B1 (en) * 1999-05-10 2002-04-23 Kabushiki Kaisha Toshiba Semiconductor device that enables simultaneous read and write/erase operation
EP1061525B1 (en) 1999-06-17 2006-03-08 STMicroelectronics S.r.l. Row decoder for a nonvolatile memory with possibility of selectively biasing word lines to positive or negative voltages
KR100308480B1 (ko) * 1999-07-13 2001-11-01 윤종용 고집적화에 적합한 행 디코딩 구조를 갖는 플래시 메모리 장치
US6278297B1 (en) 1999-09-14 2001-08-21 Texas Instruments Incorporated Row decoder with switched power supply
US6772273B1 (en) 2000-06-29 2004-08-03 Intel Corporation Block-level read while write method and apparatus
TW540053B (en) * 2000-07-13 2003-07-01 Samsung Electronics Co Ltd Row decoder of a NOR-type flash memory device
JP4503809B2 (ja) 2000-10-31 2010-07-14 株式会社東芝 半導体記憶装置
US6426914B1 (en) 2001-04-20 2002-07-30 International Business Machines Corporation Floating wordline using a dynamic row decoder and bitline VDD precharge
KR100418521B1 (ko) * 2001-06-11 2004-02-11 삼성전자주식회사 계층적 섹터구조를 갖는 불휘발성 반도체 메모리 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100593820C (zh) * 2004-10-07 2010-03-10 三星电子株式会社 非易失性存储设备中使用的行解码器电路
CN104299638B (zh) * 2005-10-31 2018-02-09 赛普拉斯半导体公司 配置在存储库及扇区内且与解码器相关联的存储器阵列
CN101174460B (zh) * 2006-11-02 2012-05-30 三星电子株式会社 使用电平移动的非易失性存储设备的解码器及解码方法
CN110827903A (zh) * 2018-11-22 2020-02-21 武汉新芯集成电路制造有限公司 本地x解码器及存储系统
CN110827903B (zh) * 2018-11-22 2021-09-03 武汉新芯集成电路制造有限公司 本地x解码器及存储系统

Also Published As

Publication number Publication date
EP1389781A3 (en) 2006-02-08
CN100520974C (zh) 2009-07-29
JP4452463B2 (ja) 2010-04-21
KR100481857B1 (ko) 2005-04-11
JP2004079161A (ja) 2004-03-11
KR20040015901A (ko) 2004-02-21
US7079417B2 (en) 2006-07-18
EP1389781A2 (en) 2004-02-18
US20040090825A1 (en) 2004-05-13

Similar Documents

Publication Publication Date Title
CN1484251A (zh) 带由分离读写信号驱动逻辑行解码器电路的边读边写闪存
US6507885B2 (en) Memory system, method and predecoding circuit operable in different modes for selectively accessing multiple blocks of memory cells for simultaneous writing or erasure
JP3351595B2 (ja) 半導体メモリ装置
EP0944906B1 (en) Non-volatile memory array that enables simultaneous read and write operations
US6587382B1 (en) Nonvolatile memory using flexible erasing methods and method and system for using same
US5898637A (en) System and method for selecting shorted wordlines of an array having dual wordline drivers
EP1063652A2 (en) Flash memory with alterable erase sector size
CN1216141A (zh) 能同时读程序写数据的程序和数据组合不挥发性存储器
EP2404299A1 (en) Nand flash architecture with multi-level row decoding
US20090244982A1 (en) Memory block reallocation in a flash memory device
US6643758B2 (en) Flash memory capable of changing bank configuration
US9025381B2 (en) Block-row decoders, memory block-row decoders, memories, methods for deselecting a decoder of a memory and methods of selecting a block of memory
CN100483550C (zh) 在闪存装置中用于不同操作的专用冗余电路及其操作方法
US8050102B2 (en) Word line activation in memory devices
US7460419B2 (en) Nonvolatile semiconductor storing device and block redundancy saving method
US7532510B2 (en) Flash memory device with sector access
US20020051392A1 (en) Semiconductor memory device
JP3105001B2 (ja) 集積回路メモリ及び集積回路メモリアレイを構成する方法
US7035142B2 (en) Non volatile memory device including a predetermined number of sectors
JP2000195289A (ja) 冗長性を構成可能なｒａｍ
JP2000149579A (ja) フラッシュメモリのアレイを有する半導体デバイス

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20090729

CX01 Expiry of patent term