CN1455956A - 电路板及其制造方法 - Google Patents

电路板及其制造方法 Download PDF

Info

Publication number
CN1455956A
CN1455956A CN02800040.4A CN02800040A CN1455956A CN 1455956 A CN1455956 A CN 1455956A CN 02800040 A CN02800040 A CN 02800040A CN 1455956 A CN1455956 A CN 1455956A
Authority
CN
China
Prior art keywords
thin plate
lead frame
circuit board
circuitous pattern
heating panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02800040.4A
Other languages
English (en)
Other versions
CN1331227C (zh
Inventor
铃村政毅
冈田一生
平野浩一
大川贵昭
田中慎也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001003312A external-priority patent/JP2002208667A/ja
Priority claimed from JP2001003313A external-priority patent/JP2002208665A/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1455956A publication Critical patent/CN1455956A/zh
Application granted granted Critical
Publication of CN1331227C publication Critical patent/CN1331227C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/041—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by using a die for cutting the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/066—Transfer laminating of insulating material, e.g. resist as a whole layer, not as a pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

电路板的引线框是向与散热板的相反方向冲压而成，即使因冲压而产生飞边，但由于穿过薄板而不会在散热板处短路。另外，在电路板的引线框的安装区外周紧密粘接着保护膜并且在安装区表面紧密结合着镀膜。由此，可以防止向安装区的电子部件的安装不良。

Description

电路板及其制造方法
技术领域
本发明涉及一种提高散热性的电路板及其制造方法。
背景技术
近年来，伴随对电子机器的高性能化和小型化的需要，要求半导体高密度、高功能化。由此，希望进行安装的电路板也是小型高密度的部件，其结果，能否散发被高密度安装的具有能量的半导体等的发热成为重要的问题。
作为改进散热性的以前的技术，具有通过薄板使散热板等与导体一体化的引线框。引线框具有将电路上不需要的部分从电路板上冲掉而形成的电路图形。这时如果在散热板的方向冲压，通过冲压而产生的飞边会贯通薄板而接近散热板侧，有可能与散热板短路。
另外其他的以前的引线框，具有形成安装电子部件用的安装区的电路图形。为形成安装区，在电路图形的全面上形成镀膜后，在镀膜上设置保护膜。安装区部分未形成保护膜而露出镀膜，该部分成为安装区。
通过电子部件安装时的锡焊等加热，安装区部的镀膜会熔化，有在引线框的表面与保护膜之间移动的情况。
由于镀膜移动，安装区部的镀膜就变薄，发生电子部件安装不良。
发明内容
电路板包括：薄板、与薄板结合并具有电路图形的引线框和与薄板的引线框的相反侧结合的散热板。引线框的电路图形，由从与薄板结合的面一侧冲压板体而形成。该电路板可防止引线框与散热板等导体的短路。
附图说明
图1是本发明实施例中薄板的剖视图。
图2是根据实施例用薄板制作的电路板的俯视图。
图3是根据实施例的电路板主要部分的剖视图。
图4是根据实施例的电路板主要部分的剖视图。
图5是以图2中的薄板制作的电路板的主视图。
图6是根据实施例的其他电路板的主要部分的剖视图。
图7是根据实施例的引线框的主要部分的俯视图。
图8是根据实施例的引线框的俯视图。
图9是根据实施例的引线框的俯视图。
具体实施方式
图1是本发明实施例的薄板的剖视图。至少备有由无机质填料和热固化树脂组成物和溶剂组成的混合生料，在离型性膜2上通过制膜形成薄板1。作为制膜方法，能够利用已有的刮片法、涂料法，进而挤出成形法。然后仅干燥被制膜的生料溶剂可得到具有柔性的薄板1。同样，至少备有无机质填料、在室温下呈固态的热固化树脂和在温室下呈液态的热固化树脂组成物，以及溶剂的混合生料，与上述同样，在离型性膜2上制膜、干燥溶剂可得到具有柔性的薄板1。
作为热固化树脂，例如使用环氧树脂、苯酚树脂、或者氰酸盐树脂。作为无机质填料，使用Al2O3、MgO、BN、或者AIN。作为溶剂使用乙基二甘醇一乙醚、丁基二甘醇一乙醚或者乙酸丁基二甘醇乙酯。
作为室温下的热固化树脂，使用双酚-A型环氧树脂、双酚-F型环氧树脂等环氧树脂或者液态苯酚树脂。
作为溶剂使用丁酮、异丙醇或者甲苯。如果必要，也可以在薄板1的组成物中进一步添加混合剂、分散剂、着色剂和离型剂。
如上述的通过添加溶剂并且添加在室温下为液态的热固化树脂、干燥溶剂，可以得到适当粘度(102～105Pas)的半硬化或者部分硬化状态的薄板1。如果比102Pas低的粘度，则薄板1的粘着性过强，不仅不能从离型性膜2剥离，而且由于加工后变形量大，所以操作性差。另外，如果比105～Pas高的粘度，则薄板1无可柔性，造成在室温下的加工困难。所希望的103～104Pas范围的粘度是最适于操作性和加工的。
由于在使薄板1硬化而得到的热传导基板上可以大量充填无机质填料，所以不仅能使热膨胀系数与铜板制的引线框几乎相同，而且散热性好。
下面，使用图2～图4中的薄板1对所制作的电路板的制造工序进行说明。在图2中，如上述那样，在所制作的薄板1的一面上，将形成电路的引线框3重合，然后以比薄板1的热固化温度低的50～120℃，通过加压成形将引线框3和薄板1一体化。
引线框3通过将铜板按所希望形状的金属模冲压而得，或者也可通过蚀刻而得。
在引线框3的中央安装电路部件的岛状的多个电路图形3a，在周围边部的外框部分3b，在其之间形成端子部分3c。在电路图形3a上设有分别对应于图3中的第1金属模4的多个定位置销4a的多个孔3d。
被加工的引线框3的表面(图2所示面)的电路图形3a的安装区3A和端子部分3c、外框部分3b以及背面整体被镀镍、焊锡镀，防止铜的氧化。
为在引线框3与薄板1被成形一体化的面上加大粘接强度，通过喷沙处理等使表面粗度高，易于薄板1在加热溶触时的物理吸着。
图3表示的是引线框3和薄板1在50～120℃范围内被重合并加压成形后在120～200℃的温度下被加热加压成形、薄板1中的热固化树脂硬化状态。将定位销4a插入孔3d后连接薄板1。通过这时的加压、加热，薄摸1和引线框3不仅被一体化，而且还使在引线框3的电路图形3a之间构成的薄板1的树脂产生流动并被一体化。
图4表示的是引线框3和薄板1在50～120℃范围内被重合并加压成形后在薄板1的另一面与一般的作为导体的散热板5接触时的状态。在120～200℃的温度下被加热加压成形，使薄板1中的热固化树脂硬化并且使散热板5也一体化。这时，第2的金属模6的定位销6a被插在孔3d内，但该直径比定位销4a细。其理由是定位销6a插在被一体化的薄板1的孔3d中和由于薄板1已经一体化、引线框3的电路图形3a不会错位的原因。
图5表示的是通过锡焊安装电子部件后引线框3留下必要的部分而被切除。进一步，引线框3的端子部分3c被垂直地弯曲抽出，形成电极，得到电子机器。其后，将电子部件组装在盒体中并充填绝缘树脂，在此省略。
如图6所示，当散热扳5被一体化时的第2金属模6，可以没有插在引线框3的孔3d中的图4的定位销6a。
其次，进一步说明引线框3。在图2所示的铜板制引线框3的电路图形3a的安装区3A外周，保护膜3B直接紧密结合在铜板表面上，在安装区3A表面，镀膜直接紧密结合在铜板表面。在保护膜3B下面由于不存在镀膜，因此即使安装区3A部的镀膜融化，也不会向安装区3A外移动，作为其结果不会发生如图5所示的在安装区3A部的电子部件7的安装不良等。保护膜3B是通过喷涂热固化性涂料而形成。
即，安装区3A的镀膜是焊锡镀，在安装电子部件7的电路板上，镀膜不流动而存在于安装区3A部上，极有助于防止安装不良。
引线框3是将上述的铜板冲压而形成，在与图5的散热板相反方向冲压。从而即使通过冲压在引线框3上产生飞边，但由于穿过薄板1，也不会与是导体的散热扳5短路。
在引线框3上，虽未图示，在铜板的一个侧面固定着粘接的膜，以这一状态通过连同粘接的膜一起冲压铜板，也可形成电路图形3a。
具有图7中所示的冲压槽9的引线框3的粘接膜，是在粘接相反一侧的薄板1后，如图8所示通过金属件8，从薄板1一侧向粘接膜一侧冲出连接部分A，而形成如图9所示的所谓内浮岛状的电路图形3a。
(生产上的可利用能性)
根据本发明，引线框是向与散热板的相反方向冲压而成，即使通过冲压在引线框上产生飞边，但由于穿过薄板可以得到不会在散热板处短路的电路板。
另外，根据本发明，在电路图形的安装区外周紧密粘接保护膜并且在安装区表面结合着镀膜。由于在保护膜下不存在镀膜，所以即使安装区部的镀膜熔化也不会向安装区外移动。其结果，可以得到不会发生安装区部的电子部件安装不良的电路板。

Claims (9)

1.一种电路板，包括：
具有柔性的薄板，和
具有电路图形的、与所述薄板的第1面结合的引线框，和
与所述薄板的第2面接合的散热板；
所述电路图形，是将所述引线框从所述薄板结合面侧冲压而形成。
2.一种电路板的制造方法，包含：
在引线框的第1面上固定粘接膜的工序，和
将所述引线框连同所述粘接膜一起从其第2面向所述第1面的方向进行冲压而形成电路图形的工序，和
在所述引线框的所述第2面上固定第1薄板的工序，和
在与所述第1薄板的所述引线框相反一侧固定散热板的工序。
3.根据权利要求2所述的电路板的制造方法，
所述散热板具有被重合在其上的第2薄板，
固定所述散热板的所述工序包含：
将所述第2薄板与所述第1薄板对接的工序，和在所述第1与第2薄板的固化温度高的一方的温度以上设定所述第1和第2薄板的温度并对所述散热板加压的工序。
4.一种电路板，包括：
薄板，和
具有包含安装区的电路图形、接合在所述薄板的第1面上的引线框，和
紧密粘接在所述电路图形的所述安装区周围的保护膜，和
与所述安装区紧密结合的第1镀膜。
5.根据权利要求4所述的电路板，还包括在所述薄板的第2面上设置的散热板。
6.根据权利要求4所述的电路板，
所述电路图形还包含端子部分，
进而包括：在所述端子部分形成的第2镀膜，和
形成在所述安装区与所述端子部分以外的所述电路图形上、比所述第1和第2镀膜的双方薄的第3镀膜。
7.一种电路板的制造方法，包括：
在引线框的第1面上形成保护膜的工序，和
在所述引线框的第2面上与薄板一体化的工序。
8.根据权利要求7所述的电路板的制造方法，
还包括冲压板材并形成具有端子部和电路图形部的所述引线框的工序。
9.根据权利要求8所述的电路板的制造的方法，
所述板材是铜板。
CNB028000404A 2001-01-11 2002-01-10 电路板及其制造方法 Expired - Lifetime CN1331227C (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP3313/2001 2001-01-11
JP3312/01 2001-01-11
JP2001003312A JP2002208667A (ja) 2001-01-11 2001-01-11 回路基板とその製造方法
JP3312/2001 2001-01-11
JP3313/01 2001-01-11
JP2001003313A JP2002208665A (ja) 2001-01-11 2001-01-11 回路基板とその製造方法
PCT/JP2002/000074 WO2002056378A1 (en) 2001-01-11 2002-01-10 Circuit board and production method therefor

Publications (2)

Publication Number Publication Date
CN1455956A true CN1455956A (zh) 2003-11-12
CN1331227C CN1331227C (zh) 2007-08-08

Family

ID=26607508

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028000404A Expired - Lifetime CN1331227C (zh) 2001-01-11 2002-01-10 电路板及其制造方法

Country Status (4)

Country Link
US (1) US6791034B2 (zh)
EP (2) EP1276153A4 (zh)
CN (1) CN1331227C (zh)
WO (1) WO2002056378A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101652025B (zh) * 2008-08-14 2011-05-18 楠梓电子股份有限公司 电路板的制造及成型方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI296061B (en) * 2002-11-21 2008-04-21 Au Optronics Corp A reflecting device for the flat panel display and the fabrication method thereof
US7049171B2 (en) * 2004-06-23 2006-05-23 Delphi Technologies, Inc. Electrical package employing segmented connector and solder joint
JP5029026B2 (ja) * 2007-01-18 2012-09-19 富士通株式会社 電子装置の製造方法
WO2012137760A1 (ja) * 2011-04-04 2012-10-11 ローム株式会社 半導体装置および半導体装置の製造方法
WO2012137714A1 (ja) 2011-04-04 2012-10-11 ローム株式会社 半導体装置および半導体装置の製造方法
DE102016002821A1 (de) * 2016-03-05 2017-09-07 Wabco Gmbh Schaltkreis einer elektronischen Steuereinheit
DE102016220553A1 (de) * 2016-10-20 2018-04-26 Robert Bosch Gmbh Leistungsmodul

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3190702B2 (ja) * 1990-10-08 2001-07-23 株式会社東芝 半導体装置の製造方法
JPH05226569A (ja) 1992-01-08 1993-09-03 Nec Corp 樹脂封止型半導体装置用リードフレーム
US5543657A (en) * 1994-10-07 1996-08-06 International Business Machines Corporation Single layer leadframe design with groundplane capability
JP3379246B2 (ja) * 1994-11-15 2003-02-24 日立電線株式会社 放熱板付きリードフレームおよびその製造方法
JP2967697B2 (ja) * 1994-11-22 1999-10-25 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法
JP3064850B2 (ja) * 1995-01-27 2000-07-12 日立電線株式会社 半導体装置用リードフレーム
JPH08204100A (ja) * 1995-01-27 1996-08-09 Matsushita Electric Ind Co Ltd 放熱板付きリードフレームの製造方法
JP3074264B2 (ja) * 1997-11-17 2000-08-07 富士通株式会社 半導体装置及びその製造方法及びリードフレーム及びその製造方法
JPH09148722A (ja) * 1995-11-29 1997-06-06 Toppan Printing Co Ltd プリント配線板及びその製造方法
JP3345241B2 (ja) * 1995-11-30 2002-11-18 三菱電機株式会社 半導体装置
TW398163B (en) * 1996-10-09 2000-07-11 Matsushita Electric Ind Co Ltd The plate for heat transfer substrate and manufacturing method thereof, the heat-transfer substrate using such plate and manufacturing method thereof
WO1998024128A1 (fr) * 1996-11-28 1998-06-04 Mitsubishi Denki Kabushiki Kaisha Dispositif a semi-conducteur
JP3169578B2 (ja) 1998-03-23 2001-05-28 松下電器産業株式会社 電子部品用基板
US6194777B1 (en) * 1998-06-27 2001-02-27 Texas Instruments Incorporated Leadframes with selective palladium plating
JP3581268B2 (ja) * 1999-03-05 2004-10-27 株式会社東芝 ヒートシンク付半導体装置およびその製造方法
TW457674B (en) * 1999-03-15 2001-10-01 Texas Instruments Inc Aluminum leadframes for semiconductor devices and method of fabrication
JP2000323637A (ja) * 1999-05-10 2000-11-24 Hitachi Cable Ltd 放熱板付きリードフレームの製造方法
JP3269815B2 (ja) * 1999-12-13 2002-04-02 富士通株式会社 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101652025B (zh) * 2008-08-14 2011-05-18 楠梓电子股份有限公司 电路板的制造及成型方法

Also Published As

Publication number Publication date
EP1798767A2 (en) 2007-06-20
US20030072136A1 (en) 2003-04-17
EP1276153A1 (en) 2003-01-15
CN1331227C (zh) 2007-08-08
US6791034B2 (en) 2004-09-14
EP1798767A3 (en) 2010-04-21
WO2002056378A1 (en) 2002-07-18
EP1276153A4 (en) 2005-05-25

Similar Documents

Publication Publication Date Title
CN100397640C (zh) 电路元件内置模块及其制造方法
CN100539103C (zh) 包括统一占用面积的半导体管芯封装及其制造方法
KR100935837B1 (ko) 다층 배선 기판과 그 기판을 사용한 반도체 장치 탑재기판 및 다층 배선 기판의 제조 방법
US6860004B2 (en) Method of manufacturing a thermally conductive circuit board with a ground pattern connected to a heat sink
US6737153B2 (en) Circuit board and method for manufacturing the same, and electronic apparatus comprising it
WO2007145237A1 (ja) 放熱配線基板とその製造方法
CN1422071A (zh) 固态成像装置及其制造方法
CN1555576A (zh) 电子标签及其制造方法
KR100860533B1 (ko) 금속 인쇄회로기판 제조방법
CN1455956A (zh) 电路板及其制造方法
CN1864450A (zh) 电路设备和用于装配该电路设备的方法
US6403201B1 (en) Substrate material for wiring and substrate material for printed circuit using the same
US6379781B1 (en) Printed circuit board material and method of manufacturing board material and intermediate block body for board material
EP3053192B1 (de) Schaltungsvorrichtung und verfahren zu deren herstellung
US20020197457A1 (en) Impregnated printed circuit board, and manufacturing method therefor
US6528736B1 (en) Multi-layer printed circuit board and method of making same
KR102137555B1 (ko) 반도체 패키지 및 이의 제조방법
JP2809385B2 (ja) 半導体素子接続用配線基板および半導体素子接続構造
KR102391364B1 (ko) 사전 제작 기판 및 인쇄 회로 기판
US20230386860A1 (en) Molded direct contact interconnect substrate and methods of making same
JP2003059959A (ja) 半導体装置とその実装方法
KR20170127816A (ko) 반도체 패키지 및 이의 제조방법
KR20100018583A (ko) 자성체의 제조 방법
CN113056094A (zh) 预制基板以及印刷电路板
JPH05291751A (ja) 金属芯入り印刷配線用基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20070808

CX01 Expiry of patent term