JP2002208665A - 回路基板とその製造方法 - Google Patents

回路基板とその製造方法

Info

Publication number
JP2002208665A
JP2002208665A JP2001003313A JP2001003313A JP2002208665A JP 2002208665 A JP2002208665 A JP 2002208665A JP 2001003313 A JP2001003313 A JP 2001003313A JP 2001003313 A JP2001003313 A JP 2001003313A JP 2002208665 A JP2002208665 A JP 2002208665A
Authority
JP
Japan
Prior art keywords
land
sheet
lead frame
circuit board
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001003313A
Other languages
English (en)
Inventor
Masaki Suzumura
政毅 鈴村
Takaaki Okawa
貴昭 大川
Koichi Hirano
浩一 平野
Shinya Tanaka
慎也 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001003313A priority Critical patent/JP2002208665A/ja
Priority to EP02729533A priority patent/EP1276153A4/en
Priority to CNB028000404A priority patent/CN1331227C/zh
Priority to PCT/JP2002/000074 priority patent/WO2002056378A1/ja
Priority to EP07007228A priority patent/EP1798767A3/en
Publication of JP2002208665A publication Critical patent/JP2002208665A/ja
Priority to US10/238,688 priority patent/US6791034B2/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【課題】 本発明はリードフレームを用いた回路基板に
おいて回路パターンのランド部への電子部品の実装不良
を防止するものである。 【解決手段】 そしてこの目的を達成するために本発明
は回路パターン3aのランド3A外周にはレジスト膜3
Bを密着させ、ランド3A表面にはメッキ膜を密着させ
たものである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は放熱性を向上させた
回路基板とその製造方法に関するものである。
【0002】
【従来の技術】近年、電子機器の高性能化、小型化の要
求に伴い、半導体の高密度、高機能化が要請されてい
る。これによりそれらを実装するため回路基板もまた小
型高密度なものが望まれている。その結果、高密度実装
されたパワー半導体等の発熱をいかに放熱するかが重要
な課題となっている。
【0003】従来この様な要望に対応すべく、リードフ
レームをシートに一体化したものが提案されている。
【0004】つまりリードフレームは板体を加工するの
で板厚が厚く、よってその放熱特性も高くなるものであ
る。
【0005】
【発明が解決しようとする課題】上記リードフレームは
その回路パターンに電子部品実装用のランドが形成され
る。
【0006】そのため従来は回路パターンの全面にメッ
キ膜を形成後、メッキ膜上にレジスト膜を設けるが、前
記ランド部分だけはレジスト膜の非形成部としてメッキ
膜を露出させ、この露出部をランドとしている。
【0007】ここで問題は電子部品実装時のはんだ加熱
等により、ランド部のメッキ膜が溶融し、考えにくいこ
とであったが実際にはリードフレーム表面とレジスト膜
間を移動してしまうことである。
【0008】この移動はランド部のメッキ膜を肉薄とし
て電子部品の実装不良を生じさせるおそれがある。
【0009】そこで本発明はランド部のメッキ膜の移動
を防止することを目的とするものである。
【0010】
【課題を解決するための手段】そしてこの目的を達成す
るために本発明は回路パターンのランド外周にはレジス
ト膜を密着させ、ランド表面にはメッキ膜を密着させた
ものであり、レジスト膜下にメッキ膜が存在しないこと
によりランド部のメッキ膜が溶融してもランド外方へと
移動することがなく、この結果としてランド部への電子
部品の実装不良等が生じなくなる。
【0011】
【発明の実施の形態】以下、本発明の一実施形態を図面
に基づき説明する。
【0012】(実施の形態1)図1において1はシート
で、離型性フィルム2上に、造膜されている。その形成
方法は、少なくとも無機質フィラーと熱硬化樹脂組成物
と溶剤からなる混合物スラリーを準備し、前記離型性フ
ィルム2上に造膜により形成される。造膜の方法は、既
存のドクターブレード法やコーター法さらには押し出し
成形法が利用できる。そして、前記造膜されたスラリー
の溶剤のみを乾燥することで可撓性を有するシート1を
得ることができる。
【0013】また同様に、少なくとも無機質フィラーと
室温で固形の熱硬化樹脂と室温で液状の熱硬化樹脂組成
物および溶剤の混合物スラリーを準備し、前記と同様に
離型性フィルム2上に造膜し、前記溶剤を乾燥すること
でも可撓性を有するシート1を得ることができる。
【0014】前記熱硬化樹脂としては、例えばエポキシ
樹脂、フェノール樹脂及びシアネート樹脂を挙げること
ができる。また前記無機質フィラーとしては、Al
23、MgO、BN、AlNを挙げることができる。溶
剤としては、エチルカルビトール、ブチルカルビトー
ル、ブチルカルビトールアセテートを挙げることができ
る。
【0015】また前記室温で液状の熱硬化樹脂として
は、ビスフェノールA型エポキシ樹脂、ビスフェノール
F型エポキシ樹脂などのエポキシ樹脂、および液状フェ
ノール樹脂を挙げることができる。
【0016】さらに前記溶剤としては、メチルエチルケ
トン、イソプロパノール、トルエンを挙げることができ
る。また必要であれば、シート1の組成物にさらにカッ
プリング剤、分散剤、着色剤、離型剤を添加することも
可能である。
【0017】また、上記したように溶剤を添加すること
や室温で液状の熱硬化樹脂を添加し、溶剤を乾燥するこ
とで、適度な粘度(102〜105Pa・s)の半硬化
又は部分硬化状態のシート1が得られる。102Pa・
sより低い粘度では、シート状物の粘着性が強すぎ離型
性フィルム2から剥がせないばかりでなく、加工後の変
形量が大きいので作業性が悪い。また、105Pa・s
より高い粘度では、可撓性がなく室温での加工が困難と
なる。望ましくは103〜104Pa・sの範囲の粘度
が作業性、加工性の面で最適である。
【0018】このシート1を硬化させた熱伝導基板は、
無機質フィラーを大量に充填することができるので、熱
膨脹係数を銅板製のリードフレームとほぼ同様にするこ
とができるだけでなく、放熱性に優れたものとなる。
【0019】図2〜図4は前記シート1を用いて作製さ
れる回路基板の製造工程を示す図である。図2におい
て、1は前記のようにして作製されたシートで、3は配
線を形成するリードフレームであり、シート1の一面側
にリードフレーム3を重ねた後、このシート1の熱硬化
温度より低い50〜120℃で加圧成形することによっ
てリードフレーム3とシート1が一体化されている。
【0020】リードフレーム3は、銅板を所望の形状に
金型により打抜いて得ることもできるし、エッチング法
で形成することも可能である。
【0021】このリードフレーム3の中央部分には回路
部品を実装する島状の複数の回路パターン3a、周辺部
には外枠部分3b、その間には端子部分3cが形成され
ており、回路パターン3aには図3の第1の金型4の複
数の位置決ピン4aにそれぞれ対応した複数の孔3dが
設けられている。
【0022】なお、加工されたリードフレーム3の表面
(図2で見えている面)の回路パターン3aのランド3
A部分と端子部分3c、外枠部分3b、および裏面全面
はニッケルメッキやハンダメッキにより処理され、銅の
酸化を防止している。
【0023】またこのリードフレーム3のシート1が一
体成形化される面は接着強度をより強度にするためにサ
ンドブラスト処理等によって表面粗度を高めてシート1
が加熱溶融時に物理吸着し易くしている。
【0024】次に図3は、リードフレーム3と前記シー
ト1を50〜120℃の範囲で、重ね合せて加圧成形し
た後に120〜200℃の温度で加熱加圧成形しシート
1中の熱硬化樹脂を硬化させる時の状態を示したもので
あり、位置決ピン4aを孔3dに挿入後シート1を接合
するようにしている。なお、この時の加圧、加熱により
シート1とリードフレーム3が一体化されるだけでな
く、リードフレーム3の回路パターン3a間にもシート
1を構成する樹脂が流動一体化している。
【0025】次に図4は、リードフレーム3と前記シー
ト1を50〜120℃の範囲で、重ね合せて加圧成形し
た後に、シート1の他面側に放熱板5を当接させる時の
状態を示し、120〜200℃の温度で加熱加圧成形し
シート1中の熱硬化樹脂を硬化させ、放熱板5も一体化
する。
【0026】この時、第2の金型6の位置決ピン6aは
孔3dに挿入するが、その径は位置決ピン4aよりも細
くしている。その理由はこの位置決ピン6aの孔3dへ
の挿入時には、すでにシート1が一体化されているもの
への挿入であり、非常に困難であること、およびすでに
シート1が一体化されており、リードフレーム3の回路
パターン3aがずれることがないことによる。
【0027】次に図5は半田により電子部品7の実装
後、リードフレーム3の必要部分を残してカットし、さ
らに取り出し電極とするためリードフレーム3の端子部
分3cを垂直に曲げ加工したものである。これにより電
子機器が完成される。その後ケースへの組み込みや絶縁
樹脂の充填などの工程があるが、ここでは本質ではない
ので省略している。
【0028】なお図6に示すごとく放熱板5の一体化時
の第2の金型6には、リードフレーム3の孔3dに挿入
する図4の位置決ピン6aを設けないものを利用しても
良い。
【0029】ここで本実施形態の特徴点について説明す
る。
【0030】本実施形態においては図2に示す銅板製の
リードフレーム3の回路パターン3aのランド3A外周
においては銅板表面にレジスト膜3Bを直接密着させ、
ランド3A表面には銅板表面に直接メッキ膜を密着させ
た。
【0031】この様にするとレジスト膜3B下にはメッ
キ膜が存在しないことによりランド3A部のメッキ膜が
溶融してもランド3A外方へと移動することがなく、こ
の結果として図5に示すランド3A部への電子部品7の
実装不良等が生じなくなる。
【0032】つまりランド3A部のメッキ膜をハンダメ
ッキとして電子部品7を実装しようとするものにおいて
メッキ膜が流動せずにランド3A部に存在することはそ
の実装不良防止に大いに役立つものである。
【0033】
【発明の効果】以上のように本発明は回路パターンのラ
ンド外周にはレジスト膜を密着させ、ラド表面にはメッ
キ膜を密着させたものであり、レジスト膜下にメッキ膜
が存在しないことによりランド部のメッキ膜が溶融して
もランド外方へと移動することがなく、この結果として
ランド部への電子部品の実装不良等が生じなくなる。
【図面の簡単な説明】
【図1】本発明の一実施形態のシートの構成を示す断面
【図2】本発明の一実施形態によるシートを用いて作製
される回路基板の平面図
【図3】同要部断面図
【図4】同要部断面図
【図5】図2により作製される回路基板の正面図
【図6】本発明の他の実施形態の要部断面図
【符号の説明】
1 シート 2 離型性フィルム 3 リードフレーム 3a 回路パターン 3c 端子 3A ランド 3B レジスト膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 平野 浩一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 田中 慎也 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5F036 AA01 BB01 BC05 5F067 AA16 BE00 CA01 CC08 DA05 DA07 DA11 DA16 DC14 DC16 EA04

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 シートと、このシートの一面側に接合さ
    れたリードフレームとを備え、前記リードフレームは、
    電子部品実装時のランドを有する回路パターンを有し、
    この回路パターンのランド外周表面にはレジスト膜を密
    着させ、ランド表面にはメッキ膜を密着させた回路基
    板。
  2. 【請求項2】 シートの他面側に放熱板が一体化された
    請求項1に記載の回路基板。
  3. 【請求項3】 回路パターンのランド部分を他部分より
    メッキ膜の厚さを薄くした請求項1に記載の回路基板。
  4. 【請求項4】 熱硬化性インクで電子部品実装時のラン
    ドをレジスト膜の非形成部により形成した銅板を加工し
    たリードフレームを、シートの一面側に一体化させる回
    路基板の製造方法。
  5. 【請求項5】 端子部と回路パターン部は銅板を打ち抜
    き加工して得る請求項4に記載の回路基板の製造方法。
JP2001003313A 2001-01-11 2001-01-11 回路基板とその製造方法 Pending JP2002208665A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001003313A JP2002208665A (ja) 2001-01-11 2001-01-11 回路基板とその製造方法
EP02729533A EP1276153A4 (en) 2001-01-11 2002-01-10 PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME
CNB028000404A CN1331227C (zh) 2001-01-11 2002-01-10 电路板及其制造方法
PCT/JP2002/000074 WO2002056378A1 (en) 2001-01-11 2002-01-10 Circuit board and production method therefor
EP07007228A EP1798767A3 (en) 2001-01-11 2002-01-10 Circuit board and production method therefor
US10/238,688 US6791034B2 (en) 2001-01-11 2002-09-10 Circuit board and production method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001003313A JP2002208665A (ja) 2001-01-11 2001-01-11 回路基板とその製造方法

Publications (1)

Publication Number Publication Date
JP2002208665A true JP2002208665A (ja) 2002-07-26

Family

ID=18871669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001003313A Pending JP2002208665A (ja) 2001-01-11 2001-01-11 回路基板とその製造方法

Country Status (1)

Country Link
JP (1) JP2002208665A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9093332B2 (en) 2011-02-08 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated bump structure for semiconductor devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9093332B2 (en) 2011-02-08 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated bump structure for semiconductor devices

Similar Documents

Publication Publication Date Title
JP2001308250A (ja) 熱伝導基板とその製造方法およびパワーモジュール
US7279365B2 (en) Method of manufacturing heat conductive substrate
JP2002033558A (ja) 回路基板とその製造方法
US6791034B2 (en) Circuit board and production method therefor
JP2002208665A (ja) 回路基板とその製造方法
JP4325329B2 (ja) 放熱実装体
JP2007243210A (ja) 放熱用基板及びその製造方法
JP4075549B2 (ja) 放熱用基板及びその製造方法
JP3948317B2 (ja) 熱伝導性基板の製造方法
JP4933893B2 (ja) 熱プレス方法
JP2002208667A (ja) 回路基板とその製造方法
JP2002208666A (ja) 回路基板の製造方法
JP3985663B2 (ja) 放熱用基板及びその製造方法
JP4023257B2 (ja) 放熱用基板の製造方法
JP2608122B2 (ja) プリント配線板
JP3985650B2 (ja) 放熱用基板及びその製造方法
JP4096711B2 (ja) 回路基板の製造方法
JPS6255717B2 (ja)
JP2004228349A (ja) 多層プリント配線板の製造方法
JP3677415B2 (ja) 大電流用回路基板およびその製造方法
JP2003347705A (ja) 回路部品モジュールおよびその製造方法
JP2001177022A (ja) 熱伝導基板とその製造方法
JP2002299526A (ja) 熱伝導性基板の製造方法
JPH01130585A (ja) 補強板一体型フレキシブル配線板の製造方法
JP2003060346A (ja) 回路基板の製造方法および回路基板とそれを用いた電力変換モジュール