CN100397640C - 电路元件内置模块及其制造方法 - Google Patents

电路元件内置模块及其制造方法 Download PDF

Info

Publication number
CN100397640C
CN100397640C CNB2004100685630A CN200410068563A CN100397640C CN 100397640 C CN100397640 C CN 100397640C CN B2004100685630 A CNB2004100685630 A CN B2004100685630A CN 200410068563 A CN200410068563 A CN 200410068563A CN 100397640 C CN100397640 C CN 100397640C
Authority
CN
China
Prior art keywords
mixture
module
component built
circuit component
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100685630A
Other languages
English (en)
Other versions
CN1591861A (zh
Inventor
石丸幸宏
菅谷康博
朝日俊行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1591861A publication Critical patent/CN1591861A/zh
Application granted granted Critical
Publication of CN100397640C publication Critical patent/CN100397640C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种电路元件内置模块，包括：电绝缘基板(101)，由包括填料和热固树脂的第一混合物制成；布线图(102，103)，至少形成在电绝缘基板(101)的主表面上；电路元件(105)，布置在电绝缘基板内并电连接到布线图(102，103)；和通路(104)，用于电连接布线图(102，103)。至少一个电路元件(105)是引线安装。利用包括填料和树脂的第二混合物(109)密封部分或全部引线。电路元件内置模块在采用例如引线键合的低成本安装工艺的同时可以消除引线故障或短路。

Description

电路元件内置模块及其制造方法
技术领域
本发明涉及一种包含例如半导体的有源元件和例如电容器的无源元件的电路元件内置模块以及制造该电路元件内置模块的方法。
背景技术
随着小型、高性能电子设备的最新发展，存在对具有高密度和高性能的半导体的日益增长的需求。这也要求可以实现更小尺寸和更高密度的电路板。因而，已提出一种电路元件内置模块，其包括有源和/或无源元件、用于电连接那些元件的通路和布线图。而且，当电路元件容纳在基板中时，必须提高热消散或调整基板和电路元件的热膨胀系数。为此，也提出了一种电路元件内置模块，其使用包括无机填料和热固树脂的基板材料(见例如：JP11(1993)-220262A和JP2001-244638A)。
图38表示传统电路元件内置模块(JP2001-244638A)之结构的横截面视图。在图38中，参考标记701是由包括无机填料和热固树脂的合成材料制成的电绝缘基板；702是布线图；703是例如半导体的电路元件；704是用于电连接布线图的通路；以及705是用于密封电路元件和电绝缘基板之间连接部分的密封层。
传统的电路元件内置模块适合用于电路元件(例如半导体)与其面向布线图的端子连接的倒装片安装，而不是用于引线键合。对于倒装片安装，电路元件和布线图一般通过约20μm到100μm的金属凸起键合。因此，它们之间的间隙小，比如约20μm到150μm。在某些情况下，经常使用各向异性导电膜或电糊，以及在其它情况下，在电路元件和布线图键合在一起的同时密封间隙。对于引线键合，使用铝或金引线进行连接。引线一般具有20μm到40μm的直径和0.5mm到3mm的长度。与倒装片安装比较，由于引线的上述特征，引线键合可能经受形状变化，比如变形或偏斜。这样，当在嵌入电路元件的处理中不使用保护连接部分和引线的密封层而制造传统的电路元件内置模块时，在电路元件嵌入树脂时，树脂可以流动并对引线施加压力。从而，引线被分离并移动，导致引线之间短路。如上所述，传统的电路元件内置模块不能采用低成本安装工艺，例如引线键合，引线键合已经广泛地被用来作为安装电路元件内置模块半导体的常用方法。
发明内容
因此，鉴于上述问题，本发明的目的在于提供一种电路元件内置模块，其使用低成本安装工艺，比如引线键合，并可以消除引线故障或短路，以及提供一种制造该电路元件内置模块的方法。
本发明的电路元件内置模块包括：由包括填料和热固树脂的第一混合物制成的电绝缘基板；至少形成在电绝缘基板之主表面上的布线图；布置在电绝缘基板内并电连接到布线图的电路元件；以及电连接布线图的通路。电路元件其中至少之一是使用引线安装的电路元件。利用包括填料和树脂的第二混合物，密封部分或全部引线，第二混合物的填料含量大于第一混合物的填料含量。
制造本发明的电路元件内置模块的方法包括：在第一布线图上布置电路元件，第一布线图形成在支持基底的一个主表面上；通过引线键合连接电路元件其中至少之一；利用包括填料和树脂的第二混合物密封用于引线键合之引线的部分或全部；配置该支持基底，使得形成有所述电路元件的该支持基底的主表面与包括填料和未固化的热固树脂的第一混合物相对置；通过模压支持基底形成片状体，以便电路元件位于第一混合物中；以及通过加热片状体而固化第一混合物的热固树脂。
制造本发明的电路元件内置模块的另一方法包括：在第一布线图上布置电路元件，第一布线图形成在支持基底的一个主表面上；通过引线键合连接电路元件至少之一；按照电路元件的尺寸，在包括填料和未固化的热固树脂的第一混合物中形成空腔；在支持基底上布置第一混合物，以便空腔面向其上形成电路元件的支持基底的主表面；利用包括填料和树脂的第二混合物密封部分或全部用于引线键合的引线；通过模压第一混合物和支持基底，形成片状体，使得电路元件位于第一混合物中；以及通过加热片状体，固化第一混合物的热固树脂。
附图说明
图1是本发明例子1中的电路元件内置模块的横截面视图；
图2是本发明例子1中的另一电路元件内置模块的横截面视图；
图3是本发明例子1中的另一电路元件内置模块的横截面视图；
图4是本发明例子1中的另一电路元件内置模块的横截面视图；
图5是本发明例子1中的另一电路元件内置模块的横截面视图；
图6是本发明例子2中的电路元件内置模块的横截面视图；
图7是本发明例子2中的另一电路元件内置模块的横截面视图；
图8是本发明例子2中的另一电路元件内置模块的横截面视图；
图9是本发明例子2中的另一电路元件内置模块的横截面视图；
图10是本发明例子2中的另一电路元件内置模块的横截面视图；
图11是表示包括在本发明例子3的电路元件内置模块的合成材料中的填料形状的横截面视图；
图12是本发明例子3中的电路元件内置模块横截面视图；
图13是本发明例子3中的另一电路元件内置模块的横截面视图；
图14A是本发明例子3中的另一电路元件内置模块的横截面视图；
图14B是本发明例子3中的另一电路元件内置模块的横截面视图：
图15是本发明例子3中的另一电路元件内置模块的横截面视图；
图16A到16G是表示本发明例子4中的电路元件内置模块制造过程的横截面视图；
图17是本发明例子4中的电路元件内置模块的横截面视图；
图18A到18G是表示本发明例子4中的另一制造过程的横截面视图；
图19A和19B是表示本发明例子4中的另一制造过程的横截面视图；
图20是本发明例子4中的另一电路元件内置模块的横截面视图；
图21A到21G是表示本发明例子5中的电路元件内置模块制造过程的横截面视图；
图22A到22D是表示本发明例子5中的另一制造过程的横截面视图；
图23A和23B是表示本发明例子5中的另一制造过程的横截面视图；
图24A到24C是表示本发明例子5中的另一制造过程的横截面视图；
图25A到25G是表示本发明例子6中的电路元件内置模块制造过程的横截面视图；
图26是本发明例子6中的电路元件内置模块的横截面视图；
图27A到27C是表示本发明例子6中的另一制造过程的横截面视图；
图28A到28B是表示本发明例子6中的另一制造过程的横截面视图；
图29A到29H是表示本发明例子7中的电路元件内置模块制造过程的横截面视图；
图30是本发明例子7中的另一制造过程的横截面视图；
图31是本发明例子7中的另一制造过程的横截面视图；
图32是本发明例子1中的另一电路元件内置模块的横截面视图；
图33是本发明例子1中的另一电路元件内置模块的横截面视图；
图34是本发明例子8中的电路元件内置模块的横截面视图；
图35是本发明例子8中的另一电路元件内置模块的横截面视图；
图36A和36B是当运用到IC卡时本发明例子9中的电路元件内置模块的横截面视图；
图37是传统IC卡的横截面视图；
图38是传统半导体内置模块的横截面视图。
具体实施方式
在本发明中，第二混合物密封和保护通过引线键合安装的引线，从而可以减小由于在制造过程中树脂或类似物的流动带来的缺陷，以提高制造后的可靠性。第一混合物的热固树脂优选地包括选自环氧树脂、酚醛树脂和氰酸树脂中的至少一种热固树脂。这些树脂具有极好的耐热性和电绝缘性。
而且，第一混合物的填料优选地包括选自AL2O3、MgO、BN、ALN和SiO2中的至少一种无机填料。该填料具有0.1μm到100μm的平均颗粒尺寸。这些无机填料可以提高电绝缘基板的热消散。利用MgO，可以增加电绝缘基板的线性膨胀系数。利用SiO2，可以减少电绝缘基板的介电常数。利用BN，可以减少电绝缘基板的线性膨胀系数。第一混合物的填料含量可以在70wt％到90wt％的范围内。
在电路元件内置模块中，优选地，利用导电树脂合成物，填充通路至少之一。这允许电路元件更高密度地安装。
在电路元件内置模块中，优选地，第二混合物的填料含量大于第一混合物的填料含量。第二混合物的填料含量可以在80wt％到95wt％的范围内。因为形成用于电连接的通路和嵌入电路元件，所以第一混合物应该具有由于树脂含量所引起的流动性。因而，对于第一混合物的填料含量是有所限制的。第二混合物主要用于保护连接部分和引线键合的引线。因此，较少限制该填料含量，并且该填料含量可以增加。第二混合物与电路元件连接，使得电路元件产生的热能快速消散。
在电路元件内置模块中，优选地，利用第三混合物，密封通过引线键合连接的电路元件的中心部分。不像第一和第二混合物，对第三混合物没有特别的限制，这样，可以包括任何填料和树脂，以快速消散电路元件产生的热量。因此，使用第三混合物可以改善热消散。
电路元件的中心部分不必限制到精确位置上。只要在通过第二混合物密封连接部分和引线的同时布置第三混合物，就能获得同样的效果。
在电路元件内置模块中，优选地，在第一混合物或第三混合物中形成热量通路。使用热量通路可以进一步改善热消散。
在电路元件内置模块中，优选地，第三混合物的填料包括导热填料。该导热填料可提供高的热消散。而且，通过设置电路元件接地平面和布线图的接地端子，可以增强接地。更优选地，导热填料是包括选择自Al2O3、BN和AlN中的至少一种颗粒。这些颗粒具有低电阻和高导热性。第三混合物的填料含量可以在85wt％到95wt％的范围内。该填料具有0.1μm到50μm的平均颗粒尺寸。
在电路元件内置模块中，优选地，第一混合物的填料包括空心填料。在填料内的空心有助于减小介电常数。而且，该空心填料具有高的绝热性。因此，当通过回流在电路元件内置模块上安装元件时，或当在基板上安装电路元件内置模块时，热量不可能传递到内置电路元件。这使得可以减少内置电路元件的热降解和防止故障，比如在嵌入电路元件的连接部分中因为焊料重新熔化所导致的短路。作为空心填料的实例，外壁由丙烯酸(类)树脂组成，并且孔隙率约为30％到50％。空心填料可以具有10μm到50μm的平均颗粒尺寸。外壁也可以由玻璃组成。
在电路元件内置模块中，可以使得由第二混合物制成的密封层表面的至少一部分变得粗糙或提供预处理膜，其中该至少一部分与第一混合物制成的密封层形成一接触面。这种结构可以提高第二混合物密封层和第一混合物密封层之间接触面的粘合力。例如通过应用偶联剂，形成预处理膜。
在电路元件内置模块中，电路元件可以是半导体芯片，可以在与引线相对的半导体芯片的表面上布置屏蔽层(shield)，至少一个天线电路可以形成在半导体芯片的侧面上并间隔开，并且可以利用卡封装树脂覆盖整个模块。这种结构可以通过屏蔽层来抑制噪音的影响。
本发明的制造方法可以有效地和合理地提供电路元件内置模块。在本发明的制造方法中，优选地，通过引线键合连接的至少一个电路元件的连接端子位于电路元件的外周上，该方法还包括：利用包括填料和树脂的第三混合物，密封电路元件的中心部分；以及在利用第二混合物进行密封处理之后，并在形成片状体的处理之前，利用第三混合物进行密封处理。该方法可以利于第三混合物的应用，其改善了内置电路元件的热消散。
通过引线键合连接的电路元件不限于半导体，并且可以是例如片状电阻、电容、电感、可变电阻器或包括这些器件的模块元件。因为第二或第三混合物可以与第一混合物的热固树脂同时被固化，所以第二或第三混合物的树脂优选为热固树脂。然而，只要第二混合物保护连接部分和引线键合的引线，并且第三混合物提供预期的热消散，那么该树脂可以为热塑树脂及类似物。
在本发明的电路元件内置模块中，第二混合物可以密封和保护至少引线、以及优选地连接部分和引线键合的引线。因此，与传统例子比较，可以减小由于在制造过程中树脂或类似物流动带来的缺陷，从而提高了制造后的可靠性。
例子
下文中，将参考附图描述本发明的例子。
例子1
将参考图1到5描述本发明的例子1。图1到5是表示该例子的电路元件内置模块之结构的横截面视图。在图1中，参考标记100是电路元件内置模块；101是合成材料(第一混合物)；以及102和103是布线图。合成材料101包括填料和热固树脂。在这种情况下，15wt％液态环氧树脂(由日本Rec Co.，Ltd.制造的“EF-450”)用作热固树脂，以及85wt％的铝粉(由SHOWA DENKO K.K.制造的“AS-40”，其为球状，平均颗粒尺寸12μm)用作无机填料。参考标记104是用于电连接布线图102和103的通路。参考标记105是容纳在电路元件内置模块100中的半导体芯片(电路元件)。参考标记106是模片键合(die bond)(由Henkel Japan Ltd制造的“OMI527”)，用于键合布线图102和半导体芯片105。如图2中所示，半导体芯片105、布线图102和支持基底112可以通过模片键合106键合在一起。支持基底112可以是比如印刷电路板、电路元件安装模块或该例子的电路元件内置模块。参考标记108是用于通过引线键合连接半导体芯片105和布线图102的引线。参考标记109是密封层(由Henkel Japan Ltd.制造的“CB011R-3”)，用于密封引线键合的连接部分和引线108的部分或全部。密封层109是包括填料和树脂的第二混合物。参考标记110是容纳在电路元件内置模块100中的芯片元件(电路元件)。芯片元件110通过焊料111连接到布线图102。
除了焊料111外，导电树脂合成物、引线或凸起(bump)也可以用作连接芯片元件110。导电树脂合成物可以包括作为导电填料的80wt％的银(球体边缘比(sphere-to-flake ratio)为1∶1)、环氧树脂和胺基固化剂。
密封层109密封并保护连接部分和引线键合的引线，从而可以减小由于在制造过程中树脂或类似物流动带来的缺陷，以提高制造后的可靠性。
合成材料101(第一混合物)的热固树脂优选地包括选自环氧树脂、酚醛树脂和氰酸树脂中的至少一种热固树脂。这些树脂具有极好的耐热性和电绝缘性。第一混合物还可以包括分散剂、着色剂、偶联剂和脱模剂。而且，第一混合物的填料可以包括选自Al2O3、MgO、BN、AlN和SiO2中的至少一种无机填料。
尽管通路104可以具有如图3中所示的通孔，但优选地，如图1中所示，没有在通路104中形成通孔。当没有任何通孔而进行电连接时，电路元件可以高密度地安装。通路104可以通过利用电镀以及优选地利用导电树脂合成物填充通孔而形成。导电树脂合成物可以通过混合和搅拌下面的原料来制造：85wt％的球状铜颗粒；3wt％的双酚A环氧树脂(由日本Epoxy Resins Co.Inc.制造的“Epikote828”)；9wt％的缩水甘油酯环氧树脂(由Tohto Kasei Co.，Ltd.制造的“YD-171”)；和3wt％的胺加合物固化剂(由Ajinomoto Co.，Inc.制造的“MY-24”)。使用导电树脂合成物是有利的，因为在固化第一混合物的热固树脂的过程中，第一混合物可以与导电树脂合成物同时固化和形成，这样，提高了制造率。例如通过在175℃处加热60分钟来执行固化处理。
如图4中所示，连接端子可以提供在半导体芯片105的中心部分。这种结构也可以在存储器或类似物中看到。
如图5中所示，当在半导体芯片105和布线图103之间布置热量通路113时，半导体芯片105产生的热量可以有效地传递到布线图103，这样，获得高的热消散。可以通过使用包括导电填料和树脂的导电树脂合成物形成热量通路113。导电树脂合成物可以通过混合和搅拌下面的原料来制造：85wt％的球状铜颗粒；3wt％的双酚A环氧树脂(由日本Epoxy Resins Co.Inc.制造的“Epikote828”)；9wt％的缩水甘油酯环氧树脂(由Tohto Kasei Co.，Ltd.制造的“YD-171”)；和3wt％的胺加合物固化剂(由Ajinomoto Co.，Inc.制造的“MY-24”)。而且，优选地，导电填料是金属颗粒、金属合金颗粒、或包括选自金、银、铜、镍、铅、锡和铝中的至少一种金属的分级(graded)合金颗粒。这些导电填料具有高的导热性。
密封层109的填料含量优选地大于图1到5中所示的合成材料101。在该例子中，合成材料101包括85wt％的铝粉，而密封层109包括87.5wt％的同样铝粉。当填料含量增加时，在制造过程中抑制树脂的流动性。因此，引线108不容易移动，并且能减少短路。而且，导热性可以通过增加填料含量而提高。密封层109与半导体芯片105相接触，因此，半导体芯片105产生的热量能快速消散。
当密封层109和合成材料101之间的粘合力不够时，由于热处理比如重新熔化，密封层109从合成材料101的接触面脱落，可能导致缺陷。因此，优选地，密封层109不包括任何脱膜剂(比如硅脱膜剂)。
代替图1中的结构，密封层109可以利用存在于半导体芯片105上表面中心部分中的空间114来施加，如图32所示。
如图33中所示，可选择地，密封层109可以被用来覆盖引线108的部分或全部。当将引线压入合成材料101时，这允许引线108固定并且具有足够强度，以承受压力，并且最后，利用合成材料101密封引线108。
例子2
将参考图6到10描述本发明的例子2。图6到10是表示本例子的电路元件内置模块之结构的横截面视图。图6与图1不同之处在于：高导热性密封层20布置在密封层109、半导体芯片105和合成材料101之间。高导热性密封层201包括10wt％的液态环氧树脂作为液态热固树脂和90wt％的铝粉作为无机填料。在该例子中，连接端子位于半导体芯片105的外周上。当高导热性密封层201布置在半导体芯片105的中心部分时，半导体芯片105产生的热量可以有效地传递。
半导体芯片105的外围和中心部分没有必要考虑为精确位置。只要在利用密封层109密封连接部分和布线108的同时，布置高导热性密封层201，就可以获得同样的效果。
如图7中所示，当高导热性密封层201与布线图103接触时，热量能有效地消散。
如图8中所示，当高导热性密封层201在密封层109上延伸并大面积与布线图103接触时，热量能更有效地消散。
如图9和10中所示，当热量通路形成在高导热性密封层201中时，热量能更有效的消散。
图6到10中的高导热性密封层201优选地包括导热填料。导热填料能提供高的热消散。而且，通过布置电路元件的接地平面和布线图的接地端子可以增强接地。
更优选地，导热填料是包括选自AL2O3，BN和AlN中的至少一种颗粒。这些颗粒具有低电阻和高热导率。
当高导热密封层201和合成材料101间的粘合力不够时，由于热处理比如重新熔化，高导热密封层201从合成材料101的接触面脱落，可能导致缺陷。像例子1一样，因此，优选地，高导热密封层201不包括任何脱膜剂。
例子3
将参考图11到15描述本发明的例子3。图11是表示在本例子的电路元件内置模块的合成材料101中包括的填料形状的横截面视图。在填料中有空心302，并且树脂外壁303定义了空心302。图12表示其中分布了空心填料301的合成材料101。在这种情况下，空心填料301的外壁由丙烯酸(类)树脂制成，孔隙率为约50％，并且平均颗粒尺寸为20μm。可以使用其它材料、尺寸和孔隙率。
当通过重新熔化在如图1中所示的电路元件内置模块上安装元件时，或当电路元件内置模块安装在基板上时，半导体芯片105或芯片元件110可以在220℃到225℃或更高温度处降解，并且在连接部分中的焊料111可以重新熔化，从而导致短路或类似情况。然而，因为合成材料101具有低导热性，通过使用如图12中所示的合成材料101可以抑制这些问题，并且因此可以减小重新熔化期间嵌入元件或连接部分的温度。例如，与本例子中约5秒的200℃峰值温度比较，在一般的无铅重新熔化期间，嵌入元件之间的连接部分具有约10秒的230℃峰值温度。
当通过不同于引线键合的连接方法安装半导体芯片105时，比如倒装片安装，或当没有形成通路104时，通过使用空心填料301能抑制上述问题。
填料的空心有助于减小介电常数。因此，当电路使用在高频情况下时，它能显示出高的传输性能。
在半导体芯片105工作期间，空心填料301可干扰热消散，因而，最好选用例子2中描述的包括高导热性密封层201的结构。
在图11和12中，空心填料301是球状的。然而，即使填料不是球状的，只要它具有空心结构，就能获得同样的效果。
在图1到10中，每个模块包含单个半导体芯片105。然而，如图13中所示，可以在一个平面里布置多个半导体芯片105。而且，如图14A中所示，多个半导体芯片105可以通过模片键合106层叠，通过引线108连接，并利用密封层109密封。进一步，如图14B中所示，多个半导体芯片105可以通过模片结合106层叠，使得下层芯片的面积小于上层芯片面积；通过引线108连接，并用密封层109密封。在这种情况下，因为密封层109能填充在合成结构内，所以优选使用真空成形用于密封。真空成形是一种用于在减压下从腔室中的分配器提供涂敷材料的方法。可以通过使用真空成形装置(比如由TorayEngineering Co.Ltd.制造的“VE500”)执行该方法。因为上层芯片比下层芯片大，所以图14B中的结构可以增加布线容量并使得模块整体上紧凑。
可替换地，多个半导体芯片105可以层叠并通过不同的方式连接：半导体105其中之一可以通过倒装片安装连接，以便半导体连接部分304与布线图102接触，并利用密封层305密封；以及如图15中所示，其它半导体芯片可以通过引线108连接。模块可以仅包含半导体芯片105或芯片元件111，只要它们通过引线键合连接。在与布线图102和103之连接部分不同的部分形成保护层(resist)。
例子4
在例子4中，将描述例子1和3中的电路元件内置模块制造过程的例子。例子4中使用的材料和电路元件与例子1到3中的那些相同。图16A到16G是表示电路元件内置模块的制造过程例子的横截面视图。在图16A中，合成材料101包括填料、未固化的热固树脂以及其它添加剂组成的混合物。对于该混合物，90wt％的AL2O3(由SHOWADENKO K.K.制造的“AS-40”，其为球状，具有12μm的平均颗粒尺寸)用作无机填料，和9.5wt％的液态环氧树脂(由日本Rec Co.，Ltd制造的“EF-450”)用作热固树脂。对于添加剂，添加0.2wt％的碳黑(由Toyo Carbon Co.Ltd.制造)和0.3wt％的偶联剂(由AjinomotoCo.，Inc.制造的钛酸盐基“46B”)。合成材料101通过下面的方式处理为片状。首先，填料和液态热固树脂混合成糊状混合物。可替换地，热固树脂溶解在溶剂中，以具有低粘度，然后，与填料一起混合进糊状混合物。在这种情况下，比如，通过使用搅拌和去沫装置(由MatsuoSangyo Co.Ltd制造)，可加入和混合1wt％的丁酮(MEK)。添加MEK减少了混合物的粘性，以致于它能形成膏剂(slurry)。下一步，在剥离膜(release film)上滴下预定量的电糊混合物。该剥离膜可以为75μm厚的聚对苯二甲酸乙二醇酯膜，此膜的表面经过硅脱模处理。
随后，在已滴在该剥离膜上的糊状混合物上放置另一剥离膜，然后使用叠压机压成500μm的厚度，这样提供片状混合物。加热夹在剥离膜之间的片状混合物，以便消除该片状混合物的粘性。当片状混合物包括液热固树脂时，热处理固化液态热固树脂到某种程度，并因而可以在消除片状混合物的粘性同时在未固化的状态下保持它的柔性。当片状混合物包括溶解在溶剂中的热固树脂时，热处理去除溶剂，并因而可以在消除片状混合物的粘性同时在未固化的状态下保持它的柔性。因为通过热处理，片状混合物失去柔性，所以剥离膜能容易去除。该热处理在120℃执行15分钟。该例子中使用的液态环氧树脂具有130℃的固化温度，因此在上述热处理条件下它不会固化(B阶段)。如图16B中所示，通孔411形成在这样提供的未固化的片状材料(合成材料101)中。激光束加工、模制、或穿孔中的任何处理可以用于形成通孔411。尤其对于激光束加工，由于它们的高处理速度，二氧化碳气体激光器或受激准分子激光器是有效的。
在图16C中，形成在合成材料101中的通孔411填充有导电树脂合成物412。可以通过将导电材料如金、银或铜粉与同样的合成材料101的热固树脂混合和搅拌，制造导电树脂合成物412。在这种情况下，因为铜有好的导电性和较小的迁移性，所以它是特别有效的。而且，由于液态环氧树脂具有稳定的耐热性，所以它优选作为热固树脂。
在图16D1中，芯片元件110通过焊料111安装在布线图102上。具有约12μm到35μm的厚度并通过电镀制造的铜箔可以用作布线图102。为了提供布线图102和合成材料101之间的粘合力，尤其优选地，使与合成材料101接触的铜箔表面变粗糙。表面经过耦合处理或利用锡、锌或镍电镀的铜箔可以用来不仅提高粘合力，而且防止氧化。除了焊料111，导电树脂合成物也可用于进行电连接。可以通过将金、银、铜、银钯合金或金铜分级合金与热固树脂混合和搅拌，制造导电树脂合成物。
在图16D2中，通过模片键合，半导体芯片105键合到布线图102和支持基底112，并且半导体芯片105和布线图102通过引线108电连接。
在图16D3中，在如图16D2中所示安装的半导体芯片与密封层109模制在一起。可以通过涂胶方式(dispensing)或者丝网印刷方法施加密封层109。尽管转注成形工艺(transfer molding)具有很好地生产率，但是一般应当加入脱模剂到密封层109，以提高成型模的脱模性。当密封层109和合成材料101之间的粘合力不够时，由于热处理比如重新熔化，密封层109从合成材料101的接触面脱落，可能导致故障。通过涂胶方式或者丝网印刷方法，不必添加脱模剂到密封层109，因而改善了可靠性。
应用之后，比如在125℃处30分钟，密封层109通过热空气或红外辐射固化。也可使用如紫外辐射的光线。在这种情况下，优选地，密封层109是半固化而不是完全固化。这是因为通过在如图16G中所示的随后的热处理和模压处理中将它们固化到一起，可以提高密封层109和合成材料101之间的粘合力。
在图16A到16G中，仅密封半导体芯片105。然而，也可以密封芯片元件110。可以在图16D2中的处理后并且在图16D3中的密封处理之前，安装芯片元件110。也可以在连续执行图16D2和16D3中的处理之后，如图16D1中所示安装芯片元件110。
下一步，图16E表示在支持基底401上形成布线图103。在图16F中，通过以上方法制造的合成材料101、其上安装半导体芯片105的支持基底112和支持基底401彼此对齐并叠合。
如图16G中所示，加热和模压层状材料，比如在120℃并使用10kg/cm2的压力5分钟。此温度低于合成材料101的热固树脂的固化温度。因此，热固树脂变柔软，并且可容易地在合成材料101中嵌入电路元件，因而形成容纳半导体芯片105的集成片状体。片状体形成过程在固化合成材料101的热固树脂之前执行。然后，进一步在175℃、50kg/cm2下持续60分钟来加热并模压片状体，因此，合成材料101中的热固树脂和导电树脂合成物412完全固化。结果，合成材料101、半导体芯片105和布线图102、103牢固地机械键合。而且，固化和固定作为通路104的导电树脂合成物412，用于电连接布线图102和103。
在除去支持基底112、401后，提供本发明的电路元件内置模块。在这种情况下，支持基底112、401可使用剥离膜比如聚对苯二甲酸乙二醇酯或者金属剥离材料。
而且，支持基底112、401可为比如印刷电路板、电路元件安装模块或本例子的电路元件内置模块。图17表示这种结构的例子。在图17中，本发明的电路元件内置模块用作支持基底401，并且多层印刷线路板用作支持基底112。
在上面的说明中，半导体芯片105的中心部分利用密封层109密封。然而，如图18A到18G中所示，也可能不用密封层109密封半导体芯片105的中心部分。
图18A和18B分别与图16A和16B相同。在图18C中，在合成材料101中形成多个空腔。图18D1、182和图18E分别与图16D2、16D3和16E相同。然后，如图18G中所示的片状体可以如图16中所示的相同的方式提供。
当如图19A中所示，热量通路113在合成材料101中形成时，其相应于图18C，图18G中的片状体可以具有如图19B中所示的热量通路113。
而且，利用焊接或者类似方法，电路元件可以安装在布线图102、103或者支持基底401、112上，以便实现较高密度的安装。图20表示这种结构的例子。在图20中，芯片元件403和半导体芯片404安装在本发明的电路元件内置模块上。
例子5
在例子5中，将描述例子1和3中的电路元件内置模块的制造过程。例子5中使用的材料和电路元件和例子4中的那些相同。图21A到21G是表示电路元件内置模块的制造过程例子的横截面视图。
图21A和21B分别与图16A和16B相同。
在图21C中，形成在合成材料101中的通孔以与例子4同样的方式利用导电树脂合成物412填充，并同时形成空腔501。
图22A到22D表示空腔501的形状例子。在图22A中，在合成材料101的一部分中形成空腔。在图22B中，穿过合成材料101形成空腔。在图22C中，以两步的方式形成空腔。在图22D中形成多个空腔。可使用适合于内置电路元件之形状的任何空腔。在图21中，按照半导体芯片105形成空腔。当提供附加的电路元件时，也可以为那些电路元件形成空腔。
空腔105不需在尺寸和形状上与电路元件和密封层109相同，并且可以根据树脂的流动性和通路104的位置具有预期的形状。
图23A到23B和24A到24C表示用于形成空腔501的方法例子。在图23A中，可以准备具有填充导电树脂合成物412的通孔和空腔的多个合成材料101。然后，如图23B中所示，叠置合成材料101，以形成空腔501。在图24A中，可以准备具有空腔的多个合成材料101。然后，如图24B中所示，叠置合成材料101，以形成预期的形状。其后，如图24C中所示，提供通孔并填充导电树脂合成物412。穿透型空腔可以通过穿孔或激光束加工而容易地形成。因此，如图22A到22D所示，当在合成材料101的一部分中形成空腔时，优选地，在形成穿透型空腔之后，叠置合成材料101。
图21D1、21D2和21E中的处理与例子4中的那些相同。
在图21F中，已通过以上方法形成的带有空腔501的合成材料101、其上安装有半导体芯片105的支持基底112和支持基底401彼此对齐并叠合。
如图21G中所示，与例子4相同的方式，通过使用叠压机，模压和加热层状材料，并且在合成材料101中嵌入半导体芯片105，以形成集成片状体。
在该例子中，将带有空腔501的合成材料101处理成片状体，因此模块可包含大型元件。当不使用空腔的同时而包含如此大型元件时，合成材料101的树脂较大地流动，并可以导致通路104离开预期位置。
以上制造方法能提供本发明的电路元件内置模块。
例子6
在例子6中，将描述例子2和3中的电路元件内置模块的制造过程例子。例子6中使用的材料和电路元件和例子4中的那些相同。然而，半导体芯片105的连接端子位于其外周上。图25A到25G是表示电路元件内置模块的制造过程例子。
图25A、25B、25C和25D1分别与图21A、21B、21C、21D1相同。在图25D2中，如图25D1中所示安装的半导体芯片105通过密封层109模制。在这种情况下，密封层109不是布置在半导体芯片105的中心部分。而是如图25D3中所示，高导热密封层201布置在半导体芯片105的中心部分。高导热密封层201可以通过涂胶方式或者丝网印刷方法施加。施加之后，高导热密封层201通过热空气或红外辐射固化。也能使用光线如紫外辐射。当高导热密封层201与密封层109同时固化时，能提高生产率。优选地，高导热密封层201是半固化而不是完全固化。这是因为通过在如图25G所示的随后的热处理和压制处理中将它们固化到一起，高导热密封层201和合成材料101或密封层109之间的粘合力能提高。
然后，图25G中的片状体可以与例子5相同的方式提供。利用片状体，可获得如图6中所示的电路元件内置模块。
当在图25C中的空腔501具有如图22C所示的形状时，可以获得如图7所示的电路元件内置模块。
当图25C中的空腔具有如图22C中所示的形状，并且高导热密封层201不仅布置在半导体芯片105的中心位置而布置且在如图26中所示的密封层109上时，可获得如图8中所示的电路元件内置模块。下面是进一步形成提高半导体芯片105热消散的热通路(图9和10)的过程说明。
图25C中的空腔501形成如图22C中所示的形状，并且如图27A所示准备包括热量通路113的高导热密封层201。然后，高导热密封层201布置在如图27B中所示的支持基底112上形成的半导体芯片105的中心部分，其相应于图25D2。因此，图25G中的片状体可以与例子5相同的方式提供。利用片状体，如图9中所示，可获得带有热量通路113的电路元件内置模块。
图25C中的空腔501形成为如图22B中所示的形状，并且如图27C中所示准备支持基底，其相应于图25D3。因此，图25G中的片状体可以与例子5相同的方式提供。利用片状体，可获得如图10中所示带有热量通路113的电路元件内置模块。
而且，当合成材料101包括如图28A中所示的热量通路113，其相应于图25C。可获得如图28B中所示的电路元件内置模块。
在例子6的电路元件内置模块中，密封半导体芯片的连接端子、布线图和引线。因此，即使高导热密封层是导电材料，电路结构也不会遭受损坏，比如短路。为了改善半导体芯片的热消散，高导热密封层优选地包括导热填料。导热填料能提供高的热消散。而且，通过布置电路元件的接地平面和布线图的接地端子能提高接地。
优选地，导热填料是包括选择自AL2O3、BN和AlN中的至少一种颗粒。这些颗粒具有低电阻和高导热性。
以上的制造方法能提供本发明的电路元件内置模块。
例子7
在例子7中，将描述例子1到3中的电路元件内置模块的制造过程例子。例子7中使用的材料和电路元件和例子4中的那些相同。图29A到29H是表示电路元件内置模块制造过程例子的横截面视图。
例子7与例子4到6不同之处在于：在包括导电树脂合成物412和空腔501的合成材料101叠置在安装有半导体芯片(图29F)的支持基底112上之后，施加密封层109。通过在图29F中的处理之后施加密封层109，它能紧固地填充空腔501。当合成材料101被加热和模压时，合成材料101流进空腔(图29H)。如果空腔501太大，空腔501具有空隙(viods)。为了防止这种空隙，优选地，空腔501的高度(图29C)小于03mm。
高导热密封层201可以用在图29G中。在这种情况下，如图30中所示，优选地，第二厚度602大于第一厚度601。第一厚度601是从合成材料101的上表面到支持基底112的下表面的距离。第二厚度602是从高导热密封层201的顶部到支持基底112的上表面的距离。利用这种结构，在片状体形成处理中，在合成材料101之前，模压高导热密封层201。因此，高导热密封层201水平延伸，同时减少合成材料的树脂流动。这样，可以抑制提供在合成材料101中的导电树脂合成物412的变形。而且，当高导热密封层201水平延伸时，高导热密封层201、支持基底401和布线图103之间的接触面积增加，由此，获得如图8中所示的具有改良热消散的电路元件内置模块。
在例子1到7中，如图31中所示，形成在支持基底112、401上的布线图102、103可以嵌入在各自的支持基底中。
例子8
使用图1中的电路元件内置模块，将描述提高密封层109(第二混合物)和密封层101(第一混合物)之间接触面的粘合力的例子。如图34中所示，使密封层109的表面变粗糙。可以通过研磨(buffing)或喷砂(bandblasting)物理地完成粗糙处理。在这种情况下，因为研磨可能损坏引线，所以优选喷砂。表面也可以化学地粗糙。可替换地，具有预定表面粗糙程度的成型模(molding die)形状可以转录(transcribe)到该表面，比如，通过把密封层109施加到引线、将加热的成型模模压到密封层109的表面、将成型模的表面形状转录到密封层109的表面，并且移去成型模。优选地，密封层109的表面具有0.1μm到0.4μm的10点粗糙度(Rz)。具有此范围之粗糙度的密封层109可更加牢固地键合到密封层101。10点粗糙度(Rz)是轮廓曲线之估计长度上5个最高峰和5个最低谷之间的平均高度差，用μm表示(JIS标准，B0601)。
可替换地，如图35中所示，偶联剂可以施加于密封层109的表面。偶联剂的例子包括硅烷偶联剂和钛偶联剂。尤其是，可以使用γ-甲基丙烯酰氧基丙基三甲氧基硅烷的硅烷偶联剂。施加量能任意地确定。
通过这种方式，可以改善密封层109(第二混合物)和密封层101(第一混合物)之间接触面的粘合力。
例子9
在该例子中，如图36A、36B中所示，本发明的电路元件内置模块安装在IC卡(可内置被动元件和半导体的印刷电路板卡(SIMPACTCARD))上。在与引线108相对的表面上形成屏蔽层117，以防止引线108起到天线的作用。天线电路118形成在半导体芯片105的侧面上，并彼此间隔开。可以以两层(图36A)或者单层(图36B)布置天线电路118。在图36B中，仅在一个方向能接收/发送信号。在该SIMPACT CARD中，可以形成夹住半导体的两层电路，并通过通路电连接。用卡封装树脂119覆盖整个IC卡。
图37表示用于参考的传统卡。在图37中，天线电路118形成在半导体芯片105的侧面上，并被间隔开。天线电路118被设置在单层中。用卡封装树脂119覆盖整个IC卡。然而，引线108可以拾取信号噪音，并导致半导体芯片105出现故障。而且天线电路118被形成为单层，因此，限制了接收灵敏度和发送强度。
相反，如图36A中所示，本例子的IC卡可通过屏蔽层117防止噪音影响，并通过以两层形成天线电路118来改善对接收灵敏度和发送强度的限制。
如上所述，本发明可提供使用低成本安装工艺比如引线键合并可消除引线故障或短路的电路元件内置模块，和用于制造该电路元件内置模块的方法。而且，本发明对封装比如加热电源模块也是有好处的。
本发明可以体现为其它形式而不脱离其精神或实质特征。从所有方面看，本申请中公开的这些例子是作为说明性的而非限制性的。本发明的范围通过附加的权利要求而不是通过前面的描述来表示，并且落入权利要求含义及其等效的所有变化均包含在其中。

Claims (22)

1.一种电路元件内置模块，包括：
电绝缘基板，由包括填料和热固树脂的第一混合物制成；
布线图，至少形成在该电绝缘基板的主表面上；
若干个电路元件，布置在该电绝缘基板内并且电连接到该布线图；和
若干个通路，用于电连接该布线图；
其中，所述电路元件其中至少之一是使用引线安装的电子元件，
利用包括填料和树脂的第二混合物，密封所述引线的部分或全部，
所述第二混合物的填料含量大于所述第一混合物的填料含量。
2.根据权利要求1的电路元件内置模块，其中，利用包括导电填料和树脂的合成物，填充所述通路中至少之一。
3.根据权利要求1的电路元件内置模块，其中，所述电子元件使用引线安装，并通过引线键合连接。
4.根据权利要求1的电路元件内置模块，进一步包含：包括填料和树脂的第三混合物，
其中，利用所述第三混合物，密封所述电子元件的中心部分。
5.根据权利要求4的电路元件内置模块，其中，在所述第一混合物或所述第三混合物中形成热量通路。
6.根据权利要求4的电路元件内置模块，其中，所述第三混合物的填料包括导热填料。
7.根据权利要求1的电路元件内置模块，其中，所述第一混合物的填料包括空心填料。
8.根据权利要求1的电路元件内置模块，其中，所述第一混合物的热固树脂包括选自由环氧树脂、酚醛树脂和氰酸树脂构成的组中的至少一种热固树脂。
9.根据权利要求1的电路元件内置模块，其中，所述第一混合物和所述第二混合物的填料包括选自由Al2O3、MgO、BN、AlN和SiO2构成的组中的至少一种无机填料。
10.根据权利要求9的电路元件内置模块，其中，该填料具有0.1μm到100μm的平均颗粒尺寸。
11.根据权利要求1的电路元件内置模块，其中，所述第一混合物的填料含量在70wt％到90wt％的范围内。
12.根据权利要求1的电路元件内置模块，其中，所述第二混合物的填料含量在80wt％到95wt％的范围内。
13.根据权利要求4的电路元件内置模块，其中，所述第三混合物的填料含量在85wt％到95wt％的范围内。
14.根据权利要求4的电路元件内置模块，其中，所述第三混合物的填料具有0.1μm到50μm的平均颗粒尺寸。
15.根据权利要求2的电路元件内置模块，其中，所述通路的导电填料是金属颗粒或金属合金颗粒，其包括选自由金、银、铜、镍、铅、锡和铝构成的组中的至少一种金属。
16.根据权利要求1的电路元件内置模块，其中，所述第二混合物密封所述引线、通过所述引线连接的所述电路元件和布线图。
17.根据权利要求1的电路元件内置模块，其中，使得由第二混合物制成的密封层的表面至少一部分变得粗糙或者提供预处理膜，其中该至少一部分形成与由所述第一混合物制成的密封层的一接触面。
18.根据权利要求1的电路元件内置模块，其中，该电子元件是半导体芯片，
在该半导体芯片与所述引线相对的表面上设置一屏蔽层，
至少一个天线电路形成在该半导体芯片的侧面上并被间隔开，以及
利用卡封装树脂覆盖整个模块。
19.一种用于制造电路元件内置模块的方法，包括：
在第一布线图上布置若干个电路元件，该第一布线图形成在支持基底的一个主表面上；
通过引线键合，连接所述电路元件其中至少之一；
利用包括填料和树脂的第二混合物，密封用于该引线键合的引线的部分或全部；
配置该支持基底，使得形成有所述电路元件的该支持基底的主表面，与包括填料和未固化的热固树脂的第一混合物相对置；
通过模压该支持基底，形成片状体，使得所述电路元件位于所述第一混合物中；和
通过加热该片状体，固化第一混合物的热固树脂。
20.根据权利要求19的方法，其中，通过引线键合连接的至少一个电路元件的连接端子位于该电路元件的外周上，
该方法进一步包括：利用包括填料和树脂的第三混合物，密封该电路元件的中心部分，和
在利用所述第二混合物进行密封处理之后，并在形成该片状体的处理之前，执行利用第三混合物的密封处理。
21.一种用于制造电路元件内置模块的方法，包括：
在第一布线图上布置若干个电路元件，该第一布线图形成在支持基底的一个主表面上；
通过引线键合连接所述电路元件其中至少之一；
根据所述电路元件的尺寸，在包括填料和未固化的热固树脂的第一混合物中形成空腔；
在该支持基底上布置所述第一混合物，使得该空腔面向该支持基底上形成所述电路元件的主表面；
利用包括填料和树脂的第二混合物，密封用于该引线键合的引线的部分或全部；
通过模压第一混合物和该支持基底，形成片状体，使得所述电路元件位于所述第一混合物中；和
通过加热该片状体，固化所述第一混合物的热固树脂。
22.根据权利要求21的方法，其中，通过引线键合连接的至少一个电路元件的连接端子位于该电路元件的外周上，
该方法进一步包括：利用包括填料和树脂的第三混合物，密封该电路元件的中心部分，以及
在利用第二混合物进行密封处理之后，并在形成该片状体的处理之前，执行利用第三混合物的密封处理。
CNB2004100685630A 2003-08-28 2004-08-30 电路元件内置模块及其制造方法 Expired - Fee Related CN100397640C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003304974 2003-08-28
JP2003304974 2003-08-28

Publications (2)

Publication Number Publication Date
CN1591861A CN1591861A (zh) 2005-03-09
CN100397640C true CN100397640C (zh) 2008-06-25

Family

ID=34214044

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100685630A Expired - Fee Related CN100397640C (zh) 2003-08-28 2004-08-30 电路元件内置模块及其制造方法

Country Status (2)

Country Link
US (1) US7180169B2 (zh)
CN (1) CN100397640C (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317861A (ja) * 2004-04-30 2005-11-10 Toshiba Corp 半導体装置およびその製造方法
JP2006165252A (ja) * 2004-12-07 2006-06-22 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
JP2006190767A (ja) * 2005-01-05 2006-07-20 Shinko Electric Ind Co Ltd 半導体装置
JP4718192B2 (ja) * 2005-01-17 2011-07-06 新光電気工業株式会社 リーダ／ライタ
DE102005032489B3 (de) * 2005-07-04 2006-11-16 Schweizer Electronic Ag Leiterplatten-Mehrschichtaufbau mit integriertem elektrischem Bauteil und Herstellungsverfahren
DE102005034011B4 (de) * 2005-07-18 2009-05-20 Infineon Technologies Ag Halbleiterbauteil für Hochfrequenzen über 10 GHz und Verfahren zur Herstellung desselben
DE102005033469B4 (de) * 2005-07-18 2019-05-09 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleitermoduls
JP4766049B2 (ja) * 2005-09-20 2011-09-07 株式会社村田製作所 部品内蔵モジュールの製造方法および部品内蔵モジュール
DE102006034679A1 (de) * 2006-07-24 2008-01-31 Infineon Technologies Ag Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
TWI376774B (en) * 2007-06-08 2012-11-11 Cyntec Co Ltd Three dimensional package structure
CN101690434B (zh) * 2007-06-26 2011-08-17 株式会社村田制作所 元器件内置基板的制造方法
TWI375996B (en) * 2007-09-18 2012-11-01 Advanced Semiconductor Eng Manufacturing process and structure for a thermally enhanced package
JP5081578B2 (ja) * 2007-10-25 2012-11-28 ローム株式会社 樹脂封止型半導体装置
CN102612265B (zh) * 2007-11-01 2016-05-11 大日本印刷株式会社 内置元件电路板、内置元件电路板的制造方法
JP4462332B2 (ja) * 2007-11-05 2010-05-12 セイコーエプソン株式会社 電子部品
KR101491138B1 (ko) * 2007-12-12 2015-02-09 엘지이노텍 주식회사 다층 기판 및 이를 구비한 발광 다이오드 모듈
DE102008009220A1 (de) * 2008-02-06 2009-08-13 Robert Bosch Gmbh Verfahren zum Herstellen einer Leiterplatte
WO2009118925A1 (ja) * 2008-03-27 2009-10-01 イビデン株式会社 電子部品内蔵配線板及びその製造方法
GB2466255B (en) 2008-12-17 2013-05-22 Antenova Ltd Antennas conducive to semiconductor packaging technology and a process for their manufacture
US9355962B2 (en) * 2009-06-12 2016-05-31 Stats Chippac Ltd. Integrated circuit package stacking system with redistribution and method of manufacture thereof
US20100327465A1 (en) * 2009-06-25 2010-12-30 Advanced Semiconductor Engineering, Inc. Package process and package structure
JP5729186B2 (ja) * 2011-07-14 2015-06-03 富士通セミコンダクター株式会社 半導体装置及びその製造方法
CN103515340B (zh) * 2012-06-29 2016-09-07 三星电机株式会社 电源模块封装和用于制造电源模块封装的方法
CN103515364A (zh) 2012-06-29 2014-01-15 三星电机株式会社 电源模块封装和用于制造电源模块封装的方法
CN104620372B (zh) 2012-12-28 2017-10-24 富士电机株式会社 半导体装置
US20150279814A1 (en) * 2014-04-01 2015-10-01 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Embedded chips
WO2016092691A1 (ja) * 2014-12-12 2016-06-16 株式会社メイコー モールド回路モジュール及びその製造方法
DE102015120109B4 (de) * 2015-11-19 2018-03-01 Danfoss Silicon Power Gmbh Leistungshalbleitermodul mit einer einen Leistungshalbleiter bedeckenden Glob-Top-Vergussmasse
CN107393883A (zh) * 2017-06-29 2017-11-24 江苏长电科技股份有限公司 埋入预制天线低损耗部件的封装结构
CN107221528A (zh) * 2017-06-29 2017-09-29 江苏长电科技股份有限公司 埋入式天线封装结构及其制造方法
WO2019026902A1 (ja) * 2017-08-01 2019-02-07 株式会社村田製作所 高周波モジュール
KR101982056B1 (ko) * 2017-10-31 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지 모듈
EP3499560B1 (en) * 2017-12-15 2021-08-18 Infineon Technologies AG Semiconductor module and method for producing the same
KR102566772B1 (ko) * 2018-11-09 2023-08-14 삼성전자주식회사 반도체 패키지
CN112020222A (zh) * 2019-05-30 2020-12-01 鹏鼎控股(深圳)股份有限公司 内埋电路板及其制作方法
CN112153801B (zh) * 2019-06-28 2022-03-08 庆鼎精密电子（淮安）有限公司 电路板及其制作方法
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
CN111081653A (zh) * 2019-11-25 2020-04-28 合肥速芯微电子有限责任公司 半导体封装结构及其制备方法
US11322428B2 (en) * 2019-12-02 2022-05-03 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
CN113782496A (zh) * 2020-06-10 2021-12-10 讯芯电子科技（中山）有限公司 半导体封装装置和半导体封装装置制造方法
US11581233B2 (en) * 2021-05-04 2023-02-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical circuit pattern within encapsulant of SIP module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5866953A (en) * 1996-05-24 1999-02-02 Micron Technology, Inc. Packaged die on PCB with heat sink encapsulant
US6013948A (en) * 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
US20020175402A1 (en) * 2001-05-23 2002-11-28 Mccormack Mark Thomas Structure and method of embedding components in multi-layer substrates
US20030127725A1 (en) * 2001-12-13 2003-07-10 Matsushita Electric Industrial Co., Ltd. Metal wiring board, semiconductor device, and method for manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3375555B2 (ja) 1997-11-25 2003-02-10 松下電器産業株式会社 回路部品内蔵モジュールおよびその製造方法
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
US6538210B2 (en) 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
JP3598060B2 (ja) 1999-12-20 2004-12-08 松下電器産業株式会社 回路部品内蔵モジュール及びその製造方法並びに無線装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6013948A (en) * 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
US5866953A (en) * 1996-05-24 1999-02-02 Micron Technology, Inc. Packaged die on PCB with heat sink encapsulant
US20020175402A1 (en) * 2001-05-23 2002-11-28 Mccormack Mark Thomas Structure and method of embedding components in multi-layer substrates
US20030127725A1 (en) * 2001-12-13 2003-07-10 Matsushita Electric Industrial Co., Ltd. Metal wiring board, semiconductor device, and method for manufacturing the same

Also Published As

Publication number Publication date
CN1591861A (zh) 2005-03-09
US20050045369A1 (en) 2005-03-03
US7180169B2 (en) 2007-02-20

Similar Documents

Publication Publication Date Title
CN100397640C (zh) 电路元件内置模块及其制造方法
CN100539103C (zh) 包括统一占用面积的半导体管芯封装及其制造方法
CN101663926B (zh) 部件内置模块及其制造方法
CN1183485C (zh) 芯片卡或类似电子装置的制造方法
KR100297915B1 (ko) 반도체패키지및그제조방법
CN102479725B (zh) 具有散热座及增层电路的散热增益型半导体组件制备方法
EP0471003B1 (en) Method of grounding an ultra high density pad array chip carrier
US7105931B2 (en) Electronic package and method
US7575955B2 (en) Method for making electronic packages
US5840417A (en) Multilayer electrical devices comprising area bonding conductive adhesive preforms
US20040217472A1 (en) Low cost chip carrier with integrated antenna, heat sink, or EMI shielding functions manufactured from conductive loaded resin-based materials
US20110204506A1 (en) Thermal Interface Material Design for Enhanced Thermal Performance and Improved Package Structural Integrity
US20020180061A1 (en) Land grid array stiffener use with flexible chip carriers
US20030184985A1 (en) Electronic device manufacturing method, electronic device and resin filling method
US20110088936A1 (en) Method for manufacturing an electronic assembly
CN104051377A (zh) 功率覆盖结构及其制作方法
CN1674277A (zh) 电路装置
CN101236947A (zh) 一种新型封装结构的半导体器件
CN1362733A (zh) 半导体装置及其制造方法、电路板以及电子设备
CN100472768C (zh) 含有低k电介质的半导体器件组件及其改进可靠性的方法
JPH09505444A (ja) 接着シートを用いたマルチチップ電子パッケージモジュール
CN101266959A (zh) 半导体装置封装结构及方法
CN112259528A (zh) 具有双面选择性电磁屏蔽封装的sip结构及其制备方法
TWI658518B (zh) 電路零件的製造方法及電路零件
JP2005101580A (ja) 回路部品内蔵モジュール及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee