CN1392564A - 非易失性存储器 - Google Patents

非易失性存储器 Download PDF

Info

Publication number
CN1392564A
CN1392564A CN02122440A CN02122440A CN1392564A CN 1392564 A CN1392564 A CN 1392564A CN 02122440 A CN02122440 A CN 02122440A CN 02122440 A CN02122440 A CN 02122440A CN 1392564 A CN1392564 A CN 1392564A
Authority
CN
China
Prior art keywords
memory
memory module
layer
module
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN02122440A
Other languages
English (en)
Inventor
T·N·胡尔斯特
C·佩尔洛夫
C·威尔逊
C·陶斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of CN1392564A publication Critical patent/CN1392564A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

公开了一种数据存储器，它包括在介电材料衬底上形成的一个交叉点存储阵列。交叉点存储阵列包括第一和第二组横向电极，它们被一个包含至少一个半导体层的存储层所分隔。在每个由第一和第二组电极形成的交叉点处，存储层形成一个非易失性存储元件。通过对经过存储元件的预定电流形式的写入信号的应用，每个存储元件可以在低和高阻抗状态之间切换，表示对应的二进制状态。每个存储元件都包括在存储层上形成的二极管结点，至少是同时处于低阻抗状态。多个数据存储设备可以被堆叠并被层压成一个存储模块，以提供廉价的高容量数据存储。这样的存储模块可以被用于归档数据存储系统，其中存储模块提供一个一次写入的存储单元，该单元在设备或是接口卡中是可接收的。

Description

非易失性存储器
技术领域
本发明涉及数字存储电路领域，特别涉及适用于高密度、高容量、低成本数据存储的非易失性存储电路。
背景技术
现在许多用户设备都被构造成产生和/或使用数量越来越大的数字数据。例如，用于静止和/或运动图像的便携数码相机产生大量表示图像的数字数据。每幅数字图像都需要几兆字节(MB)的数据存储，并且这种存储必须在相机之中是可用的。为了提供这类数据存储应用，对大约10MB到1吉字节(GB)的充足容量来说，存储数据的存贮器的成本应该相对较低。存储数据的存储器还应该功耗比较低(例如＜＜1瓦)，并具有相对强健的物理性能，以应付便携电池供电的运行环境。归档存储来说，数据只需被写入存储器中一次。优选地，存储器应具有较短的存取时间(优选的小于一毫秒)和适度的传输速率(例如：20Mb/s)。而且优选地，存储数据的存贮器还应该能被封装到一种工业标准接口模件，例如PCMCIA或微型快擦写存储卡之中。
当前用于便携设备，例如数码相机的一种存储器是闪速存储器。它满足了所需的机械强度、功耗、以及上面提到的传输和存取速率。然而，一个主要缺点是闪速存储器仍然相对昂贵(每MB为1.5美元到2美元)。由于价格的原因，通常将闪速存储器用作归档设备是不切实际的，因此，需要把数据从它传送到一个辅助的文档存储器中。而将大量闪速存储器包含到便宜的数码相机或相似的数字设备(MP3播放器、PDA等等)之中将会使其惊人的昂贵。这使得某些特性在这类应用中，例如将视频信息记录在廉价的数码相机中是不可用的，并且还削弱了其它特征功能，例如限制了数码相机可以存储的照片数或是MP3音频播放器可以存储的歌曲数目。
磁性的“硬盘”存储器也可以被用于归档存储，即使是在便携设备中。微型硬盘驱动器可用于PCMCIA类型III的格式参数，并提供最多为1GB的容量。然而，这种磁盘驱动器仍然相对昂贵(每MB为0.5美元)，至少部分是因为磁盘控制器的电子装置相对较高的固定成本。与闪速存储器相比较，微型硬盘驱动器还存在其他的缺点，例如较低的机械强度，较高的功耗(～2到4W)，以及相对较长的存取时间(～10mS)。硬盘驱动器还存在缺点，包括转动等待和“唤醒”时间，它可能是1秒或是更多。
相似地，可以使用可移动光盘，并且，与硬盘相比较，它有一个大的优点。可移动光介质非常便宜，例如，对小型光盘介质来说，每MB为0.03美元。然而，在大多数的其他方面，光盘存储劣于磁性硬盘，包括相对较差的功耗、机械强度、体积以及存取性能。
磁带具有比可移动光盘更低的介质成本，然而，它同样具有其他的旋转的盘状存储器的缺点，特别是在物理体积和功率损耗方面。另外，磁带还存在串行存取的缺点。这就导出了两个附加的应用难题，即非常低的随机存取性能以及对用于存储视频和类似物的一致的时间压缩技术的限制。
对特殊的摄影应用来说，塑料膜上的卤化银乳胶形式的照相胶卷是一种与之竞争的存储器，传统胶卷的缺点是它需要被冲洗、有限的保存期限和物理体积。实际上，存储在照相胶卷上的信息本来就是模拟信息，并且，非常不适于与数字处理设备和技术直接相互作用。更进一步，除了PolaroidTM自己开发的照相胶卷之外，被存储信息并不能被立即存取。
本发明的实施例旨在为数码相机和其他便携设备解决低成本归档存储的问题。对这类存储器的要求是：一个工业标准接口(例如PCMCIA或微型闪速存储卡)，2000G的冲击承受力，低功耗(＜＜1W)，短的存取时间(＜1ms)，适度的传输速率(20Mb/s)，以及足够的容量(10MB-1GB)。
发明内容
根据本发明的原理，提供了一种数据存储设备，包括在介电衬底材料上形成的交叉点存储阵列。交叉点存储阵列包括第一组和第二组横向电极，它们被包含至少一个半导体层的存储层所分离。存储层在从第一组到第二组的每个电极交叉点处形成一个非易失性存储元件。通过对以预定电流密度经过存储元件方式进行的一种写信号应用，每个存储元件能够在低和高阻抗状态之间转换，表示各自的二进制数据状态。每个存储元件都包括一个在存储层上形成的二极管结点，至少是在处于低阻抗状态的时候。
在本发明的一种形式中，介电衬底由聚合材料形成。在本发明的另一种形式中，介电衬底由金属镀层，例如不锈钢形成，其上具有一个介电材料的涂层。
介电衬底可以是从下面选出的一种材料构成：聚酰亚胺；聚醚砜(PES)；聚丙烯酸脂(PAR)；聚醚酰亚胺(PEI)；聚萘二甲酸乙二醇酯(PEN)；聚对苯二甲酸乙二醇酯(PET)；聚对苯二甲酸酯；聚四氟乙烯(PTFE)；聚碳酸酯；以及聚氯乙烯(PVC)。
优选地，存储层是使用能够在比衬底材料的处理温度更低的温度下被加工的材料所形成。在本发明的一种方式中，存储层的至少一个半导体层是由有机半导体材料组成。在本发明的实施例中，有机半导体材料可以从下面选出：铜酞菁(CuPc)；PTBCI(3，4，9，10-苝四羧酸-双-苯并咪唑)；PTCDA(3，4，9，10-苝四羧酸)；BTQBT[(1，2，5-噻二唑)-p-喹啉并双(1，3-)二硫杂环戊二烯]；TPD(N，N’-联苯基-N，N’-双-(3-甲苯基)1-1’联苯基-4，4’-二胺)；α-NPD(4，4’-双[N-(1-萘基)-N-苯基-氨基]联苯)；以及TPP(5，10，15，20-四苯基-21H，23H-卟吩)。
在本发明的其他实施例中，存储层的至少一个半导体层是由非晶无机半导体材料，例如，非晶硅或锗形成的。
优选地，数据存储设备包括耦合到所述第一和第二组存储阵列电极的地址解码电路，该地址解码电路具有第一和第二组输入线，用于分别对第一和第二组电极进行寻址。优选地，第一和第二组输入线被耦合经过二极管元件，分别选择第一和第二组存储阵列电极中的一个。
优选地，数据存储设备还至少包括一条数据读出线，它具有到第一和/或第二组存储阵列电极中的每一个电极的二极管连接。
在本发明优选的形式中，第一和第二组存储阵列电极是在由所述存储层分隔的单独的层中形成的，其中第一和第二组输入线分别在与第二和第一组电极相同的层中形成。
在优选的数据存储设备结构中，第一和第二组输入线被排列成分别交叉所述存储层分隔的第一和第二组存储阵列电极。各条输入线与电极之间的被选二极管连接是由所述存储层在其交叉点上形成的。
在数据存储设备的优选实施例中配备了电源条纹电路，它被耦接到所述第一和第二组存储阵列电极。优选地，电源条纹电路包括经过各个电阻元件而被耦接并且一起成组耦接到被选电源条纹线的电极末端。
本发明的一个优选实施例包括具有多个模块层的存储模块，每个层具有上面所列举的数据存储设备。
在本发明的一种形式中，模块层被层压在一起以形成一个部件，并且电接触被配备到部件的至少一个外表面上，以提供与第一和第二组输入线、至少一条读出线以及各个模块层上的电源条纹线的互连。优选地，多个模块层中的每一个的对应输入线都被并行连接到地址接点，用于对存储模块中的存储阵列进行并行寻址。
根据本发明，还提供了一种存储模块，它包括在单一组件中形成的多个存储电路，每个存储电路包括一个非易失性交叉点存储阵列和一个构造在通用非半导体衬底上的地址解码电路。
优选地，每个存储电路是由包括至少一个半导体材料层的存储层所分隔的第一和第二层横向导体印制线形成的。在优选实施例中，每个存储电路的存储阵列包含存储元件的一个矩阵，每个存储元件都是在交叉点处由来自第一和第二层的导体印制线的上覆部分与其间一部分所述存储层构成的。通过经过存储元件的预定电流密度形式的写入信号的应用，存储元件可以在低和高阻抗状态之间切换，以表示相应的二进制数据状态。当处于所述低阻抗状态中时，每个存储元件都至少包括一个在存储层上形成的二极管结点。
根据优选的电路结构，每个存储电路的地址解码电路包括被选二极管的互相连接，它是在其交叉点上，通过来自第一和第二层的导体印制线的上覆部分之间的存储层产生的。
一种特别优选形式的存储模块是由多个模块层构建的，每个模块层都具有所述多个存储电路中的至少一个。模块层可以被层压在一起以形成一个部件，并且，电接触点被提供到该部件的至少一个外表面上，以提供与存储电路的导体印制线的互连。在优选实施例中，向多个模块层中地址解码电路的输入被一起并行耦接到外部电接触点。
本发明还提供了一种数字数据存储系统，包括：一个存储模块，它具有多个在单一组件中形成的非易失性交叉点存储阵列；以及一个适用于与数据处理设备相连的接口卡。接口卡包括用于对存储模块进行寻址、写入和读出的控制电路，和一个适用于接收存储模块并将控制电路互连到存储阵列的存储模块接口。
数字数据存储系统中所使用的存储模块可以如上面所述的那样被构建。优选地，存储模块提供永久的数据存储，例如，以一次性写入的非易失性存储器形式。
附图说明
下面，通过参考伴随的附图而对优选实施例的描述，本发明将更为详尽地被说明，其中：
图1是根据本发明实施例的一次写入存储系统的方框图；
图2是说明存储模块通用结构的一次写入存储系统的示意框图；
图3是根据本发明实施例构建的一次写入存储模块的等距局部剖视图；
图4是根据本发明实施例的一次写入存储模块中的层的分解图；
图5是装配到存储模块中的存储模块层的简化平面图；
图6是观察图5中存储模块层的X-X部分的横断面视图；
图7是适用于在本发明实施例中执行的交叉点存储元件电路图；
图8是交叉点阵列存储器单元的简化平面图；
图9表示用于说明对存储元件进行寻址的一次写入存储阵列；
图10是一部分存储阵列寻址电路的示意电路图；
图11表示示意性说明具有改序二级管逻辑寻址电路连接的交叉点存储阵列；
图12是改序二极管逻辑复用/解复用(复用/解复用)的示意电路图和用于存储阵列的读出电路；
图13是交叉点存储阵列以及相关的寻址和读出电路元件的原理视图；
图14是存储模块层的简化方框结构布置图；
图15是一部分存储阵列和寻址/读出电路的原理视图；
图16是用于本发明实施例中的存储模块层结构的等距局部剖视图；
图17到23描述的是示范性的模压/去除的层制造工艺的阶段；
图24到26图示说明了存储电路子层装配工艺中的阶段；以及
图27是对存储模块制造工艺的图示说明。
具体实施方式
在这里公开了一次写入存储电路、存储系统、以及生产和实施这种电路和系统的方法。在后面的描述中，为了进行说明，将对特定术语和特定实施细节进行陈述，以提供关于本发明的透彻的理解。然而，对本领域技术人员来说，要实现本发明，很显然这些特殊的细节并不是必需的。
接下来的描述中，提到数据的地方可以被理解成这样：这种“数据”取决于上下文而用各种方式来表示的。举一个例子，存储单元中的“数据”可以由电压电平、磁性状态或是一种物理特性来表示，例如，给出如电压或电流电平之类可测量效应的电阻，或是对读出电路的改变。另一方面，当在总线上或是在传输期间，这种“数据”可以是电流或电压信号的形式。更进一步，实际上，这里大多数情况的“数据”主要是二进制的，可以方便地被表示为状态“0”和“1”，而且可以明白，实际的二进制状态可以由相对不同的电压、电流、阻抗等来表示，而一种具体的应用表现形式所代表的是“0”还是“1”并不重要。
下文中详细描述的本发明的一个实施例提供了一种便携、廉价、坚固的存储系统，它对例如数码相机和便携数字音频装置之类的设备，以及其他用品中的数据存储来说特别有用，尽管本领域技术人员将会理解，该存储系统和它的各种组件和式样也可以被用在许多其它的应用中。在被描述的实施例中，存储系统被合并到一种工业标准的便携接口卡中(PCMCIA或CF)，这样，它可以被用在具有这类接口的现有产品和将来的产品之中。
存储卡10在图1中以结构图的形式被说明，它是根据本发明的优选实施例来构建的。该存储卡10具有一个I/O接口连接器12，通过该连接器来进行在存储卡10与其所耦接的设备2之间的通信。接口连接器被耦接到一个接口和控制电路14，该电路被连接到一个可移动存储模块20上。存储模块20提供用于一次写入数据存储的电路，其中包括某些检测、写启动和寻址功能。接口和控制电路14包括当每个存储模块20被收入卡中的时候，对其进行控制、对接、检测以及纠错编码(ECC)等等的电路。存储模块20被收入到存储卡的插槽或类似的槽中，这样，它可以被从其上移走，并由另一个存储模块20所替换。当被收入到存储卡中的时候，存储模块20通过一个外部接口16而被耦接到接口和控制电路14上。
一次写入数据存储意味着：数据实际上只能被写入到存储器一次，之后它将保持不变。在许多形式的一次写入存储器中，当被初始写入之后，存储在其中的数据并非严格地不能够被改变，但是，通常它不能被任意改变，这一点本领域技术人员可以理解。举例来说，大多数一次写入存储器被制造成每个存储单元处于一个第一二进制状态(例如表示二进制数据“0”)，并且在写入过程中，所选的存储单元被改变成一个第二二进制状态(例如表示二进制数据“1”)。通常，存储单元被从第一二进制状态改变到第二二进制状态是不可逆的，这样，一旦数据“1”被写入了，它将不会被改回到数据“0”。这就限制了数据被写入存储器之后可以对其进行的改变，其中，任意数据都只能被写一次，并且，举例来说，此后数据“0”只能被改变成数据“1”，而没有其他可以绕过的途径。
由于存储模块20包含一次写入存储器，因此，它适用于归档数据存储，其中，一次存储的数据被保存。这有点像摄影胶卷，其中照片只被存储到其上一次，并且显影的胶卷被保持作为永久的记录。因此，一旦用数据充填存储模块20到其容量，就需要另一个来进行另外的数据存储。也有可能简单地对设备2中的整个存储卡10进行替换，然而，这将意味着接口和控制电路、以及存储卡的结构，连同存储模块一起被归档保存。为了减少数据存储的费用，比较理想的是存储系统中的可再用和相对昂贵的部件不被永久耦接到实际的存储器中，并且，因为这个原因，在优选实施例中，存储模块20是可以从存储卡10上移走的。这样，大部分的存储卡10包括一次性物品的费用，并且插入其中的存储模块20被廉价制造，如下面进一步讨论的那样。
控制/接口电路14通常类似“AT”类型的磁盘控制器电路，它还包括纠错(ECC)和检测管理功能，以及运行存储模块20所需要的功能。这些功能包括：
-写入存储模块，包括设置写入电压，设置写入启动线路，以及控制电源条纹电路；
-通过将逻辑地址转换成存取物理存储位置所需要的地址线结构来对存储器进行寻址；
-对读出线输出端的数据读出处理；以及
-如果需要，并行到串行的转换。
控制/接口电路14还可以提供仿真可再写入存储器卡的某些特性的功能，例如数据文件的逻辑删除等等。例如，接口/控制电路14的这类功能可以毫无困难地在定制的集成电路中被实施。上面概述的所需要功能的细节将从接下来对存储模块20自身结构和操作的描述中被更为全面的理解。
为了在接口/控制电路14和存储卡10中的存储模块20之间进行耦接，提供了一个内部接口16。物理上，该内部接口16接收存储器模块并提供接口和控制电路与存储器模块之间的电连接。这样，就可以使用一种适当形式的插头插口装置，尽管大多数适当的结构都极大依赖于所产生连接的实际数目。存储模块上的连接触点可以在其外表面上形成，如下面将要讨论的，以允许边缘连接方案或陆地坐标阵列(LGA)连接。本领域技术人员将会认识到，有可能将多种连接方案用于实施而不会有太大困难。
使用本发明的原理可以很廉价地构建存储模块20，从而提供低成本的数据存储部件。为了保持存储器的低成本，同时得到高的存储容量，有几个因素已被提出，例如材料和加工成本。优选实施例的存储器模块的这些特性将在下面的描述中被讨论，首先是存储模块20的总体结构。
图2中示出了耦接到接口和控制电路14的存储模块20的概略框图表示。为了增加给定衬底面积上的存储模块的存储容量，模块20由一堆被层压的层22所构建。每个层22都具有一个提供数据存储的存储元件的阵列25。每个层还包含通过存储系统内部接口16而将各自的存储阵列耦接到接口和控制电路14的复用电路30。各层上的复用/解复用电路能够使得存储模块的层间互连导线比较少，这使得制造容易并由此降低了成本。地址线对存储阵列中的哪一个元件被连接到读出线或是该层的线路进行控制。为了使互连数最小，地址线被并行连接穿过所有的层，然而每个层都必须至少包含一条读出线。在一个阵列中可以有一条以上的读出线。例如，关于被寻址比特状态的冗余信息可以从行和列电极，或是多条连接到行或列的读出线上被收集。每个层还可以具有多个存储阵列，其中每个都具有公用的地址线和独立的读出线。而且一个阵列可以连接几个物理层。在写过程中，地址线充当允许将单独数据写到被共同寻址的一连串比特上的允许写入线。
参考图3和图4，对存储模块层22的物理排列进行说明。尤其是，图3是存储模块20的等距剖面视图，图4是存储模块的几个层22的分解视图。另外，图5是对其上部件排列的示例进行说明的存储模块层22的平面图。
每个层22都包括一个存储阵列25或多个阵列，或是包含使用下面将要更为详细描述的集成电路工艺而在衬底50上形成的一部分阵列和复用电路30。存储阵列25包括一个存储元件矩阵26。复用电路30包括行和列复用电路部分30a和30b，它们被定位成相邻接存储阵列25的各自的正交边缘。在制造过程中还在衬底上形成了输入/输出(I/O)引线40。在存储模块20中，行I/O引线(40a)从行复用电路30a延伸到衬底的第一相邻边缘44a，列I/O引线从列复用电路30b延伸到衬底的第二相邻边缘44b。每条引线40在各自的接触焊点42处终止，部分被暴露在衬底50的边缘44a和44b上。
多个层22在相同的方向上堆叠(图4)并被层压在一起(图3)。通过导电接头元件55，堆叠层接触焊点42的暴露部分形成电接触，这在图3中部分内部剖视图中被说明。接头元件55沿着存储模块20的侧面延伸，横断各个层22的平面。每个所说明的接头元件55都与堆栈中多个层的相应的接触焊点产生电接触。接头元件55可以被用于通过存储系统内部接口16将存储模块20耦接到接口和控制电路14。
在存储模块的优选实施中，每个层22的衬底50是由一种薄的廉价材料，例如塑料(例如聚酰亚胺，聚酯)或金属(例如不锈钢)形成的。在底层上形成集成电路(例如存储阵列和复用/解复用电路)以及层被装配到存储模块中的工艺将在下面被更为详尽地描述。然而，前面对制造工艺和材料所做的讨论是对存储模块电路的描述，尤其是对存储阵列和元件，以及综合复用方案的描述。
存储元件26的阵列25是在存储模块26中的每一层上被形成的。存储阵列包括一个行线和列线的规则矩阵，其中存储元件位于每个行/列交叉点上。图7描述了具有行线60和列线62的存储阵列25的一部分的原理图。在每个行线和列线之间耦接的是一个存储元件26，它在图7中的扩展部分图中也被更为详尽的示出。在存储阵列的优选实施中，每个存储元件26示意性地包括一个与二极管元件66串行耦接的熔丝元件64，尽管实际上熔丝和二极管的功能可以由相同的元件来提供。熔丝元件64提供存储元件实际的数据存储作用，同时将行和列线用于写入和读出数据使得二极管66易于对存储元件进行寻址。
存储阵列25的运作如下。在制造中，每个存储元件26都具有一个可导电的熔丝元件64。熔丝元件的导电状态代表一个二进制数据状态，称为数据“0”。为了将数据写到存储阵列中，使用行和列线对需要存储数据“1”的每个存储元件进行寻址，并且其中的熔丝元件是“熔断的”，使其处于非导电状态中。熔丝元件的非导电状态表示另一种二进制数据状态，称为数据“1”。大多数情况下，熔断熔丝元件是一种单向操作，这使得存储器进行“一次写入”的存储，就如上面所讨论的那样。数据写入操作(例如向被选存储元件中写入“1”)可以通过经由被选行线，向被选列线提供，例如，足以将直接互连那些行/列线的存储元件熔丝熔断的预定电流来完成。数据是通过使用列线和行线对存储元件进行寻址，并检测哪些存储元件可导电(数据“0”)和哪些不可导电(数据“1”)而被读出的。更为一般地，存储元件的二进制数据状态是通过“导电”阻抗和“非导电”阻抗之间的某个比率而被识别的。
可以理解，尽管上面的描述涉及存储阵列中在低阻抗状态下制造并被熔断以产生高阻抗状态的熔丝元件，但同样有可能使用工作在相反方式下的“抗熔”元件来创建一个存储阵列。在这种情况下，存储元件是在高阻抗状态下被制造的，并被熔断以产生低阻抗。每个存储元件中的抗熔元件也因为上面提到的原因而与二极管以串连方式形成。在这种情况下，二极管和抗熔元件是分离的，因为在抗熔元件熔断之后需要用到二极管的功能。
熔丝或抗熔元件所必须遵循的一种特性是其阻抗在高状态和低状态之间不可逆的变化，或者在某个临界电流阈值处倒置。阻抗的变化必须显著大：几阶的幅度。熔丝的临界电流应该也可以被设备的面积所控制。设备的面积可以通过行和列电极交叉点的面积而被简单地确定，或由平版印刷限定。熔丝和二极管元件可以由行和列电极之间连续沉淀的许多薄的镀层来形成。各个存储元件出现在行和列电极的交叉点上。尽管熔丝和二极管层是当邻近镀层覆盖整个面积时沉积的，但它们可以用多种方法(激光烧蚀、光刻法、软光刻法)而被制模，以使得各个设备之间的交叉干扰最小。
通过使用行和列电极进行读写数据，阵列的每一个存储元件26中的二极管元件66参与了对存储元件的唯一寻址。在行/列交叉点存储元件中没有了二极管，则在给出的行线和列线之间就具有了通过多个存储元件的电流路径。然而，随着二极管元件形成一条经过每个存储元件的单向路径，单独的列线和单独的行线可以被用于对单独的存储元件进行唯一的寻址。换句话说，从一条行线到一条列线形成的电路允许电流只经过一个单独的存储元件。通过经由该电路施加一个预定的“数据写入”电流，存储元件中的熔丝能够被熔断，以便于将数据“0”改成数据“1”。同样，通过检测电路中的阻抗，有可能判定存储元件的熔丝是熔断的还是原样的，由此，读出数据“1”或数据“0”。
这样，在读和写操作期间，二极管66消除了存储阵列中的存储元件之间的交叉干扰。更进一步，二极管的非线性电流-电压(I-V)特性改进了数据读出的信噪比率(SNR)，其中信噪比率参与了远程读出和寻址。由于读出电路处于单独的集成电路所包含的接口和控制电路14之中，因此，存储模块中的数据被远程读出。同样，使用如下描述的复用电路，改序二极管逻辑电路被用于对存储元件进行寻址，以减少存储模块20与接口和控制电路14之间所需要的连接数。
考虑到本说明书中其他地方更为详尽描述的优选结构，在这里有时将存储阵列称作交叉点阵列存储器。图8是优选实施例的存储阵列的单位单元的简化平面图。交叉点阵列存储器的基本结构包括两层彼此隔开的平行导体的正交组，其间排列了一个半导体层。这两组半导体形成了以这样一种方式覆盖的行和列电极：每个行电极在正好一个点上与每个列电极相交叉。在这些交叉点的每一个上，通过半导体层(图8中的75)形成在行电极(图8中的62)与列电极(图8中的60)之间的连接，其中半导体层起到二极管和熔丝串联方式的作用。阵列中的二极管都是定向的，这样，如果通用电压被施加到所有行电极和所有列电极之间，那么所有二极管将在相同的方向上被偏置。熔丝元件可以作为一个单独的元件来实现，它将在当临界电流经过它时打开，或者它可以被并入到二极管的工作状态中。
尽管通常在本说明书中提到的半导体层(例如75)都是单一的，实际上可以使用多个不同材料的层。这些层可以包括不是半导体的材料，例如金属，甚至是不同结构的电介质。适用于执行所需功能的材料和结构将在其他地方被详尽的描述。
图9是一个交叉点一次写入二极管存储阵列的图示。该图示出了一个八行八列的阵列。如果电压像被说明的那样提供给行和列电极(也就是说，所有的列电极都是电压V，只有一个是-V，并且所有的行电极都是-V，只有一个是V)，那么只有一个二极管会被正向偏置。在图9描述的情况下，只有阵列左上角(90)的二极管会被正向偏置。顶行和最左列上的二极管，其上将不会产生偏压，并且阵列中剩余的二极管将被反向偏置。这就为阵列构成了一个寻址方案。如果电流流经行与列之间，并且电极处于这些电压，那么左上方二极管的熔丝将保持原样(例如代表数据“0”)。相反的，如果没有电流从这个构造中流过，那么相应的二极管/熔丝被熔断(例如代表数据“1”)。通过调整提供给阵列电极的电压幅度，可以使更多的电流流经被选二极管。如果这个电压产生了一个超出熔丝阈值电流的电流，那么熔丝会被烧断，并改变存储元件的状态。这就构成了写入存储器的方法。
熔断在存储阵列中的熔丝所需要的实际电流(或是被提供以获取该电流的电压)在制造时应该是可预测的和可控制的。由于通过存储元件的电流密度才是实施要素，因此，为熔断元件所提供的电压/电流可以通过改变元件的结点面积来调整。例如，如果交叉点电极的交叉断面积被减少，这也就减少了被提供以达到临界密度，从而熔断熔丝所需要的电压/电流。这种方案可以被用于设计和制造存储电路，以确保能够提供控制电压只熔断所需的交叉点的熔丝。
为了简化到存储模块的相互连接，需要使用一个复用的寻址方案，用于对存储元件进行存取。换句话说，要求存储阵列中的每个存储元件从外部电路通过地址线都是唯一可寻址的，其中地址线数要比阵列中行和列线的总数少。为此目的，复用和解复用电路(30)被包含在与存储阵列相同的衬底上。优选地，复用电路是由与存储阵列兼容的逻辑系列构建的，这样，可以保持简单的制造工艺。实际上，如下面所描述的，有可能使用存储阵列中所使用的同类型的简单设备来构造复用电路。
在优选实施例中，地址的复用功能是使用一个称作改序二极管逻辑电路的逻辑方案来完成的，该方案在下面将被描述。图10描述了串联的熔丝和二极管所代表的单独的一次写入存储元件102。该存储元件102被耦接到行电极104和列电极106之间。行地址二极管逻辑电路110被耦接到行电极104，并且列地址二极管逻辑电路被耦接到列电极106。如所示的行地址电路110包括一个电阻元件112，它被耦接到行电极和一个上拉电压+V之间。行地址电路110还包括多个行解码二极管114，其阳极被耦合到行电极，阴极被X、Y、Z所表示的各自的行地址输入电压控制。列地址二极管逻辑电路120相似地被构造，其中，电阻元件122从列电极106耦接到下拉电压-V。多个列解码二极管124，其阴极耦接到列电极上，其阳极被A、B、C所表示的各自的列地址输入电压控制。
首先考虑行地址电路110，其中逻辑电平+V和-(V+ΔV)被用于行地址的输入电压(X，Y，Z)，ΔV是用于二极管导电的阈值电压。很明显，在电压+V表示逻辑“1”的地方，行地址电路110起作用类似一个AND门，其中二极管阴极(X，Y，Z)作为输入，行电极104为输出。只有当所有三个行地址输入(X，Y，Z)都是高时，行电极104才为高(+V)。相似地，列地址电路120起作用类似一个负逻辑AND门(例如NAND门)。在这种情况下，如果逻辑电平-V和(V+ΔV)被施加到列地址输入(A，B，C)上，那么当所有三个输入都是-V时，列电极106上的输出将仅为-V。如果列地址输入(X，Y，Z)都向二极管114提供+V的阴极电压，并且列地址输入(A，B，C)都向二极管124供应-V的阳极电压，那么存储元件102将被选择。尽管图10中只对三个输入电路进行了说明，但这种寻址电路可以被扩展到包含任意数目的输入。
当一个项被从n个节点的d个组的每一个中选出时，存在nd种排列。因此，nd个电极可以通过二极管而被连接到d个组的每一个之中的n个节点之外的一个点上。如果一个高逻辑电平正好被施加到每个组中的一个节点上，那么只会有一个电极被选择，因为所有连接到电极的线都必须为高以对其进行选择，并且不会有两个电极共享同一连接。
图11示范性描述了一个8×8的一次写入存储阵列150，它具有如上所述被耦接用于寻址存储元件的行和列电极。为了引用方便，存储器阵列150的列电极被标记为G0到G7，行电极被标记为H0到H7。三个寻址组被提供到行(X，Y，Z)和列(A，B，C)中的每一个。每个寻址组都具有两个互补的寻址节点(例如A1和A2)，并且每个节点都被耦接到八个对应的行/列电极中的四个上。对每个寻址组来说，节点和行/列电极之间的连接模式都是不同的。在图11的示例中，连接部分如下所示：
  A1   A2   B1   B2   C1   C2
  G0G1G2G3   G4G5G6G7   G0G2G4G6   G1G3G5G7   G0G1G4G5   G2G3G6G7
      列电极地址节点连接
  X1   X2   Y1   Y2   Z1   Z2
  H0H1H2H3   H4H5H6H7   H0H2H4H6   H1H3H5H7   H0H1H4H5   H2H3H6H7
         行电极地址节点连接
在列电极和列寻址节点之间的每一个连接都包括一个如152所示的被耦接的二极管，并且从行电极到行寻址节点的每个连接都包含一个如154所示的被耦接的二极管。这些二极管大多数并未在图11中示出，以避免不必要的重复。尽管这个示例中的拓扑结构显示地址线都被连接到阵列中的电极一端上，但地址线可以恰好容易地连接到电极的任意一端或两端上(阵列侧面)。
通过在寻址节点(A1，A2等等)上施加电压来对存储阵列150进行寻址。一个使能电压只被施加到每个寻址组中的一个节点上。这就允许以和图10相关的上述方式，从阵列150中选择单独的存储元件。
根据本方案，N个存储元件的交叉点阵列需要 个行和列电极。这些电极可以通过 条地址线而被寻址，其中d是网络的级数。举例来说，108个存储元件将需要总共20000个行和列电极，但是，可以通过400条线和一个二级网络(100个节点的二个组用于行，相同数目用于列)来寻址，或是80条线和一个四级网络(10个节点的四个组用于行，相同数目用于列)。
另一种简单的方法是只考虑每次从m个电极中取p个的可能组合。当p～m/2时，将得到数目最多的组合。对简单的组合方案来说，可以示出被m条地址线寻址的电极数大约是
上述用于读出被寻址存储元件状态的系统依赖于被寻址二极管存储元件是行与列电极之间的唯一的电流路径。然而如果并行寻址被使用到存储器模块中，那么，这会产生在行和列地址线之间存在多于一条导电路径的可能性，这就在使用该读出方案中造成了困难。因此，下文中给出了用于检测被寻址存储元件状态的增强的系统和方法。
如所提到的那样，这里所公开的存储模块的优选结构包括多层的堆叠。每个层包含一个一次写入存储阵列，其中，不同层的存储阵列共享公用的寻址线，以减少到外部电路所需的连接数。例如，如果一个存储模块由m层组成，每一层包含一个具有N个存储元件、 个行电极和 个列电极的阵列，那么，当在一层上对第i行和第j列进行寻址时，它们将被在所有的层上寻址。这一点非常理想，因为两方面的原因。首先，凭借能够并行读取m个层，获取给出的串行比特率所需要的读出和写入速率被用m去除。其次，如果对存储器的每一层来说，分离的地址线是必需的，那么，从层到层以及从存储模块到接口和控制电路的连接数可能变成无法管理。
对并行寻址问题的优选解决方案包括在相同节点的各行和/或列电极中包含一个附加的读出二极管，为此，地址二极管被连接。每个行读出二极管的另一端被连接到公用的行读出线上，相似地，没有连接到对应列电极的每个行读出二极管的另一端被连接到一条公用的列读出线上。被寻址的存储元件状态可以被从行读出二极管或列读出二极管以及二者中检测。由于优选阵列结构的对称性，从下面的描述中可以理解，行和列电极在功能上实际是等价的。
被寻址存储器比特状态是通过流经读出线到达被恰当选择的偏置点的电流来判定的。为了使电流经过任一读出线，必须要满足两个条件：(1)二极管存储元件必须被寻址，以及(2)元件的熔丝必须处于高电阻率状态。在所有其他的情况下，二极管都不被寻址，并且，不管熔丝的状态怎样，对应的行和/或列读出二极管都不会被前向偏置，并且不会传导电流。因此，如果一条单独的读出线被连接到所有的行(或列)电极，并且行和列阵列中的一个存储元件被寻址，那么，该存储元件的状态可以被明确地判定。
行和列读出线的使用提供了冗余度，而不影响读出过程的速度，并且，由此提高了信号检测安全系数。需要注意的是，冗余度的添加也可以通过将附加的读出线包含到行或列电极中，和/或通过向读出线与行或列电极之间的连接中并行加入额外的二极管来实现。
图12示出了使用上述技术的寻址和读出电路250的示意图。一次写入存储阵列的多个存储元件260被说明，它们被耦接到其对应的行和列寻址电路270、280，这些电路被构建成象上面所描述的那样对存储阵列进行寻址。电路250还包括公用行读出线274和公用列读出线284。公用行读出线274通过对应的行读出二极管而被耦接到每一个存储阵列行电极上。尤其是，每个二极管272，其阳极都被耦接到对应的行电极上，其阴极被偶接到公用行读出线。相似地，公用读出二极管282被从公用列读出线284耦接到存储阵列的各自的列电极上。二极管282的阴极被耦接到对应的列电极上，其阳极被耦接到公用列读出线。
在如所示的示例中，中心存储元件(262)被寻址。这是因为存储元件262是一个被耦接到由寻址电路所选择的行和列电极上的单元。如图中所示，存储元件262对应于寻址电路，其中，由于施加到其上的电压，它的行或列地址二极管是不导电的。如果存储元件262的熔丝被熔断，那么，电流将会流过读出二极管272、282，并流入行和列读出线274和284之中。如果中心存储元件保持不变，那么无论阵列中任何其他存储元件中的熔丝状态怎样，都不会有电流流入任一读出线。在这种情况下，没有电流会流过对应于被寻址存储元件的读出二极管，并且，所有其他的存储元件都未被选择，这是因为寻址方案确保了至少一个地址二极管为可导电，由此，保证对应的读出二极管会被反向偏置。
如果阵列中一个以上的行或列电极被寻址，那么，只要每个存储元件的至少一端可以被连接到一条与其他的线相分离的读出线上，那么所有被寻址线的交叉部分处的存储元件状态仍会被检测。这种结构将导致检测安全系数被减少。举例来说，考虑两个被寻址的行和一个被寻址的列。如果所有被寻址的熔丝都保持原样，那么读出二极管通过两个并联的电阻而被连接到电源线之一，并且，只通过一个电阻连接到其他的电源线。为了能够检测这种状态，施加到读出线终端上的偏压应该被调整成接近供应线电压中的一个电压，当检测到熔断的熔丝状态时，它将导致较低的电流(较小的信号)。当每个被寻址行/列在至多一个另外的被寻址列/行上交叉时，这并不会产生问题，这与多个交叉点阵列共享相同的地址线，但具有它们自己的读出线时的情况，以及具有层叠的交叉点存储器或当单个的衬底上存在多个非互联的交叉点阵列时的情况一样。
图13是具有上面所描述的形式的具有寻址和读出电路的交叉点二极管存储阵列的原理图。如图13所示，列电极502和行电极504相互是正交的并在由一个半导体层所分隔的各自的层上形成。二极管被形成在电极的交叉点处，产生交叉点二极管存储阵列506。图中，原封不动的二极管元件在各自的交叉点上由“O”来表示，熔断的二极管元件用“X”来表示。如所示的交叉点存储阵列没有存储数据在其中，因此其中的所有二极管都是原样的。
行和列电极从交叉点阵列延伸出来，通过上拉/下拉电阻508(对应于图10中的电阻112，122)而在其末端被终止。在存储阵列和终结电阻之间使列电极交叉的是多个列地址线510和至少一个列读出线512。列地址线和列读出线是在与行电极相同的导体层上形成的，这样在它们交叉的地方，其间形成了列电极二极管的结点。由列读出线形成的二极管元件对应于图12中的二极管282，并且，由列地址线形成的二极管对应于图12中的二极管280。上面所描述的地址线组/节点装置是通过熔断列地址线元件中被选的一个元件而形成的，并且保持所需的二极管连接不变。这种对寻址电路的编程可以在电路制造之后被结束，如下面所概述的那样。
相似地，行电极504与行地址线514和一条行读出线516交叉。行地址线和行读出线在与列电极相同的导体层上形成，产生行地址二极管(例如图12中的270)以及行读出二极管(例如图12中的272)。
在制造的时候，二极管结点是在每条列地址线和每个列电极之间，以及在每条行地址线和每个行电极之间形成的。然而，为了执行如上所述的组/节点寻址方案，有必要在寻址线和阵列电极之间保持唯一的被选二极管连接。可以在电路制造之后，通过熔断某些地址二极管，并使唯一被选的二极管连接不变来结束被选连接的“编程”。这是通过制造例如线宽被调整的地址线来实现的，以便于选择性改变到阵列电极的二极管结点的断面积。如上面所讨论的，给定二极管元件的断面积可以被调整，以改变达到临界电流密度以熔断二极管所必需的施加电压/电流。因此，地址线的宽度被调整，从而在某些具有阵列电极的交叉点处更窄，以使得那里的二极管具有减少的断面积。然后，当一个编程电压被施加到电路上时，只有这些面积减小的二极管会熔断，所需的二极管连接将保持不变。
由于所涉及到的调整的实际原因，被调整的优选的是行或列电极的宽度，而不是地址线。如果地址线宽度被调整，那么这种调整必须在行/列线的中心部分完成，这样两个邻近的二极管将不会被不小心熔断。对数据线宽度的调整可以在一段相对较大的距离上完成，以提供随意的调整允许误差的自由度。同样，通过将替换的行/列线从矩阵的对边延伸出来，允许宽度调整被加倍，这有助于向编程过程中增加安全系数。更进一步，通过选择一种特殊排列的连接，可以保证没有两条从阵列的任一边延伸出来的依次相邻的线会同时变宽，这进一步提高了编程的安全系数。最后，地址和读出线将会比其他行和列的印制线宽，因为它们需要负载更大的电流，并且不会在写入、读出以及地址编程操作的同时，在类似寻址的运行中产生故障。它们也能够被进一步隔开，减少调整误差。
使用上述技术可以使读出期间阵列中的泄漏电流最小。例如，到行和列电极末端的电源连接可以被成组或成条纹排列，其中，只有被寻址存储元件所处阵列的区域具有施加到其上的电源，剩下的电极被耦接到高阻抗态。上述的并行地址读出方案不会被关闭存储阵列中未寻址部分的电源所影响。电源条纹可以用作寻址方案的一部分，以维持互联效率。
图14是用于指示电路部件相关定位的示例的存储模块层600的体系结构的块布局。存储阵列602被定位在中心，其周围安放了地址/读出线604，上拉/下拉电阻606以及电源条纹联接器608。围绕这些电路周围所放置的是接触焊点610，用于产生外部连接。从前面的描述中可以理解，层600的物理结构非常简单，其中行/列电极通过地址/读出电路、电阻以及条纹连接而从阵列中延伸到互连的接触焊点。地址和读出线也被相似地被排列，并且所有二极管电路元件都自动在导体的交叉点处形成(某些二极管将如上所述在后面的编程中被熔断)。应该认识到的是，描述存储模块层的附图并不是按照一定比例绘制的，并且尽管寻址读出和条纹电路在图中被放大，但这种电路通常只包括大约5-10％的层面积。
图15中更为详尽地显示了一部分存储模块层的布局。在这里，具有列电极612和行电极613的一部分存储阵列602被示出。列电极被一条列读出线614和列地址线616所交叉，形成了地址/读出电路604。上拉/下拉电阻在606处的列电极上被形成。该列电极被排列成条纹，其中电极组被耦接，以分隔电源端子608a，608b。行电极(未示出)也被相似地排列。电源条纹连接不但可以用作寻址方案的一部分，通过向其供电并由此每次只选择一部分存储阵列(子阵列)，它还可以用作一种减少泄漏电流的机构。
假定地址和电源线被总线连接(普通)到存储模块中的所有层上，那么写入数据可以通过在每一层上寻址一个比特，以及将活动子阵列(由电源条纹终结)中的电源从读电平选通到写电平来完成。然而，将不同的数据状态写入不同的层必须是可能的，这可以通过使用读出线以使得层上的电压下降来实现，其中，层上存储元件的二极管/熔丝被保护。这意味着读出二极管必须经受住熔断存储阵列元件的电流。因此，读出二极管被以扩大了的断面积来制造，以便于减少其上的电流密度。
冗余读出线的另一个可能的用途是在存储器被写入之前对其功能进行检查。信息可以从与行和列电极末端的电源连接的不同状态一起的各种读出线的不相容测量中被收集，以揭示有问题的存储元件和/或有问题的寻址。这种信息可用于生成备用表，它可以用于避免向存储模块中的有问题的区域进行写入，并由此改善加工成品率的产品误差。
再次参考附图3、4、5和6，对优选实施例中存储模块20的物理结构进行描述。如所提到的那样，优选形式的存储模块20具有多个堆叠的层22，其中每一个都具有形成于塑料(聚合物)衬底50上的存储阵列。尽管聚合物材料是否被用作衬底并不重要，但这是优选的，因为该材料可以以相对较低的成本进行生产和加工。衬底50可以由各种商用的聚合物材料构成，优选的是以板材的形式。可以用作衬底50的示例性的聚合物材料的不受限制的列表包括：聚酰亚胺，例如杜邦(DuPont)的KaptonTM；聚醚砜(PES)；聚丙烯酸脂(PAR)；聚醚酰亚胺(PEI)，例如通用电气的UltemTM薄膜；聚萘二甲酸乙二醇酯(PEN)；聚对苯二甲酸乙二醇酯(PET)；聚酯对酞酸盐，例如杜邦的MylarTM；聚四氟乙烯(PTFE)，例如杜邦的TeflonTM；聚碳酸脂，例如通用电气的LexanTM；聚氯乙烯(PVC)；聚酯薄膜，例如Orica的MelinexTM；以及其他这类膜片以及已知的被用在于在塑料衬底上形成电路的技术中的聚合物膜。优选地，衬底很薄，例如0.01mm到0.05mm级的厚度，以准许进行灵活的“卷装进出”加工。
存储阵列25和复用/解复用电路30可以按照在塑料衬底50上的金属-半导体-金属(MSM)加工而被形成。MSM加工导致产生两个模制的具有一个或多个半导体材料(有可能与金属和/或介电材料相结合)层的导电金属电路层。在金属层与半导体层对边交叉并接触的地方，二极管结点在金属层之间被形成。MSM二极管集成电路的制造在例如名为“X-Y可寻址电子微型开关阵列以及使用它们的传感器基体”的国际专利申请出版公开号为WO99/39394的说明书中被描述。该文档的公开在这里作为参考而被引入。
有许多不同的材料可被用于存储模块电路的半导体层，其中一些在前述公开出版物中已被揭示。有机和无机材料都可以被用于半导体层。无机材料包括例如非晶硅和锗材料，并且在光电池领域中，这类材料在相似应用中的使用是已知的。然而，无机半导体材料是优选的材料，这是因为其更适于在塑料衬底上形成的较低温度下被处理的能力。举例来说，聚酰亚胺衬底材料能够经得起在大约300摄氏度时进行加工，然而，其他可能的衬底材料，例如PEN和PET，被限制在大约130-150摄氏度的最大加工温度。因此，为给出的应用所作的半导体材料选择取决于被选的衬底材料。通常，在小于150摄氏度的温度下加工的半导体材料(例如，如果需要，被沉积和被模制的)将与大多数合适的衬底相兼容。
可用作存储模块中的半导体层的有机材料的示例包括一个由铜酞菁(CuPc)与PTBCI(3，4，9，10-苝四羧酸-双-苯并咪唑)组成的双层。其他可与CuPc一起使用的候选的材料有：PTCDA(3，4，9，10-苝四羧酸)；以及BTQBT[(1，2，5-噻二唑)-p-喹啉并双(1，3-)二硫杂环戊二烯]。层也可以由TPD(N，N’-联苯基-N，N’-双-(3-甲苯基)1-1’联苯基-4，4’-二胺)；α-NPD(4，4’-双[N-(1-萘基)-N-苯基-氨基]联苯)；以及TPP(5，10，15，20-四苯基-21H，23H-卟吩)构成。其他材料也可以被用于本发明的目的，这对本领域技术人员来说是显而易见的。
图16是对存储模块电路总体结构进行说明的一部分存储模块电路的等距简化图。一对电极导体70被示出由第一金属层形成在衬底50上。两个半导体材料的层72、74在第一金属层上被形成。一个横切导体70的导体76是由一个第二金属层形成的，它覆盖了半导体层72、74。在半导体材料被夹入在第一和第二金属层的导体70和76之间的地方，形成二极管元件。在图16中，如所说明的那样，半导体层是连续的，然而，如果被使用的半导体材料具有与薄膜厚度相关的一个低的体电阻率，使得与电极交叉点处的经过薄膜的预定电流相关的横向泄漏电流可以被感知，那么需要为半导体层制作布线图案。
优选地，由存储阵列中的半导体层所形成的二极管充当存储元件的二极管(如图7中的66)和熔丝(64)。在这种情况下，半导体层必须执行熔丝的功能，因为在预定条件下，二极管结点的特性不可取消地改变成一个高阻抗状态。例如，在存储器写入操作期间，经过高于某个电流密度阈值的二极管的电流密度，可以被用于击穿二极管，并且将其导通特性改成高阻抗。可以这样运行的电极/半导体/电极分层结构的一个示例是：
(2000)Au/(800)CuPc/(800)PTCB/(200)BCP/(3600)Ag
其中CuPc是铜酞菁，PTCB是3，4，9，10-苝四羧酸-双-苯并咪唑，BPC是浴铜灵；2，9二甲基-4，7-二苯基-1，10-菲绕啉。
另外，存储阵列可以被构造成与“抗熔”元件一起工作在相反方式下，其中，存储元件在高阻抗状态下被制造，并且可以被写入以导致一个低阻抗状态。例如，搀杂质(例如p+-n-i或n+-p-i)的非晶硅的层结构可以被用作半导体层，这允许存储元件实际上在需要的时候可以被擦除或被重写。这种结构在例如P.G.Lecomber等的“The SwitchMechanism in Amorphous Silicon Junctions(非晶硅结点中的转换机制)”(Journal of Non-Crystalline Solids 77&78(1985)pp1373-1382)论文中，以及名为“使用成形电压的非易失性非晶硅半导体存储设备”的美国专利4,684,972中被描述。这些文档的公开在这里作为参考而被特意引入。
除了存储阵列25和复用电路30之外，每个存储模块层22还包括I/O线40，它从复用电路延伸到衬底50的相邻边缘。I/O线是导体，它可以在用于电路25、30的同一金属层中被形成。I/O线40被连接到寻址节点和读出线，例如，使得信号能被供应给I/O线以便于对存储阵列进行寻址，并且读出和/或写入数据。在装配好的存储模块20中，在多个层被堆叠在彼此之上的地方，不同层中选出的一条I/O线可以被耦接到一起。例如，用于对层上的存储阵列进行寻址的各自的I/O线可以在层的中间共同被耦接，以能够并行对存储阵列进行寻址。然而，用于各层的读出线应该是能从外部对存储模块进行单独存取，这样，每个阵列中的数据都可以被并行地被读或写。
优选实施例中，存储模块层I/O线之间的连接是在形成存储模块的部件构造侧面的层边缘上产生的。这是通过暴露层边缘处的I/O线的终端位置以及提供与其接触的互连导体来实现的。这个过程是在层装配到存储模块的过程中被完成的，这在下面将被更为详尽的描述。
存储模块每一层都是使用快速并且廉价的工艺而被很方便地制造的，以提供低成本的产品。举例来说，使用软性聚合物的或金属(与介电薄膜一起)材料的薄网状衬底，使得相对廉价的卷装进出式制造工艺能被使用。
最初开发的是一种将在下面描述的被称作模压(emboss)和脱落(lift-off)的网膜处理技术，它被用于制造基于PolaroidTM照相胶卷的一种独特的卤化银。该技术可以很方便地被应用到生产用于交叉点存储阵列和地址/读出线的行和列电极之中，因为它具有以经济的卷装进出式工艺而在塑料网膜上生产亚微米尺寸的零件的能力。微模压工艺的一个示例在名为“真空微模压中的辅助定向能量(Directed EnergyAssisted in Vacuo Miero Embossing)”的美国专利6,007,888中被描述，其公开内容在这里作为参考而被引入。另外，可以使用传统的平板印刷工艺，尽管当前在生产环境中这种工艺的最小零件尺寸能力被限制在大约25微米。
模压脱落工艺将在下面提到的附图17-23的步骤中被说明。该工艺始于厚度只不过为10微米的塑料网膜700(图17)。工艺的第一步是将这个衬底以微米大小的零件图案来进行模压。模压是使用一个表面已被零件确定的滚筒，通过一种常规的高分辨率平版印刷工艺来完成的，该工艺与被用于为CD-ROM的注射成型工艺产生原版的工艺相似。图17示出了模压之后的一部分塑料衬底700，描述了一个模压的零件槽702。被模压到衬底上的图案对应于存储阵列的一个导体层以及地址/读出线电路。
使用蒸发、阴极真空喷镀、蒸镀等方法使得网膜700上被覆盖一层导体(例如金属)材料704。涂层可以包括一个薄膜或几个膜片，以形成一个堆栈。总的沉积膜片厚度小于模压零件的深度(702)。图18示出了被沉积之后的网膜700，其中导体涂层704将其表面覆盖到压纹零件702中。沉积工艺的特性造成了塑料的非均匀覆盖，其中模压零件的侧壁上具有比平行于网膜面的表面更薄的涂层。这对以后的脱落步骤来说是很重要的。
在脱落步骤中，覆盖有压敏胶粘剂(未示出)的第二塑料膜片706与第一网膜700的被覆盖表面相接触。除了涂层被凹进模压零件702的地方之外，第二膜片在所有点上都与涂层704相粘合。然后第二膜片被剥落，如图19中所描述的那样，并且将涂层704从除了被凹进模压区域的部分708之外的第一衬底上移除。这种工艺依赖两个要素。第一个要素是压敏胶粘剂形成到涂层704的粘结，它比涂层与被沉积的膜片700表面所形成的粘结要坚固。第二个要素是需要导体材料涂层在模压零件的侧壁上足够薄，使得这些区域破裂，而不是将涂层部分708拖出模压凹口702。
在这一点上，存在两个附着于塑料衬底上的可用的已压纹导电薄膜。图20示出了被压纹的涂层708，它在脱落之后仍保留在模压的衬底700上。如果希望使来自模压零件的压纹导体708威严地挺立在塑料衬底上，可以使用一次附加的脱落。这种可选脱落的第一步是将塑料材料的保形涂料710应用到到模压衬底700的表面。该步骤的结果在图21中被描述。在这个步骤中，第二塑料材料710流入压纹零件之中，并粘附到剩余压纹导体708的被暴露的表面上。如图22中所描述的那样，当塑料层710从模压衬底700上被剥离时，它把压纹导体708与自己一起拉动。图23示出了(倒置的)威严挺立于其上的具有压纹导体708的第二塑料衬底。
上述模压脱落工艺可以被用来为每个存储模块层创建两个分隔的导体层。存储模块层(22)可通过向两个导体层之间夹入半导体层来完成。例如，如上面所讨论的那样，用于提供二极管结点和熔丝功能的一个适当的层或层的材料可以被放在一个衬底上的印刷电路中，然后另一衬底上的印刷电路与半导体层的暴露表面产生物理接触。这种工艺在图24、25和26中被图解说明。
在图24中，两个子层802和804被示出，它们可以通过使用模压/脱落工艺而被独立制造。子层802包括一个在衬底806上形成的第一配线808，它将为存储电路形成一个导体层。举例来说，配线808可能包括列电极、行地址线和行读出线，以及接触焊点和与之相关的耦接头。子层804包括一个在衬底810上形成的第二配线812。第二配线可以包括行电极、列地址线、列读出线以及相关联的接触点和连接。
半导体层(814)或用于形成二极管结点与熔丝功能的层在图25中被示出，它被堆积在第一子层802的衬底806上的第一配线上。这就形成了第一配线和半导体层的一个侧面之间的电接触。然后，第二子层804被反向放置到沉积的半导体层之顶上，这样第二印刷电路与半导体层的另一侧面相接触。第一和第二子层的电极导体彼此横向(例如正交的)排列，形成上面所讨论的交叉点结点。由于电路结构都是由交叉点二极管及其间的相互连接所形成的，因此第一和第二子层之间的精密调整误差不是必要的。这就形成了图26中在820处所说明的完整的存储模块层。然后，多个这样的层可以被装配到一个存储模块中，如下面所描述的那样。
取决于实际选择的半导体材料，子层可以被彼此粘结，其中半导体材料充当一种粘合剂。小分子量的半导体材料已被示出能够非常牢固地粘结接触的子层。另外，在塑料衬底材料被使用的地方，塑料子层材料可以通过加热而被粘合在一起。
从接下来对存储模块装配的描述中可以更为全面地理解，对接触焊点(例如在图5中的42)来说，横向长度上相对较宽以允许对存储模块层间的互连进行更容易的调整，这将是需要的。然而，在上述的模压/脱落过程中，存在对被模压区域宽度的限制，这可以在没有把脱落膜片(706)粘合到模压区域中的半导体层时被创建。因此，优选的是接触焊点由一系列交叉导体(在一个单独的导体层上)形成，以消除这个困难。
存储模块20的结构包括将存储器的多个层堆叠到一个连通的三维存储模块之中。取决于制造存储器所使用的工艺，堆叠可以通过将多个纵横层堆积一个公用衬底上来完成，或者它可以通过层压在自己的薄衬底(例如在上面描述的那些衬底)上制造的每一个完整的层来实现。授权给Thomson-CSF的美国专利5460760提出了后一种构造方法。堆叠和互连技术也可以从California(加利福尼亚)的IrvineSensors Corporation of Costa Mesa获得，加工的方式在例如美国专利5,424,920和5,701,233和5,953,588中被描述。堆叠和互连技术也可以从法国的3D Plus od Buc获得。
图27说明了根据本发明的实施例由多个如上所述的层22构建存储模块20的一种工艺400的通用步骤。工艺400始于被制造的集成电路层402，它包括在塑料衬底406上形成的存储阵列和寻址电路404。层402还具有从电路404的输入和输出节点延伸到各自的线性排列的接触焊点410的互连引线408。层402进一步包括穿过衬底406而被形成的定位孔412。优选地，层402在被通过装配到存储模块之前被测试，以确保其上电路能够充分有效。
在工艺400的下一个阶段中，使用延伸穿过定位孔412的校准杆422，多个层402被对齐并堆叠在彼此的顶上，形成了层堆叠420。堆叠420能够包括多个同样的层402，它们都以相同的方向排列。举例来说，至多大约50个层可以被用于形成堆叠420。使用环氧树脂材料等将堆叠的层层压到一起，这使得层固定在它们对准的设备中，并形成一个密封块430。
通过图中的432处表示的线，使用高精密锯条或其他合适的切割工具，将末端和侧面从块430上切除。如在图中的堆叠420的顶层上所描述的，经过切下的切割块430的平面经由接触焊点410的线延伸，由此，在被切割块的侧面处，将接触焊点410的末端表面从层压堆叠中的每一层暴露出来。切割过程之后的部件如440所示，它说明了每层的接触焊点410的暴露的末端。可以认识到的是，简图中的零件并没有被表示成是相对比例的，并且为了说明的目的，某些零件，例如暴露的接触焊点部分被放大了。
切割块440被镀以导电金属材料涂层，例如镍/铝合金，以形成电镀部件450。金属涂层在电镀之前与暴露在切割块440侧面的接触焊点410的末端产生电连接。最后，使用激光切槽技术，将金属涂层从电镀块450上移去。金属板剩下的部分在部件中不同层的接触焊点之间提供所需要的互连。金属电镀可以以任何需要的方式来压纹，例如，在存储模块层的寻址输入之间提供公用连接，以及到I/O读出线等的单独连接。完整的存储模块20在460处被说明，其中剩余金属板部分462的外表面提供了与外部电路接口的电接触，例如图1的接口和控制电路14。
某些应用中，优选实施例的存储系统应允许20Mb/s数量级的传输速率，然而，单个比特的读出可以因为远程检测和阵列容量而相对较低(～10μs)。由于存储模块包含了许多交叉点存储层，数据字可以由来自每一层的比特创建，其中每个都以相同的并行地址线进行寻址。另一种替换方法是将单独的交叉点层再次细分，并且每层读出多于一个比特。如果系统需要规定大量比特被同时并行的读出，为了满足传输率的目标，那么存储模块和主卡之间必需的互连数将会太大而无法得到一个可靠的接口。在这种情况下，存储模决可以被构造成由电路完成某些测试以及对串到并到串的数据转换。如果TFT技术被用在本工艺中，那么它可以通过以直接了当的方式构建适当的电路来完成。否则集成电路会包含在存储模块中，尽管这种方法因为生产成本提高而可能不是理想的。
这里描述的存储系统具有几个特性，这些特性使得该系统非常适于需要数据存储的便携设备，例如数码相机(静止图象和/或视频)，数字音乐播放器/录音机(例如MP3播放器)，个人数字助理(PDA)，移动电话等。该存储系统能够提供容量足以满足这些应用的数据存储，并能以相对较低的成本生产。数据可以写入该存储器中并在此以后被永久保存。因此，可以用很低的费用(例如少于大约5美元)来提供高容量的存储设备(例如100MB到大于1GB)，用于便携设备使用的永久归档数据存储。
数据的存储由存储模块提供，它通过使用廉价的材料和工艺技术而以低的成本生产。存储模块是由多个层形成的，每个层都具有一个交叉点存储阵列。许多个层可以被堆叠在一起以形成一个单独的存储模块(尽管最多只有大约60层可以装配到闪存卡剖面里)，这允许存储模块在一个单独的层上可以具有多个数据存储的存储容量。每个层都在廉价的柔性衬底，例如聚合物或介电镀敷金属上被形成。这要比传统的单晶硅衬底便宜得多，并且还允许使用相对廉价并且快速的制造工艺。每个层上形成的、包含交叉点存储阵列和相关寻址电路的电路被设计成在结构上很简单，能够进行不复杂的制造加工。特别地，存储阵列和寻址电路根据改序得二极管逻辑状态来设计，这允许存储阵列和寻址电路都能够使用相同的简单工艺来制造。
每个存储模块层都具有两组排列在各自层上的电极，其间具有一个半导体层。电极被排列在一个正交矩阵中，并且在每对交叉电极的交叉点处用半导体材料形成一个存储元件。半导体层准许用低温进行加工，以便于与塑料衬底相兼容，并且半导体层可以是一种非晶硅材料或是由一种或多种有机半导体材料来构建。在被半导体层所分隔的电极层交叉的地方，在两个电极导体之间形成一个校正结点。每个校正结点都可以被当作是一个与熔丝元件相串联的二极管，并且，这种结点构成了存储阵列的基础和改序的二极管逻辑寻址电路。
存储模块层是使用简单廉价的工艺而被制造的。通过使用柔性塑料或金属衬底，卷装进出式工艺有可能被用到在层上的电路制造中。寻址电路中的二极管逻辑电路允许相同的工艺被用于在单独的衬底上制造存储阵列和寻址电路。接触焊点和导体同样是在衬底上形成的，用于与电路产生外部连接。多个层被堆叠在彼此之上并被层压在一起。然后，通过形成并压纹外部接触印制线，存储模块被完成，该印制线在存储模块层的边缘处产生与接触焊点的电接触。这些接触印制线将各自层上的电路耦接到一起，并提供到外部电路的连接。
包含在存储模块每一层上的寻址电路易于减少读或写每一层中的存储元件所需要的外部可存取的寻址线的数目。这允许存储模块中的层之间的互连数以及用于大存储容量模块的到外部电路的互连数被减少。电源条纹也被使用，其中，电源每次只被提供给存储阵列的一部分。这就形成了存储阵列寻址方案的一部分，并且还能减少数据读取期间的阵列中的泄漏电流。
接口和控制电路被从存储模块中分离出来，并以例如常规集成电路或电路的方式来构造。接口和控制电路包括一个寻址电路，用于产生提供给存储模块的寻址信号，以及一个读出电路，用于读取存储的数据。读出方案基于电流电平，而不是电荷，这允许读出电路能够更容易地从存储模块远程读取数据。更进一步，当存储元件熔丝被熔断时，数据的存储基于大的阻抗变化，这就提供了相对较大的读出信号。
由于存储模块中数据存储与接口和控制电路是分离的，当存储模块达到其存储容量时，它将会被替换，并且另一个存储模块可以和相同的接口和控制电路一起被使用。这意味着当需要更多的数据存储时，大多数可再用的存储系统部件不必被替换掉。同样，接口和控制电路可以相对复杂，因为它不受存储模块制造工艺的限制，并且可以相对昂贵，因为它代表存储系统中的一次性成本。这可以开发在接口和控制电路中提供很复杂的差错检测和纠正错误的能力，它使得存储系统能够容许误差，而不管远程读出怎样，并且能够应付制作的不完善的存储模块，由此增加不完善的制作工艺产量中可用存储模块的数目。
与闪存相比较，优选实施例的存储系统具有费用较低、体密度较大以及稳定的优点。这种存储系统相当于数字摄影，而电影是传统摄影的。材料和制造成本足够低，这样，存储模块可以作为消费品而被接受。不可逆的写过程提供了对照片的永久存档，与反之用于传统摄影的一样。这是并不适合闪存的情况，它需要用户选择另一个存档介质并将数据传送到该介质。优选实施例的存储系统所能够提供的大容量存储密度允许有足够的存储器能适于小型的形状要素，并由此能够使用新的应用模型，例如用于数字摄影的视频。与上面提到的其他存储模态(硬盘，可移动光盘，或磁带)相比较，本存储系统与闪速存储器共有机械强度、低功耗、体积小以及快速存取等相同的优点。
前面详细描述的本发明的优选实施例只是通过示例的方式给出，在不脱离本发明范围之下，对电路、结构、设备以及被描述工艺的多种变化也是可能的。举例来说，优选实施例的存储系统主要是在工业标准接口卡中使用的可移动存储模块，例如PCMCIA、智能媒质，SD、MMC或微型闪存卡、或者用户的接口卡。然而，很容易认识到，许多其他的应用也是可能的。本发明的存储结构可以被嵌入到设备中，举例来说，在个人商务助理(PDA)等等之中提供一次可编程(OTP)存储器。因此，虽然存储器被描述成与控制电路分离以减少可移动存储模块的费用，但在其他的应用中也可以使用统一的结构。举例来说，控制电路可以被嵌入设备中，其中存储器或者是被嵌入的或者是可移动的，另外，控制电路能够被合并入存储模块组件中，例如，作为模块中附加的层。这适用于非常大量的(以及相对昂贵)存储模块被构造的地方，其中控制电路的成本只占总的模块成本很小的一部分或者是潜在廉价的。
存储模块的构造还具有许多可能的变化，同时仍保留本发明的原理。在被描述的实施例中，每个层上制造一个单独的存储阵列，并且，层对准和堆叠在另一层的上面。每个层可以另外包括多于一个存储阵列，并且层也可以用不同的方法堆叠，例如扇折堆叠。在某些应用中，制造多个建立在单独衬底上电路层也是有益的。
对本领域普通技术人员来说，很明显，本发明的原理可以通过许多其他的变化而被提供给这里所描述的电路、结构、设备以及工艺，而不脱离附加权利要求中所限定的本发明的范围。

Claims (31)

1.一种数据存储设备，包括在介电衬底材料上形成的交叉点存储阵列，该交叉点存储阵列包括第一组和第二组横向电极，它们被包含至少一个半导体层的存储层所分离，存储层在从第一组到第二组的每个电极交叉点处形成一个非易失性存储元件，通过对以预定电流密度经过存储元件的方式进行的一种写入信号的应用，每个存储元件都可以在低和高阻抗状态之间转换，以代表各自的二进制数据状态，每个存储元件包括一个在所述存储层上形成的二极管结点，至少是在处于所述低阻抗状态的时候。
2.如权利要求1所述的数据存储设备，其中，介电衬底是一种聚合材料。
3.如权利要求2所述的数据存储设备，其中，存储层是由能够在低于聚合衬底材料加工温度的温度下被加工的材料制成的。
4.如权利要求2所述的数据存储设备，其中，介电衬底是从下面选出的一种材料：聚酰亚胺；聚醚砜(PES)；聚丙烯酸脂(PAR)；聚醚酰亚胺(PEI)；聚萘二甲酸乙二醇酯(PEN)；聚对苯二甲酸乙二醇酯(PET)；聚对苯二甲酸酯；聚四氟乙烯(PTFE)；聚碳酸酯；以及聚氯乙烯(PVC)；
5.如权利要求1所述的数据存储设备，其中，衬底包括一个其上具有介电材料涂层的金属膜片。
6.如权利要求1所述的数据存储设备，其中，存储层的至少一个半导体层是由有机半导体材料形成的。
7.如权利要求6所述的数据存储设备，其中有机半导体材料是从下面选出的：铜酞菁(CUPc)；PTBCI(3，4，9，10-苝四羧酸-双-苯并咪唑)；PTCDA(3，4，9，10-苝四羧酸)；BTQBT[(1，2，5-噻二唑)-p-喹啉并双(1，3-)二硫杂环戊二烯]；TPD(N，N’-联苯基-N，N’-双-(3-甲苯基)1-1’联苯基-4，4’-二胺)；α-NPD(4，4’-双[N-(1-萘基)-N-苯基-氨基]联苯)；以及TPP(5，10，15，20-四苯基-21H，23H-卟吩)。
8.如权利要求1所述的数据存储设备，其中，存储层的至少一个半导体层是由非晶形无机半导体材料形成的。
9.如权利要求1所述的数据存储设备，进一步包括耦接到所述第一和第二组存储阵列电极上的地址解码电路，该地址解码电路具有第一和第二组输入线，分别用于对第一和第二组电极进行寻址。
10.如权利要求9所述的数据存储设备，其中，第一和第二组输入线经由二极管元件，被分别耦接到所选的第一和第二组存储阵列电极上。
11.如权利要求10所述的数据存储设备，还包括至少一条数据读出线，它具有到第一和/或第二组存储阵列电极中的每个电极的二极管连接。
12.如权利要求10所述的数据存储设备，其中，第一和第二组存储阵列电极是在被所述存储层分隔的单独的层中形成的，其中，第一和第二组输入线分别是在与第二和第一组电极相同的层中形成的。
13.如权利要求12所述的数据存储设备，其中，第一和第二组输入线被排列成分别交叉被所述存储层分隔的第一和第二组存储阵列电极，其中各自的输入线与电极之间的被选二极管连接是由所述存储层在其交叉点上形成的。
14.如权利要求9所述的数据存储设备，还包括耦接到所述第一和第二组存储阵列电极上的电源条纹电路。
15.如权利要求14所述的数据存储设备，其中电源条纹电路包括经过各自的电阻元件耦接的并且一起成组被耦接到所选的电源条纹线的电极末端。
16.如权利要求15所述的数据存储设备，还至少包括一条数据读出线，它具有到第一和/或第二组存储阵列电极中每一个电极的二极管连接。
17.一种包含多个模块层的存储模块，每个模决层都具有如权利要求1所限定的一个数据存储设备。
18.一种包含多个模块层的存储模块，每个模块层都具有如权利要求11所限定的一个数据存储设备。
19.一种包含多个模块层的存储模块，每个模块层都具有如权利要求16所限定的一个数据存储设备。
20.如权利要求19所述的存储模块，其中，模块层被层压在一起以形成一个部件，并且，电接触被提供到部件的至少一个外部表面上，用于提供与第一和第二组输入线、至少一条读出线以及每个模块层的电源条纹线的互连。
21.如权利要求20所述的存储模块，其中，多个模块层中的每一个的对应输入线都被并行连接到地址接点，用于对存储模块中的存储阵列进行并行寻址。
22.一种存储模块，包括在单一封装中形成的多个存储电路，每个存储电路包括一个非易失性交叉点存储阵列和一个在公用的非半导体衬底上制造的地址解码电路。
23.如权利要求22所述的存储模块，其中每个存储电路都是由包含至少一个半导体材料层的存储层所分隔的第一和第二层横向导体印制线形成的。
24.如权利要求23所述的存储模块，其中每个存储电路的存储阵列都包含一个存储元件矩阵，每个存储元件都是由在交叉点处的第一和第二层的导体印制线覆盖部分，以及其间的所述存储层一部分构成的。
25.如权利要求24所述的存储模块，其中，每个存储元件在低和高阻抗状态之间都是可切换的，以代表对应的二进制数据状态，通过应用经过存储元件的预定电流密度形式的写入信号，至少当处于所述低阻抗状态时，每个存储元件包括在所说存储层中形成的二极管结点。
26.如权利要求19所述的存储模块，其中，每个存储电路的地址解码电路都包含在其交叉点上，通过所述第一和第二层的导体印制线的覆盖部分之间的存储层而形成的被选二极管相互连接。
27.如权利要求26所述的存储模块，其中，存储模块是由多个模块层构建的，每个模块层都具有所述多个存储电路中的至少一个。
28.如权利要求27所述的存储模块，其中，存储层被层叠在一起以形成一个部件，并且电接触被配备到该部件的至少一个外表面上，用于提供与存储电路的导体印制线之间的连接。
29.如权利要求28所述的存储模块，其中，对多个模块层的地址解码电路的输入被一起并行耦接到外部电接头上。
30.一种存储系统，包括
如权利要求28所述的存储模块；以及
一个接口卡，它被适配成与数据处理设备相连，接口卡包括用于寻址、写入以及读取存储模块的控制电路，并且，存储模块接口被适配成接收所述存储模块，并且，通过所述外部电接触来互连所述控制电路和所述存储电路。
31.一种数字数据存储系统，包括
具有多个在单一封装中形成的非易失性交叉点存储阵列的存储模块；以及
一个接口卡，它被适配成与数据处理设备相连，接口卡包括用于寻址、写入以及读取存储模块的控制电路，并且，存储模块接口被适配成接收所述存储模块，并且，互连所述控制电路和所述存储阵列。
CN02122440A 2001-06-05 2002-06-05 非易失性存储器 Pending CN1392564A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/875356 2001-06-05
US09/875,356 US6646912B2 (en) 2001-06-05 2001-06-05 Non-volatile memory

Publications (1)

Publication Number Publication Date
CN1392564A true CN1392564A (zh) 2003-01-22

Family

ID=25365659

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02122440A Pending CN1392564A (zh) 2001-06-05 2002-06-05 非易失性存储器

Country Status (6)

Country Link
US (1) US6646912B2 (zh)
EP (1) EP1265287A3 (zh)
JP (1) JP2003036684A (zh)
KR (1) KR20020092828A (zh)
CN (1) CN1392564A (zh)
TW (1) TW556192B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100442519C (zh) * 2004-11-17 2008-12-10 夏普株式会社 半导体存储装置的结构及其制造方法
CN100456514C (zh) * 2005-04-18 2009-01-28 中国科学院长春应用化学研究所 单层有机存储器及其制造方法
CN102742160A (zh) * 2010-05-11 2012-10-17 松下电器产业株式会社 驱动非易失性逻辑电路的方法
CN109961822A (zh) * 2017-12-25 2019-07-02 长鑫存储技术有限公司 应用列信号线的远端电路的存储器电路结构
CN113302700A (zh) * 2018-09-07 2021-08-24 艾瑞迪亚公司 用于写入和读取存储在聚合物中的数据的改进的系统和方法

Families Citing this family (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5673218A (en) 1996-03-05 1997-09-30 Shepard; Daniel R. Dual-addressed rectifier storage device
US6956757B2 (en) 2000-06-22 2005-10-18 Contour Semiconductor, Inc. Low cost high density rectifier matrix memory
EP1320872A2 (en) * 2000-09-27 2003-06-25 NUP2 Incorporated Fabrication of semiconductor devices
US20020167599A1 (en) * 2001-05-08 2002-11-14 Carau Frank P. Reusable camera
US6525982B1 (en) * 2001-09-11 2003-02-25 Micron Technology, Inc. Methods of programming and circuitry for a programmable element
DE10151021A1 (de) * 2001-10-16 2003-04-30 Infineon Technologies Ag Sensor-Anordnung
US6661704B2 (en) * 2001-12-10 2003-12-09 Hewlett-Packard Development Company, L.P. Diode decoupled sensing method and apparatus
US6643159B2 (en) 2002-04-02 2003-11-04 Hewlett-Packard Development Company, L.P. Cubic memory array
US20030196100A1 (en) * 2002-04-15 2003-10-16 Grawrock David W. Protection against memory attacks following reset
US6940748B2 (en) * 2002-05-16 2005-09-06 Micron Technology, Inc. Stacked 1T-nMTJ MRAM structure
US6813182B2 (en) * 2002-05-31 2004-11-02 Hewlett-Packard Development Company, L.P. Diode-and-fuse memory elements for a write-once memory comprising an anisotropic semiconductor sheet
US6828685B2 (en) 2002-06-14 2004-12-07 Hewlett-Packard Development Company, L.P. Memory device having a semiconducting polymer film
JP2004047791A (ja) * 2002-07-12 2004-02-12 Pioneer Electronic Corp 有機薄膜スイッチングメモリ素子及びメモリ装置
US7079442B2 (en) * 2002-08-02 2006-07-18 Unity Semiconductor Corporation Layout of driver sets in a cross point memory array
US6887792B2 (en) * 2002-09-17 2005-05-03 Hewlett-Packard Development Company, L.P. Embossed mask lithography
GB0229191D0 (en) * 2002-12-14 2003-01-22 Plastic Logic Ltd Embossing of polymer devices
US7800932B2 (en) * 2005-09-28 2010-09-21 Sandisk 3D Llc Memory cell comprising switchable semiconductor memory element with trimmable resistance
US20040193824A1 (en) * 2003-03-24 2004-09-30 Johnson Steven C. Expandable capacity storage device
US7219242B2 (en) * 2003-03-31 2007-05-15 Intel Corporation Direct plane access power delivery
WO2004100267A1 (en) * 2003-04-03 2004-11-18 Hewlett-Packard Development Company, L.P. Cubic memory array
US7177183B2 (en) * 2003-09-30 2007-02-13 Sandisk 3D Llc Multiple twin cell non-volatile memory array and logic block structure and method therefor
US7002829B2 (en) * 2003-09-30 2006-02-21 Agere Systems Inc. Apparatus and method for programming a one-time programmable memory device
US20050195640A1 (en) * 2003-11-25 2005-09-08 Shawn Smith Two-component, rectifying-junction memory element
US6862206B1 (en) * 2003-12-19 2005-03-01 Hewlett-Packard Development Company, L.P. Memory module hybridizing an atomic resolution storage (ARS) memory and a magnetic memory
US6980465B2 (en) * 2003-12-19 2005-12-27 Hewlett-Packard Development Company, L.P. Addressing circuit for a cross-point memory array including cross-point resistive elements
US20050187789A1 (en) * 2004-02-25 2005-08-25 Cardiac Pacemakers, Inc. Advanced patient and medication therapy management system and method
JP4529493B2 (ja) * 2004-03-12 2010-08-25 株式会社日立製作所 半導体装置
US7630233B2 (en) * 2004-04-02 2009-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
WO2005119779A1 (en) * 2004-06-03 2005-12-15 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method of the same
US7195950B2 (en) * 2004-07-21 2007-03-27 Hewlett-Packard Development Company, L.P. Forming a plurality of thin-film devices
US20060028895A1 (en) * 2004-08-09 2006-02-09 Carl Taussig Silver island anti-fuse
US7106639B2 (en) 2004-09-01 2006-09-12 Hewlett-Packard Development Company, L.P. Defect management enabled PIRM and method
US20060067117A1 (en) * 2004-09-29 2006-03-30 Matrix Semiconductor, Inc. Fuse memory cell comprising a diode, the diode serving as the fuse element
EP1812893A4 (en) * 2004-10-18 2008-12-10 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND CONTROL METHOD THEREFOR
JP4954537B2 (ja) * 2004-12-03 2012-06-20 株式会社半導体エネルギー研究所 半導体装置
KR101169262B1 (ko) * 2004-12-03 2012-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
DE102005004107A1 (de) * 2005-01-28 2006-08-17 Infineon Technologies Ag Integrierter Halbleiterspeicher mit einer Anordnung nichtflüchtiger Speicherzellen und Verfahren
US7359279B2 (en) * 2005-03-31 2008-04-15 Sandisk 3D Llc Integrated circuit memory array configuration including decoding compatibility with partial implementation of multiple memory layers
TWI395321B (zh) * 2005-03-31 2013-05-01 Semiconductor Energy Lab 半導體裝置及其驅動方法
US20060268593A1 (en) * 2005-05-25 2006-11-30 Spansion Llc Read-only memory array with dielectric breakdown programmability
US20070009821A1 (en) * 2005-07-08 2007-01-11 Charlotte Cutler Devices containing multi-bit data
US7719872B2 (en) 2005-12-28 2010-05-18 Semiconductor Energy Laboratory Co., Ltd. Write-once nonvolatile memory with redundancy capability
US20080025069A1 (en) * 2006-07-31 2008-01-31 Scheuerlein Roy E Mixed-use memory array with different data states
US7486537B2 (en) * 2006-07-31 2009-02-03 Sandisk 3D Llc Method for using a mixed-use memory array with different data states
US20080023790A1 (en) * 2006-07-31 2008-01-31 Scheuerlein Roy E Mixed-use memory array
US7450414B2 (en) * 2006-07-31 2008-11-11 Sandisk 3D Llc Method for using a mixed-use memory array
JP2008034741A (ja) * 2006-07-31 2008-02-14 Espec Corp 半導体記憶装置およびその製造方法
EP1892720B1 (en) * 2006-08-24 2011-07-27 STMicroelectronics Srl A non-volatile, electrically-programmable memory with a plurality of storage densities and data transfer speeds
US7372753B1 (en) * 2006-10-19 2008-05-13 Unity Semiconductor Corporation Two-cycle sensing in a two-terminal memory array having leakage current
KR100827448B1 (ko) * 2007-02-16 2008-05-07 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
US7763978B2 (en) * 2007-03-28 2010-07-27 Hewlett-Packard Development Company, L.P. Three-dimensional crossbar array systems and methods for writing information to and reading information stored in three-dimensional crossbar array junctions
US7688613B2 (en) * 2007-04-14 2010-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for controlling multiple electrical fuses with one program device
US8487450B2 (en) * 2007-05-01 2013-07-16 Micron Technology, Inc. Semiconductor constructions comprising vertically-stacked memory units that include diodes utilizing at least two different dielectric materials, and electronic systems
US8987702B2 (en) 2007-05-01 2015-03-24 Micron Technology, Inc. Selectively conducting devices, diode constructions, constructions, and diode forming methods
US8164656B2 (en) * 2007-08-31 2012-04-24 Unity Semiconductor Corporation Memory emulation in an image capture device
US7715227B2 (en) 2007-10-02 2010-05-11 Freescale Semiconductor, Inc. Programmable ROM using two bonded strata
US7813157B2 (en) 2007-10-29 2010-10-12 Contour Semiconductor, Inc. Non-linear conductor memory
US8134194B2 (en) 2008-05-22 2012-03-13 Micron Technology, Inc. Memory cells, memory cell constructions, and memory cell programming methods
US8120951B2 (en) 2008-05-22 2012-02-21 Micron Technology, Inc. Memory devices, memory device constructions, constructions, memory device forming methods, current conducting devices, and memory cell programming methods
US8325556B2 (en) 2008-10-07 2012-12-04 Contour Semiconductor, Inc. Sequencing decoder circuit
KR20100097407A (ko) * 2009-02-26 2010-09-03 삼성전자주식회사 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 프로그램 방법
KR20100107609A (ko) * 2009-03-26 2010-10-06 삼성전자주식회사 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 기입 방법
JP2010263211A (ja) * 2009-05-04 2010-11-18 Samsung Electronics Co Ltd 積層メモリ素子
KR20110008553A (ko) * 2009-07-20 2011-01-27 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
US8027207B2 (en) * 2009-12-16 2011-09-27 International Business Machines Corporation Leakage compensated reference voltage generation system
US8174863B1 (en) * 2010-04-21 2012-05-08 Marvell International Ltd. Circuits and methods for multiple programmable memory using one-time programmable memory
US9224496B2 (en) 2010-08-11 2015-12-29 Shine C. Chung Circuit and system of aggregated area anti-fuse in CMOS processes
US10229746B2 (en) 2010-08-20 2019-03-12 Attopsemi Technology Co., Ltd OTP memory with high data security
US9042153B2 (en) 2010-08-20 2015-05-26 Shine C. Chung Programmable resistive memory unit with multiple cells to improve yield and reliability
US9818478B2 (en) 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
US8488359B2 (en) 2010-08-20 2013-07-16 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices
US8830720B2 (en) 2010-08-20 2014-09-09 Shine C. Chung Circuit and system of using junction diode as program selector and MOS as read selector for one-time programmable devices
US9431127B2 (en) 2010-08-20 2016-08-30 Shine C. Chung Circuit and system of using junction diode as program selector for metal fuses for one-time programmable devices
US10249379B2 (en) 2010-08-20 2019-04-02 Attopsemi Technology Co., Ltd One-time programmable devices having program selector for electrical fuses with extended area
US9460807B2 (en) 2010-08-20 2016-10-04 Shine C. Chung One-time programmable memory devices using FinFET technology
US9496033B2 (en) 2010-08-20 2016-11-15 Attopsemi Technology Co., Ltd Method and system of programmable resistive devices with read capability using a low supply voltage
US10916317B2 (en) 2010-08-20 2021-02-09 Attopsemi Technology Co., Ltd Programmable resistance memory on thin film transistor technology
US10923204B2 (en) 2010-08-20 2021-02-16 Attopsemi Technology Co., Ltd Fully testible OTP memory
US9025357B2 (en) 2010-08-20 2015-05-05 Shine C. Chung Programmable resistive memory unit with data and reference cells
TWI480881B (zh) * 2010-08-20 2015-04-11 Chien Shine Chung 單次性可編程記憶體、電子系統、及提供單次性可編程記憶體之方法
US9251893B2 (en) 2010-08-20 2016-02-02 Shine C. Chung Multiple-bit programmable resistive memory using diode as program selector
US9711237B2 (en) 2010-08-20 2017-07-18 Attopsemi Technology Co., Ltd. Method and structure for reliable electrical fuse programming
US9070437B2 (en) 2010-08-20 2015-06-30 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink
US9236141B2 (en) 2010-08-20 2016-01-12 Shine C. Chung Circuit and system of using junction diode of MOS as program selector for programmable resistive devices
US9824768B2 (en) 2015-03-22 2017-11-21 Attopsemi Technology Co., Ltd Integrated OTP memory for providing MTP memory
US8576602B2 (en) 2010-08-20 2013-11-05 Shine C. Chung One-time programmable memories using polysilicon diodes as program selectors
US9019742B2 (en) 2010-08-20 2015-04-28 Shine C. Chung Multiple-state one-time programmable (OTP) memory to function as multi-time programmable (MTP) memory
US9076513B2 (en) 2010-11-03 2015-07-07 Shine C. Chung Low-pin-count non-volatile memory interface with soft programming capability
US8988965B2 (en) 2010-11-03 2015-03-24 Shine C. Chung Low-pin-count non-volatile memory interface
US9019791B2 (en) 2010-11-03 2015-04-28 Shine C. Chung Low-pin-count non-volatile memory interface for 3D IC
US8913449B2 (en) 2012-03-11 2014-12-16 Shine C. Chung System and method of in-system repairs or configurations for memories
US8607210B2 (en) 2010-11-30 2013-12-10 Micron Technology, Inc. Code patching for non-volatile memory
CN102544011A (zh) 2010-12-08 2012-07-04 庄建祥 反熔丝存储器及电子系统
US10192615B2 (en) 2011-02-14 2019-01-29 Attopsemi Technology Co., Ltd One-time programmable devices having a semiconductor fin structure with a divided active region
US10586832B2 (en) 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
US8848423B2 (en) 2011-02-14 2014-09-30 Shine C. Chung Circuit and system of using FinFET for building programmable resistive devices
US8574992B2 (en) * 2011-09-22 2013-11-05 Macronix International Co., Ltd. Contact architecture for 3D memory array
US8912576B2 (en) 2011-11-15 2014-12-16 Shine C. Chung Structures and techniques for using semiconductor body to construct bipolar junction transistors
US9136261B2 (en) 2011-11-15 2015-09-15 Shine C. Chung Structures and techniques for using mesh-structure diodes for electro-static discharge (ESD) protection
US9324849B2 (en) 2011-11-15 2016-04-26 Shine C. Chung Structures and techniques for using semiconductor body to construct SCR, DIAC, or TRIAC
US9007804B2 (en) 2012-02-06 2015-04-14 Shine C. Chung Circuit and system of protective mechanisms for programmable resistive memories
US9076526B2 (en) 2012-09-10 2015-07-07 Shine C. Chung OTP memories functioning as an MTP memory
US9183897B2 (en) 2012-09-30 2015-11-10 Shine C. Chung Circuits and methods of a self-timed high speed SRAM
US9298395B2 (en) 2012-10-22 2016-03-29 Globalfoundries Inc. Memory system connector
US9324447B2 (en) 2012-11-20 2016-04-26 Shine C. Chung Circuit and system for concurrently programming multiple bits of OTP memory devices
US9214351B2 (en) 2013-03-12 2015-12-15 Macronix International Co., Ltd. Memory architecture of thin film 3D array
US10102205B2 (en) 2014-01-30 2018-10-16 Hewlett Packard Enterprise Development Lp Storing run-length limited two-dimensional encoded bit patterns in memory arrays
US9412473B2 (en) 2014-06-16 2016-08-09 Shine C. Chung System and method of a novel redundancy scheme for OTP
US9356001B2 (en) 2014-10-02 2016-05-31 HGST Netherlands B.V. Semiconductor device with at least one voltage-guided conductive filament
US20170250223A1 (en) * 2014-11-19 2017-08-31 Hewlett-Packard Development Company, L.P. A resistive random-access memory in printed circuit board
CN105632551B (zh) * 2015-12-18 2018-09-25 中国科学院上海微系统与信息技术研究所 存储阵列、存储对象逻辑关系的存储芯片及方法
US10629653B2 (en) 2017-01-25 2020-04-21 SK Hynix Inc. Cross-point array device including conductive fuse material layer
JP6380581B1 (ja) * 2017-03-08 2018-08-29 日本電気株式会社 基板、回路基板、電子部品、および電子部品組立体
US10726914B2 (en) 2017-04-14 2020-07-28 Attopsemi Technology Co. Ltd Programmable resistive memories with low power read operation and novel sensing scheme
US11062786B2 (en) 2017-04-14 2021-07-13 Attopsemi Technology Co., Ltd One-time programmable memories with low power read operation and novel sensing scheme
US10535413B2 (en) 2017-04-14 2020-01-14 Attopsemi Technology Co., Ltd Low power read operation for programmable resistive memories
US11615859B2 (en) 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme
US10770160B2 (en) 2017-11-30 2020-09-08 Attopsemi Technology Co., Ltd Programmable resistive memory formed by bit slices from a standard cell library
US11099789B2 (en) 2018-02-05 2021-08-24 Micron Technology, Inc. Remote direct memory access in multi-tier memory systems
US10782908B2 (en) 2018-02-05 2020-09-22 Micron Technology, Inc. Predictive data orchestration in multi-tier memory systems
US11416395B2 (en) * 2018-02-05 2022-08-16 Micron Technology, Inc. Memory virtualization for accessing heterogeneous memory components
US10880401B2 (en) 2018-02-12 2020-12-29 Micron Technology, Inc. Optimization of data access and communication in memory systems
US10877892B2 (en) 2018-07-11 2020-12-29 Micron Technology, Inc. Predictive paging to accelerate memory access
US10852949B2 (en) 2019-04-15 2020-12-01 Micron Technology, Inc. Predictive data pre-fetching in a data storage device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3611319A (en) * 1969-03-06 1971-10-05 Teledyne Inc Electrically alterable read only memory
US4398248A (en) * 1980-10-20 1983-08-09 Mcdonnell Douglas Corporation Adaptive WSI/MNOS solid state memory system
IL61671A (en) * 1979-12-13 1984-04-30 Energy Conversion Devices Inc Diode and rom or eeprom devices using it
JPS5763854A (en) * 1980-10-07 1982-04-17 Toshiba Corp Semiconductor device
US4499557A (en) * 1980-10-28 1985-02-12 Energy Conversion Devices, Inc. Programmable cell for use in programmable electronic arrays
US4491860A (en) * 1982-04-23 1985-01-01 Signetics Corporation TiW2 N Fusible links in semiconductor integrated circuits
US4677742A (en) * 1983-01-18 1987-07-07 Energy Conversion Devices, Inc. Electronic matrix arrays and method for making the same
JPS6258673A (ja) * 1985-09-09 1987-03-14 Fujitsu Ltd 半導体記憶装置
US4722822A (en) * 1985-11-27 1988-02-02 Advanced Micro Devices, Inc. Column-current multiplexing driver circuit for high density proms
US5592415A (en) * 1992-07-06 1997-01-07 Hitachi, Ltd. Non-volatile semiconductor memory
US5536968A (en) * 1992-12-18 1996-07-16 At&T Global Information Solutions Company Polysilicon fuse array structure for integrated circuits
US5751012A (en) * 1995-06-07 1998-05-12 Micron Technology, Inc. Polysilicon pillar diode for use in a non-volatile memory cell
WO1997047041A2 (en) * 1996-06-05 1997-12-11 Philips Electronics N.V. Programmable, non-volatile memory device, and method of manufacturing such a device
JPH09330598A (ja) * 1996-06-10 1997-12-22 Mitsubishi Electric Corp 記憶装置及びその特性劣化状態判定方法
NO308149B1 (no) * 1998-06-02 2000-07-31 Thin Film Electronics Asa Skalerbar, integrert databehandlingsinnretning
US6178132B1 (en) * 1999-09-09 2001-01-23 Macronix International Co., Ltd. Non-volatile integrated circuit having read while write capability using one address register
JP2001085547A (ja) * 1999-09-17 2001-03-30 Sony Corp 不揮発性半導体記憶装置及びその読み出し方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100442519C (zh) * 2004-11-17 2008-12-10 夏普株式会社 半导体存储装置的结构及其制造方法
CN100456514C (zh) * 2005-04-18 2009-01-28 中国科学院长春应用化学研究所 单层有机存储器及其制造方法
CN102742160A (zh) * 2010-05-11 2012-10-17 松下电器产业株式会社 驱动非易失性逻辑电路的方法
CN102742160B (zh) * 2010-05-11 2014-12-17 松下电器产业株式会社 驱动非易失性逻辑电路的方法
CN109961822A (zh) * 2017-12-25 2019-07-02 长鑫存储技术有限公司 应用列信号线的远端电路的存储器电路结构
CN109961822B (zh) * 2017-12-25 2021-05-25 长鑫存储技术有限公司 应用列信号线的远端电路的存储器电路结构
CN113302700A (zh) * 2018-09-07 2021-08-24 艾瑞迪亚公司 用于写入和读取存储在聚合物中的数据的改进的系统和方法

Also Published As

Publication number Publication date
TW556192B (en) 2003-10-01
KR20020092828A (ko) 2002-12-12
EP1265287A3 (en) 2004-03-03
JP2003036684A (ja) 2003-02-07
EP1265287A2 (en) 2002-12-11
US20020196659A1 (en) 2002-12-26
US6646912B2 (en) 2003-11-11

Similar Documents

Publication Publication Date Title
CN1392564A (zh) 非易失性存储器
CN1263135C (zh) 一种集成电路及其制造方法
RU2216055C2 (ru) Постоянная память и постоянные запоминающие устройства
CN100583287C (zh) 包含交叉点电阻元件的交叉点存储器阵列的寻址电路
CN1399275A (zh) 交叉点二极管存储器阵列的并行访问
CN1240132C (zh) 用于存储器件的装配结构和制造多层存储单元的方法
RU2000108581A (ru) Постоянная память и постоянные запоминающие устройства
JP2004006877A (ja) 追記型メモリで使用するための異方性半導体シート
JP2002533928A (ja) 容量増大化可能なデータ処理装置
US6661704B2 (en) Diode decoupled sensing method and apparatus
JP2003331573A5 (zh)
NO310899B1 (no) Leseminne og leseminneinnretninger

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication