CN113302700A - 用于写入和读取存储在聚合物中的数据的改进的系统和方法 - Google Patents

用于写入和读取存储在聚合物中的数据的改进的系统和方法 Download PDF

Info

Publication number
CN113302700A
CN113302700A CN201980073123.9A CN201980073123A CN113302700A CN 113302700 A CN113302700 A CN 113302700A CN 201980073123 A CN201980073123 A CN 201980073123A CN 113302700 A CN113302700 A CN 113302700A
Authority
CN
China
Prior art keywords
polymer
chamber
data
loading
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980073123.9A
Other languages
English (en)
Other versions
CN113302700B (zh
Inventor
P·F·普雷德基
J·S·福斯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Iridia Inc
Original Assignee
Dodo Omnidata Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dodo Omnidata Inc filed Critical Dodo Omnidata Inc
Publication of CN113302700A publication Critical patent/CN113302700A/zh
Application granted granted Critical
Publication of CN113302700B publication Critical patent/CN113302700B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/004Reading or sensing circuits or methods
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B11/00Automatic controllers
    • G05B11/01Automatic controllers electric
    • G05B11/36Automatic controllers electric with provision for obtaining particular characteristics, e.g. proportional, integral, differential
    • G05B11/42Automatic controllers electric with provision for obtaining particular characteristics, e.g. proportional, integral, differential for obtaining a characteristic which is both proportional and time-dependent, e.g. P. I., P. I. D.
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5664Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using organic memory material storage elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0014RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0014RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0019RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising bio-molecules
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C25/00Digital stores characterised by the use of flowing media; Storage elements therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/74Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1206Location of test circuitry on chip or wafer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Apparatus Associated With Microorganisms And Enzymes (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

一种新颖的存储和读取数字数据的系统和方法,包括提供具有至少一个存储器单元的纳米孔聚合物存储装置,该存储器单元包括至少两个添加室,每个添加室被布置成当聚合物进入相应的添加室时向聚合物(或DNA)串添加唯一的化学结构(或代码),该数据包括代码的序列;依次操纵聚合物通过纳米孔进入添加室,以将代码添加到聚合物,从而在聚合物上产生数字数据图案;以及使用伺服控制器准确控制聚合物的比特率。该装置可具有加载室,以通过至少一个微孔将聚合物加载到解块室中或从解块室中移除聚合物。该单元可以是存储系统的一部分,该存储系统存储和检索“原始”数据并允许远程检索和转换。

Description

用于写入和读取存储在聚合物中的数据的改进的系统和方法
相关申请的交叉引用
本申请要求2018年9月7日提交的美国临时专利申请序列号62/728,656的权益,并且还要求2019年5月2日提交的美国临时专利申请序列号62/842,373的权益。在法律允许的最大范围内,将上述申请中每个申请的全部内容通过引用并入本文。
技术领域
本发明涉及使用纳米孔装置进行信息存储和检索的新颖方法和系统。
背景技术
对存储在物理介质上或物理介质中的数据的需求不断增长,随着存储装置的容量越来越大,存储装置变得越来越小。此外,诸如硬盘驱动器、光学介质和磁带的现有数据存储介质相对不稳定,并且在长时间存储后会损坏。
迫切需要替代方法来长时段(例如,数十年或几个世纪)存储大量数据。
附图说明
通过详细描述和附图,将更加全面地理解本发明,在附图中:
图1是根据本公开的实施例的纳米孔存储器单元的阵列的电路框图。
图2是根据本公开的实施例的具有透明顶部和电极的一组连接的3室单元纳米孔装置的局部透视图。
图3是根据本公开的实施例的具有透明顶部和电极的一组连接的3室单元纳米孔装置的替代实施例的局部透视图。
图4是根据本公开的实施例的读取/写入存储器控制器和纳米孔存储器芯片的框图。
图5是根据本公开的实施例的计算机系统的框图。
图6是示出根据本公开的实施例的示出纳米孔存储系统的框图,该纳米孔存储系统示出读取/写入存储器控制器和用于流体/试剂的仪器。
图7示出根据本公开的实施例的存储串上的比特的三种不同的数据格式列表。
图8示出根据本公开的实施例的针对一行中的每个单元的存储串上的比特的数据格式列表。
图9示出根据本公开的实施例的针对一行中的每个单元的存储串上的比特的替代数据格式列表。
图10示出根据本公开的实施例的用于一行中的存储器单元的存储串上的比特的替代并行数据存储格式列表。
图11示出根据本公开的实施例的4添加室存储器单元和替代的正方形几何顶视图,以及对应的两比特二进制代码或DNA碱基代码。
图12示出根据本公开的实施例的多个(M)存储器单元,每个存储器单元具有N个添加室,该N个添加室被配置为产生具有M个数字的碱基-N字。
图13是根据本公开的实施例的比特率控制逻辑的框图。
图14是根据本公开的实施例的纳米孔聚合物存储系统的组件的顶层框图。
图15是根据本公开的实施例的单元阵列的透视图和单个单元的一半的放大图。
图16示出根据本公开的实施例的图15的图示,其具有布置在阵列下方并且流体连接至单元的解块室的加载室。
图17是根据本公开的实施例的存储器单元的透视图,该存储器单元在解块室的底部具有三个微孔,并且具有在解块室下方(可拆卸地或固定地)所设置的加载室。
图18是根据本公开的实施例的存储器单元阵列的透视图,该存储器单元阵列在解块室的底部中具有多个微孔并且具有在解块室下方所设置的加载室。
具体实施方式
优选实施例的以下描述本质上仅是示例性的,并且绝不旨在限制本发明、其应用或用途。
以下共同拥有的待审专利申请包含与在此所述主题相关的主题,在此通过引用将其全部内容完整地结合在适用法律允许的范围内:2017年8月29日提交的美国专利申请序列号15/690,189;以及2018年5月2日提交的美国专利申请序列号15/969,745。
特别地,在一些方面或实施例中,本公开提供了用于将数据存储在基于纳米孔的装置中的聚合物上的系统和方法,包括提供具有至少三个腔室的“存储器(memory)单元”,三个腔室包括至少两个添加(添加)室和“解块(deblock)/脱保护(de-protect)”室,每个添加室具有纳米孔,该纳米孔被布置成允许聚合物进入和离开添加室,并且每个添加室被布置成在当聚合物进入相应的添加室时向聚合物添加唯一代码(code);并且“解块”室被布置成当聚合物进入相应的添加室时使聚合物能够接收代码;并且依次操纵聚合物从“解块”室通过纳米孔到添加室,以基于预定的数字数据图案将代码添加到聚合物,从而在聚合物上产生数字数据图案。
参考图1,对于本公开的实施例,示出了基于纳米孔的“存储器芯片”6700的示意性电路框图。特别地,存储器芯片6700可以具有多个基于纳米孔的“存储器单元”6702(或“存储(storage)单元”或“数据存储单元”),每个具有存储数据的能力。每个“存储器单元”6702具有多室基于纳米孔流体单元6704,其单元结构类似于上述专利申请(通过引用并入本文)中讨论的单元结构(例如,具有带有纳米孔的膜以及“存储串(string)”6550(例如,DNA或其它聚合物,如上述专利申请中所述)。“存储器单元”6702还可以包括任何固态或半导体无源或有源电路或芯片层或组件,它们与流体单元部分6704交界(interface)以提供在此所述的数据存储(或写入或添加)和/或数据检索(或读取或排序)功能。
参考图2和图3,存储器单元6702可以被(电和流体地)连接在一起,诸如具有公共的流体“添加”通道和公共的“添加”电极以及独立的“解块”室的3室存储器单元,如图2中所示并在前述专利申请中所述。如果需要,可以使用在此描述的任何数量的腔室和任何单元配置。在一些实施例中,存储器单元可以如图3中所示配置,其在前述专利申请中关于其图65进行描述。
特别地,例如,参考图2,对于本公开的一些实施例,示出了局部透视图,该局部透视图具有纳米孔存储器芯片的分组的3室基于纳米孔单元6500(每个单元类似于上文讨论的单元)的选择性透明表面。特别地,一组四个3室单元6506、6508、6510、6512被连接在一起,使得被连接的单元6506-6512中的每个单元的上部(或顶部)左室6502(添加“0”室)流体地连接在一起以形成添加“0”流动通道或添加“0”室6502。此外,被连接的单元6506-6512中的每个单元的上部(或顶部)右室6504(添加“1”室)也被流体地连接在一起以形成单独的添加“1”流动通道或添加“1”室6504。此外,添加“0”室(或通道)6502具有公共电极6520,并且添加“1”室(或通道)6504具有不同的公共电极6522。在一些实施例中,可以存在单个金属条或导电条,该金属条或导电条为每个添加通道提供公共电极,并且在一些实施例中,可以存在通过芯片内布线连接的单独的电极。
此外,在此公开的任何实施例和单元设计可以与在前述专利申请中详细描述的纵向谐振器设计(LNPR)和/或横向谐振器设计(TNPR)一起使用,用于测量或读取分子结构或数据。特别地,横向谐振器设计(TNPR)、横向电极6590可以围绕一个或多个纳米孔6528设置。此外,在此所示的硬件和软件逻辑以及控制逻辑和实施例也可以与LNPR和/或TNPR配置一起使用。
在集体(collective)添加通道6502、6504下方是与上文中所讨论的“解块”室类似的各个“解块”室6530-6536,“解块”室6530-6536与其它室流体地且电气地(electrically)隔离。在解块室6530-6536中的每个解块室的底部上是对应的可单独控制的“解块”电极,例如,在图65中可见的解块电极6514、6516分别对应于解块室6534、6536。同样,用于单元6506-6512的上部室各自具有穿过膜6529的对应的纳米孔6528。此外,在该示例中,流体单元6512具有左上添加“0”室6537和右上添加“1”室6539。用于流体单元6502-6512的添加“0”室经由流体通道6502被流体连接,而用于流体单元6502-6512的添加“1”室经由流体通道6504被流体连接,流体单元6506-6512中的每个流体单元具有独立的存储器存储串(例如,DNA或聚合物)6550,其一端穿过纳米孔6550进入添加“1”或添加“0”室,并且返回其对应的解块室6530-6536,该解块室与其它室(在该示例中)流体地且电气地隔离。因此,3室流体单元6506-6512中的每个流体单元表示独立的存储器存储单元或存储器单元(下文将进一步讨论)。
由于图65的配置具有将所有的添加“0”电极连接在一起,并且分别将所有的添加“1”电极连接在一起,并且解块电极被单独控制,因此写入(或添加)可能发生在写入(或添加)“周期”中,诸如当需要写入“0”的所有单元都可以同时被写入时的添加“0”周期,之后是当需要写入“1”的所有单元都可以同时被写入时的添加“1”周期。如果需要,可以使用其它数据写入周期或方法。
另外,添加“0”和添加“1”通道6502、6504可能从前面或后面充满(或冲洗、清洗或倒空)流体,如分别由箭头6503-6505所示,并且解块室6530-6536可以从侧面充满(或冲洗、清洗或倒空)流体。不需要每个添加“1”室都被流体且电气连接,也不需要每个添加“0”室都被流体且电气连接。如果它们如此大量地被连接,则可以提高效率;通常,被连接的单元越多,可以实现的效率就越高。
此外,可以通过将聚合物6550的一端结合(bingding)(或拴系或附接)到中央解块室6536的表面(例如示为解块室6536中的点6552)来防止整个聚合物(或DNA)或“串”或存储串6550完全离开中央解块室。解块室6536中的其它位置可用于拴系聚合物,只要它满足所需的功能和性能要求即可。在一些实施例中,例如珠子、颗粒或折纸(origami)的结构6554,或其它结构,可以被附接到聚合物6550的一端,并防止聚合物通过纳米孔6550离开解块室6536。类似的标准适用于其它解块室6530-6534中的聚合物存储串6550。
用于存储数据的聚合物6550可以是在此讨论的DNA,或者可以是具有在此描述的性质的任何其它聚合物或其它材料。用于存储数据的聚合物6550在此也可以称为“存储器聚合物”或“存储串”(由于其呈串状外观)。
参考图3,对于本公开的一些实施例,示出了局部透视图,该局部透视图具有纳米孔存储器芯片的分组的3室基于纳米孔的单元6600(每个单元类似于上文讨论的单元)的选择性透明表面。特别地,类似于图65,一组四个3室单元6606、6608、6610、6612被连接在一起,使得连接单元6606-6612中每个连接单元的上部(或顶部)左室6602(添加“0”室)被流体地连接在一起以形成添加“0”流动通道6602。此外,连接单元6606-6612中每个连接单元的上部(或顶部)右室6604(添加“1”室)也被流体地连接在一起以形成单独的添加“1”流动通道6604。然而,在该实施例中,与单元6606-6612相关联的添加“0”室具有单独的电极6620-6626,而与单元6606-6612相关联的添加“1”室还具有单独的电极6630-6636。该流体和电极布置类似于上文在图27中描述和示出的布置。在一些实施例中,上室(添加“0”和添加“1”)可以彼此流体分离或隔离以避免在尝试控制DNA路径时邻近的添加室之间的可能电串扰。
同样,对于图2,即使电极被单独地控制,解块室也可以流体连接。在那种情况下,通道之间可能存在串扰,例如附近的DNA被邻近单元看到的电场和/或电流吸引。
在一些实施例中,电极可以具有3D形状,诸如从单元的底部上升或向下突出到单元中的三角形或金字塔形。在那种情况下,可以构造电极以产生对该单元的纳米孔更有针对的、更聚焦的或更近的电场,这可以减少流体连接但电分离的邻近单元之间的串扰。
如果存储串(或DNA或聚合物)太长,则它可能从一个添加室并通过另一个添加室的顶部缠绕。为了避免该问题,沿流动通道在邻近单元之间可能存在部分壁,以使邻近纳米孔之间的距离对于长的DNA而言要长得多。
在添加室下方是公共的“解块”室6640,其对于所有上部添加室是公共的,类似于上文所讨论的添加室。在公共解块室6540的底部上是公共解块电极6642。此外,用于单元6606-6612的上部室可各自具有穿过膜6529的纳米孔6528,类似于上文讨论的纳米孔。
另外,解块室6540可以从侧面填充流体(取决于单元的结构配置)。在一些实施例中,它可以从左侧(或右侧)填充,如箭头6650所示。在其它实施例中,它可以从前(或后)侧填充,如箭头6652所示。
此外,通过将聚合物6550的一端结合(或拴系)到中央解块室6640的表面(例如,对于单元6612,其被示为点6552),可以防止整个DNA或聚合物“串”(或存储串)6550完全离开中央解块室。类似的布置将适用于其它单元6606-6610。如果满足所需的功能和性能要求,则可以使用其它位置来拴系聚合物。
参考图1,“存储器单元”6702可以被配置为具有M行和N列的M×N个存储器单元阵列,单元6702中的每个单元被标记为CM,N。更具体地,第一行中的单元6702被标记为C1,1-C1,N,而最后一行中的单元6702被标记为CM,1-CM,N。M和N可以是提供所需功能和性能的任何值,并且M、N可以各自小到1,并且大到100万、1000万、1亿、10亿或1万亿,或者更大,这取决于所需的存储器芯片的占用大小以及每个存储器单元的大小。
存储器芯片6700具有在线6710上的添加“0”输入DC电压,添加“0”输入DC电压被电连接(直接或通过芯片上的电路或组件,如在此所述)到每个添加“0”电极。线6710上的添加“0”输入DC电压将添加“0”电极驱动到所需的电压状态(在此讨论),以帮助将存储串6550(如在此讨论的DNA或其它聚合物)定位(或移动或操纵)到流体单元6704的所需腔室。如图2中所示,在该配置中,用于每个存储器单元的所有添加“0”电极是共享的或公共的,或者是电连接的。
存储器芯片6700还在线6712上具有添加“1”输入DC电压,添加“1”输入DC电压被电连接(直接或通过芯片上电路或组件,如在此所述)到每个添加“1”电极。线6710上的添加“1”输入DC电压将添加“1”电极驱动到所需的电压状态(在此讨论),以帮助将存储串6550(如在此讨论的DNA或其它聚合物)定位(或移动或操纵)到流体单元6704的所需腔室。如图2中所示,在该配置中,每个存储器单元的所有添加“1”电极6522都是共享的或公共的。
存储器芯片6700还在多条线(或总线)6714上具有“解块”输入DC电压,“解块”输入DC电压被电连接(直接或通过芯片上电路或组件,如在此所述)到每个单元6702中的对应的“解块”电极。解块输入DC电压将用于给定单元的对应解块电极驱动到所需的电压状态(在此讨论),以帮助将存储串6550(DNA或其它聚合物,如在此所述)定位(或移动或操纵)到流体单元6704的所需腔室。如图2中所示,在该配置中,每个解块电极均独立地被驱动,因此需要解块多个电连接或总线(或解块总线)6714。每行存储器单元6702将具有提供的对应数量的解块输入DC电压线。例如,在第一行中,存在馈入该行中的N个单元6702的一组N个解块线6716,并且在最后一行M中,存在馈入行M中的N个单元6702的单独的一组N个解块线6718。
分别在线6710、6712、6714上的DC输入电压添加“0”、添加“1”和解块在此可以称为DC“操纵”电压VST(或聚合物或DNA操纵电压或存储串操纵电压),因为它们用于在适当的时间将聚合物存储串“操纵”到流体单元6704的适当腔室,以实现所需的结果,例如,写入或添加“0”或“1”到存储串上,或不执行任何操作,或将存储串移动到特定腔室以实现写入或读取数据,或执行验证测试等。如在此所述,可以从基于计算机的控制器电路或逻辑或装置提供分别在线6710、6712、6714上的DC输入电压添加“0”、添加“1”和解块,该基于计算机的控制器电路或逻辑或装置具有执行在此所述功能的适当逻辑。
存储器芯片6700还分别在线6720、6722上具有AC输入电压Vin和AC输出电压Vout。如在此所述,线6720上的AC输入电压Vin被电连接到并联的存每个存储器单元6702。AC Vin在线6720上向每个存储器单元6702提供AC信号,例如rf或射频信号,并且存储器单元被配置为谐振器或纳米孔聚合物谐振器(NPR),谐振器或纳米孔聚合物谐振器(NPR)各自对输入AC Vin具有不同的频率响应,如前述专利申请中所讨论的。线6720可以连接存储器单元6702和/或芯片上的电子组件、其中的电极和流体单元6704,这与图1中所示的不同,这取决于用于纳米孔聚合物谐振器(NPR)的电路配置、流体单元配置、电极配置或其它因素,如在此所述。线6720上的AC输入电压Vin可以由如在此所述的基于计算机的控制器电路或逻辑或装置提供,基于计算机的控制器电路或逻辑或装置具有适当的逻辑以提供适当的AC输入电压Vin并执行前述专利申请中描述的功能。
来自每个存储器单元6702的组合频率响应可以被提供给芯片上放大器(或前置放大器)5320(如在前述专利申请中关于图53描述),其在线6722上提供指示组合频率响应的AC输出电压Vout。可以将线6722上的AC输出电压Vout提供给基于计算机的处理电路或逻辑或装置,基于计算机的处理电路或逻辑或装置具有如在此所述的适当逻辑,例如模数(A/D)转换和数字信号处理(DSP)逻辑,其读取存储在存储串6550上的数据,并且可以执行如前述专利申请中所述的其它功能。如果需要,可以使用其它读取技术,诸如dc偏置电流测量,如前述专利申请中所述。
在一些实施例中,纳米芯片可以例如在前述专利申请中如图23-29所示地制造。例如,在一种格式中,每条聚合物串(strand)与两个或四个添加室相关联,其中两个添加室格式可用于在聚合物中编码二进制代码,而四个添加室格式特别可用于制备定制的DNA序列。每个添加室都包含可单独控制的电极。添加室包含试剂以将单体加到缓冲液(buffer)中的聚合物。添加室被包括一个或多个纳米孔的膜与储备室隔开,该储备室可为多个添加室所共有,并且包含脱保护剂和缓冲液,以使添加室中添加的被保护的单体或低聚物脱保护。纳米芯片包括多个添加室组,以允许许多聚合物的平行合成。
在一些实施例中,本公开提供了一种用于在基于纳米孔的芯片中原位存储和读取聚合物上的数据的方法,其包括:提供具有至少三个腔室的单元,包括被布置成向聚合物添加“1”比特的添加“1”室,以及被布置成向聚合物添加“0”比特的添加“0”室,以及被布置成当聚合物分别进入添加“1”室或添加“0”室时使聚合物能够接收“1”比特和“0”比特的“解块”室;基于预定的数字数据图案,依次操纵聚合物从“解块”室穿过纳米孔到添加“1”室或添加“0”室,以在聚合物上创建数字数据图案;并使用芯片上的纳米孔聚合物谐振器(NPR)的谐振频率响应、直流偏置电流变化或其它检测技术(如前述专利申请中所述)或任何其它检测技术,当聚合物穿过纳米孔时读取存储在其上的数字数据。
参考图4,示出了根据本公开的实施例以及如在前述专利申请中所述的具有基于纳米孔的存储器芯片6700(图1)和存储器读取/写入控制器6802的读取/写入存储器存储系统6800的顶级硬件框图。特别地,存储器读取/写入控制器6802可以具有写入控制器逻辑6804,该写入控制器逻辑6804在线上接收要被写入到存储器芯片6700的输入数据,以及在线6808上接收存储数据(或标签或指针等)的地址,并分别在线6710、6712、6714上向纳米孔存储器芯片6700提供DC操纵电压添加“0”、添加“1”和解块。根据需要,写入控制器6804具有适当的硬件、软件和固件(包括任何基于微处理器或微计算机的处理器芯片或装置和/或存储器存储装置),以提供在此所述的功能,如处理器/存储器(Proc./Mem.)框6810所示。
此外,写入控制器6804还可提供写入(或添加)周期时钟6812(或振荡器),其确定何时存储器芯片6700写入(或添加或存储)“0”或“1”比特。特别地,写入控制器芯片6804基于写入周期时钟6812提供DC操纵电压(添加“0”、添加“1”、解块),以使存储器芯片6700向存储器单元写入“1”或“0”。如上文结合图2所讨论的,在某些单元配置中,诸如当所有添加“0”电极被连接在一起,并且分别将所有添加“1”电极连接在一起,并且解块电极被单独控制时(诸如在图2中),数据比特的写入(或添加)可能会在写入(或添加)“周期”中发生,诸如当需要写入“0”的所有单元可以同时被写入时的添加“0”周期,之后当需要写入“1”的所有单元可以同时被写入时的添加“1”周期。写入周期时钟在线6814上提供写入周期信号,以使写入请求装置或平台或计算机总线能够确定存储器芯片的写入状态。如果需要,可以使用其它数据写入周期、时序或方法。
在一些实施例中,写入控制器6804还可从系统或计算机总线接收控制信号,诸如在线6820上的写入请求(W-REQ)信号,以请求将某些数据写入到存储器芯片6700,并且写入控制器6804还可以提供线6822上的写入(或添加)完成(W-COM)信号,以指示何时将请求的数据写入到存储器芯片6700。
存储器读取/写入控制器6802还可以具有存储器读取控制器逻辑6850,该存储器读取控制器逻辑6850可以在线6852上接收与期望从存储器芯片6700中读取的数据的存储位置对应的读取地址(或标签或指针等),并在线6854上提供从存储器芯片6700读取的请求数据。读取控制器6850还可具有必要的逻辑和组件,以在线6720上向存储器芯片6700提供AC输入电压信号Vin。如在此所述,AC输入电压Vin是AC rf(射频)信号,该信号具有与存储器芯片6700中的纳米孔谐振器(NPR)的带宽对应的频率分量。为了提供Vin信号,读取控制器6850可以具有频率振荡器逻辑6858(可编程的或非可编程的),该频率振荡器逻辑6858提供必要的频率分量(在此讨论),以使读取控制器逻辑能够从纳米孔存储器芯片6700读取所请求的数据。如在此所述,AC Vin信号可以直接合成,组合多个探测频率,并且可以是单个宽带信号或时间扫描或步进频率信号或提供前述专利申请中所述的在此所述的功能的任何其它AC信号。
读取控制器6850还在线6722上从存储器芯片6700接收输出AC Vout电压,并且如在此或前述专利申请中讨论,对Vout信号执行A/D转换和数字信号处理(例如,使用板上A/D转换逻辑6862和FFT(快速傅里叶变换)逻辑6864,以确定所需数据在指定读取地址处的值,并在读取数据输出线6854上提供输出数据。
根据需要,读取控制器6850具有适当的硬件、软件和固件(包括任何基于微处理器或微计算机的处理器芯片或装置和/或存储器存储装置),以提供在此所述或前述专利申请中所述的功能,如处理器/存储器(Proc./Mem.)框6856所示。
此外,读取控制器6850还可以从写入周期时钟6812(或振荡器)在线6814上接收写入(或添加)周期时钟信号,如上所讨论,其确定何时存储器芯片6700将写入(或添加或存储)“0”或“1”比特。特别地,控制器芯片6804将基于写入周期时钟6812提供DC操纵电压(添加“0”、添加“1”、解块),以使存储器芯片6700向存储器单元写入“1”或“0”。因为采用本公开进行写入的动作需要DNA(或聚合物或存储串)穿过纳米孔以进入所需的腔室以添加比特,并且还需要在离开返回解块室时穿过纳米孔,因此如前述专利申请中的图69所讨论的,读取控制器6850还可以使用写入周期时钟信号来确定何时是读取数据的最优时间。
在一些实施例中,读取控制器可以向写入控制器6804提供读取信号6860,以请求控制器6804在线6710-6714上提供必要的操纵电压(添加“0”、添加“1”、解块),以使存储串6550(图1)穿过纳米孔以实现存储串的读取。
在一些实施例中,读取控制器6850还可在线6870上接收读取请求(RD-REQ)信号以请求从存储器芯片6700读取某些数据,并且读取控制器6850还可以在线6822上提供读取完成(RD-COM)信号,以指示何时从存储器芯片6700读取所请求的数据。存储器控制器6802可能仅执行一个功能,例如,如果需要,则对纳米孔芯片进行读取或写入,或者如果需要,可以执行这两个功能(读取和写入)。
参考图5,纳米孔存储系统6800可以是较大计算机系统的一部分,该较大计算机系统可以与地址/数据/控制总线6870交互,并且还可以与单独的存储器控制器6876交互,所有这些控制器与一个或多个CPU/处理器6874交互。例如,读取/写入地址和/或数据输入、输出和/或控制线中的一个或多个,诸如图4中所示的数字6820、6822、6806、6808、6814、6852、6854、6872、6870可以从总线6872或存储器控制器6876接收或将其提供给总线6872或存储器控制器6876。计算机系统6870可以与用户6878和显示屏6880对接。
参考图6,纳米孔芯片6700(图1)可以与读取/写入存储器控制器6802交互,如上文在图4中所讨论的,作为整体存储系统7500的一部分,该整体存储系统7500可以控制电压(AC和DC)以操纵或控制聚合物到添加比特和/或读取存储串上的比特,如线7504所示。存储器芯片6700还可以与线7506上的仪器7502对接,如在此所讨论的,可以向存储器芯片提供流体,诸如用缓冲液、酶和/或聚合物或DNA(或其它存储串)填充芯片。仪器7502和存储器控制器6802可以被控制或从计算机系统6870接收命令(诸如图5描述和示出),该计算机系统可以与用户6878交互并且可以具有显示器6880。计算机系统6870可以经由计算机总线6872(图4)与读取/写入存储器控制器6802和仪器7502交互。仪器7502具有必要的电子器件、计算机处理能力、接口、存储器、硬件、软件、固件、逻辑/状态机、数据库、微处理器、通信链路、显示器或其它视觉或音频用户界面、打印装置以及任何其它输入/输出接口,包括足够的流体和/或气动控制、供应和测量能力,以提供功能或实现在此所述的结果。
特别地,仪器可以对存储器芯片执行以下流体作用:首先通过毛细作用和/或微泵(pump)使芯片中填充必要的流体、酶、试剂、DNA等。对于其中添加1和添加0具有流通通道和作为隔离室的解块的实施例,可以先批量填充解块室(经由毛细作用),然后密封-水和缓冲液会进入添加室,该添加室然后可以用其酶/缓冲液填充,或者解块室可以经由针对性添加(例如喷墨)分别被填充,并且干燥和密封。在那种情况下,可以在真空下填充添加室,以确保没有气泡滞留在解块室中,或者可以用允许气体但不允许水穿过的材料(诸如PDMS)密封解块室。同样,可以通过在组装期间保持单元底部敞开,并将单元底部放置在所需的流体中来填充解块室,并且流体将通过毛细作用芯吸到解块室中。
存在多种流体设计,该流体设计将实现用于流体填充和冲洗的所需结果。例如,添加“0”通道和添加“1”通道可以分别以连续的蛇形(来回)图案连接在一起(就像通道一样),并且从通道上方的层通过通孔馈送流体。通孔可以经由足以将所需流体供应到通道的标准流体接口连接到仪器。在一些实施例中,添加通道可以各自通过单独的通孔从位于通道上方的层上的用于添加“0”通道的公共储备器以及用于添加“1”通道的单独的公共储备器进行馈送。如果需要,可以使用任何其它流体设计。用于添加通道的样品尺寸为:从芯片的一侧到另一侧的宽度为约100nm至约10微米,高度为约1微米至约50微米,以及长度为约100mm(1cm或1000微米)。蛇形连接的通道将是该通道的倍数,这取决于多少通道被串联连接。纳米孔可具有约2-20nm的直径,例如约2nm至约10nm,例如约2nm至约5nm。如果需要,可以使用其它直径,只要其提供所需的功能和性能即可。
如果需要,也可以在初始化和单元测试期间使用仪器7502。例如,对于单元初始化和单元测试,观察到确保预期电流的纳米孔质量的质量控制(QC)(电流与孔径成正比)。另外,DNA存在的质量控制:确保预期电流(或电容或阻抗,或谐振的幅度或相位的变化,如在此所述)改变移动通过纳米孔的DNA(或聚合物等)的特性(例如,预期的电流减少,或谐振的幅度或相位的变化,如在此所述)。另外,它可以用于电路形成的质量控制,该电路形成与针对纳米孔质量所执行的电路形成类似。
仪器7502也可用于DNA添加,如在此先前所述,其中经由添加室(或通道)之一引入具有折纸的DNA,可将电流施加至单元,直到检测到插入为止,修饰的DNA末端在解块室中扩散,并且然后附接到表面,并且限制酶被引入到添加室以裂开(cleave)折纸,然后经由缓冲液流将该折纸移除。例如,本公开提供了DNA合成,其中DNA是单链或双链的,至少1000个核苷酸长,例如1000至1,000,000个核苷酸,或例如5,000至20,000个核苷酸长,其中核苷酸的序列对应于二进制代码。如果需要,可以使用其它DNA长度。
此外,本公开提供了DNA(或聚合物),其中单链或编码链中的核苷酸选自腺嘌呤、胸腺嘧啶和胞嘧啶核苷酸,例如选自腺嘌呤和胞嘧啶核苷酸、或胸腺嘧啶和胞嘧啶核苷酸。同样,DNA可能主要由非杂交核苷酸组成,使得当以单链形式存在时,它不会形成明显的二级结构。此外,它提供了其中核苷酸为至少95%,例如99%,例如100%腺嘌呤和胞嘧啶核苷酸的DNA。另外,本公开提供了DNA,该DNA包括所添加的核苷酸或核苷酸序列以分离或穿刺包括二进制代码的核苷酸,例如,将1’s和0’s或一组1’s和0’s分离,使得可以更轻松地读取连续的1’s或0’s。本公开还提供了DNA,其中(a)二进制代码中的每个比特对应于单个核苷酸,例如1和0中的每一个对应于A或C;或(b)二进制代码中的每个比特对应于多于1个的核苷酸的序列,例如2、3或4个核苷酸,例如AAA或CCC。另外,DNA可以与如下一起进行结晶或以干燥形式提供:与一种或多种缓冲盐(例如,硼酸盐缓冲液)、抗氧化剂、湿润剂(例如多元醇)以及可选的螯合剂(例如如在US 8283165 B2中描述,通过引用并入在此)一起;和/或与在核酸和聚合物之间的基质中,诸如聚(乙二醇)-聚(1-赖氨酸)(PEG-PLL)AB型嵌段共聚物一起;和/或与结合DNA的互补核酸链或蛋白质一起。
此外,DNA(或聚合物)可包含识别序列,或包含PCR扩增序列的DNA,或DNA可包含一个或多个校准序列,例如可用于校准基于纳米孔的测序装置(例如以测量DNA穿过纳米孔的速度或由于不同核苷酸穿过纳米孔而对电容或电流的相对影响)的已知核苷酸序列。同样,DNA可以包含末端接头(linker)基团,使其能够锚定到基于纳米孔的装置中的纳米孔附近的表面,足够长以当锚定到表面时允许DNA链到达纳米孔的间隔序列,其中该序列编码数据、密码子或其它信息的数据存储序列,以及可选地限制序列,使得一旦合成后即可裂开和检索DNA。
参考图7,如何存储数据的格式可以基于各种因素和设计标准而变化。特别地,“存储串”(或DNA或聚合物)6550可以示为线7102,在其上是一系列椭圆7104,指示在给定的存储器单元中写入(或添加)到存储串6550上的各个“比特”。在一些实施例中,可以将比特7104一个接一个地写入以构建“存储字”7112。第一示例数据格式7110示出存储字7112的三个分量:地址段7106、数据段7108和错误检查段7110。地址段7106是存储系统用来定位所需数据的标签或指针。与其中计算机存储器总线上的硬件地址线将寻址唯一的存储器位置的传统半导体存储器存储装置不同,本公开的存储器芯片和系统要求地址(或标签)作为所存储的数据的一部分并指示希望检索的数据位于何处。在图7中所示的示例中,地址位于数据以及错误检查数据(诸如奇偶检查、检查求和、错误校正码(ECC)、循环冗余检查(CRC)、或任何其它形式的错误检查和/或安全信息,包括加密信息)附近或与之邻近。在存储字7112中,地址7106、数据7108、错误检查7110中的每一个分量在存储串中彼此位于后面。由于每个分量具有已知的长度(比特数),例如,地址=32比特,数据=16比特,错误检查=8比特,因此可以通过对比特数进行计数来确定每个存储字7112及其分量。
另一示例数据格式7120示出了相同的三个分量,地址段7106、数据段7108和错误检查段7110。然而,在每个段之间存在“特殊比特或序列”段S1、S2、S3,分别示为数字7122、7124、7126。这些特殊比特S1、S2、S3可以是预定的比特或代码的序列,其指示接下来到来的是哪个段,例如,1001001001可以指示地址接下来到来,而10101010可以指示数据接下来到来,并且1100110011可以指示接下来的错误检查段。在一些实施例中,特殊比特可以是附接到串的不同分子比特或比特结构,诸如哑铃、花或其它“大”分子结构,当其穿过纳米孔时很容易限定。取代它是较大的,它可以具有其它分子特性,从而提供不同于1比特和0比特的唯一电容或谐振变化,如上文所讨论。
另一示例数据格式7130仅示出不具有地址分量的数据分量7140和错误检查分量7110。在该结构中,串仅容纳“数据”分量而没有地址分量,地址分量可以存储在其它串中,如下面所讨论。在该示例中,还存在特殊比特S1、S2、S3,分别示为数字7132、7134、7136。与示例7120相似,这些特殊比特S1、S2、S3可以是预定的比特或代码的序列,其指示数据段之间的分隔(例如,数据串或数据段的开头或结尾),并指示错误检查段何时是下一个,或者可以是附接到串的不同分子比特或比特结构,当它穿过纳米孔时很容易限定(或可识别),如上文所讨论。
参考图8,示出了单行存储器单元7202-7208(单元1至单元N),其中样本存储串7210-7216分别与每个单元相关联。本公开的存储系统与传统的半导体存储器显著不同,因为代替存储单个信息比特(1或0)的每个存储器单元,本公开的每个存储器单元可以存储大量的数据(即,数据的“串”或“数据串”或“存储串”)。因此,如果传统的半导体存储器被视为2D阵列,则当前的存储器系统可以被视为3D阵列,其中存储器单元阵列中的每个存储器单元位置具有显著的存储深度。这为如何存储数据和检索数据提供了多种选择。
对于图8中所示的示例,每个单元可以存储线性的自包含信息串(存储字),类似于图7的示例7110中讨论的。在那种情况下,每个存储字在沿着存储串在其它存储字的顶部上(或与之顺序地)被背对背存储。并且该行中的单元7202-7208中的每个单元复制该结构,并且可以针对多行重复该操作(未示出)。
参考图9,在一些实施例中,一些单元可以仅存储地址信息,而一些单元仅存储数据信息。在那种情况下,每一行可以具有一个单元,例如,单元1、7310,其具有地址或指针的存储串7302,并且其余的行,例如单元2至单元N,7310-7316,分别具有分别对应的数据串7304至7308。在那种情况下,地址或指针将具有一个值,该值指示数据在存储器芯片上存储的位置,诸如行、列和条目号,例如第3行、第8列、第50条目,意味着与该地址对应的数据驻留在位于第3行且第8列中的存储串上的第50个数据块。这有效地使地址脱离了物理上与数据邻近的位置,从而可以提供存储的灵活性。此外,串中的每个串可具有一个或多个错误检查或安全分量,以验证存储在串上的信息。可以对阵列中的每一行重复该操作。
参考图10,代替将信息持续地(或连续地)存储在给定的存储串上,可以将数据并行地(例如,跨多个存储串)存储在存储器单元阵列中。例如,当存储字被存储时,它可以能够在单个存储动作中更快地存储,将其存储在整个阵列中,这与传统的半导体存储器的工作方式类似,但是由于3D深度,允许它一次又一次地执行该操作,每次将另一个存储字并行“推”(存储)到预定的一组存储串上。此类格式还可以快速并行检索给定的存储字(一旦找到)。在那种情况下,可以将某些单元7402分配为并行存储地址/指针,可以将某些单元7204分配为并行存储数据,并且可以将某些单元7406分配为并行存储错误检查和安全数据。例如,可以将图8中所示的存储串7210上存储的存储字(“地址、数据、错误检查”)(在一个串7210上串行存储)存储为存储字7410所示,具有地址1、数据1和错误检查1,并跨多个单元(1至N,N+1至M,和M+1至P)并行存储。类似地,对于存储字7412,其将与存储字7410并行地跨相同的串堆叠(在串的下方还是上方,具体取决于串上的存储方向)。在一些实施例中,数据可以二维地并行存储(例如,跨给定层或深度级别的2D阵列或行和列的矩阵),从而创建存储信息的分层2D阵列,可以存储诸如多层的2D图像捕获数据,除了允许一次同时实时存储2D图像外,存储在单元阵列中的每个2D快照都位于阵列中先前快照图像顶部的单层中。
也如在前述专利申请中所讨论的,尽管在此已经描述了使用表示待读取数据的两比特和四比特(或碱基(base))的DNA,但是对于数据存储聚合物(或存储串),如果需要,可以使用任何数量的“比特”(或单体或碱基),只要单元电容或阻抗(以及对应的谐振频率或频率响应)的变化足以为每个比特产生输出幅度和/或相位,该输出幅度和/或相位可与其它比特中的每个其它比特区分开。尽管可以通过改变碱基的物理分子大小(例如,直径)来实现此类电容(或阻抗)的变化,但是如果需要,可以使用在穿过纳米孔时产生单元的唯一电容(或阻抗)值的任何碱基特性。例如,可以使用具有不同介电特性、不同离子(或电荷)特性、和/或不同量子力学/电特性的碱基,只要它们满足所需的功能和性能要求。
也如在前述专利申请中所讨论的,比特可以是二进制比特;然而,它们不限于任何碱基编号系统,因为如在此所述,本公开允许存储器(或聚合物)串(或链或棒)写入(或添加)多于两个的不同值。在那种情况下,单元设计将相应地调节。例如,对于4碱基系统(例如,GCAT,对于基于DNA的系统),将存在4个添加室和单个解块室,如在此所述。可以将其扩展到大于2的任何碱基数量系统,诸如3、4、5、6、7、8、9、10(十进制)或更多,高达N。其中将存在N个添加室和1个解块室。唯一的限制将是使腔室取向成使得存储串(或DNA或聚合物)可以到达所有添加室,如在此结合图11-12所讨论的。
如在前述专利申请中所讨论的,在前述专利申请中的图26还描绘了俯视图,其示出了共享共同的储备或解块室的四个添加室,并且聚合物被拴系在位置(9)处以接近四个腔室中的每个腔室。该布局的横截面(侧视图)将如上述专利申请中的图24和25所示,并且通过电控制层中的电极(前述专利申请中图24中的1)的操作,可以将带电聚合物移入四个添加室中的每个添加室中。
更具体地,参考图11,示出了两个4添加室存储器单元,一行腔室的侧视图、以及腔室的正方形几何配置的俯视图。在两种配置中,存储串6550驻留在解块(DB)室中,并且可以进入四个添加或“添加”腔。四个添加室中的每个都具有唯一的化学结构(或单体)或添加到聚合物存储串6550的代码。这可以看作是四(4)个唯一代码,二进制形式为00、01、10、11(或十进制的0到3)。四个代码也可以是DNA中的四个碱基,即GCAT,如在此和前述专利申请中所讨论的。此类配置使得能够在单个写入周期(或添加反应)期间通过单个腔室添加反应来批量写入信息或数据(多个比特写入),而不是在每个写入周期(或添加反应)期间写入单个比特,从而增加了数据的存储密度和存储数据的速度。可以针对在给定存储器单元中提供唯一代码(或化学项或构造)的任何数量的唯一添加室进行该操作,唯一的限制是可以添加或写入存储串(或聚合物)并可以识别(或读取)的唯一化学项或构造的数量,如在此更多所述。
特别地,图11示出存储器单元中的4个添加室;2比特二进制写入(00到11)或任何一组4种不同(唯一)代码或化学项(例如G、C、A、T(DNA碱基)或花、星星、哑铃等)。一些其它特征包括:DNA(或其它聚合物“存储串”)被附接到珠子或折纸或解块(DB)室的底部(或壁)(如果足够长的话);借助单个添加室反应就可以批量写入信息/数据,例如代码或多比特写入;可以为给定存储器单元中的任何数量的唯一添加室完成操作;并且仅受可以添加或写入存储串并可以识别(读取)的唯一化学项或构造(或单体)的数量限制。
参考图12,在一些实施例中,使用各种多比特写入配置,诸如在前述专利申请中示出和描述的那些配置(或实现相同结果的任何其它配置),可以用于创建阵列或多个N室存储器单元,以提供进一步增强的数据存储密度。特别地,具有每个单元N个添加室的M个存储器单元允许创建具有M个数字的碱基(base)N存储“字”,该M个数字对于每个单元横跨存储串并行写入,其中“字”将具有从0到(N^M)-1的值。此外,单个存储器单元或串沿写入单个存储器单元或串中的存储串的长度创建具有M个数字或代码的碱基N“字”(字值从0到(N^M)-1)。
此外,在那种情况下,在一些实施例中,单元(单元1至单元M)可以全部相同,每个单元具有相同的N个唯一代码。图12示出几个不同的N值(每个单元的唯一添加室数)的示例。特别地,对于N=4,每个单元将具有能够存储在每个对应的存储串中的四个唯一值或状态(每个单元与图11中所示的单元相似)。类似地,对于N=8,每个单元将具有能够存储在每个对应的存储串中的八个唯一值或状态。类似地,对于N=10,每个单元将具有能够存储在每个对应的存储串中的十个唯一的值或状态(或十进制)。类似地,对于N=16,每个单元将具有能够存储在每个对应的存储串中的十六个唯一值或状态(或十六进制)。此外,可以使用多比特存储器单元(多于2个添加室)代替单个“比特”单元来完成在此采用图7-10讨论的比特写入配置和方法中的每一种。在那种情况下,沿着存储串7102的每个“比特”椭圆形7104(图7)可以表示多个比特或唯一代码,对应于在所使用的存储器单元中具有唯一化学构造的添加室的数量。结果,使用本公开的此类多比特写入方法实现了高密度数据存储。
此外,图12示出:M个存储器单元,每个单元具有N个添加室(以及每个单元一个解块室(DB));N个添加室对应于N个不同(或唯一)的添加状态或化学结构;每个单元(或对应的存储串)可用于创建碱基N“数字”(或比特或字节);M个单元组创建具有横跨多个存储器单元或串并行写入的M个数字(字值从0到(N^M)-1)的碱基N“字”。此外,单个存储器单元或串沿写入单个存储器单元或串中的存储串的长度创建具有M个数字或代码的碱基N“字”(字值从0到(N^M)-1)。
在一些方面或实施例中,本发明提供了一种用于在基于纳米孔的装置中将数据存储在聚合物上的方法,该方法包括提供具有至少三个腔室的存储器单元,该至少三个腔室包括至少两个添加室和“解块”/“脱保护”室,每个添加室具有布置成允许聚合物进入和离开添加室的纳米孔,并且每个添加室被布置成在聚合物进入相应的添加室时向聚合物添加唯一代码,以及“解块”室被布置成当聚合物进入相应的添加室时使聚合物能够接收代码;并且依次操纵聚合物从“解块”室通过纳米孔到添加室,以基于预定的数字数据图案将代码添加到聚合物,从而在聚合物上创建数字数据图案。
在一些方面或实施例中,本发明提供了一种使用聚合物存储数据的方法,包括:提供纳米孔聚合物存储装置,该装置具有包括至少两个添加室的至少一个存储器单元,每个添加室被布置成当聚合物进入相应的添加室时向聚合物添加唯一代码,该数据包括代码的序列,该代码的序列具有与唯一代码的数量相对应的多个数据状态;并且依次操纵聚合物通过纳米孔到添加室中,以基于预定的数字数据图案将代码添加到聚合物,从而在聚合物上创建数字数据图案。
在一些实施例中,用于每个存储器单元的唯一代码的数量可以是大于2的任何整数。在一些实施例中,用于每个存储器单元的唯一代码的数量可以是二进制数。在一些实施例中,用于每个存储器单元的唯一代码的数量可以是大于2的二进制数,诸如:4、8、16、32、64、128、256、512、1024、2048、4096、8192、16384、32768或65536或更高。在一些实施例中,每个代码可以指示字中的数字,该数字具有基于唯一代码的数量的碱基N,并且该字具有基于数字的数量的长度M。在一些实施例中,该代码指示多比特二进制数字代码。
此外,在一些实施例中,每个代码可以指示字中的数字,该数字具有基于唯一代码的数量的碱基N,并且该字具有基于数字数量的长度M。在一些实施例中,本公开的纳米孔存储装置可以在该装置中包括一个或多个存储器单元。此外,如果需要,可以使用用于读取写入存储串(或聚合物)的唯一代码的任何技术。
在对于一个存储器单元使用多于两个的添加室的情况下,图1中所示的单元将被具有多于两个的添加室的单元所代替。在那种情况下,对应的输入和输出电压控制线将适当地改变以适应附加添加室。在那种情况下,如本领域技术人员将理解的,取决于所使用的谐振器设计配置,谐振器的数量或谐振频率可以适当地增加。如本领域技术人员将理解的,当将添加室的数量增加到两个以上时,可以适当地对在此(或在前述专利申请中)所讨论的任何实施例进行对应的改变。
如在此所使用的,术语“数据”包括所有形式的数据,所有形式的数据包括表示以下的数据:地址(或标签或指针,包括物理或虚拟)、任何类型的机器代码(包括但不限于目标代码、可执行代码等)、错误检查、加密、库、数据库、堆栈,以及可能存储在存储器中的事物等。在某些示例中,诸如在图7-10(或上下文所暗示的其它地方)中,术语“数据”可以被示为或描述为与“地址”或“错误检查”分开。在那些情况下,这些术语可仅用于说明目的,用于示出不同形式的数据。
如前面所讨论,当DNA(或聚合物)存储串穿过纳米孔时,DNA易位(translocation)速率(或转移速率或速度)可基于多种因素而变化,包括但不限于所应用的电场、DNA串接近纳米孔的角度、纳米孔的几何形状(圆锥体、圆柱体等)、与串的直径相比纳米孔的直径(其可能沿其长度变化)、串中缠结或缠绕或线圈的数量、速度如何沿串长度变化、流体动力效应、与腔室壁的摩擦/吸引/结合、粘度效应、流体中的声波、以及其它因素。因此,期望具有与数据比特率对应的一致的预定易位速率,以提供准确、可重复和可靠地读取存储在DNA(或聚合物)存储串中的数据的能力。
也如在此所述,DC操纵电压Vst(或Vin)可被施加到顶部和底部电极,以将DNA从一个流体填充的腔室通过纳米孔移动或操纵至另一腔室。还如讨论的那样,可通过调节Vst的DC分量的幅度和极性,随时调节或停止通过纳米孔的DNA的DNA易位时间(或速率或速度或速度),而不影响AC测量或灵敏度。
参考图13,根据本公开的实施例,比特率控制(BRC)逻辑9700可用于提供闭环反馈控制系统或伺服控制器,以调节或驱动DNA操纵电压Vst(并且从而调节或驱动DNA的易位速率),以获得所需的一致的数据比特率。在一些实施例中,BRC逻辑9700可以是读取/写入存储器控制器6802(图4)的一部分和/或可以是写入/Vst控制逻辑6804的一部分。
特别地,数据比特DTref之间的预定的所需(或参考或设定点)最小平均时间(或平均比特间隙(gap)时间,或平均比特间隙,或平均比特间隔、或平均比特速率),例如1微秒/比特,被提供给BRC逻辑9700。DTref数据值可以是存储在控制器6802(图4)的存储器中或从另一个源(例如,远程服务器或来自另一个控制器或计算机的命令)接收或检索的默认参数,并且可以是静态值,或可以随时间推移变化。如果需要,可以使用DTref的其它值。
BRC逻辑9700还接收实时读取的数据比特,其指示存储在穿过纳米孔的DNA(或聚合物)存储串中的数据,其可以由读取控制逻辑6850在线6860上提供(图4)。将实时数据比特提供给DT计算逻辑9708,其确定从读取CNTRL逻辑接收的数据比特之间的实际实时平均(或平均)时间DTact。可以对已写入的比特进行编码(或编码),使得存在最小和最大数量的序列1’s,或者已知的“游程限制”(或RLL)编码,例如RLL2、7,表示序列1’s的最小数量为2,并且最大为7。如果需要,可以使用其它比特编码方法和值。
DTref和DTact的值被提供给比较器9704(或求和器或求和结),该比较器9704计算两个数据信号之间的差(DTref-DTact),并提供比特间隙误差(或比特率误差或差)信号DTerr,指示参考比特间隙时间DTref与实际比特间隙时间DTact之间的误差(或差)。然后将比特间隙误差DTerr提供给动态控制逻辑9710,例如比例积分(或PI)控制器(K/S),其中1/S表示拉普拉斯变换或频率空间中的积分器,它提供数字信号Vst-out,指示改变DNA的速度以驱动平均比特间隙误差信号DTerr为零(或趋向于零)所需的DNA操纵电压信号Vst。操纵电压将继续递增或递减,直到误差信号DTerr为零,这意味着已满足所需的平均间隙时间(或比特率),此时它将将操纵电压保持在该水平,直到误差DTerr变为非零(即DNA易位速度改变)为止,从而提供实时的闭环伺服控制。
输出信号Vst-out可被提供给处理器8610(图4),以确定将被施加到如在此所述分别对应于命名的流体室的适当的添加“0”、添加“1”和“解块”(或“脱保护”)线的电压,以提供通过纳米孔的所需DNA(或聚合物)速度,或提供在此所述的功能和性能。在一些实施例中,Vst-out也可以是递增的操纵电压信号,该递增的操纵电压信号被添加到当前的Vst操纵电压(或从中减去)以在给定方向中调节DC操纵电压。
如果需要,可以将任何其它类型的控制传递函数用于动态控制逻辑9710,诸如比例、比例-积分-微分(PID)、低通(LP)、高通(HP)、带通(BP)、二次(二阶)、线性、非线性、超前/滞后、多阶或提供所需功能和性能的任何其它形式的控制逻辑。此外,在一些实施例中,为了提供所需的整体动态控制系统性能和稳定性响应,动态控制逻辑的部分可以被放置在回路的反馈部分中,即,在DTact Calc.逻辑9708的路径中(比较器9704的“-”侧)和/或在参考路径中,即在DTref进入比较器的比较器9704之前(比较器9704的“+”侧)。此外,动态控制逻辑9710和/或DTact Calc.逻辑9708可以在软件、硬件或固件中以数字方式实现和/或可以使用模拟组件来(部分或完全)实现。
此外,BRC Logic 9700可与任何类型的写入/读取存储器控制器一起使用,该写入/读取存储器控制器能够控制DNA(或聚合物)存储串通过纳米孔(或纳米通道)的速度,并能够从存储串实时读取对应比特的数据。另外,可以使用任何类型的读取技术,诸如纵向(沿纳米孔长度)或横向(跨纳米孔直径)、基于AC或基于DC的、基于离子电流、基于阻抗的、基于电容的、或用于读取存储串比特的任何其它技术。
用于动态控制逻辑9710和/或DTact Calc.逻辑9708的参数和系数可以使用已知的控制优化逻辑和/或机器学习技术和分类器(诸如支持向量机(SVM)、神经网络、决策树分类器、逻辑回归、随机森林,或执行本公开功能的任何其它机器学习或分类技术)实时地优化和/或随时间推移学习。类似地,还可以使用类似的机器学习技术来优化或随时间推移学习DTref的值,该技术可以作为比特率控制逻辑和/或读取/写入存储器控制器6802(图4)的一部分执行。
此外,基于各种因素,平均比特率参考值或设定点(或目标比特率或DTref)可随时间和条件而变化。例如,比特率参考可以是当系统正在将数据写入聚合物上时的第一速率(“写入”比特率)以及当系统正在读取存储在聚合物上的数据/代码时的第二速率(“读取”比特率)。此外,所需的比特率参考可以基于各种系统因素而变化(线性或非线性),诸如在存储串或聚合物或DNA上写入了哪些数据,或基于数据相对于纳米孔沿串所在的位置,或基于纳米孔上的力动力学,其可基于在此讨论的各种因素而变化。另外,当装置包括多个存储器单元或存储阵列时,诸如图15和图16中所示的存储器单元或存储阵列,伺服控制器可以独立地控制存储器单元、阵列、芯片或装置中每一个的比特率,或者以单元、阵列、芯片或装置的组或集合来控制,这取决于所需的性能和单元特性。
此外,用于写入和/或读取纳米孔存储器芯片6700(图1)或纳米孔聚合物存储器(NPM)芯片的必要流体可在制造时被预加载到芯片中并保留在芯片中,而无需从芯片6700中添加或移除流体或试剂。因此,尽管芯片可具有驻留在芯片内部的流体,但芯片可以是自包含的“干式”存储器存储设备和/或取得芯片或装置。在那种情况下,可能不需要用于向芯片6700提供流体和/或试剂或从芯片6700接收流体和/或试剂的仪器7502(图1)。此外,读取/写入存储器控制器6802(图4)可以是纳米孔存储器芯片6700的一部分。此外,纳米孔聚合物存储器(NPM)芯片6700和读取/写入控制器6802(图4)中的一个或多个可以集成到计算机系统6870或可以连接到网络(有线或无线)以进行通信(数据的写入和/或读取)的存储服务器计算机或其它计算机系统或装置中,其中任何一个都可以在此称为纳米孔聚合物存储器(NPM)系统或服务器7500(图1),在下面将进行更多讨论。
另外,存储器芯片6700或NPM服务器7500可以用作数据写入和/或读取装置或系统。在一些实施例中,它可以用于数据的长期存储(或归档或备份或“冷存储”),诸如一次写入多次读取(WORM)存储器,其中可以使用本公开的技术和/或装置将数据非常有效地(每个芯片高数据密度)存储在NPM芯片或服务器7500上,并且然后在需要时检索(或提取或读取)。存储器芯片6700或服务器7500还可以用作实时读取/写入存储器,该可以实时地或在任何时间被写入任何存储器单元或位置和/或从任何存储器单元或位置读取,类似于随机存取存储器(RAM),但是(不同于典型的RAM),当从NPM芯片6700或服务器7500断电时,存储在存储器单元6702中的数据不会丢失(或擦除)。
参考图14,本公开的NPM芯片或服务器7500可以用作独立装置(或系统或服务器),或者在网络配置或环境中用作数据存储器存储装置和/或检索系统9800或纳米孔聚合物存储器(NPM)系统的一部分。特别地,一个或多个NPM服务器7500(其可包含多个NPM芯片6700)可以通过在通信网络9860上发送和接收数字数据,通过通信网络9860(诸如局域网(LAN)、广域网(WAN)、虚拟专用网(VPN)、对等网络、或互联网、或万维网、有线或无线(如由线9861所示)与各种装置、计算机和/或服务器(诸如用户计算机9834、NPM门户计算机9836、商店数据服务器9842、NPM数据处理逻辑服务器9844、NPM检索数据服务器9846)通信。
数据或逻辑服务器9842、9844、9846可以是具有执行在此所述功能所需的软件或硬件(包括存储能力)的任何类型的计算机服务器。此外,服务器9842、9844、9846(或由此执行的功能)可以单独或共同位于网络9860上的单独服务器中,或者可以全部或部分位于网络9860上的一个(或多个)NPM服务器7500内。此外,NPM服务器7500还可各自经由网络9860彼此通信或与执行在此所述功能所需的任何启用网络的装置或逻辑通信。NPM服务器7500可以共同形成用于存储和/或检索大量数字数据的基于网络(或基于云)的服务器“农场”。
在一些实施例中,用户9840可以与用户计算机9834交互,以将所需的用户数据存储在NPM服务器7500中。特别地,如在此更多讨论,用户计算机9834可以是通用计算机,其具有显示器(DSPLY)、网络或Web浏览器、本地存储器存储装置(Mem)以及能够执行在此所述功能的NPM处理软件应用(NPM Proc.App)。除了位于用户计算机9834本身中的本地数字存储器存储装置外,用户计算机9834还可以与单独的外部存储装置(诸如闪存驱动器、拇指驱动器、硬盘驱动器、CD ROM驱动器、服务器、或经由USB端口或其它端口连接的任何其它外部存储装置或组件)对接或与之连接。
用户计算机(或用户装置)9834可以是能够执行在此所述功能的任何基于计算机的装置,诸如膝上型计算机、台式机、平板计算机、移动装置、智能手机、电子阅读器或任何其它基于计算机的装置。在一些实施例中,NPM服务器7500可以经由网络9860直接与用户计算机9834通信,以存储和/或检索用户9840数据。数字用户数据可以包括各种数据,包括但不限于图像、文本、音频、视频、文档、电子表格、元数据、地址信息等,其可以由用户计算机/装置9834访问。
此外,用户计算机/装置9834还可以具有位于装置本身中的本地数字存储装置(或直接连接到其上,诸如外部USB连接的硬盘驱动器、拇指驱动器等),用于存储数据、图像、音频/视频、文档等,其可由运行在用户计算机/装置9834上的NPM处理应用访问。
在一些实施例中,NPM服务器7500可以经由网络9860与NPM门户计算机9836通信,以促进用户数据的存储和/或检索。NPM门户9836可以包含运行网站(网站)的服务器(服务器),使多个用户(诸如用户9840)能够登录以及存储、检索、使用和/或查看一些或全部用户数字数据。用户9840可以通过预设的用户名和密码信息安全地登录,以确保其个人数据的私密性。在一些实施例中,用户存储的数据可以以多种格式显示在网站上,该格式可以经由用户计算机/装置9834来访问。
在一些实施例中,用户9840可以经由用户计算机9834上的用户的Web浏览器登录到NPM门户网站,并且使用户计算机9834请求当前可能在用户计算机9834上的本地存储器中(Mem)的某些用户数据被存储(或保存)在NPM服务器7500中,例如用于备份存储或用于其它目的。在那种情况下,可以将请求的用户数据经由NPM门户网站上传到NPM门户计算机9836上的NPM服务器,或者可以上传到商店数据服务器9842,作为要存储在NPM服务器7500中的数据的临时存放位置。在要存储的数据已上传到NPM服务器或存储数据服务器9842之后,NPM门户计算机9836可以与NPM服务器7500通信以在NPM服务器7500中存储(或开始存储)所需的用户数据,如本公开中所述。NPM门户9836可以向NPM服务器7500提供临时存储数据的服务器位置/地址和文件夹名称(例如,存储数据服务器),并且然后NPM服务器7500可以开始存储过程。在一些实施例中,存储数据服务器9842可以是用户用来保存数据的远程存储服务器或存储装置。在那种情况下,用户将提供用户的存储数据服务器9842的服务器位置/地址和文件夹名称。
取决于要存储的数据量,在NPM服务器7500中存储所有所需数据的时间可能不是瞬时的。一旦数据已经被成功地存储在NPM服务器7500中,则用户可以接收指示该数据已经被存储的警报或消息(例如,文本或电子邮件消息)。用户还可以为数据存储服务接收电子账单或发票,或者可能会为使用NPM门户9836和/或NPM服务器7500支付每月、每季度或每年的订阅费或按需使用费(基于使用情况)。用户还可以通过门户或网站或其它方式为应检索哪些数据设定各种用户可选择属性。
在稍后的时间,在存储完成之后,当用户9840希望检索(或读取)存储在NPM服务器7500中的数据时,用户9840可以登录到NPM门户并请求该数据可以从NPM服务器7500检索。在那种情况下,NPM门户9836可以与NPM服务器7500通信,以请求从NPM服务器7500检索数据。以向用户提供所需数据的任何方式从NPM服务器7500读取、检索或提取存储的数据。在一些实施例中,NPM处理逻辑9844可用于检索在NPM服务器7500中的“原始”存储的数字数据并处理原始数字数据,例如,执行误差校正,在写入期间移除编码数据或放置在数据中的特殊比特,对原始存储的数据执行解码、解密、解压缩和需要执行的任何其它数据处理,以使检索的数据能够由用户9840或用户装置/计算机9834访问、读取、存储和/或使用。原始存储的数据和处理或“纯净”的数据可以存储在NPM检索数据服务器9846中,以供NPM门户访问或直接由用户装置/计算机9834访问。在一些实施例中,NPM数据处理逻辑9844可以使用NPMProc.应用在NPM门户计算机9836或用户计算机9834上执行,该NPM Proc.应用将执行NPM处理逻辑9844的一些或全部功能。在那种情况下,原始和/或纯净数据可以存储在NPM门户9836服务器、用户计算机9834存储器(板上或外部)、NPM检索数据服务器9846或任何其它服务器或存储装置(视需要)上。
在用户计算机/装置9834经由网络9860与NPM服务器7500直接通信以存储和/或检索用户数据的情况下(不使用NPM门户9836),计算机9834可以在不使用NPM门户9836的情况下,也可以根据需要或期望与在此讨论的装置、逻辑和/或服务器(例如9842、9844、9846)进行通信,以执行在此所述的功能。
在此示为在NPM服务器7500外部实现的本公开的部分可以通过向NPM服务器7500添加软件或逻辑,诸如安装新的/附加的应用软件、固件或硬件以执行在此描述的一些功能(诸如NPM数据处理逻辑9844中的一些或全部,或在此描述的其它功能、逻辑或过程),来在NPM服务器7500内实现。类似地,本公开的NPM数据处理逻辑9844中的一些或全部可以由网络上的一个或多个其它服务器(诸如服务器9842、9846)中的软件来实现,以执行在此描述的功能。
参考图15,示出了单个单元1500(出于说明性目的而示出为半单元横截面)的实施例,其在此也被示出和描述为图1中的存储器单元6702,以及单元阵列1502,如以上关于图2所讨论的,其中“1”添加通道6505(图2)具有公共电极(未示出),而“0”添加通道6503(图2)具有公共电极(未示出)。在该实施例中,用于每个存储器单元的“解块”(或“脱保护”)室彼此流体隔离,但是底部行中的每个底部行(在该情况下,行中的四个解块室)具有公共的解块/脱保护电极1504,解块行中的每个解块行与邻近行电(且流体地)隔离。沿着解块电极1504的长度设置的电绝缘体1505可以用于使解块电极1504的行彼此电隔离。在那种情况下,使用用于给定行的公共解块电极1504来一起寻址该行中的解块室1506中的每个解块室1506。此类配置允许通过选择给定的行(解块行)和给定的列(添加通道)来唯一寻址单个存储器单元1500(并且从而控制DNA/聚合物用于写入或读取数据)。仅出于说明的目的,在图15和图16中示出存储器单元1500作为“半单元”横截面,但是当在此被引用时旨在表示整个单个存储器单元。
在脱保护/解块室(底部腔室)中的每个脱保护/解块室(底部腔室)的底部中还存在存储串(或DNA或聚合物)加载孔1508,例如,具有约0.2微米的直径的微型孔,以允许DNA(或聚合物)的初始链插入解块室1506中。孔1508可以做得足够大,以允许DNA折纸或珠子1510(在DNA起始链1511的一端)穿过,并且然后可能会在进入后被堵塞。如果需要,可以使用用于加载孔1508的其它大小,只要它提供所需的功能和性能即可。
在一些实施例中,附接到起始DNA链6550的折纸或珠子1510可以足够大以堵塞底部解块室孔1508,如大珠子1512所示,从而既提供了用于DNA的系链(或附接点),又提供了将液体保留在解块室1506中的塞子。在一些实施例中,大珠子1512可以是磁性的,使得在存在向上方向上磁场的情况下,大珠子1512将填充(或堵塞)孔1508。在存在向下方向上磁场的情况下,在完成芯片的写入之后,磁珠也可以用于从孔1508中移除DNA存储串,其中,珠子和附接的DNA存储链或串可能会从芯片上流走以进行单独存储。
参考图16,在一些实施例中,图15的单元阵列1502可具有设置在解块/脱保护室1506下方的DNA(或聚合物)加载室1600。在一些实施例中,DNA加载室1600可以是流体通道或流体行(彼此流体隔离,但是流体地连接至该行中的单元)。加载室1600接收加载流体(或溶液),该加载流体(或溶液)包含适当浓度的初始或起始DNA(或聚合物)串或链(或存储串)1511(以及可以附接到其的任何对应的折纸或珠子1511),当存储器单元将数据存储(或写入)到DNA(或聚合物)存储串上时,该串或链将被添加。DNA加载流体具有一浓度的DNA(或聚合物)存储串,足以用至少一条起始DNA(或聚合物)链沿该行加载所有操作存储器单元1500,并在溶液中根据需要具有足够的附加链以提供在此所述的所需功能和性能。在一些实施例中,加载流体可以从箭头1606所示的一侧(例如,右侧)进入而从另一侧(例如,左侧)离开,并且可能需要在适当的时间提供所需的流体以达到所需的加载条件所需的必要的流体供应管线(在下面讨论)。
此外,DNA加载室行(分别示为1602)各自具有公共加载电极1604,加载室行1602中的每个加载室行与邻近的加载室行电(且流体地)隔离。此外,可以驱动负载电极1604的单个电线(或引线或导体)的集合被示为1607。沿着负载电极1604的长度设置的电绝缘体1605可以用于彼此电隔离多行负载电极1504。在那种情况下,使用用于给定加载室行的公共加载电极1604,寻址该行中的所有解块室1506以同时加载DNA。此类配置允许通过选择给定的行(加载通道或行)和给定的列(添加通道)来唯一地寻址(并由此用起始DNA加载)单个存储器单元1500。
在一些实施例中,加载室1600可以是单个流体室(不是分开的通道或行),其通过单元阵列1502中的存储器单元的解块室1506的底部中的加载孔1508与解块室1506中每个解块室流体连接。在单个公共加载室的情况下,加载流体可以由单个流体馈入(流体流入)管线和单个流体出口(流体流出)管线提供,并且将存在用于阵列中所有单元的单个公共负载电极1604(并且行之间没有电绝缘1605)。在那种情况下,所有单元将受到加载流体的变化和施加到公共加载电极的电压变化的影响。
在一些实施例中,加载室1600可以是流体室,该流体室流体连接至各个单元,如半单元图中所示的各个单元1500,或预定一组的存储器单元。
在一些实施例中,DNA加载室1600可以被配置为存储器单元阵列1502临时或可拆卸地(出于生产加载目的)或永久地附接到其的单独的层或固定装置(fixture)。在加载室1600是临时可拆卸的固定装置的情况下,固定装置可具有必要的流体连接和接口,以将DNA加载流体提供至加载室并根据需要从加载室中移除或冲洗加载流体(例如,采用不含(free)DNA/聚合物的缓冲溶液)。当用作可拆卸的固定装置时,当将存储器单元阵列1502从DNA加载室固定装置1600中移除时,阵列的底部可以例如通过硅树脂涂层或其它涂层或粘合剂盖(cover)或其它盖来密封,以堵塞或密封加载孔1508,以防止解块室中的流体泄漏或变干。在一些实施例中,底部加载孔盖可以是可移除的,以允许经由加载孔1508从单元中提取存储串,以将存储串存储在另一存储容器和/或另一存储流体/溶液中。
参考图17和图18,在一些实施例中,图15和图16的存储器单元1500可在解块室1506的底部上、在解块室1506和加载室1600之间具有多个加载孔1508。例如,在图17中,示出了三个加载孔1508,而在图18中,示出了十三(13)个加载孔。如果需要,可以使用其它数量的加载孔。在图17中,圆形虚线1702指示用于形成更长的解块室1506的蚀刻过程的结果的一个可能的3D视图。加载孔1508越多,起始DNA串从加载室到达解块室的入口通道就越多,这可以减少DNA加载到解块室所需的时间。
在一些实施例中,可能期望将至少两个加载孔1508直接放置在上部添加室中的纳米孔6528的所需位置的下面,因为可以例如使用透射电子显微镜(TEM)电子束钻孔或可以通过穿过较大的加载孔所制造的其它纳米孔钻孔技术来通过较大的(例如,约0.2微米或200nm)加载孔1508来制造纳米孔。
起始DNA(或聚合物)1511和与其附接的任何伴随的(accompany)折纸或珠子1510可以通过使DNA迁移到解块室1506中的任何过程来加载。例如,起始DNA(或聚合物)1511和与其附接的任何伴随的折纸或珠子1510可使用电场力(有源(active)加载)或在解块室与加载室之间使用流体离子盐梯度(无源(passive)加载),或通过有源和无源加载的组合,或任何其它技术来加载。
参考图16,下面示出了一种使用有源电场力(有源加载)的技术,该技术用于使用图16中所示的存储器单元的矩阵阵列一次加载单个单元:
1)将DNA(或聚合物)加载流体加载到所有DNA加载室行1600(或至少正在被加载的解块室行)中;
2)将正电压施加至第一添加“1”通道(或列),并将负电压施加至DNA加载行室1602的第一行;
3)与步骤(2)同时,向所有其它添加“1”和添加“0”通道(或列)施加比施加到DNA加载室的第一行的电压更负的电压,并向所有其它加载行电极1602施加比施加到第一添加“1”通道(或列)的电压更大的正电压(以防止其它行和列中的DNA迁移到那些行/列中的任何未寻址的单元中);
4)当通过第1行/第1列中的单元的添加“1”通道中的纳米孔来测量DNA时,将所有施加的电压改变为0伏(关闭施加的电压);
5)针对加载通道行中的解块室数量,对添加“1”通道(或列)中的每个添加“1”通道(或列),重复步骤(1)至(4);
6)对DNA加载行室的每一行重复步骤(1)至(5),直到所有单元都被加载为止。
可选地,对于用于加载阵列中的存储器单元的任何过程,当加载室具有流体隔离的行时(如图16中所示),当给定行中的所有单元(解块室)被加载时,可以从该加载室行中移除(即,用流体冲洗)加载流体,并用不含DNA的缓冲液(或使其干燥)代替,以减少游离(stray)DNA捕获或加载的DNA离开的风险。
同样,对于使用在此描述的存储器单元的任何加载过程,在解块室的底部上的解块电极可以保持开路或可以被接地,或者可以与有源施加电压一起使用,只要它能促进起始DNA迁移进入解块室。
代替单独地加载每个单元,单元可以成组地加载,例如,一次一个加载室行,或一次一个添加通道。在那种情况下,当检测到该单元的DNA易位时,行/列的公共电极将对通过纳米孔的DNA易位保持有效(active),而相对列/行的非公共电极将被停用(deactivate)(关闭)。
特别地,例如,为了加载给定行中的所有存储器单元,可以使用以下过程:
1)将DNA(或聚合物)加载流体加载到所有DNA加载行室通道1600(或至少正在被加载的解块室行)中;
2)将正电压施加到所有添加“1”通道(或列),并将负电压施加到DNA加载室行1602的第一行;
3)与步骤(2)同时,对所有添加“0”通道(或列)施加比施加到DNA加载室的第一行的电压更负的电压,并向所有其它加载行电极1602施加比施加到添加“1”通道(或列)的电压更大的正电压(以防止其它行和列中的DNA迁移到那些行/列中的任何未寻址的单元中);
4)当通过与第1行中的存储器单元相关联的任何一个添加“1”通道来测量DNA时,将仅施加到该添加“1”通道的电压改变为比施加到DNA加载室行的第一行的电压更负的电压(以阻止DNA迁移通过该解块室中的加载孔);
5)重复步骤(1)至(4),直到所有添加“1”通道(或列)都已通过加载通道行中所有解块室的纳米孔测量了DNA(行中的所有单元均已被加载);
6)对DNA加载室行中的每一行重复步骤(1)至(5),直到所有行都被加载为止。
类似地,为了在给定的添加通道(列)中加载所有存储器单元,可以使用以下过程:
1)将DNA(或聚合物)加载流体加载到所有DNA加载行室通道1600中;
2)将正电压施加到第一添加“1”通道(或列),并将负电压施加到所有加载室行1600;
3)与步骤(2)同时,向所有添加“0”通道(或列)和所有其它添加“1”通道(或列)施加比施加到所有加载室行的负电压更大的负电压(防止其它行和列中的DNA迁移到这些行/列中任何未寻址的单元中);
4)当通过与添加“1”通道相关联的任何单元中的纳米孔来测量DNA时,将施加到仅与该单元相关联的行的电压改变为比施加到DNA加载室行的第一行的电压更负的电压(以阻止DNA迁移通过该解块室中的加载孔);
5)重复步骤(1)至(4),直到与该添加“1”通道(或列)相关联的所有单元都通过添加通道中所有解块室的纳米孔测量了DNA(添加列中的所有单元均已被加载);
6)对存储器单元阵列中的添加通道中的每个添加通道重复步骤(1)至(5),直到所有添加通道都已被加载。
代替基于有源电场的加载,可以使用诸如离子扩散过程的无源加载方法将起始DNA(或聚合物)和折纸或珠子加载到存储器单元中,该离子扩散过程在解块室和加载室之间使用流体离子盐梯度,以使DNA随时间推移迁移到解块室中。在那种情况下,解块室将被提供具有比加载流体的离子浓度更高的离子浓度的流体。随着时间推移,解块室中的离子将迁移到较低浓度的加载流体中,从而使带负电荷的DNA(或聚合物)迁移到解块室中。如果需要,该方法也可以与所施加的单元和/或加载室或加载流体的温度或压力变化耦合,它们也可以单独使用而无需与上述(离子/盐)方法耦合,或者与任何其它方法(有源或无源)结合使用。
代替单独地寻址和加载每个单元(一次一个),单元可以通过“批量”或“批次”或“鸟枪法(shotgun)”有源加载方法来加载,其中在预定的时间段(例如3秒)内同时向所有添加电极施加正电压,或仅施加到添加“1”电极,并且将负电压施加到添加“0”电极,并将负电压施加到加载室电极,直到任何存储器单元的添加通道中的一个(或预定数量)纳米孔记录DNA易位或通过纳米孔,并且然后关闭所有电极电压或将其截止为0伏。在那种情况下,可以在相同的预定时间段内将负电压施加到负载电极,并且然后将其截止为0伏。预定时间可以通过对存储器单元和加载室以及流体和DNA浓度建模并确定DNA进入解块室(或接近加载孔1508)的统计平均活性扩散时间来确定,和/或在存在由施加于电极的电压引起的电场的情况下,预定时间可以通过测量平均扩散时间以经验方式进行测量。例如,对于跨存储器单元的给定施加的电压差,在添加室和加载室中的给定流体,以及在加载流体中的给定浓度的DNA(或聚合物),在3秒之后,可以确定75%的存储器单元加载有单个起始DNA串,10%的单元具有两个或多个DNA串,并且15%的单元没有DNA串。在那种情况下,加载速度值得拥有10%的坏单元,并具有选择性地加载其余15%的单元的能力。
在一些实施例中,可以在不向任何电极施加电压的情况下使用随时间推移的扩散,通过“批量”或“批次”或“鸟枪法”无源加载方法来加载单元(例如,关闭所有电极电压或截止到0伏),并在预定时间段内(例如3秒)观察系统,或者直到任何存储器单元的添加通道中的纳米孔之一记录DNA易位或穿过纳米孔为止。预定时间可以通过对存储器单元和加载室以及流体和DNA浓度建模并确定DNA进入解块室(或接近加载孔1508)的统计平均无源扩散时间来确定,和/或预定时间可以通过测量平均扩散时间以经验方式进行测量,而没有将电压施加到电极上(纯无源扩散)。对于纯粹的无源加载,可以通过泊松分布对加载效率进行建模,诸如以下文章中所述:A.Basu,“数字分析第一部分:分区统计和数字PCR”,SLASTechnology 2017,第22(4)卷第369-386页(A.Basu,“Digital Assays Part I:Partitioning Statistics and Digital PCR”,SLAS Technology 2017,Vol.22(4)pp.369-386),在理解本公开内容所必需的程度上通过引用将其并入本文。在那种情况下,很可能表明大约37%的存储器单元将加载有单个DNA链,大约37%的存储器单元将不具有DNA链,而其余百分比的存储器单元(大约26%)将具有多于两条的链。
在一些情况下,无源扩散可导致DNA移至解块室的加载孔1508附近,但是可能需要附加的力来帮助DNA通过加载孔1508进入腔室,诸如使用电场(即电泳),或盐梯度(如上讨论),或压力差,或温度差或温度循环或另一方法。特别地,可以使用压力(或气动)差和/或温度差或温度循环来提供附加的力以作用于DNA链上,以使其进入腔室/存储器单元。
在一些实施例中,如果需要,也可以使用有源和无源(混合)加载的组合(对于批量或单个单元或基于行/列的加载或其它加载)。在那种情况下,可以施加电压使DNA移动,但是在发生任何易位之前(或仅发生了少数易位时)关闭,并允许无源扩散填充剩余的单元。如果需要将起始DNA链加载到存储器单元中,可以使用有源和无源加载的任何其它组合。
对于上述批量加载方法中的任何一种,在预定时间之后,可以冲洗加载室以从加载室中的流体中移除DNA,并且使用施加到添加通道电极和解块电极上的有源操纵电压测试存储器单元,以确定哪些存储器单元具有一个起始DNA串,哪些单元多于一个起始DNA串,哪些单元为空。一旦确定,就可以如上所述将加载流体重新引入加载室,并且可以将空的单元单独地(或成组地)加载,而不会干扰正确加载的单元。与传统存储装置或芯片的坏扇区或坏区域类似,被识别为具有多于一个的DNA(聚合物)串的存储器单元可能被视为无法操作且不用于存储器存储。
另外,可以将解块室视为“熵(entropic)捕获室”,诸如在以下文章中所讨论的:Liu等人,“用于在纳米孔附近捕获DNA的熵笼”,自然通讯,2015年2月4日(Liu,et al.,“Entropic cages for trapping DNA near a nanopore”,Nature Communications,Feb.4,2015),其在理解本公开所必需的程度上通过引用并入本文。在那种情况下,起始DNA(聚合物)链可以使用其中讨论的方法或过程从加载室进入解块室。
可以使用任何其它加载过程将起始DNA串以及任何伴随的折纸或珠子加载到本公开的解块室中,只要其提供所需的功能和性能要求即可。
如上文所论述,在一些实施例中,本公开可使用共面波导来实施在此所论述的某些谐振器设计。在那种情况下,AC频率源激励和AC响应(或反射或返回)信号可以使用阻抗匹配方法进行配置,该方法使用基于变容二极管的可调匹配网络以及环行器和混频器,诸如以下文章中所述:Bhat等人,“用于微孔中超快速单颗粒检测的储罐电路”,Phys.Rev.Ltrs 121,78102(2018)(Bhat,et al,“Tank Circuit for Ultrafast Single-Particle Detection in Micropores”,Phys.Rev.Ltrs 121,78102(2018)),其在理解本公开所必需的程度上通过引用并入本文。
在此所述的系统、计算机、服务器、装置等具有必要的电子装置、计算机处理能力、接口、存储器、硬件、软件、固件、逻辑/状态机、数据库、微处理器、通信链路(有线或无线)、显示器或其它视觉或音频用户界面、打印装置以及任何其它输入/输出界面,以提供功能或实现在此所述的结果。除非在此另外明确或隐含指示,否则在此描述的过程或方法步骤可以在在一台或多台通用计算机上执行的软件模块(或计算机程序)内实施。专门设计的硬件可以可替代地用于执行某些操作。因此,在此描述的任何方法可以由硬件、软件或这些方法的任何组合来执行。另外,计算机可读存储介质可以在其上存储指令,当该指令由机器(例如计算机)执行时,其导致根据在此所述的实施例中的任何实施例的性能。
另外,在此描述的计算机或基于计算机的装置可以包括能够执行在此描述的功能的任何数量的计算装置,包括但不限于:平板计算机、膝上型计算机、台式计算机、智能手机、移动通信装置、智能电视、机顶盒、电子阅读器/播放器等。
尽管在此已经使用用于实现本公开的示例性技术、算法或过程描述了本公开,但是本领域技术人员应当理解,可以使用或执行其它技术、算法和过程或在此所述的技术、算法和过程的其它组合和序列,以实现在此描述的相同功能和结果并且被包括在本公开的范围内。
在此提供的过程或逻辑流程图中的任何过程描述、步骤或框均指示一种潜在的实现方式,并不意味着固定的顺序,并且替代实施方式包括在在此所述的系统和方法的优选实施例的范围内,其中取决于所涉及的功能,可以从所示出或所讨论的功能或步骤中按顺序删除或执行功能或步骤,包括基本上同时地或以相反的顺序,如本领域技术人员将理解的。
应当理解,除非在此另外明确地或隐含地指示,否则关于在此的特定实施方式描述的任何特征、功能、特性、替代或修改也可以被应用、使用或与在此描述的任何其它实施例结合。另外,除非另外指出,否则在此的附图未按比例绘制。
条件语言,诸如“能够”、“可”、“可能”或“可以”,除非另有明确说明,或者在所使用的上下文中另外理解,通常旨在传达某些实施例可以包括但不要求某些特征、元件或步骤。因此,此类条件语言通常不旨在暗示特征、元素或步骤以任何方式对于一个或多个实施例是必需的,或者一个或多个实施例必然包括用于在具有或不具有用户输入或提示的情况下确定在任何特定实施例中是否包括或将要执行这些特征、元素或步骤的逻辑。
尽管已经关于本发明的示例性实施例描述和说明了本发明,但是在不脱离本公开的精神和范围的情况下,可以在其中以及对其做出前述和各种其它添加和省略。

Claims (35)

1.一种控制存储在聚合物上的数据的数据比特率的方法,所述聚合物穿过基于纳米孔的存储装置中的纳米孔,所述方法包括:
接收参考平均比特率;
接收从存储在所述聚合物上的所述数据中读取的数据比特,并确定实时瞬时比特率;
基于所述瞬时比特率来计算实际平均比特率;
计算所述参考平均比特率与所述实际平均比特率之间的比特率差;以及
动态地控制操纵电压,所述操纵电压控制存储在穿过所述纳米孔的所述聚合物上的所述数据的数据比特率,以使得所述实际平均比特率基本上保持在所述参考平均比特率。
2.根据权利要求1所述的方法,其中,通过动态控制逻辑来执行对所述操纵电压的所述控制。
3.根据前述权利要求中任一项所述的方法,其中,所述动态控制逻辑包括以下中的至少一项:比例积分PI、比例、比例-积分-微分(PID)、低通(LP)、高通(HP)、带通(BP)、二次(二阶)、线性、非线性、超前/滞后和多阶控制。
4.根据前述权利要求中任一项所述的方法,其中,所述操纵电压产生与穿过所述纳米孔的所述聚合物的速度成比例的电场。
5.根据前述权利要求中任一项所述的方法,其中,数据被存储在纳米孔聚合物存储装置中,所述装置具有添加“0”室,添加“1”室,和“解块”室。
6.根据前述权利要求中任一项所述的方法,其中,所述参考平均比特率在所述装置正在读取数据时被设定为第一值,并且在所述装置正在写入数据时被设定为第二值。
7.根据前述权利要求中任一项所述的方法,其中,用于读取数据或写入数据的参考比特率基于所述数据在读取或写入时沿着所述聚合物存储串位于何处而改变。
8.根据前述权利要求中任一项所述的方法,其中,当所述聚合物穿过所述纳米孔时,用于读取数据或写入数据的参考比特率基于存储在所述聚合物上的数字数据图案而改变。
9.一种存储和读取数字数据的方法,包括:
提供具有至少一个存储器单元的纳米孔聚合物存储装置,所述存储器单元包括至少两个添加室,每个添加室被布置为当所述聚合物进入相应的添加室时向聚合物(或DNA)串添加唯一的化学结构(或代码),所述数据包括代码的序列;
以一比特率依次操纵所述聚合物通过所述纳米孔进入所述添加室,以将所述代码添加到所述聚合物,从而在所述聚合物上产生所述数字数据图案;以及
使用伺服控制器准确控制所述聚合物的所述比特率。
10.根据权利要求9所述的方法,还包括:以读取比特率操纵所述聚合物通过所述纳米孔以读取所述聚合物上的所述代码,以及其中,当读取存储在所述聚合物上的所述代码时,所述控制器控制所述聚合物的所述读取比特率。
11.根据权利要求9或10所述的方法,其中,所述控制器包括动态控制逻辑,所述动态控制逻辑包括以下中的至少一项:比例积分(PI)、比例、比例-积分-微分(PID)、低通(LP)、高通(HP)、带通(BP)、二次(二阶)、线性、非线性、超前/滞后、和多阶控制。
12.根据权利要求9至11中任一项所述的方法,其中,所述装置包括多个存储器单元,并且所述伺服控制器独立地控制用于每个所述存储器单元的所述比特率。
13.一种使用聚合物存储和检索数据的方法,包括:
将数据存储在纳米孔聚合物存储装置中,所述装置具有添加“0”室、添加“1”室和“解块”室,并且所述数据作为原始存储数据被编码为存储过程的一部分;
从纳米孔存储器单元中检索所述原始存储数据;以及
处理所述原始数据以提供纯净数据以供用户装置使用。
14.根据权利要求13所述的方法,还包括:由所述用户装置接收所述纯净数据。
15.根据权利要求13或14所述的方法,其中,所述使用包括以下中的至少一项:访问、读取、使用和存储所述纯净数据。
16.根据权利要求13、14或15所述的方法,其中,所述装置包括用于在所述腔室之间移动所述聚合物的电极。
17.根据权利要求13至16中任一项所述的方法,其中,处理所述原始数据包括执行以下中的至少一项:误差校正、特殊比特移除、解码、解密和解压缩。
18.根据权利要求13至17中任一项所述的方法,还包括:请求检索所述原始数据或所述纯净数据。
19.一种用于将聚合物加载到基于纳米孔的装置中的方法,所述方法包括:
提供至少一个存储器单元,每个单元具有至少两个添加室,每个所述添加室具有纳米孔,所述纳米孔被布置为允许所述聚合物从邻近解块室进入和离开所述添加室,并且每个所述添加室被布置为当所述聚合物进入相应的添加室时向所述聚合物添加唯一代码,所述解块室被布置为当所述聚合物进入相应的添加室时使所述聚合物能够接收所述代码,并且所述解块室在与所述纳米孔相对的一侧具有至少一个加载孔;
提供加载室,所述加载室经由所述至少一个加载孔流体地连接到所述解块室;
采用具有所述聚合物的加载流体来加载所述加载室;以及
将所述聚合物从所述加载室通过所述加载孔加载到所述解块室;以及
密封所述加载孔。
20.根据权利要求19所述的方法,还包括:从所述加载室移除所述加载流体。
21.根据权利要求19或20所述的方法,还包括:在所述加载之后,将所述加载室与所述解块室分离。
22.根据权利要求21所述的方法,其中,所述密封在所述分离之后被执行。
23.根据权利要求19至22中任一项所述的方法,还包括:在被用于将数据存储在所述聚合物上之前,从所述存储器单元移除所述加载室。
24.根据权利要求19至23中任一项所述的方法,还包括:通过所述加载孔钻孔所述纳米孔。
25.根据权利要求24所述的方法,其中,所述钻孔使用TEM电子钻孔执行。
26.根据权利要求19至25中任一项所述的方法,其中,所述存储器单元和所述加载室包括用于执行所述聚合物到所述解块室中的所述加载的电极。
27.根据权利要求19至26中任一项所述的方法,其中,所述加载室包括多个加载室行,每个加载室行被流体地连接到一行解块室。
28.根据权利要求19至27中任一项所述的方法,其中,所述加载室包括单个加载室,所述单个加载室被流体地连接到多个存储器单元中的每个所述解块室。
29.根据权利要求19至28中任一项所述的方法,其中,所述加载包括以下中的至少一项:有源加载和无源加载。
30.根据权利要求19至29中任一项所述的方法,其中,所述加载包括:使用电场力来操纵所述聚合物通过所述加载孔进入所述解块室。
31.根据权利要求19至30中任一项所述的方法,其中,所述装置包括多个存储器单元。
32.根据权利要求31所述的方法,还包括:在所述加载之后,确定哪些存储器单元具有一种聚合物、多于一种聚合物,以及不具有聚合物。
33.根据权利要求32所述的方法,还包括:在所述确定之后,将存储串加载到不具有聚合物的所述存储器单元中。
34.根据权利要求19至33中任一项所述的方法,其中,所述无源加载包括:在所述加载室中的流体与所述解块室中的流体之间存在离子盐梯度的情况下,允许所述加载室中的所述聚合物无源加载到所述存储器单元的所述解块室中。
35.根据权利要求19至34中任一项所述的方法,其中,所述加载包括经由以下中的至少一项将所述聚合物加载到存储器单元阵列中:一次一行,一次一个添加通道,或者一次一个存储器单元。
CN201980073123.9A 2018-09-07 2019-09-06 用于写入和读取存储在聚合物中的数据的改进的系统和方法 Active CN113302700B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862728656P 2018-09-07 2018-09-07
US62/728,656 2018-09-07
US201962842373P 2019-05-02 2019-05-02
US62/842,373 2019-05-02
PCT/US2019/050021 WO2020051501A1 (en) 2018-09-07 2019-09-06 Improved systems and methods for writing and reading data stored in a polymer

Publications (2)

Publication Number Publication Date
CN113302700A true CN113302700A (zh) 2021-08-24
CN113302700B CN113302700B (zh) 2024-10-08

Family

ID=69722786

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980073123.9A Active CN113302700B (zh) 2018-09-07 2019-09-06 用于写入和读取存储在聚合物中的数据的改进的系统和方法

Country Status (9)

Country Link
US (3) US11152061B2 (zh)
EP (1) EP3847649A4 (zh)
JP (1) JP7329876B2 (zh)
KR (1) KR102705160B1 (zh)
CN (1) CN113302700B (zh)
CA (1) CA3111930A1 (zh)
IL (1) IL281279A (zh)
SG (1) SG11202102254SA (zh)
WO (1) WO2020051501A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113687976A (zh) * 2021-08-27 2021-11-23 中国人民解放军军事科学院军事医学研究院 面向dna信息存储的编码和解码方法与装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2017363146B2 (en) 2016-11-16 2023-11-02 Catalog Technologies, Inc. Systems for nucleic acid-based data storage
JP7364604B2 (ja) 2018-03-16 2023-10-18 カタログ テクノロジーズ, インコーポレイテッド 核酸ベースのデータ記憶のための化学的方法
AU2019270160B2 (en) 2018-05-16 2024-09-19 Catalog Technologies, Inc. Printer-finisher system for data storage in DNA
EP3847649A4 (en) 2018-09-07 2022-08-31 Iridia, Inc. IMPROVED SYSTEMS AND METHODS FOR WRITING AND READING DATA STORED IN A POLYMER
US11837302B1 (en) 2020-08-07 2023-12-05 Iridia, Inc. Systems and methods for writing and reading data stored in a polymer using nano-channels
US11545213B1 (en) 2020-08-07 2023-01-03 Iridia, Inc. Systems and methods for writing and reading data stored in a polymer using nano-channels
US20230332140A1 (en) * 2020-08-25 2023-10-19 Molecular Assembiles, Inc. Layered coding architectures for nucleic acid memory
CN116451780B (zh) * 2022-01-05 2024-07-05 密码子(杭州)科技有限公司 用于在分子中存储信息的方法和设备
WO2023168085A1 (en) * 2022-03-04 2023-09-07 Catalog Technologies, Inc. Dna microarrays and component level sequencing for nucleic acid-based data storage and processing
WO2023232749A1 (en) * 2022-05-31 2023-12-07 Imec Vzw Electrochemical synthesis system
WO2024048422A1 (ja) * 2022-08-29 2024-03-07 国立大学法人大阪大学 分子メモリ、分子メモリの製造方法、分子メモリのデコード方法および分子メモリをデコードするためのデバイス

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1392564A (zh) * 2001-06-05 2003-01-22 惠普公司 非易失性存储器
US20050283218A1 (en) * 2004-06-22 2005-12-22 Williams Michael S Implantable chamber for biological induction or enhancement of muscle contraction
US20090222216A1 (en) * 2008-02-28 2009-09-03 Electronic Bio Sciences, Llc System and Method to Improve Accuracy of a Polymer
US20130001239A1 (en) * 2011-06-28 2013-01-03 H.B. Fuller Company Automatic delivery of adhesive to an adhesive supply unit and systems therefore
WO2013147797A1 (en) * 2012-03-29 2013-10-03 Intel Corporation Method and apparatus for treatment of state confidence data retrieved from a non-volatile memory array
US20140331101A1 (en) * 2013-05-06 2014-11-06 Hoi-Ju CHUNG Semiconductor memory devices, memory systems including the same and method of writing data in the same
CN104376877A (zh) * 2013-07-31 2015-02-25 英飞凌科技股份有限公司 对存储器中的永久错误进行错误识别的电路装置和方法
CN105706071A (zh) * 2013-09-26 2016-06-22 英特尔公司 持久性存储器的块存储孔
WO2017151680A2 (en) * 2016-02-29 2017-09-08 Dodo Omnidata, Inc. Methods, compositions, and devices for information storage

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE518977C2 (sv) * 1999-11-22 2002-12-17 Transmode Systems Ab Arrangemang för övervakning och/eller styrning av bithastigheten av datapulser
JP3478228B2 (ja) * 2000-03-07 2003-12-15 日本電気株式会社 速度変換回路及びその制御方法
JP2002196797A (ja) * 2000-12-27 2002-07-12 Toshiba Corp 記録再生装置及びその記録再生方法
EP1326357A1 (de) * 2002-01-08 2003-07-09 Siemens Aktiengesellschaft Verfahren zur Prüfung und Aufrechterhaltung einer vorbestimmten physikalischen Bitrate einer Leitungsverbindung
US20070004047A1 (en) 2002-04-19 2007-01-04 Lee Jeremy S Methods and apparatus for molecular data storage, retrieval and analysis
US7616551B2 (en) * 2003-11-25 2009-11-10 Samsung Electronics Co., Ltd. Molecular optoelectronic memory device
US7390540B2 (en) * 2004-07-21 2008-06-24 Hewlett-Packard Development Company, L.P. Method for preparation of anisotropic materials
JP4251650B2 (ja) * 2005-03-28 2009-04-08 株式会社カシオ日立モバイルコミュニケーションズ 画像処理装置及びプログラム
US20080149832A1 (en) * 2006-12-20 2008-06-26 Miguel Zorn Scanning Probe Microscope, Nanomanipulator with Nanospool, Motor, nucleotide cassette and Gaming application
WO2010031007A2 (en) 2008-09-12 2010-03-18 Genvault Corporation Matrices and media for storage and stabilization of biomolecules
US20110287414A1 (en) 2010-02-08 2011-11-24 Genia Technologies, Inc. Systems and methods for identifying a portion of a molecule
US8039250B2 (en) * 2010-03-15 2011-10-18 International Business Machines Corporation Piezoelectric-based nanopore device for the active control of the motion of polymers through the same
TWI462104B (zh) * 2010-08-04 2014-11-21 Silicon Motion Inc 資料寫入方法及資料儲存裝置
JP2014020837A (ja) * 2012-07-13 2014-02-03 Panasonic Corp ポリヌクレオチド配列決定方法
US9759711B2 (en) * 2013-02-05 2017-09-12 Genia Technologies, Inc. Nanopore arrays
US9123424B2 (en) * 2013-12-17 2015-09-01 Sandisk Technologies Inc. Optimizing pass voltage and initial program voltage based on performance of non-volatile memory
JP2015139420A (ja) * 2014-01-30 2015-08-03 パナソニック株式会社 化学物質検出方法
WO2016164779A1 (en) 2015-04-10 2016-10-13 University Of Washington Integrated system for nucleic acid-based storage of digital data
US10438662B2 (en) * 2016-02-29 2019-10-08 Iridia, Inc. Methods, compositions, and devices for information storage
US10640822B2 (en) * 2016-02-29 2020-05-05 Iridia, Inc. Systems and methods for writing, reading, and controlling data stored in a polymer
US10859562B2 (en) * 2016-02-29 2020-12-08 Iridia, Inc. Methods, compositions, and devices for information storage
US9852800B2 (en) * 2016-03-07 2017-12-26 Sandisk Technologies Llc Adaptive determination of program parameter using program of erase rate
EP3223515A1 (en) * 2016-03-21 2017-09-27 Thomson Licensing Method for testing performance of a storage device and corresponding device
JP6725375B2 (ja) * 2016-09-14 2020-07-15 キオクシア株式会社 メモリシステムおよび方法
AU2017363146B2 (en) 2016-11-16 2023-11-02 Catalog Technologies, Inc. Systems for nucleic acid-based data storage
WO2018148260A1 (en) 2017-02-13 2018-08-16 Thomson Licensing Apparatus, method and system for digital information storage in deoxyribonucleic acid (dna)
TWI827559B (zh) 2017-10-30 2024-01-01 美商艾瑞迪亞公司 用於寫入、讀出以及控制儲存在聚合物中之數據之系統及方法
EP3847649A4 (en) * 2018-09-07 2022-08-31 Iridia, Inc. IMPROVED SYSTEMS AND METHODS FOR WRITING AND READING DATA STORED IN A POLYMER

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1392564A (zh) * 2001-06-05 2003-01-22 惠普公司 非易失性存储器
US20050283218A1 (en) * 2004-06-22 2005-12-22 Williams Michael S Implantable chamber for biological induction or enhancement of muscle contraction
US20090222216A1 (en) * 2008-02-28 2009-09-03 Electronic Bio Sciences, Llc System and Method to Improve Accuracy of a Polymer
US20130001239A1 (en) * 2011-06-28 2013-01-03 H.B. Fuller Company Automatic delivery of adhesive to an adhesive supply unit and systems therefore
WO2013147797A1 (en) * 2012-03-29 2013-10-03 Intel Corporation Method and apparatus for treatment of state confidence data retrieved from a non-volatile memory array
US20140331101A1 (en) * 2013-05-06 2014-11-06 Hoi-Ju CHUNG Semiconductor memory devices, memory systems including the same and method of writing data in the same
CN104376877A (zh) * 2013-07-31 2015-02-25 英飞凌科技股份有限公司 对存储器中的永久错误进行错误识别的电路装置和方法
CN105706071A (zh) * 2013-09-26 2016-06-22 英特尔公司 持久性存储器的块存储孔
WO2017151680A2 (en) * 2016-02-29 2017-09-08 Dodo Omnidata, Inc. Methods, compositions, and devices for information storage

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113687976A (zh) * 2021-08-27 2021-11-23 中国人民解放军军事科学院军事医学研究院 面向dna信息存储的编码和解码方法与装置

Also Published As

Publication number Publication date
IL281279A (en) 2021-04-29
EP3847649A1 (en) 2021-07-14
US11600324B2 (en) 2023-03-07
WO2020051501A1 (en) 2020-03-12
EP3847649A4 (en) 2022-08-31
SG11202102254SA (en) 2021-04-29
KR20210055071A (ko) 2021-05-14
US20200265890A1 (en) 2020-08-20
CA3111930A1 (en) 2020-03-12
KR102705160B1 (ko) 2024-09-09
US11152061B2 (en) 2021-10-19
US20220036948A1 (en) 2022-02-03
JP7329876B2 (ja) 2023-08-21
JP2022500626A (ja) 2022-01-04
CN113302700B (zh) 2024-10-08
US11923004B2 (en) 2024-03-05
US20230207001A1 (en) 2023-06-29

Similar Documents

Publication Publication Date Title
CN113302700B (zh) 用于写入和读取存储在聚合物中的数据的改进的系统和方法
Colquhoun et al. Information-containing macromolecules
Chen et al. Sequestration‐based bistability enables tuning of the switching boundaries and design of a latch
Liu et al. Translocation of single-stranded DNA through single-walled carbon nanotubes
US10684270B2 (en) Adjustable bilayer capacitance structure for biomedical devices
Chen et al. Age-dependent decline in stress response capacity revealed by proteins dynamics analysis
US10421995B2 (en) High speed molecular sensing with nanopores
CN110741097B (zh) 相控纳米孔阵列
Xu et al. Path lengths in protein–protein interaction networks and biological complexity
CN108369221B (zh) 纳米孔测量数据的自适应压缩和修改
Lin et al. Dual pH gradient and voltage modulation of ion transport and current rectification in biomimetic nanopores functionalized with a pH-Tunable POLYELECTROLYTE
CN108291902B (zh) 存储纳米孔测量样本的模拟存储器的差分输出
Castillo-Hair et al. How to train your microbe: methods for dynamically characterizing gene networks
Athreya et al. Electrically controlled nanofluidic DNA Sluice for data storage applications
Şen et al. pH-dependent ionic-current-rectification in nanopipettes modified with glutaraldehyde cross-linked protein membranes
Ghosh et al. Translocation Dynamics of an Asymmetrically Charged Polymer through a Pore under the Influence of Different pH Conditions
US10920312B2 (en) Electrochemical cell with increased current density
US10612085B2 (en) Reduction of entropic barrier of polyelectrolyte molecules in a nanopore device with agarose gel
US11545213B1 (en) Systems and methods for writing and reading data stored in a polymer using nano-channels
US11837302B1 (en) Systems and methods for writing and reading data stored in a polymer using nano-channels
King et al. Role of order during ogston sieving of DNA in colloidal crystals
Bell et al. Characterization of electroosmotic flow through nanoporous self‐assembled arrays
Jin et al. Density functional theory for encapsidated polyelectrolytes: A comparison with Monte Carlo simulation
Xiang et al. Scientific Base and the Results of Electrotreatment Technology for EOR
Doricchi Nanopore-mediated electric detection of ions, nanoparticles and DNA

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40059556

Country of ref document: HK

GR01 Patent grant