KR20210055071A - 중합체에 저장된 데이터를 기록 및 판독하기 위한 개선된 시스템 및 방법 - Google Patents
중합체에 저장된 데이터를 기록 및 판독하기 위한 개선된 시스템 및 방법 Download PDFInfo
- Publication number
- KR20210055071A KR20210055071A KR1020217010033A KR20217010033A KR20210055071A KR 20210055071 A KR20210055071 A KR 20210055071A KR 1020217010033 A KR1020217010033 A KR 1020217010033A KR 20217010033 A KR20217010033 A KR 20217010033A KR 20210055071 A KR20210055071 A KR 20210055071A
- Authority
- KR
- South Korea
- Prior art keywords
- chamber
- polymer
- loading
- data
- memory
- Prior art date
Links
- 229920000642 polymer Polymers 0.000 title claims abstract description 152
- 238000000034 method Methods 0.000 title claims description 85
- 230000015654 memory Effects 0.000 claims abstract description 216
- 238000011068 loading method Methods 0.000 claims abstract description 166
- 239000000126 substance Substances 0.000 claims abstract description 9
- 239000012530 fluid Substances 0.000 claims description 58
- 238000003860 storage Methods 0.000 claims description 46
- 230000008569 process Effects 0.000 claims description 18
- 238000012545 processing Methods 0.000 claims description 15
- 230000005684 electric field Effects 0.000 claims description 7
- 238000005553 drilling Methods 0.000 claims description 5
- 238000012937 correction Methods 0.000 claims description 4
- 238000005259 measurement Methods 0.000 claims description 4
- 150000003839 salts Chemical class 0.000 claims description 4
- 230000002441 reversible effect Effects 0.000 claims description 2
- 238000007789 sealing Methods 0.000 claims 2
- 230000006837 decompression Effects 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 210000004027 cell Anatomy 0.000 description 238
- 108020004414 DNA Proteins 0.000 description 142
- 238000007792 addition Methods 0.000 description 47
- 230000006870 function Effects 0.000 description 27
- 238000013459 approach Methods 0.000 description 16
- 239000002773 nucleotide Substances 0.000 description 15
- 125000003729 nucleotide group Chemical group 0.000 description 15
- 239000007858 starting material Substances 0.000 description 15
- 239000011324 bead Substances 0.000 description 14
- 230000005055 memory storage Effects 0.000 description 11
- 238000013461 design Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 230000008859 change Effects 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 9
- 102000053602 DNA Human genes 0.000 description 7
- 239000000872 buffer Substances 0.000 description 7
- 239000003153 chemical reaction reagent Substances 0.000 description 7
- 238000013500 data storage Methods 0.000 description 7
- 239000010410 layer Substances 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 230000004044 response Effects 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 239000000178 monomer Substances 0.000 description 5
- 239000011148 porous material Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- OPTASPLRGRRNAP-UHFFFAOYSA-N cytosine Chemical class NC=1C=CNC(=O)N=1 OPTASPLRGRRNAP-UHFFFAOYSA-N 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 238000013508 migration Methods 0.000 description 4
- 230000005012 migration Effects 0.000 description 4
- 230000036961 partial effect Effects 0.000 description 4
- 238000003908 quality control method Methods 0.000 description 4
- RWQNBRDOKXIBIV-UHFFFAOYSA-N thymine Chemical compound CC1=CNC(=O)NC1=O RWQNBRDOKXIBIV-UHFFFAOYSA-N 0.000 description 4
- GFFGJBXGBJISGV-UHFFFAOYSA-N Adenine Chemical compound NC1=NC=NC2=C1N=CN2 GFFGJBXGBJISGV-UHFFFAOYSA-N 0.000 description 3
- 229930024421 Adenine Natural products 0.000 description 3
- 108090000790 Enzymes Proteins 0.000 description 3
- 102000004190 Enzymes Human genes 0.000 description 3
- 229960000643 adenine Drugs 0.000 description 3
- 238000004422 calculation algorithm Methods 0.000 description 3
- 238000010511 deprotection reaction Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010801 machine learning Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000000615 nonconductor Substances 0.000 description 3
- -1 poly(ethylene glycol) Polymers 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 210000000352 storage cell Anatomy 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 102100025230 2-amino-3-ketobutyrate coenzyme A ligase, mitochondrial Human genes 0.000 description 2
- 108010087522 Aeromonas hydrophilia lipase-acyltransferase Proteins 0.000 description 2
- 210000004460 N cell Anatomy 0.000 description 2
- 238000007259 addition reaction Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000001351 cycling effect Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000010387 memory retrieval Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 108020004707 nucleic acids Proteins 0.000 description 2
- 102000039446 nucleic acids Human genes 0.000 description 2
- 150000007523 nucleic acids Chemical class 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 108090000623 proteins and genes Proteins 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 238000012163 sequencing technique Methods 0.000 description 2
- 238000012706 support-vector machine Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229940113082 thymine Drugs 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- BTBUEUYNUDRHOZ-UHFFFAOYSA-N Borate Chemical compound [O-]B([O-])[O-] BTBUEUYNUDRHOZ-UHFFFAOYSA-N 0.000 description 1
- 102100031456 Centriolin Human genes 0.000 description 1
- 108091033380 Coding strand Proteins 0.000 description 1
- 108020004705 Codon Proteins 0.000 description 1
- 230000006820 DNA synthesis Effects 0.000 description 1
- 101000941711 Homo sapiens Centriolin Proteins 0.000 description 1
- 239000004472 Lysine Substances 0.000 description 1
- 108091028043 Nucleic acid sequence Proteins 0.000 description 1
- 238000012408 PCR amplification Methods 0.000 description 1
- 108020004682 Single-Stranded DNA Proteins 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 238000003556 assay Methods 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229920001400 block copolymer Polymers 0.000 description 1
- 239000000337 buffer salt Substances 0.000 description 1
- 239000007853 buffer solution Substances 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000002738 chelating agent Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000003066 decision tree Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000007847 digital PCR Methods 0.000 description 1
- 239000004205 dimethyl polysiloxane Substances 0.000 description 1
- 235000013870 dimethyl polysiloxane Nutrition 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000011010 flushing procedure Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 231100001261 hazardous Toxicity 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 125000005647 linker group Chemical group 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000007477 logistic regression Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002090 nanochannel Substances 0.000 description 1
- CXQXSVUQTKDNFP-UHFFFAOYSA-N octamethyltrisiloxane Chemical compound C[Si](C)(C)O[Si](C)(C)O[Si](C)(C)C CXQXSVUQTKDNFP-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 238000004987 plasma desorption mass spectroscopy Methods 0.000 description 1
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 1
- 229920005862 polyol Polymers 0.000 description 1
- 150000003077 polyols Chemical class 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 102000004169 proteins and genes Human genes 0.000 description 1
- 238000007637 random forest analysis Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 108091008146 restriction endonucleases Proteins 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000004447 silicone coating Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 210000003813 thumb Anatomy 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
- 239000000080 wetting agent Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B11/00—Automatic controllers
- G05B11/01—Automatic controllers electric
- G05B11/36—Automatic controllers electric with provision for obtaining particular characteristics, e.g. proportional, integral, differential
- G05B11/42—Automatic controllers electric with provision for obtaining particular characteristics, e.g. proportional, integral, differential for obtaining a characteristic which is both proportional and time-dependent, e.g. P. I., P. I. D.
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5664—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using organic memory material storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
- G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
- G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
- G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
- G11C13/0019—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising bio-molecules
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C25/00—Digital stores characterised by the use of flowing media; Storage elements therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/74—Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/1206—Location of test circuitry on chip or wafer
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Apparatus Associated With Microorganisms And Enzymes (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
Abstract
본 발명은 각 부가 챔버는 중합체가 각 부가 챔버에 진입하였을 때, 고유한 화학적 구성물(또는 코드)을 중합체(또는 DNA) 스트링에 부가하도록 배열된 것인 적어도 2개의 부가 챔버를 포함하는 적어도 하나의 메모리 셀을 갖는 나노포어 중합체 메모리 장치를 제공하는 단계로서, 데이터는 일련의 코드를 포함하는 것인 단계; 중합체를 나노포어를 통과하여 부가 챔버로 연속하여 스티어링하여 코드를 중합체에 부가함으로써 중합체 상에 디지털 데이터 패턴을 생성하는 단계; 및 서보 제어장치를 이용하여 중합체의 비트 레이트를 정확하게 제어하는 단계를 포함하는, 디지털 데이터를 저장하고 판독하는 신규한 시스템 및 방법에 관한 것이다. 상기 장치는 적어도 하나의 마이크로홀을 통해 중합체를 탈블록 챔버로/그로부터 로딩(또는 제거)하는 로딩 챔버(들)를 가질 수 있다. 셀은 "원시" 데이터를 저장 및 검색하고 원격 검색 및 변환을 허용하는 메모리 시스템의 일부분일 수 있다.
Description
관련 출원에 대한 상호 참조
본 출원은 2018년 9월 7일 출원된 미국 특허 가출원 제62/728,656호의 이익을 주장하고, 이는 또한 2019년 5월 2일 출원된 미국 특허 가출원 제62/842,373호의 이익도 주장한다. 법적으로 허용되는 최대 한도로 상기 출원은 각각 그 전문이 본원에서 참조로 포함된다.
분야
본 발명은 나노포어 장치를 이용하는 정보 저장 및 검색을 위한 신규한 방법 및 시스템에 관한 것이다.
물리적 매체 상에 또는 물리적 매체에 더욱더 많은 데이터를 저장하고자 하는 것이 계속해서 요구되고 있으며, 그의 수용 능력이 점점 더 커짐에 따라 저장 장치의 크기는 점점 더 작아지고 있다. 보고에 따르면, 데이터 저장량은 그 크기가 매 2년마다 배가되고 있다. 추가로, 현 데이터 저장 매체, 예컨대, 하드 드라이브, 광학 매체, 및 자기 테이프는 상대적으로 불안정적이고, 장기간의 저장 후 손상된다.
장기간, 예컨대, 수십 년 또는 수백 년 동안 대용량의 데이터를 저장할 수 있는 대체 접근법이 절실히 요구되고 있다.
본 발명은 상세한 설명 및 첨부된 도면으로부터 더욱 상세하게 이해될 것이다:
도 1은 본 개시내용의 실시양태에 따른, 나노포어 메모리 셀의 어레이의 회로 블록 다이어그램이다.
도 2는 본 개시내용의 실시양태에 따른, 투명 상부 및 전극을 갖는, 3-챔버 셀 나노포어 장치 그룹의 부분 투시도이다.
도 3은 본 개시내용의 실시양태에 따른, 투명 상부 및 전극을 갖는, 연결된 3-챔버 셀 나노포어 장치 그룹의 대안적 실시양태의 부분 투시도이다.
도 4는 본 개시내용의 실시양태에 따른, 판독/기록 메모리 제어장치 및 나노포어 메모리 칩의 블록 다이어그램이다.
도 5는 본 개시내용의 실시양태에 따른, 컴퓨터 시스템의 블록 다이어그램이다.
도 6은 본 개시내용의 실시양태에 따른, 판독/기록 메모리 제어장치 및 유체/시약용 장치를 나타내는 나노포어 메모리 시스템을 보여주는 블록 다이어그램이다.
도 7은 본 개시내용의 실시양태에 따른, 메모리 스트링 상의 비트의 3개의 상이한 데이터 포맷 목록을 보여주는 것이다.
도 8은 본 개시내용의 실시양태에 따른, 연속해 있는 각 셀에 대한 메모리 스트링 상의 비트의 데이터 포맷 목록을 보여주는 것이다.
도 9는 본 개시내용의 실시양태에 따른, 연속해 있는 각 셀에 대한 메모리 스트링 상의 비트의 대안적 데이터 포맷 목록을 보여주는 것이다.
도 10은 본 개시내용의 실시양태에 따른, 연속해 있는 셀에 대한 메모리 스트링 상의 비트의 대안적 병렬 데이터 저장 포맷 목록을 보여주는 것이다.
도 11은 본 개시내용의 실시양태에 따른, 4 부가 챔버 메모리 셀 및 대안적 정사각형 기하학적 형태 상면도 및 상응하는 2 비트 2진 코드 또는 DNA 염기 코드를 보여주는 것이다.
도 12는 본 개시내용의 실시양태에 따른, 각 셀이 M개의 자릿수를 갖는 베이스-N 워드를 생성하도록 구성된 N개의 부가 챔버를 갖는 것인 복수의(M) 메모리 셀을 보여주는 것이다.
도 13은 본 개시내용의 실시양태에 따른, 비트 레이트 제어 로직(Bit Rate Control Logic)의 블록 다이어그램이다.
도 14는 본 개시내용의 실시양태에 따른, 나노포어 중합체 메모리 시스템의 성분의 최상의 블록 다이어그램이다.
도 15는 본 개시내용의 실시양태에 따른, 셀 어레이의 투시도 및 단일 셀 절반부의 확대도이다.
도 16은 본 개시내용의 실시양태에 따른, 어레이 아래 배치되고, 셀의 탈블록 챔버에 유체적으로 연결된 로딩 챔버를 갖는 도 15의 도해를 보여주는 것이다.
도 17은 본 개시내용의 실시양태에 따른, 탈블록 챔버 바닥에 3개의 마이크로홀을 갖고, 탈블록 챔버 아래 (탈착식으로 또는 고정하여) 배치된 로딩 챔버를 갖는 메모리 셀의 투시도이다.
도 18은 본 개시내용의 실시양태에 따른, 탈블록 챔버 바닥에 복수의 마이크로홀을 갖고, 탈블록 챔버 아래 배치된 로딩 챔버를 갖는 메모리 셀 어레이의 투시도이다.
도 1은 본 개시내용의 실시양태에 따른, 나노포어 메모리 셀의 어레이의 회로 블록 다이어그램이다.
도 2는 본 개시내용의 실시양태에 따른, 투명 상부 및 전극을 갖는, 3-챔버 셀 나노포어 장치 그룹의 부분 투시도이다.
도 3은 본 개시내용의 실시양태에 따른, 투명 상부 및 전극을 갖는, 연결된 3-챔버 셀 나노포어 장치 그룹의 대안적 실시양태의 부분 투시도이다.
도 4는 본 개시내용의 실시양태에 따른, 판독/기록 메모리 제어장치 및 나노포어 메모리 칩의 블록 다이어그램이다.
도 5는 본 개시내용의 실시양태에 따른, 컴퓨터 시스템의 블록 다이어그램이다.
도 6은 본 개시내용의 실시양태에 따른, 판독/기록 메모리 제어장치 및 유체/시약용 장치를 나타내는 나노포어 메모리 시스템을 보여주는 블록 다이어그램이다.
도 7은 본 개시내용의 실시양태에 따른, 메모리 스트링 상의 비트의 3개의 상이한 데이터 포맷 목록을 보여주는 것이다.
도 8은 본 개시내용의 실시양태에 따른, 연속해 있는 각 셀에 대한 메모리 스트링 상의 비트의 데이터 포맷 목록을 보여주는 것이다.
도 9는 본 개시내용의 실시양태에 따른, 연속해 있는 각 셀에 대한 메모리 스트링 상의 비트의 대안적 데이터 포맷 목록을 보여주는 것이다.
도 10은 본 개시내용의 실시양태에 따른, 연속해 있는 셀에 대한 메모리 스트링 상의 비트의 대안적 병렬 데이터 저장 포맷 목록을 보여주는 것이다.
도 11은 본 개시내용의 실시양태에 따른, 4 부가 챔버 메모리 셀 및 대안적 정사각형 기하학적 형태 상면도 및 상응하는 2 비트 2진 코드 또는 DNA 염기 코드를 보여주는 것이다.
도 12는 본 개시내용의 실시양태에 따른, 각 셀이 M개의 자릿수를 갖는 베이스-N 워드를 생성하도록 구성된 N개의 부가 챔버를 갖는 것인 복수의(M) 메모리 셀을 보여주는 것이다.
도 13은 본 개시내용의 실시양태에 따른, 비트 레이트 제어 로직(Bit Rate Control Logic)의 블록 다이어그램이다.
도 14는 본 개시내용의 실시양태에 따른, 나노포어 중합체 메모리 시스템의 성분의 최상의 블록 다이어그램이다.
도 15는 본 개시내용의 실시양태에 따른, 셀 어레이의 투시도 및 단일 셀 절반부의 확대도이다.
도 16은 본 개시내용의 실시양태에 따른, 어레이 아래 배치되고, 셀의 탈블록 챔버에 유체적으로 연결된 로딩 챔버를 갖는 도 15의 도해를 보여주는 것이다.
도 17은 본 개시내용의 실시양태에 따른, 탈블록 챔버 바닥에 3개의 마이크로홀을 갖고, 탈블록 챔버 아래 (탈착식으로 또는 고정하여) 배치된 로딩 챔버를 갖는 메모리 셀의 투시도이다.
도 18은 본 개시내용의 실시양태에 따른, 탈블록 챔버 바닥에 복수의 마이크로홀을 갖고, 탈블록 챔버 아래 배치된 로딩 챔버를 갖는 메모리 셀 어레이의 투시도이다.
상세한 설명
바람직한 실시양태(들)에 관한 하기의 설명은 사실상 단지 예시적인 것이며, 이는 결코 본 발명, 그의 적용 또는 용도를 제한하는 것으로 의도되지 않는다.
하기 공동 소유의 계류 중인 특허 출원들은 본원에 기술된 것과 관련된 주제를 포함하고, 그 특허 출원들은 각각 그 전문이 준거법에 의해 허용되는 최대 범위까지 본원에서 참조로 포함된다: 2017년 8월 29일 출원된 미국 특허 출원 제15/690,189호; 및 2018년 5월 2일 출원된 미국 특허 출원 제15/969,745호.
특히, 일부 측면 또는 실시양태에서, 본 개시내용은, 적어도 2개의 부가 챔버 및 "탈블록"/"탈보호" 챔버를 포함하는 적어도 3개의 챔버를 갖는 "메모리 셀"로서, 각 부가 챔버는 중합체가 부가 챔버로 진입하고, 그를 빠져 나갈 수 있도록 배열된 나노포어를 갖고, 각 부가 챔버는 중합체가 각 부가 챔버에 진입하였을 때, 고유 코드를 중합체에 부가하도록 배열되어 있고, "탈블록" 챔버는 중합체가 각 부가 챔버에 진입하였을 때, 중합체가 코드를 받을 수 있도록 배열되어 있는 것인 "메모리 셀"을 제공하는 단계; 및 중합체를 "탈블록" 챔버로부터 나노포어를 통과하여 부가 챔버로 연속하여 스티어링하여 미리 결정된 디지털 데이터 패턴에 기초하여 코드를 중합체에 부가함으로써 중합체 상에 디지털 데이터 패턴을 생성하는 단계를 포함하는, 나노포어 기반 장치 중 중합체 상에 데이터를 저장하기 위한 시스템 및 방법을 제공한다.
도 1을 참조하면, 본 개시내용의 실시양태에 대한 나노포어 기반 "메모리 칩" (6700)의 개략적 회로 블록 다이어그램이 제시되어 있다. 특히, 메모리 칩 (6700)은, 각각이 데이터를 저장할 수 있는 능력을 가지는 것인, 복수의 나노포어 기반 "메모리 셀" (6702)(또는 "저장 셀" 또는 "데이터 저장 셀")을 가질 수 있다. 각각의 "메모리 셀" (6702)은 상기 언급된 특허 출원(이는 참조로 포함된다)에서 논의된 것과 유사한 셀 구조(예컨대, 나노포어가 있는 막을 가지는 것)를 가지는 다중 챔버 나노포어 기반 유동 셀 (6704) 및 "메모리 스트링" (6550)(예컨대, 상기 언급된 특허 출원에서 논의된 바와 같은, DNA 또는 다른 중합체)을 가진다. "메모리 셀" (6702)은 또한 임의의 고체 상태 또는 반도체 수동 또는 능동 회로 소자 또는 칩 층 또는 성분 또한 포함할 수 있으며, 이는 유동 셀 부분 (6704)과 접속하여 본원에 기술된 데이터 저장(또는 기록 또는 부가) 및/또는 데이터 검색(또는 판독 또는 서열분석) 기능을 제공한다.
도 2 및 3을 참조하면, 메모리 셀 (6702)는 (전기적으로 및 유체적으로) 함께 연결되어 있을 수 있고, 예컨대, 공동 유동 "부가" 채널 및 공동 "부가" 전극, 및 독립 "탈블록" 챔버를 갖는 3 챔버 셀이 예컨대, 도 2에 제시되어 있고, 상기 언급된 특허 출원에 기술되어 있다. 원한다면, 본원에 기술된 임의 개수의 챔버 및 임의의 셀 구성이 사용될 수 있다. 일부 실시양태에서, 메모리 셀은 도 3에 제시된 바와 같이 구성될 수 있으며, 이는 상기 언급된 특허 출원에 그의 도 65와 관련하여 기술되어 있다.
특히, 예를 들어, 도 2를 참조하면, 본 개시내용의 일부 실시양태에 대한 나노포어 메모리 칩의 3 챔버 나노포어 기반 셀 (6500)(각 셀은 본원 상기에서 논의된 것과 유사)의 그룹핑의 선택적 투명 표면을 갖는 부분 투시도가 제시되어 있다. 특히, 4개의 3 챔버 셀 (6506), (6508), (6510), (6512)로 이루어진 그룹은 함께 연결되어 있고, 이로써 연결된 셀 (6506)-(6512) 각각의 상부(또는 상단) 좌측 챔버 (6502)(부가 "0" 챔버)는 유체적으로 함께 연결되어 부가 "0" 유동 채널 또는 부가 "0" 챔버 (6502)를 형성한다. 추가로, 연결된 셀 (6506)-(6512) 각각의 상부(또는 상단) 우측 챔버 (6504)(부가 "1" 챔버) 또한 유체적으로 함께 연결되어 별개의 부가 "1" 유동 채널 또는 부가 "1" 챔버 (6504)를 형성한다. 추가로, 부가 "0" 챔버(또는 채널)(6502)는 공동 전극 (6520)을 갖고, 부가 "1" 챔버(또는 채널)(6504)는 상이한 공동 전극 (6522)를 갖는다. 일부 실시양태에서, 각 부가 채널에 공동 전극을 제공하는 단일 금속성 또는 전도성 스트립이 존재할 수 있고, 일부 실시양태에서, 칩내 배선 장치에 의해 연결된, 개별 전극이 존재할 수 있다.
또한, 본원에 개시된 실시양태 및 셀 디자인 중 임의의 것은 분자 구조 또는 데이터를 측정 또는 판독하기 위해 상기 언급된 특허 출원에서 상세하게 기술된 종축 공진기 디자인(들)(LNPR) 및/또는 횡축 공진기 디자인(들)(TNPR)과 함께 사용될 수 있다. 특히, 횡축 공진기 디자인(들)(TNPR), 횡축 전극 (6590)은 하나 이상의 나노포어 (6528) 둘레에 배치될 수 있다. 또한, 하드웨어 및 소프트웨어 로직 및 제어 로직 및 본원에 제시된 실시양태 또한 LNPR 및/또는 TNPR 구성과 함께 사용될 수 있다.
공동 부가 채널 (6502), (6504) 아래에, 유체적으로 및 전기적으로, 이 둘 모두의 방식으로 나머지 다른 챔버와 분리되어 있는, 본원 상기에서 논의된 것과 유사한, 개별 "탈블록" 챔버 (6530)-(6536)가 존재한다. 탈블록 챔버 (6530)-(6536) 각각의 바닥 상에는 상응하는 개별적으로 제어가능한 "탈블록" 전극이 존재하며, 예컨대, 도 65에서 볼 수 있는 탈블록 전극 (6514), (6516)은 각각 탈블록 챔버 (6534), (6536)에 상응한다. 또한, 셀 (6506)-(6512)에 대한 상부 챔버는 각각 막 (6529)을 통과하는 상응하는 나노포어 (6528)을 갖는다. 또한, 상기 예에서, 유동 셀 (6512)은 좌측 상단 부가 "0" 챔버 (6537) 및 우측 상단 부가 "1" 챔버 (6539)를 갖는다. 유동 셀 (6502)-(6512)에 대한 부가 "0" 챔버는 유동 채널 (6502)를 통해 유체적으로 연결되어 있고, 유동 셀 (6502)-(6512)에 대한 부가 "1" 챔버는 유동 채널 (6504)을 통해 유체적으로 연결되어 있는 반면, 유동 셀 (6506)-(6512)은 각각, 한쪽 말단이 나노포어 (6550)을 통해 횡단하여 부가 "1" 또는 부가 "0" 챔버로 진입하고, (상기 예에서) 유체적으로 및 전기적으로, 이 둘 모두의 방식으로 나머지 다른 챔버와 분리되어 있는 그의 상응하는 탈블록 챔버 (6530)-(6536)로 복귀하는 것인 독립 메모리 저장 스트링(예컨대, DNA 또는 중합체)(6550)을 갖는다. 따라서, 3 챔버 유동 셀 (6506)-(6512)는 각각 독립 메모리 저장 셀, 또는 메모리 셀(이하 추가로 논의)을 나타낸다.
도 65의 구성에서는 모든 "부가 "0" 전극이 함께 연결되어 있고, 별개로, 모든 부가 "1" 전극이 함께 연결되어 있으며, 탈블록 전극은 개별적으로 제어되는 바, 기록(또는 부가)은, "0"을 기록하여야 할 필요가 있는 모든 셀이 동시에 기록될 수 있을 때, 기록(또는 부가) "사이클," 예컨대, 부가 "0" 사이클에서 진행된 후, 이어서, "1"을 기록하여야 할 필요가 있는 모든 셀이 동시에 모두 기록될 수 있을 때, 부가 "1" 사이클에서 진행될 수 있다. 원하는 경우, 다른 데이터 기록 사이클 또는 접근법이 사용될 수 있다.
추가로, 부가 "0" 및 부가 "1" 채널 (6502), (6504)는 각각 화살표 (6503)-(6505)로 제시된 바와 같이 앞에서부터 또는 뒤에서부터 유체로 충전될 수 있고(또는 플러싱되거나, 또는 세척되거나, 또는 비워질 수 있고), 탈블록 챔버 (6530)-(6536)은 각각 화살표 (6540)-(6546)으로 제시된 바와 같이 측면으로부터 유체로 충전될 수 있다(또는 플러싱되거나, 또는 세척되거나, 또는 비워질 수 있다). 모든 부가 "1" 챔버가 유체적으로 및 전기적으로 연결될 필요는 없거나, 모든 부가 "0" 챔버가 유체적으로 및 전기적으로 연결될 필요는 없다. 그 중 다수가 그와 같이 연결되어 있다면, 이는 효율성을 제공하며; 일반적으로 연결된 셀이 많을수록, 실현가능한 효율성은 더 높다.
또한, 예컨대, 탈블록 챔버 (6536) 중에 점 (6552)으로 표시된, 중앙 탈블록 챔버 (6536)의 표면에 중합체 (6550)의 한쪽 말단을 결합(또는 테더링 또는 부착)시킴으로써 전체 중합체(또는 DNA) 또는 "스트링" 또는 메모리 스트링 (6550)이 중앙 탈블록 챔버를 완전히 빠져 나가지 못하게 할 수 있다. 탈블록 챔버 (6536) 중의 다른 위치는 그가 원하는 기능적 요건 및 성능 요건을 충족시킨다면, 중합체를 테더링시키는 데 사용될 수 있다. 일부 실시양태에서, 구조체 (6554), 예컨대, 비드, 입자, 또는 오리가미, 또는 다른 구조체가 중합체 (6550)의 한쪽 말단에 부착될 수 있고, 이는 중합체가 나노포어 (6550)을 통해 탈블록 챔버 (6536)를 빠져 나가지 못하게 막을 수 있다. 다른 탈블록 챔버 (6530)-(6534) 중의 중합체 메모리 스트링 (6550)에 대해서도 유사 기준이 적용된다.
데이터를 저장하는 데 사용되는 중합체 (6550)은 본원에서 논의된 바와 같은 DNA일 수 있거나, 또는 본원에 기술된 특성을 가지는 임의의 다른 중합체 또는 다른 물질일 수 있다. 데이터를 저장하는 데 사용되는 중합체 (6550)은 또한 본원에서 "메모리 중합체" 또는 (그의 스트링과 유사한 외관에 기인하여) "메모리 스트링"으로 지칭될 수 있다.
도 3을 참조하면, 본 개시내용의 일부 실시양태에 대한 나노포어 메모리 칩의 3 챔버 나노포어 기반 셀 (6600)(각 셀은 본원 상기에서 논의된 것과 유사)의 그룹핑의 선택적 투명 표면을 가지는 부분 투시도가 제시되어 있다. 특히, 도 65와 유사하게, 4개의 3 챔버 셀 (6606), (6608), (6610), (6612)로 이루어진 그룹은 함께 연결되어 있고, 이로써 연결된 셀 (6606)-(6612) 각각의 상부(또는 상단) 좌측 챔버 (6602)(부가 "0" 챔버)는 유체적으로 함께 연결되어 부가 "0" 유동 채널 (6602)를 형성한다. 추가로, 연결된 셀 (6606)-(6612) 각각의 상부(또는 상단) 우측 챔버 (6604)(부가 "1" 챔버) 또한 유체적으로 함께 연결되어 별개의 부가 "1" 유동 채널 (6604)를 형성한다. 그러나, 본 실시양태에서, 셀 (6606)-(6612)와 결합된 부가 "0" 챔버는 별개의 전극 (6620)-(6626)을 갖고, 셀 (6606)-(6612)와 결합된 부가 "1" 챔버 또한 별개의 전극 (6630)-(6636)을 가진다. 본 유체 및 전극 배열은 도 27로 본원 상기에 기술되고, 제시된 것과 유사하다. 일부 실시양태에서, 상부 챔버(부가 "0" 및 부가 "1")는 DNA의 경로를 제어하고자 할 때, 인접한 부가 챔버 사이의 잠재적인 전기적 크로스 토크를 막기 위해 서로로부터 유체적으로 분리(separated) 또는 분리(isolated)될 수 있다.
또한, 도 2의 경우, 비록 전극은 별개로 제어되기는 하지만, 탈블록 챔버는 유체적으로 연결되어 있을 수 있다. 상기 경우에서, 채널 사이에 크로스 토크가 있을 수 있고, 예컨대, 인근의 DNA는 인접 셀에서 관찰되는 전기장 및/또는 전류에 의해 인력을 받게 된다.
일부 실시양태에서, 전극은 예컨대, 셀 하단으로부터 위로 상승하거나, 또는 셀 내로 아래로 돌출되는 삼각형 또는 피라미드와 같은 3D 형상을 가질 수 있다. 상기 경우에서, 전극은 상기 셀에 대한 나노포어에 대해 더욱 표적화되거나, 집중되거나, 또는 가까운 전기장을 생성하도록 구성될 수 있고, 이는 유체적으로는 연결되어 있지만, 전기적으로 분리되어 있는 인접한 셀 사이의 크로스 토크를 감소시킬 수 있다.
메모리 스트링(또는 DNA 또는 중합체)이 그렇게 길어진다면, 이는 한 부가 챔버로부터 그 주변을, 그리고, 비록 또 다른 부가 챔버는 상단이기는 하지만, 그 주변을 둘러쌀 수 있다. 그러한 문제를 막기 위해, 긴 DNA에 대해서는 인접한 나노포어 사이의 거리를 더욱 길게 만드는 부분 벽이 유동 채널을 따라 인접한 셀 사이에 배치될 수 있다.
부가 챔버 아래에, 상부 부가 챔버 모두에 공통인, 본원 상기에서 논의된 것과 유사한, 공동 "탈블록" 챔버 (6640)가 존재한다. 공동 탈블록 챔버 (6540)의 바닥 상에는 공동 탈블록 전극 (6642)이 존재한다. 또한, 셀 (6606)-(6612)에 대한 상부 챔버는 각각 막 (6529)를 통과하는, 본원 상기에서 논의된 것과 유사한, 나노포어 (6528)을 가질 수 있다
추가로, 탈블록 챔버 (6540)은 (셀의 구조적 구성에 의존하여) 측면으로부터 유체로 충전될 수 있다. 일부 실시양태에서, 이는 화살표 (6650)으로 제시된 바와 같이, 좌측(또는 우측)으로부터 충전될 수 있다. 다른 실시양태에서, 이는 화살표 (6652)로 제시된 바와 같이, 앞에서(또는 뒤에서)부터 충전될 수 있다.
또한, 예컨대, 셀 (6612)의 경우 점 (6552)로 표시된, 중앙 탈블록 챔버 (6640)의 표면에 중합체 (6650)의 한쪽 말단을 결합(또는 테더링)시킴으로써 전체 DNA 또는 중합체 "스트링"(또는 메모리 스트링)(6550)이 중앙 탈블록 챔버를 완전히 빠져 나가지 못하게 할 수 있다. 유사한 배열이 다른 셀 (6606)-(6610)에도 적용될 것이다. 다른 위치는 그가 원하는 기능적 요건 및 성능 요건을 충족시킨다면, 중합체를 테더링시키는 데 사용될 수 있다.
도 1을 참조하면, "메모리 셀" (6702)은 M 행 및 N 열인, MxN 어레이로서 구성될 수 있으며, 각 셀 (6702)은 CM,N으로 표지될 수 있다. 더욱 구체적으로, 제1 행의 셀 (6702)은 C1,1-C1,N으로 표지되고, 마지막 행의 셀 (6702)은 CM,1-CM,N으로 표지된다. M 및 N은 원하는 기능 및 성능을 제공하는 임의의 값일 수 있고, M,N은 각각 메모리 칩의 원하는 풋프린트 크기 및 각 메모리 셀의 크기에 의존하여 1만큼 작은 값 내지 100만, 1,000만, 1억, 10억, 또는 1조, 또는 그 초과만큼 큰 값일 수 있다.
메모리 칩 (6700)은 (본원에 기술된 바와 같이, 직접 또는 온 칩 회로 소자 또는 성분을 통해) 각 부가 "0" 전극에 전기적으로 연결된 라인 (6710) 상의 부가 "0" 입력 DC 전압을 갖는다. 라인 (6710) 상의 부가 "0" 입력 DC 전압은 부가 "0" 전극을 (본원에서 논의되는) 원하는 전압 상태로 유도하여 메모리 스트링 (6550)(본원에서 논의되는 바와 같은, DNA 또는 다른 중합체)을 유동 셀 (6704)의 원하는 챔버로 배치시키는 데(또는 이동 또는 스티어링시키는 데) 도움을 준다. 이러한 구성에서, 각 메모리 셀에 대한 모든 부가 "0" 전극은 도 2에 제시된 바와 같이, 공유되거나, 또는 공동이거나, 또는 전기적으로 연결되어 있다.
메모리 칩 (6700)은 또한 (본원에 기술된 바와 같이, 직접 또는 온 칩 회로 소자 또는 성분을 통해) 각 부가 "1" 전극에 전기적으로 연결된 라인 (6712) 상의 부가 "1" 입력 DC 전압을 가진다. 라인 (6710) 상의 부가 "1" 입력 DC 전압은 부가 "1" 전극을 (본원에서 논의되는) 원하는 전압 상태로 유도하여 메모리 스트링 (6550)(본원에서 논의되는 바와 같은, DNA 또는 다른 중합체)을 유동 셀 (6704)의 원하는 챔버로 배치시키는 데(또는 이동 또는 스티어링시키는 데) 도움을 준다. 이러한 구성에서, 각 메모리 셀에 대한 모든 부가 "1" 전극 (6522)은 도 2에 제시된 바와 같이, 공유되거나, 또는 공동의 것이다.
메모리 칩 (6700)은 또한 각각의 것이 (본원에 기술된 바와 같이, 직접 또는 온 칩 회로 소자 또는 성분을 통해) 각 셀 (6702) 중의 상응하는 "탈블록" 전극에 전기적으로 연결된 복수의 라인(또는 버스)(6714) 상의 "탈블록" 입력 DC 전압을 가진다. 탈블록 입력 DC 전압은 주어진 셀에 대한 상응하는 탈블록 전극을 (본원에서 논의되는) 원하는 전압 상태로 유도하여 메모리 스트링 (6550)(본원에서 논의되는 바와 같은, DNA 또는 다른 중합체)을 유동 셀 (6704)의 원하는 챔버로 배치시키는 데(또는 이동 또는 스티어링시키는 데) 도움을 준다. 이러한 구성에서, 각 탈블록 전극은 도 2에 제시된 바와 같이, 독립적으로 유도되고, 따라서, 복수의 탈블록 전기 연결부 또는 버스(또는 탈블록 버스)(6714)가 요구된다. 메모리 셀 (6702)의 각 행에는 탈블록 입력 DC 전압 라인에 상응하는 번호가 제공될 것이다. 예를 들어, 제1 행에는 상기 행에 N 셀 (6702)을 공급하는 N 탈블록 라인 세트 (6716)가 존재하고, 마지막 M 행에는 상기 M 행에 N 셀 (6702)을 공급하는 별개의 N 탈블록 라인 세트 (6718)이 존재한다.
각각 라인 (6710), (6712), (6714) 상의 DC 입력 전압 부가 "0," 부가 "1," 및 탈블록은, 중합체 메모리 스트링을 적절한 시점에 유동 셀 (6704)의 적절한 챔버로 "스티어링"하여 원하는 결과를 달성하는 데, 예컨대, 메모리 스트링 상에 "0" 또는 "1"을 기록 또는 부가하는 데, 또는 아무것도 수행하지 않는 데, 또는 메모리 스트링을 특정 챔버로 이동시켜 데이터를 기록 또는 판독할 수 있도록 하는 데, 또는 검증 시험 등을 수행하는 데 사용되기 때문에, 본원에서 DC "스티어링" 전압 VST(또는 중합체 또는 DNA 스티어링 전압 또는 메모리 스트링 스티어링 전압)로 지칭될 수 있다. 각각 라인 (6710), (6712), (6714) 상의 DC 입력 전압 부가 "0," 부가 "1," 및 탈블록은, 본원에 기술된 기능을 수행하는 적절한 로직을 갖는, 본원에 기술된 바와 같은 컴퓨터 기반 제어장치 회로 또는 로직 또는 장치로부터 제공될 수 있다.
메모리 칩 (6700)은 또한 각각 라인 (6720), (6722) 상의 AC 입력 전압 V인, 및 AC 출력 전압 V아웃을 갖는다. 라인 (6720) 상의 AC 입력 전압 V인은 본원에 기술된 바와 같이, 각 메모리 셀 (6702)에 병렬로 전기적으로 연결되어 있다. AC V인은 라인 (6720) 상의 AC 신호, 예컨대, rf 또는 무선 주파수 신호를 각 메모리 셀 (6702)에 제공하고, 메모리 셀은 상기 언급된 특허 출원에서 논의되는 바와 같이, 각각이 입력 AC V인에 대해 상이한 주파수 응답을 갖는 공진기 또는 나노포어 중합체 공진기(NPR: nanopore polymer resonator)로 구성된다. 라인 (6720)은 본원에 기술된 바와 같이, 나노포어 중합체 공진기(NPR)에 대해 사용되는 회로 구성, 유동 셀 구성, 전극 구성, 또는 다른 인자들에 의존하여, 도 1에 제시된 것과 상이하게, 메모리 셀 (6702) 및/또는 그 안의 칩, 전극, 및 유동 셀 (6704) 상의 전자 성분을 연결할 수 있다. 라인 (6720) 상의 AC 입력 전압 V인은, 적절한 AC 입력 전압 V인을 제공하고, 상기 언급된 특허 출원을 수행하는 적절한 로직을 갖는, 본원에 기술된 바와 같은 컴퓨터 기반 제어장치 회로 또는 로직 또는 장치로부터 제공될 수 있다.
각 메모리 셀 (6702)로부터의 조합된 주파수 응답은 온 칩 증폭기(또는 프리 amp)(5320)(상기 언급된 특허 출원에서 도 53과 관련하여 기술된 바와 같이)으로 제공될 수 있고, 이는 조합된 주파수 응답을 나타내는 라인 (6722) 상의 AC 출력 전압 V아웃을 제공한다. 라인 (6722) 상의 AC 출력 전압 V아웃은, 메모리 스트링 (6550) 상에 저장된 데이터를 판독하고, 상기 언급된 특허 출원에 기술된 바와 같은 다른 기능을 수행할 수 있는, 본원에 기술된 바와 같은, 적절한 로직, 예컨대, 아날로그-디지털(A/D: analog-to-digital) 변환 및 디지털 신호 프로세싱(DSP: digital signal processing) 로직을 갖는, 컴퓨터 기반 프로세싱 회로 또는 로직 또는 장치로부터 제공될 수 있다. 상기 언급된 특허 출원에 기술된 바와 같이, 원하는 경우에는 예컨대, dc 바이어스 전류 측정과 같은 다른 판독 기술이 사용될 수 있다.
일부 실시양태에서, 나노칩은 예를 들어, 상기 언급된 특허 출원에서 도 23-29에 도시되어 있는 바와 같이 제조될 수 있다. 예를 들어, 한 포맷에서, 각 중합체 가닥은 2 또는 4개의 부가 챔버와 결합되어 있고, 여기서, 2개의 부가 챔버 포맷은 중합체에 2진 코드를 코딩하는 데 유용하고, 4개의 부가 챔버 포맷은 특히 맞춤형 DNA 서열을 제조하는 데 유용하다. 각 부가 챔버는 별개로 제어가능한 전극을 함유한다. 부가 챔버는 단량체를 완충제 중에서 중합체에 부가하는 시약을 함유한다. 부가 챔버는 하나 이상의 나노포어를 포함하는 막에 의해 저장 챔버로부터 분리되고, 이는 다중의 부가 챔버에 공통된 것일 수 있고, 부가 챔버에서 부가된 보호된 단량체 또는 올리고머를 탈보호화하기 위해 탈보호화 시약 및 시약을 함유한다. 나노칩은 다수의 중합체가 동시에 합성될 수 있도록 다수의 부가 챔버 세트를 포함한다.
일부 실시양태에서, 본 개시내용은 중합체에 "1" 비트를 부가하기 위해 배열된 부가 "1" 챔버 및 중합체에 "0" 비트를 부가하기 위해 배열된 부가 "0" 챔버, 및 중합체가 부가 "1" 또는 부가 "0" 챔버에 각각 진입하였을 때, 중합체가 "1" 비트 및 "0" 비트를 받을 수 있도록 배열된 "탈블록" 챔버를 가지는, 적어도 3개의 챔버를 가지는 셀을 제공하는 단계; 미리 결정된 디지털 데이터 패턴에 기초하여 중합체를 "탈블록" 챔버로부터 나노포어를 통과하여 부가 "1" 챔버로 또는 부가 "0" 챔버로 연속하여 스티어링하여 중합체 상에 디지털 데이터 패턴을 생성하는 단계; 및 칩 상의 나노포어-중합체 공진기(NPR)의 공진 주파수 응답, 또는 상기 언급된 특허 출원에 기술된 dc 바이어스 전류 변화 또는 다른 검출 기술, 또는 임의의 다른 검출 기술을 사용하여 중합체가 나노포어를 통과함에 따라 중합체 상에 저장된 디지털 데이터를 판독하는 단계를 포함하는, 나노포어 기반 칩 계내에서 중합체 상에 데이터를 저장하고 판독하는 방법을 제공한다.
도 4를 참조하면, 본 개시내용의 실시양태에 따른, 및 상기 언급된 특허 출원에서 기술된 바와 같은, 나노포어 기반 메모리 칩 (6700)(도 1) 및 메모리 판독/기록 제어장치 (6802)를 갖는 판독/기록 메모리 저장 시스템 (6800)의 최상위 하드웨어 블록 다이어그램이 제시되어 있다. 특히, 메모리 판독/기록 제어장치 (6802)는, 라인 상의 메모리 칩 (6700)에 기록되는 입력 데이터 및 라인 (6808) 상의 데이터를 저장하는 어드레스(또는 라벨 또는 포인터 등)를 수용하고, 각각 라인 (6710), (6712), (6714) 상의 DC 스티어링 전압 부가 "0," 부가 "1," 및 탈블록을 나노포어 메모리 칩 (6700)에 제공하는 기록 제어장치 로직 (6804)를 가질 수 있다. 기록 제어장치 (6804)는 본원에 기술된 기능을 제공하기 위해 필요에 따라, Proc./Mem. 박스 (6810)으로 표시된 바와 같은, 적절한 하드웨어, 소프트웨어 및 펌웨어(임의의 마이크로프로세서 또는 마이크로컴퓨터 기반 프로세서 칩 또는 장치 및/또는 메모리 저장 포함)를 갖는다.
추가로, 기록 제어장치 (6804)는 또한, 메모리 칩 (6700)이 "0" 또는 "1" 비트를 기록하는(또는 부가 또는 저장하는) 시점을 결정하는 기록(또는 부가) 사이클 클럭 (6812)(또는 발진기)를 제공할 수 있다. 특히, 기록 제어장치 (6804)는, 메모리 칩 (6700)이 메모리 셀로 "1" 또는 "0"을 기록하도록 하는 기록 사이클 클럭 (6812)에 기초하여 DC 스티어링 전압(부가 "0," 부가 "1," 탈블록)을 제공한다. 본원 상기에서 도 2로 논의된 바와 같이, 특성 셀 구성에서, 예컨대, (예컨대, 도 2에서와 같이) 모든 "부가 "0" 전극이 함께 연결되어 있고, 별개로, 모든 부가 "1" 전극이 함께 연결되어 있으며, 탈블록 전극은 개별적으로 제어될 경우, "0"을 기록하여야 할 필요가 있는 모든 셀이 동시에 기록될 수 있을 때, 데이터 비트의 기록(또는 부가)가 기록(또는 부가) "사이클," 예컨대, 부가 "0" 사이클에서 진행될 수 있고, 이어서, "1"을 기록하여야 할 필요가 있는 모든 셀이 모두 동시에 기록될 수 있을 때, 부가 "1" 사이클에서 진행될 수 있다. 기록 사이클 클럭은 기록 요청 장치 또는 플랫폼 또는 컴퓨터 버스가 메모리 칩의 기록 상태를 결정하게 하는 라인 (6814) 상의 기록 사이클 신호를 제공한다. 원하는 경우, 다른 데이터 기록 사이클, 타이밍, 또는 접근법이 사용될 수 있다.
일부 실시양태에서, 기록 제어장치 (6802)는 또한 시스템 또는 컴퓨터 버스로부터의 제어 신호, 예컨대, 메모리 칩 (6700)으로 기록되어야 하는 특정 데이터를 요청하는 라인 (6820) 상의 기록 요청(W-REQ: Write Request) 신호를 수용할 수 있고, 기록 제어장치 (6802)는 또한 요청된 데이터가 메모리 칩 (6700)으로 기록되는 시기를 명시하기 위해 라인 (6822) 상의 기록(또는 부가) 완료(W-COM: Write Complete) 신호를 제공할 수 있다.
메모리 판독/기록 제어장치 (6802)는 또한, 메모리 칩 (6700)으로부터 판독이 요구되는 데이터의 저장 위치에 상응하는 라인 (6852) 상의 판독 어드레스(또는 라벨 또는 포인터 등)를 수용할 수 있고, 메모리 칩 (6700)으로 부터 판독된 요청된 데이터를 라인 (6854) 상에 제공하는 메모리 판독 제어장치 로직 (6850)을 가질 수 있다. 판독 제어장치 (6850)은 또한 AC 입력 전압 신호 V인을 라인 (6720) 상의 메모리 칩 (6700)에 제공하는 데 필요한 로직 및 성분을 가질 수 있다. 본원에 기술된 바와 같이, AC 입력 전압 V인은 메모리 칩 (6700)에서 나노포어 공진기(NPR)의 대역에 상응하는 주파수 성분을 갖는 AC rf(무선 주파수) 신호이다. V인 신호를 제공하기 위해, 판독 제어장치 (6850)은, 판독 제어장치 로직이 나노포어 메모리 칩 (6700)으로부터 요청되는 데이터를 판독할 수 있도록 하는 데 필요한 (본원에서 논의된) 주파수 성분을 제공하는, (프로그램 가능 또는 프로그램 불가능) 주파수 발진기 로직 (6858)을 가질 수 있다. 본원에서 논의된 바와 같이, AC V인 신호는 직접 합성될 수 있고, 다중 프로브 주파수를 조합할 수 있고, 단일 광대역 신호, 또는 시간 스윕 또는 계단형 주파수 신호, 또는 본원에 기술되고, 상기 언급된 특허 출원에서 기술된 바와 같은 기능을 제공하는 임의의 다른 AC 신호일 수 있다.
판독 제어장치 (6850)은 또한 라인 (6722) 상의 메모리 칩 (6700)으로부터 출력 AC V아웃 전압을 받고, 본원에서 또는 상기 언급된 특허 출원에서 논의된 바와 같이, V아웃 신호에 대하여 A/D 변환 및 디지털 신호 프로세싱(예컨대, 내장형 A/D 변환 로직 (6862) 및 FFT(고속 푸리에 변환: fast Fourier transform) 로직 (6864) 사용)을 실행하여 명시된 판독 어드레스에서 원하는 데이터 값을 결정하고, 데이터 판독 라인 (6854)에 출력 데이터를 제공한다.
판독 제어장치 (6850)는 본원에 기술되거나, 또는 상기 언급된 특허 출원에 기술된 바와 같은 기능을 제공하기 위해 필요에 따라, Proc./Mem. 박스 (6856)로 표시된 바와 같은, 적절한 하드웨어, 소프트웨어 및 펌웨어(임의의 마이크로프로세서 또는 마이크로컴퓨터 기반 프로세서 칩 또는 장치 및/또는 메모리 저장 포함)를 가진다.
추가로, 판독 제어장치 (6850)는 또한, 상기에서 논의된 바와 같이, 메모리 칩 (6700)이 "0" 또는 "1" 비트를 기록하는(또는 부가 또는 저장하는) 시점을 결정하는 기록 사이클 클럭 (6812)(또는 발진기)로부터 라인 (6814) 상의 기록(또는 부가) 사이클 클럭 신호를 수용할 수 있다. 특히, 기록 제어장치 (6804)는, 메모리 칩 (6700)이 메모리 셀에 "1" 또는 "0"을 기록하도록 하는 기록 사이클 클럭 (6812)에 기초하여 DC 스티어링 전압 (부가 "0," 부가 "1," 탈블록)을 제공할 것이다. 본 개시내용에 따른 기록 작업은 DNA(또는 중합체 또는 메모리 스트링)가 나노포어를 통과하여 원하는 챔버로 진입하여 비트를 부가하고, 또한 나노포어를 통과하여 다시 탈블록 챔버를 빠져 나가는 것을 요구하기 때문에, 상기 언급된 특허 출원에서 도 69를 이용하여 논의되는 바와 같이, 기록 사이클 클럭 신호는 또한 최적의 데이터 판독 시점을 결정하기 위해 판독 제어장치 (6850)에 의해 사용될 수 있다.
일부 실시양태에서, 판독 제어장치는 제어장치 (6804)가, 메모리 스트링 (6550)(도 1)이 나노포어를 통과하여 메모리 스트링이 판독될 수 있도록 하는 데 필요한 라인 (6710)-(6714) 상의 스티어링 전압(부가 "0," 부가 "1," 탈블록)을 제공하도록 요청하기 위해 판독 신호 (6860)를 기록 제어장치 (6804)에 제공할 수 있다.
일부 실시양태에서, 판독 제어장치 (6850)는 또한 메모리 칩 (6700)으로부터 기록되어야 하는 특정 데이터를 요청하는 라인 (6870) 상의 판독 요청(RD-REQ: Read Request) 신호를 수용할 수 있고, 판독 제어장치 (6850)은 또한 요청된 데이터가 메모리 칩 (6700)으로부터 기록되는 시기를 명시하기 위해 라인 (6822) 상의 판독 판독 완료(RD-COM: Read Complete) 신호를 제공할 수 있다. 메모리 제어장치 (6802)는 원하는 경우, 오직 한가지 기능, 예컨대, 나노포어 칩으로의 판독 또는 기록만을 실행할 수 있거나, 또는 원하는 경우, 상기 두 기능 모두(판독 및 기록)를 실행할 수 있다.
도 5를 참조하면, 나노포어 메모리 시스템 (6800)은 어드레스/데이터/제어 버스 (6870)와 상호작용할 수 있고, 또한 별개의 메모리 제어장치 (6876)과도 상호작용할 수 있으며, 이들 모두는 하나 이상의 CPU/프로세서 (6874)와 상호작용하는 것인, 더욱 큰 컴퓨터 시스템의 일부분일 수 있다. 예를 들어, 판독/기록 어드레스 및/또는 데이터 입력, 출력, 및/또는 제어장치 라인, 예컨대, 도 4에서 제시된 번호 (6820), (6822), (6806), (6808), (6814), (6852), (6854), (6872), (6870) 중 하나 이상의 것은 버스 (6872) 또는 메모리 제어장치 (6876)로부터 수용될 수 있거나, 또는 그에 제공될 수 있다. 컴퓨터 시스템 (8670)은 사용자 (6878) 및 디스플레이 스크린 (6880)과 접속할 수 있다.
도 6을 참조하면, 나노포어 칩 (6700)(도 1)은 도 4를 이용하여 본원 상기에서 논의된 바와 같이, 전체 저장 시스템 (7500)의 일부로서 라인 (7504)로 종합해서 제시된 바와 같이, 전압(AC 및 DC)을 제어하여 중합체를 스티어링하거나, 또는 제어하여 메모리 스트링 상의 비트를 부가하고/거나, 상기 비트를 판독할 수 있는 판독/기록 메모리 제어장치 (6802)와 상호작용할 수 있다. 메모리 칩 (6700)은 또한 본원에서 논의되는 바와 같이, 유체를 메모리 칩에 제공할 수 있는, 예컨대, 칩을 완충제, 효소 및/또는 중합체 또는 DNA(또는 다른 메모리 스트링)로 충전시킬 수 있는 라인 (7506) 상의 장치 (7502)와 접속할 수 있다. 장치 (7502) 및 메모리 제어장치 (6802)는 도 5를 이용하여 기술되고, 제시된 것과 같은, 사용자 (6878)와 상호작용할 수 있고, 디스플레이 (6880)를 가질 수 있는 컴퓨터 시스템 (6870)으로부터의 명령어으로 제어될 수 있거나, 또는 그 명령어를 받을 수 있다. 컴퓨터 시스템 (6870)은 컴퓨터 버스 (6872)(도 4)를 통해 판독/기록 메모리 제어장치 (6802) 및 장치 (7502)와 상호작용할 수 있다. 장치 (7502)는 필요한 전자 장치, 컴퓨터 처리 능력, 인터페이스, 메모리, 하드웨어, 소프트웨어, 펌웨어, 로직/상태 기계, 데이터베이스, 마이크로프로세서, 통신 회선, 디스플레이 또는 다른 시각 또는 청각 사용자 인터페이스, 인쇄 장치, 및 본원에 기술된 기능을 제공하거나, 또는 그러한 결과를 달성할 수 있는 충분한 유체 및/또는 공압 제어, 공급 및 측정 능력을 포함하는 임의의 다른 입력/출력 인터페이스를 갖는다.
특히, 장치는 메모리 칩과 함께 하기 유체 작용을 수행할 수 있다: 초기에 모세관 작용 및 또는 마이크로펌핑을 통해 필요한 유체, 효소, 시약, DNA 등으로 칩을 충전시킨다. 부가1 및 부가0이 분리된 챔버로서 통과 채널 및 탈블록을 가지는 실시양태의 경우, 탈블록 챔버가 먼저 (모세관 작용을 통해) 모두 함께 충전될 수 있고, 이어서, 실링된 물 및 완충제가 부가 챔버 내로 이동한 후, 이어서, 부가 챔버는 그의 효소/완충제로 충전될 수 있거나, 또는 탈블록 챔버는 개별적으로 표적화된 부가(예컨대, 잉크젯)를 통해 충전되고, 건조되고, 실링될 수 있다. 상기 경우에서, 부가 챔버는 확실하게 탈블록 챔버에서 기포가 포획되지 않도록 하기 위해 진공하에서 충전될 수 있거나, 또는 탈블록 챔버는 물은 허용하지 않지만, 기체는 통과할 수 있게 허용하는 물질(예컨대, PDMS)로 실링될 수 있다. 또한, 탈블록 챔버는 어셈블리 동안 셀 하단을 개방된 상태 그대로 방치하고, 셀 하단을 원하는 유체 중에 배치함으로써 충전시킬 수 있고, 유체는 모세관 작용에 의해 탈블록 챔버 내로 윅 업(wick up)될 것이다.
유체 충전 및 플러싱을 위해 원하는 결과를 달성하는 유체 디자인이 다양하게 존재한다. 예를 들어, 부가 "0" 채널 및 부가 "1" 채널은 각각 연속 S자형 (앞뒤로 진행되는) 패턴으로 (유사 채널과 함께) 함께 연결될 수 있고, 바이어스를 통해 채널 위에 있는 층으로부터 유체 공급받을 수 있다. 바이어스는 원하는 유체를 채널에 공급하는 데 충분한 표준 유체 인터페이스를 통하여 장치로 연결될 수 있다. 일부 실시양태에서, 부가 채널은 각각 부가 "0" 채널에 대한 공동 저장소로부터, 및 채널 상의 층 상에 위치하는, 부가 "1" 채널에 대한 별개의 공동 저장소로부터 별개의 바이어스를 통해 공급받을 수 있다. 원하는 경우, 임의의 다른 유체 디자인이 사용될 수 있다. 부가 채널을 위한 샘플 크기는 칩의 한쪽면에서 나머지 다른 한쪽면까지 너비 약 100 nm 내지 약 10 ㎛, 높이 약 1 ㎛ 내지 약 50 ㎛, 및 길이 약 100 mm(1 cm 또는 1,000 ㎛)이다. S자형으로 연결된 채널은 연속하여 연결된 채널 개수에 의존하여 복수의 채널이 될 것이다. 나노포어의 직경은 약 2-20 nm, 예컨대, 약 2 내지 약 10 nm, 예를 들어, 약 2 내지 약 5 nm일 수 있다. 원하는 경우, 다른 직경도 사용될 수 있되, 단, 원하는 기능 및 성능을 제공하는 경우에 그러하다.
장치 (7502)는 또한 원하는 경우, 초기화 및 셀 검사 동안에 사용될 수 있다. 예를 들어, 셀 초기화 및 셀 검사 동안, 예상 전류(포어 크기에 비례하는 전류)가 확실하게 관찰될 수 있도록 하는 나노포어 품질에 대한 품질 관리(QC: Quality Control). 또한, DNA 존재에 대한 QC: 예상 전류(또는 본원에서 논의되는 바와 같이, 정전 용량 또는 임피던스, 또는 공진의 크기 또는 위상 변화)가 나노포어를 통해 이동하는 DNA(또는 중합체 등)의 특징을 확실하게 변화시킬 수 있도록 것(예컨대, 본원에서 논의되는 바와 같이, 전류, 또는 공진의 크기 또는 위상 변화 감소 예상). 추가로, 이는 나노포어 품질에 대하여 수행된 것과 유사한 회로 형성에 대한 QC를 위해서도 사용될 수 있다.
장치 (7502)는 또한 본원에서 앞서 기술된 바와 같이, DNA 부가를 위해서도 사용될 수 있으며, 여기서, 오리가미를 포함하는 DNA가 부가 챔버(또는 채널) 중 하나를 통해 도입되고 나면, 삽입이 검출될 때까지 전류가 셀에 인가될 수 있고, 탈블록 챔버 중의 변형된 DNA 말단은 확산되고, 이어서, 표면에 부착되고, 부가 챔버에 도입된 제한 효소는 오리가미를 절단하고, 이어서, 이는 완충제 유동을 통해 제거된다. 예를 들어, 본 개시내용은 DNA 길이가 적어도 1,000개의 뉴클레오티드 길이, 예컨대, 1,000-1,000,000개의 뉴클레오티드, 또는 예를 들어, 5,000 내지 20,000개의 뉴클레오티드 길이인 단일 또는 이중 가닥이고, 여기서, 뉴클레오티드의 서열이 2진 코드에 상응하는 것인 DNA 합성을 제공한다. 원하는 경우, 다른 DNA 길이도 사용될 수 있다.
또한, 본 개시내용은 단일 가닥 중 또는 코딩 가닥 중의 뉴클레오티드가 아데닌, 티민 및 시토신 뉴클레오티드로부터 선택되고, 예컨대, 아데닌 및 시토신 뉴클레오티드 또는 티민 및 시토신 뉴클레오티드로부터 선택되는 것인, DNA(또는 중합체)를 제공한다. 또한, DNA는 주로 비하이브리드화 뉴클레오티드로 구성될 수 있고, 이로써 단일 가닥 형태일 때 유의적인 2차 구조를 형성하지 않을 것이다. 또한, 뉴클레오티드가 적어도 95%, 예컨대, 99%, 예컨대, 100% 아데닌 및 시토신 뉴클레오티드인 DNA를 제공한다. 또한, 본 개시내용은 2진 코드를 포함하는 뉴클레오티드를 분리시키거나, 또는 중단시키기 위해, 예컨대, 1인 것 및 0인 것, 또는 1인 것 및 0인 것으로 구성된 그룹을 분리시키기 위해 부가된 뉴클레오티드 또는 뉴클레오티드의 서열을 포함하는 DNA로서, 이로써 연속된 1인 것 또는 0인 것은 더욱 쉽게 판독될 수 있는 것인 DNA를 제공한다. 본 개시내용은 또한 (a) 2진 코드의 각 비트가 단일 뉴클레오티드에 상응하고, 예컨대, 1 및 0은 각각 A 또는 C에 상응하거나; 또는 (b) 2진 코드의 각 비트가 1개 초과의 뉴클레오티드, 예컨대, 2, 3 또는 4개의 뉴클레오티드 시리즈, 예컨대, AAA 또는 CCC에 상응하는 것인 DNA를 제공한다. 추가로, DNA는 결정화될 수 있거나, 또는 예를 들어, US 8283165 B2(이는 보원에서 참조로 포함된다)에 기술된 바와 같이, 완충제 염(예컨대, 보레이트 완충제), 항산화제, 습윤제, 예컨대, 폴리올, 및 임의적으로 킬레이터 중 하나 이상의 것과 함께 건조된 형태로; 및/또는 핵산과 중합체 사이에 매트릭스로, 예컨대, 폴리(에틸렌 글리콜)-폴리(1-리신)(PEG-PLL) AB 타입 블록 공중합체로; 및/또는 상보적인 핵산 가닥 또는 DNA에 결합하는 단백질과 함께 제공될 수 있다.
또한, DNA(또는 중합체)는 식별 서열을 함유할 수 있거나, 또는 DNA는 PCR 증폭 서열을 함유하거나, 또는 DNA는 하나 이상의 보정 서열, 예컨대, 나노포어 기반 서열분석 장치를 보정하는 데, 예컨대, DNA가 나노포어를 통과하는 속도, 또는 나노포어를 통과하는 상이한 뉴클레오티드에 기인하여 정전 용량 또는 전류에 미치는 상대적인 효과를 측정하는 데 사용될 수 있는 공지된 뉴클레오티드 서열을 함유할 수 있다. 또한, DNA는 DNA를 나노포어 기반 장치 중의 나노포어 인근의 표면에 부착시킬 수 있는 말단 링커 기, 표면에 부착되어 있을 때, DNA 가닥이 나노포어에 도달할 수 있게 허용할 정도로 충분히 긴 스페이서 서열, 서열이 데이터, 코돈 또는 다른 정보를 코딩하는 것인 데이터 저장 서열, 및 임의적으로, DNA가 일단 합성되고 나면, 절단되고, 검색될 수 있게 하는 제한 서열을 함유할 수 있다.
도 7을 참조하면, 데이터가 저장되는 방식에 관한 포맷은 다양한 인자 및 디자인 기준에 기초하여 달라질 수 있다. 특히, "메모리 스트링"(또는 DNA 또는 중합체) (6550)은, 주어진 메모리 셀 중에서 메모리 스트링 (6550) 상에 기록된(또는 부가된) 개별 "비트"를 나타내는 일련의 타원형 구조 (7104)가 그 위에 존재하는 라인 (7102)으로서 제시될 수 있다. 일부 실시양태에서, 비트 (7104)는 줄줄이 기록되어 "저장 워드" (7112)를 구축할 수 있다. 첫 번째 예인 데이터 포맷 (7110)은 저장 워드 (7112)에 대한 3가지 성분, 어드레스 섹션 (7106), 데이터 섹션 (7108), 및 오류 체킹 섹션 (7110)을 나타낸다. 어드레스 섹션 (7106)은 원하는 데이터를 배치하기 위해 메모리 시스템에 의해 사용되는 표지 또는 포인터이다. 컴퓨터 메모리 버스 상의 하드웨어 어드레스 라인이 고유 메모리 위치를 어드레싱하는 종래 반도체 메모리 저장과 달리, 본 개시내용의 메모리 칩 및 시스템은 어드레스(또는 표지)가 저장되고, 검색하고자 하는 데이터가 위치하는 곳을 나타내는 데이터의 일부가 되도록 한다. 도 7에 제시된 예에서, 어드레스는 데이터 뿐만 아니라, 오류 체킹 데이터, 예컨대, 패리티, 검사용 합계, 오류 정정 코드(ECC: error correction code), 순환 중복 검사(CRC: cyclic redundancy check), 또는 임의의 다른 형태의 오류 체킹 및/또는 암호화 정보를 비롯한 보안 정보 인근에, 또는 그와 인접하게 위치한다. 저장 워드 (7112)에서, 각 성분인 어드레스 (7106), 데이터 (7108), 오류 체킹 (7110)은 메모리 스트링에서 서로 그 뒤에 위치한다. 예컨대, 어드레스 = 32 비트, 데이터 = 16 비트, 오류 체크 = 8 비트와 같이, 각 성분의 길이(비트 개수)는 공지되어 있는 바, 각 저장 워드 (7112) 및 그의 성분은 비트 개수를 계수함으로써 측정될 수 있다.
또 다른 예인 데이터 포맷 (7120)은 3가지 동일한 성분, 어드레스 섹션 (7106), 데이터 섹션 (7108), 및 오류 체킹 섹션 (7110)을 나타낸다. 그러나, 각 섹션들 사이에 번호 (7122), (7124), (7126)으로 각각 제시된 "특수 비트(들) 또는 서열" 섹션 S1, S2, S3이 존재한다. 이들 특수 비트 S1, S2, S3은 무슨 섹션이 다음에 오게 되는지를 나타내는 미리 결정된 비트 또는 코드 시리즈일 수 있고, 예컨대, 예컨대, 1001001001은 어드레스가 다음에 온다는 것을 나타낼 수 있는 반면, 10101010은 데이터가 다음에 온다는 것을 나타낼 수 있고, 1100110011은 다음이 오류 체킹 섹션임을 나타낼 수 있다. 일부 실시양태에서, 특수 비트는 예컨대, 덤벨, 플라워, 또는 나노포어를 통과할 때, 쉽게 정의될 수 있는 다른 "큰" 분자 구조와 같은, 스트링에 부착되어 있는 상이한 분자 비트 또는 비트 구조일 수 있다. 이는 큰 대신, 본원 상기에서 논의된 바와 같이, 1 비트 및 0 비트와는 다른 정전 용량 또는 공진의 고유 변화를 제공하는 다른 분자적 특성을 가질 수 있다.
또 다른 예인 데이터 포맷 (7130)은 어드레스 성분 없이 오직 데이터 성분 (7140), 및 오류 체킹 섹션 (7110)을 나타낸다. 이러한 구조에서, 스트링은 이하 논의되는 바와 같이, 어드레스 성분은 홀딩하지 않고, 오직 "데이터" 성분만을 홀딩하며, 이는 다른 스트링에 저장될 수 있다. 상기 예에서, 번호 (7132), (7134), (7136)으로 각각 제시된 특수 비트 S1, S2, S3 또한 존재한다. 예 (7120)와 유사하게, 상기 특수 비트 S1, S2, S3은 데이터 섹션 사이의 분리(예컨대, 데이터 스트링 또는 데이터 섹션의 시작 또는 끝)를 나타내고, 오류 체킹 섹션이 다음으로 이어지는 시점을 나타내는 미리 결정된 비트 또는 코드 시리즈일 수 있거나, 또는 본원 상기에서 논의된 바와 같이, 나노포어를 통과할 때, 쉽게 정의될 수 있는(또는 확인가능한), 스트링에 부착되어 있는 상이한 분자 비트 또는 비트 구조일 수 있다.
도 8을 참조하면, 각각이 각 셀과 연관된 샘플 메모리 스트링 (7210)-(7216)과 함께, 메모리 셀 (7202)-(7208)(셀1 내지 셀N)의 단일 행으로 제시되어 있다. 각 메모리 셀이 단일 비트의 정보(1 또는 0)을 저장하는 대신, 본 개시내용의 각 메모리 셀은 상당량의 데이터(즉, 데이터의 "스트링" 또는 "데이터 스트링" 또는 "메모리 스트링")를 저장할 수 있기 때문에, 본 개시내용의 메모리 시스템은 종래 반도체 메모리와는 유의적으로 상이하다. 따라서, 종래 반도체 메모리가 2D 어레이로 보여진다면, 본 메모리 시스템은, 메모리 셀 어레이 중의 각 메모리 셀 위치가 상당한 저장 깊이를 가지고 있는 3D 어레이로 보여질 수 있다. 이는 데이터를 저장하고, 데이터를 검색하는 방법에 대하여 광범위한 옵션을 제공한다.
도 8에 제시된 예의 경우, 각 셀은 도 7의 예 (7110)에서 논의된 것과 유사한, 선형의 독립형 정보 스트링(저장 워드)을 저장할 수 있다. 상기 경우에서, 각 저장 워드는 메모리 스트링을 따라 다른 저장 워드 위에(또는 그와 연속하여) 인접하게 저장된다. 또한, 상기 행에서 각각의 셀 (7202)-(7208)은 상기 구조를 복제하고, 이는 복수의 행에 대해 반복될 수 있다(제시되지 않음).
도 9를 참조하면, 일부 실시양태에서, 일부 셀은 오직 어드레스 정보만을 저장할 수 있고, 일부 셀은 오직 데이터 정보만을 저장할 수 있다. 상기 경우에서, 각 행은 하나의 셀, 예컨대, 어드레스 또는 포인터의 메모리 스트링 (7302)을 갖는 셀 1 (7310)을 가질 수 있고, 행의 나머지 부분, 예컨대, 셀2-셀N, 각각 (7310)-(7316)은 각각 데이터 (7304)-(7308)의 상응하는 스트링을 갖는다. 상기 경우에서, 어드레스 또는 포인터는 데이터가 메모리 칩 상에 저장된 위치를 나타내는 값, 예컨대, 상기 어드레스에 상응하는 데이터가 3행 및 8열에 위치하는, 메모리 스트링 상의 50번째 데이터 블록에 상주한다는 것을 의미하는 3행, 8열, 엔트리 50과 같이, 예컨대, 행, 열 및 엔트리 번호를 가지게 될 것이다. 이는 어드레스가 물리적으로 데이터 다음에 위치하는 것으로부터 효과적으로 분리시키며, 이는 저장에 유연성을 제공할 수 있다. 또한, 각 스트링은 스트링 상에 저장된 정보 확인을 위해 하나 이상의 오류 체킹 또는 보안 성분을 가질 수 있다. 이는 어레이 중의 각 행에 대해 반복될 수 있다.
도 10을 참조하면, 정보를 주어진 메모리 스트링 상에 인접하게(또는 연속하여) 저장하는 대신, 데이터는 메모리 셀 어레이에 병렬로(예컨대, 복수의 메모리 스트링 간에 병렬로) 저장될 수 있다. 예를 들어, 저장 워드 저장시, 종래 반도체 메모리 작업 방식과 유사하게, 어레이 전역에 걸쳐 저장하되, 3D 깊이에 기인하여, 매번 미리 결정된 메모리 스트링 그룹 상에 병렬로 또 다른 저장 워드를 "푸싱"하며(저장하며) 재차 반복적으로 저장 작업이 수행될 수 있도록 하면서, 단일 저장 작동으로 더욱 빠르게 저장될 수 있다. 상기 포맷은 또한 (일단 배치되고 나면) 주어진 저장 워드를 빠르게 동시에 검색할 수 있다. 상기 경우에서, 특정 셀 (7402)은 병렬로 어드레스/포인터를 저장하는 것으로 할당될 수 있고, 특정 셀 (7204)는 병렬로 데이터를 저장하는 것으로 할당될 수 있고, 특정 셀 (7406)은 병렬로 오류 체킹 및 보안 데이터를 저장하는 것으로 할당될 수 있다. 예를 들어, (한 스트링 상에 연속하여 저장된) 도 8에 제시된 메모리 스트링 (7210) 상에 저장된 저장 워드 ("어드레스, 데이터, 오류 체킹")는 어드레스1, 데이터1, 및 오류 체크1을 가지고, 복수의 셀(1-N, N+1 내지 M, 및 M+1 내지 P)에 걸쳐 병렬로 저장되는 저장 워드 (7410)로 제시된 바와 같이 저장될 수 있다. 유사하게, 저장 워드 (7412)의 경우, (스트링 상의 저장 방향에 의존하여 그 아래 또는 그 위에) 저장 워드 (7410)와 함께 병렬로 동일한 스트링에 걸쳐 적층될 것이다. 일부 실시양태에서, 데이터는 2차원으로 병렬로 (예컨대, 주어진 층 또는 깊이 수준에서 2D 어레이 또는 행 및 열로 구성된 매트릭스에 걸쳐) 저장될 수 있고, 이로써 저장된 정보의 층상 2D 어레이가 생성될 수 있고, 예컨대, 다층 2D 이미지 포착 데이터가 저장될 수 있으며, 단, 예외적으로 2D 이미지는 실시간으로 한 번에 동시에 저장될 수 있으며, 각 2D 스냅샷은 어레이에서 이전 스냅샷 위에 단일 층 중의 셀 어레이에 저장될 수 있다.
상기 언급된 특허 출원에서도 또한 논의된 바와 같이, 판독되는 데이터를 나타내는 2 및 4 비트(또는 염기)를 사용하는 DNA가 본원에 기술되었지만, 원한다면 데이터 저장 중합체(또는 메모리 스트링)에 대하여 임의 개수의 "비트"(또는 단량체 또는 염기)가 사용될 수 있지만, 단, 셀 정전 용량 또는 임피던스(및 상응하는 공진 주파수, 또는 주파수 응답) 변화가 각각의 나머지 다른 비트로부터 식별가능한 각 비트에 대한 출력 크기 및/또는 위상을 생성하는 데 충분하다면 그러하다. 상기 정전 용량(또는 임피던스) 변화는 염기의 물리적 분자 크기(예컨대, 직경)를 변화시킴으로써 달성될 수 있지만, 원한다면, 염기가 나노포어를 통과할 때, 셀의 고유한 정전 용량(또는 임피던스) 값을 생성하는 염기의 임의의 특성이 사용될 수 있다. 예를 들어, 상이한 유전체성 특성, 상이한 이온성(또는 전하) 특성, 및/또는 상이한 양자 기계적/전기적 특성을 갖는 염기는 그가 원하는 기능적 요건 및 성능 요건을 충족시킨다면, 사용될 수 있다.
상기 언급된 특허 출원에서도 또한 논의된 바와 같이, 비트는 2진 비트일 수 있지만; 본 개시내용은 본원에 기술된 바와 같이, 메모리(또는 중합체) 스트링(또는 가닥 또는 스틱)이 2 초과의 상이한 값을 기록(또는 부가)할 수 있도록 하기 때문에, 임의의 염기 넘버링 체계로 제한되지 않는다. 상기 경우에서, 셀 디자인은 그에 따라 조정될 것이다. 예를 들어, 염기-4 시스템의 경우(예컨대, DNA 기반 시스템에 대해 GCAT), 본원에 기술된 바와 같이, 4 부가 챔버 및 단일 탈블록 챔버가 존재할 것이다. 이는 2 초과, 예컨대, 3, 4, 5, 6, 7, 8, 9, 10(10진법), 또는 그 초과, 최대 N인 임의의 염기 넘버 체계에 대해 확장될 수 있다. 여기서, N 부가 챔버 및 1 탈블록 챔버가 존재하게 될 것이다. 유일의 제한은 도 11-12로 본원에서 더 논의되는 바와 같이, 메모리 스트링(또는 DNA 또는 중합체)이 모든 부가 챔버에 도달할 수 있도록 챔버가 배향되어 있어야 한다는 점이 될 것이다.
상기 언급된 특허 출원에서도 또한 논의된 바와 같이, 상기 언급된 특허 출원에서 도 26은 또한 공동 저장 또는 탈블록 챔버를 공유하는 4개의 부가 챔버가 존재하고, 중합체는 4개의 각 챔버로의 접근이 이루어지는 지점(9)에 테더링되어 있는 것을 보여주는 상면도를 도시한 것이다. 상기 레이아웃의 단면도(측면도)는 상기 언급된 특허 출원의 도 24 및 25에 도시된 것과 같을 것이며, 하전된 중합체는 전기 제어 층(상기 언급된 특허 출원의 도 24에서 (1))에서 전극 작동에 의해 4개의 각 부가 챔버 내로 이동될 수 있다.
더욱 구체적으로, 도 11을 참조하면, 한 줄의 챔버의 측면도, 및 챔버의 정사각형 기하학적 형태 구성의 상면도인 2개의 4 부가 챔버 메모리 셀이 제시되어 있다. 상기 두 구성에서, 메모리 스트링 (6550)은 탈블록(DB: deblock) 챔버에 상주하고, 4개의 부가 또는 "부가" 챔버에 진입할 수 있다. 4개의 부가 챔버는 중합체 메모리 스트링 (6550)에 부가되는 각각 고유한 화학적 구성물(또는 단량체) 또는 코드를 갖는다. 이는 4개의 (4) 고유 코드로서 간주될 수 있고, 이는 2진법으로는 00, 01, 10, 11(또는 10진법으로는 0 내지 3)이 될 것이다. 4개 코드는 또한 본원에서 및 상기 언급된 특허 출원에서 논의된 바와 같이, DNA의 4개 염기, 즉, GCAT가 될 것이다. 상기 구성을 통해 단일 챔버 부가 반응으로 정보 또는 데이터를 벌크 기록(다중 비트 기록)할 수 있게 되고, 이는 각 기록 사이클(또는 부가 반응) 동안 단일 비크 기록에 비하여 데이터의 저장 밀도, 및 데이터가 저장될 수 있는 속도를 증가시킨다. 본원에서 상세하게 기술되는 바와 같이, 주어진 메모리 셀에서 고유 코드(또는 화학적 아이템 또는 구성물)를 제공하는 임의 개수의 고유한 부가 챔버에 대해 수행될 수 있고, 유일한 제한 요소는 메모리 스트링(또는 중합체)에 부가되거나, 또는 기록될 수 있고, 식별(또는 판독)될 수 있는 고유한 화학적 아이템 또는 구성물의 개수이다.
특히, 도 11은 메모리 셀 중의 4 부가 챔버를 보여주는 것이다: 2 비트 2진법 기록(00 내지 11) 또는 임의의 4개의 상이한 (고유) 코드 또는 화학적 아이템(예컨대, G,C,A,T(DNA 염기), 또는 꽃모양, 별표 표시, 덤벨 등)으로 이루어진 세트. 일부 다른 특징으로는 DNA(또는 다른 중합체 "메모리 스트링")가 비드 또는 오리가미에, 또는 (충분히 길다면) 탈블록(DB) 챔버의 바닥(또는 벽)에 부착되고; 단일 부가 챔버 반응으로 정보/데이터, 예컨대, 코드의 벌크 기록 또는 다중 비트 기록을 가능하게 하고; 주어진 메모리 셀에서 임의 개수의 고유한 부가 챔버에 대해 수행될 수 있고, 메모리 스트링에 부가 또는 기록될 수 있고, 확인(판독)될 수 있는 고유한 화학적 아이템 또는 구성물(또는 단량체)의 개수에 의해서만 제한을 받는다는 것을 포함한다.
도 12를 참조하면, 일부 실시양태에서, 예컨대, 상기 언급된 특허 출원에 제시되고, 기술된 구성(또는 동일한 결과를 달성하는 임의의 다른 구성)과 같은, 다양한 다중 비트 기록 구성을 이용하는 것을 사용하여 N-챔버 메모리 셀 어레이 또는 복수의 N-챔버 메모리 셀을 생성하여 추가로 증강된 데이터 저장 밀도를 제공할 수 있다. 특히, 셀당 N 부가 챔버를 갖는 M 메모리 셀을 통해 각 셀에 대해 메모리 스트링을 통해 병렬로 기록된, M개의 자릿수를 갖는 베이스-N 저장 "워드"를 생성할 수 있으며, 여기서, "워드"는 0 내지 (N^M)-1의 값을 갖게 될 것이다. 또한, 단일 메모리 셀 또는 스트링은 단일 메모리 셀 또는 스트링에 기록된, 메모리 스트링의 길이를 따라(워드 값 0 내지 (N^M)-1) M개의 자릿수 또는 코드를 갖는 베이스-N "워드"를 생성한다.
또한, 상기 경우에서, 셀(셀1-셀M)은 일부 실시양태에서, 각 셀이 동일한 N개의 고유 코드를 갖는 것으로 모두 동일할 수 있다. 도 12는 여러 상이한 값의 N(셀당 고유한 부가 챔버의 개수)에 대한 예를 보여주는 것이다. 특히, N=4인 경우, 각 셀은 각각의 상응하는 메모리 스트링에 저장될 수 있는 4개의 고유한 값 또는 상태를 갖게 될 것이다(각 셀은 도 11에 제시된 것과 유사한 것이다). 유사하게, N=8인 경우, 각 셀은 각각의 상응하는 메모리 스트링에 저장될 수 있는 8개의 고유한 값 또는 상태를 갖게 될 것이다. 유사하게, N=10인 경우, 각 셀은 각각의 상응하는 메모리 스트링에 저장될 수 있는 10개의 고유한 값 또는 상태(또는 10진법)를 갖게 될 것이다. 유사하게, N=16인 경우, 각 셀은 각각의 상응하는 메모리 스트링에 저장될 수 있는 16개의 고유한 값 또는 상태(또는 16진법)를 갖게 될 것이다. 또한, 도 7-10과 함께 본원에서 논의된 비트 기록 구성 및 접근법들은 각각 단일 "비트" 셀 대신 다중 비트 메모리 셀(2 초과의 부가 챔버)을 이용하여 수행될 수 있다. 상기 경우에서, 메모리 스트링 (7102)를 따라 있는 각각의 "비트" 타원형 (7104)(도 7)은 사용된 메모리 셀에서 고유한 화학적 구성물을 갖는 부가 챔버의 개수에 상응하는 복수의 비트 또는 고유 코드를 나타낼 수 있다. 그 결과, 본 개시내용의 다중 비트 기록 접근법을 이용하여 고밀도 데이터 저장이 달성된다.
또한, 도 12는 (셀당 1개의 탈블록 챔버(DB) 및) 셀당 N개의 부가 챔버를 갖는 M 메모리 셀을 보여주는 것으로서; N 부가 챔버는 N개의 상이한(또는 고유한) 부가 상태 또는 화학적 구성물에 상응하고; 각 셀(또는 상응하는 메모리 스트링)은 베이스-N "자릿수"(또는 비트 또는 바이트)를 생성하는 데 사용될 수 있고; M 셀 그룹은 다중 메모리 셀 또는 스트링을 통해 병렬로 기록된, M개의 자릿수를 갖는 (워드 값 0 내지 (N^M)-1) 베이스-N "워드"를 생성한다. 또한, 단일 메모리 셀 또는 스트링은 단일 메모리 셀 또는 스트링에 기록된, 메모리 스트링 길이를 따라 (워드 값 0 내지 (N^M)-1) M개의 자릿수 또는 코드를 갖는 베이스-N "워드"를 생성한다.
일부 측면 또는 실시양태에서, 본 개시내용은, 적어도 2개의 부가 챔버 및 "탈블록"/"탈보호" 챔버를 포함하는 적어도 3개의 챔버를 갖는 메모리 셀로서, 각 부가 챔버는 중합체가 부가 챔버로 진입하고, 그를 빠져 나갈 수 있도록 배열된 나노포어를 갖고, 각 부가 챔버는 중합체가 각 부가 챔버에 진입하였을 때, 고유 코드를 중합체에 부가하도록 배열되어 있고, "탈블록" 챔버는 중합체가 각 부가 챔버에 진입하였을 때, 중합체가 코드를 받을 수 있도록 배열되어 있는 것인 "메모리 셀"을 제공하는 단계; 및 중합체를 "탈블록" 챔버로부터 나노포어를 통과하여 부가 챔버로 연속하여 스티어링하여 미리 결정된 디지털 데이터 패턴에 기초하여 코드를 중합체에 부가함으로써 중합체 상에 디지털 데이터 패턴을 생성하는 단계를 포함하는, 나노포어 기반 장치 중 중합체 상에 데이터를 저장하기 위한 방법을 제공한다.
일부 측면 또는 실시양태에서, 본 발명은 나노포어 중합체 메모리 장치를 제공하는 단계로서, 장치는 적어도 2개의 부가 챔버를 포함하는 적어도 하나의 메모리 셀을 갖고, 각 부가 챔버는 중합체가 각 부가 챔버에 진입하였을 때, 고유 코드를 중합체에 부가하도록 배열되어 있고, 데이터는 고유 코드 번호에 상응하는 다수의 데이터 상태를 갖는 일련의 코드를 포함하는 것인 단계; 및 중합체를 나노포어를 통과하여 부가 챔버로 연속하여 스티어링하여 미리 결정된 디지털 데이터 패턴에 기초하여 코드를 중합체에 부가함으로써 중합체 상에 디지털 데이터 패턴을 생성하는 단계를 포함하는, 중합체를 사용하여 데이터를 저장하는 방법을 제공한다.
일부 실시양태에서, 각 메모리 셀에 대한 고유 코드 번호는 2 초과의 임의의 정수일 수 있다. 일부 실시양태에서, 각 메모리 셀에 대한 고유 코드 번호는 2진수일 수 있다. 일부 실시양태에서, 각 메모리 셀에 대한 고유 코드 번호는 2 초과의 2진수, 예컨대, 4, 8, 16, 32, 64, 128, 256, 512, 1024, 2048, 4096, 8192, 16384, 32768, 또는 65536, 또는 그 초과일 수 있다. 일부 실시양태에서, 각 코드는 워드 내 자릿수를 나타내고, 자릿수는 고유 코드 번호에 기초한 베이스-N을 갖고, 워드는 자릿수에 기초한 길이 M을 가질 수 있다. 일부 실시양태에서, 코드는 다중 2진 디지털 코드를 나타낸다.
또한, 일부 실시양태에서, 각 코드는 워드 내 자릿수를 나타내고, 자릿수는 고유 코드 번호에 기초한 베이스-N을 갖고, 워드는 자릿수에 기초한 길이 M을 가질 수 있다. 일부 실시양태에서, 본 개시내용의 나노포어 메모리 장치는 장치 내에 하나 이상의 메모리 셀을 포함할 수 있다. 또한, 원하는 경우, 메모리 스트링(또는 중합체)에 기록된 고유 코드를 판독하는 데 임의의 기술이 사용될 수 있다.
한 메모리 셀에 대하여 2개 초과의 부가 챔버가 사용되는 경우, 도 1에 제시된 셀은 2개 초과의 부가 챔버를 갖는 셀로 대체될 것이다. 상기 경우에, 상응하는 입력 및 출력 전압 라인은 추가의 부가 챔버를 수용하기 위해 적절히 변경될 것이다. 상기 경우에, 당업자가 이해하는 바와 같이, 공진기 개수 또는 공진 주파수는 공진기 디자인 구성에 기초하여 적절히 증가될 수 있다. 당업자가 이해하는 바와 같이, 부가 챔버 개수가 2개 초과로 증가할 경우에는 본원에서(또는 상기 언급된 특허 출원에서) 논의된 바와 같이 실시양태 중 임의의 것에 맞게 적절히 상응하여 변경될 수 있다.
본원에서 사용되는 바, "데이터"라는 용어는 메모리에 저장될 수 있는, 어드레스(또는 라벨 또는 포인터, 물리적 또는 가상의 것 포함)을 나타내는 데이터, 임의 유형의 기계 코드(제한하는 것은 아니지만, 객체 코드, 실행가능한 코드 등 포함), 오류 체킹, 암호, 라이브러리, 데이터베이스, 스택 등을 비롯한, 모든 형태의 데이터를 포함한다. 특정 예에서, 예컨대, 도 7-10(또는 문맥이 암시하는 바와 같이 다른 곳에서도), "데이터"라는 용어는 "어드레스," 또는 "오류 체킹"과는 별도로 제시 또는 기술될 수 있다. 상기 경우에서, 이들 용어는 단지 예시 목적으로 상이한 형태의 데이터를 제시하기 위해 사용될 수 있다.
본원 상기에서 논의된 바와 같이, DNA(또는 중합체) 메모리 스트링이 나노포어를 통과할 때, DNA 이동 속도(또는 전달 속도, 또는 속도)는 인가된 전기장, 나노포어에 접근하는 DNA 스트링의 각도, 나노포어의 기하학적 형태(원뿔형, 원통형 등), 스트링 직경 대비 나노포어의 직경 (이는 그의 길이에 따라 달라질 수 있다), 스트링 중의 얽힘 또는 랩핑 또는 코일의 양, 속도가 스트링의 길이에 따라 달라지는 방식, 유체 역학적 효과, 챔버 벽과의 마찰/인력/결합, 속도 효과, 유체내 음파 및 다른 인자를 포함하나, 이에 제한되지 않는 다수의 인자에 기초하여 달라질 수 있다. 따라서, DNA(또는 중합체) 메모리 스트링에 저장된 데이터를 정확하게, 반복가능하게 및 신뢰할 수 있게 판독할 수 있는 능력을 제공하기 위해서는 데이터 비트 레이트에 상응하는 일관된 미리 결정된 이동 속도를 갖는 것이 바람직할 수 있다.
또한 본원에서 논의된 바와 같이, 상단 및 하단 전극에 DC 스티어링 전압 Vst(또는 V인)를 인가하여 DNA를 나노포어를 통해 하나의 유체 충전된 챔버로부터 또 다른 챔버로 이동 또는 스티어링시킬 수 있다. 이 또한 논의된 바와 같이, 나노포어를 통한 DNA의 DNA 이동 시간(또는 속도(rate) 또는 스피드 또는 속도(velocity))은 AC 측정값 또는 민감도에는 영향을 주지 않으면서 Vst의 DC 성분의 크기 및 극성을 조정함으로써 어느 시점에서든 조정되거나, 또는 중단될 수 있다.
도 13을 참조하면, 비트 레이트 제어(BRC: Bit Rate Control) 로직 (9700)은 본 개시내용의 실시양태에 따라, 원하는 일관된 데이터 비트 레이트를 수득하기 위해 DNA 스티어링 전압 Vst(및 이로써 DNA의 이동 속도)를 조정 또는 구동시키는 폐쇄형 루프 피드백 제어 시스템 또는 서보 제어장치를 제공하는 데 사용될 수 있다. 일부 실시양태에서, BRC 로직 (9700)은 판독/기록 메모리 제어장치 (6802)(도 4)의 일부분일 수 있고/거나, 기록/Vst 제어 로직 (6804)의 일부분일 수 있다.
특히, 데이터 비트 사이의 미리 결정된 원하는(또는 참조 또는 세트 포인트) 최소 평균 시간 DTref(또는 평균 비트 갭 시간, 또는 평균 비트 갭, 또는 평균 비트 스페이싱, 또는 평균 비트 레이트), 예컨대, 1 마이크로초/비트가 BRC 로직 (9700)에 제공된다. DTref 데이터 값은 제어장치 (6802)(도 4)의 메모리에 저장된, 또는 또 다른 소스, 예컨대, 원격 서버 또는 또 다른 제어장치 또는 컴퓨터로부터의 명령어로부터 수신 또는 검색된 디폴트 파라미터일 수 있고, 정적 값일 수 있거나, 또는 시간 경과에 따라 변경될 수 있다. 원하는 경우, 다른 DTref 값도 사용될 수 있다.
BRC 로직 (9700)은 또한, 라인 (6860) 상에서 판독 제어 로직 (6850)(도 4)으로부터 제공될 수 있는, 나노포어를 통과하는 DNA(또는 중합체) 메모리 스트링에 저장된 데이터를 나타내는 데이터 비트로서, 실시간으로 판독된 것을 수신한다. 실시간 데이터 비트는 DT 산출 로직 (9708)으로 제공되고, 이는 판독 CNTRL 로직으로부터 수신된 데이터 비트 사이의 실제 실시간 평균(average)(또는 평균(mean)) 시간 DTact를 결정한다. 기록된 비트는 코딩(또는 인코딩)될 수 있고, 연속 1의 최소 개수 및 최대 개수, 또는 공지된 "실행 길이 제한"(또는 RLL(Run Length Limited)) 코딩이 존재하게 된다 (예컨대, RLL 2,7, 이는 연속 1의 최소 개수는 2개이고, 최대 개수는 7이라는 것을 의미한다). 원하는 경우, 다른 비트 코딩 접근법 및 값도 사용될 수 있다.
DTref 및 DTact의 값이 비교기 (9704)(또는 합산기 또는 합산 접합부)에 제공되고, 이는 두 데이터 신호 사이의 차(DTref-DTact)를 산출하고, 참조 비트 갭 시간 DTref와 실제 비트 갭 시간 DTact 사이의 오류(또는 차)를 나타내는 비트 갭 오류(또는 비트 레이트 오류 또는 차) 신호 DTerr를 제공한다. 이어서, 비트 갭 오류 DTerr은 동적 제어 로직(Dynamic Control Logic)(9710), 예컨대, 비례-적분(또는 P-I: proportional-integral) 제어장치(K/S)로 제공되고, 여기서, 1/S는 라플라스 변환(Laplace transform) 또는 주파수 공간에서 적분기를 나타내고, 이는, 평균 비트 갭 오류 신호 DTerr이 0이 되도록(또는 0쪽으로 진행되도록) 하기 위해 DNA의 스피드를 변경시키는 데 필요한 DNA 스티어링 전압 신호 Vst를 나타내는 디지털 신호 Vst-아웃을 제공한다. 스티어링 전압은 오류 신호 DTerr이 0이 될 때까지 계속해서 점점 증가 또는 감소될 것이며, 이는 원하는 평균 갭 시간(또는 비트 레이트)에 이르게 되면, 오류 DTerr이 0이 아닌 값이 될 때까지(즉, DNA 이동 속도가 변할 때까지) 이 지점에서 스티어링 전압을 상기 수준으로 유지시킬 것이며, 이로써 실시간 폐쇄형 루프 서보 제어를 제공한다는 것을 의미한다.
출력 신호 Vst-아웃은 프로세서 (8610)(도 4)에 제공되어, 각각 명명화된 유동 챔버에 상응하는 적절한 부가 "0," 부가 "1," 및 "탈블록"(또는 "탈보호") 라인에 인가되는 전압을 결정할 수 있거나, 나노포어를 통과하는 원하는 DNA(또는 중합체) 속도를 제공할 수 있거나, 또는 본원에 기술된 기능 및 성능을 제공할 수 있다. 일부 실시양태에서, Vst-아웃은 또한 주어진 방향으로 DC 스티어링 전압을 조정하기 위해 현 Vst 스티어링 전압에 가산되는(또는 그로부터 감산되는) 증분식 스티어링 전압 신호일 수 있다.
원하는 경우, 예컨대, 비례, 비례-적분-미분(P-I-D: proportional-integral-derivative), 저주파 통과(LP: low pass), 고주파 통과(HP: high pass), 대역 통과(BP: bandpass), 2차(quadratic, 2nd order), 선형, 비선형, 앞섬/뒤짐(lead/lag), 다차, 또는 원하는 기능 및 성능을 제공하는 임의의 다른 형태의 제어 로직과 같은 임의의 다른 유형의 제어 전달 함수(들)가 동적 제어 로직 (9710)을 위해 사용될 수 있다. 또한, 일부 실시양태에서, 원하는 원하는 전체 동적 제어 시스템 성능 및 안정성 응답을 제공하기 위해, 동적 제어 로직의 일부가 루프의 피드백 부분에, 즉, DTact Calc. 로직 (9708)의 경로에 (비교기 (9704)의 "-" 측에) 및/또는 참조 경로에, 즉, DTref가 비교기에 진입하는 비교기 (9704) 앞에 (비교기 (9704)의 "+" 측에) 배치될 수 있다. 또한, 동적 제어 로직 (9710) 및/또는 DTact Calc. 로직 (9708)은 소프트웨어, 하드웨어 또는 펌웨어에서 디지털 방식으로 실행될 수 있고/거나, (부분적으로 또는 전체적으로) 아날로그 구성요소를 사용하여 실행될 수 있다.
또한, BRC 로직 (9700)은 나노포어(또는 나노채널)를 통과하는 DNA(또는 중합체) 메모리 스트링의 속도를 제어할 수 있고, 실시간으로 메모리 스트링으로부터 상응하는 비트의 데이터를 판독할 수 있는 임의 유형의 기록/판독 메모리 제어장치와 함께 사용될 수 있다. 또한, 예컨대, (나노포어 길이를 따라 진행되는) 종축 또는 (나노포어 직경을 가로지르는) 횡축, AC 기반 또는 DC 기반, 이온 전류 기반, 임피던스 기반, 정전 용량 기반, 또는 메모리 스트링 비트를 판독하는 임의의 다른 기술과 같은, 임의 유형의 판독 기술이 사용될 수 있다.
동적 제어 로직 (9710) 및/또는 DTact Calc. 로직 (9708)을 위한 파라미터 및 계수는 실시간으로 최적화되고/거나, 공지된 제어 최적화 로직 및/또는 기계 학습 기술 및 분류기, 예컨대, 서포트 벡터 머신(SVM: support vector machine), 신경망, 의사 결정 트리 분류기, 로지스틱 회귀, 랜덤 포레스트, 또는 본 개시내용의 함수를 수행하는 임의의 다른 기계 학습 또는 분류 기술을 사용하여 시간이 경과함에 따라 학습될 수 있다. 유사하게, DTref에 대한 값도 최적화되고/거나, 비트 레이트 제어 로직 및/또는 판독/기록 메모리 제어장치 (6802)(도 4)의 일부로서 실행될 수 있는 유사한 기계 학습 기술을 사용하여 시간이 경과함에 따라 학습될 수 있다.
또한, 평균 비트 레이트 참조 값 또는 세트 포인트(또는 표적 비트 레이트 또는 DTref)는 다양한 인자에 기초하여 시간이 경과함에 따라 및 조건에 따라 달라질 수 있다. 예를 들어, 비트 레이트 참조는 시스템이 중합체 상에 데이터를 기록할 때의 제1 속도("기록" 비트 레이트), 및 시스템이 중합체 상에 저장된 데이터/코드를 판독할 때의 제2 속도("판독" 비트 레이트)일 수 있다. 또한, 원하는 비트 레이트 참조는 예컨대, 어떤 데이터가 메모리 스트링 상에 기록되는지에 관한 다양한 시스템 인자에 기초하여 (선형으로 또는 비선형적으로), 또는 스트링을 따라 데이터가 나노포어 기준으로 어느 위치에 존재하는지에 기초하여, 또는 본원에서 논의된 바와 같은 다양한 인자에 기초하여 달라질 수 있는 힘 역학에 기초하여 달라질 수 있다. 또한, 도 15 및 16에 제시된 것과 같이, 장치가 복수의 메모리 셀 또는 메모리 어레이를 포함할 때, 서보 제어장치는 원하는 성능 및 셀 특징에 의존하여 각각의 메모리 셀, 어레이, 칩 또는 장치에 대해 독립적으로, 또는 셀, 어레이, 칩 또는 장치로 이루어진 그룹 또는 집합물에 대해 비트 레이트를 동시에 제어할 수 있다.
또한, 나노포어 메모리 칩 (6700)(도 1) 또는 나노포어 중합체 메모리(NPM: nanopore polymer memory) 칩에 기록 및/또는 상기 칩으로부터 판독하는 데 필요한 유체는 유체 또는 시약을 첨가하거나, 또는 칩 (6700)으로부터 제거할 필요 없이, 제조시에 칩 내래 미리 로딩되고, 칩 내에 그대로 남아있을 수 있다. 따라서, 칩이 칩 내에 상주하는 유체를 가질 수 있지만, 칩은 독립형 "건식용" 메모리 저장 및/또는 검색 칩 또는 장치일 수 있다. 상기 경우, 칩 (6700)에, 또는 그로부터 유체 및/또는 시약을 제공하거나, 또는 그를 수용하기 위한 장치 (7502)(도 1)는 필요하지 않을 수도 있다. 또한, 판독/기록 메모리 제어장치 (6802)(도 4)는 나노포어 메모리 칩 (6700)의 일부분일 수 있다. 추가로, 나노포어 중합체 메모리(NPM) 칩 (6700) 및 판독/기록 제어장치 (6802)(도 4) 중 하나 이상의 것이 컴퓨터 시스템 (6870) 또는 메모리 서버 컴퓨터 또는 소통(데이터의 기록 및/또는 판독)을 위해 (유선 또는 무선) 네트워크에 연결될 수 있는 다른 컴퓨터 시스템 또는 장치에 통합될 수 있으며, 상기 중 임의의 것은 본원에서 본원 하기에서 추가로 논의되는 나노포어 중합체 메모리(NPM) 시스템 또는 서버 (7500)(도 1)로 지칭될 수 있다.
또한, 메모리 칩 (6700) 또는 NPM 서버 (7500)는 데이터 기록 및/또는 판독 장치 또는 시스템으로서 사용될 수 있다. 일부 실시양태에서, 이는 예컨대, 1회 기록 다회 판독형(WORM: write-once-read-many times) 메모리와 같이 데이터의 장기간 저장(또는 아카이벌 또는 백업 또는 "콜드 스토리지")을 위해 사용될 수 있으며, 여기서, 데이터는 본 개시내용의 기술 및/또는 장치를 이용하여 NPM 칩 또는 서버 (7500)에 매우 효율적으로 (칩당 높은 데이터 밀도로) 저장될 수 있고, 이어서, 필요시에 검색(또는 추출 또는 판독)될 수 있다. 메모리 칩 (6700) 또는 서버 (7500)는 또한 랜덤 액세스 메모리(RAM: random access memory)와 유사한, 임의의 메모리 셀 또는 위치에/그로부터 실시간으로 또는 어느 시점에서든 그에 기록되고/거나, 그로부터 판독될 수 있는 실시간 판독/기록 메모리로서 사용될 수 있지만, (전형적인 RAM과 달리) 메모리 셀 (6702)에 저장된 데이터는 NPM 칩 (6700) 또는 서버 (7500)로부터 전원이 제거되었을 때에도 손실(또는 삭제)되지 않을 것이다.
도 14를 참조하면, 본 개시내용의 NPM 칩 또는 서버 (7500)는 독립형 독립형 장치(또는 시스템 또는 서버)로서, 또는 네트워크 구성 또는 환경에서 데이터 메모리 저장 및/또는 검색 시스템 (9800) 또는 나노포어 중합체 메모리(NPM) 시스템의 일부로서 사용될 수 있다. 특히, (복수의 NPM 칩 (6700)을 함유할 수 있는) 하나 이상의 NPM 서버 (7500)는 라인 (9861)에 의해 표시된 바와 같이, 통신 네트워크 (9860) 상에서 디지털 데이터를 전송 및 수신함으로써 통신 네트워크 (9860), 예컨대, 로컬 영역 네트워크(LAN: local area network), 광역 네트워크(WAN: wide area network), 가상 사설 네트워크(VPN: virtual private network), 피어-투-피어(peer-to-peer) 네트워크, 또는 인터넷, 또는 월드 와이드 웹, 유선 또는 무선을 통해 각종 장치, 컴퓨터 및/또는 서버, 예컨대, 사용자 컴퓨터 (9834), NPM 포털 컴퓨터 (9836), 저장 데이터 서버 (9842), NPM 데이터 프로세싱 로직 서버 (9844), NPM 검색 데이터 서버 (9846)와 소통할 수 있다.
데이터 또는 로직 서버 (9842), (9844), (9846)는 본원에 기술된 함수를 실행하는 데 필요한 (저장 능력을 포함하는) 소프트웨어 또는 하드웨어를 포함하는 임의 유형의 컴퓨터 서버일 수 있다. 또한, 서버 (9842), (9844), (9846)(또는 그에 의해 실행되는 기능)는 네트워크 (9860) 상의 개별 서버에 개별적으로 또는 집단적으로 위치할 수 있거나, 또는 네트워크 (9860) 상의 한 NPM 서버 (7500)(또는 그 초과의 NPM 서버 (7500)) 내에 전체적으로 또는 부분적으로 위치할 수 있다. 추가로, NPM 서버 (7500)는 각각 네트워크 (9860)를 통해 서로, 또는 본원에 기술된 기능을 수행하는 데 필요한 임의의 네트워크 가능 장치 또는 로직과 소통할 수 있다. NPM 서버 (7500)는 대량의 디지털 데이터을 저장 및/또는 검색하기 위해 집단적으로 네트워크 기반(또는 클라우드 기반) 서버 "팜"을 형성할 수 있다.
일부 실시양태에서, 사용자 (9840)는 NPM 서버(들) (7500)에 원하는 사용자 데이터를 저장하기 위해 사용자 컴퓨터 (9834)와 소통할 수 있다. 특히, 사용자 컴퓨터 (9834)는 디스플레이(DSPLY), 네트워크 또는 웹 브라우저, 로컬 메모리 저장(Mem), 및 본원에서 추가로 논의되는 바와 같은, 본원에 기술된 기능을 수행할 수 있는 NPM 프로세싱 소프트웨어 애플리케이션(NPM Proc. App)을 갖는 범용 컴퓨터일 수 있다. 사용자 컴퓨터 (9834) 그 자체에 위치하는 로컬 디지털 메모리 저장 장치 이외에도, 사용자 컴퓨터 (9834)는 또한 USB 포트 또는 다른 포트를 통해 연결된 별도의 외부 저장 장치, 예컨대, 플래시 드라이브, 썸 드라이브(thumb drive), 하드 디스크 드라이브, CD ROM 드라이브, 서버, 또는 임의의 다른 외부 저장 장치 또는 성분과 접속하거나, 또는 그에 연결될 수 있다.
사용자 컴퓨터(또는 사용자 장치) (9834)는 본원에 기술된 기능을 수행할 수 있는 임의의 컴퓨터 기반 장치, 예컨대, 랩톱, 데스크톱, 태블릿, 모바일 장치, 스마트폰, e-리더, 또는 임의의 다른 컴퓨터 기반 장치일 수 있다. 일부 실시양태에서, NPM 서버(들) (7500)는 사용자 (9840) 데이터를 저장 및/또는 검색하기 위해 네트워크 (9860)를 통해 사용자 컴퓨터 (9834)와 직접 소통할 수 있다. 디지털 사용자 데이터는 이미지, 텍스트, 오디오, 비디오, 문서, 스프레드시트, 메타데이터, 어드레스 정보 등을 포함하나, 이에 제한되지 않는 모든 종류의 데이터를 포함할 수 있으며, 이는 사용자 컴퓨터/장치 (9834)에 의해 액세스될 수 있다.
또한, 사용자 컴퓨터/장치 (9834)는 또한 데이터, 이미지, 오디오/비디오, 문서 등의 저장을 위한, 장치 그 자체에 위치하는 로컬 디지털 저장 장치(또는 그에 직접 연결된 것, 예컨대, 하드 디스크, 썸 드라이브 등에 연결된 외부 USB)도 가질 수 있으며, 이는 사용자 컴퓨터/장치 (9834)에서 실행되는 NPM 프로세싱 App에 의해 액세스될 수 있다.
일부 실시양태에서, NPM 서버(들) (7500)는 사용자 데이터의 용이한 저장 및/또는 검색을 위하여 네트워크 (9860)를 통해 NPM 포털 컴퓨터 (9836)와 소통할 수 있다. NPM 포털 (9836)은 다중 사용자, 예컨대, 사용자 (9840)가 로그인하고, 사용자의 디지털 데이터 중 일부 또는 그들 모두를 저장, 검색, 이용 및/또는 리뷰할 수 있게 웹사이트(웹 사이트)를 실행하는 서버(서버)를 포함할 수 있다. 사용자 (9840)는 사용자의 개별 데이터의 개인 정보 보호를 위해 미리 설정된 사용자 이름 및 비밀번호 정보를 통해 안전하게 로그인할 수 있다. 일부 실시양태에서, 사용자의 저장된 데이터는 사용자 컴퓨터/장치 (9834)에 의해 액세스될 수 있는 웹사이트 상에 다중 포맷으로 디스플레이될 수 있다.
일부 실시양태에서, 사용자 (9840)는 사용자 컴퓨터 (9834)에서 사용자의 웹 브라우저를 통해 NPM 포털 웹 사이트에 로그인할 수 있고, 사용자 컴퓨터 (9834)가 현재 사용자 컴퓨터 (9834)의 로컬 메모리(Mem)에 있을 수 있는 특정 사용자 데이터를 예컨대, 백업 저장을 위해, 또는 다른 목적을 위해 NPM 서버(들) (7500)에 저장(또는 세이브)하도록 요청할 수 있다. 상기 경우, 요청된 사용자 데이터는 NPM 포털 웹 사이트를 통해 NPM 포털 컴퓨터 (9836)의 NPM 서버에 업로드될 수 있거나, 또는 NPM 서버(들) (7500)에 저장할 데이터를 저장할 임시 보관 장소로 저장 데이터 서버 (9842)에 업로드될 수 있다. 본 개시내용에 기술된 바와 같이, 일단 저장하고자 하는 데이터가 NPM 서버 또는 저장 데이터 서버 (9842)에 업로드되고 나면, NPM 포털 컴퓨터 (9836)는 NPM 서버(들) (7500)와 소통하여 NPM 서버(들) (7500)에 원하는 사용자 데이터를 저장할 수 있다(저장을 시작할 수 있다). NPM 포털 (9836)은 NPM 서버(들) (7500)에 데이터가 일시적으로 저장되는 서버 위치/어드레스 및 폴더 이름(예컨대, 저장 데이터 서버)을 제공할 수 있고, 이어서, NPM 서버(들) (7500)는 저장 프로세스를 시작할 수 있다. 일부 실시양태에서, 저장 데이터 서버 (9842)는 사용자가 데이터를 세이브하는 데 사용되는 원격 저장 서버 또는 메모리 장치일 수 있다. 상기 경우, 사용자는 사용자의 저장 데이터 서버 (9842)의 서버 위치/어드레스 및 폴더 이름을 제공할 것이다.
저장하고자 하는 데이터 양에 따라, NPM 서버(들) (7500)에 원하는 데이터 모두를 저장하는 시간은 순간적이지 않을 수 있다. 일단 데이터가 NPM 서버(들) (7500)에 성공적으로 저장되고 나면, 사용자는 데이터가 저장되었음을 나타내는 경고 또는 메시지(예컨대, 텍스트 또는 이메일 메시지)를 수신할 수 있다. 사용자는 또한 NPM 포털 (9836) 및/또는 NPM 서버(들) (7500)의 사용에 대하여 데이터 저장 서비스에 대한 전자 청구서 또는 청구서를 받을 수 있거나, 월별, 분기별 또는 연간 구독료 또는 주문형 사용 요금 (사용량 기준)을 지불할 수 있다. 사용자는 또한 포털 또는 웹사이트 또는 다른 방식을 통해 검색해야 하는 데이터에 대해 사용자가 선택할 수 있는 다양한 속성을 설정할 수 있다.
추후, 저장이 완료되고 난 후, 사용자 (9840)가 NPM 서버(들) (7500)에 저장된 데이터를 검색(또는 판독)하고자 할 때, 사용자 (9840)는 NPM 포털에 로그인하고, NPM 서버(들) (7500)로부터 데이터 검색을 요청할 수 있다. 상기 경우, NPM 포털 (9836)은 NPM 서버(들) (7500)와 소통하여 NPM 서버(들) (7500)로부터 데이터 검색을 요청할 수 있다. 저장된 데이터는 원하는 데이터를 사용자에게 제공하는 어떤 방식으로든 NPM 서버(들) (7500)로부터 판독, 또는 검색, 또는 추출될 수 있다. 일부 실시양태에서, NPM 프로세싱 로직 (9844)은 NPM 서버(들) (7500)에서 "원시" 저장된 디지털 데이터를 검색하고, 원시 디지털 데이터를 프로세싱하는 데, 예컨대, 오류 수정을 수행하는 데, 기록 중 데이터 중에 배치된 코딩된 데이터 또는 특수 비트를 제거하는 데, 디코딩, 해독, 압축 해제 및 검색된 데이터가 사용자 (9840) 또는 사용자 장치/컴퓨터 (9834)에 의해 액세스, 판독, 저장, 및/또는 사용될 수 있도록 하기 위해 원시 저장된 데이터에 대해 수행되어야 할 필요가 있는 임의의 다른 데이터 프로세싱을 수행하는 데 사용될 수 있다. 원시 저장된 데이터 및 프로세싱된 또는 "클린" 데이터는 NPM 포털에 의한 액세스를 위해 NPM 검색 데이터 서버 (9846), 또는 사용자 장치/컴퓨터 (9834)에 의해 직접 저장될 수 있다. 일부 실시양태에서, NPM 데이터 프로세싱 로직 (9844)는 NPM 프로세싱 로직 (9844)의 기능 중 일부 또는 그 모두를 수행하게 되는 NPM Proc. App.를 이용하여 NPM 포털 컴퓨터 (9836) 또는 사용자 컴퓨터 (9834)에서 실행될 수 있다. 상기 경우, 원시 및/또는 클린 데이터는 원하는 대로 NPM 포털 (9836) 서버, 사용자 컴퓨터 (9834) 메모리(보드 또는 외부), NPM 검색 데이터 서버 (9846), 또는 임의의 다른 서버 또는 저장 장치에 저장될 수 있다.
사용자 컴퓨터/장치 (9834)가 사용자 데이터를 저장 및/또는 검색하기 위해 네트워크 (9860)를 통해 (NPM 포털 (9836)을 사용하지 않고) NPM 서버(들) (7500)와 직접 소통하는 경우, 컴퓨터 (9834)는 또한 NPM 포털 (9836)을 사용하지 않고 본원에 기술된 기능을 수행하기 위해 필요에 따라 또는 원하는 대로 본원에서 논의된 장치, 로직 및/또는 서버, 예컨대, (9842), (9844), (9846)와 소통할 수 있다.
NPM 서버 (7500) 밖에서 실행되는 것으로 본원에 제시된 본 개시내용의 일부는 소프트웨어 또는 로직을 NPM 서버 (7500)에 부가함으로써, 예컨대, 본원에 기술된 기능 중 일부, 예컨대, NPM 데이터 프로세싱 로직 (9844), 또는 본원에 기술된 다른 기능, 로직, 또는 프로세스 중 일부 또는 그 모두를 수행하는 새로운/추가의 애플리케이션 소프트웨어, 펌웨어 또는 하드웨어를 설치함으로써 NPM 서버 (7500) 내에서 실행될 수 있다. 유사하게, 본 개시내용의 NPM 데이터 프로세싱 로직 (9844) 중 일부 또는 그 모두는 본원에 기술된 기능을 수행하는 예컨대, 서버 (9842), (9846)와 같은 네트워크 상의 다른 서버들 중 하나 이상의 것에 있는 소프트웨어에 의해 실행될 수 있다.
도 15를 참조하면서, 본원 도 1에서 메모리 셀 (6702)로도 또한 제시 및 기술된 단일 셀 (1500) (예시 목적으로 셀 절반부 횡단면으로 제시), 및 본원 상기에서 도 2로 논의된 바와 같이, "1" 부가 채널 "6505"(도 2)이 공동 전극을 갖고(제시되지 않음), "0" 부가 채널 (6503)(도 2)이 공동 전극을 갖는(제시되지 않음) 셀 어레이 (1502)의 실시양태를 제시한다. 본 실시양태에서, 각 메모리 셀의 "탈블록"(또는 "탈보호") 챔버는 서로 유체적으로 분리되어 있지만, 각각의 하단 열(본 경우에서, 한 행의 4개의 탈블록 챔버)은 공동 탈블록/탈보호 전극 (1504)을 갖고, 각각의 탈블록 행은 인접 행으로부터 전기적으로(및 유체적으로) 분리되어 있다. 탈블록 전극 (1504)의 길이를 따라 배치된 전기 절연체 (1505)는 탈블록 전극 (1504)의 행을 서로 전기적으로 분리시키는 데 사용될 수 있다. 상기 경우, 주어진 행에 있는 각각의 탈블록 챔버 (1506)는 상기 행에 대한 공동 탈블록 전극 (1504)을 이용하여 함께 어드레싱된다. 그러한 구성을 통해 개별 메모리 셀 (1500)은 주어진 행(탈블록 행) 및 주어진 열(부가 채널)을 선택함으로써 고유하게 어드레싱될 수 있다(그리고, 이로써 데이터 기록 및 판독을 위해 DNA/중합체를 제어할 수 있다). 메모리 셀 (1500)은 도 15 및 16에서 단지 예시 목적으로 "셀 절반부" 횡단면으로 제시되어 있지만, 본원에서 언급될 때에는 전체 개별 메모리 셀을 언급하는 것으로 의도된다.
각각의 탈보호/탈블록 챔버 하단(하단 챔버)에 DNA(또는 중합체)의 초기 가닥이 탈블록 챔버 (1506) 내로 삽입될 수 있도록 허용하는, 예컨대, 직경이 약 0.2 ㎛인 마이크로 크기의 홀과 같은 메모리 스트링(또는 DNA 또는 중합체) 로딩 홀 (1508) 또한 존재한다. 홀 (1508)은 또한 (DNA 스타터 가닥 (1511)의 한쪽 단부에서) DNA 오리가미 또는 비드 (1510)가 통과할 수 있게 허용할 정도로 충분히 크게 제조될 수 있고, 이어서, 진입 후에는 플러깅될 수 있다. 원한다면, 로딩 홀 (1508)에 대해 다른 크기도 사용될 수 있지만, 단, 원하는 기능과 성능을 제공하여야 한다.
일부 실시양태에서, 스타터 DNA 가닥 (6550)에 부착된 오리가미 또는 비드 (1510)는 큰 비드 (1512)로 제시된 바와 같이, 하단 탈블록 챔버 홀 (1508)을 플러깅할 정도로 충분히 클 수 있고, 이로써 DNA에 대한 테더(또는 부착점) 및 탈블록 챔버 (1506) 중의 액체 유지를 위한 플러그를 제공한다. 일부 실시양태에서, 큰 비드 (1512)는 자성 물질일 수 있고, 이로써 큰 비드 (1512)는 자기장의 존재하에서는 상향 방향으로 홀 (1508)을 충전(또는 플러깅)시킬 것이다. 칩에 의한 기록이 완료된 후, 자기장의 존재하에서는 하향 방향으로 홀 (1508)로부터 DNA 메모리 스트링을 제거하는 데 자기 비드 또한 사용될 수 있고, 여기서, 비드 및 부착된 DNA 메모리 가닥 또는 스팅은 별도의 저장을 위해 칩으로부터 멀리 유동될 수 있다.
도 16을 참조하면, 일부 실시양태에서, 도 15의 셀 어레이 (1502)는 탈블록/탈보호 챔버 (1506) 아래에 배치된 DNA(또는 중합체) 로딩 챔버 (1600)를 가질 수 있다. 일부 실시양태에서, DNA 로딩 챔버 (1600)는 (서로 유체적으로 분리되어 있지만, 그 해당 행 중의 셀에는 유체적으로 연결된) 유동 채널 또는 행일 수 있다. 로딩 챔버 (1600)는, 메모리 셀이 DNA(또는 중합체) 메모리 스트링 상에 데이터를 저장(또는 기록)할 때에 부가되는 적절한 농도의 초기 또는 스타터 DNA(또는 중합체) 스트링 또는 가닥(또는 메모리 스트링) (1511)(및 그에 부착될 수 있는 임의의 상응하는 오리가미 또는 비드 (1511))를 함유하는 로딩 유체(또는 용액)를 수용한다. DNA 로딩 유체는 적어도 하나의 출발 DNA(또는 중합체) 가닥과 함께 해당 행을 따라 모든 조작 메모리 셀 (1500)을 로딩할 수 있을 정도의 충분한 농도의 DNA(또는 중합체) 메모리 스트링을 갖고, 본원에 기술된 원하는 기능 및 성능을 제공하기 위해서 필요에 따라 용액 중에 충분한 추가 가닥을 갖는다. 일부 실시양태에서, 로딩 유체는 화살표 (1606)로 표시된 바와 같이, 한쪽 (예컨대, 우측)에서 진입하여, 다른 한쪽 (예컨대, 좌측)으로 빠져 나갈 수 있고, 원하는 로딩 조건을 달성하는 데 적절한 시점에 원하는 유체를 공급하는 데 요구되는 필요한 유체 공급 라인이 존재할 수 있다(본원 하기에서 논의).
또한, DNA 로딩 챔버 행((1602)로 개별적으로 제시)은 각각 공동 로딩 전극 (1604)을 갖고, 각각의 로딩 챔버 행 (1602)은 인접한 로딩 챔버 행으로부터 전기적으로(및 유체적으로) 분리되어 있다. 또한, 로딩 전극 (1604)을 구동할 수 있는 개별 전선(또는 도선 또는 도체)의 집합은 (1607)로 제시되어 있다. 로딩 전극 (1604)의 길이를 따라 배치된 전기 절연체 (1605)는 로딩 전극 (1504)의 행을 서로 전기적으로 분리시키는 데 사용될 수 있다. 상기 경우, 주어진 행에 있는 탈블록 챔버 (1506) 모두 상기 로딩 챔버에 대한 공동 로딩 전극 (1604)을 이용하여 DNA 로딩을 위해 동시에 어드레싱된다. 그러한 구성을 통해 개별 메모리 셀 (1500)은 주어진 행(로딩 채널 또는 행) 및 주어진 열(부가 채널)을 선택함으로써 고유하게 어드레싱될 수 있다(그리고, 이로써 스타터 DNA와 함께 로딩될 수 있다).
일부 실시양태에서, 로딩 챔버 (1600)는 셀 어레이 (1502) 중 메모리 셀의 탈블록 챔버 (1506) 하단에 있는 로딩 홀 (1508)을 통해 각각의 탈블록 챔버 (1506)에 유체적으로 연결된, (별도의 채널 또는 행이 아닌) 단일 유동 챔버일 수 있다. 단일 공동 로딩 챔버인 경우, 로딩 챔버는 단일 유체 공급(유체 인) 라인 및 단일 유체 출구(유체 아웃) 라인에 의해 제공될 수 있고, 어레이 중의 모든 셀에 대해 단일 공동 로딩 전극 (1604)이 존재할 것이다(그리고, 행 사이에는 전기 절연체 (1605)는 존재하지 않을 것이다). 상기 경우, 모든 셀은 로딩 유체의 변화에 의해 및 공동 로딩 전극에 인가되는 전압 변화에 의해 영향을 받게 될 것이다.
일부 실시양태에서, 로딩 챔버 (1600)는 셀 절반부 도면에 제시된 개별 셀 (1500), 또는 미리 결정된 그룹의 메모리 셀과 같이, 개별 셀에 유체적으로 연결된 유동 챔버일 수 있다.
일부 실시양태에서, DNA 로딩 챔버 (1600)는 메모리 셀 어레이 (1502)가 일시적으로 또는 탈착가능한 방식으로 (로딩 생성 목적으로), 또는 영구적으로 부착되는 별도의 층 또는 고정구로서 구성될 수 있다. 로딩 챔버 (1600)가 일시적으로 탈착가능한 고정구인 경우, 고정구는 DNA 로딩 유체를 로딩 챔버에 제공하고, 필요에 따라 로딩 유체(예컨대, DNA/중합체 무함유 완충제 용액을 포함하는 것)를 로딩 챔버로부터 제거 또는 플러쉬 아웃하기 위해 필요한 유동 연굴부 및 인터페이스를 가질 수 있다. 탈착가능한 고정구로서 사용될 때, 메모리 셀 어레이 (1502)는 DNA 로딩 챔버 고정구 (1600)로부터 제거되고, 어레이 하단은 탈블록 챔버에서 유체의 누출 또는 고갈을 막기 위해 예컨대, 실리콘 코팅 또는 다른 코팅 또는 접착성 커버 또는 로딩 홀 (1508)을 플러깅하거나, 또는 실링하는 다른 커버에 의해 실링될 수 있다. 일부 실시양태에서, 또 다른 저장 용기 및/또는 또 다른 저장 유체/용액에서 메모리 스트링의 저장을 위해 로딩 홀 (1508)을 통해 셀로부터 메모리 스트링을 추출할 수 있도록 하기 위해 하단 로딩 홀 커버는 제거가 가능한 것일 수 있다.
도 17 및 18을 참조하면, 일부 실시양태에서, 도 15 및 16의 메모리 셀 (1500)은 탈블록 챔버 (1506)와 로딩 챔버 (1600) 사이의 탈블록 챔버 (1506) 하단에 복수의 로딩 홀 (1508)을 가질 수 있다. 예를 들어, 도 17에는 3개의 로딩 홀 (1508)이 제시되어 있고, 도 18에는 열 세개 (13)의 로딩 홀이 제시되어 있다. 원한다면, 다른 개수의 로딩 홀도 사용될 수 있다. 도 17서, 라운드형 파선 (1702)은 더욱 긴 탈블록 챔버 (1506)를 생성하는 데 사용되는 에칭 프로세스의 결과를 나타낸 한 가능한 3D 뷰를 표시한 것이다. 로딩 홀 (1508)이 많을수록, 스타터 DNA 스트링이 로딩 챔버(들)로부터 탈블록 챔버에 도달하는 데 이용가능한 진입 통로는 더 많아지고, 이는 DNA로 탈블록 챔버로 로딩되는 데 소요되는 시간을 단축시킬 수 있다.
일부 실시양태에서, 나노포어는 예컨대, 투과 전자 현미경(TEM: transmission electron microscope) 전자 빔 드릴링 또는 더욱 큰 로딩 홀을 통해 통과함으로써 구성될 수 있는 다른 나노포어 드릴링 기술을 사용하여 더욱 큰(예컨대, 약 0.2 ㎛ 또는 200 nm) 로딩 홀 (1508)을 통해 구성될 수 있기 때문에, 상부 부가 챔버 중 나노포어 (6528)의 원하는 위치 바라 아래에 로딩 홀 (1508) 중 적어도 2개를 배치하는 것이 바람직할 수 있다.
스타터 DNA(또는 중합체) (1511) 및 그에 부착된 임의의 동반 오리가미 또는 비드 (1510)는 DNA가 탈블록 챔버 (1506) 내로 이동하도록 하는 임의의 프로세스에 의해 로딩될 수 있다. 예를 들어, 스타터 DNA(또는 중합체) (1511) 및 그에 부착된 임의의 동반 오리가미 또는 비드 (1510)는 전기장력을 이용하여(능동 로딩), 또는 탈블록 챔버와 로딩 챔버 사이의 유체 이온 염 구배를 이용하여(수동 로딩), 또는 능동 및 수동 로딩의 조합 또는 임의의 다른 기술에 의해 로딩될 수 있다.
도 16을 참조하면, 도 16에 제시된 메모리 셀의 매트릭스 어레이를 이용하여 한 번에 단일 셀을 로딩하기 위한 능동 전기장력을 이용하는 한 기술(능동 로딩)이 하기에 제시되어 있다:
1) DNA(또는 중합체) 로딩 유체를 DNA 로딩 챔버 행 (1600) 모두(또는 적어도 로딩되는 탈블록 챔버의 행)에 로딩하고;
2) 제1 부가 "1" 채널(또는 열)에는 양의 전압을, 및 DNA 로딩 행 챔버 (1602)의 제1 행에는 음의 전압을 인가하고;
3) (다른 행 및 열에 있는 DNA가 상기 행/열 중의 어드레싱되지 않은 셀 중 임의의 것으로 이동하지 못하게 이를 막기 위하여) 단계 (2)와 동시에, DNA 로딩 챔버의 제1 행에 인가된 것보다 절대치가 더 큰 음의 전압을 모든 다른 부가 "1" 및 부가 "0" 채널(또는 열)에 인가하고, 제1 부가 "1" 채널(또는 열)에 인가된 것보다 더 큰 양의 전압을 모든 다른 로딩 행 전극 (1602)에 인가하고;
4) 행1/열1의 셀의 부가 "1" 채널 중의 나노포어를 통해 DNA를 측정할 때, 인가된 전압 모두 0 볼트로 바꾸고 (인가된 전압의 전원을 비작동 상태로 끄고);
5) 로딩 채널 행 중의 탈블록 챔버 개수에 대한 각 부가 "1" 채널(또는 열)에 대하여 단계 (1) 내지 (4)를 반복하고;
6) 모든 셀이 로딩될 때까지 DNA 로딩 행 챔버의 각 행에 대해 단계 (1) 내지 (5)를 반복한다.
임의적으로, 어레이 중 메모리 셀을 로딩하는 데 사용된 임의의 프로세스의 경우, (도 16에 제시된 바와 같이) 로딩 챔버가 유체적으로 분리된 행을 가질 때, 주어진 행 중의 모든 셀(탈블록 챔버)을 로딩할 때, 로딩 유체는 상기 로딩 챔버 행으로부터 제거되고(즉, 유체적으로 세정되고), DNA 무함유 완충제로 대체됨으로써(또는 그대로 방치되어 건조됨으로써) 포유 DNA 포획 또는 로딩된 DNA 탈출의 위험을 감소시킬 수 있다.
또한, 본원에 기술된 메모리 셀을 이용하는 로딩 프로세스 중 임의의 것의 경우, 탈블록 챔버 하단 상의 탈블록 전극은 개방 회로를 그대로 유지할 수 있거나, 또는 접지될 수 있거나, 또는 능동의 인가된 전압과 함께 사용될 수 있되, 단, 스타터 DNA의 탈블록 챔버로의 이동을 촉진시키는 경우에 그러하다.
각 셀을 개별적으로 로딩하는 대신, 셀을 그룹으로, 예컨대, 한 번에 한 로딩 챔버 행을, 또는 한 번에 한 부가 채널을 로딩할 수 있다. 상기 경우, 행/열에 대한 공동 전극은 나노포어를 통한 DNA 이동에 대해서는 활성 상태 그대로 유지될 것이며, 반대 행/열에 대한 비공동 전극은, 상기 셀에 대하여 DNA 이동이 검출될 때에는 비활성화될 것이다(전원이 "비작동 상태"로 커질 것이다).
특히, 예를 들어, 주어진 행에 메모리 셀 모두를 로딩하기 위해, 하기 프로세스가 사용될 수 있다:
1) DNA(또는 중합체) 로딩 유체를 DNA 로딩 행 챔버 채널 (1600) 모두(또는 적어도 로딩되는 탈블록 챔버의 행)에 로딩하고;
2) 모든 부가 "1" 채널(또는 열)에는 양의 전압을, 및 DNA 로딩 챔버 행 (1602)의 제1 행에는 음의 전압을 인가하고;
3) (다른 행 및 열에 있는 DNA가 상기 행/열 중의 어드레싱되지 않은 셀 중 임의의 것으로 이동하지 못하게 이를 막기 위하여) 단계 (2)와 동시에, DNA 로딩 챔버의 제1 행에 인가된 것보다 절대치가 더 큰 음의 전압을 모든 부가 "0" 채널(또는 열)에 인가하고, 부가 "1" 채널(또는 열)에 인가된 것보다 더 큰 양의 전압을 모든 다른 로딩 행 전극 (1602)에 인가하고;
4) 행1의 셀의 메모리 셀과 연관된 부가 "1" 채널 중 임의의 것 중의 나노포어를 통해 DNA를 측정할 때, (상기 탈블록 챔버 중의 로딩 홀을 통한 DNA 이동을 정지시키기 위해) 오직 상기 부가 "1" 채널에 인가된 전압만을 DNA 로딩 챔버 행의 제1 행에 인가된 것보다 절대치가 더 큰 음의 전압으로 바꾸고;
5) 모든 부가 "1" 채널(또는 열)이 로딩 채널 행 중의 탈블록 챔버 모두에 대하여 나노포어를 통해 DNA를 측정할 때까지(행 중의 모든 셀이 로딩될 때까지), 단계 (1) 내지 (4)를 반복하고;
6) 모든 행이 로딩될 때까지, DNA 로딩 챔버 행의 각 행에 대해 단계 (1) 내지 (5)를 반복한다.
유사하게, 주어진 부가 채널(열) 중의 모든 메모리 셀을 로딩하기 위해, 하기 프로세스가 사용될 수 있다:
1) DNA(또는 중합체) 로딩 유체를 DNA 로딩 행 챔버 채널 (1600) 모두에 로딩하고;
2) 제1 부가 "1" 채널(또는 열)에는 양의 전압을, 및 모든 로딩 챔버 행 (1600)에는 음의 전압을 인가하고;
3) (다른 행 및 열에 있는 DNA가 상기 행/열 중의 어드레싱되지 않은 셀 중 임의의 것으로 이동하지 못하게 이를 막기 위하여) 단계 (2)와 동시에, 모든 로딩 챔버 행에 인가된 것보다 절대치가 더 큰 음의 전압을 모든 부가 "0" 채널(또는 열)에 및 모든 다른 부가 "1" 채널(또는 열)에 인가하고;
4) 부가 "1" 채널과 연관된 셀 중 임의의 것 중의 나노포어를 통해 DNA를 측정할 때, (상기 탈블록 챔버 중의 로딩 홀을 통한 DNA 이동을 정지시키기 위해) 오직 상기 셀과 연관된 행에 인가된 전압을 DNA 로딩 챔버 행의 제1 행에 인가된 것보다 절대치가 더 큰 음의 전압으로 바꾸고;
5) 상기 부가 "1" 채널(또는 열)과 연관된 모든 셀이 부가 채널 중의 탈블록 챔버 모두에 대하여 나노포어를 통해 DNA를 측정할 때까지(부가 열 중의 모든 셀이 로딩될 때까지), 단계 (1) 내지 (4)를 반복하고;
6) 모든 부가 채널이 로딩될 때까지, 메모리 셀 어레이 중 각 부가 채널에 대해 단계 (1) 내지 (5)를 반복한다.
능동 전기장 기반 로딩 대신, 스타터 DNA(또는 중합체) 및 오리가미 또는 비드는 수동 로딩 접근법, 예컨대, 탈블록 챔버와 로딩 챔버 사이의 유체 이온 염 구배를 이용하여 DNA가 시간이 경과함에 따라 탈블록 챔버로 이동할 수 있도록 하는 이온 확산 프로세스를 이용하여 메모리 셀로 로딩될 수 있다. 상기 경우, 탈블록 챔버에는 로딩 유체의 이온 농도보다 이온 농도가 더 높은 유체를 제공받게 될 것이다. 시간이 경과함에 따라, 탈블록 챔버 중의 이온은 농도가 더 낮은 로딩 유체로 이동하게 될 것이며, 이로써 음으로 하전된 DNA(또는 중합체)는 탈블록 챔버로 이동하게 될 것이다. 이러한 접근법은 또한 원한다면, 셀 및/또는 로딩 챔버 또는 로딩 유체의 적용된 온도 또는 압력 변동과 커플링될 수 있는데, 이 또한 상기(이온/염) 접근법과의 커플링 없이 단독으로, 또는 임의의 다른 접근법(능동 또는 수동)과 함께 조합하여 사용될 수 있다.
각 셀을 개별적으로 (한 번에 하나씩) 어드레싱 및 로딩하는 대신, 미리 결정된 기간, 예컨대, 3초 동안, 또는 임의의 메모리 셀의 부가 채널 중의 나노포어 중 하나(또는 미리 결정된 개수의 것)가 나노포어를 통한 DNA 이동 또는 통과를 기록할 때까지, 양의 전압을 모든 부가 전극에 동시에, 또는 오직 부가 "1" 전극에만 인가하거나, 또는 음의 전압을 부가 "0" 전극에 부가하고, 음의 전압을 로딩 챔버 전극(들)에 인가한 후, 이어서, 모든 전극 전압의 전원을 비작동 상태로 끄거나, 또는 0 볼트로 바꾸는, "벌크" 또는 "배치" 또는 "샷건" 능동 로딩 접근법에 의해 셀은 로딩될 수 있다. 상기 경우, 상기와 동일한 미리 결정된 기간 동안 음의 전압이 로딩 전극에 인가될 수 있고, 이어서, 0 볼트로 전원은 비작동 상태로 끈다. 미리 결정된 시간은 메모리 셀 및 로딩 챔버(들) 및 유체 및 DNA 농도를 모델링하고, DNA가 탈블록 챔버로 진입하는 데(또는 로딩 홀(들) (1508)에 가까이 접근하는 데) 소요되는 통계상 평균 능동 확산 시간을 측정함으로써 결정될 수 있고/거나, 전극에 인가된 전압에 의해 유발된 전기장의 존재하에서 평균 확산 시간을 측정함으로써 실험적으로 결정될 수 있다. 예를 들어, 메모리 셀 간의 주어진 인가된 전압차, 부가 챔버 및 로딩 챔버 중 주어진 유체, 및 로딩 유체 중의 주어진 농도의 DNA(또는 중합체)에 대해 3초 후, 메모리 셀 중 약 75%에 단일 스타터 DNA 스트링이 로딩되고, 셀 중 10%가 2개 이상의 DNA 스트링을 갖고, 셀 중 15%는 어떤 DNA 스트링도 전혀 갖지 않는 것으로 측정될 수 있다. 상기 경우, 로딩 속도는 10% 불량 셀 및 셀 중 남은 15%를 선택적으로 로딩할 수 있는 능력을 갖는 데 가치가 있을 수 있다.
일부 실시양태에서, 어떤 전압도 어느 전극에 인가되지 않고(예컨대, 모든 전극 전압이 전원이 비작동 상태로 꺼지거나, 또는 0 볼트가 되고), 시스템이 미리 결정된 기간, 예컨대, 3초 동안, 또는 임의의 메모리 셀의 부가 채널 중의 나노포어 중 하나가 나노포어를 통한 DNA 이동 또는 통과를 기록할 때까지 관찰되는, 시간 경과에 따른 확산을 이용하는 "벌크" 또는 "배치" 또는 "샷건" 수동 로딩 접근법에 의해 셀은 로딩될 수 있다. 미리 결정된 시간은 메모리 셀 및 로딩 챔버(들) 및 유체 및 DNA 농도를 모델링하고, DNA가 탈블록 챔버로 진입하는 데(또는 로딩 홀(들) (1508)에 가까이 접근하는 데) 소요되는 통계상 평균 수동 확산 시간을 측정함으로써 결정될 수 있고/거나, 전극에 인가되는 전압 없이(순전히 수동 확산) 평균 확산 시간을 측정함으로써 실험적으로 결정될 수 있다. 순전히 수동 로딩을 위해, 로딩 효율은 푸아송 분포(Poisson distribution)에 의해 모델링될 수 있고, 예컨대, 이는 논문 [A. Basu, "Digital Assays Part I: Partitioning Statistics and Digital PCR", SLAS Technology 2017, Vol. 22(4) pp. 369-386](상기 논문은 본 개시내용을 이해하는 데 필요한 정도로 본원에서 참조로 포함된다)에 기술되어 있다. 상기 경우, 가능하게는 메모리 셀 중 약 37%에 단일 DNA 가닥이 로딩될 것이며, 메모리 셀 중 약 37%는 DNA 가닥을 전혀 갖지 않을 것이고, 남은 비율(약 26%)의 메모리 셀은 2개 초과의 가닥을 가질 수 있는 것으로 제시된다.
일부 경우에서, 수동 확산은 DNA가 탈블록 챔버의 로딩 홀(들) (1508)에 가깝게 이동하도록 유발할 수 있지만, 로딩 홀(들) (1508)을 통해 챔버로 진입하는 것을 돕는 데에는 예컨대, 전기장 (즉, 전기영동의 것), 또는 (상기에서 논의된) 염 구배, 또는 압력차, 또는 온도차, 또는 온도 사이클링 또는 또 다른 접근법을 이용하는 것과 같은 추가의 힘이 요구될 수 있다. 특히, 압력차(또는 공압차) 및/또는 온도차, 또는 온도 사이클링을 이용하여 DNA 가닥가 챔버/메모리 셀로 진입하도록 하기 위해 DNA 가닥에 대해 작용하는 추가의 힘을 제공할 수 있다.
일부 실시양태에서, 능동 로딩 및 수동 로딩의 조합(하이브리드) 로딩(배치 또는 개별 셀 또는 행/열 기반 또는 다른 로딩의 경우) 또한 원한다면 사용될 수 있다. 상기 경우, 전압을 인가하여 DNA를 이동시킬 수 있지만, 이어서, 임의의 이동이 발생하기 전(오직 소수의 이동만이 발생하였을 때)에 차단될 수 있고, 수동 확산을 허용함으로써 남은 셀을 충전시킬 수 있다. 원한다면, 스타터 DNA 가닥을 메모리 셀로 로딩하기 위해, 능동 로딩 및 수동 로딩의 임의의 다른 조합이 사용될 수 있다.
상기 배치 로딩 접근법 중 임의의 것의 경우, 미리 결정된 시간 후, 로딩 챔버(들)를 세정하여 로딩 챔버 중 유체로부터 DNA를 제거할 수 있고, 부가 채널 전극 및 탈블록 전극에 부가된 능동 스티어링 전압을 사용하여 메모리 셀을 시험함으로써 어느 메모리 셀이 하나의 스타터 DNA 스트링을 갖는지, 어느 셀이 1개 초과의 스타터 DNA 스트링을 갖는지, 어느 셀이 빈 상태인지를 측정할 수 있다. 일단 측정되고 나면, 로딩 유체를 로딩 챔버(들)에 재도입시킬 수 있고, 적절힌 로딩된 셀은 건드리지 않고, 빈 셀을 본원 상기에서 논의된 바와 같이 개별적으로(또는 그룹으로) 로딩할 수 있다. 1개 초과의 DNA (중합체) 스트링을 갖는 것으로 확인된 메모리 셀은 종래 메모리 장치 또는 칩의 불량 섹터 또는 영역과 유사한, 메모리 저장을 위해서는 작동불가능하고, 그를 위해 사용될 수 없는 것으로 간주될 수 있다.
추가로, 탈블록 챔버는 예컨대, 논문 [Liu, et al., " Entropic cages for trapping DNA near a nanopore ", Nature Communications, Feb. 4, 2015](상기 논문은 본 개시내용을 이해하는 데 필요한 정도로 본원에서 참조로 포함된다)에서 논의된 것과 같은 "엔트로피 포획 챔버"처러 간주될 수 있다. 상기 경우, 스타터 DNA (중합체) 가닥은 본원에서 논의된 접근법 또는 프로세스를 이용하여 로딩 챔버로부터 탈블록 챔버로 진입할 수 있다.
임의의 다른 로딩 프로세스를 이용하여 스타터 DNA 스트링 및 임의의 동반 오리가미 또는 비드를 본 개시내용의 탈블록 챔버로 로딩할 수 있되, 단, 이는 원하는 기능 및 성능 요건을 제공하는 경우에 그러하다.
본원 상기에서 논의된 바와 같이, 일부 실시양태에서, 본 개시내용은 본원에서 논의된 특정의 공진지 디자인을 실행하기 위해 동일 평면상의 도파관을 이용할 수 있다. 상기 경우, AC 주파원 여기 및 AC 응답(또는 반사 또는 반송) 신호는 버랙터 기반 조정식 매칭 네트워크, 및 서큘레이터 및 주파수 혼합기를 이용하여 임피던스 매치 접근법을 이용하여 구성될 수 있고, 이는 예컨대, 문헌 [Bhat, et al, "Tank Circuit for Ultrafast Single-Particle Detection in Micropores ", Phys.Rev.Ltrs 121, 78102 (2018)](상기 논문은 본 개시내용을 이해하는 데 필요한 정도로 본원에서 참조로 포함된다)에 기술되어 있다.
본원에 기술된 시스템, 컴퓨터, 서버, 장치 등은 필요한 전자 장치, 컴퓨터 처리 능력, 인터페이스, 메모리, 하드웨어, 소프트웨어, 펌웨어, 로직/상태 기계, 데이터베이스, 마이크로프로세서, (유선 또는 무선) 통신 회선, 디스플레이 또는 다른 시각 또는 청각 사용자 인터페이스, 인쇄 장치, 및 본원에 기술된 기능을 제공하거나, 또는 그러한 결과를 달성할 수 있는 임의의 다른 입력/출력 인터페이스를 갖는다. 본원에서 달리 명백하게 또는 암시적으로 명시되는 경우를 제외하면, 본원에 기술된 프로세스 또는 방법은 하나 이상의 범용 컴퓨터에서 실행되는 소프트웨어 모듈(또는 컴퓨터 프로그램) 내에서 구현될 수 있다. 대안적으로, 특수 디자인된 하드웨어는 특정 운용을 실행하는 데 사용될 수 있다. 따라서, 본원에 기술된 방법들 중 임의의 것은 하드웨어, 소프트웨어 또는 이들 접근법의 임의 조합에 의해 수행될 수 있다. 추가로, 컴퓨터 판독가능 저장 장치는 기계(예컨대, 컴퓨터)에 의해 실행될 때, 그 안에 본원에 기술된 실시양태들 중 임의의 것에 따른 성과를 가져오는 명령어를 저장할 수 있다.
추가로, 본원에 기술된 컴퓨터 또는 컴퓨터 기반 장치는 태블릿, 랩톱 컴퓨터, 데스크톱 컴퓨터, 스마트폰, 이동 통신 장치, 스마트 TV, 셋톱 박스, e-리더/플레이어 등을 포함하나, 이에 제한되지 않는, 본원에 기술된 기능을 실행할 수 있는 임의 개수의 컴퓨팅 장치를 포함할 수 있다.
비록 본 개시내용이 본 개시내용 실행을 위한 예시적인 기술, 알고리즘, 또는 프로세스를 이용하여 본원에 기술되었지만, 본원에 기술된 것과 동일한 기능(들) 및 결과(들)를 달성하는 다른 기술, 알고리즘, 및 프로세스, 또는 본원에 기술된 기술, 알고리즘, 및 프로세스의 다른 조합 및 순서가 사용 또는 실행될 수 있고, 이는 본 개시내용의 범주 내에 포함된다는 것을 당업자는 이해하여야 한다.
본원에서 제공된 프로세스 또는 로직 흐름도에서 임의의 프로세스 설명, 단계, 또는 블록은 하나의 잠재적 구현을 나타내며, 당업계의 상당한 숙련가에 의해 이해되는 바와 같이, 관여하는 기능성에 의존하여, 기능 또는 단계가 제시되거나, 또는 논의된 것으로부터 소거되거나, 또는 실질적으로 동시에 또는 역순으로 진행되는 것을 비롯한, 순서에서 벗어난 방식으로 실행될 수 있는 대안적 구현도 본원에 기술된 시스템 및 방법의 바람직한 실시양태의 범주 내에 포함된다.
본원에 달리 명백하게 또는 암시적으로 명시되지 않는 한, 본원의 특정 실시양태와 관련하여 기술된 특성, 기능, 특징, 대안 또는 변형 중 임의의 것도 또한 본원에 기술된 임의의 다른 실시양태와 함께 적용, 사용 또는 도입될 수 있다는 것을 이해하여야 한다. 또한, 달리 명시되지 않는 한, 본원의 도면은 일정한 비율로 도시된 것이 아니다.
예컨대, 그 중에서도 "할 수 있다," "할 수 있었다," "~일 수도 있었다," 또는 "~일 수도 있다"라는 조건부적 표현은 달리 구체적으로 언급되지 않는 한, 또는 사용되는 문맥 내에서 이해되지 않는 한, 일반적으로는 특정 실시양태가 특정의 특징, 요소, 또는 단계를 포함할 수는 있지만, 요구하는 것은 아님을 의미하는 것으로 의도된다. 따라서, 상기 조건부적 표현은 일반적으로는 특징, 요소, 또는 단계가 어느 방식으로든 하나 이상의 실시양태를 위해 요구된다거나, 또는 하나 이상의 실시양태가 상기 특징, 요소, 또는 단계가 임의의 특정 실시양태에 포함되는지 또는 임의의 특정 실시양태에서 수행되어야 하는지 여부를 사용자 입력 또는 프롬프트 존재 또는 부재하에서 결정하기 위한 로직을 반드시 포함한다는 것을 암시하는 것으로 의도되지 않는다.
비록 본 발명이 그의 예시적인 실시양태와 관련하여 기술되고, 예시되었지만, 그에 대하여 상기 및 각종의 다른 부가 및 생략이 본 개시내용의 정신 및 범주로부터 벗어남 없이 이루어질 수 있다.
Claims (35)
- 나노포어 기반 메모리 장치에서 나노포어를 통과하는 중합체 상에 저장된 데이터의 데이터 비트 레이트(bit rate)를 제어하는 방법으로서,
참조(reference) 평균 비트 레이트를 수신하는 단계;
중합체 상에 저장된 데이터로부터 판독된 데이터 비트를 수신하고, 실시간 순간(instantaneous) 비트 레이트를 측정하는 단계;
순간 비트 레이트에 기초하여 실제 평균 비트 레이트를 산출하는 단계;
참조 평균 비트 레이트와 실제 평균 비트 레이트 사이의 비트 레이트 차를 산출하는 단계; 및
나노포어를 통과하는 중합체 상에 저장된 데이터의 데이터 비트 레이트를 제어하는 스티어링(steering) 전압을 동적으로 제어하고, 이로써 실제 평균 비트 레이트는 실질적으로 참조 평균 비트 레이트로 유지되는 것인 단계
를 포함하는 제어 방법. - 제1항에 있어서, 스티어링 전압의 제어는 동적 제어 로직에 의해 수행하는 제어 방법.
- 제1항 또는 제2항에 있어서, 동적 제어 로직이 비례-적분(P-I), 비례, 비례-적분-미분(P-I-D), 저주파 통과(LP), 고주파 통과(HP), 대역 통과(BP), 2차(quadratic, 2nd order), 선형, 비선형, 앞섬/뒤짐(lead/lag), 및 다차 제어 중 적어도 하나를 포함하는 제어 방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서, 스티어링 전압이 나노포어를 통과하는 중합체의 속도에 비례하는 전기장을 생성하는 제어 방법.
- 제1항 내지 제4항 중 어느 한 항에 있어서, 데이터가 나노포어 중합체 메모리 장치에 저장되고, 장치는 부가(add) "0" 챔버, 부가 "1" 챔버, 및 "탈블록(deblock)" 챔버를 갖는 제어 방법.
- 제1항 내지 제5항 중 어느 한 항에 있어서, 참조 평균 비트 레이트가, 장치가 데이터를 판독할 때에는 제1 값으로 설정되고, 장치가 데이터를 기록(writing)할 때에는 제2 값으로 설정되는 제어 방법.
- 제1항 내지 제6항 중 어느 한 항에 있어서, 데이터 판독 또는 데이터 기록을 위한 참조 비트 레이트가, 중합체 메모리 스트링을 따라 데이터가 판독 또는 기록될 때 위치하는 지점에 기초하여 변하는 제어 방법.
- 제1항 내지 제7항 중 어느 한 항에 있어서, 데이터 판독 또는 데이터 기록을 위한 참조 비트 레이트가, 중합체가 나노포어를 통과함에 따라 중합체 상에 저장되는 디지털 데이터 패턴에 기초하여 변하는 제어 방법.
- 디지털 데이터의 저장 및 판독 방법으로서,
각 부가 챔버는 중합체가 각 부가 챔버에 진입하였을 때, 고유한 화학적 구성물(또는 코드)을 중합체(또는 DNA) 스트링에 부가하도록 배열된 것인 적어도 2개의 부가 챔버를 포함하는 적어도 하나의 메모리 셀을 갖는 나노포어 중합체 메모리 장치를 제공하는 단계로서, 데이터는 일련의 코드를 포함하는 것인 단계;
중합체를 비트 레이트로 나노포어를 통과하여 부가 챔버로 연속하여 스티어링하여 코드를 중합체에 부가함으로써 중합체 상에 디지털 데이터 패턴을 생성하는 단계; 및
서보 제어장치를 이용하여 중합체의 비트 레이트를 정확하게 제어하는 단계
를 포함하는, 저장 및 판독 방법. - 제9항에 있어서, 중합체를 판독 비트 레이트로 나노포어를 통해 스티어링하여 중합체 상의 코드를 판독하는 단계를 추가로 포함하고, 제어장치는 중합체 상에 저장된 코드를 판독할 때, 중합체의 판독 비트 레이트를 제어하는, 저장 및 판독 방법.
- 제9항 또는 제10항에 있어서, 제어장치가 비례-적분(P-I), 비례, 비례-적분-미분(P-I-D), 저주파 통과(LP), 고주파 통과(HP), 대역 통과(BP), 2차, 선형, 비선형, 앞섬/뒤짐, 및 다차 제어 중 적어도 하나를 포함하는 동적 제어 로직을 포함하는, 저장 및 판독 방법.
- 제9항 내지 제11항 중 어느 한 항에 있어서, 장치가 복수의 메모리 셀을 포함하고, 서보 제어장치가 각 메모리 셀에 대한 비트 레이트를 독립적으로 제어하는, 저장 및 판독 방법.
- 중합체를 사용하는 데이터의 저장 및 검색 방법으로서,
나노포어 중합체 메모리 장치에 데이터를 저장하는 단계로서, 장치는 부가 "0" 챔버, 부가 "1" 챔버, 및 "탈블록" 챔버를 갖고, 데이터는 원시 저장된 데이터로서 저장 프로세스의 일부로 코딩되는 것인 단계;
나노포어 메모리 셀로부터 원시 저장된 데이터를 검색하는 단계; 및
원시 데이터를 프로세싱하여 사용자 장치에 의한 사용을 위한 클린 데이터를 제공하는 단계
를 포함하는, 저장 및 검색 방법. - 제13항에 있어서, 사용자 장치에 의해 클린 데이터를 수신하는 단계를 추가로 포함하는, 저장 및 검색 방법.
- 제13항 또는 제14항에 있어서, 사용이 클린 데이터를 액세스, 판독, 사용, 및 저장하는 것 중 적어도 하나를 포함하는, 저장 및 검색 방법.
- 제13항 내지 제15항 중 어느 한 항에 있어서, 장치가 중합체를 챔버 사이에서 이동시키기 위한 전극을 포함하는, 저장 및 검색 방법.
- 제13항 내지 제16항 중 어느 한 항에 있어서, 원시 데이터를 프로세싱하는 단계가 오류 수정, 특수 비트 제거, 디코딩, 해독, 및 압축 해제 중 적어도 하나를 수행하는 것을 포함하는, 저장 및 검색 방법.
- 제13항 내지 제17항 중 어느 한 항에 있어서, 원시 데이터 또는 클린 데이터 검색을 요청하는 단계를 추가로 포함하는, 저장 및 검색 방법.
- 중합체를 나노포어 기반 장치에 로딩하는 방법으로서,
적어도 하나의 메모리 셀을 제공하는 단계로서, 각 셀은 적어도 2개의 부가 챔버를 갖고, 각 부가 챔버는 중합체가 부가 챔버로 진입하고 인접한 탈블록 챔버로부터 부가 챔버를 빠져 나갈 수 있도록 배열된 나노포어를 갖고, 각 부가 챔버는 중합체가 각 부가 챔버에 진입하였을 때, 고유 코드를 중합체에 부가하도록 배열되어 있고, 탈블록 챔버는 중합체가 각 부가 챔버, 및 나노포어 반대쪽에 적어도 하나의 로딩 홀을 갖는 탈블록 챔버에 진입하였을 때, 중합체가 코드를 받을 수 있도록 배열되어 있는 것인 단계;
탈블록 챔버에 유체적으로 연결된 로딩 챔버를 적어도 하나의 로딩 홀을 통해 제공하는 단계;
중합체를 갖는 로딩 유체로 로딩 챔버를 로딩하는 단계; 및
중합체를 로딩 챔버로부터 로딩 홀을 통해 탈블록 챔버로 로딩하는 단계; 및
로딩 홀을 실링(sealing)하는 단계
를 포함하는 로딩 방법. - 제19항에 있어서, 로딩 챔버로부터 로딩 유체를 제거하는 단계를 추가로 포함하는 로딩 방법.
- 제19항 또는 제20항에 있어서, 로딩 후, 로딩 챔버를 탈블록 챔버로부터 탈착시키는 단계를 추가로 포함하는 로딩 방법.
- 제21항에 있어서, 실링은 탈착 후에 수행하는 로딩 방법.
- 제19항 내지 제22항 중 어느 한 항에 있어서, 중합체 상에 데이터를 저장하는 데 사용되기 전에, 로딩 챔버를 메모리 셀로부터 제거하는 단계를 추가로 포함하는 로딩 방법.
- 제19항 내지 제23항 중 어느 한 항에 있어서, 로딩 홀을 통해 나노포어를 드릴링(drilling)하는 단계를 추가로 포함하는 로딩 방법.
- 제24항에 있어서, 드릴링은 TEM 전자 드릴링을 사용하여 수행하는 로딩 방법.
- 제19항 내지 제25항 중 어느 한 항에 있어서, 메모리 셀 및 로딩 챔버가 중합체의 탈블록 챔버로의 로딩을 수행하기 위한 전극을 포함하는 로딩 방법.
- 제19항 내지 제26항 중 어느 한 항에 있어서, 로딩 챔버가 복수의 로딩 챔버 행(row)을 포함하고, 각 로딩 챔버 행은 탈블록 챔버의 행에 유체적으로 연결되어 있는 로딩 방법.
- 제19항 내지 제27항 중 어느 한 항에 있어서, 로딩 챔버가 복수의 메모리 셀 중 각 탈블록 챔버에 유체적으로 연결되어 있는 단일 로딩 챔버를 포함하는 로딩 방법.
- 제19항 내지 제28항 중 어느 한 항에 있어서, 로딩이 능동 로딩 및 수동 로딩 중 적어도 하나를 포함하는 로딩 방법.
- 제19항 내지 제29항 중 어느 한 항에 있어서, 로딩이 전기장력을 이용하여 중합체를 로딩 홀을 통해 탈블록 챔버로 스티어링하는 것을 포함하는 로딩 방법.
- 제19항 내지 제30항 중 어느 한 항에 있어서, 장치가 복수의 메모리 셀을 포함하는 로딩 방법.
- 제31항에 있어서, 로딩 후, 어느 메모리 셀이 하나의 중합체를 갖는지, 1개 초과의 중합체를 갖는지, 및 중합체를 갖지 않는지를 측정하는 단계를 추가로 포함하는 로딩 방법.
- 제32항에 있어서, 측정 후, 중합체가 없는 메모리 셀에 메모리 스트링을 로딩하는 단계를 추가로 포함하는 로딩 방법.
- 제19항 내지 제33항 중 어느 한 항에 있어서, 수동 로딩이, 로딩 챔버 중의 유체와 탈블록 챔버 중의 유체 사이의 이온 염 구배의 존재하에서, 로딩 챔버 중의 중합체가 메모리 셀의 탈블록 챔버로 수동적으로 로딩할 수 있도록 하는 것을 포함하는 로딩 방법.
- 제19항 내지 제34항 중 어느 한 항에 있어서, 로딩이, 한 번에 한 행, 한 번에 하나의 부가 채널, 또는 한 번에 하나의 메모리 셀 중 적어도 하나를 통해, 중합체를 메모리 셀의 어레이에 로딩하는 것을 포함하는 로딩 방법.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862728656P | 2018-09-07 | 2018-09-07 | |
| US62/728,656 | 2018-09-07 | ||
| US201962842373P | 2019-05-02 | 2019-05-02 | |
| US62/842,373 | 2019-05-02 | ||
| PCT/US2019/050021 WO2020051501A1 (en) | 2018-09-07 | 2019-09-06 | Improved systems and methods for writing and reading data stored in a polymer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210055071A true KR20210055071A (ko) | 2021-05-14 |
| KR102705160B1 KR102705160B1 (ko) | 2024-09-09 |
Family
ID=69722786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217010033A KR102705160B1 (ko) | 2018-09-07 | 2019-09-06 | 중합체에 저장된 데이터를 기록 및 판독하기 위한 개선된 시스템 및 방법 |
Country Status (9)
| Country | Link |
|---|---|
| US (3) | US11152061B2 (ko) |
| EP (1) | EP3847649A4 (ko) |
| JP (1) | JP7329876B2 (ko) |
| KR (1) | KR102705160B1 (ko) |
| CN (1) | CN113302700B (ko) |
| CA (1) | CA3111930A1 (ko) |
| IL (1) | IL281279A (ko) |
| SG (1) | SG11202102254SA (ko) |
| WO (1) | WO2020051501A1 (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2017363146B2 (en) | 2016-11-16 | 2023-11-02 | Catalog Technologies, Inc. | Systems for nucleic acid-based data storage |
| JP7364604B2 (ja) | 2018-03-16 | 2023-10-18 | カタログ テクノロジーズ， インコーポレイテッド | 核酸ベースのデータ記憶のための化学的方法 |
| AU2019270160B2 (en) | 2018-05-16 | 2024-09-19 | Catalog Technologies, Inc. | Printer-finisher system for data storage in DNA |
| EP3847649A4 (en) | 2018-09-07 | 2022-08-31 | Iridia, Inc. | IMPROVED SYSTEMS AND METHODS FOR WRITING AND READING DATA STORED IN A POLYMER |
| US11837302B1 (en) | 2020-08-07 | 2023-12-05 | Iridia, Inc. | Systems and methods for writing and reading data stored in a polymer using nano-channels |
| US11545213B1 (en) | 2020-08-07 | 2023-01-03 | Iridia, Inc. | Systems and methods for writing and reading data stored in a polymer using nano-channels |
| US20230332140A1 (en) * | 2020-08-25 | 2023-10-19 | Molecular Assembiles, Inc. | Layered coding architectures for nucleic acid memory |
| CN113687976B (zh) * | 2021-08-27 | 2022-04-12 | 中国人民解放军军事科学院军事医学研究院 | 面向dna信息存储的编码和解码方法与装置 |
| CN116451780B (zh) * | 2022-01-05 | 2024-07-05 | 密码子（杭州）科技有限公司 | 用于在分子中存储信息的方法和设备 |
| WO2023168085A1 (en) * | 2022-03-04 | 2023-09-07 | Catalog Technologies, Inc. | Dna microarrays and component level sequencing for nucleic acid-based data storage and processing |
| WO2023232749A1 (en) * | 2022-05-31 | 2023-12-07 | Imec Vzw | Electrochemical synthesis system |
| WO2024048422A1 (ja) * | 2022-08-29 | 2024-03-07 | 国立大学法人大阪大学 | 分子メモリ、分子メモリの製造方法、分子メモリのデコード方法および分子メモリをデコードするためのデバイス |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070004047A1 (en) * | 2002-04-19 | 2007-01-04 | Lee Jeremy S | Methods and apparatus for molecular data storage, retrieval and analysis |
| US20090222216A1 (en) * | 2008-02-28 | 2009-09-03 | Electronic Bio Sciences, Llc | System and Method to Improve Accuracy of a Polymer |
| KR20110103865A (ko) * | 2010-03-15 | 2011-09-21 | 인터내셔널 비지네스 머신즈 코포레이션 | 중합체들의 움직임을 동적으로 제어하기 위한 압전-기반 나노포어 디바이스 |
| US20110287414A1 (en) * | 2010-02-08 | 2011-11-24 | Genia Technologies, Inc. | Systems and methods for identifying a portion of a molecule |
| WO2016164779A1 (en) * | 2015-04-10 | 2016-10-13 | University Of Washington | Integrated system for nucleic acid-based storage of digital data |
| US20170254797A1 (en) * | 2013-02-05 | 2017-09-07 | Genia Technologies, Inc. | Nanopore arrays |
| WO2017151680A2 (en) * | 2016-02-29 | 2017-09-08 | Dodo Omnidata, Inc. | Methods, compositions, and devices for information storage |
| WO2018081745A1 (en) * | 2016-10-31 | 2018-05-03 | Dodo Omnidata, Inc. | Methods, compositions, and devices for information storage |
| WO2018094115A1 (en) * | 2016-11-16 | 2018-05-24 | Catalog Technologies, Inc. | Systems for nucleic acid-based data storage |
| WO2018148260A1 (en) * | 2017-02-13 | 2018-08-16 | Thomson Licensing | Apparatus, method and system for digital information storage in deoxyribonucleic acid (dna) |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE518977C2 (sv) * | 1999-11-22 | 2002-12-17 | Transmode Systems Ab | Arrangemang för övervakning och/eller styrning av bithastigheten av datapulser |
| JP3478228B2 (ja) * | 2000-03-07 | 2003-12-15 | 日本電気株式会社 | 速度変換回路及びその制御方法 |
| JP2002196797A (ja) * | 2000-12-27 | 2002-07-12 | Toshiba Corp | 記録再生装置及びその記録再生方法 |
| US6646912B2 (en) * | 2001-06-05 | 2003-11-11 | Hewlett-Packard Development Company, Lp. | Non-volatile memory |
| EP1326357A1 (de) * | 2002-01-08 | 2003-07-09 | Siemens Aktiengesellschaft | Verfahren zur Prüfung und Aufrechterhaltung einer vorbestimmten physikalischen Bitrate einer Leitungsverbindung |
| US7616551B2 (en) * | 2003-11-25 | 2009-11-10 | Samsung Electronics Co., Ltd. | Molecular optoelectronic memory device |
| US20050283218A1 (en) * | 2004-06-22 | 2005-12-22 | Williams Michael S | Implantable chamber for biological induction or enhancement of muscle contraction |
| US7390540B2 (en) * | 2004-07-21 | 2008-06-24 | Hewlett-Packard Development Company, L.P. | Method for preparation of anisotropic materials |
| JP4251650B2 (ja) * | 2005-03-28 | 2009-04-08 | 株式会社カシオ日立モバイルコミュニケーションズ | 画像処理装置及びプログラム |
| US20080149832A1 (en) * | 2006-12-20 | 2008-06-26 | Miguel Zorn | Scanning Probe Microscope, Nanomanipulator with Nanospool, Motor, nucleotide cassette and Gaming application |
| WO2010031007A2 (en) | 2008-09-12 | 2010-03-18 | Genvault Corporation | Matrices and media for storage and stabilization of biomolecules |
| TWI462104B (zh) * | 2010-08-04 | 2014-11-21 | Silicon Motion Inc | 資料寫入方法及資料儲存裝置 |
| US20130001239A1 (en) * | 2011-06-28 | 2013-01-03 | H.B. Fuller Company | Automatic delivery of adhesive to an adhesive supply unit and systems therefore |
| CN107368386B (zh) * | 2012-03-29 | 2021-03-09 | 英特尔公司 | 用于处理从非易失性存储器阵列检索的状态置信度数据的方法和设备 |
| JP2014020837A (ja) * | 2012-07-13 | 2014-02-03 | Panasonic Corp | ポリヌクレオチド配列決定方法 |
| US9164834B2 (en) * | 2013-05-06 | 2015-10-20 | Samsung Electronics Co., Ltd. | Semiconductor memory devices, memory systems including the same and method of writing data in the same |
| DE102013215055B4 (de) * | 2013-07-31 | 2021-01-28 | Infineon Technologies Ag | Schaltungsanordnung, Vorrichtung, Verfahren und Computerprogramm mit modifiziertem Fehlersyndrom zur Fehlererkennung von permanenten Fehlern in Speichern |
| KR101842621B1 (ko) * | 2013-09-26 | 2018-03-27 | 인텔 코포레이션 | 지속 메모리에 대한 블록 저장 애퍼처들 |
| US9123424B2 (en) * | 2013-12-17 | 2015-09-01 | Sandisk Technologies Inc. | Optimizing pass voltage and initial program voltage based on performance of non-volatile memory |
| JP2015139420A (ja) * | 2014-01-30 | 2015-08-03 | パナソニック株式会社 | 化学物質検出方法 |
| US10640822B2 (en) * | 2016-02-29 | 2020-05-05 | Iridia, Inc. | Systems and methods for writing, reading, and controlling data stored in a polymer |
| US10859562B2 (en) * | 2016-02-29 | 2020-12-08 | Iridia, Inc. | Methods, compositions, and devices for information storage |
| US9852800B2 (en) * | 2016-03-07 | 2017-12-26 | Sandisk Technologies Llc | Adaptive determination of program parameter using program of erase rate |
| EP3223515A1 (en) * | 2016-03-21 | 2017-09-27 | Thomson Licensing | Method for testing performance of a storage device and corresponding device |
| JP6725375B2 (ja) * | 2016-09-14 | 2020-07-15 | キオクシア株式会社 | メモリシステムおよび方法 |
| TWI827559B (zh) | 2017-10-30 | 2024-01-01 | 美商艾瑞迪亞公司 | 用於寫入、讀出以及控制儲存在聚合物中之數據之系統及方法 |
| EP3847649A4 (en) * | 2018-09-07 | 2022-08-31 | Iridia, Inc. | IMPROVED SYSTEMS AND METHODS FOR WRITING AND READING DATA STORED IN A POLYMER |
-
2019
- 2019-09-06 EP EP19858030.0A patent/EP3847649A4/en active Pending
- 2019-09-06 KR KR1020217010033A patent/KR102705160B1/ko active IP Right Grant
- 2019-09-06 WO PCT/US2019/050021 patent/WO2020051501A1/en unknown
- 2019-09-06 JP JP2021512603A patent/JP7329876B2/ja active Active
- 2019-09-06 SG SG11202102254SA patent/SG11202102254SA/en unknown
- 2019-09-06 CA CA3111930A patent/CA3111930A1/en active Pending
- 2019-09-06 CN CN201980073123.9A patent/CN113302700B/zh active Active
-
2020
- 2020-05-04 US US16/866,364 patent/US11152061B2/en active Active
-
2021
- 2021-03-04 IL IL281279A patent/IL281279A/en unknown
- 2021-10-15 US US17/451,064 patent/US11600324B2/en active Active
-
2023
- 2023-02-17 US US18/171,106 patent/US11923004B2/en active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070004047A1 (en) * | 2002-04-19 | 2007-01-04 | Lee Jeremy S | Methods and apparatus for molecular data storage, retrieval and analysis |
| US20090222216A1 (en) * | 2008-02-28 | 2009-09-03 | Electronic Bio Sciences, Llc | System and Method to Improve Accuracy of a Polymer |
| US20110287414A1 (en) * | 2010-02-08 | 2011-11-24 | Genia Technologies, Inc. | Systems and methods for identifying a portion of a molecule |
| KR20110103865A (ko) * | 2010-03-15 | 2011-09-21 | 인터내셔널 비지네스 머신즈 코포레이션 | 중합체들의 움직임을 동적으로 제어하기 위한 압전-기반 나노포어 디바이스 |
| US20170254797A1 (en) * | 2013-02-05 | 2017-09-07 | Genia Technologies, Inc. | Nanopore arrays |
| WO2016164779A1 (en) * | 2015-04-10 | 2016-10-13 | University Of Washington | Integrated system for nucleic acid-based storage of digital data |
| WO2017151680A2 (en) * | 2016-02-29 | 2017-09-08 | Dodo Omnidata, Inc. | Methods, compositions, and devices for information storage |
| WO2018081745A1 (en) * | 2016-10-31 | 2018-05-03 | Dodo Omnidata, Inc. | Methods, compositions, and devices for information storage |
| WO2018094115A1 (en) * | 2016-11-16 | 2018-05-24 | Catalog Technologies, Inc. | Systems for nucleic acid-based data storage |
| WO2018148260A1 (en) * | 2017-02-13 | 2018-08-16 | Thomson Licensing | Apparatus, method and system for digital information storage in deoxyribonucleic acid (dna) |
Also Published As
| Publication number | Publication date |
|---|---|
| IL281279A (en) | 2021-04-29 |
| EP3847649A1 (en) | 2021-07-14 |
| US11600324B2 (en) | 2023-03-07 |
| WO2020051501A1 (en) | 2020-03-12 |
| EP3847649A4 (en) | 2022-08-31 |
| SG11202102254SA (en) | 2021-04-29 |
| US20200265890A1 (en) | 2020-08-20 |
| CA3111930A1 (en) | 2020-03-12 |
| KR102705160B1 (ko) | 2024-09-09 |
| US11152061B2 (en) | 2021-10-19 |
| US20220036948A1 (en) | 2022-02-03 |
| JP7329876B2 (ja) | 2023-08-21 |
| JP2022500626A (ja) | 2022-01-04 |
| CN113302700A (zh) | 2021-08-24 |
| CN113302700B (zh) | 2024-10-08 |
| US11923004B2 (en) | 2024-03-05 |
| US20230207001A1 (en) | 2023-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20210055071A (ko) | 중합체에 저장된 데이터를 기록 및 판독하기 위한 개선된 시스템 및 방법 | |
| Doricchi et al. | Emerging approaches to DNA data storage: challenges and prospects | |
| JP6511142B2 (ja) | 電圧刺激の変化を用いたナノポアベースの配列決定 | |
| US11721399B2 (en) | Memory system with dynamic calibration using a trim management mechanism | |
| CN108475530A (zh) | 用于在储存体装置的编程之前进行擦除检测的系统和方法 | |
| US11287989B2 (en) | Dynamic allocation of sub blocks | |
| US9804785B2 (en) | Nonvolatile memory adaptive to host boot up routine | |
| US20190367977A1 (en) | High speed molecular sensing with nanopores | |
| JP2015525077A5 (ko) | ||
| US20240046114A1 (en) | On-Chip Nanoscale Storage System Using Chimeric DNA | |
| CN108369221B (zh) | 纳米孔测量数据的自适应压缩和修改 | |
| CN108291902B (zh) | 存储纳米孔测量样本的模拟存储器的差分输出 | |
| JP2019530861A (ja) | ハイブリッドモード刺激を伴う電圧モードを用いたナノポアベースの配列決定 | |
| KR102236439B1 (ko) | 디지털 정보를 dna 분자에 저장하는 방법 및 그 장치 | |
| US20210280274A1 (en) | Accessing data storage provided using double-stranded nucleic acid molecules | |
| US10920312B2 (en) | Electrochemical cell with increased current density | |
| US10612085B2 (en) | Reduction of entropic barrier of polyelectrolyte molecules in a nanopore device with agarose gel | |
| US11545213B1 (en) | Systems and methods for writing and reading data stored in a polymer using nano-channels | |
| US11837302B1 (en) | Systems and methods for writing and reading data stored in a polymer using nano-channels | |
| US7876661B2 (en) | Non-destructive readback for ferroelectric material | |
| Widom et al. | The biophysical basis of Benveniste experiments: Entropy, structure, and information in water | |
| Fizari et al. | Role of DNA–DNA sliding friction and nonequilibrium dynamics in viral genome ejection and packaging | |
| WO2014070263A2 (en) | Magnetoresistive random access memory | |
| US20240266000A1 (en) | Dna encoding and decoding method using degenerate nucleotide | |
| US11990187B2 (en) | Method and apparatus with memory array programming |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| GRNT | Written decision to grant |