CN100583287C - 包含交叉点电阻元件的交叉点存储器阵列的寻址电路 - Google Patents

包含交叉点电阻元件的交叉点存储器阵列的寻址电路 Download PDF

Info

Publication number
CN100583287C
CN100583287C CN200410104995A CN200410104995A CN100583287C CN 100583287 C CN100583287 C CN 100583287C CN 200410104995 A CN200410104995 A CN 200410104995A CN 200410104995 A CN200410104995 A CN 200410104995A CN 100583287 C CN100583287 C CN 100583287C
Authority
CN
China
Prior art keywords
point
resistive element
memory
group
crossing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200410104995A
Other languages
English (en)
Other versions
CN1637926A (zh
Inventor
C·陶西
W·杰克逊
H·罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1637926A publication Critical patent/CN1637926A/zh
Application granted granted Critical
Publication of CN100583287C publication Critical patent/CN100583287C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

寻址电路(250)可用于对交叉点存储器阵列(25)中的一个或多个存储元件寻址。寻址电路(250)包括第一组和第二组地址线(116、126)，用于对交叉点存储器阵列(25)寻址。寻址电路还包括上拉和下拉电路元件(112、122)。上拉和下拉电路元件(112、122)以及地址线(116、126)都包括交叉点电阻元件。

Description

包含交叉点电阻元件的交叉点存储器阵列的寻址电路
技术领域
一般来讲，本发明涉及数字存储电路。更具体来讲，本发明涉及存储电路所用的寻址电路。
背景技术
许多用户设备产生和利用数量越来越大的数字数据。例如，静止和/或活动图像的便携式数字照相机产生大量表示图像的数字数据。每个数字图像可能需要多达数兆字节(MB)的数据存储。
目前用于便携式装置、如数字照相机中的存储装置的一种形式为闪速存储器。闪速存储器一般在机械上是稳固的，是小功率的，并且具有良好的数据传输特性。但是，闪速存储器仍然比较昂贵，例如每MB为$1.50-$2。由于价格的原因，使用闪速存储器作为归档装置通常是不合理的，这就要求数据从其中转到第二归档存储器。另外，在便宜的数字照相机或类似的数字设备、如MP3播放器或PDA中包含大量闪速存储器的成本变得非常惊人。这可能使某些特征不可用于各种应用，例如在便宜的数字照相机上录制视频，以及可能损害其它特征的功能，例如限制数字照相机可存储的图片数量或者MP3播放器可存储的歌曲数量。
磁“硬盘”存储器通常用于归档存储器，甚至在便携式装置中。微型硬盘驱动器可用于PCMCIA III型形状因数，提供高达4GB的容量。但是，这种盘驱动器仍然较贵，至少部分是因为盘控制器电子电路的较高固定成本。与闪速存储器相比，微型硬盘驱动器还有其它缺点，例如较低的机械稳固性、较高的功耗(例如大约2到4W)以及较长的存取时间。
可以同样地使用可移动的光存储盘，与硬盘相比，可移动的光盘提供一个大的优势。可移动的光学媒体非常便宜，例如对于小型盘媒体，每MB约为$0.03。但是，在其它许多方面，光盘存储器比不上磁硬盘，包括较差的功耗、机械稳固性、大体积以及存取性能。
磁带甚至比可移动的光盘具有更低的媒体成本。但是，它同样具有旋转盘存储器的其它缺点，特别是在物理体积和功耗方面。另外，磁带具有串行存取的缺点。这产生另外两个应用问题，即极慢的随机存取性能以及对用于存储视频或其它类型数据的均匀时间压缩技术的限制。
发明内容
根据一个实施例，提供一种用于对交叉点存储器阵列进行寻址的寻址电路。寻址电路包括第一和第二组地址线以及上拉和下拉电路元件。第一组交叉点电阻元件连接到第一组地址线，以及第二组交叉点电阻元件连接到第二组地址线。另外，上拉和下拉电路元件由交叉点电阻元件组成。
根据另一个实施例，存储电路包括具有第一组和第二组横向电极的交叉点存储器阵列，其中在第一组和第二组电极的交叉点处形成各个存储元件。各存储元件包括交叉点电阻元件。用于对存储器阵列寻址的寻址电路还包括交叉点电阻元件。
根据又一个实施例，用于确定交叉点存储器阵列中多个存储元件中的一个存储元件的状态的方法包括通过以下步骤对存储元件寻址：把预定电信号施加到第一组地址线；采用至少一个上拉交叉点电阻元件产生电流；以及根据所产生电流并利用连接到上拉交叉点电阻元件和下拉交叉点电阻元件中的至少一个、且进一步连接到存储元件的至少一个读出线来读出存储元件的二进制状态。
根据又一个实施例，一种装置包括：用于对存储元件寻址的部件；用于采用上拉交叉点电阻元件和下拉交叉点电阻元件中的至少一个来产生电流的部件；以及用于读出存储元件的二进制状态的部件。
附图说明
通过结合附图参照以下实施例的详细说明，可以更全面地了解并更好地理解实施例的各种特征，附图中：
图1是一次写入存储系统的框图；
图2是一次写入存储系统的示意框图，说明存储模块的总体结构；
图3是一次写入存储模块的等距剖视图；
图4是交叉点存储元件的直观图；
图5是交叉点存储元件的简化平面图；
图6表示一次写入存储器阵列；
图7是存储器阵列寻址电路的一部分的示意电路图；
图8是一种用于对交叉点存储器阵列中的存储元件寻址的方法的流程图；
图9是存储元件读出电路的电路原理图；
图10是存储模块层的简化体系结构布局框图；以及
图11是存储器阵列和寻址/读出电路的一部分的示意布局图。
具体实施方式
为了简洁及说明，主要结合示范实施例来描述本发明的原理。但是，本领域的技术人员容易认识到变更是可行的，只要没有背离本发明的实施例的真正实质和范围。此外，在以下详细描述中，参照说明特定实施例的附图。可以对这些实施例进行电、机械、逻辑和结构改变，只要没有背离这些实施例的实质和范围。因此，以下详细说明不是限制性的，这些实施例的范围由所附权利要求及其等效物来定义。
提供一种数据存储装置，它包括在介电衬底材料上形成的交叉点存储器阵列。交叉点存储器阵列包括第一组和第二组横向电极，它们由包括至少一个半导体层的存储层分隔。存储层在第一组和第二组中的电极的各交叉点上形成非易失性存储元件。存储层可包括传统的半导体材料以及采用成本较低的印刷技术代替半导体平版印刷术的最近开发的有机电子材料。
通过施加形式为通过存储元件的预定电流密度的写信号，存储器阵列中的各存储元件可以在低阻态和高阻态之间转换，表示相应的二进制数据状态。存储元件可包括一次写入存储元件，这样它们可在这些状态之间转换一次。各存储元件包括至少在处于低阻态时在存储层中形成的二极管结。多个数据存储装置可以堆叠并层压为提供廉价高容量数据存储器的存储模块。这种存储模块可以用于归档数据存储系统，其中存储模块提供在设备或接口卡中可接受的一次写入数据存储单元。
在数据存储装置上提供寻址电路，用于存取存储器阵列中的存储元件。为了简化与存储器阵列的互连，寻址电路包括用于存取存储器阵列中的存储元件的多路复用寻址方案。各存储元件是唯一可通过寻址线寻址的，这些寻址线的数量少于存储器阵列中的行线和列线的总数。
根据本发明的一个实施例，不是在寻址电路中采用上拉和下拉电阻把行地址线拉到上拉电压+V以及把列地址线拉到下拉电压-V，而是采用由与存储器阵列中所用电路元件相同的材料和相同的结构制作的电路元件。如上所述，存储器阵列的存储元件包括横向电极，其中在横向电极之间设置了至少半导体层。这种结构称作交叉点结构，并且可用来形成电阻电路元件。不是在寻址电路中采用上拉和下拉电阻，而是采用具有与存储元件相同的结构和基本相同的材料的上拉交叉点电阻元件和下拉交叉点电阻元件。
交叉点电阻元件是极小型的电路元件，其尺寸一般由两个电极的交叉点定义。与依靠面内传导的传统TaN或NiCr薄膜电阻技术相比，交叉点电阻元件使用更少面积。寻址电路所用的更少面积可使更多面积可用于存储器。
另外，通过采用上拉和下拉交叉点电阻元件，存储装置基本上完全由交叉点电阻元件组成。因此，制造过程被简化并且成本较低。例如，采用交叉点电阻元件来代替传统的薄膜电阻使得创建和互连交叉点存储器阵列所需的数量上的附加材料或工艺的使用减至最少。因此，交叉点存储器阵列可以通过快速、便宜、具有自对准特性的卷装进出(roll-to-roll)工艺来制造。用于在集成电路中制作电阻的现有方法包括掩模、对准以及通常还有附加材料。此外，与存储器阵列相比时，引入不同的材料作为电阻的缺点是引入了电阻的电阻率的不同温度系数。一般来讲，当存储装置的温度改变时，电路元件的电阻也改变。但是，如果不同的材料用于电路元件、例如存储元件和寻址电路的元件，则电阻的变化量可能对于每种电路元件变化很大。在不同温度下工作时，这可能导致信号传送受到损害，因为最佳上拉和下拉电阻值取决于存储元件在其低阻态的电阻。由于此实施例把相同的交叉点电阻元件用于寻址电路和存储器阵列，因此因温度波动引起的电阻变化对于所有电路元件均相同，从而提供更稳定的信号传送。另外，如果对于卷装进出处理存在材料属性的批量(run-to-run)变化，则这些变化对于所有电路元件均相同，而它们在对于电阻使用不同材料时将是不同的。
在一个实例中，用于存储器阵列和寻址电路的交叉点电阻元件基本上包括二极管，以下详细说明的实施例一般把存储器阵列和寻址电路描述为包括具有交叉点结构的二极管。本领域的技术人员十分清楚，具有交叉点结构的除二极管之外的电路元件可用于该存储装置。
一次写入存储系统
图1说明在存储卡10中使用的一次写入存储系统。一次写入存储系统包括便携、便宜、坚固的存储系统，它对于数据存储应用、如数字照相机和便携式数字音频装置等是有用的。存储系统可以结合到工业标准便携式接口卡(例如PCMCIA或CF)中，使得它可用于具有这类接口的现有或未来的产品。存储卡10具有I/O接口连接器12，通过这个连接器，在存储卡10与它所耦合到的装置2之间进行通信。接口连接器12耦合到接口和控制电路14，接口和控制电路14经由内部接口16连接到可移动的存储模块20。存储模块20提供用于一次写入数据存储的电路，其中包括部分检测、写允许和寻址功能。接口和控制电路14包括当每个可移动存储模块20被装入存储卡10中时用于控制、接口、检测以及纠错编码(ECC)等的电路。在一个实施例中，通过在连接器12处从装置2断开存储卡10，很方便地从装置2中取出存储卡10。例如，当存储卡10已满时，用户从装置2中取出存储卡10，并用另一个存储卡替换存储卡10。在另一个实施例中，存储模块20被放入存储卡10的插槽等中，使得它可方便地从其中取出并用另一存储模块20来替换。当安放在存储卡10上时，存储模块20通过内部接口16耦合到接口和控制电路14。
一次写入数据存储器是指数据只能有效地一次写入存储器，此后就保持不变。本领域的技术人员知道，在一次写入存储器的多种形式中，其中所储存的数据在最初写入之后并不是完全不能改变，只是不能随意改变。例如，大多数一次写入存储器均制作成每个存储单元处于第一种二进制状态(例如表示二进制数据“0”)，并且在写入过程中，所选存储单元被改为第二种二进制状态(例如表示二进制数据“1”)。存储器从第一种二进制状态到第二种二进制状态的改变通常是不可逆转的，所以，一旦写入数据“1”，就无法再变为数据“0”。这限制了在数据已写入存储器之后可进行的对已存储数据的改变，其中任意数据只可以被写入一次，此后例如数据“0”只能被改为数据“1”而没有其它方式。
由于存储模块20包含一次写入存储器，因此它可用于归档数据存储，其中，一旦数据被储存，即保持不变。这有些象感光胶片，一旦图像存储在其中，经显影的胶片便作为永久记录保存。因此，一旦存储模块20已经装满数据，需要另一个存储模块来进行其它数据存储。也有可能简单地更换装置2中的整个存储卡10，但是，这就意味着接口和控制电路14以及存储卡结构也随存储模块20一起存放。为了降低数据存储成本，就需要存储系统中可再用的且较贵的组件不是永久性地与实际存储存储器相连，为此，存储模块20在一个优选实施例中可从存储卡10中取出。因此，大部分存储卡10包括一次性成本，而用于插入其中的存储模块20可以低成本来制造，下面将更详细地论述。
一次写入存储模块
存储模块20的框图表示如图2所示。为了在给定基础面积中增加存储模块20的存储容量，存储模块20由薄片层22的堆叠构成。各层22具有提供数据存储的存储元件的阵列25。各层22还包括把各个存储器阵列25通过存储系统内部接口16耦合到接口和控制电路14的寻址电路30。各层22上的寻址电路30使得存储模块20的各层22之间能够用较少的互连导体，有利于简化制造，从而降低成本。
图3是存储模块20的等距剖视图，说明存储模块20中电路和层的可能的物理排列。各层22包括在衬底50上形成的存储器阵列25和寻址电路30。存储器阵列25包括存储元件26的矩阵，如图4所示。寻址电路30包括列和行复用(mux)电路部分，它们表示为位置靠近存储器阵列25的相应垂直边。输入/输出(I/O)引线40也在制作过程中在衬底50上形成。在存储模块20中，引线40的行I/O引线从行复用电路延伸到衬底50的第一相邻边，引线40的列I/O引线从列复用电路延伸到衬底50的第二相邻边。各引线40端接于相应的接触焊盘42，接触焊盘42的一部分在衬底50的边缘露出。
多个层22以相同取向堆叠并层压在一起。通过图3的局部剖视图中说明的导电接触元件55，对堆叠层22的接触焊盘42的露出部分进行电接触。接触元件55沿存储模块20的侧面延伸并垂直于各层22的平面。所示的各接触元件55对堆叠中的多个层22的相应接触焊盘进行电接触。接触元件55可用来把存储模块20通过存储系统内部接口16耦合到接口和控制电路14。
在存储模块20的一种实现中，各层22的衬底50可由聚合塑料制成。在题为“非易失性存储器”的美国专利No.6646912的说明中详细描述了可在衬底50上形成集成电路(例如存储器阵列25和寻址线路30)以及把层22组装成存储模块20的工艺，通过引用将此专利完整地结合到本文中。
一次写入存储器阵列
存储元件26的阵列25在存储模块20的各层上形成。存储器阵列25包括常规的列线和行线的矩阵，其中在各列/行交叉点上具有存储元件。图4说明根据一个实施例、具有列线60和行线62的存储器阵列25的一部分的示意图。耦合在各列线和行线之间的是存储元件26，它也在图4的示意图的扩展部分中被更详细地表示。各存储元件26包括与二极管元件66串联的熔丝元件64。熔丝元件64提供了存储元件26的实际数据存储作用，二极管66便于采用行和列线对存储元件26进行寻址，以便写入和读取数据。
可以理解，虽然上述说明提到存储器阵列中的熔丝元件是制作成低阻态并且熔断以建立高阻态，但同样能够采用以相反方式工作的“反熔丝”元件来建立存储器阵列。在那种情况下，存储元件制作成高阻态，并经过熔断以建立低电阻。由于上述原因，各存储元件中的反熔丝也以与二极管串联的方式来形成。二极管和反熔丝在这种情况下是分开的，因为在反熔丝熔断之后，需要二极管功能。
存储器阵列25的使用如下所述。在制造时，各存储元件26具有导电的熔丝元件64。熔丝元件64的导电状态(又称作低阻态)表示一种二进制数据状态、如数据“0”。为了把数据写入存储器阵列25，采用列线和行线对希望在其中存储数据“1”的各存储元件26寻址，并且其中写入数据“1”的各存储元件23的熔丝元件64被“熔断”，把那些存储元件23置于非导电状态(又称作高阻态)。熔丝元件64的非导电状态表示二进制数据状态、如数据“1”。熔断熔丝元件是单向操作，它使存储器成为“一次写入”存储器，如上所述。可通过把预定电流经由所选行线施加到所选列线、例如足以熔断与那些行/列线直接互连的所选存储元件26的熔丝64，从而执行数据写入操作(例如把数据“1”写入所选存储元件26)。可通过采用列和行线对存储元件26寻址并检测哪些存储元件26是导电的(数据“0”)以及哪些是非导电的(数据“1”)来从存储器阵列25中读取数据。
存储器阵列25的各存储元件26中的二极管元件66帮助采用列和行线对存储元件26唯一地寻址，以便写入和读取数据。在行/列交叉点存储元件26中没有二极管元件66时，电流通路通过在给定列线与行线之间的许多存储元件26。但是，通过二极管元件66形成通过各存储元件26的单向导电通路，单一列线和单一行线可用来唯一寻址单一存储元件26。换句话说，形成从一个行线到一个列线的电路允许电流仅通过单一存储元件26。通过施加经过该电路的预定“数据写入”电流，存储元件26中的熔丝64可被熔断，从而把数据“0”改为数据“1”。另外，通过读出电路中的电阻，能够确定熔丝64是被熔断还是未改变，从而读取数据“1”或数据“0”。
因此，二极管66减少了在读取和写入操作过程中、存储器阵列25中的存储元件26之间串扰的发生率。此外，二极管66的非线性电流-电压(I-V)特性改善了数据读出信噪比(SNR)，这有助于远程读出及基于二极管的寻址。存储模块20中的数据被远程读出，因为读出电路位于独立集成电路所包含的接口和控制电路14中。另外，还采用了存储元件26的置换二极管逻辑寻址，其中使用以下所述的寻址电路，以便减少存储模块20与接口和控制电路14之间所需的连接的数量。
图5一般地表示交叉点电阻元件的结构，它可用于图3和图4所示的存储器阵列25或寻址电路30中。基本结构包括两层垂直的分隔平行导体组60和62，在它们之间配置了至少一个半导体层75。两组导体60和62形成行和列电极，它们的重叠方式为各行电极正好在一个位置与各列电极相交。在这些交叉点的每一个，通过半导体层75进行行电极(例如导体62)与列电极(例如导体60)之间的连接。虽然在本说明中，半导体层75一般表示为单数，但实际上，可采用不同材料的多个层。在各种配置中，这些层可包括非半导体材料，例如金属、甚至电介质。
该结构可用来形成图4所示的交叉点存储器阵列25中提供的存储元件26。半导体层75可包括产生用于存储元件26的、如图4所示与二极管66串联的熔丝64的薄膜。阵列25中的二极管66全部经过定向，使得如果公共电位施加到所有行电极与所有列电极之间，则所有二极管66均以相同方向偏置。熔丝64可作为与二极管66分离的元件来实现，当其中通过临界电流时，它使电路开路，或者可以结合到二极管的性能中。
熔丝64的特性在于，其电阻在高阻态与低阻态之间不可逆地改变，或者在某个临界电流门限相反。状态之间的电阻变化是实质性的。熔丝64的临界电流可由装置的面积来控制，例如图5所示的行和列导体60、62的交叉点的面积。装置的面积也可以平版印刷方式来定义。熔丝64和二极管66可以从多个薄膜中形成，例如设置在半导体层75中，串联淀积在行和列电极60与62之间。各个存储元件26出现在行和列电极60、62的交叉点上，如上所述。虽然熔丝和二极管层被淀积为覆盖交叉点的整个面积的相连薄膜，但可通过多种方法来形成它们的图案(激光消融、光刻、软平版印刷)，以便使各个装置之间的串扰最小。
图5所示的结构也可用来形成图3所示的寻址电路30中采用的交叉点电阻元件、如二极管。对于这些二极管，半导体层75可包括一个或多个薄膜，只用于形成二极管，而不是例如对于存储元件26所示的、与熔丝串联的二极管。参照图7更详细地描述寻址电路30。此外，同样的层可由寻址电路30和存储元件26中的交叉点电阻元件共用。对于寻址电路30，第一共用导电层可包括列电极(例如列电极60)，以及第二共用导电层可包括行电极(例如行电极62)。半导体层75也可由寻址电路30中的交叉点电阻元件共用。这些导电层和半导体层75也可由存储元件26共用。
图6是交叉点一次写入二极管存储器阵列的示意表示。图6表示八行八列的阵列。如果电压被施加到行和列电极、如图4和图5所示的行和列导体60、62，如图所示(即，除一个处于-V之外，所有列电极为电位V，以及除一个处于V之外，所有行电极处于-V)，则只有一个二极管将被正向偏置。对于图6所示的情况，只有阵列的左上角的二极管90将被正向偏置。顶行和最左列的其余二极管上没有偏压，以及阵列中的其余二极管为反向偏置。这构成阵列的寻址方案。如果电流在电极处于这些电位时经过行和列之间，则左上二极管的熔丝没有改变(例如表示数据“0”)。相反，如果在这个配置中没有任何电流经过，则相应的二极管/熔丝已经熔断(例如表示数据“1”)。通过调制施加到阵列电极的电压幅度，可使更多电流流经所选二极管。如果这个电压产生超过熔丝的门限电流的电流，则熔丝可被熔断，从而改变存储元件的状态。这构成向存储器阵列写入的方法。
熔断存储器阵列中的熔丝所需的实际电流(或者为获得该电流而施加的电压)可以在制造时被预测和控制。作为工作因数的是通过存储元件的电流密度，因此使元件熔断而要施加的电压/电流可通过改变元件的结面积来调节。例如，如果交叉点电极的交叉点的截面面积被减少，则这还减少被施加以达到熔断存储元件26的熔丝64的临界电流密度所需的电流/电压。这个方案可用于设计和制造存储电路，以便确保控制电压可被施加，以便仅熔断预期的交叉点熔丝。
存储器阵列寻址电路
为了简化与存储器阵列25的互连，可采用存取存储器阵列25中的存储元件26的复用寻址方案。存储器阵列25中的各存储元件26可通过寻址线从外部电路唯一寻址，这些寻址线的数量少于形成存储器阵列25、如图4和图5所示的行和列导体60、62的总数。为此，寻址电路、如图3所示的寻址电路30被包含在与存储阵列25相同的衬底50上。
根据一个实施例，寻址电路有时在本文中称作执行复用(mux)和/或去复用(demux)功能。在本说明的上下文中，术语“复用”被理解为包含优选实施例中所用的置换二极管逻辑寻址的形式，但选择方案与传统的复用配置略有不同。
地址mux/demux功能采用称作置换二极管逻辑的逻辑方案来执行，在下面进行描述。图7说明由串联的熔丝和二极管表示的单个一次写入存储元件102，它与存储元件26相同，存储元件26包括串联且耦合在行和列电极60、62之间的熔丝64和二极管66，如图4所示。存储元件102耦合在行电极104与列电极106之间。行地址二极管逻辑电路110耦合到行电极104，列地址二极管逻辑电路120耦合到列电极106。
行地址电路110包括上拉交叉点电阻元件112，它耦合在行电极104与上拉电压+V之间。上拉交叉点电阻元件112的一个实例可包括如图7所示且称作上拉二极管112的二极管。行地址电路110还包括耦合到行电极104的多个行地址线116。行地址线116包括行地址二极管114，其阳极耦合到行电极104，阴极通过由X、Y和Z表示的各个行地址输入电压来控制。
列地址电路120同样采用从列电极106耦合到下拉电压-V的下拉交叉点电阻元件122来构成。下拉交叉点电阻元件122的一个实例可包括如图7所示且称作下拉二极管122的二极管。列地址电路120包括耦合到列电极106的多个列地址线126。列地址线126包括列地址二极管124，其阴极耦合到列电极106，以及阳极通过由A、B和C表示的各个列地址输入电压来控制。
首先考虑行地址电路110，其中逻辑电平+V和-(V+ΔV)用于行地址输入电压(X，Y，Z)。十分清楚，在电压+V表示逻辑“1”时，行地址电路110的作用就象“与”门，其中二极管阴极(X，Y，Z)作为输入以及行电极104作为输出。只有在所有三个行地址输入(X，Y，Z)为高电平时，行电极104才为高电平(+V)。同样，列地址电路120的作用就象负逻辑“与”门。在这种情况下，如果在列地址输入(A，B，C)上施加逻辑电平-V和(V+ΔV)，则列电极106处的输出在所有三个输入处于-V时只能是-V。如果所有行地址输入(X，Y，Z)均把阴极电压+V施加到二极管114，并且所有列地址输入(A，B，C)均把阳极电压-V施加到二极管124，则存储元件102被选取。虽然在图7仅表示了三个输入电路，但这个寻址方案可扩展到包括任意数量的输入。
当从n个节点的d个组中每组选取一项时，存在nd种排列。因此，nd个电极可通过二极管连接到d个组的每组中的n个节点其中之一。如果高逻辑电平正好被施加到各组中的一个节点，则只有一个电极将被选取，因为连接到电极的所有线必须为高电平，以便选取它，以及没有任何两个电极共用相同的连接。
如上所述，行地址电路110和列地址电路120可分别采用上拉和下拉二极管112、122来代替上拉和下拉电阻。上拉和下拉二极管112、122可包括与存储元件102相同的结构以及基本相同的材料。例如，上拉和下拉二极管112、122以及存储元件102包括具有图5所示结构的交叉点电阻元件。另外，可采用相同的材料，但存储元件102还可包括用于熔丝的材料。因此，包括存储器阵列25和寻址电路30的存储模块的制造被简化且成本较低。此外，与存储模块中的其它电路元件相比时，引入不同的材料用作电阻的缺点是引入了电阻的电阻率的不同温度系数。一般来讲，当存储模块的温度改变时，电路元件的电阻也改变。但是，如果不同的材料用于电路元件、例如存储元件和寻址电路的元件，则电阻的变化量可能对于每种电路元件极为不同。这可能导致信号传送(例如检测存储元件的二进制状态)在工作于不同温度时受到损害，因为最佳上拉和下拉电阻值取决于存储元件在其低阻态的电阻。由于此实施例把相同的交叉点电阻元件用于寻址电路和存储器阵列，因此温度的变化对于所有电路元件均相同，从而提供更稳定的信号传送。
信号传送可包括对存储元件102的读取和写入。信号传送可以采用均包括交叉点电阻元件、如二极管的行读出线132和/或列读出线134来执行。被寻址存储元件的状态由通过读出线流入适当选取的偏置点的电流来确定。为了让电流通过任一读出线，必须满足两个条件：(1)二极管存储元件必须被寻址，以及(2)那个元件的熔丝必须熔断。在所有其它情况下，二极管未被寻址，以及与熔丝的状态无关，相应的行和/或列读出二极管没有被正向偏置且不会传导电流。因此，如果单一读出线连接到所有行(或列)电极，且行和列阵列中的一个存储元件被寻址，则那个存储元件的状态可以被明确地确定。
参照图7所示的实例，如果采用行和列地址线116、126对存储元件102寻址，则存储元件102的二进制状态可采用一个或多个读出线132、134来确定。例如，电压被施加到上拉二极管112上，产生电流。如果存储元件102中的熔丝熔断(例如熔丝处于表示“1”的高阻态)，则电流完全流经行读出线132。在行读出线132中读出的电流表明存储元件102处于高阻态。如果存储元件102处于低阻态(例如表示“0”)，则电流完全流经存储元件102而不是行读出线102。因此，行读出线132中的二极管没有被偏置，表明存储元件102处于低阻态。列读出线134以相同方式工作。
在上拉二极管112和下拉二极管122上产生的电流与这些二极管的电阻成比例。这样，上拉二极管112和下拉二极管122的电阻可选择为提供最大的检测信号，用于检测存储元件102的二进制状态。当存储元件102在其低阻态与高阻态之间改变时，检测信号是流经交叉点电阻元件、如读出线132和134中的二极管的电流的差异。假定存储元件的高阻态远大于低阻态，检测信号在上拉二极管112(或下拉二极管122)具有近似等于Rlow的电阻时为最大，其中Rlow是存储元件102在低阻态的电阻。但是，上拉二极管112(或下拉二极管122)的电阻的范围可以是0.1×Rlow到10×Rlow。当选择上拉二极管112和下拉二极管122的电阻时，可考虑诸如功耗、RC时间常数以及使检测信号最大等因素。
图8说明根据一个实施例的用于对存储元件102寻址的方法。在步骤180，通过把预定电信号(例如预定电压)施加到行地址线116和列地址线126来对存储元件102寻址。在步骤181，在上拉二极管112和/或下拉二极管122上产生电流。在步骤182，采用读出线132和/或读出线134来确定存储元件102的二进制状态。例如，如果存储元件102处于高阻态，则电流在读出线132中被检测。如果存储元件102处于低阻态，则在读出线132中基本上没有检测到任何电流。
读出线132和134也可用来允许或阻止对被寻址存储元件102的写入。如图3所示，存储模块可包括多个层，各层包括存储器阵列和寻址电路。预定电信号可被施加到特定层上的读出线，从而允许或禁止对被寻址存储元件的写入。例如，参照图7，高电压可被施加到读出线132，从而允许对存储元件102的写入，以及低电压可被施加到读出线132，从而禁止对存储元件102的写入。
通过多个存储模块层的寻址
在存储模块中，多个层可被并行寻址。存储模块可包括多个层的堆叠。各层包括一次写入存储器阵列、如存储器阵列25，其中，各种层的存储器阵列共用公共寻址线，从而减少到外部电路所需的连接的数量。例如，如果存储模块由各包含具有N个存储元件、N个行电极和N个列电极的阵列的M个层组成，则当在一层上对第i行和第j列寻址时，在所有层上对它们寻址。这是需要的，有两个原因。首先，通过能够并行读取M层，达到给定串行比特率所需的读写速率除以M。其次，如果对存储器的每层要求独立的地址线，则层与层之间以及从存储模块到接口和控制电路的连接的数量则变得难以管理。
读出线、如图7所示的行和列读出线132和134用来选择用于并行寻址的层。被寻址存储元件的二进制状态可采用行读出二极管、列读出二极管中的任一个或者两种读出线来检测。此外，被寻址存储元件的二进制状态由通过读出线流入适当选取的偏置点的电流来确定，如以上参照图7所述。
行和列读出线的使用提供了冗余度而没有损害读出过程的速度，从而改进了信号检测余量。注意，也可通过向行或者列电极加入附加读出线和/或通过向读出线与行或列电极之间的连接添加并联的额外二极管来增加冗余度。
图9表示利用以上参照图7所述的技术的寻址和读出电路250的示意图。表示了一次写入存储器阵列中的多个存储元件260。存储元件260耦合到其相应的行和列寻址电路270、280，这些寻址电路构造为对存储器阵列寻址。电路250还包括公共行读出线274和公共列读出线284。公共行读出线274通过相应的行读出二极管272耦合到各存储器阵列行电极。具体来讲，各二极管272的阳极耦合到相应的行电极，阴极耦合到公共行读出线。同样，列读出二极管282从公共列读出线284耦合到存储器阵列的相应列电极。二极管282的阴极耦合到相应的列电极，以及其阳极耦合到公共列读出线。
在所示的实例中，对中央存储元件262寻址。这是因为存储元件262耦合到寻址电路选取的行和列电极。如图9所示，存储元件262对应于其中因所施加的电压而没有行或列地址二极管处于导通状态的寻址电路。如果存储元件262的熔丝熔断，则电流流经行和列读出线274、284中的读出二极管272、282。如果熔丝没有熔断，则没有电流流入读出线274和284中的任一个，而不管阵列中的任何其它存储元件中的熔丝的状态如何。在那种情况下，没有电流流经与被寻址存储元件对应的读出二极管，以及其它所有存储元件未被选取，因为寻址方案确保至少一个地址二极管导通，从而保证相应的读出二极管被反向偏置。
如果对阵列中一个以上行或列电极寻址，则所有被寻址线的交叉点上的存储元件的状态仍然可以被确定，只要各存储元件的至少一端可连接到与其它读出线分开的读出线。这个配置产生减少的检测余量。例如，考虑两个被寻址行和一个被寻址列。如果所有被寻址熔丝没有改变，则读出二极管通过并联的两个电阻连接到电源线之一，以及仅通过一个电阻连接到另一个电源线。为了能够检测这个条件，施加到读出线的端子上的偏压应该被调节成接近电源线电压之一，在检测熔断熔丝条件时产生更低的电流(更小的信号)。当每个被寻址行/列最多与另一个被寻址列/行相交时，如多个交叉点阵列共用相同地址线时的情况那样，但具有其自身的读出线，以及在交叉点存储器的叠层的情况下，或者当单一衬底上存在多个非互连交叉点阵列时，这不成问题。
图10说明存储模块层600的体系结构框图，表示电路元件的相对定位的一个实例。存储器阵列602在中心定位，在其周围设置了地址/读出线604、上拉/下拉二极管606以及电源划线(striping)耦合608。在这些电路的周围设置了接触焊盘610，用于进行外部互连。从以上说明中将会理解，层600的物理体系结构特别简单，其中行/列电极从阵列中通过地址/读出电路、上拉和下拉二极管及划线连接延伸到互连接触焊盘。地址和读出线以同样的方式布置，以及在导体交叉点上自动形成所有二极管电路元件(即所有二极管是具有交叉点结构且包括相同材料的交叉点电阻元件)。
存储模块层600的一部分在图11中更详细地表示。在这里，存储器阵列602的一部分表示为具有列电极612和行电极613。列读出线614和列地址线616穿过列电极612，形成地址/读出电路604。在606处的列电极中形成上拉/下拉二极管。列电极612排列成条，其中电极组耦合到独立的电源端子608a、608b。行电极(未示出)以同样方式排列。通过一次只把电力施加到存储器阵列的一部分(子阵列)、从而对其进行选取，电源划线连接可用作寻址方案的组成部分以及用作减少泄漏电流的机制。
假定地址和电源线经总线(共同)连接到存储模块中的所有层，写入数据可通过对各层上的位寻址以及选通(由电源划线确定的)有源子阵列中从读取电平到写入电平的电源来执行。但是，对不同层写入不同数据状态是采用读出线下拉其中存储元件二极管/熔丝要被保护的层上的电压来实现的。这意味着读出线中的读出二极管经受将熔断存储器阵列元件的电流。因此，读出二极管是制作成具有更宽电压/电流容限的更稳固的二极管。上拉和下拉二极管还制作成具有更宽的电压/电流容限，从而例如经受将熔断存储器阵列元件的电流。
冗余读出线的另一种可能的使用是在存储器被写入之前检查其功能。信息可以从结合到行和列电极端子的电源连接的各种状态的各种读出线的不一致测量结果中采集，从而揭示有缺陷的存储元件和/或有缺陷的寻址。这个信息可用来产生备用表，这些表可用来避免对存储模块的有缺陷区域的写入，从而改进对加工产量的产品容限。
集成电路结构
存储器阵列和寻址电路例如可根据金属半导体金属(MSM)过程在塑料衬底50上形成。MSM过程产生导电金属电路的两个图案层，其间具有一层或多层半导体材料。在金属层穿过半导体层的相对侧并与之接触的位置，在金属层之间形成二极管结。例如在题为“X-Y可寻址电子微开关阵列以及使用它们的读出矩阵”的国际专利申请公布号WO 99/39394的说明中描述了MSM二极管集成电路的制造。通过引用将该文献的公开明确地结合到本文中。
总体考虑
本文所述的存储系统具有若干特征，使它特别适合于便携式数据存储应用，例如在数字照相机(静止图像和/或视频)、数字音乐播放器/记录器(如MP3播放器)、个人数字助理(PDA)、移动电话等等中。存储系统能够提供容量足以用于这些设备的数据存储，并且能够以较低成本来生产。数据可被写入存储器，以及此后被永久存储。因此，能够以低成本(例如低于大约$5)提供高容量存储装置(例如100MB到1GB以上)，用于便携式设备中所用的永久归档数据存储。
数据存储器由存储模块提供，存储模块通过采用低价材料和加工技术以低成本来生产。存储模块可由多个层形成，其中每个层具有交叉点存储器阵列和寻址电路。各层可在低价柔性衬底上形成，例如在聚合物或介电涂层金属膜上，它比传统的单晶硅衬底便宜得多，且允许采用较快且低价制造工艺。在包括交叉点存储器阵列和相关寻址电路的各层上形成的电路设计为简单结构，从而能够进行简单的制造加工。具体来讲，存储器阵列和寻址电路根据允许采用同样简单的工艺来制造存储器阵列和寻址电路的置换二极管逻辑状态来设计。
各存储模块层具有设置在相应层中的两组电极导体，它们之间具有半导体层。电极排列成正交矩阵，在每对交叉电极的交叉点上，以半导体材料形成存储元件。半导体层允许低温处理以便适合塑料衬底，以及可以是非晶硅材料或者由一种或多种有机半导体材料构成。在电极层穿过半导体层并由其分隔的位置，在两个电极导体之间形成整流结。各整流结可视为与熔丝串联的二极管，以及这类结形成存储器阵列和二极管逻辑寻址电路的基础。
存储模块层上包含的寻址电路有助于从阵列的存储元件中读取或向其中写入所需的外部可寻址寻址线数量的减少。这有助于例如从存储模块中的层到读取和写入的外部电路等等的可管理的互连数量。例如，采用所述置换二极管逻辑寻址方案，100000000位的存储器阵列可通过56个外部寻址线来寻址。还可使用电源划线，其中一次仅向存储器阵列的一部分提供电力，这减少了阵列中的泄漏电流，还可构成存储器阵列寻址方案的一部分。
接口和控制电路与例如以传统集成电路的形式来构成的存储模块分离。接口和控制电路包括用于产生被施加到存储模块的寻址信号的电路以及用于读取存储数据的读出电路。读出方案基于电流电平而不是电荷，它允许读出电路更易于从存储模块远程读取数据。此外，数据存储基于存储元件熔丝熔断时的大电阻变化，它提供较大的读出信号。
由于存储模块中的数据存储器与接口和控制电路分离，因此存储模块可以在达到存储容量时被替换，并且另一个存储模块可与同一个接口和控制电路配合使用。这意味着在要求更多数据存储时，存储系统的大部分可再用组件不需要被替换。另外，接口和控制电路可以较为复杂，因为它不受存储模块制造工艺的限制，并且可以较为昂贵，因为它代表存储系统中的一次性成本。可以利用这个方面，在接口和控制电路中提供复杂的检错和纠错能力，它允许存储系统具有容错能力而不管是否是远程检测，并且能够处理制造时有缺陷的存储模块，从而从有缺陷的制造工艺成品中增加可用存储模块的数量。
本发明的一个优选实施例的以上详细说明仅作为实例提供，以及对所述电路、结构、配置和过程的许多变更是可行的，只要没有背离本发明的范围。例如，优选实施例的存储器寻址系统主要是在具有多个存储电路层的存储模块的上下文中描述的，但容易知道，其它许多应用也是可行的。
存储模块的结构在保持本发明的原理的同时还具有许多可能的变化。在所述实施例中，在各层上制作单个存储器阵列，这些层相互对齐并堆叠。各层也可包括一个以上存储器阵列，以及这些层也可按照不同方式堆叠、例如折扇堆叠。在某些应用中制作在单一衬底上构建的多个电路层可能也是有利的。

Claims (10)

1.一种寻址电路，用于对具有第一组和第二组地址线的交叉点存储器阵列(25)进行寻址，所述寻址电路包括：
第一组交叉点电阻元件(114)，连接到所述第一组地址线(116)；
第二组交叉点电阻元件(114)，连接到所述第二组地址线(126)；以及
连接到所述第一组地址线(116)的上拉交叉点电阻元件(112)以及连接到所述第二组地址线(126)的下拉交叉点电阻元件(122)。
2.如权利要求1所述的寻址电路，其特征在于，权利要求1的交叉点电阻元件(114、112、122)中每一个共用相同的第一导电层(60)、相同的第二导电层(62)以及设置在所述第一导电层(60)与所述第二导电层(62)之间的相同的半导体层(75)。
3.如权利要求1所述的寻址电路，其特征在于，所述交叉点存储器阵列(25)包括多个交叉点存储元件(102)，其中每一个包括与一次写入电路元件(64)串联的交叉点电阻元件(66)，其中所述交叉点存储元件(102)之一的输入端连接到所述上拉交叉点电阻元件(112)，输出端连接到所述下拉交叉点电阻元件(122)。
4.如权利要求3所述的寻址电路，其特征在于，所述第一组和第二组交叉点电阻元件(114)、所述上拉和下拉交叉点电阻元件(112)和(122)以及所述交叉点存储元件是在相同制造过程中形成的。
5.如权利要求3所述的寻址电路，其特征在于，所述第一组和第二组交叉点电阻元件(114)、所述上拉和下拉交叉点电阻元件(112)和(122)以及所述存储元件中的所述交叉点电阻元件具有相同的电阻率的温度系数。
6.如权利要求3所述的寻址电路，其特征在于，所述第一组和第二组交叉点电阻元件(114)、所述上拉和下拉交叉点电阻元件(112)和(122)以及所述存储元件中的所述交叉点电阻元件是由相同的材料形成的，而且包括相同的交叉点结构。
7.如权利要求3所述的寻址电路，其特征在于，所述上拉交叉点电阻元件(112)和所述下拉交叉点电阻元件(122)中至少一个的电阻等于Rlow*X，其中Rlow为所述交叉点存储元件之一在低阻态的电阻，X的范围为0.1到10之间且包括0.1和10。
8.如权利要求3所述的寻址电路，其特征在于还包括第一读出线(132)，可用于检测所述交叉点存储元件(102)之一的二进制状态，所述第一读出线(132)包括连接到所述上拉交叉点电阻元件(112)以及所述交叉点存储元件(102)之一的第一读出线交叉点电阻元件。
9.如权利要求8所述的寻址电路，其特征在于还包括第二读出线(134)，可用于检测所述交叉点存储元件(102)之一的二进制状态，所述第二读出线(134)包括连接到所述下拉交叉点电阻元件(122)以及所述交叉点存储元件(102)之一的第二读出线交叉点电阻元件。
10.一种存储电路，包括：
交叉点存储器阵列(25)，具有第一组和第二组横向电极(60、62)，其中在所述第一组和第二组电极(60、62)的交叉点形成各个存储元件(26)，各存储元件包括交叉点电阻元件(66)；以及
寻址电路(250)，包括：
第一组交叉点电阻元件，连接在第一组地址线与第一组存储器阵列电极之间；
第二组交叉点电阻元件，连接在第二组地址线与第二组存储器阵列电极之间；
一组上拉交叉点电阻元件，连接到所述第一组地址线与第一组横向电极；以及
一组下拉交叉点电阻元件，连接到所述第二组地址线与所述第二组横向电极。
CN200410104995A 2003-12-19 2004-12-17 包含交叉点电阻元件的交叉点存储器阵列的寻址电路 Active CN100583287C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/739350 2003-12-19
US10/739,350 US6980465B2 (en) 2003-12-19 2003-12-19 Addressing circuit for a cross-point memory array including cross-point resistive elements

Publications (2)

Publication Number Publication Date
CN1637926A CN1637926A (zh) 2005-07-13
CN100583287C true CN100583287C (zh) 2010-01-20

Family

ID=34677578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200410104995A Active CN100583287C (zh) 2003-12-19 2004-12-17 包含交叉点电阻元件的交叉点存储器阵列的寻址电路

Country Status (5)

Country Link
US (1) US6980465B2 (zh)
JP (1) JP4037407B2 (zh)
CN (1) CN100583287C (zh)
DE (1) DE102004040506A1 (zh)
TW (1) TWI265528B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7114015B2 (en) * 2003-09-03 2006-09-26 Seagate Technology Llc Memory card having first modular component with host interface wherein the first modular is replaceable with a second modular component having second host interface
US7409477B2 (en) * 2003-09-03 2008-08-05 Hewlett-Packard Development Company, L.P. Memory card having a processor coupled between host interface and second interface wherein internal storage code provides a generic interface between host interface and processor
US7218570B2 (en) * 2004-12-17 2007-05-15 Sandisk 3D Llc Apparatus and method for memory operations using address-dependent conditions
JP5067650B2 (ja) 2006-01-06 2012-11-07 日本電気株式会社 半導体記憶装置
JP5170845B2 (ja) 2006-03-06 2013-03-27 日本電気株式会社 半導体記憶装置とその動作方法
US7885095B2 (en) 2006-06-08 2011-02-08 Nec Corporation Magnetic random access memory and operation method of the same
US8693238B2 (en) * 2006-08-07 2014-04-08 Nec Corporation MRAM having variable word line drive potential
US7779344B1 (en) 2006-10-31 2010-08-17 Hewlett-Packard Development Company, L.P. System and method for creating a value-based stacked bar chart
US7583554B2 (en) * 2007-03-02 2009-09-01 Freescale Semiconductor, Inc. Integrated circuit fuse array
EP2003651A1 (en) * 2007-06-14 2008-12-17 Samsung Electronics Co., Ltd. Memory devices and methods of manufacturing the same
JP5050813B2 (ja) * 2007-11-29 2012-10-17 ソニー株式会社 メモリセル
JP5178743B2 (ja) * 2007-12-26 2013-04-10 パナソニック株式会社 不揮発性半導体記憶装置およびその製造方法
US7961506B2 (en) * 2008-02-05 2011-06-14 Micron Technology, Inc. Multiple memory cells with rectifying device
US7858506B2 (en) 2008-06-18 2010-12-28 Micron Technology, Inc. Diodes, and methods of forming diodes
US8021897B2 (en) * 2009-02-19 2011-09-20 Micron Technology, Inc. Methods of fabricating a cross point memory array
CN101727949B (zh) * 2009-10-31 2011-12-07 华为技术有限公司 定位播放视频的装置、方法及系统
US20120327698A1 (en) * 2010-03-12 2012-12-27 Frederick Perner Interconnection architecture for memory structures
JP2012203936A (ja) 2011-03-24 2012-10-22 Toshiba Corp 半導体記憶装置
JP5542742B2 (ja) 2011-05-26 2014-07-09 株式会社東芝 半導体記憶装置
CN104240763B (zh) * 2013-06-09 2017-09-22 中芯国际集成电路制造(上海)有限公司 电熔丝电路
FR3018137A1 (zh) * 2014-03-03 2015-09-04 St Microelectronics Grenoble 2
US11556462B2 (en) 2016-08-24 2023-01-17 Futurewei Technologies, Inc. Wear-leveling method for cross-point memory for multiple data temperature zones
JP6995607B2 (ja) * 2017-12-19 2022-01-14 キヤノン株式会社 情報処理装置、情報処理装置の制御方法及びプログラム
JP7238087B2 (ja) * 2017-12-19 2023-03-13 キヤノン株式会社 ジョブ処理装置、ジョブ処理装置の制御方法及びプログラム
TWI773463B (zh) * 2021-07-29 2022-08-01 緯穎科技服務股份有限公司 固態硬碟裝置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6552409B2 (en) 2001-06-05 2003-04-22 Hewlett-Packard Development Company, Lp Techniques for addressing cross-point diode memory arrays
US6646912B2 (en) 2001-06-05 2003-11-11 Hewlett-Packard Development Company, Lp. Non-volatile memory
US6567295B2 (en) * 2001-06-05 2003-05-20 Hewlett-Packard Development Company, L.P. Addressing and sensing a cross-point diode memory array
US6385075B1 (en) 2001-06-05 2002-05-07 Hewlett-Packard Company Parallel access of cross-point diode memory arrays

Also Published As

Publication number Publication date
DE102004040506A1 (de) 2005-07-21
JP2005182986A (ja) 2005-07-07
US20050135146A1 (en) 2005-06-23
TWI265528B (en) 2006-11-01
JP4037407B2 (ja) 2008-01-23
TW200522085A (en) 2005-07-01
CN1637926A (zh) 2005-07-13
US6980465B2 (en) 2005-12-27

Similar Documents

Publication Publication Date Title
CN100583287C (zh) 包含交叉点电阻元件的交叉点存储器阵列的寻址电路
US6646912B2 (en) Non-volatile memory
CN100401422C (zh) 寻址交叉点存储器阵列的电路、存储器模块和寻址方法
CN1263135C (zh) 一种集成电路及其制造方法
JP3895640B2 (ja) クロスポイントダイオードメモリアレイのアドレス指定及びセンシング
JP2004006877A (ja) 追記型メモリで使用するための異方性半導体シート
US6478231B1 (en) Methods for reducing the number of interconnects to the PIRM memory module
TW550570B (en) Apparatus and methods for marking content of memory storage devices
US6594171B1 (en) Memory systems and methods of making the same
US6661704B2 (en) Diode decoupled sensing method and apparatus

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: TAIWAN SEMICONDUCTOR MFG

Free format text: FORMER OWNER: HEWLETT-PACKARAD DEVELOPMENT INC.

Effective date: 20090703

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20090703

Address after: Hsinchu Science Park, Taiwan, China force line six, No. eight

Applicant after: Taiwan Semiconductor Manufacturing Co., Ltd.

Address before: American Texas

Applicant before: Hewlett-Packard Development Corp.

C14 Grant of patent or utility model
GR01 Patent grant