JP2004006877A - 追記型メモリで使用するための異方性半導体シート - Google Patents

追記型メモリで使用するための異方性半導体シート Download PDF

Info

Publication number
JP2004006877A
JP2004006877A JP2003140244A JP2003140244A JP2004006877A JP 2004006877 A JP2004006877 A JP 2004006877A JP 2003140244 A JP2003140244 A JP 2003140244A JP 2003140244 A JP2003140244 A JP 2003140244A JP 2004006877 A JP2004006877 A JP 2004006877A
Authority
JP
Japan
Prior art keywords
sheet
diode
memory array
row
donor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003140244A
Other languages
English (en)
Other versions
JP2004006877A5 (ja
Inventor
Craig M Perlov
クレッグ・エム・パーロヴ
Stephen Forrest
スティーヴン・フォレスト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of JP2004006877A publication Critical patent/JP2004006877A/ja
Publication of JP2004006877A5 publication Critical patent/JP2004006877A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/202—Integrated devices comprising a common active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/701—Organic molecular electronic devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/311—Phthalocyanine
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/621—Aromatic anhydride or imide compounds, e.g. perylene tetra-carboxylic dianhydride or perylene tetracarboxylic di-imide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

【課題】クロスポイントダイオードメモリ層の２次元メモリアレイの行線と列線との間に挟着することができる異方性半導体材料の薄シートを提供する。
【解決手段】２次元クロスポイントダイオードメモリアレイの行線と列線との間に配置されることにより、アレイの各格子点に対しヒューズ・ダイオードメモリ素子としての役割を果たす、小型分子有機化合物を含むシート状の異方性の半導体材料を提供する。異方性半導体材料は、ドナー／アクセプタ有機接合デバイスを提供するように形成されまたは互いに貼合される異なる小型分子有機化合物からなる２つの層を含む。半導体シートが異方性であるため、および電流が概して半導体シートの平面を流れないため、メモリアレイ格子の行線と列線との間に単一の異方性半導体シートを狭着することにより、メモリアレイ格子に対しすべてのメモリ素子を提供することができる。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、メモリデバイスに関し、特に、ヒューズ・ダイオードメモリ素子の２次元アレイとして異方性半導体シートを採用するクロスポイントダイオードメモリデバイスに関する。
【０００２】
【従来の技術】
コンシューマエレクトロニクス（ｃｏｎｓｕｍｅｒ　ｅｌｅｃｔｒｏｎｉｃｓ）においてコンピュータプロセッサおよびデジタルデータ記憶装置がますます一般的に使用されてくるにしたがい、高容量であるが安価なデジタル記憶装置に対する必要が大幅に増大してきた。場合によっては、十分安価で高容量のデジタルメモリデバイスがないために、動作中に大量のデジタルデータを格納する、新たなコンシューマエレクトロニクス機器のマーケティングが阻害された。安価で高容量のデジタルメモリを必要とするコンシューマ電子機器の例は、高解像度デジタルカメラである。デジタルカメラは、人気が上昇しているが、目下、世間一般に広く受入れられるためにはまだ非常に高価である。さらに、ずっと高解像度なデジタルカメラを製造することが可能であるが、これらのより高解像度のデジタルカメラによって取込まれるより高解像度イメージに対するデジタルカメラ記憶要件により、それらの動作コストがさらに増大する。
【０００３】
デジタルデータは、一般に、回転する磁気ディスクドライブと、ＥＥＰＲＯＭおよびフラッシュメモリ等の半導体ベースメモリと、に格納される。ディスクドライブは、高価であり、幾分大量の電力を消費し、多くのコンシューマ機器には頑強性が不十分である。フラッシュメモリはまだ頑強であるが、マイクロプロセッサおよび他の半導体電子機器を制作するために使用される写真平板技術によって製作されるために、安価なコンシューマ電子機器に使用するためか、もしくはデジタルカメラで取込まれたデジタルイメージを格納するなど追記型（ｗｒｉｔｅ−ｏｎｃｅ）コンシューマアプリケーションのためには、目下非常に高価である。
【０００４】
近年、デジタルカメラ等のコンシューマ電子機器において高容量の追記型メモリとしての役割を果たすために、新たなクロスポイントダイオードメモリ（ｃｒｏｓｓ−ｐｏｉｎｔ　ｄｉｏｄｅ　ｍｅｍｏｒｙ）が開発された。図１は、クロスポイントダイオードメモリモジュールの一部の切取等角図である。クロスポイントダイオードメモリモジュールは、複数の同一の積重ねられた層を有する。図１には、層１０１〜１１３を示す。各層は、２次元メモリアレイ１１８が形成される基板１１６を備える。２次元メモリアレイは、行および列の導電素子または線を備え、それらは互いに格子状パターンを形成する。２次元メモリアレイの行線は、行マルチプレクサ／デマルチプレクサ回路１２４を介して入出力（「Ｉ／Ｏ」）リード１２０〜１２３に電子的に結合される。列線は、列マルチプレクサ／デマルチプレクサ回路１３０を介して列Ｉ／Ｏリード１２６〜１２９に結合される。行Ｉ／Ｏリード１２０〜１２３と列Ｉ／Ｏリード１２６〜１２９とは、行Ｉ／Ｏリード１２０が接続される接点素子１３２等、クロスポイントダイオードメモリモジュールの側面に沿って延在することにより、メモリモジュールのすべての層１０１〜１１３の行Ｉ／Ｏリードおよび列Ｉ／Ｏリードを電子的に相互接続する接点素子と、電子的に接続される。２次元メモリアレイ１１８の行線および列線の各格子点交差部は、単一の２値記憶素子を表す。なお、後述するように、行線は格子点交差部において列線と物理的に接触しないが、メモリ素子を通して連結される。接点素子１３２等の接点素子において適当な電流をもたらすことにより、読出しまたは書込みのために各メモリ素子に電子的にアクセスすることができる。
【０００５】
図２は、クロスポイントダイオードメモリデバイスの１つの層からの２次元メモリアレイの単一メモリ素子を示す。図２では、行線２０２の一部を列線２０４の一部に対して直交しかつその上にあるように示す。上述したように、行線２０２と列線２０４との交差部は、格納されたデジタル情報の単一ビットに対応する。クロスポイントダイオードメモリでは、図２の行２０２および列２０４等、交差する行線および列線は、メモリ素子２０６を通して電気的に結合される。電気的に、メモリ素子は、直列のヒューズ２０８とダイオード２１０とを備える。
【０００６】
デジタル２進数またはビットは、２つのあり得る値、すなわち「０」および「１」のうちの１つを有することができる。デジタルメモリデバイスにデジタルデータを格納する物理媒体は、概して、相互変換することができ物理信号を介して検出することができる、２つの異なる物理状態を有する。図２のメモリ素子２０６等のクロスポイントダイオードメモリ素子の場合、２つの２値状態のうちの一方は、無傷の（ｉｎｔａｃｔ）ヒューズ２０８によって表され、２つの２値状態のうちの他方は、切断した（ｂｌｏｗｎ）ヒューズ２０８によって表される。ハードディスクドライブ等の読出し／書込みメモリと異なり、クロスポイントメモリ素子を、ヒューズが無傷の状態からヒューズが切断した状態に１回だけ変化させることができ、このためクロスポイントダイオードメモリは概して追記型メモリである。メモリ素子２０６のダイオード２１０コンポーネントは、行線と列線との間の望ましくない電気経路を除去する役割を果たす。メモリ素子２０６のヒューズコンポーネント２０８が無傷である場合、メモリ素子２０６の電気抵抗は比較的低く、電流は行線２０２と列線２０４との間を流れることができる。メモリ素子の状態をヒューズが無傷の状態からヒューズが切断した状態に変化させるためには、行線２０２と列線２０４との間のメモリ素子２０６にずっと高い電流を流し、ヒューズコンポーネント２０８が破壊するようにする。ヒューズコンポーネント２０８が破壊すると、メモリ素子２０６の電気抵抗が相対的に高くなり、行線２０２からメモリ素子２０６を通って列線２０４に、比較的わずかな電流が流れるかまったく電流が流れないようにすることができる。このように、クロスポイントダイオードメモリのメモリ素子に書込みを行うか、高電流信号を介してヒューズ無傷状態からヒューズ切断状態に変化させることができ、メモリ素子の状態を、メモリ素子が比較的低い電流信号を流すか否かを判断することによって判断することができる。
【０００７】
図２に示すヒューズ・ダイオードメモリ素子２０６等のヒューズ・ダイオードメモリ素子を製造するために安価で効率的な技術を見つけることができた場合、図１および図２に示すクロスポイントダイオードメモリモジュールは、コンシューマエレクトロニクス機器の高容量であるが安価なデジタルデータ記憶コンポーネントとしての役割を果たすことができる。このため、安価で高容量のデジタルデータ記憶コンポーネントを必要とするコンシューマエレクトロニクス機器の設計者および製造業者は、クロスポイントダイオードメモリ素子を製造する安価かつ効率的な方法が必要であることを認めている。
【０００８】
【発明が解決しようとする課題】
本発明の目的は、クロスポイントダイオードメモリ層の２次元メモリアレイの行線と列線との間に挟着することができる異方性半導体材料の薄シートを提供することである。
【０００９】
【課題を解決するための手段】
異方性半導体材料は、一方が他方の上にある安定した薄膜で形成するかまたは互いに貼合せることができる、小型分子有機化合物から構成され、ドナー／アクセプタ有機接合デバイスを生成することができる。ドナー／アクセプタ有機接合デバイスは、本質的にダイオードである。薄膜は、薄膜の平面に対して垂直な方向に比較的低い電気抵抗を有し、薄膜の平面において比較的高い電気抵抗を有するように製造することができ、したがって異方性である。半導体シートが電気抵抗に関して異方性であるため、メモリ素子を、高価な写真平板技術によって製造する必要がなく、もしくは行線および列線の寸法および方向に対応するように別の方法で製造する必要がなく、代りにそれらは、異方性ドナー／アクセプタ有機接合材料をメモリアレイ格子点に近接して配置することからもたらされる。
【００１０】
異方性半導体シートは、２次元メモリアレイの交差する行線と列線との間を一方向に電流を流す。列線と行線との間を高電圧または高電流信号が流れると、異方性半導体シートを形成する小型分子化合物が気化し、異方性半導体シートの、高電流または高電圧が通過する行線と列線との交差部に間隙が残る。間隙が形成されると、列線と行線との間にもはや比較的低い電流信号は流れず、このため、異方性半導体シートは、クロスポイントダイオードメモリ素子のヒューズコンポーネントとしての役割を果たす。したがって、小型分子有機化合物の薄膜から構成される異方性半導体シートは、クロスポイントダイオードメモリデバイスの２次元メモリアレイの各格子点においてヒューズ・ダイオードメモリ素子のアレイとしての役割を果たす。
【００１１】
【発明の実施の形態】
本発明の一実施形態は、２次元クロスポイントダイオードメモリアレイの行線と列線との間に配置されることにより、アレイの各格子点に対しヒューズ・ダイオードメモリ素子としての役割を果たす、小型分子有機化合物を含むシート状の異方性の半導体材料を提供する。異方性半導体材料は、ドナー／アクセプタ有機接合デバイスを提供するように形成されまたは互いに貼合される異なる小型分子有機化合物からなる２つの層を含む。２つの化学的に別個の層の間の界面によって表されるドナー／アクセプタ有機接合は、メモリ素子のダイオード機能をもたらし、薄膜を構成する容易に気化する小型分子有機化合物は、メモリ素子のヒューズ機能を提供する。半導体シートが異方性であるため、および電流が概して半導体シートの平面を流れないため、メモリアレイ格子の行線と列線との間に単一の異方性半導体シートを狭着することにより、メモリアレイ格子に対しすべてのメモリ素子を提供することができる。
【００１２】
分子は、共有結合、概して分子内の２つ以上の原子間で共有される電子が存在する結合性分子軌道を介して、互いに結合される原子を有する。分子の電子は、別々のエネルギ準位を有する分子軌道を占有し、または言換えれば、量子化エネルギ準位状態または量子状態を占有する。固体では、固体内の隣接する分子の分子軌道を結合することにより、固体内の非局在化分子軌道に存在している電子が固体内を比較的自由に移動することができるようにする非局在化軌道をもたらすことができる。この移動度により、非局在化軌道を占有する電子が、固体内に電流を伝えることができる。
【００１３】
有機ダイオードの動作を、分子軌道電子エネルギ準位の挙動によって説明することができる。零度での最高エネルギ占有分子軌道（Ｈｉｇｈｅｓｔ　ｅｎｅｒｇｙ　Ｏｃｃｕｐｉｅｄ　Ｍｏｌｅｃｕｌａｒ　Ｏｒｂｉｔａｌ）をＨＯＭＯと示し、最低エネルギ非占有分子軌道（Ｌｏｗｅｓｔ　ｅｎｅｒｇｙ　Ｕｎｏｃｃｕｐｉｅｄ　Ｍｏｌｅｃｕｌａｒ　Ｏｒｂｉｔａｌ）をＬＵＭＯと示す。２つの有機材料のドナー・アクセプタ接合を、図３に示すエネルギ図によって表すことができる。ドナー材料は、銅フタロシアニン（「ＣｕＰｃ」）とすることができ、アクセプタ材料は、３，４，９，１０−ペリレンテトラカルボキシリック−ビス−ベンズイミダゾール（３，４，９，１０−ｐｅｒｙｌｅｎｅｔｅｔｒａ−ｃａｒｂｏｘｙｌｉｃ−ｂｉｓ−ｂｅｎｚｉｍｉｄａｚｏｌｅ（「ＰＴＣＢＩ」））とすることができる。図３および図４に示すように、バイアス下で、エネルギ準位は傾く。図４において、接合は順方向バイアス状態にある。電子はカソード４０２からドナーのＬＵＭＯに注入されそこからアクセプタのＬＵＭＯに注入され、アノード４０４への電気回路を完了する。
【００１４】
図５は、逆バイアス状態の接合を示す。ここでは、電子はアクセプタのＬＵＭＯに注入されるが、エネルギ障壁Ｅｂ５０２によりドナーのＬＵＭＯに入るのが妨げられる。したがって、このドナー・アクセプタ接合は、ダイオードのように作用し、順方向バイアス下では電流を自由に流し逆バイアスでは電流を遮る。
【００１５】
ヒューズは、過度な電流から電気回路を保護するために使用される単純な電気デバイスである。ヒューズが回路に挿入されることにより、電流がある閾値を超過すると、ヒューズが破壊し、回路が遮断され閾値より上の電流が流れなくなる。回路ブレーカパネルが出現する前は、家庭用回路では、単純なねじ込みヒューズが一般的であった。これらの家庭用ヒューズは、ソケットにねじ込まれ、ヒューズの上部の透明な窓を通して見える薄い金属ストリップに電流が流れるように仕向けていた。家庭用回路の電流が閾値を超過した場合、金属箔が灰化し、それによって回路が遮断され、内部の家庭用回路が破損から保護される。
【００１６】
図１および図２に示す２次元メモリアレイを、マイクロチップ内の複雑な回路が製造される方法と同様に、写真平板プロセスを介してシリコンベース半導体材料から形成することが可能である。このプロセスにより、ダイオード・ヒューズメモリ素子を、行線と列線との間のアレイの各格子点に置くことができる。不都合なことに、写真平板プロセスは、ハイエンドコンピュータおよび電子機器において概して幾度も使用されるマイクロプロセッサおよびＲＡＭメモリには経済的であるが、写真フィルムにアナログの写真を格納するのに類似してデジタルカメラ内にデジタル写真を格納する等、追記型コンシューマアプリケーションには高価でありすぎる。
【００１７】
本発明は、連続シート状の異方性ドナー／アクセプタ有機材料が、高価な超微細製造技術（マイクロマニュファクチャリング）を必要とすることなく、クロスポイントダイオードメモリの層の２次元メモリアレイ全体のためのメモリ素子の役割を果たすことができる、という認識から生まれた。図６は、本発明の一実施形態を表す単一メモリ素子を示す。図６は、図２において先に例示したように、２次元メモリアレイ内の行線６０２と列線６０４との間の交差部を示す。しかしながら、別個の超微細製造されたアレイ素子（図２の２０６）の代りに、本発明の一実施形態によって構成されるメモリ素子は、行線６０２と列線６０４との間に一定量のドナー／アクセプタ有機接合シート材料６０６を有する。有機シートは、薄いドナー層６１０と、それに対して形成されるかまたはそれに貼合される薄いアクセプタ層６０８と、を備える。図６に示す向きでは、電流は列線６０４から行線６０２に流れることができるが、行線６０２から列線６０４には、わずかな逆電流しか流れることができない。このため、ドナー／アクセプタ有機接合シート６０６は、図２に示すメモリ素子のダイオードコンポーネントとしての役割を果たす。
【００１８】
ドナー／アクセプタ有機接合シート６０６は、閾値電流より上では物理的に不安定であるため、図２に示すメモリ素子のヒューズコンポーネントとしての役割も果たす。図７は、列線６０４と行線６０２との間のドナー／アクセプタ有機接合シートに対する破壊閾値電流を超過する電流が流れた後の、図６に示す２次元格子点交差部を示す。閾値より高い電流は、格子点交差部の間のおよびその近傍のドナー／アクセプタ有機接合シートを気化させ、行線６０２と列線６０４との間の空乏領域、すなわち間隙７０２を残す。間隙は空気で充填されており、行線６０２と列線６０４との間の抵抗器の挿入と等価である。代替的に、ドナー／アクセプタ有機接合シートの層を、格子点交差部の間におよびその近傍において高電圧で局部的に剥離してよく、同様に、層間剥離に続いて電気を伝導しなくなるようにしてよい。このように、図６および図７は、本発明の一実施形態によって構成される２次元アレイ格子点におけるメモリ素子の２つの２値状態を示し、図６はヒューズ無傷状態を示し、図７はヒューズ切断状態を表す。ヒューズ無傷状態は、２値「１」を表してよく、ヒューズ切断状態は、２値「０」を表してよく、あるいは代替的な取決めにより、ヒューズ無傷状態が２値「０」を表してよく、ヒューズ切断状態が２値「１」を表してよい。
【００１９】
本発明の一実施形態のドナー／アクセプタ有機接合シートに必要な追加の特性は、それがシートの平面に対して垂直な方向に電流を伝導するが、シートの平面に対して平行な方向には電流をほとんどかまったく伝導しない、というものである。この通電異方性は、メモリ素子の超微細製造を必要とすることなく各２次元メモリアレイ格子点に電気的に別個のメモリ素子を提供する。電流がシートの平面に対して平行な方向に伝導されないため、電流は、ドナー／アクセプタ有機接合シートを通ってアクティブな格子点から非アクティブな格子点まで流れることができず、したがって２次元メモリアレイを短絡させる。さらに、格子点において書込み動作中にメモリ素子を切断する強電流が採用される場合、強電流はドナー／アクセプタ有機接合シート内で横方向に移動して他の格子点のメモリ素子ヒューズを切断することはできない。
【００２０】
したがって、ドナー／アクセプタ有機接合シートは、２次元メモリアレイにおける上述した使用のために以下の特性を有していなければならない。すなわち、（１）優れた整流比、言換えれば、ドナー／アクセプタ有機接合シートは、シートの平面に対して垂直な順方向において比較的低い電気抵抗で電流を流すが、反対の逆方向では比較的高い電気抵抗で電流を流さなければないということと、（２）メモリ読出し動作中に印加される電圧より高い電圧での物理的不安定性と、（３）順方向における低電気抵抗すなわち高導電率と、（４）順方向における安定した電気抵抗すなわち高導電率と、である。さらに、ドナー／アクセプタ有機接合シートが、所定の公差まで容易に製造され、比較的安価であり、メモリ読出し動作中に印加される電圧以下の電圧でかつメモリデバイスが晒されることが予期される温度の範囲内で物理的に安定することが望ましい。
【００２１】
クロスポイントダイオードメモリ内の２次元メモリアレイの複数のメモリ素子として使用する連続ドナー／アクセプタ有機接合シートを、ドナータイプ材料ＣｕＰｃの薄膜をアクセプタタイプ材料ＰＴＣＢＩの薄膜に貼合せるかまたはその上に形成するものとして製造することができる。図８Ａは、ＣｕＰｃの化学構造を示し、図８Ｂは、ＰＴＣＢＩの化学構造を示す。ＣｕＰｃおよびＰＴＣＢＩの層を含む２層ドナー／アクセプタ有機接合シートは、先の段落で上述したクロスポイントダイオードメモリアプリケーションに必要な高電流での電流異方性および物理的不安定性を有する。本発明によるクロスポイントダイオードメモリアプリケーションにおいて役立つことができるドナー／アクセプタ有機接合シートに対し、他の多くの化学的組成が可能である。各層が１つまたは複数の小型分子有機化合物からなる２層有機シートが適当であるが、適当な異方性および高電流不安定性の特性を有する多層ドナー／アクセプタ有機接合シートを使用してよい。たとえば、ＣｕＰｃの代りに、多くの異なる代用フタロシアニン、またはポルフィリン、テトラベンゾポルフィリンまたはテトラアザポルフィリン等の関連する有機分子を採用してよく、ＰＴＣＢＩの代りに、多くの適当に代用されるペリレン、またはあらゆるペリレンテトラカルボン酸アミドおよびペリレンテトラカルボキシリックジイミド等、他の大型の縮合環分子を使用してよい。
【００２２】
本発明を特定の実施形態に関して説明したが、本発明がこの実施形態に限定されることは意図されていない。当業者には、本発明の理念内での変更が明らかとなろう。たとえば、上述したように、図２および図４〜図５に示す連続シートメモリ素子アプリケーションに必要な通電異方性および高電流物理的不安定性を有する、いかなる単層、２層または多層ドナー／アクセプタ有機接合シートも、本発明の範囲内にある。なお、本発明を、図１に示すクロスポイントダイオードメモリデバイスに採用してよいが、本発明の連続ドナー／アクセプタ有機接合シートが複数のダイオード・ヒューズメモリ素子に対して採用される場合、異なる内部構造を有する追記型メモリデバイスで採用してもよい。
【００２３】
例示の目的のために、上述した説明は、本発明の完全な理解を提供するために特定の術語を使用した。しかしながら、当業者には、特定の詳細が本発明を実施するために必ずしも必要ではない、ということが明らかとなろう。言換えれば、基礎となる発明から不必要にずれることを回避するために、既知の回路およびデバイスをブロック図形態で示している。このため、本発明の特定の実施形態の上述した説明は、例示および説明の目的のために提供するものであり、網羅的であるようにも本発明を開示した厳密な形態に限定するようにも意図されておらず、明らかに、上記教示を鑑みて多くの変更および変形が可能である。本発明の原理とその実際的な適用とを最もよく説明するため、および、それにより当業者が、本発明とあらゆる実施形態とを企図される特定の使用に適するようにあらゆる変更を行って最もよく利用することができるように、実施形態を選択し説明した。本発明の範囲は、以下の特許請求の範囲とそれらの等価物とによって画定される、ということが意図されている。
【図面の簡単な説明】
【図１】クロスポイントダイオードメモリモジュールの一部の切取等角図である。
【図２】クロスポイントダイオードメモリの層からの２次元メモリアレイの単一メモリ素子を示す。
【図３】ドナー／アクセプタ有機接合デバイスを示す。
【図４】ドナー／アクセプタ有機接合デバイスを示す。
【図５】ドナー／アクセプタ有機接合デバイスを示す。
【図６】本発明の一実施形態を表す単一メモリ素子を示す。
【図７】列線と行線との間の比較的高い電流の通過後の、図６に示す２次元格子点交差部を示す。
【図８Ａ】銅フタロシアニンの化学構造を示す。
【図８Ｂ】３，４，９，１０−ペリレンテトラカルボキシリック−ビス−ベンズイミダゾールの化学構造を示す。
【符号の説明】
２０２、６０２　行線
２０４、６０４　列線
６０６　連続ダイオードシート
２０６　ダイオード・ヒューズメモリ素子
２０８　ヒューズ
２１０　ダイオード

Claims (10)

  1. 電子メモリアレイで使用され、２次元メモリアレイ内で行線を列線に結合する連続ダイオードシートであり、該電子メモリアレイの各交差する行・列線格子点の間の該ダイオードシートの部分がダイオード・ヒューズメモリ素子としての役割を果たす、連続ダイオードシートであって、
    半導体接合シートを有し、
    該半導体接合シートは、
    順方向バイアス下では、該ダイオードシートに対して垂直な方向に高導電率を有するが逆バイアス下では低導電率を有し、ゆえにダイオードであり、
    閾値電流より大きい電流が間に流れる行線と列線との間の部分内で物理的に劣化し、ゆえにヒューズとしての役割を果たし、
    前記シートに対して平行な方向において電流の流れに抵抗し、前記電子メモリアレイの行・列線格子点間の前記ダイオードシートの部分が、前記電子メモリアレイの他の行・列線格子点の間の前記ダイオードシートの他のすべての部分から相対的に電気的に隔離されるようにする、
    連続ダイオードシート。
  2. 連続ダイオードシートであって、
    銅フタロシアニンの薄膜からなる第１層と、それが接合された３，４，９，１０−ペリレンテトラカルボキシリック−ビス−イミダゾールの薄膜からなる第２層と、を有する請求項１記載の連続ダイオードシート。
  3. 請求項１記載の前記連続ダイオードシートを含む電子メモリアレイであって、
    一組の実質的に平行な導電行線と、
    一組の実質的に平行な導電列線と、
    前記一組の導電行線と前記一組の導電列線との間にあって、該一組の導電行線と該一組の導電列線に対して実質的に平行な上面および下面を有し、行線と列線との各交差点における該ダイオードシートの局部は、ダイオード・ヒューズメモリ素子を構成する前記連続ダイオードシートと、
    を有する電子メモリアレイ。
  4. 前記ダイオードシートの電気抵抗は異方性であり、該ダイオードシートの前記上面および下面に対して垂直な方向には低電気抵抗であり、逆方向および該ダイオードシートの前記上面および下面に対して実質的に平行なすべての方向には高電気抵抗である請求項３記載の電子メモリアレイ。
  5. 前記行線および列線に結合された外部からアクセス可能な導電コネクタをさらに含む請求項４記載の電子メモリアレイ。
  6. 各ダイオード・ヒューズメモリ素子は、１ビットの情報を格納する請求項４記載の電子メモリアレイ。
  7. 切断されたダイオード・ヒューズメモリ素子はビット「１」を表し、無傷のダイオード・ヒューズメモリ素子はビット「０」を表す請求項６記載の電子メモリアレイ。
  8. 切断されたダイオード・ヒューズメモリ素子はビット「０」を表し、無傷のダイオード・ヒューズメモリ素子はビット「１」を表す請求項６記載の電子メモリアレイ。
  9. ２次元メモリアレイを構成する方法であって、
    基板に平行導電線の第１の組を提供するステップと、
    前記平行導電線の第１の組の上部に、ドナー／アクセプタ有機接合シートを積層するステップとを含み、
    該ドナー／アクセプタ有機接合シートは、
    該シートに対して垂直な一方向には電流を伝導し、ゆえにダイオードとして作用し、
    閾値電流より大きい電流が間に流れる行線と列線との間の部分で物理的に不安定であり、
    該シートに対して平行な方向において前記電流の流れに抵抗し、前記２次元メモリアレイの行・列線格子点間の該ドナー／アクセプタ有機接合シートの部分が、該２次元メモリアレイの他の行・列線格子点間の該ドナー／アクセプタ有機接合シートの他のすべての部分から相対的に電気的に隔離されるようになっており、
    前記ドナー／アクセプタ有機接合シートの上部に、前記平行導電線の第１の組に対して垂直な平行導電線の第２の組を配置するステップと、
    前記行線および列線に結合される外部からアクセス可能な導電コネクタを提供するステップと、
    を有する方法。
  10. 前記ドナー／アクセプタ有機接合シートは、銅フタロシアニンの薄膜からなる第１層と、それが接合された３，４，９，１０−ペリレンテトラカルボキシリック−ビス−イミダゾールの薄膜からなる第２層と、を有する請求項９記載の方法。
JP2003140244A 2002-05-31 2003-05-19 追記型メモリで使用するための異方性半導体シート Pending JP2004006877A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/160,802 US6813182B2 (en) 2002-05-31 2002-05-31 Diode-and-fuse memory elements for a write-once memory comprising an anisotropic semiconductor sheet

Publications (2)

Publication Number Publication Date
JP2004006877A true JP2004006877A (ja) 2004-01-08
JP2004006877A5 JP2004006877A5 (ja) 2005-08-04

Family

ID=29419735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003140244A Pending JP2004006877A (ja) 2002-05-31 2003-05-19 追記型メモリで使用するための異方性半導体シート

Country Status (6)

Country Link
US (1) US6813182B2 (ja)
EP (1) EP1367596A1 (ja)
JP (1) JP2004006877A (ja)
KR (1) KR20030094054A (ja)
CN (2) CN101232039A (ja)
TW (1) TW200307293A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7218482B2 (en) 2004-01-26 2007-05-15 Sae Magnetics (H.K.) Ltd. Micro-actuator, head gimbal assembly and manufacturing method thereof
JP2007200521A (ja) * 2005-12-28 2007-08-09 Semiconductor Energy Lab Co Ltd 不揮発性メモリおよびその書き込み方法、並びに半導体装置
JP2010522987A (ja) * 2007-03-28 2010-07-08 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． ３次元クロスバーアレイシステム、並びに３次元クロスバーアレイ接合部に情報を書き込む方法及び３次元クロスバーアレイ接合部に格納された情報を読み出す方法
US8339832B2 (en) 2005-12-28 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Write-once nonvolatile memory with redundancy capability

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060203541A1 (en) 2003-03-18 2006-09-14 Haruki Toda Phase change memory device
US20060067117A1 (en) * 2004-09-29 2006-03-30 Matrix Semiconductor, Inc. Fuse memory cell comprising a diode, the diode serving as the fuse element
KR20140015128A (ko) 2004-10-18 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US7358590B2 (en) * 2005-03-31 2008-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US7486534B2 (en) * 2005-12-08 2009-02-03 Macronix International Co., Ltd. Diode-less array for one-time programmable memory
KR100859488B1 (ko) * 2007-05-17 2008-09-24 주식회사 동부하이텍 비휘발성 반도체 메모리 소자 및 그 제조방법
KR20100041155A (ko) * 2008-10-13 2010-04-22 삼성전자주식회사 저항성 메모리 소자
US8539395B2 (en) 2010-03-05 2013-09-17 Micronic Laser Systems Ab Method and apparatus for merging multiple geometrical pixel images and generating a single modulator pixel image
US9224496B2 (en) 2010-08-11 2015-12-29 Shine C. Chung Circuit and system of aggregated area anti-fuse in CMOS processes
US9019742B2 (en) 2010-08-20 2015-04-28 Shine C. Chung Multiple-state one-time programmable (OTP) memory to function as multi-time programmable (MTP) memory
US10249379B2 (en) 2010-08-20 2019-04-02 Attopsemi Technology Co., Ltd One-time programmable devices having program selector for electrical fuses with extended area
US9070437B2 (en) 2010-08-20 2015-06-30 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink
US10229746B2 (en) 2010-08-20 2019-03-12 Attopsemi Technology Co., Ltd OTP memory with high data security
US9711237B2 (en) 2010-08-20 2017-07-18 Attopsemi Technology Co., Ltd. Method and structure for reliable electrical fuse programming
US9431127B2 (en) 2010-08-20 2016-08-30 Shine C. Chung Circuit and system of using junction diode as program selector for metal fuses for one-time programmable devices
US10916317B2 (en) 2010-08-20 2021-02-09 Attopsemi Technology Co., Ltd Programmable resistance memory on thin film transistor technology
US10923204B2 (en) 2010-08-20 2021-02-16 Attopsemi Technology Co., Ltd Fully testible OTP memory
US8644049B2 (en) 2010-08-20 2014-02-04 Shine C. Chung Circuit and system of using polysilicon diode as program selector for one-time programmable devices
US9818478B2 (en) 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
US9496033B2 (en) 2010-08-20 2016-11-15 Attopsemi Technology Co., Ltd Method and system of programmable resistive devices with read capability using a low supply voltage
US9460807B2 (en) 2010-08-20 2016-10-04 Shine C. Chung One-time programmable memory devices using FinFET technology
US8830720B2 (en) 2010-08-20 2014-09-09 Shine C. Chung Circuit and system of using junction diode as program selector and MOS as read selector for one-time programmable devices
TWI462107B (zh) * 2010-08-20 2014-11-21 Chien Shine Chung 電子系統、記憶體及其提供方法
US9251893B2 (en) 2010-08-20 2016-02-02 Shine C. Chung Multiple-bit programmable resistive memory using diode as program selector
US9042153B2 (en) 2010-08-20 2015-05-26 Shine C. Chung Programmable resistive memory unit with multiple cells to improve yield and reliability
US9236141B2 (en) 2010-08-20 2016-01-12 Shine C. Chung Circuit and system of using junction diode of MOS as program selector for programmable resistive devices
US9824768B2 (en) 2015-03-22 2017-11-21 Attopsemi Technology Co., Ltd Integrated OTP memory for providing MTP memory
US8488359B2 (en) 2010-08-20 2013-07-16 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices
US9025357B2 (en) 2010-08-20 2015-05-05 Shine C. Chung Programmable resistive memory unit with data and reference cells
US8988965B2 (en) 2010-11-03 2015-03-24 Shine C. Chung Low-pin-count non-volatile memory interface
US9019791B2 (en) 2010-11-03 2015-04-28 Shine C. Chung Low-pin-count non-volatile memory interface for 3D IC
US8913449B2 (en) 2012-03-11 2014-12-16 Shine C. Chung System and method of in-system repairs or configurations for memories
US8923085B2 (en) 2010-11-03 2014-12-30 Shine C. Chung Low-pin-count non-volatile memory embedded in a integrated circuit without any additional pins for access
CN102544011A (zh) 2010-12-08 2012-07-04 庄建祥 反熔丝存储器及电子系统
US10192615B2 (en) 2011-02-14 2019-01-29 Attopsemi Technology Co., Ltd One-time programmable devices having a semiconductor fin structure with a divided active region
US10586832B2 (en) 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
US8848423B2 (en) 2011-02-14 2014-09-30 Shine C. Chung Circuit and system of using FinFET for building programmable resistive devices
US9324849B2 (en) 2011-11-15 2016-04-26 Shine C. Chung Structures and techniques for using semiconductor body to construct SCR, DIAC, or TRIAC
US9136261B2 (en) 2011-11-15 2015-09-15 Shine C. Chung Structures and techniques for using mesh-structure diodes for electro-static discharge (ESD) protection
US8912576B2 (en) 2011-11-15 2014-12-16 Shine C. Chung Structures and techniques for using semiconductor body to construct bipolar junction transistors
US9007804B2 (en) 2012-02-06 2015-04-14 Shine C. Chung Circuit and system of protective mechanisms for programmable resistive memories
US9076526B2 (en) 2012-09-10 2015-07-07 Shine C. Chung OTP memories functioning as an MTP memory
US9183897B2 (en) 2012-09-30 2015-11-10 Shine C. Chung Circuits and methods of a self-timed high speed SRAM
US9324447B2 (en) 2012-11-20 2016-04-26 Shine C. Chung Circuit and system for concurrently programming multiple bits of OTP memory devices
US9412473B2 (en) 2014-06-16 2016-08-09 Shine C. Chung System and method of a novel redundancy scheme for OTP
US10726914B2 (en) 2017-04-14 2020-07-28 Attopsemi Technology Co. Ltd Programmable resistive memories with low power read operation and novel sensing scheme
US11615859B2 (en) 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme
US10535413B2 (en) 2017-04-14 2020-01-14 Attopsemi Technology Co., Ltd Low power read operation for programmable resistive memories
US11062786B2 (en) 2017-04-14 2021-07-13 Attopsemi Technology Co., Ltd One-time programmable memories with low power read operation and novel sensing scheme
US10770160B2 (en) 2017-11-30 2020-09-08 Attopsemi Technology Co., Ltd Programmable resistive memory formed by bit slices from a standard cell library
US11133049B2 (en) * 2018-06-21 2021-09-28 Tc Lab, Inc. 3D memory array clusters and resulting memory architecture

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000011725A1 (en) * 1998-08-19 2000-03-02 The Trustees Of Princeton University Organic photosensitive optoelectronic device
JP2002502128A (ja) * 1998-02-02 2002-01-22 ユニアックス コーポレイション Ｘ−ｙアドレス指定可能な電気的マイクロスイッチアレイとこれを使用したセンサマトリックス
US6385075B1 (en) * 2001-06-05 2002-05-07 Hewlett-Packard Company Parallel access of cross-point diode memory arrays
JP2003036684A (ja) * 2001-06-05 2003-02-07 Hewlett Packard Co <Hp> 不揮発性メモリ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2228271B1 (ja) * 1973-05-04 1976-11-12 Honeywell Bull Soc Ind
CA1135854A (en) * 1977-09-30 1982-11-16 Michel Moussie Programmable read only memory cell
US4545111A (en) 1983-01-18 1985-10-08 Energy Conversion Devices, Inc. Method for making, parallel preprogramming or field programming of electronic matrix arrays
US4569120A (en) * 1983-03-07 1986-02-11 Signetics Corporation Method of fabricating a programmable read-only memory cell incorporating an antifuse utilizing ion implantation
US6545898B1 (en) * 2001-03-21 2003-04-08 Silicon Valley Bank Method and apparatus for writing memory arrays using external source of high programming voltage
US6567295B2 (en) * 2001-06-05 2003-05-20 Hewlett-Packard Development Company, L.P. Addressing and sensing a cross-point diode memory array

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002502128A (ja) * 1998-02-02 2002-01-22 ユニアックス コーポレイション Ｘ−ｙアドレス指定可能な電気的マイクロスイッチアレイとこれを使用したセンサマトリックス
WO2000011725A1 (en) * 1998-08-19 2000-03-02 The Trustees Of Princeton University Organic photosensitive optoelectronic device
US6385075B1 (en) * 2001-06-05 2002-05-07 Hewlett-Packard Company Parallel access of cross-point diode memory arrays
JP2003036684A (ja) * 2001-06-05 2003-02-07 Hewlett Packard Co <Hp> 不揮発性メモリ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7218482B2 (en) 2004-01-26 2007-05-15 Sae Magnetics (H.K.) Ltd. Micro-actuator, head gimbal assembly and manufacturing method thereof
JP2007200521A (ja) * 2005-12-28 2007-08-09 Semiconductor Energy Lab Co Ltd 不揮発性メモリおよびその書き込み方法、並びに半導体装置
US8339832B2 (en) 2005-12-28 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Write-once nonvolatile memory with redundancy capability
JP2010522987A (ja) * 2007-03-28 2010-07-08 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． ３次元クロスバーアレイシステム、並びに３次元クロスバーアレイ接合部に情報を書き込む方法及び３次元クロスバーアレイ接合部に格納された情報を読み出す方法

Also Published As

Publication number Publication date
US6813182B2 (en) 2004-11-02
KR20030094054A (ko) 2003-12-11
EP1367596A1 (en) 2003-12-03
CN101232039A (zh) 2008-07-30
CN100375289C (zh) 2008-03-12
CN1462073A (zh) 2003-12-17
TW200307293A (en) 2003-12-01
US20030223270A1 (en) 2003-12-04

Similar Documents

Publication Publication Date Title
JP2004006877A (ja) 追記型メモリで使用するための異方性半導体シート
US6646912B2 (en) Non-volatile memory
US6552409B2 (en) Techniques for addressing cross-point diode memory arrays
US6456525B1 (en) Short-tolerant resistive cross point array
JP4037407B2 (ja) クロスポイント抵抗素子を含むクロスポイントメモリアレイ用のアドレス指定回路
US6879508B2 (en) Memory device array having a pair of magnetic bits sharing a common conductor line
KR100392446B1 (ko) 스케일가능 집적 데이터 처리 디바이스
CN100401422C (zh) 寻址交叉点存储器阵列的电路、存储器模块和寻址方法
JP2004006877A5 (ja)
JP2003036684A5 (ja)
CA2353496C (en) Scalable data processing apparatus
US20050195640A1 (en) Two-component, rectifying-junction memory element
US6661704B2 (en) Diode decoupled sensing method and apparatus
TWI328873B (en) Thin film fuse phase change cell with thermal isolation layer and manufacturing method
US20050128801A1 (en) Magnetic random access memory device and a method of switching a magnetic orientation of memory elements therein
US7505306B2 (en) Magnetic memory device
JP2004235510A (ja) 磁気記憶装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050106

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070501

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070726

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071024

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071127